JP2007024719A - Evaluation method of semiconductor device - Google Patents
Evaluation method of semiconductor device Download PDFInfo
- Publication number
- JP2007024719A JP2007024719A JP2005208545A JP2005208545A JP2007024719A JP 2007024719 A JP2007024719 A JP 2007024719A JP 2005208545 A JP2005208545 A JP 2005208545A JP 2005208545 A JP2005208545 A JP 2005208545A JP 2007024719 A JP2007024719 A JP 2007024719A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- pad
- contact
- evaluation element
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、半導体プロセスなどを評価する際に測定安定化及び測定効率化を図るための半導体装置の評価方法に関するものである。 The present invention relates to a semiconductor device evaluation method for stabilizing measurement and improving measurement efficiency when evaluating a semiconductor process or the like.
従来の半導体装置の評価方法においては、評価対象TEG(Test Element Group)に電位又は電流を与えるのに必要なパッドを接続し、このパッドにプローブをコンタクトする。そして、このプローブに測定器から電位が与えられ、測定器で設定した電位又は電流が評価対象TEGに印加されて評価することになる。 In a conventional method for evaluating a semiconductor device, a pad necessary for applying a potential or current is connected to an evaluation target TEG (Test Element Group), and a probe is contacted with the pad. Then, a potential is applied to the probe from the measuring instrument, and the potential or current set by the measuring instrument is applied to the evaluation target TEG for evaluation.
ところが、TEG製造時のプロセス異常やプロセスばらつき等で、パッド上に絶縁物が残ることがある。この場合パッド−プローブ間の導通が安定しなくなり、その結果、評価対象TEGに所定の電位又は電流が印加できず、評価できなくなることがある。 However, an insulator may remain on the pad due to process abnormality or process variation during TEG manufacturing. In this case, the conduction between the pad and the probe becomes unstable, and as a result, a predetermined potential or current cannot be applied to the evaluation target TEG, and the evaluation may not be possible.
そこで、パッド−プローブ間の導通不良が発生した際には、評価対象TEGと接続された、予め配置してある予備のパッドを用いることにより、評価を中断することもなく、また、測定異常を起こすこともなく評価を効率的に継続することができる(例えば、特許文献1)。 Therefore, when a continuity failure between the pad and the probe occurs, the evaluation is not interrupted by using a preliminarily arranged spare pad connected to the evaluation target TEG, and a measurement abnormality is caused. The evaluation can be continued efficiently without causing it (for example, Patent Document 1).
次に、従来の半導体装置の評価方法について図5を参照しながら説明する。図5に示すように、半導体基板11上の層間絶縁膜13上に形成された評価素子(TEG)12に、コンタクトプラグ14を介してこの評価素子12を評価するのに必要な電位又は電流を加えるべき導電体15に対し、保護膜16中に開口された複数のパッド開口部17を設けている。そのパッド開口部17全てにコンタクトできるプローブ18が備えられている。各プローブ18にはプローブ切り替えスイッチ19が取り付けてある。このTEG12を評価する際に、導通不良となったパッドと同電位を加えることができるパッドをプローブ18のスイッチ19によって切り替え選択することで、測定異常を回避する。
しかしながら、上記の従来技術では、パッド異常やプローブ異常のある箇所を特定して予備パッドを選択するために、TEGの特性から解析していく必要がある。従って、評価の前提として、評価するTEGが常に正常で期待される特性を示すことが必須になる。しかし、TEG評価においてはプロセス条件振りやプロセスばらつき等による影響を評価しなくてはならず、TEGが必ずしも正常動作をするとは限らない。このため、測定の途中で測定異常が発生しても、TEG起因なのかプローブ起因か或いはパッド異常なのかを区別することは困難である。 However, in the above-described conventional technology, it is necessary to analyze from the characteristics of the TEG in order to identify a place where there is a pad abnormality or a probe abnormality and select a spare pad. Therefore, as a premise for evaluation, it is essential that the TEG to be evaluated always exhibits normal and expected characteristics. However, in the TEG evaluation, it is necessary to evaluate the influence of process condition fluctuations and process variations, and the TEG does not always operate normally. For this reason, even if a measurement abnormality occurs during measurement, it is difficult to distinguish whether it is caused by TEG, probe or pad abnormality.
よって、TEG測定では、測定異常が発生した状況で測定を継続し、測定結果を解析した後にプロービング条件を変更して再測定するという流れとなる。しかし、信頼性評価などのように再測定すると特性変動をもたらすような場合にはこの従来技術は適用できない。 Therefore, in the TEG measurement, the measurement is continued in a situation where a measurement abnormality has occurred, and after analyzing the measurement result, the probing condition is changed and remeasured. However, this conventional technique cannot be applied to cases where re-measurement causes characteristic fluctuations such as reliability evaluation.
したがって、本発明の目的は、上記課題に鑑みてなされたものであり、評価するTEGに電位又は電流を加える前に、予め測定異常であるパッド−プローブ間のコンタクト異常を検出し、パッド−プローブ間の異常を回避した後、評価を開始することによって測定安定化と測定効率アップをすることができる電気特性評価のための半導体装置の評価方法を提供することである。 Accordingly, an object of the present invention is made in view of the above problems, and before applying a potential or current to a TEG to be evaluated, a contact abnormality between the pad and the probe, which is a measurement abnormality, is detected in advance, and the pad and the probe are detected. An object of the present invention is to provide a method for evaluating a semiconductor device for evaluating electrical characteristics, which can stabilize measurement and increase measurement efficiency by starting evaluation after avoiding abnormalities.
上記課題を解決するために、本発明の請求項1記載の半導体装置の評価方法は、半導体基板上に形成された評価素子と、前記評価素子と接続された第1のパッド群と、前記半導体基板上に形成されたコンタクトチェック用導電体と、前記コンタクトチェック用導電体と接続された第2のパッド群とを備えた半導体装置の評価方法であって、前記評価素子を測定する前に、前記第2のパッド群に予めプローブをコンタクトし、隣接パッド間に電圧をかけて抵抗を測定することにより、プローブ−パッドコンタクトが正常か否かを確認するプローブ−パッドコンタクト確認工程と、前記第1のパッド群にプローブをコンタクトすることにより前記評価素子の特性検査を行う評価素子特性測定工程とを含み、前記プローブ−パッドコンタクト確認工程において、前記プローブ−パッドコンタクトが正常なときは、前記プローブ−パッドコンタクト確認工程の後、前記評価素子特性測定工程を行い、前記プローブ−パッドコンタクト確認工程において、前記プローブ−パッドコンタクトが異常なときは、前記プローブのクリーニングを行うかまたは前記プローブのコンタクト条件を変更した後に、前記プローブ−パッドコンタクトが正常になるまで前記プローブ−パッドコンタクト確認工程を繰り返し行う工程を実行した後、前記評価素子特性測定工程を行う。
In order to solve the above-described problem, a semiconductor device evaluation method according to
請求項2記載の半導体装置の評価方法は、請求項1記載の半導体装置の評価方法において、前記第1のパッド群の配置と前記第2のパッド群の配置とは同一である。
The semiconductor device evaluation method according to
本発明の請求項1記載の半導体装置の評価方法によれば、半導体基板上に形成された評価素子と、評価素子と接続された第1のパッド群と、半導体基板上に形成されたコンタクトチェック用導電体と、コンタクトチェック用導電体と接続された第2のパッド群とを備えた半導体装置において、プローブ−パッドコンタクト確認工程と、評価素子特性測定工程とを含み、プローブ−パッドコンタクト確認工程において、プローブ−パッドコンタクトが正常なときは、プローブ−パッドコンタクト確認工程の後、評価素子特性測定工程を行い、プローブ−パッドコンタクト確認工程において、プローブ−パッドコンタクトが異常なときは、プローブのクリーニングを行うかまたはプローブのコンタクト条件を変更した後に、プローブ−パッドコンタクトが正常になるまでプローブ−パッドコンタクト確認工程を繰り返し行う工程を実行した後、評価素子特性測定工程を行うので、従来のように一連の測定が終えてからTEGの解析実施後、再測定するという測定結果フィードバックの遅延及び測定器の稼働率低下を防ぐことができ、測定安定化と測定効率アップを実現することが可能となる。 According to the semiconductor device evaluation method of the present invention, the evaluation element formed on the semiconductor substrate, the first pad group connected to the evaluation element, and the contact check formed on the semiconductor substrate A probe device including a probe-pad contact confirmation step and an evaluation element characteristic measurement step in a semiconductor device comprising a conductive conductor and a second pad group connected to the contact check conductor, the probe-pad contact confirmation step When the probe-pad contact is normal, the evaluation element characteristic measurement step is performed after the probe-pad contact confirmation step. When the probe-pad contact is abnormal in the probe-pad contact confirmation step, the probe is cleaned. Or change the probe contact conditions, After the process of repeatedly performing the probe-pad contact confirmation process until the normal operation is completed, the evaluation element characteristic measurement process is performed, and after a series of measurements are completed as before, the TEG analysis is performed and then remeasured. Thus, it is possible to prevent the delay of the measurement result feedback and the decrease in the operating rate of the measuring instrument, and to stabilize the measurement and increase the measurement efficiency.
請求項2では、第1のパッド群の配置と第2のパッド群の配置とは同一であるので、半導体装置の作製時にパッド異常が発生する場合、評価素子と接続された第1のパッド群と同様にコンタクトチェックパターンの第2のパッド群にも発生するため、パッドープローブ間のコンタクト異常の検出効率が向上する。 According to the second aspect, since the arrangement of the first pad group and the arrangement of the second pad group are the same, the first pad group connected to the evaluation element when a pad abnormality occurs during the manufacture of the semiconductor device. Since this also occurs in the second pad group of the contact check pattern, the contact abnormality detection efficiency between the pad and the probe is improved.
本発明の第1の実施形態について、図1および図2に基づいて説明する。 A first embodiment of the present invention will be described with reference to FIGS. 1 and 2.
図1は、本発明の第1の実施形態に係る半導体装置の主要部平面レイアウトを示す図であり、図2は、本発明の第1の実施形態に係る半導体装置の主要部断面レイアウトを示す図である。 FIG. 1 is a diagram showing a main part plan layout of a semiconductor device according to the first embodiment of the present invention, and FIG. 2 shows a main part cross-sectional layout of the semiconductor device according to the first embodiment of the present invention. FIG.
図2に示すように、この半導体装置は、半導体基板1上に形成された評価素子2と、評価素子と接続された第1のパッド群(パッド開口部)7aと、半導体基板1上に形成されたコンタクトチェック用導電体5と、コンタクトチェック用導電体5と接続された第2のパッド群(パッド開口部)7bとを備えている。
As shown in FIG. 2, this semiconductor device is formed on the
この場合、図1に示すように、本実施形態の半導体装置はパッド開口部7が一列に並んでいる。この配列は、以下に説明するコンタクトチェックパターンおよび評価素子(TEG)部のいずれにおいても同じ配置である。
In this case, as shown in FIG. 1, in the semiconductor device of this embodiment, the
次に、図2(a)に示すように、本実施形態の半導体装置のコンタクトチェックパターンのパッド部では、半導体基板1上に層間絶縁膜3が形成され、層間絶縁膜3上に導電体5が形成されている。さらに導電体5上には保護膜6と、その保護膜6が除去されたパッド開口部7bが形成されている。
Next, as shown in FIG. 2A, in the pad portion of the contact check pattern of the semiconductor device of this embodiment, an
このコンタクトチェックパターンのパッド部は、半導体基板1上に層間絶縁膜3を形成し、層間絶縁膜3上の所定部分に導電体5を形成し、さらに導電膜5上を含む層間絶縁膜3上に保護膜6を形成した後に、パッド開口部7bに当たる部分の保護膜を除去することで製造することができる。
The pad portion of this contact check pattern is formed on the
次に、図2(b)に示すように、本実施形態の半導体装置の評価素子部では、半導体基板1上に評価素子2が形成され、評価素子2上に層間絶縁膜3が形成されている。さらに層間絶縁膜3上にはコンタクトプラグ4を介して評価素子2と電気的に導通された導電膜5が形成され、導電体5上には保護膜6と、その保護膜6が除去されたパッド開口部7aが形成されている。
Next, as shown in FIG. 2B, in the evaluation element portion of the semiconductor device of this embodiment, the
この評価素子部のパッド部は、半導体基板1上に評価素子2を形成した後、層間絶縁膜3を形成し、層間絶縁膜3中の所定部分を開口してこの開口部に導電体を埋め込んでコンタクトプラグ4とし、コンタクトプラグ上を含む層間絶縁膜3上の所定部分に導電体5を形成し、さらに導電膜5上を含む層間絶縁膜3上に保護膜6を形成した後に、パッド開口部7aに当たる部分の絶縁膜を除去することで製造することができる。
In the pad portion of the evaluation element portion, after the
次に、このような半導体装置を用いた評価素子2の評価方法について以下に説明する。
Next, an evaluation method of the
まず、評価素子2を測定する前に、近傍に設けたコンタクトチェックパターンのパッド開口部7bに予めプローブをコンタクトし、隣接パッド間に電圧をかけ抵抗を測定することにより、プローブ−パッドコンタクトが正常か否かを確認する。
First, before measuring the
次に、プローブ−パッドコンタクトが正常な場合は、評価素子2と接続されたパッド開口部7にプローブ8をコンタクトすることにより測定が開始される。一方、プローブ−パッドコンタクトが異常な場合は、プローブのクリーニング、プローブ位置、プローブ−パッド圧などのコンタクト条件を変更し、コンタクトチェックパターンを用いてコンタクトの再チェックを行う。この再チェックは、プローブ−パッドコンタクトが正常になるまで必要に応じて条件を変更しながら繰り返し、正常になった時点で評価素子2と接続されたパッド開口部7aにプローブ8をコンタクトして測定を開始する。
Next, when the probe-pad contact is normal, the measurement is started by contacting the
図3および図4を用いて、以下に一実施例についてより具体的に説明する。 One embodiment will be described in more detail below with reference to FIGS. 3 and 4.
図3は、本発明の第1の実施形態に係る半導体装置の実施例の主要部平面レイアウト図、図4はこの実施例を用いた場合の測定フローについて示す図である。 FIG. 3 is a main part plan layout diagram of an example of the semiconductor device according to the first embodiment of the present invention, and FIG. 4 is a diagram showing a measurement flow when this example is used.
図3に示すように、コンタクトチェックパターンを形成する導電体材料をCuとし、Cu配線のサイズは、幅120μm、長さ11000μmとする。Cu配線上に絶縁膜を成長させた後、パッド部のエッチングを行い導電体上に10個のパッド開口部7を120μmピッチで設ける。なお、パッド開口サイズは70μmとする。
As shown in FIG. 3, the conductor material for forming the contact check pattern is Cu, and the size of the Cu wiring is 120 μm wide and 11000 μm long. After growing an insulating film on the Cu wiring, the pad portion is etched to provide ten
測定フローについては、図4に示すように、実際の評価パターンを測定する前にプローブ先端の付着物を除去するためにクリーニングを実施する(S1)。プローブ先端のクリーニングは、粘着材がコートされたクリーニングシート上にプローブを5回コンタクトするとプローブ先端の付着物がクリーニングシートに移動することによってなされる。 With respect to the measurement flow, as shown in FIG. 4, before the actual evaluation pattern is measured, cleaning is performed in order to remove deposits on the probe tip (S1). The probe tip is cleaned by contacting the probe five times on a cleaning sheet coated with an adhesive material, and the attached matter on the probe tip moves to the cleaning sheet.
その後、プローブコンタクトチェックパターンのパッドにプロービングを行う(S2)。コンタクトパッド表面の酸化膜がコンタクト異常の原因にならないようにプローブとパッドが接触した状態よりさらに70μmだけ深くプローブが接触するようにオーバードライブをかけてプロービングする。
Thereafter, the probe contact check pattern pad is probed (S2). Probing is performed with overdrive so that the
次に、隣接する第1パッド1と第2パッド間に1mVの電圧を印加し(S3)、パッド間を流れる電流をモニタする。この測定を第2パッドと第3パッドとの間という具合に全てのパッドにおいて抵抗測定を実施する(S4)。
Next, a voltage of 1 mV is applied between the adjacent
測定状況に異常がなければ各々隣接するパッド間の抵抗は1Ω程度になるので、パッド間でモニタされる電流値は1mAとなる。全てのパッド間抵抗が正常になった場合、すなわち1mA以上2mA以下の電流がモニタされた場合にのみ正常測定が可能と判断し(S5)、本来評価すべきパターンと接続されているパッドにプロービングし測定を開始することになる(S6)。 If there is no abnormality in the measurement state, the resistance between adjacent pads is about 1Ω, so the current value monitored between the pads is 1 mA. When all the inter-pad resistances become normal, that is, when a current of 1 mA or more and 2 mA or less is monitored, it is determined that normal measurement is possible (S5), and probing is performed on the pads connected to the pattern to be originally evaluated. Then, measurement is started (S6).
一方、S5において隣接パッド間の抵抗が一部での異常を示した場合、すなわち1mA以下の電流がモニタされた場合には前述したプローブ先端のクリーニングを再度実行した後、プロービングコンタクトチェックパターンのパッドにプロービングしてコンタクトチェックのための測定を繰り返すことになる。 On the other hand, if the resistance between adjacent pads shows a partial abnormality in S5, that is, if a current of 1 mA or less is monitored, the probe tip cleaning is performed again, and then the probing contact check pattern pad is used. And repeat the measurement for contact check.
上記説明では、測定開始前のコンタクトチェックを一例として示したが、測定開始後測定途中でプロービングコンタクトチェックパターンのパッドにプロービングしてチェックを盛り込みながら測定することによってさらに安定した測定が可能となる。 In the above description, the contact check before the start of measurement is shown as an example. However, more stable measurement is possible by probing on the pad of the probing contact check pattern during the measurement after the start of measurement and incorporating the check.
このような半導体装置の評価方法を用いることにより、一連の測定が終えてからTEGの解析実施後、再測定するという測定結果フィードバックの遅延及び測定器の稼働率低下を防ぐことができ、測定安定化と測定効率アップを実現することが可能となる。 By using such a semiconductor device evaluation method, it is possible to prevent a delay in measurement result feedback and a decrease in the operating rate of the measuring instrument, such as a re-measurement after a TEG analysis is performed after a series of measurements is completed. And measurement efficiency can be improved.
また、予め設置したパッドープローブ間のコンタクトチェックパターンのパッド構造を評価素子部と接続されるパッド構造と同じ構造にすることによって、半導体装置の作製時にパッド異常が発生する場合、評価素子と接続されたパッドと同様にコンタクトチェックパターンのパッドにも発生するため、パッドープローブ間のコンタクト異常の検出効率が向上する。 In addition, by making the pad structure of the contact check pattern between the pad and the probe installed in advance the same structure as the pad structure connected to the evaluation element section, if a pad abnormality occurs during the manufacture of the semiconductor device, it is connected to the evaluation element. Since this also occurs in the pad of the contact check pattern in the same manner as the formed pad, the detection efficiency of the contact abnormality between the pad and the probe is improved.
なお、上記の実施形態においては、半導体装置はパッド開口部7が一列に並んでいる場合について説明したが、この形状に限定されるものではなく、評価素子の並び方や形状に合わせて最適な構成とすればよく、複数列構成でも構わず、また全体の形状も長方形に限らず、正方形や他の形状でも構わない。
In the above-described embodiment, the semiconductor device has been described with respect to the case where the
本発明に係る半導体装置の評価方法は、プローブーパッドのコンタクト不良を原因とする測定異常を、評価素子測定前に検出することができるものであり、半導体プロセスなどを評価する際に測定安定化及び測定効率化を図るための半導体装置の評価方法に有用である。 The method for evaluating a semiconductor device according to the present invention can detect a measurement abnormality caused by a probe-pad contact failure before measuring an evaluation element, and stabilizes measurement when evaluating a semiconductor process or the like. In addition, it is useful for a semiconductor device evaluation method for improving measurement efficiency.
1 半導体基板
2 評価素子(TEG)
3 層間絶縁膜
4 コンタクトプラグ
5 導電体
6 保護膜
7 パッド開口部
8 プローブ
11 半導体基板
12 素子
13 層間絶縁膜
14 コンタクト
15 導電体
16 絶縁体
17 パッド
18 プローブ
19 プローブ切り替えスィッチ
3
Claims (2)
前記評価素子を測定する前に、前記第2のパッド群に予めプローブをコンタクトし、隣接パッド間に電圧をかけて抵抗を測定することにより、プローブ−パッドコンタクトが正常か否かを確認するプローブ−パッドコンタクト確認工程と、
前記第1のパッド群にプローブをコンタクトすることにより前記評価素子の特性検査を行う評価素子特性測定工程とを含み、
前記プローブ−パッドコンタクト確認工程において、前記プローブ−パッドコンタクトが正常なときは、前記プローブ−パッドコンタクト確認工程の後、前記評価素子特性測定工程を行い、
前記プローブ−パッドコンタクト確認工程において、前記プローブ−パッドコンタクトが異常なときは、前記プローブのクリーニングを行うかまたは前記プローブのコンタクト条件を変更した後に、前記プローブ−パッドコンタクトが正常になるまで前記プローブ−パッドコンタクト確認工程を繰り返し行う工程を実行した後、前記評価素子特性測定工程を行うことを特徴とする半導体装置の評価方法。 An evaluation element formed on a semiconductor substrate, a first pad group connected to the evaluation element, a contact check conductor formed on the semiconductor substrate, and a contact check conductor A method for evaluating a semiconductor device comprising a second pad group,
Prior to measuring the evaluation element, a probe is contacted in advance with the second pad group, and a resistance is measured by applying a voltage between adjacent pads, thereby checking whether the probe-pad contact is normal or not. -Pad contact confirmation process;
An evaluation element characteristic measuring step of performing a characteristic inspection of the evaluation element by contacting a probe to the first pad group,
In the probe-pad contact confirmation step, when the probe-pad contact is normal, the evaluation element characteristic measurement step is performed after the probe-pad contact confirmation step,
In the probe-pad contact confirmation step, when the probe-pad contact is abnormal, the probe is cleaned until the probe-pad contact becomes normal after cleaning the probe or changing the probe contact condition. A method for evaluating a semiconductor device, wherein the evaluation element characteristic measurement step is performed after the step of repeatedly performing the pad contact confirmation step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208545A JP2007024719A (en) | 2005-07-19 | 2005-07-19 | Evaluation method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005208545A JP2007024719A (en) | 2005-07-19 | 2005-07-19 | Evaluation method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007024719A true JP2007024719A (en) | 2007-02-01 |
Family
ID=37785674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005208545A Pending JP2007024719A (en) | 2005-07-19 | 2005-07-19 | Evaluation method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007024719A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7417393B2 (en) | 2019-09-27 | 2024-01-18 | キヤノン株式会社 | Semiconductor devices and semiconductor wafers |
-
2005
- 2005-07-19 JP JP2005208545A patent/JP2007024719A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7417393B2 (en) | 2019-09-27 | 2024-01-18 | キヤノン株式会社 | Semiconductor devices and semiconductor wafers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4774071B2 (en) | Probe resistance measurement method and semiconductor device having probe resistance measurement pad | |
US7081758B2 (en) | Inspection pattern, inspection method, and inspection system for detection of latent defect of multi-layer wiring structure | |
JP4717523B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI431298B (en) | Test pattern and method of monitoring defects using the same | |
JP2010182932A (en) | Semiconductor device, and method for analyzing defect of semiconductor device | |
JP4967924B2 (en) | Semiconductor device | |
KR102195561B1 (en) | Electrical connection device | |
JP2007024719A (en) | Evaluation method of semiconductor device | |
KR100295916B1 (en) | Test Structure and Method for Measuring Minimum Area Design Rule | |
JP5370250B2 (en) | Manufacturing method of semiconductor device | |
KR20100089932A (en) | Miss alignment detecting structure and method of detecting miss alignment of patterns using the same | |
JPH0251245A (en) | Method of detecting defect of semiconductor integrated circuit | |
JP2010003832A (en) | Semiconductor device and method of evaluating the same | |
JP5140917B2 (en) | Charge amount evaluation element | |
JP2005223227A (en) | Semiconductor device and evaluating method therefor | |
KR100774623B1 (en) | Test pattern of process change monitor for metal line continuity | |
JP4306983B2 (en) | Contact resistance test element | |
KR20090068662A (en) | Test pattern of semicondictor device and method of manufacturing thereof | |
US20080122446A1 (en) | Test pattern | |
JP2007134499A (en) | Short-circuit gate position detection method for mos semiconductor element | |
JP2007078386A (en) | Probe card and method of inspecting semiconductor device | |
KR100871756B1 (en) | Monitoring pattern and method of forming the monitoring pattern in semiconductor device | |
KR100370127B1 (en) | method for detecting hole badness of monitor pattern | |
JP2014049471A (en) | Semiconductor device and method of testing the same, and method of manufacturing the same | |
JP2003051521A (en) | Connection hole monitor and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061110 |