JP2006032717A - Manufacturing method for thin-film element and aggregate - Google Patents
Manufacturing method for thin-film element and aggregate Download PDFInfo
- Publication number
- JP2006032717A JP2006032717A JP2004210402A JP2004210402A JP2006032717A JP 2006032717 A JP2006032717 A JP 2006032717A JP 2004210402 A JP2004210402 A JP 2004210402A JP 2004210402 A JP2004210402 A JP 2004210402A JP 2006032717 A JP2006032717 A JP 2006032717A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- terminal
- manufacturing
- film
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、薄膜素子の製造方法、及び、その集合体に関する。 The present invention relates to a method for manufacturing a thin film element and an assembly thereof.
薄膜素子としては、例えば、薄膜磁気ヘッド、MRAM(不揮発性磁気抵抗メモリ:Magnetoresistive Random Access Memory)、磁気センサ、IC又は半導体等が知られている。 As the thin film element, for example, a thin film magnetic head, an MRAM (Nonvolatile Magnetoresistive Random Access Memory), a magnetic sensor, an IC, or a semiconductor is known.
この種の薄膜素子の製造にあたっては、ウエハ上で薄膜形成プロセスを実行して、多層膜構造を得た後、ウエハ上で様々な処理工程を実行し、更に、ウエハを切断して得られた中間集合体に、研磨工程や、洗浄工程などを実行し、最終的に、個々の薄膜素子を含むように切断して、その個品を取り出す。 In manufacturing this type of thin film element, a thin film formation process was performed on the wafer to obtain a multilayer film structure, then various processing steps were performed on the wafer, and the wafer was further cut. The intermediate assembly is subjected to a polishing process, a cleaning process, and the like, and finally cut to include individual thin film elements, and the individual product is taken out.
ところが、上述した製造工程には、一般に、帯電を生じる処理工程が含まれる。この種の薄膜素子は、主要部が、極めて薄い多層膜からなるため、製造工程において、帯電を生じた場合、多層膜が静電気放電(ESD:Electro Static Discharge)や、過電圧,過電流(EOS:Electrical Over Stress)により、静電破壊し、絶縁劣化又は絶縁破壊、素子部の抵抗値変化等を生じることがあった。 However, the above-described manufacturing process generally includes a process for generating charging. In this type of thin film element, the main part is composed of an extremely thin multilayer film. Therefore, when charging occurs in the manufacturing process, the multilayer film is electrostatic discharge (ESD), overvoltage, overcurrent (EOS: Electrical Over Stress) may cause electrostatic breakdown, resulting in deterioration of insulation or breakdown, change in resistance value of the element portion, and the like.
特に、薄膜磁気ヘッドにおいては、再生素子に、スピンバルブ膜(以下、SV膜と称する)又は強磁性トンネル接合膜(以下、TMR膜と称する)などの巨大磁気抵抗効果素子 (Giant Magneto Resistive、以下GMRと称する)を用いたものがその主流となっている。SV膜やTMR膜は、一層当たりの膜厚がnm領域の極めて薄い多層膜からなるから、その製造工程において、ESDや、EOSにより、静電破壊し、絶縁劣化又は絶縁破壊、素子部の抵抗値変化等を生じる危険性が、より高くなる。 In particular, in a thin film magnetic head, a giant magnetoresistive element (Giant Magneto Resistive, hereinafter) such as a spin valve film (hereinafter referred to as an SV film) or a ferromagnetic tunnel junction film (hereinafter referred to as a TMR film) is used as a reproducing element. The one using GMR) is the mainstream. Since the SV film and the TMR film are made of a very thin multilayer film having a film thickness per nm, in the manufacturing process, ESD or EOS causes electrostatic breakdown, insulation deterioration or breakdown, and element resistance. The risk of causing a value change or the like becomes higher.
再生素子に絶縁劣化又は絶縁破壊、素子部の抵抗値変化等が生じると、再生信号の電気雑音が大きくなるという問題や、電磁変換特性が悪化する等、薄膜磁気ヘッドに特有の問題を引き起こす。これらの問題が生じると、製品歩留りを低下させる大きな原因となるので、その抑制・防止手段が講じられなければならない。そのような抑制・防止手段として、従来より種々の提案がなされている。 When the reproduction element is deteriorated in insulation or dielectric breakdown, the resistance value of the element portion changes, etc., problems such as a problem that the electric noise of the reproduction signal increases and electromagnetic conversion characteristics are deteriorated. If these problems occur, it will be a major cause of reducing the product yield, and measures to prevent and prevent them must be taken. As such suppression / prevention means, various proposals have been conventionally made.
例えば、特許文献1、及び、特許文献2は、導電性樹脂や導電性フィルムからなるショート膜で、再生素子をショートしておき、研磨工程等が終了した後、溶剤でショート膜を除去する技術を開示している。
For example,
しかしながら、特許文献1及び特許文献2に開示された技術では、溶剤によるショート膜の除去時にESD破壊が生じるおそれがある。また、導電性樹脂や導電性フィルムからなるショート膜を用いているので、薄膜素子の洗浄等のウエットプロセスにおいて、ショート膜が外れるおそれがある。
However, in the techniques disclosed in
特許文献3は、複雑な形状のシールド膜等を用いて、再生素子を直接ショートさせることなく、再生素子のショートと同様の効果を奏し得る技術を開示している。しかしながら、特許文献3に開示された技術では、シャントを外すときにESD破壊が生じる危険性ある。 Patent Document 3 discloses a technique that can achieve the same effect as a short circuit of a reproducing element without directly shorting the reproducing element by using a shield film having a complicated shape. However, in the technique disclosed in Patent Document 3, there is a risk that ESD destruction occurs when the shunt is removed.
また、特許文献4は、再生素子間に、シャント抵抗を備えた薄膜素子を開示しているが、シャント抵抗を内蔵したものであって、シャント抵抗を外す技術は開示していない。しかも、このシャント抵抗は、薄膜素子に内蔵されるものであるから、抵抗値を十分に高くする必要があり、製造時における静電気放電等を十分に防止できないおそれさえある。
Further,
更に、例えば、特許文献5は、研磨工程等が終了した後、研削砥石等の機械的な切断によりシャント膜を外す技術を開示している。しかしながら、特許文献5に開示された技術では、シャント膜を外す際に、機械的な摩擦が発生し、ESD破壊が起こるおそれがある。 Further, for example, Patent Document 5 discloses a technique of removing the shunt film by mechanical cutting of a grinding wheel after the polishing process or the like is completed. However, in the technique disclosed in Patent Document 5, when the shunt film is removed, mechanical friction may occur and ESD damage may occur.
また、ウエハ工程の全期間において、電極間をショートさせておく技術も知られているが、この場合は、ウエハ工程において、電極膜間の特性を測定することができないから、ウエハ工程において、絶縁破壊、素子部の抵抗値変化等を生じても、それを知ることができない。 In addition, a technique for short-circuiting the electrodes during the entire wafer process is also known, but in this case, the characteristics between the electrode films cannot be measured in the wafer process. Even if destruction, a change in the resistance value of the element portion, etc. occur, it cannot be known.
このため、ウエハを切断し、個品の薄膜素子として取り出された後に、特性測定作業を行わなければならないから、歩留の低下を招くとともに、薄膜素子毎の個別的な特性測定作業が必要になるために、その作業が著しく面倒になる。
本発明の課題は、静電破壊を回避し、絶縁劣化又は絶縁破壊、素子部の抵抗値変化等の発生を抑制し得る薄膜素子の製造方法、及び、この製造方法の実施に用いられる集合体を提供することである。 An object of the present invention is to provide a thin film element manufacturing method capable of avoiding electrostatic breakdown and suppressing the occurrence of insulation deterioration or breakdown, change in resistance value of an element portion, etc., and an assembly used for carrying out this manufacturing method Is to provide.
上述した課題を解決するため、本発明は、薄膜素子の製造方法、及び、集合体を開示する。 In order to solve the above-described problems, the present invention discloses a method for manufacturing a thin film element and an assembly.
1.薄膜素子の製造方法
本発明に係る製造方法の適用される薄膜素子は、素子部を含んでおり、前記素子部は、基体上に設けられている。この構造において、帯電を生じる可能性のある処理工程より前に、前記素子部と電気的に並列に入る導体薄膜を形成する。前記導体薄膜は、前記素子部の抵抗値よりも低い抵抗値を有する。次に、前記処理工程を実行した後、前記導体薄膜にドライエッチングを施して前記導体薄膜を除去する。
1. Method for Manufacturing Thin Film Element A thin film element to which the manufacturing method according to the present invention is applied includes an element part, and the element part is provided on a base. In this structure, a conductive thin film that is electrically parallel to the element portion is formed before a processing step that may cause charging. The conductive thin film has a resistance value lower than the resistance value of the element portion. Next, after performing the processing step, the conductive thin film is removed by dry etching the conductive thin film.
上述したように、本発明に係る製造方法では、帯電を生じる可能性のある処理工程より前に、素子部と電気的に並列に入る導体薄膜を形成する。導体薄膜は、素子部の抵抗値よりも低い抵抗値を有する。この導体薄膜が除去されるのは、帯電を生じる可能性のある処理工程が実行された後である。つまり、帯電を生じる可能性のある処理工程が実行される間は、素子部には、電気的に並列に、前記素子部の抵抗値よりも低い抵抗値を有する導体薄膜が接続されている。従って、処理工程において、仮に、帯電が生じても、素子部に、静電気放電(ESD)や、過電圧,過電流による静電破壊が発生するのを回避し、素子部の絶縁劣化又は絶縁破壊、素子部の抵抗値変化等の発生を抑制することができる。 As described above, in the manufacturing method according to the present invention, the conductive thin film that is electrically parallel to the element portion is formed before the processing step that may cause charging. The conductive thin film has a resistance value lower than the resistance value of the element portion. The conductive thin film is removed after processing steps that may cause charging are performed. That is, while a processing step that may cause charging is performed, a conductive thin film having a resistance value lower than the resistance value of the element unit is electrically connected in parallel to the element unit. Therefore, even if charging occurs in the processing process, the element portion avoids electrostatic discharge (ESD), electrostatic breakdown due to overvoltage or overcurrent, and the element portion is deteriorated or deteriorated. Generation | occurrence | production of the resistance value change of an element part, etc. can be suppressed.
処理工程を実行した後は、導体薄膜にドライエッチングを施して、導体薄膜を除去する。ドライエッチングにて、導体薄膜を除去することの利点は、導体薄膜を除去する際に、摩擦による静電破壊を生じるおそれがない点にある。しかも、溶剤を使用する必要がないので、溶剤による静電破壊を生じる余地もない。導体薄膜を除去する工程が終了した後は、素子部の特性測定が可能になるとともに、通常の使用に供しえる状態となる。導体薄膜を形成する前も、素子部は開放状態にあるから、必要であれば、素子部の特性を測定することができる。 After executing the processing step, the conductive thin film is dry-etched to remove the conductive thin film. The advantage of removing the conductive thin film by dry etching is that there is no possibility of causing electrostatic breakdown due to friction when the conductive thin film is removed. In addition, since there is no need to use a solvent, there is no room for electrostatic damage due to the solvent. After the process of removing the conductive thin film is completed, the characteristics of the element part can be measured and the apparatus can be used for normal use. Since the element portion is in an open state before the conductor thin film is formed, the characteristics of the element portion can be measured if necessary.
本発明は、更に具体的な態様を開示する。この具体的態様に係る製造方法では、薄膜素子は、第1の端子と、第2の端子と、素子部とを含む。前記素子部は、基体上に設けられ、保護膜によって覆われている。前記第1の端子は、前記保護膜の一面上に設けられ、前記素子部の一端側に電気的に接続されている。前記第2の端子は、前記保護膜の前記一面上に設けられ、前記素子部の他端側に電気的に接続されている。 The present invention further discloses a specific embodiment. In the manufacturing method according to this specific aspect, the thin film element includes a first terminal, a second terminal, and an element part. The element portion is provided on a base and is covered with a protective film. The first terminal is provided on one surface of the protective film, and is electrically connected to one end side of the element portion. The second terminal is provided on the one surface of the protective film, and is electrically connected to the other end side of the element portion.
上記構成において、帯電を生じる可能性のある処理工程より前に、前記保護膜の前記一面上に、前記第1の端子及び前記第2の端子を接続する導体薄膜を形成する。前記導体薄膜は、前記素子部の抵抗よりも低い抵抗値を有している。 In the above configuration, a conductive thin film that connects the first terminal and the second terminal is formed on the one surface of the protective film before a processing step that may cause charging. The conductor thin film has a resistance value lower than the resistance of the element portion.
次に、前記処理工程を実行した後、前記導体薄膜にドライエッチングを施して、少なくとも、前記第1の端子と前記第2の端子との間において、前記導体薄膜を除去する。 Next, after the processing step is performed, the conductive thin film is dry-etched to remove the conductive thin film at least between the first terminal and the second terminal.
この態様に係る製造方法においても、帯電を生じる可能性のある処理工程を実行する間は、第1の端子及び第2の端子の間が、素子部の抵抗よりも低い抵抗値を有する導体薄膜によって接続(短絡)され、素子部が、導体薄膜によって側路(シャント)されることになるので、素子部に、静電気放電(ESD)や、過電圧,過電流による静電破壊が発生するのを回避し、素子部の絶縁劣化又は絶縁破壊、素子部の抵抗値変化等の発生を抑制することができる。 Also in the manufacturing method according to this aspect, the conductor thin film having a resistance value lower than the resistance of the element portion between the first terminal and the second terminal during the processing step that may cause charging. Since the element part is bypassed by the conductive thin film, the element part is subjected to electrostatic discharge (ESD), electrostatic breakdown due to overvoltage and overcurrent. By avoiding this, it is possible to suppress the occurrence of insulation deterioration or breakdown of the element portion, change in resistance value of the element portion, and the like.
また、導体薄膜は、洗浄等のウエットプロセスにおいても外れることがないから、静電破壊を確実に回避することができる。 In addition, since the conductive thin film does not come off in a wet process such as cleaning, electrostatic breakdown can be reliably avoided.
帯電を生じる可能性のある処理工程を実行した後は、導体薄膜にドライエッチングを施して、少なくとも、第1の端子と第2の端子との間の導体薄膜を除去する。ドライエッチングより、導体薄膜を除去することの利点は、既に述べたように、導体薄膜を除去する際に、摩擦による静電破壊を生じるおそれがない点にある。しかも、溶剤を使用する必要がないので、溶剤による静電破壊を生じる余地もない。 After performing the processing step that may cause charging, the conductive thin film is dry-etched to remove at least the conductive thin film between the first terminal and the second terminal. The advantage of removing the conductive thin film over dry etching is that, as already described, there is no possibility of causing electrostatic breakdown due to friction when the conductive thin film is removed. In addition, since there is no need to use a solvent, there is no room for electrostatic damage due to the solvent.
導体薄膜を除去する工程が終了した後は、素子部の特性測定が可能になるとともに、通常の使用に供しえる状態となる。導体薄膜を形成する前も、素子部は開放状態にあるから、必要であれば、素子部の特性を測定することができる。第1の端子及び第2の端子は、保護膜の一面上に設けられているから、第1の端子、及び、第2の端子を用いて、同一平面上で、測定作業を容易に行なうことができる。 After the process of removing the conductive thin film is completed, the characteristics of the element part can be measured and the apparatus can be used for normal use. Since the element portion is in an open state before the conductor thin film is formed, the characteristics of the element portion can be measured if necessary. Since the first terminal and the second terminal are provided on one surface of the protective film, the measurement operation can be easily performed on the same plane using the first terminal and the second terminal. Can do.
上述した2つの態様の何れの場合も、導体薄膜の形成、及び、除去は、中性雰囲気中で行うことが好ましい。一層、確実に静電破壊を回避できるからである。 In both cases described above, the formation and removal of the conductor thin film is preferably performed in a neutral atmosphere. This is because electrostatic breakdown can be avoided more reliably.
また、本発明に係る製造方法においては、導体薄膜形成前に、素子部の特性を測定することが好ましい。素子部の特性測定により、正常部分のみをその後の工程に進めることができ、プロセスの無駄を省き、製造歩留まりの低下を防止することができるからである。 Moreover, in the manufacturing method which concerns on this invention, it is preferable to measure the characteristic of an element part before conductor thin film formation. This is because, by measuring the characteristics of the element part, only the normal part can be advanced to the subsequent process, the waste of the process can be omitted, and the decrease in the manufacturing yield can be prevented.
本発明において、帯電を生じる可能性のある処理工程には、所定のパターンを形成するためのマスク形成、前記マスクの除去、基体の切断、研磨、又は、洗浄などが含まれる。導体薄膜は、これらの処理工程の性質を考慮して、密着強度が高く、化学的安定性に優れた材料、例えば、金属材料によって構成する。これにより、処理工程における剥離及び損傷を阻止し、静電破壊を回避することができる。 In the present invention, processing steps that may cause charging include formation of a mask for forming a predetermined pattern, removal of the mask, cutting of the substrate, polishing, or washing. The conductive thin film is made of a material having high adhesion strength and excellent chemical stability, for example, a metal material, in consideration of the properties of these processing steps. Thereby, peeling and damage in the treatment process can be prevented, and electrostatic breakdown can be avoided.
2.集合体
本発明に係る集合体は、基体と、薄膜素子とを含む。前記薄膜素子は複数であり、それぞれは、素子部と、導体薄膜とを含み、前記基体を共用し前記基体上に整列されている。前記導体薄膜は、前記素子部の抵抗よりも低い抵抗値を有し、前記素子部と電気的に並列に接続されている。
2. Assembly The assembly according to the present invention includes a substrate and a thin film element. The thin film element includes a plurality of elements, each including an element part and a conductive thin film, and is arranged on the base body sharing the base body. The conductive thin film has a resistance value lower than the resistance of the element portion, and is electrically connected to the element portion in parallel.
本発明に係る集合体は、具体的態様として、基体と、保護膜と、薄膜素子と、導体薄膜とを含んでいてもよい。薄膜素子は、複数であり、薄膜素子のそれぞれは、第1の端子と、第2の端子と、素子部とを含み、基体を共用して、基体上に整列されている。素子部は、基体上に設けられ、保護膜によって覆われている。前記第1の端子は、前記保護膜の一面上に設けられ、前記素子部の一端に接続されており、前記第2の端子は、前記保護膜の前記一面上に設けられ、前記素子部の他端側に接続されている。導体薄膜は、素子部の抵抗よりも低い抵抗値を有しており、保護膜の一面上において、第1の端子の他端及び第2の端子の他端を短絡している。 The aggregate | assembly which concerns on this invention may contain the base | substrate, the protective film, the thin film element, and the conductor thin film as a specific aspect. There are a plurality of thin film elements, and each of the thin film elements includes a first terminal, a second terminal, and an element portion, and is aligned on the base using a common base. The element portion is provided on the base and is covered with a protective film. The first terminal is provided on one surface of the protective film and connected to one end of the element portion, and the second terminal is provided on the one surface of the protective film, Connected to the other end. The conductor thin film has a resistance value lower than the resistance of the element portion, and shorts the other end of the first terminal and the other end of the second terminal on one surface of the protective film.
上述した何れの集合体も、本発明に係る製造方法の実施に直接適用し、その作用効果を奏することができる。例えば、第1の端子及び第2の端子が短絡されているので、基体に処理工程を施す際に、素子部の一端側−他端側間の静電気放電(ESD)や、過電圧,過電流による静電破壊を回避し、絶縁劣化又は絶縁破壊、素子部の抵抗値変化等の発生を抑制することができる。 Any of the above-described aggregates can be directly applied to the implementation of the manufacturing method according to the present invention, and the effects thereof can be achieved. For example, since the first terminal and the second terminal are short-circuited, due to electrostatic discharge (ESD) between one end side and the other end side of the element portion, overvoltage, or overcurrent when the substrate is subjected to the processing step. It is possible to avoid electrostatic breakdown and suppress the occurrence of insulation deterioration or breakdown, change in resistance value of the element portion, and the like.
本発明に係る集合体は、薄膜素子を配列させたもの、すなわち、ウエハであってもよいし、このウエハから切断された中間集合体(バー状集合体)であってもよい。 The aggregate according to the present invention may be an array of thin film elements, that is, a wafer, or an intermediate aggregate (bar-shaped aggregate) cut from the wafer.
以上述べたように、本発明によれば、静電破壊を回避し、絶縁劣化又は絶縁破壊、素子部の抵抗値変化等の発生を抑制し得る薄膜素子の製造方法、及び、集合体を提供することができる。 As described above, according to the present invention, there are provided a method for manufacturing a thin film element and an assembly that can prevent electrostatic breakdown and suppress the occurrence of insulation deterioration or breakdown, resistance value change of an element portion, and the like. can do.
本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。 Other features of the present invention and the operational effects thereof will be described in more detail by way of examples with reference to the accompanying drawings.
図1は本発明に係る薄膜素子の製造工程を示すフロ−チャ−ト、図2乃至図17は本発明に係る薄膜素子の製造方法の各工程を示す図である。本発明に係る薄膜素子の製造方法は、薄膜磁気ヘッド、MRAM、IC、半導体、磁気センサ等に広く適用できるものであるが、説明の具体化のため、薄膜磁気ヘッドの製造方法を例にとって説明する。 FIG. 1 is a flowchart showing the steps of manufacturing a thin film element according to the present invention, and FIGS. 2 to 17 are views showing the steps of the method of manufacturing a thin film element according to the present invention. The thin film element manufacturing method according to the present invention can be widely applied to thin film magnetic heads, MRAMs, ICs, semiconductors, magnetic sensors, and the like. However, for the sake of concrete explanation, the thin film magnetic head manufacturing method is described as an example. To do.
<磁気ヘッド要素の形成工程>
まず、ウエハ(wafer)の状態で、その上に磁気ヘッド要素(薄膜素子)を形成する工程が実行される。図2は磁気ヘッド要素の形成工程が終了した後のウエハ(集合体)を示す図である。
<Magnetic head element formation process>
First, a process of forming a magnetic head element (thin film element) on a wafer is performed. FIG. 2 is a view showing the wafer (aggregate) after the magnetic head element forming step is completed.
図2に示すように、磁気ヘッド要素の形成工程が終了した状態では、基体1の上には、既に、複数の磁気ヘッド要素Q11〜Qnmが形成されている。磁気ヘッド要素Q11〜Qnmのそれぞれは、基体1の平面において、長手方向にn行(nは任意の自然数)、幅方向にm列(mは任意の自然数)となるように、整列して形成されている。磁気ヘッド要素Q11〜Qnmは、保護膜17によって覆われている。磁気ヘッド要素Q11〜Qnmは、周知のように、フォトリソグラフィを主体とした高精度パターン形成技術によって形成することができる。
As shown in FIG. 2, in a state where the magnetic head element formation process is completed, a plurality of magnetic head elements Q11 to Qnm are already formed on the
図3は図2に示したウエハの一部を拡大して模式的に示す図、図4は、図3に示したウエハの一部を拡大して、磁気ヘッド要素の1つを模式的に示す図である。図において、磁気ヘッド要素Q11〜Qnmのそれぞれは、再生素子30と、記録素子40とを含み、基体1を共用し、基体1上に整列されている。
FIG. 3 is an enlarged view schematically showing a part of the wafer shown in FIG. 2, and FIG. 4 is an enlarged view of a part of the wafer shown in FIG. 3, schematically showing one of the magnetic head elements. FIG. In the figure, each of the magnetic head elements Q11 to Qnm includes a reproducing
次に、磁気ヘッド要素Q11〜QnmのそれぞれにおけるMR素子33の具体例について説明する。図5は図2に示したウエハ上における磁気ヘッド要素の1つを抽出して示す断面図、図6は図5の6−6線に沿った断面図、図7は図6の部分拡大図、図8は端子部分の拡大断面図である。図5〜図7において、寸法、プロポーション等は、図示の都合上、誇張されまたは省略されている。
Next, a specific example of the
基体1は、例えば、アルティック(Al2O3・TiC)等のセラミック構造体からなる。再生素子30は、第1の端子31と、第2の端子32と、素子部33とを含む。素子部33は、MR素子で構成されている。以下、素子部33をMR素子と称することとする。
The
MR素子33は、SV膜又はTMR膜を含んでいる。SV膜及びTMR膜を用いたMR素子33は、2つの異なる構造をとり得る。一般に、膜面に対して平行にセンス電流を流すヘッド構造をCIP(Current In Plane)構造、膜面に対して垂直にセンス電流を流すヘッド構造をCPP(Current Perpendicular to Plane)構造と呼ぶ。TMR膜は、基本的に、CPP構造となる。SV膜は、CIP構造及びCPP構造の両者を含む。本発明は何れのタイプにも適用できる。図示の実施例では、CPP構造を示した。
The
MR素子33は、下部電極膜25と、上部電極膜26との間に配置されている。MR素子33は、フリー層302を含み、フリー層302に隣接する非磁性層303を有し、非磁性層303に、磁化方向が固定されたピンド層304が隣接している。ピンド層304には反強磁性層305が隣接している。ピンド層304は、反強磁性層305との交換結合により、磁化方向が固定される。
The
フリー層302、非磁性層303、ピンド層304及び反強磁性層305の膜構造及び組成材料等については、既に知られている技術を、任意に適用できる。一例をあげると、フリー層302及びピンド層304は、例えば、NiFe、NiFeCo、CoFe等で構成され、反強磁性層305はFeMn、MnIr、NiMn、CrMnPt、PtMnなどによって構成される。非磁性層303は、SV膜の場合はCu等を主成分とする導電性材料層で構成され、TMR膜の場合は、Al2O3層などの絶縁性材料層で構成される。
For the film structures and composition materials of the
MR素子33の両側部には、磁区制御膜21、22が備えられている。磁区制御膜21、22は、フリー層302の磁区を制御する。磁区制御膜21、22は、絶縁膜203、204によって、MR素子33から電気的にへだてられている。絶縁膜203、204は、具体的には、Al2O3、または、SiO2等からなる。
Magnetic
下部電極膜25は、基体1の一面上に設けられており、下部磁気シールドとしての機能を果たす。下部電極膜25の一面上には、下地金属膜306が薄く形成されており、MR素子33はその上に形成されている。上部電極膜26は、上部磁気シールド膜として兼用されるもので、金属膜301の上に形成され、上部シールドギャップ層7によって覆われている。
The
下部電極膜25は、MR素子33の下面に隣接し、上部電極膜26は、MR素子33の上面に隣接している。したがって、再生素子30の膜面に対して垂直方向にセンス電流を流すCPP構造となる。
The
記録素子40は、下部磁極層8と、上部磁極層12と、記録ギャップ層9と、薄膜コイル10、15とを含む。下部磁極層8及び上部磁極層12は、互いに磁気的に連結されている。下部磁極層8は、上部シールドギャップ層7の上に形成されている。記録ギャップ層9は下部磁極層8の磁極部分と上部磁極層12の磁極部分との間に設けられている。薄膜コイル10、15は下部磁極層8および上部磁極層12の間のインナーギャップ間に、絶縁された状態で配設されている。記録素子40は、保護膜17によって覆われている。保護膜17は、例えば、アルミナ等からなる。
The
第1の端子31は、上部電極膜26に接続され、第2の端子32は下部電極膜25に接続される。図8は、第1の端子31及び第2の端子32と、上部電極膜26及び下部電極膜25の接続構造を示す図である。図示された実施例では、第1の端子31は、保護膜17の内部を通って導かれる引き上げ部312によって、上部電極膜26の延長部分311に接続されている。第2の端子32は、保護膜17の内部を通って導かれる引き上げ部322によって、下部電極膜25の延長部分321に接続されている。第1の端子31は、引き上げ部312の上端面に形成され、第2の端子32は、引き上げ部322の上端面に形成されている。第1の端子31及び第2の端子32は、例えば、Auからなり、厚みが、数μmである。引き上げ部312、及び、引き上げ部322の厚み(高さ又は深さ)は、例えば、数十μmである。
The
<測定工程>
図9は測定工程を説明する図である。図9に示すように、測定工程では、面401に形成された第1、第2の端子31、32に測定プローブ61、62を当て、測定装置63を用いて、MR素子33の特性を測定する。ここで、MR素子33は、保護膜17によって覆われているから、保護膜17により保護される。また、MR素子33に隣接する上部電極膜26が、第1の端子31に接続され、下部電極膜25が第2の端子32に接続されているから、第1の端子31及び第2の端子32に測定用プローブ61,62をあて、測定装置63を用いて、MR素子33の特性を測定することができる。この測定により、ウエハ工程が正常に行われたか否かを判断することができるから、正常なウエハのみを、次の処理工程に移し、無駄を省くことができる。
<Measurement process>
FIG. 9 is a diagram for explaining the measurement process. As shown in FIG. 9, in the measurement process, the measurement probes 61 and 62 are applied to the first and
<導体薄膜の形成工程>
図10は、導体薄膜の形成工程を説明する図、図11は端子部の拡大断面図である。図10、図11に示すように、導体薄膜の形成工程では、保護膜17の一面401上に導体薄膜50を形成して、第1の端子31及び第2の端子32を導体薄膜50によって短絡する。導体薄膜50は、MR素子33の抵抗よりも低い抵抗値、すなわち、第1の端子31及び第2の端子32の間で見た抵抗よりも低い抵抗値を有している。導体薄膜50は、面401の全面に形成してもよいし、マスク等を用いて、第1の端子31及び第2の端子32の間にのみ形成してもよい。導体薄膜50は、例えば、Ti(3nm)/Au(28nm)からなり、厚みが数十nm程度である。なお、上述したウエハは、本発明の請求対象である集合体に含まれる。
<Conductive thin film formation process>
FIG. 10 is a diagram for explaining a process for forming a conductive thin film, and FIG. 11 is an enlarged sectional view of a terminal portion. As shown in FIGS. 10 and 11, in the conductor thin film forming step, the conductor
ここで、第1の端子31及び第2の端子32のそれぞれは、保護膜17の同一面401上に形成されているから、これを短絡する導体薄膜50は、薄膜プロセス技術を用いて、同一面401上に形成できる。
Here, since each of the
薄膜プロセス技術の適用によれば、導体薄膜50は、第1の端子31、及び、第2の端子32の厚み(例えば、数μm)と比較して、数十nmと、極めて薄く形成することができる。導体薄膜50は、静電破壊を回避するためのものであり、上述のような薄い膜厚でも、素子部よりも抵抗値を下げられるため十分に保護機能を発揮することができる。
According to the application of the thin film process technology, the conductive
また、導体薄膜50は、一般には、密着性の高い金属薄膜で構成できるので、洗浄等のウエットプロセスにおいて、導体薄膜50が外れることがなく、静電破壊を確実に回避することができる。
In addition, since the conductive
更に、一般的な薄膜プロセスを用いて、導体薄膜50を形成し得るので、特殊な加工機を備える必要がなく、設備コストの増大を回避することができる。
Furthermore, since the conductive
<処理工程>
上述した工程の後、処理工程に移行する。処理工程としては、例えば、所定のパターンを形成するためのマスク形成、前記マスクの除去、ウエハを構成する基体1の切断工程、基体の切断によって得られた中間集合体の研磨工程、中間集合体の洗浄工程等を挙げることができる。これらの工程は、程度の差はあっても、基体1などをとおして、帯電を生じる可能性のある処理工程である。図12、図13は、基体の切断工程を説明する図である。
<Processing process>
After the process described above, the process proceeds to the processing process. The processing steps include, for example, mask formation for forming a predetermined pattern, removal of the mask, cutting step of the
図12に示すように、切断工程においては、まず、ウエハのうち、磁気ヘッド要素Q11〜Qnmが形成された領域の外側に生じる円弧部分(耳)を切断によって除去し、4角形状の集合体を得る。上述した4角形状集合体も、本発明の請求対象である集合体に含まれる。 As shown in FIG. 12, in the cutting process, first, a circular arc shape (ear) generated outside the region where the magnetic head elements Q11 to Qnm are formed is removed from the wafer by cutting, and a quadrangular aggregate is formed. Get. The above-described quadrangular aggregates are also included in the aggregates that are claimed by the present invention.
次に、図13に示すように、4角形状の集合体を、一方向に沿って切断し、図14に示すような中間集合体(バー状集合体)を切出す。図14において、中間集合体は、再生素子30が、基体の長手方向に沿って配列されている。集合体の面404は、媒体対向面となる。再生素子30のMR素子33、及び、記録素子40は、媒体対向面404に露出している。中間集合体も、本発明の請求対象である。
Next, as shown in FIG. 13, the quadrangular aggregate is cut along one direction to cut out an intermediate aggregate (bar-shaped aggregate) as shown in FIG. 14. In FIG. 14, in the intermediate assembly, the reproducing
次に、研磨工程が実行される。研磨加工にあたって、中間集合体は、冶具(図示せず)に貼り付けられる。貼り付け冶具を用いた研磨は、周知の技術を適用して実行できる。中間集合体は、磁気ヘッド要素が長手方向に整列されているから、1度の研磨で、同時に多数の磁気ヘッド要素について研磨することが可能である。研磨加工は、例えば、記録素子40のスロートハイトの決定や、再生素子30の高さ(MRハイト)の決定、浮上特性制御用の空気ベアリング面の形成などのため行われ、主として、媒体対向面404が研磨される。
Next, a polishing process is performed. In the polishing process, the intermediate assembly is attached to a jig (not shown). Polishing using the attaching jig can be performed by applying a known technique. Since the magnetic head elements are aligned in the longitudinal direction, the intermediate assembly can be polished for a large number of magnetic head elements at the same time by one polishing. The polishing process is performed, for example, for determining the throat height of the
ここで、本発明においては、上述した処理工程を施す前に、保護膜17の一面401上に導体薄膜50を形成して、第1の端子31及び第2の端子32を導体薄膜50によって短絡する工程を含む。したがって、処理工程の間は、第1の端子31及び第2の端子32が短絡されていることになるので、MR素子33を、静電気放電(ESD)や、過電圧,過電流による静電破壊から保護し、絶縁劣化又は絶縁破壊、素子部の抵抗値変化等の発生を回避することができる。
Here, in the present invention, the conductive
加工手段としては、機械的研磨加工、ドライエッチング、ケミカルエッチングまたはこれらの組み合わせが適用できる。研磨加工が終了した後は、媒体対向面404に対するDLC膜などの保護膜形成を行うことが好ましい。
As the processing means, mechanical polishing, dry etching, chemical etching, or a combination thereof can be applied. After the polishing process is completed, it is preferable to form a protective film such as a DLC film on the
次に、洗浄工程が実行される。洗浄工程においては、再生素子30のそれぞれは、導体薄膜50にて短絡されているから、例えば、有機洗浄剤等を用いても、静電破壊は生じない。
Next, a cleaning process is performed. In the cleaning step, each of the reproducing
<導体薄膜除去工程>
次に、導体薄膜除去工程を実行する。図15は、導体薄膜除去工程を説明する図である。導体薄膜除去工程においては、導体薄膜50にドライエッチングを施して、少なくとも、第1の端子31と第2の端子32との間の導体薄膜50を除去する。ドライエッチングは、通常の方法に従い、真空チャンバーの内部で行なう。ドライエッチングとしては、例えば、イオンビームエッチング、イオンミリング、スパッタミリング、リアクティブ.イオン.エッチング、プラズマエッチング、又は、スパッタエッチング等のドライエッチングを用いることができる。
<Conductor thin film removal process>
Next, a conductor thin film removal process is performed. FIG. 15 is a diagram for explaining the conductor thin film removing step. In the conductor thin film removal step, the conductor
また、ドライエッチング時には、図15に示すように、媒体対向面(ABS面)404を保護膜7で覆っておくことが好ましい。媒体対向面404がドライエッチングの影響を受けないようにするためである。
In dry etching, the medium facing surface (ABS surface) 404 is preferably covered with a protective film 7 as shown in FIG. This is to prevent the
また、ドライエッチングにあたっては、エッチングビームが電気的に中性になるように、すなわち、中性雰囲中で実行することが好ましい。中性雰囲中で実行することにより、エッチング時のイオンによる静電破壊を回避できるからである。エッチングビームとしては、例えば、Ar+(アルゴン)を用いることができる。 The dry etching is preferably performed so that the etching beam is electrically neutral, that is, in a neutral atmosphere. This is because by performing in a neutral atmosphere, electrostatic breakdown due to ions during etching can be avoided. For example, Ar + (argon) can be used as the etching beam.
中性雰囲中でドライエッチングを実行するためには、例えば、図16に示すように、プラズマ源91と、グリッド92と、電位検出素子93と、フィードバック回路94と、中性装置(ニュートライザー:Neutralizer)95を含むドライエッチング装置を用いることができる。
In order to perform dry etching in a neutral atmosphere, for example, as shown in FIG. 16, a
図16において、プラズマ源91は、グリッド92を介して、エッチングビーム、例えば、Ar+(アルゴン)を出力する。電位検出素子93は、例えば、非接触の電位センサであり、第1の端子31及び第2の端子32が形成された部分、又は、その付近(以下、サンプル部分と称する)の電位をモニターする。フィードバック回路94は、サンプル部分の電位がゼロになるように常時フィードバックをかけ、中性装置95の出力を調整する。
In FIG. 16, the
中性装置95は、フィードバック回路94から出力されるフィードバック信号に基づいて、電子(e-)を出力し、エッチングビームAr+を電気的に中性なArに変換する。
The
上記プロセスによれば、導体薄膜50を除去する際に、摩擦、又は、溶剤により、静電破壊を生じるおそれがない。
According to the above process, there is no possibility of causing electrostatic breakdown due to friction or solvent when the conductive
図示の実施例において、第1の端子31及び第2の端子32は、同一面401上に配列されているので、第1の端子31及び第2の端子32について、導体薄膜50のすべてを同時に除去することができる。
In the illustrated embodiment, since the
また、導体薄膜50は、第1の端子31及び第2の端子32と比較して、極めて薄く形成することができる。このため、第1の端子31及び第2の端子32に損傷を与えることなく、また、導体薄膜50の削り残しを生じることなく、ドライエッチングにて、導体薄膜50のみを、確実に除去できる。
Further, the conductive
例えば、導体薄膜50の厚みを、第1の端子31の他端311、及び、第2の端子32の他端321の厚みの1/10以下にすることにより、ドライエッチングが第1の端子31及び第2の端子32に与える影響を極めて少なくすることができる。
For example, when the thickness of the conductive
更に、一般的なドライエッチングプロセスを用いて、導体薄膜50を除去し得るので、特殊な加工機を備える必要がなく、設備コストの増大を回避することができる。
Furthermore, since the conductive
<最終工程>
上述した工程の終了後、図17に図示するように、中間集合体を、切断線X1−X1、X2−X2で切断し、磁気ヘッド要素Q11〜Qnmのそれぞれを個別に切出す。これにより、薄膜磁気ヘッドを得ることができる。
<Final process>
After completion of the above-described steps, as shown in FIG. 17, the intermediate assembly is cut along cutting lines X1-X1 and X2-X2, and each of the magnetic head elements Q11 to Qnm is cut out individually. Thereby, a thin film magnetic head can be obtained.
磁気ヘッド要素Q11〜Qnmのそれぞれを個別に切出す際の切断面(図17のX1−X1、X2−X2)は、面404(ABS面)と直交する面である。したがって、切断時に、面404(ABS面)に摩擦力が加わることはないので、MR素子33が静電破壊するおそれはない。
The cut surfaces (X1-X1, X2-X2 in FIG. 17) when cutting each of the magnetic head elements Q11 to Qnm individually are surfaces orthogonal to the surface 404 (ABS surface). Therefore, no frictional force is applied to the surface 404 (ABS surface) at the time of cutting, so there is no possibility that the
上述の実施例では、薄膜磁気ヘッドの製造方法を用いて、本発明に係る薄膜素子の製造方法を説明したが、薄膜素子は、MRAM、IC、半導体、センサ等であってもよい。また、帯電を生じる可能性のある処理工程には、ウエハ上での工程も含まれるから、ウエハプロセスでも本発明適用の可能性がある。例えば、ウエハ上に短絡用導体薄膜を形成しておき、帯電を生じる可能性のある処理工程を施した後、ウエハ上にて導体薄膜を除去するなどである。 In the above-described embodiments, the method for manufacturing a thin film element according to the present invention has been described using the method for manufacturing a thin film magnetic head. However, the thin film element may be an MRAM, IC, semiconductor, sensor, or the like. In addition, processing steps that may cause charging include processes on the wafer, so that the present invention may also be applied to wafer processes. For example, a short-circuiting conductor thin film is formed on the wafer, a processing step that may cause charging is performed, and then the conductor thin film is removed on the wafer.
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。 Although the contents of the present invention have been specifically described above with reference to the preferred embodiments, it is obvious that those skilled in the art can take various modifications based on the basic technical idea and teachings of the present invention. It is.
1 基体
Q11〜Qnm 磁気ヘッド要素
40 記録素子
30 MR素子
31 第1の端子
32 第2の端子
33 MR素子
DESCRIPTION OF
Claims (21)
前記薄膜素子は、素子部を含んでおり、
前記素子部は、基体上に設けられており、
帯電を生じる可能性のある処理工程より前に、前記素子部と電気的に並列に入る導体薄膜を形成し、前記導体薄膜は、前記素子部の抵抗値よりも低い抵抗値を有しており、
次に、前記処理工程を実行した後、前記導体薄膜にドライエッチングを施して前記導体薄膜を除去する
工程を含む製造方法。 A method of manufacturing a thin film element,
The thin film element includes an element part,
The element portion is provided on a base,
Before the processing step that may cause charging, a conductive thin film that is electrically parallel to the element portion is formed, and the conductive thin film has a resistance value lower than the resistance value of the element portion. ,
Next, after performing the said process process, the manufacturing method including the process of performing the dry etching to the said conductor thin film, and removing the said conductor thin film.
前記薄膜素子は、第1の端子と、第2の端子と、素子部とを含んでおり、
前記素子部は、基体上に設けられ、保護膜によって覆われており、
前記第1の端子は、前記保護膜の一面上に設けられ、前記素子部の一端側に電気的に接続されており、
前記第2の端子は、前記保護膜の前記一面上に設けられ、前記素子部の他端側に電気的に接続されており、
帯電を生じる可能性のある処理工程より前に、前記保護膜の前記一面上に、前記第1の端子及び前記第2の端子を接続する導体薄膜を形成し、前記導体薄膜は、前記素子部の抵抗よりも低い抵抗値を有しており、
次に、前記処理工程を実行した後、前記導体薄膜にドライエッチングを施して、少なくとも、前記第1の端子と前記第2の端子との間において、前記導体薄膜を除去する
工程を含む製造方法。 A method of manufacturing a thin film element,
The thin film element includes a first terminal, a second terminal, and an element part,
The element portion is provided on a base and covered with a protective film,
The first terminal is provided on one surface of the protective film, and is electrically connected to one end side of the element portion,
The second terminal is provided on the one surface of the protective film, and is electrically connected to the other end side of the element portion,
Prior to a treatment step that may cause charging, a conductive thin film that connects the first terminal and the second terminal is formed on the one surface of the protective film, and the conductive thin film is formed of the element portion. Has a lower resistance value than the resistance of
Next, a manufacturing method including a step of performing the etching process and then performing dry etching on the conductive thin film to remove the conductive thin film at least between the first terminal and the second terminal .
前記薄膜素子は、複数であり、それぞれは、前記基体を共用し、前記基体上に整列されている、製造方法。 A manufacturing method according to any one of claims 1 to 6,
The manufacturing method, wherein the thin film element is plural, and each of the thin film elements shares the base and is aligned on the base.
前記薄膜素子は、記録素子を含む、製造方法。 A manufacturing method according to claim 8, comprising:
The thin film element includes a recording element.
前記素子部は、スピンバルブ膜又は強磁性トンネル接合膜を含む、製造方法。 The manufacturing method according to claim 10, comprising:
The element part includes a spin valve film or a ferromagnetic tunnel junction film.
前記薄膜素子は複数であり、それぞれは、素子部と、導体薄膜とを含み、前記基体を共用し前記基体上に整列されており、
前記導体薄膜は、前記素子部の抵抗よりも低い抵抗値を有し、前記素子部と電気的に並列に接続されている、
集合体。 An assembly including a substrate and a thin film element,
The thin film element is a plurality, each including an element portion and a conductive thin film, sharing the base and aligned on the base,
The conductive thin film has a resistance value lower than the resistance of the element portion, and is electrically connected in parallel with the element portion.
Aggregation.
前記薄膜素子は、複数であり、それぞれは、素子部と、第1の端子と、第2の端子と、導体薄膜とを含み、前記基体を共用し、前記基体上に整列されており、
前記素子部は、前記基体上に設けられ、保護膜によって覆われており、
前記第1の端子は、前記保護膜の一面上に設けられ、前記素子部の一端側に電気的に接続されており、
前記第2の端子は、前記保護膜の前記一面上に設けられ、前記素子部の他端側に電気的に接続されており、
前記導体薄膜は、前記素子部の抵抗よりも低い抵抗値を有し、前記保護膜の前記一面上において、前記第1の端子及び前記第2の端子を接続している、
集合体。 An assembly including a substrate and a thin film element,
The thin film element includes a plurality of elements, each including an element part, a first terminal, a second terminal, and a conductive thin film, sharing the base and being aligned on the base;
The element portion is provided on the base and is covered with a protective film,
The first terminal is provided on one surface of the protective film, and is electrically connected to one end side of the element portion,
The second terminal is provided on the one surface of the protective film, and is electrically connected to the other end side of the element portion,
The conductor thin film has a resistance value lower than the resistance of the element portion, and connects the first terminal and the second terminal on the one surface of the protective film.
Aggregation.
前記薄膜素子は、記録素子を含む、集合体。 An assembly as recited in claim 16, wherein
The thin film element is an aggregate including a recording element.
前記素子部は、磁気抵抗効果素子である、集合体。 An assembly according to any one of claims 14 to 17,
The element unit is an assembly which is a magnetoresistive element.
前記素子部は、スピンバルブ膜又は強磁性トンネル接合膜を含んでいる、集合体。 An assembly as recited in claim 18, wherein
The element section includes an assembly including a spin valve film or a ferromagnetic tunnel junction film.
20. The aggregate according to any one of claims 14 to 19, wherein the thin film elements are arranged in a line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004210402A JP2006032717A (en) | 2004-07-16 | 2004-07-16 | Manufacturing method for thin-film element and aggregate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004210402A JP2006032717A (en) | 2004-07-16 | 2004-07-16 | Manufacturing method for thin-film element and aggregate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006032717A true JP2006032717A (en) | 2006-02-02 |
Family
ID=35898683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004210402A Withdrawn JP2006032717A (en) | 2004-07-16 | 2004-07-16 | Manufacturing method for thin-film element and aggregate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006032717A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10297275B2 (en) | 2016-12-13 | 2019-05-21 | International Business Machines Corporation | Magnetic recording module having differing tunnel valve sensors |
US10395676B2 (en) * | 2017-06-14 | 2019-08-27 | International Business Machines Corporation | Magnetic recording apparatus having circuits with differing tunnel valve sensors and about the same resistance |
-
2004
- 2004-07-16 JP JP2004210402A patent/JP2006032717A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10297275B2 (en) | 2016-12-13 | 2019-05-21 | International Business Machines Corporation | Magnetic recording module having differing tunnel valve sensors |
US10354679B2 (en) | 2016-12-13 | 2019-07-16 | International Business Machines Corporation | Magnetic recording module having tunnel valve sensors with dissimilar tunnel barrier resistivities |
US10395676B2 (en) * | 2017-06-14 | 2019-08-27 | International Business Machines Corporation | Magnetic recording apparatus having circuits with differing tunnel valve sensors and about the same resistance |
US10796718B2 (en) | 2017-06-14 | 2020-10-06 | International Business Machines Corporation | Magnetic recording apparatus having circuits with differing tunnel valve sensors and about the same resistance |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7819979B1 (en) | Method and system for cleaning magnetic artifacts using a carbonyl reactive ion etch | |
JP3959881B2 (en) | Method for manufacturing magnetoresistive sensor | |
US7043823B2 (en) | Method of manufacturing a current-perpendicular-to-plane magnetoresistive device with oxidized free layer side regions | |
US7859799B2 (en) | Magnetoresistive head and a manufacturing method thereof | |
US6445553B2 (en) | Method and system for fabricating a high density magnetoresistive device | |
US8045299B2 (en) | Method and apparatus for oxidizing conductive redeposition in TMR sensors | |
US6538861B1 (en) | Magnetoresistive head having ferromagnetic tunnel junction film with a smaller resistance at a terminal portion than a central portion, magnetic resistance detection system with the magnetoresistive head and a magnetic storage system using it | |
JP2008170368A (en) | Magnetic field detection device, and manufacturing method thereof | |
CN109273595A (en) | The method for forming tunnel magnetoresistive (TMR) element and TMR sensor element | |
JP2001283412A (en) | Magneto-resistive element and method of manufacture | |
JP2003178407A (en) | Magneto-resistance effect type head, its manufacturing method, and magnetic recording/reproducing device | |
US8537503B2 (en) | CPP structure magnetoresistive head | |
JP4504902B2 (en) | Manufacturing method of thin film magnetic head | |
JP2006032717A (en) | Manufacturing method for thin-film element and aggregate | |
KR20020006448A (en) | Method for manufacturing magneto-resistive effect type magnetic heads | |
US8914970B2 (en) | Method for making a tunneling magnetoresistive (TMR) sensor | |
JP4035487B2 (en) | Method for manufacturing thin film magnetic head substrate | |
JP2004192672A (en) | Magnetic head assembly | |
JP2009146530A (en) | Method for adjusting head resistance of current-confined-path cpp-gmr head | |
CN107219475B (en) | Electrical shielding between magnetoresistive sensor elements | |
JP3590768B2 (en) | Manufacturing method of perpendicular conduction type magnetoresistive element | |
JP2009004692A (en) | Magneto-resistance effect element and manufacturing method thereof | |
JP5053788B2 (en) | Conductive probe, conductive probe manufacturing method, and magnetic property measuring method | |
US6433969B1 (en) | Compound magnetoresistive head and method for manufacturing same | |
CN101359476B (en) | Monitor element and magneto-resistance effect element substrate, and method of manufacturing monitor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |