KR102106036B1 - Static electricity detection substrate and fabricating method thereof - Google Patents
Static electricity detection substrate and fabricating method thereof Download PDFInfo
- Publication number
- KR102106036B1 KR102106036B1 KR1020140035498A KR20140035498A KR102106036B1 KR 102106036 B1 KR102106036 B1 KR 102106036B1 KR 1020140035498 A KR1020140035498 A KR 1020140035498A KR 20140035498 A KR20140035498 A KR 20140035498A KR 102106036 B1 KR102106036 B1 KR 102106036B1
- Authority
- KR
- South Korea
- Prior art keywords
- static electricity
- substrate
- electrode bar
- silicon layer
- electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/12—Measuring electrostatic fields or voltage-potential
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 정전기 측정 기판을 개시한다. 보다 상세하게는, 본 발명은 액정표시장치와 같은 평판표시장치의 제조공정이 진행되는 동안 챔버내에 발생하는 정전기를 용이하게 측정할 수 있는 정전기 측정 기판 및 이의 제조방법에 관한 것이다.
본 발명의 실시예에 따르면, 기판상에 형성된 정전기 감지 패턴 하부에 결정화된 실리콘층을 구비함으로써 이에 형성되는 정전기 패스를 통해 보다 측정 민감도를 향상시킬 수 있을 뿐만 아니라, 정전기 수준을 정량화 할 수 있으며, 결정화된 실리콘층의 두께 조절을 통해 감도별 맞춤형 정전기 측정기판을 제공할 수 있는 효과가 있다. The present invention discloses an electrostatic measuring substrate. More specifically, the present invention relates to a static electricity measuring substrate and a method for manufacturing the same, which can easily measure static electricity generated in a chamber during a manufacturing process of a flat panel display device such as a liquid crystal display device.
According to an embodiment of the present invention, by providing a crystallized silicon layer under the static electricity detection pattern formed on the substrate, it is possible to not only improve the measurement sensitivity through the static electricity pass formed thereon, but also to quantify the static electricity level, It is possible to provide a customized static electricity measurement substrate for each sensitivity by adjusting the thickness of the crystallized silicon layer.
Description
본 발명은 정전기 측정 기판에 관한 것으로, 특히 액정표시장치와 같은 평판표시장치의 제조공정이 진행되는 동안 챔버내에 발생하는 정전기를 용이하게 측정할 수 있는 정전기 측정 기판 및 이의 제조방법에 관한 것이다. The present invention relates to an electrostatic measuring substrate, and more particularly, to an electrostatic measuring substrate capable of easily measuring static electricity generated in a chamber during a manufacturing process of a flat panel display device such as a liquid crystal display device and a method for manufacturing the same.
액정표시소자(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시장치(Plasma Display Panel) 및 유기전계 발광표시장치(Organic Light-Emitting Diode Display, OLED Display) 등과 같은 평판표시장치(Flat Panel Display)는 유리기판 상에 세정공정, 리소그래피 공정, 노광공정, 현상공정, 식각공정 등의 다수의 공정을 반복 진행하여 소정의 회로 및 발광소자를 형성함으로써 제조된다.Flat panel display devices such as liquid crystal display, field emission display, plasma display panel, and organic light-emitting diode display (OLED display), etc. Flat Panel Display) is manufactured by repeatedly performing a number of processes such as a cleaning process, a lithography process, an exposure process, a development process, and an etching process on a glass substrate to form a predetermined circuit and a light emitting device.
전술한 평판표시장치 제조공정은 소정의 챔버내에서 이루어지며, 그 공정중에 상당량의 정전기가 발생할 수 있으며, 이러한 정전기의 발생은 기판상에 형성된 회로 및 발광소자 등의 파손을 유발하게 된다. 따라서, 공정 중 수시로 전기장 미터(electrostatic field meter)나 전압 미터(electrostatic voltage meter)등의 정전기 측정장치 이용하여 기판내에 발생한 정전기를 측정하게 된다.The above-described flat panel display manufacturing process is performed in a predetermined chamber, and a considerable amount of static electricity may be generated during the process, and the generation of such static electricity causes damage to circuits and light-emitting elements formed on the substrate. Therefore, the static electricity generated in the substrate is measured by using an electrostatic measuring device such as an electrostatic field meter or an electrostatic voltage meter at any time during the process.
도 1a 및 도 1b는 종래의 상용화된 정전기 측정장치들의 일 예를 나타낸 도면이다. 1A and 1B are views showing an example of a conventional commercialized static electricity measuring devices.
종래의 정전기 측정장치는 챔버에서 취출된 기판에 대하여 정전기 대전여부를 측정하게 되며, 도 1a의 정전기 측정장치는 측정모듈(10)에 설치된 안테나(15)를 통해 정전기를 감지하고 디스플레이모듈(17)에서 그 결과를 표시하게 되며, 도 1b의 정전기 측정장치는 본체(20)로부터 연장되어 케이블의 끝단에 구비된 계측바(25)를 측정 대상 기판(1)의 영역에 인접시켜 국부적으로 발생하는 정전기를 측정하게 된다. 측정결과는 본체(20)에 실장된 디스플레이모듈(27)을 통해 확인 할 수 있다.The conventional static electricity measuring device measures whether or not static electricity is charged on the substrate taken out of the chamber, and the static electricity measuring device of FIG. 1A detects static electricity through the
그러나, 전술한 정전기 측정장치들은 대면적의 기판에 대하여 국부적인 영역만을 측정할 수 있으며, 전 영역에 걸쳐 대전된 정전기량을 정확하게 측정하는데 어려움이 있다. 특히 챔버 내에 위치한 기판에 대해서는 측정이 불가능하다는 한계가 있었다.However, the above-described static electricity measuring devices can measure only a local area with respect to a large area substrate, and it is difficult to accurately measure the amount of static electricity charged over the entire area. In particular, there was a limitation that measurement was impossible for the substrate located in the chamber.
이러한 한계를 극복하기 위한 방법으로서, 한국공개특허 10-2013-0009508 에는 평판표시장치를 제조하기 위해 사용되는 기판과 동일기판을 채용하여 전술한 문제점을 해결한 정전기 측정 셀을 갖는 기판이 개시되고 있다. As a method for overcoming this limitation, Korean Patent Publication No. 10-2013-0009508 discloses a substrate having an electrostatic measuring cell that solves the above-mentioned problem by employing the same substrate as the substrate used for manufacturing the flat panel display device. .
본 발명은 전술한 정전기 측정 셀을 갖는 기판의 측정 민감도를 더욱 향상시킬 뿐만 아니라, 정전기 수준을 정량화하고 감도별 맞춤형 정전기 측정기판을 제공하는 데 목적이 있다.An object of the present invention is to further improve the measurement sensitivity of the substrate having the above-described electrostatic measurement cell, to quantify the level of static electricity, and to provide a customized static electricity measurement substrate for each sensitivity.
또한, 본 발명은 정전기 측정기판의 각 측정 셀에 형성되는 전극 바 구조를 개선함으로써 검사 시간을 단축하여 기판의 생산성 및 수율을 향상시키는 데 다른 목적이 있다.In addition, the present invention has another object to improve the productivity and yield of the substrate by shortening the inspection time by improving the electrode bar structure formed in each measurement cell of the static electricity measuring substrate.
전술한 목적을 달성하기 위해, 본 발명의 제1 실시예에 따른 정전기 측정 기판은 기판; 상기 기판 상에 형성되는 실리콘층; 상기 실리콘층 상에 복수의 셀이 매트릭스 형태로 형성되는 전극 바; 및 상기 셀 내부로 상기 전극 바와 이격되어 형성되고, 일측면에 안테나 핀이 구비되는 복수의 전극패턴을 포함한다.In order to achieve the above object, the static electricity measuring substrate according to the first embodiment of the present invention includes a substrate; A silicon layer formed on the substrate; An electrode bar in which a plurality of cells are formed in a matrix form on the silicon layer; And a plurality of electrode patterns formed to be spaced apart from the electrode bar into the cell and having an antenna pin on one side.
또한, 본 발명의 제2 실시예에 따른 정전기 측정 기판은, 기판; 상기 기판 상에 형성되는 실리콘층; 및 상기 실리콘층 상에 정의되는 복수의 셀을 포함하고, 상기 복수의 셀은, 일 방향으로 형성되는 메인 전극 바; 및 상기 메인 전극바와 수직 방향으로 일측단이 일정간격으로 마주보도록 형성되는 하나이상의 대향 전극 바를 포함한다. In addition, the static electricity measuring substrate according to the second embodiment of the present invention, the substrate; A silicon layer formed on the substrate; And a plurality of cells defined on the silicon layer, the plurality of cells comprising: a main electrode bar formed in one direction; And one or more opposing electrode bars formed so that one end of the main electrode bar faces at regular intervals.
또한, 본 발명의 바람직한 실시예에 따른 정전기 측정 기판의 제조방법은, 기판을 준비하는 단계; 상기 기판상에 실리콘층을 형성하는 단계; 상기 실리콘층 상에 금속층을 형성하는 단계; 및 상기 금속층을 패터닝하여 복수의 셀이 매트릭스 형태를 갖는 전극 바 및 상기 전극 바와 이격되어 상기 셀 내부로 배치되는 전극패턴을 형성하는 단계를 포함한다.In addition, a method of manufacturing an electrostatic measuring substrate according to a preferred embodiment of the present invention comprises the steps of: preparing a substrate; Forming a silicon layer on the substrate; Forming a metal layer on the silicon layer; And patterning the metal layer to form an electrode bar in which a plurality of cells are in a matrix form and an electrode pattern spaced apart from the electrode bar and disposed inside the cell.
본 발명의 실시예에 따르면, 기판상에 형성된 정전기 감지 패턴 하부에 결정화된 실리콘층을 구비함으로써 이에 형성되는 정전기 패스를 통해 보다 측정 민감도를 향상시킬 수 있을 뿐만 아니라, 정전기 수준을 정량화 할 수 있으며, 또한 결정화된 실리콘층의 두께 조절을 통해 감도별 맞춤형 정전기 측정기판을 제공할 수 있는 효과가 있다. According to an embodiment of the present invention, by providing a crystallized silicon layer under the static electricity detection pattern formed on the substrate, it is possible to not only improve the measurement sensitivity through the static electricity pass formed thereon, but also to quantify the static electricity level, In addition, it is possible to provide a customized static electricity measurement substrate for each sensitivity by adjusting the thickness of the crystallized silicon layer.
또한, 각 측정 셀에 형성되는 전극 바 구조를 개선하고, 그 셀의 전체 개수를 저감함으로서 검사 시간을 단축하여 기판의 생산성 및 수율을 향상시킬 수 있는 효과가 있다.In addition, by improving the electrode bar structure formed in each measurement cell and reducing the total number of cells, there is an effect of shortening the inspection time and improving the productivity and yield of the substrate.
도 1a 및 도 1b는 종래의 상용화된 정전기 측정장치들의 일 예를 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 정전기 측정 기판을 나타내는 도면이고, 도 3은 도 2의 Ⅲ-Ⅲ' 부분에 대한 절단면도를 나타낸 도면이다.
도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 정전기 측정 기판의 전극 바 및 전극 패턴의 구조를 평면도로 나타낸 도면이다.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 정전기 측정기판의 제조방법을 나타낸 도면이다.
도 6은 본 발명의 제2 실시예에 따른 정전기 측정 기판에서 하나의 셀의 구조를 평면도로 나타낸 도면이다.
도 7은 본 발명의 제2 실시예에 따른 복수의 대향 전극 바 및 보조 전극 바를 구비한 정전기 측정 기판에서 하나의 셀의 구조를 평면도로 나타낸 도면이다.
도 8은 도 7의 Ⅶ 부분을 확대한 도면이다.
도 9a 내지 도 9e는 본 발명의 실시예에 따른 정전기 측정기판의 제조방법을 나타낸 도면이다.
도 10은 종래 및 본 발명의 실시예에 따른 정전기 측정 기판에서 대향하는 두 전극의 이격거리에 대한 절연파괴 전압간의 관계를 나타내는 도면이다.1A and 1B are views showing an example of a conventional commercialized static electricity measuring devices.
2 is a view showing a static electricity measuring substrate according to an embodiment of the present invention, and FIG. 3 is a view showing a cross-sectional view of the III-III 'portion of FIG. 2.
4A and 4B are diagrams illustrating structures of electrode bars and electrode patterns of the static electricity measuring substrate according to the first embodiment of the present invention.
5A to 5E are views illustrating a method of manufacturing an electrostatic measuring substrate according to an embodiment of the present invention.
6 is a plan view showing the structure of one cell in the static electricity measuring substrate according to the second embodiment of the present invention.
7 is a plan view showing a structure of one cell in an electrostatic measuring substrate having a plurality of counter electrode bars and auxiliary electrode bars according to a second embodiment of the present invention.
FIG. 8 is an enlarged view of part X of FIG. 7.
9A to 9E are views showing a method of manufacturing an electrostatic measuring substrate according to an embodiment of the present invention.
10 is a view showing the relationship between the dielectric breakdown voltage with respect to the separation distance of two opposing electrodes in a static electricity measuring substrate according to an embodiment of the present invention and the present invention.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 정전기 측정 기판 및 이의 제조방법을 설명한다.Hereinafter, an electrostatic measuring substrate and a manufacturing method thereof according to a preferred embodiment of the present invention will be described with reference to the drawings.
도 2는 본 발명의 제1 실시예에 따른 정전기 측정 기판을 나타내는 도면이고, 도 3은 도 2의 Ⅲ-Ⅲ' 부분에 대한 절단면도를 나타낸 도면이다. 도 2에서는 측정기판(100)에 구비되는 전극패턴(140)의 형태가 명시적으로 드러나도록 위해 전극패턴(140)의 크기를 확대하여 도시함에 따라 그 개수가 상대적으로 적게 도시되어 있으며, 실제 공정에서는 하나의 측정기판(100)의 크기가 약 2200mm × 2500mm 라고 할 때, 이에 구비되는 전극패턴(140)은 20000개 정도가 된다.FIG. 2 is a view showing a static electricity measuring substrate according to a first embodiment of the present invention, and FIG. 3 is a view showing a cross-sectional view of the III-III 'portion of FIG. 2. In FIG. 2, the number of the
도 2 및 도 3을 참조하면, 본 발명의 정전기 측정 기판(100)은 기판(101)과, 상기 기판 상에 형성되는 실리콘층(115)과, 실리콘층 상에 복수의 셀이 매트릭스 형태로 형성되는 전극 바(130)와, 전극 바(130)와 이격되어 복수의 셀 내부로 형성되는 복수의 전극패턴(140)을 포함하며, 정전기 발생에 의한 전극패턴(140)에 연결된 안테나 라인(141)의 파손여부를 통해 정전기가 발생한 위치 및 그 크기를 판단 할 수 있도록 한 구조이다.2 and 3, the
기판(101)은 유기 또는 플라스틱 재질일 수 있으며, 해당 평판표시장치 제조공정에서 사용되는 기판과 동일한 재질 및 크기인 것이 바람직하다. The
기판(101)의 상부로는 전 영역에 걸쳐 실리콘층(115)이 형성되어 있다. 이러한 실리콘층(115)은 비정질실리콘(amorphous silicon; a-Si:H) 또는 저온폴리 실리콘층(Low Temperature Poly Silicon, LTPS) 결정화 기술로 결정화된 실리콘층일 수 있다.A
즉, 기판(101)상에 비정질 실리콘을 증착한 후 상부층 형성공정을 진행하거나, 또는 비정질 실리콘 증착 이후 탈수소화(dehydrogenation) 과정을 거친 뒤 결정화 단계를 통해 결정화 실리콘층을 형성하게 된다. 이때 적용되는 방법으로 저온 다결정 실리콘(LTPS) 결정화 기술을 이용하게 된다. That is, after depositing amorphous silicon on the
전술한 저온 다결정 실리콘 결정화 기술로는 상기 LTPS 결정화 기술은 ELA(Excimer Laser Annealing) 기술과, CGS(Continuous Grain Silicon) 기술, SLS(Sequential Lateral Solidification) 기술 등이 있다.As the low-temperature polycrystalline silicon crystallization technology, the LTPS crystallization technology includes Excimer Laser Annealing (ELA) technology, Continuous Grain Silicon (CGS) technology, and Sequential Lateral Solidification (SLS) technology.
이러한 실리콘층(115)은 기판에서 정전기의 발생에 의해 상부의 전극 패턴(140)에 대응하는 영역에서 대전되면 정전기 패스가 형성되며, 이에 따른 정전기에 의한 전극 바(130) 및 전극 패턴(140)간 절연 파괴가 더욱 용이하게 발생하게 된다. 여기서 기판에 대하여 발생하는 정전기는 기판(101)의 배면에서 발생하여 전면으로 유도되는 형태로 발생될 수 있다.When the
특히, 실리콘층(115)을 저온 폴리 결정화한 경우에는 실리콘층(115)의 결정화에 따라 그레인 바운더리(grain boundary)를 통해 대전된 전하가 전극 바(130) 및 전극 패턴(140)사이를 보다 쉽게 이동하게 됨으로써 전술한 정전기에 의한 절연파괴가 보다 용이하게 발생하도록 보완하는 역할을 한다.In particular, when the low temperature poly crystallization of the
그리고, 실리콘층(115)의 상부로는 기판 전면에 걸쳐 금속층이 형성되고, 패터닝 공정을 통해 매트릭스 형태의 복수의 셀 구조를 갖는 전극 바(130)와, 복수의 셀 내부로 복수의 전극 패턴(140)이 형성되어 있다. 이에 따라, 전극 바(130)의 각 내부변과 전극 패턴(140)의 외부변은 서로 대향하는 형태가 된다. Further, a metal layer is formed over the entire surface of the substrate on the upper portion of the
전극 바(130)는 동일한 기판 전 영역에 걸쳐 동일로 형성되고 각 셀은 동일크기의 직사각형 구조로 형성될 수 있다.The
또한, 전극 바(130)가 이루는 셀의 내부로는 사각형 구조의 전극 패턴(140)가 형성되어 있으며, 전극 패턴(140)의 일측면에는 소정길이로 안테나 핀(141)이 형성되어 있다. 여기서, 전극 패턴(140)는 그 면적이 동일하고 안테나 핀(141)의 길이가 서로 상이하거나, 또는 전극 패턴(140)의 면적이 서로 상이하고 안테나 핀(141)이 길이가 서로 동일한 형태로 형성될 수 있다. 즉, 도 3에 도시된 바와 같이, 전극 바(130) 및 전극 패턴(140)은 각각 대향하는 두 전극이 되고, 두 전극 사이에서 하부의 실리콘층(115)내에 대전된 음전하 또는 양전하가 이동하는 전하 패스가 되어 정전기 발생시 항복전압에 더 빨리 도달하게 된다. 따라서 실리콘층(115)이 형성되지 않는 종래의 정전기 측정 기판보다 정전기에 대한 민감도가 향상되게 된다. In addition, an
또한, 상기 전하 패스는 실리콘층(115)의 두께에 비례하여 그 민감도가 향상되며, 특히 저온 폴리 실리콘 결정화 기술에 의해 결정화된 실리콘층의 경우 두께가 600 Å 이상 700 Å 이하로 형성될 때 민감도가 극대화 된다. Further, the sensitivity of the charge path is increased in proportion to the thickness of the
한편, 도시되어 있지는 않지만 전술한 전극 바(130)와 전극 패턴(140)의 상부로는 기판(101)상의 각 전극들을 보호하는 보호층(미도시)이 더 형성될 수 있다.Meanwhile, although not illustrated, a protective layer (not shown) for protecting each electrode on the
전술한 실시예에 따른 정전기 측정 장치는 평판표시장치를 제조하기 위한 공정뿐만 아니라 박막의 회로소자가 형성되는 어떠한 종류의 기판 공정에도 적용할 수 있으며, 기판이 이송 중인 상황, 또는 기판 제조공정이 진행중인 챔버내에서도 발생되는 정전기를 측정할 수 있다.The electrostatic measuring apparatus according to the above-described embodiment can be applied not only to a process for manufacturing a flat panel display device, but also to any kind of substrate process in which thin-film circuit elements are formed, and the substrate is being transferred, or the substrate manufacturing process is in progress. Static electricity generated in the chamber can also be measured.
또한, 본 발명의 정전기 측정 기판은 평판표시장치의 기판과 동시에 반송될 수 있으며, 제조공정이 진행중인 기판과 인접하여 배치될 수 있음에 따라 해당 기판과 동일한 환경에서 정전기를 측정할 수 있는 장점이 있다.In addition, the static electricity measuring substrate of the present invention can be conveyed simultaneously with the substrate of the flat panel display device, and as the manufacturing process can be disposed adjacent to the substrate in progress, there is an advantage of measuring static electricity in the same environment as the substrate. .
특히, 본 발명의 정전기 측정 기판은 전극 바 및 전극 패턴의 하부로 정전기 발생시 두 전극간 전하 패스가 형성되는 실리콘층이 구비됨에 따라, 정전기에 대하여 보다 민감하게 반응하여 상대적으로 그 전압레벨이 낮은 정전기라 할지라도 보다 정확하게 측정할 수 있는 특징이 있다. In particular, the static electricity measuring substrate of the present invention is provided with a silicon layer in which charge paths between two electrodes are formed when static electricity is generated under the electrode bar and the electrode pattern. Even if it is, there is a characteristic that can be measured more accurately.
뿐만 아니라, 실리콘층의 두께 조절에 의해 측정 기판의 정전기 민감도를 제어할 수 있으며 따라서 평판표시장치의 각 제조공정에서 요구되는 특성을 갖는 맞춤형 정전기 측정 기판을 제공할 수 있다. In addition, it is possible to control the electrostatic sensitivity of the measurement substrate by adjusting the thickness of the silicon layer, and thus, it is possible to provide a customized electrostatic measurement substrate having characteristics required in each manufacturing process of the flat panel display device.
이하, 도면을 참조하여 본 발명의 제1 실시예에 따른 정전기 측정 기판의 전극 바 및 전극 패턴의 구조를 설명한다. Hereinafter, the structure of the electrode bar and the electrode pattern of the static electricity measuring substrate according to the first embodiment of the present invention will be described with reference to the drawings.
도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 정전기 측정 기판의 전극 바 및 전극 패턴의 구조를 평면도로 나타낸 도면이다.4A and 4B are diagrams illustrating structures of electrode bars and electrode patterns of the static electricity measuring substrate according to the first embodiment of the present invention.
도 4a 및 도 4b를 참조하면, 본 발명의 정전기 측정 기판은 크게 기판 상부에 복수의 셀을 포함하며 매트릭스 형태로 형성된 전극 바(130)와, 그 셀 내부로 전극 바(130)와 소정거리 이격되어 형성되는 전극 패턴(140a 내지 140d)로 구분된다.Referring to Figures 4a and 4b, the electrostatic measuring substrate of the present invention largely includes a plurality of cells on the substrate and the
먼저, 도 4a에 도시된 바와 같이 제1 실시예에 따른 정전기 측정 기판은 사각형 형태의 복수의 셀을 이루는 전극 바(130)와, 셀 내부에 형성되는 복수의 전극패턴(140a 내지 140d)과, 각 전극패턴으로부터 연장된 안테나 핀(141a 내지 141d)를 포함한다.First, as shown in FIG. 4A, the static electricity measuring substrate according to the first embodiment includes an
도면에서는 전극패턴(140a 내지 140d)이 사각형 형태의 일 예를 도시하고 있으나, 이에 한정되는 것은 아니며, 원형, 타원형, 직사각형, 마름모 형상 또는 삼각형 등의 다양한 형태로 형성될 수도 있다. In the drawing, the
전극 바(130)는 제1 방향 및 제2 방향으로 교차형성되는 동일너비의 금속배선으로서 각 셀 마다 폐루프를 갖도록 형성된다. 셀 내부로는 전극 바(130)의 각 측면과 소정거리 이격되는 적어도 하나의 전극패턴(140a 내지 140d)가 배치된다. The
전극패턴(140a 내지 140d)은 전극 바(130)와 동일금속으로 이루어지며, 그 면적이 서로 다르게 형성된다. 도면에서는, 제1 내지 제4 전극패턴(140a 내지 140d)의 면적이 일 방향으로 갈수록 순차적으로 커지는 구조를 예시하고 있다(140a < 140b < 140c < 140d). 여기서, 각 전극패턴(140a 내지 140d)의 면적은 그 증가 또는 감소 비율이 일정하도록 구성된다. The
또한, 전극패턴(140a 내지 140d)의 일측면으로는 동일 길이의 안테나 핀(141a 내지 141d)이 형성되어 있다. 안테나 핀(141a 내지 141d)의 길이가 동일하고, 각 전극패턴(140a 내지 140d)의 측면과 전극 바(130) 사이의 거리가 동일함에 따라, 안테나 핀(141a 내지 141d)이 형성된 측면으로 전극 바(130)와 동일한 거리를 갖도록 형성된다(d1 = d2 = d3 = d4).In addition,
이에 따라, 각 전극패턴(140a 내지 140d)에 대전되는 전하량은 패턴의 면적에 비례하게 되고, 정전기 발생시 한계 대전량을 초과하게 되면 그 대전량에 의해 안테나 핀(141a 내지 141d)이 파손되어 그 파손형태에 따라 기판에서 정전기가 발생한 위치 및 그 정전기의 크기를 측정할 수 있다. Accordingly, the amount of charge charged to each electrode pattern (140a to 140d) is proportional to the area of the pattern, and when the static charge exceeds the threshold amount of charge, the antenna pins (141a to 141d) are damaged by the amount of charge, thereby causing damage. Depending on the shape, the location of static electricity on the substrate and the size of the static electricity can be measured.
또한, 도 4b에는 다른 구조의 제1 실시예에 따른 정전기 측정 기판이 도시되어 있으며, 사각형 형태의 복수의 셀을 이루는 전극 바(230)와, 셀 내부에 형성되는 복수의 전극패턴(240a 내지 240d)과, 각 전극패턴으로부터 연장된 안테나 핀(241a 내지 241d)이 도시되어 있다.In addition, FIG. 4B shows an electrostatic measuring substrate according to a first embodiment of a different structure, an
전극 바(230)는 전술한 실시예와 동일한 구조를 가지며, 셀 내부로는 전극 바(230)의 각 측면과 소정거리 이격되는 적어도 하나의 전극패턴(240a 내지 240d)이 배치된다. The
전극패턴(240a 내지 240d)은 전극 바(230)와 동일금속으로 이루어지며 동일 한 면적으로 형성된다(240a = 240b = 240c = 240d). 또한, 전극패턴(240a 내지 240d)의 일측면으로는 서로 상이한 길이의 안테나 핀(241a 내지 241d)이 형성되어 있다. 도면에서는, 제1 내지 제4 안테나 핀(241a 내지 241d)의 면적이 일 방향으로 갈수록 순차적으로 작아지는 구조를 예시하고 있다(d1 > d2 > d3 > d4). 여기서, 각 안테나 핀(241a 내지 240d)의 길이는 그 증가 또는 감소 비율이 일정하도록 구성된다. The
안테나 핀(241a 내지 241d)과 전극 바(230)간 사이의 거리는 서로 다르고, 각 전극패턴(240a 내지 240d)에 대전되는 전하량은 면적에 비례함에 따라, 정전기 의 대전량이 커질수록 제1 안테나 핀(241a)에서부터 제4 안테나 핀(241d) 순으로 파손이 발생하게 되고, 이를 통해 기판에서 정전기가 발생한 위치 및 그 정전기의 크기를 측정할 수 있다. As the distance between the
한편, 전술한 제1 실시예에 따르면 하나의 정전기 측정 기판상에 다수의 전극패턴이 형성됨에 따라 정전기 발생 위치를 정확하게 측정할 수 있다는 장점이 있으나, 전극패턴의 개수가 매우 많음에 따라 정전기 측정을 위해 상당한 검사시간이 소요되는 한계가 있다.On the other hand, according to the above-described first embodiment, there is an advantage in that it is possible to accurately measure the position of static electricity generation as a plurality of electrode patterns are formed on one static electricity measurement substrate, but static electricity measurement is performed as the number of electrode patterns is very large. There is a limitation that it takes considerable inspection time.
일예로서, 2200mm × 2500mm 크기의 모기판을 이용하는 기판 제조공정에 적용되는 정전기 측정기판의 경우, 20000개에 달하는 모든 전극패턴에 대하여 전수조사를 수행함에 따라 4시간(Hr)이상의 검사시간이 소요되게 된다.As an example, in the case of an electrostatic measuring substrate applied to a substrate manufacturing process using a 2200mm × 2500mm sized mother substrate, an inspection time of more than 4 hours (Hr) is required by conducting an exhaustive investigation on all of the electrode patterns reaching 20,000. do.
이하, 상기 제1 실시예와 대비하여 검사시간을 단축할 수 있도록 최적화된 패턴을 갖는 정전기 측정기판의 바람직한 실시예를 설명한다.Hereinafter, a preferred embodiment of the static electricity measuring substrate having an optimized pattern to shorten the inspection time compared to the first embodiment will be described.
도 5는 본 발명의 제2 실시예에 따른 정전기 측정 기판을 나타내는 도면이다.5 is a view showing a static electricity measuring substrate according to a second embodiment of the present invention.
도 5를 참조하면, 본 발명의 정전기 측정기판(300)은 기판(301)과, 상기 기판 상에 형성되는 실리콘층(315)과, 실리콘층(315)상에 매트릭스 형태로 정의 되는 복수의 셀(320)을 포함하며, 상기 복수의 셀(320)에는 파손여부를 통해 정전기가 발생한 위치 및 크기를 판단하기 위한 메인 전극 바(330)와 대향 전극 바(340)가 형성되어 있다.Referring to FIG. 5, the static
기판(301)은 유리 또는 플라스틱 재질일 수 있으며, 전술한 제1 실시예의 기판(도 2의 101)과 동일한 재질 및 크기일 수 있다. 그리고, 기판(301)의 상부로는 실리콘층(315)이 형성된다. 이러한 실리콘층(315)을 이루는 물질로는 비정질실리콘(a-Si:H) 또는 저온폴리 실리콘(LTPS)등이 이용될 수 있다.The substrate 301 may be made of glass or plastic, and may be the same material and size as the substrate (101 in FIG. 2) of the first embodiment described above. Then, a
이러한 실리콘층(315)은 기판(301)에서 정전기의 발생에 의해 상부의 전극 바들(330, 340)에 대응하는 영역에서 대전되면 정전기 패스가 형성되며, 이에 따른 정전기에 의한 각 전극 바(330, 340)간 절연 파괴가 더욱 용이하게 발생하게 된다. 여기서 기판에 대하여 발생하는 정전기는 기판(301)의 배면에서 발생하여 전면으로 유도되는 형태일 수 있다.When the
또한, 실리콘층(315)이 저온 폴리 결정화된 경우에는 그레인 바운더리(grain boundary)를 통해 대전된 전하가 두 전극 바(330, 340) 사이를 보다 쉽게 이동하게 됨으로써 정전기에 의한 절연파괴가 용이하게 발생하는 것도 상기 제1 실시예와 동일하다. 다만, 제2 실시예에 따른 정전기 측정 기판은 제1 실시예가 개시하고 있는 매트릭스 형태로 형성되는 전극 바(도 2의 130) 및 이와 이격되고 일측면에 안테나 핀이 구비되는 전극패턴(도 2의 140)의 패터닝 형태를 달리하여 민감도 저하를 최소화하는 범위내에서 그 개수를 저감하여 정전기 측정에 소요되는 시간을 최소화하는 것이라는 차이점이 있다.In addition, when the
본원 발명의 제2 실시예에 따른 정전기 측정기판의 패턴 구조를 설명하면, 실리콘층(315)의 상부로 기판 전면에 걸쳐 금속층이 형성되되, 패터닝 공정을 통해 매트릭스 형태의 복수의 셀(320)이 정의되고, 복수의 셀(320)은 일 방향으로 형성되는 메인 전극 바(330)와, 이와 수직한 방향으로 대향되도록 배치되는 대향 전극 바(340)을 포함한다.When explaining the pattern structure of the static electricity measuring substrate according to the second embodiment of the present invention, a metal layer is formed over the entire surface of the substrate on top of the
이러한 셀(320)은 기판(301)상에서 동일크기로 다수개가 반복되어 배치되는데 하나가 약 2인치의 크기를 가질 수 있으며, 2200mm × 2500mm 크기의 정전기 측정기판의 경우, 대략 2500 개가 구비될 수 있다. 따라서, 상기의 제1 실시예가 대략 20000개의 셀을 구비하는 것과 비교하여 그 개수가 1/8이하로 줄어듦에 따라, 검사시간 또한 1/8인 30분(1/2hr)로 단축할 수 있다.A plurality of
여기서, 복수의 셀(320)은 각각이 기판상의 영역별 정전기 검침수단으로서, 각 셀의 외측은 별도의 금속패턴으로 둘러싸여 있지 않으며, 하나의 메인 전극 바(330)가 셀(320)의 일변에 대응하도록 위치하고 이와 수직하는 방향으로 대향 전극 바(340)가 형성된다. 여기서, 메인 전극 바(330)는 하나의 셀(320)당 하나가 구비되나, 대향 전극 바(340)는 다수개가 구비될 수 있다.Here, each of the plurality of
따라서, 메인 전극 바(330) 및 대향 전극 바(340)은 각각 대향하는 두 전극이 되고, 정전기 발생에 따른 한계 대전량을 초과하게 되면 그 대전량에 의해 메인 전극 바(330)와 대향 전극 바(340) 사이의 절연이 파괴 파손된 셀의 위치를 통해 정전기가 발생하는 위치를 검출하게 된다.Accordingly, the
특히, 하부의 실리콘층(315)은 대전된 음전하 또는 양전하가 이동하는 전하 패스의 역할을 하며, 정전기 발생시 항복전압에 더 빨리 도달함에 따라 그 민감도를 향상시키는 역할을 한다. 이러한 민감도는 실리콘층(315)의 두께에 영향을 받는다. 또한, 메인 전극 바(330) 및 대향 전극 바(340)의 상부로는 보호를 위한 보호층(미도시)이 더 형성될 수 있다.In particular, the
이하, 도면을 참조하여 본 발명의 제2 실시예에 따른 정전기 측정기판의 셀에 포함된 전극 바의 구조를 설명한다.Hereinafter, the structure of the electrode bar included in the cell of the static electricity measuring substrate according to the second embodiment of the present invention will be described with reference to the drawings.
도 6은 본 발명의 제2 실시예에 따른 정전기 측정 기판에서 하나의 셀의 구조를 평면도로 나타낸 도면이다.6 is a plan view showing the structure of one cell in the static electricity measuring substrate according to the second embodiment of the present invention.
도 6을 참조하면, 본 발명의 정전기 측정기판은 기판 상부에 복수개가 정의되는 셀(320)을 포함하고, 셀(320)은 메인 전극 바(330) 및 이와 수직한 방향으로 소정거리 이격되어 형성되는 대향 전극 바(340)를 포함한다.Referring to FIG. 6, the static electricity measuring substrate of the present invention includes a
하나의 셀(320)은 대각선이 약 2인치의 크기로 형성될 수 있으며, 이때 가로변(x)은 약 30,000㎛ 정도이면, 세로변(y)는 약 41,000 ㎛ 정도로 형성될 수 있다.One
메인 전극 바(330)는 셀(320)의 일측변에 대응하도록 형성되며, 유입되는 정전기에 대전됨에 따라 대향전극(340)사이에서 전압차에 의한 절연 혹은 전극 파손이 발생하게 되고 작업자는 이를 검사하여 정전기 발생여부를 판단하게 된다.The
또한, 도 6에 도시된 바와 같이, 메인 전극 바(330)는 대향 전극 바(340)와의 이격거리를 설계마진을 벗어나지 않는 범위내에서 최대한 근접하도록 구현하기 위해, 일측단에 적어도 2회 절곡한 형태의 절곡부(331)를 구비할 수 있다. 이러한 구조는 정전기 측정장치의 민감도를 높일 수 있는 효과가 있다.In addition, as shown in FIG. 6, the
그리고, 대향 전극 바(340)는 하나의 셀에 하나이상이 구비될 수 있으며, 상기 메인 전극 바(330)와 수직방향으로 대응되도록 형성될 수 있다. 도면에서는 대향 전극 바(340)와 메인 전극부(330)가 측단에서 'L'자 형태로 마주보는 구조의 일 예를 도시하고 있다.In addition, one or more counter electrode bars 340 may be provided in one cell, and may be formed to correspond to the main electrode bars 330 in a vertical direction. In the drawing, an example of a structure in which the
상기 구조에 따라 메인 전극 바(330) 및 대향 전극 바(340) 중 어느 하나에 정전기가 대전되면, 두 전극(330, 340)사이에서 절연파괴가 발생하여 전극의 파손되게 되며, 작업자는 각 셀(320)의 파손유무를 검출하여 해당 영역에서 불량이 발생하는 것으로 판단하게 된다.When static electricity is charged to any one of the
특히, 하나의 대향 전극 바(340)는 복수의 전극패턴(341)이 브릿지(345)를 통해 연결된 구조로 형성될 수 있으며, 대향 전극 바(340)의 양측단은 브릿지(3451)만이 돌출된 형태로 형성될 수 있다.Particularly, one
이러한 브릿지(3451)은 상기 제1 실시예에서 안테나 핀(도 2의 141)의 역할을 하게 되며, 해당 셀(320)에 정전기가 발생하는 경우 P1 지점의 전극파손을 검사하여 정전기 발생여부 및 그 위치를 판단할 수 있다.The bridge 3345 serves as an antenna pin (141 in FIG. 2) in the first embodiment. When static electricity is generated in the
또한, 하나의 대향 전극 바(340)내에서도 국부적으로 정전기가 대전될 수 있으며, 각 전극패턴(341)사이의 브릿지(345) 파손여부를 검출하여 기판상에서 정전기가 발생하는 위치를 보다 정확하게 판별할 수 있다.In addition, local static electricity can be charged even within one
한편, 정전기의 발생 위치를 보다 정확하게 판별하고 검출의 민감도를 극대화하기 위해, 하나의 메인 전극 바에 대하여 복수의 대향 전극 바(340)와, 별도의 보조 전극 바를 더 구비하는 구조를 적용할 수도 있다.On the other hand, in order to more accurately determine the location of static electricity generation and maximize the sensitivity of detection, a structure including a plurality of counter electrode bars 340 and a separate auxiliary electrode bar may be applied to one main electrode bar.
이하, 도면을 참조하여 본 발명의 제2 실시예에 따른 복수의 대향 전극 바 및 보조 전극 바를 구비한 정전기 측정 기판을 설명한다.Hereinafter, an electrostatic measuring substrate having a plurality of counter electrode bars and auxiliary electrode bars according to a second embodiment of the present invention will be described with reference to the drawings.
도 7은 본 발명의 제2 실시예에 따른 복수의 대향 전극 바 및 보조 전극 바를 구비한 정전기 측정 기판에서 하나의 셀의 구조를 평면도로 나타낸 도면이다.7 is a plan view showing the structure of one cell in an electrostatic measuring substrate having a plurality of counter electrode bars and auxiliary electrode bars according to a second embodiment of the present invention.
도 7을 참조하면, 본 발명의 정전기 측정기판은 기판 상부에 정의되는 셀(420)을 포함하고, 셀(420)은 메인 전극 바(430)와, 이와 수직한 방향으로 소정거리 이격되어 형성되는 대향 전극 바(440, 460)와, 대향 전극 바(440, 460)와 나란한 방향으로 나열되는 보조 전극 바(450)를 포함한다.Referring to FIG. 7, the static electricity measuring substrate of the present invention includes a
메인 전극 바(430)는 셀(420)의 일측변에 대응하도록 형성되며, 유입되는 정전기에 대전됨에 따라 대향전극(440)사이에서 전압차에 의한 절연 혹은 전극 파손이 발생하면 작업자는 이에 기초하여 정전기 발생여부를 판단하게 된다. 또한, 메인 전극 바(430)의 일측단에는 2회 절곡한 형태의 절곡부(431)가 구비될 수 있다.The
대향 전극 바(440, 460)는 하나의 셀(420)내에 메인 전극 바(430)의 길이방향으로 따라, 다수개가 병렬로 배치된다. 각 대향 전극 바(440, 460)는 메인 전극 바(430)와 수직방향으로 대응되게 된다.A plurality of counter electrode bars 440 and 460 are disposed in parallel along the longitudinal direction of the
또한, 복수의 대향 전극 바(440, 460)사이마다 이와 수평방향으로 나란히 배치되는 복수의 보조 전극 바(450)가 더 형성된다. 이러한 보조 전극 바(450)는 메인 전극 바(430) 뿐만 아니라, 대향 전극 바(440, 460)사이에 배치되어 그에 정전기가 유발되면 절연파괴가 발생하게 되며, 이에 따라 셀(420) 전체 영역에서 발생하는 정전기를 검출할 수 있다.In addition, a plurality of auxiliary electrode bars 450 which are arranged side by side in the horizontal direction is further formed between the plurality of counter electrode bars 440 and 460. The
특히, 각 대향 전극 바(440, 460)는 복수의 전극패턴(441)이 브릿지(445)를 통해 연결된 구조로 형성될 수 있다. 대향 전극 바(440, 460)의 양측단은 브릿지(4451)만이 돌출된 형태로 형성되어 제1 실시예의 안테나 핀과 유사한 역할을 하며, 셀(420)에 정전기가 발생하는 경우 P1 지점의 전극파손을 검사하여 정전기 발생여부 및 그 위치를 판단할 수 있다. 또한, 대향 전극 바(440, 460)가 복수개가 형성되어 메인 전극 바(430)의 길이방향을 따라 마주보는 P2 지점들에서 절연파괴 여부를 확인할 수 있다.In particular, each of the opposing electrode bars 440 and 460 may be formed in a structure in which a plurality of
그리고, 대향 전극 바(440, 460)내에서도 국부적으로 정전기가 대전될 수 있으며, 작업자는 각 전극패턴(441)사이의 브릿지(445) 파손여부를 검사하여 기판상에서 정전기가 발생하는 위치를 보다 정확하게 판별할 수 있다.In addition, local static electricity can be charged even in the opposite electrode bars 440 and 460, and the operator more accurately discriminates the location of the static electricity on the substrate by inspecting whether the
보조 전극 바(450)은 대향 전극 바(440, 460)와 인접하여 나란한 방향으로 형성되며, 대향 전극 바(440, 460) 사이에서 발생하는 정전기를 검출할 수 있도록 한다. 즉, 작업자는 도 7에 도시된 P1 지점뿐만 아니라, P3 및 P4 지점에서 파손여부를 검사하여 그 영역에서 정전기가 발생한 것으로 판단할 수 있게 된다. 특히, 상기 대향 전극 바(440, 460) 및 보조 전극 바(450)은 각각 검출시의 민감도를 향상시키기 위해, 각각 일 방향으로 안테나 핀과 유사한 역할을 하는 요(凹)부(442) 및 철(凸)부(451)가 더 형성될 수 있다.The auxiliary electrode bars 450 are formed adjacent to the counter electrode bars 440 and 460 in a parallel direction, and allow static electricity generated between the counter electrode bars 440 and 460 to be detected. That is, the operator can determine whether static electricity has been generated in the area by inspecting the P1 and P4 points for damage as well as the P1 points shown in FIG. 7. In particular, the opposite electrode bars 440 and 460 and the auxiliary electrode bars 450 each have a
전술한 각 전극 바들의 길이 및 두께와 전극 바들간의 이격거리 등은 적절한 민감도 범위내에서 결정되어야 하며, 이하, 도면을 참조하여 본 발명의 제2 실시예에 따른 정전기 측정 기판의 셀에 포함되는 전극 바의 치수를 설명한다.The length and thickness of each electrode bar and the separation distance between the electrode bars should be determined within an appropriate sensitivity range, and the electrodes included in the cell of the static electricity measuring substrate according to the second embodiment of the present invention will be described below with reference to the drawings. Describe the dimensions of the bar.
도 8은 도 7의 Ⅶ 부분을 확대한 도면이다.FIG. 8 is an enlarged view of part X of FIG. 7.
도 8을 참조하면, 본 발명의 실시예에 따른 정전기 측정 기판의 셀은 메인 전극 바(430), 대향 전극 바(440) 및 보조 전극 바(450)을 포함한다.Referring to FIG. 8, the cell of the static electricity measuring substrate according to the embodiment of the present invention includes a
대각선이 약 2 인치인 셀에 구비되는 일 예로서 설명하면, 메인 전극 바(430)의 두께(a)는 50±5 ㎛, 메인 전극 바(430)의 끝단에 구비되는 절곡부(431)은 두께(b)가 40±5 ㎛로 형성될 수 있고, 대향 전극 바(440) 및 보조 전극바(450)와 마주보는 변의 길이(c)가 120±5 ㎛로 형성될 수 있다.As an example provided in a cell having a diagonal of about 2 inches, the thickness (a) of the
또한, 대향 전극 바(440)의 전극패턴(441)의 세로방향으로의 길이(d)는 24±5 ㎛, 브릿지(445, 4451)의 길이(e)는 18±5 ㎛로 형성될 수 있다. 그리고, 전극패턴(441)에 형성되는 요(凹)부(442)의 길이(f)는 6±2 ㎛, 요(凹)부(442)사이의 간격(g)은 10±2 ㎛로 형성될 수 있고, 요(凹)부(442)의 두께(h)는 7±2 ㎛로 형성될 수 있다.In addition, the length d of the
그리고, 보조 전극 바(450)는 두께(i)가 8±2 ㎛로 형성될 수 있고, 보조 전극 바(450)상에 형성되는 철(凸)부(451)는 길이(j)가 8±2 ㎛, 두께(k)가 6±2 ㎛로 형성될 수 있다.특히, 정전기 대전에 따른 절연파괴는 메인 전극 바(430)와, 대향 전극 바(440) 및 보조 전극 바(450)간의 이격거리(A)가 가장 큰 영향을 주게 되며, 바람직한 이격거리(A)는 5 ㎛ 이상 20 ㎛ 이하이다. In addition, the
이하, 도면을 참조하여 본 발명의 실시예에 따른 정전기 측정 기판의 제조방법을 설명한다.Hereinafter, a method of manufacturing an electrostatic measuring substrate according to an embodiment of the present invention will be described with reference to the drawings.
도 9a 내지 도 9e는 본 발명의 실시예에 따른 정전기 측정기판의 제조방법을 나타낸 도면이다.9A to 9E are views showing a method of manufacturing an electrostatic measuring substrate according to an embodiment of the present invention.
도 9a에 도시된 바와 같이, 본 발명의 정적기 측정기판 제조방법은, 먼저 측정 대상 평판표시장치의 기판과 동일한 재질의 유리기판 또는 플라스틱기판을 준비하고, 그 상부로 비정질 실리콘층(110)을 증착하는 단계이다. As shown in Figure 9a, in the static substrate measuring substrate manufacturing method of the present invention, first, a glass substrate or a plastic substrate of the same material as the substrate of the flat panel display device to be measured is prepared, and an
다음으로, 도 9b에 도시된 바와 같이, 비정질 실리콘층에 대하여 탈수소화(dehydrogenation) 단계를 진행한 후, 저온 다결정 실리콘(LTPS) 결정화 단계를 거쳐 결정화된 실리콘층(115)를 형성하게 된다.Next, as illustrated in FIG. 9B, after dehydrogenation is performed on the amorphous silicon layer, a
전술한 저온 다결정 실리콘 결정화 단계에서는 ELA(Excimer Laser Annealing) 기술과, CGS(Continuous Grain Silicon) 기술, SLS(Sequential Lateral Solidification) 기술 중, 어느 하나가 적용될 수 있다. 설계자의 의도에 따라, 본 결정화 단계는 생략될 수 있다. In the low-temperature polycrystalline silicon crystallization step described above, any one of ELA (Excimer Laser Annealing) technology, CGS (Continuous Grain Silicon) technology, and SLS (Sequential Lateral Solidification) technology may be applied. Depending on the designer's intention, this crystallization step can be omitted.
이러한 실리콘층(115)은 기판에 대하여 정전기 발생시 대향하는 두 전극간에 전하 패스를 형성하기 위한 것으로, 상기 전하 패스는 실리콘층(115)의 두께에 비례하여 그 민감도가 향상된다. 특히, 저온 폴리 실리콘 결정화 기술에 의해 결정화된 실리콘층의 민감도를 극대화하기 위해 두께가 600 Å 이상 700 Å 이하로 형성하는 것이 바람직하다. The
다음으로, 도 9c를 참조하면, 비정질 실리콘층(110) 또는 결정화된 실리콘층(115)의 상부로 일정두께 만큼 금속층(120)을 증착하고, 이어서 그 상부로 감광막(150)을 도포한다. 이때 이용되는 금속물질로는 티타늄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu) 및 몰리브덴(Mo)로 이루어지는 그룹으로부터 선택된 적어도 하나 또는 이들의 합금이 사용될 수 있다.Next, referring to FIG. 9C, the
이어서, 9d를 참조하면 감광막이 형성된 기판에 대하여 포토리소그래피 공정 기술을 이용한 마스크 공정을 통해 감광막을 패터닝하여 감광막 패턴(151)을 형성하고, 감광막 패턴(151)을 마스크로 하여 하부의 금속층(120)을 선택적으로 식각 한다.Subsequently, referring to 9d, a photosensitive film pattern is formed by patterning a photosensitive film through a mask process using a photolithography process technique on a substrate on which the photosensitive film is formed, and the
이에 따라, 도 9e에 도시된 바와 같이, 실리콘층(115)의 상부로 전극 바 및 이와 대향하는 전극 패턴(130, 140)을 형성하여 본 발명에 따른 정전기 측정기판의 제조공정을 완료하게 된다. 이후, 기판(101) 및 그 상부의 패턴 등을 보호하기 위해, 전극 바 및 전극 패턴(130, 140)을 포함하며 기판(101) 전면에 걸쳐 보호층(160)을 더 형성하는 공정을 추가로 진행할 수 있다.Accordingly, as illustrated in FIG. 9E, an electrode bar and
따라서, 본 발명의 정전기 측정 기판은 평판표시장치의 기판 제조공정과 동일조건에서 발생하는 정전기를 측정할 수 있을 뿐만 아니라, 전극 바 및 전극 패턴의 하부로 구비되는 실리콘층에 의해 전하 패스가 형성됨으로서 정전기 측정 민감도가 향상되고, 정전기에 대한 정량화 및 감도별 맞춤형 기판의 제작기준을 제시할 수 있다.Therefore, the static electricity measuring substrate of the present invention can not only measure static electricity generated under the same conditions as the substrate manufacturing process of the flat panel display device, but also the charge path is formed by the silicon layer provided below the electrode bar and the electrode pattern. The sensitivity of electrostatic measurement is improved, and it is possible to quantify the static electricity and to provide the manufacturing standards for customized substrates for each sensitivity.
도 10은 종래 및 본 발명의 실시예에 따른 정전기 측정 기판에서 대향하는 두 전극의 이격거리에 대한 절연파괴 전압간의 관계를 나타내는 도면이다.10 is a view showing the relationship between the dielectric breakdown voltage with respect to the separation distance of two opposing electrodes in a static electricity measuring substrate according to an embodiment of the present invention and the present invention.
도 10을 참조하면, 종래의 정전기 측전기 기판에서는 전극 바 및 전극 패턴간의 이격거리가 5 ㎛ 에서 절연파괴 전압이 700 V 정도이고, 이격거리가 10 ㎛ 가 초과되어도 700 V 에서 크게 벗어나지 않으며 따라서, 이격거리-파괴전압 직선의 기울기가 크지 않는 특성을 갖는 것을 알 수 있다(A).Referring to FIG. 10, in the conventional electrostatic sider substrate, the separation distance between the electrode bar and the electrode pattern is about 5 V at an insulation breakdown voltage of about 700 V, and even if the separation distance exceeds 10 μm, it does not significantly deviate from 700 V. It can be seen that the distance between the separation distance and the breakdown voltage line has a small characteristic (A).
이와 대비하여, 본 발명의 정전기 측정기판은 두 전극의 이격거리가 10 ㎛의 전후로 200 V ~ 300 V의 파괴전압을 가짐으로써 이격거리-파괴전압 직선의 기울기가 큰 특성을 갖게 된다(B). 여기서, 직선의 기울기가 클수록 정전기에 대하여 기판에서 보다 민감하게 절연파괴가 발생하는 것이므로 즉, 본 발명의 정전기 측정기판은 실리콘층에 형성되는 전하 패스에 의해 종래보다 정전기에 대한 민감도가 개선된 것임을 알 수 있다.In contrast, in the static electricity measuring substrate of the present invention, the distance between the two electrodes has a breakdown voltage of 200 V to 300 V before and after 10 μm, so that the slope of the separation distance-breakdown voltage line has a large characteristic (B). Here, the greater the slope of the straight line, the more sensitive the dielectric breakdown occurs on the substrate against static electricity, that is, the static electricity measuring substrate of the present invention has improved sensitivity to static electricity than the conventional one by the charge path formed on the silicon layer. You can.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Although described above with reference to preferred embodiments of the present invention, those skilled in the art variously modify and change the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. You can understand that you can.
100 : 정전기 측정기판 101 : 기판
115 : 실리콘층 130 : 전극 바
140 : 전극 패턴 160 : 보호층100: static electricity measuring board 101: substrate
115: silicon layer 130: electrode bar
140: electrode pattern 160: protective layer
Claims (19)
상기 기판 상에 형성되는 실리콘층; 및
상기 실리콘층 상에 정의되는 복수의 셀을 포함하고,
상기 복수의 셀은,
일 방향으로 형성되는 메인 전극 바; 및
상기 메인 전극바와 수직 방향으로 일측단이 일정간격으로 마주보도록 형성되는 하나이상의 대향 전극 바를 포함하고,
상기 메인 전극 바의 일단은 적어도 1회 이상 절곡되어 일측변이 상기 대향 전극바와 마주보도록 형성되는 절곡부를 구비하는
정전기 측정기판.Board;
A silicon layer formed on the substrate; And
It includes a plurality of cells defined on the silicon layer,
The plurality of cells,
A main electrode bar formed in one direction; And
It includes at least one opposed electrode bar is formed so that one side end facing the main electrode bar at regular intervals in the vertical direction,
One end of the main electrode bar is bent at least once, and a side part is provided with a bent portion formed to face the opposite electrode bar.
Electrostatic measuring board.
상기 실리콘층은,
비정질 실리콘 또는 결정화 기술에 의한 저온 폴리 실리콘인 것을 특징으로 하는 정전기 측정 기판.According to claim 2,
The silicon layer,
An electrostatic measuring substrate characterized by being amorphous silicon or low temperature polysilicon by crystallization technology.
상기 실리콘층은,
두께가 600 Å 이상 700 Å 이하로 형성되는 것을 특징으로 하는 정전기 측정기판.According to claim 2,
The silicon layer,
A static electricity measuring substrate having a thickness of 600 Å or more and 700 Å or less.
상기 실리콘층은,
정전기 대전시, 상기 메인 전극 바와 대향 전극 바 사이로 전하 패스가 형성되는 것을 특징으로 하는 정전기 측정기판.According to claim 2,
The silicon layer,
During electrostatic charging, a static electricity measuring substrate is characterized in that a charge path is formed between the main electrode bar and the counter electrode bar.
상기 대향 전극 바는,
복수개가 일렬로 배치되는 사각형의 전극패턴; 및
상기 전극패턴을 서로 연결하는 브릿지를 포함하고,
양측단에 배치되는 전극패턴은, 상기 브릿지가 양측 방향으로 돌출되어 형성되는 것을 특징으로 하는 정전기 측정기판.According to claim 2,
The counter electrode bar,
A plurality of square electrode patterns arranged in a line; And
It includes a bridge connecting the electrode pattern to each other,
Electrode patterns disposed on both ends, the static electricity measuring substrate, characterized in that the bridge is formed to protrude in both directions.
상기 전극패턴은,
일방향으로 하나이상의 요부가 형성되는 것을 특징으로 하는 정전기 측정기판.The method of claim 8,
The electrode pattern,
An electrostatic measuring substrate, characterized in that at least one recess is formed in one direction.
상기 복수의 셀은,
상기 대향 전극 바와 나란한 방향으로 일정간격 이격되어 형성되는 보조 전극 바를 더 포함하는 것을 특징으로 하는 정전기 측정기판.According to claim 2,
The plurality of cells,
The counter electrode bar further comprises a secondary electrode bar is formed spaced a predetermined distance in a parallel direction, characterized in that the static electricity measuring substrate.
상기 보조 전극 바는,
길이방향과 수직한 방향으로 복수의 철부가 형성되는 것을 특징으로 하는 정전기 측정기판.The method of claim 10,
The auxiliary electrode bar,
A static electricity measuring substrate, characterized in that a plurality of iron portions are formed in a direction perpendicular to the longitudinal direction.
상기 일정간격은, 5 ㎛ 이상 20 ㎛ 인 것을 특징으로 하는 정전기 측정기판.According to claim 2,
The predetermined interval, static electricity measuring substrate, characterized in that 5 ㎛ to 20 ㎛.
상기 전극 바 및 전극패턴 상부로 기판전면을 덮도록 형성되는 보호층을 더 포함하는 것을 특징으로 하는 정전기 측정기판.According to claim 2,
The electrostatic measuring substrate further comprises a protective layer formed to cover the entire surface of the substrate over the electrode bar and the electrode pattern.
상기 기판상에 실리콘층을 형성하는 단계;
상기 실리콘층 상에 금속층을 형성하는 단계; 및
상기 금속층을 패터닝하여, 복수의 셀로 정의되며 일 방향으로 형성되는 메인 전극 바 및 상기 메인 전극바와 수직 방향으로 일측단이 일정간격으로 마주보도록 형성되는 하나이상의 대향 전극 바를 형성하는 단계를 포함하고,
상기 메인 전극 바의 일단은 일측단에 적어도 1회 이상 절곡되어 일측변이 상기 대향 전극바와 마주보도록 형성되는 절곡부를 구비하는
정전기 측정기판의 제조방법.Preparing a substrate;
Forming a silicon layer on the substrate;
Forming a metal layer on the silicon layer; And
Patterning the metal layer, comprising the steps of forming a main electrode bar defined by a plurality of cells and formed in one direction and one or more counter electrode bars having one side end facing each other in a vertical direction with the main electrode bar,
One end of the main electrode bar is bent at least once on one side end, and one side is provided with a bent portion formed to face the opposite electrode bar.
Method for manufacturing a static electricity measuring board.
상기 실리콘층은,
기판 전면에 걸쳐 비정질 실리콘을 증착하는 단계;
상기 비정질 실리콘에 대하여 탈 수소화 공정을 수행하는 단계; 및
탈수소화된 비정질 실리콘층에 대하여 ELA(Excimer Laser Annealing)공정 CGS(Continuous Grain Silicon)공정 또는 SLS(Sequential Lateral Solidification)공정을 수행하여 결정화 하는 단계
를 포함하는 것을 특징으로 하는 정전기 측정기판의 제조방법.The method of claim 15,
The silicon layer,
Depositing amorphous silicon over the entire surface of the substrate;
Performing a dehydrogenation process on the amorphous silicon; And
Crystallizing the dehydrogenated amorphous silicon layer by performing an Excimer Laser Annealing (ELA) process CGS (Continuous Grain Silicon) process or SLS (Sequential Lateral Solidification) process
Method of manufacturing a static electricity measuring substrate comprising a.
상기 실리콘층은,
두께가 600 Å 이상 700 Å 이하로 형성되는 것을 특징으로 하는 정전기 측정기판의 제조방법.The method of claim 15,
The silicon layer,
Method of manufacturing a static electricity measuring substrate, characterized in that the thickness is formed to 600 Å or more and 700 Å or less.
상기 전극 바 및 전극 패턴을 형성하는 단계 이후,
상기 전극 바 및 전극패턴 상부로 기판전면을 덮는 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 정전기 측정기판의 제조방법.The method of claim 17,
After the step of forming the electrode bar and the electrode pattern,
And forming a protective layer covering the entire surface of the substrate with the electrode bar and the electrode pattern.
상기 실리콘층은,
정전기 대전시, 상기 전극 바와 전극 패턴 사이로 전하 패스가 형성되는 것을 특징으로 하는 정전기 측정기판의 제조방법.
The method of claim 15,
The silicon layer,
During electrostatic charging, a method of manufacturing an electrostatic measuring substrate, characterized in that a charge path is formed between the electrode bar and the electrode pattern.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130073887 | 2013-06-26 | ||
KR1020130073887 | 2013-06-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150001602A KR20150001602A (en) | 2015-01-06 |
KR102106036B1 true KR102106036B1 (en) | 2020-05-04 |
Family
ID=52475321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140035498A KR102106036B1 (en) | 2013-06-26 | 2014-03-26 | Static electricity detection substrate and fabricating method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102106036B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007114127A (en) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | Charging amount evaluation element |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101805921B1 (en) | 2011-07-15 | 2017-12-08 | 엘지디스플레이 주식회사 | Static electricity measuring cell and device thereof |
-
2014
- 2014-03-26 KR KR1020140035498A patent/KR102106036B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007114127A (en) * | 2005-10-21 | 2007-05-10 | Fujitsu Ltd | Charging amount evaluation element |
Also Published As
Publication number | Publication date |
---|---|
KR20150001602A (en) | 2015-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102098220B1 (en) | Display Panel For Display Device | |
US8520158B2 (en) | Substrate for a display device and method of manufacturing the same | |
US20140160418A1 (en) | Array substrate of lcd display and a manufacturing method thereof | |
JP2010123697A (en) | Method of producing semiconductor device and soq substrate used in the method | |
JP2010032993A (en) | Inkjet printing system and method of manufacturing display device using the same | |
KR100752368B1 (en) | Flat panel display device and fabricating method of the same | |
US9515118B2 (en) | Radiation detecting panel | |
WO2012103550A2 (en) | Radiation detecting panel | |
US20070284742A1 (en) | Semiconductor device and active matrix display device | |
KR102106036B1 (en) | Static electricity detection substrate and fabricating method thereof | |
WO2012036197A1 (en) | Device for evaluating and method for evaluating solar cell | |
CN104299913A (en) | Method for manufacturing thin film transistor | |
CN205092238U (en) | Testing component unit, base plate, display panel and display device | |
US9465069B2 (en) | Method for the extraction of recombination characteristics at metallized semiconductor surfaces | |
US8405083B2 (en) | Thin film transistor array substrate | |
US20160190186A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
CN104952867B (en) | Pixel structure and manufacturing method thereof | |
US20070080350A1 (en) | Panel for flexible display device and manufacturing method thereof | |
KR101415226B1 (en) | Radiation detecting panel | |
US20130127472A1 (en) | Organic light emitting display apparatus and method of inspecting patterns of the organic light emitting display apparatus | |
WO2011024750A1 (en) | Method and device for evaluating solar cells | |
KR101805921B1 (en) | Static electricity measuring cell and device thereof | |
CN103904000B (en) | The method using electric capacity contrast test structure detection polysilicon bottom bridging defect | |
US20140332827A1 (en) | Display panel and sealing process thereof | |
CN103887195B (en) | Use the method that ion punctures the detection not enough defect of polysilicon bottom etching |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |