JP5132788B2 - ドライバ回路 - Google Patents

Description

この発明は、ドライバ回路に関する。

従来の平衡伝送路のドライバ回路の典型例を、伝送線路とトランスとともに、図５に示す。図５において、ＬｌとＬ２は伝送線路、ＴＲはトランス、ＴＲ１とＴＲ２はトランスの一次側端子、Ｓ１とＳ２は送信回路である。また、Ｒｏは伝送線路の終端抵抗である。

各々の送信回路は、オペアンプＯＰ１と抵抗Ｒ１とＲ２、Ｒ３、Ｒ４、あるいはオペアンプＯＰ２と抵抗Ｒ５とＲ６、Ｒ７、Ｒ８からなる。また、Ｏ１とＯ２は、それぞれＯＰ１とＯＰ２の出力端であり、ＩＰ１とＩＰ２は、それぞれＯＰ１とＯＰ２の正側入力端、ＩＮ１とＩＮ２は、それぞれＯＰ１とＯＰ２の負側入力端である。さらに、Ｔ１とＴ２は制御入カ端子であり、ＶＣＣは正電圧源、ＶＥＥは負電圧源である。なお、本図の元となった出典は、下記の非特許文献１および非特許文献２である。ただし、両例から、回路動作上の必須部分（同時に両者の共通部分でもある）を取り出して表記した。

次に、図５の動作を説明する。図５において、最初、端子Ｔ１には伝送信号“１”に対応して高レベル電圧ＶＨが与えられると同時に、端子Ｔ２には低レベル電圧ＶＬが与えられている。
この時ＯＰ１の出力Ｏ１には電圧
Ｖｏ１＝｛（Ｒ２＋Ｒ３）／Ｒ２｝×ＶＨ
が現れ、一方ＯＰ２の出力Ｏ２には電圧
Ｖｏ２＝｛（Ｒ６＋Ｒ７）／Ｒ６｝×ＶＬ
が現れている。従って、Ｏ２での電圧を基準として記述すると、Ｏ１とＯ２の間には、
Ｖｏ１−Ｖｏ２＝｛（Ｒ２＋Ｒ３）／Ｒ２｝×（ＶＨ−ＶＬ）
なる電圧が現れている。ただし、通常はＲ１＝Ｒ２＝Ｒ５＝Ｒ６とし、またＲ３＝Ｒ７とすることが多いので、ここでもそれに従って表記した。

さて、次に、伝送信号が“１”から“０”へ転じる場合を説明する。この時、端子Ｔ１には伝送信号が“０”に切り替わるのに対応して低レベル電圧ＶＬが与えられると同時に、端子Ｔ２には高レベル電圧ＶＨが与えられる。このことにより、ＯＰ１の出力Ｏ１には電圧
Ｖｏ１＝｛（Ｒ２＋Ｒ３）／Ｒ２｝×ＶＬ
が現れ、一方ＯＰ２の出力Ｏ２には電圧
Ｖｏ２＝｛（Ｒ６＋Ｒ７）／Ｒ６｝×ＶＨ
が現れている。従って、Ｏ２を基準として記述すると、Ｏ１とＯ２の間には、
Ｖｏ１−Ｖｏ２＝｛（Ｒ２＋Ｒ３）／Ｒ２｝×（ＶＬ−ＶＨ）
が現れる。ここでＲ１＝Ｒ２＝Ｒ５＝Ｒ６、Ｒ３＝Ｒ７として表記した。

以上のようにして、伝送信号が“１”から“０”へ転じる時には、Ｏ１とＯ２の間には電圧の反転が生じ、この電圧変化はトランスを経由して伝送線路側に伝達される。この伝送線路電圧の変化を第一の変化と呼ぶことにする。

次に、伝送信号を“０”から“１”へ復帰する場合を説明する。このとき、Ｔ１の電圧は低レベルから高レベルに切り替わると共に、Ｔ２の電圧は高レベルから低レベルに切り替わる。これによりＯＰ１の出力Ｏ１には電圧
Ｖｏ１＝｛（Ｒ２＋Ｒ３）／Ｒ２｝×ＶＨ
が現れ、一方ＯＰ２の出力Ｏ２には電圧
Ｖｏ２＝｛（Ｒ６＋Ｒ７）／Ｒ６｝×ＶＬ
が現れる。従って、Ｏ２を基準として記述すると、Ｏ１とＯ２の間には、
Ｖｏ１−Ｖｏ２＝｛（Ｒ２＋Ｒ３）／Ｒ２｝×（ＶＨ−ＶＬ）
が現れる。この電圧変化はトランスを経由して伝送線路側に伝達される。この伝送線路電圧の変化を第二の変化と呼ぶことにする。この第二の変化は、上記第一の変化とは逆方向で、かつ同じ量である。

以上の動作を繰り返すことにより、伝送路上に伝送信号が伝達されるのである。
さて、次に伝送線路の終端抵抗Ｒｏと、送信回路の出力抵抗Ｒ４、Ｒ８の関係について述べる。抵抗Ｒ４とＲ８の役割は伝送線路の終端抵抗Ｒｏとトランス一次側の抵抗を整合させるためのものである。すなわち、トランスの一次側（＝ドライバ側）：二次側（＝伝送線路側）の巻き線比を１：ｎとした時、トランスの二次側抵抗Ｒｏはトランスの一次側の両端にはＲｏ／（ｎの２乗）となって出現する。
従って、
Ｒ４＋Ｒ８＝Ｒｏ／（ｎの２乗）
とすることで、ドライバ側と伝送線路側の電力整合が取れるのである。
これにより、トランスの一次側端子には、
｜Ｖｏ１−Ｖｏ２｜／２
の電圧振幅の変化が出現することになる。つまり、伝送路に生起される平衡信号電圧の振幅は、
ｎ×｜Ｖｏ１−Ｖｏ２｜／２
となる。

Texas Instruments OPA2613 data sheet (SB0S249H-JUNE2003=REVISED AUGUST 2008), Figure 6. (PP.18) Analog Devices AD8019 data sheet (REＶ.0), Figure6, (pp.14) Fairchild 741 operational amplifier （「アナログ集積回路」中沢、他訳、近代科学社、昭和５５年、図５．２２、ｐｐ．１８６）

上記従来の機構によって信号伝達が実行されるのであるが、ここで、重大な欠点を挙げざるを得ない。このような従来方法によれば、２個のオペアンプと数個の抵抗を必要とするのであるが、オペアンプの一般的な回路構成は図６に示す如くであって、多大な回路構成要素を必要とする。図６の出典は、上記の非特許文献３である。

図６において、ＱＰ１〜ＱＰ９はＰＮＰトランジスタ、ＱＮ１〜ＱＮ１５はＮＰＮトランジスタ、Ｄはダイオード、Ｃはコンデンサ、Ｒ１〜Ｒ１０は抵抗である。また、ＶＣＣは正電源端子、ＶＥＥは負電源端子、ＩＰは正側入力端子、ＩＮは負側入力端子、ＯＰは出力端子である。このように、オペアンプ１個あたり、数十個もの回路素子が必要であるので、集積化されたオペアンプを用いる場合であっても、ドライバ回路の製造費が高くなるという欠点があった。

この発明は、上記のような課題を解決するためになされたもので、回路構成素子数を少なくしたドライバ回路を提供することを目的とする。

この発明は、上記の目的を達成するため、
ドライバ回路を構成する第１送信回路および第２送信回路の出力端子をトランスの一次側端子の一端及び他端にそれぞれ接続し、平衡信号伝送路を形成する伝送線路の両端をトランスの二次側端子の一端及び他端にそれぞれ接続し、
制御信号を入力する２つの制御信号のうちの一つを前記第１送信回路の第１入力端子に接続し当該２つの制御信号のうちの他の一つを前記第２送信回路の第２入力端子に接続し、前記第１送信回路と前記第２送信回路の出力極性が互いに相異なるように前記第１及び第２入力端子にそれぞれ印加される２つの制御信号に応じて前記平衡信号伝送路に信号を送り出すドライバ回路において、
前記トランスの一次側は、第１定電位点に接続された中点タップを有し、
前記第１送信回路は、
第１端子と、第２端子と、第３端子と、を有する第１トランジスタと、
前記第１端子と前記トランスの一次側の前記一端との間に介在する、複数の受動素子を含む第1受動素子部と、
前記第１送信回路の前記第１入力端子と前記第２端子との間に介在する第２受動素子部と、
第２定電位点に接続した前記第３端子と前記第２端子との間に介在する第３受動素子部と、
からなり、
前記第２送信回路は、
第４端子と、第５端子と、第６端子と、を有する第２トランジスタと、
前記第４端子と前記トランスの一次側の前記他端との間に介在する、複数の受動素子を含む第４受動素子部と、
前記第２送信回路の前記第２入力端子と前記第５端子との間に介在する第５受動素子部と、
前記第２定電位点に接続した前記第６端子と前記第５端子との間に介在する第６受動素子部と、
からなり、
前記第１トランジスタおよび前記第２トランジスタは、バイポーラトランジスタであり、
前記第１送信回路の前記第１受動素子部および前記第２送信回路の前記第４受動素子部は、それぞれ、抵抗素子と容量素子とインダクタンス素子とから構成された２次のフィルタであり、
前記第１送信回路の前記第２および第３受動素子部並びに前記第２送信回路の前記第５および第６受動素子部は、抵抗素子であることを特徴とする。

本発明によれば、回路構成素子数の少ないドライバ回路を得ることができる。

本発明の実施の形態１にかかるドライバ回路の回路図である。 本発明の実施の形態２にかかるドライバ回路の回路図である。 本発明の実施の形態２にかかるドライバ回路に実際に信号を入力した場合の出力の測定例について説明するための図である。 本発明の実施の形態２にかかるドライバ回路に実際に信号を入力した場合の出力の測定例について説明するための図である。 従来技術の説明図である。 従来技術で用いるオペアンプの一例を示す図である。

実施の形態１．
本発明の実施の形態１にかかるドライバ回路を、図１に示す。図１において、Ｌ１とＬ２は伝送線路、ＴＲはトランス、ＴＲ１とＴＲ２は該トランスの一次側端子、ＴＰは上記トランスの一次側中点タップ、Ｓ１とＳ２は送信回路である。また、Ｒｏは伝送線路の終端抵抗である。各々の送信回路は、ＮＰＮトランジスタＱ１またはＱ２、第一の抵抗Ｒ１またはＲ４、第二の抵抗Ｒ２またはＲ５、第三の抵抗Ｒ３またはＲ６からなる。また、Ｔ１とＴ２は、それぞれ、第一と第二の制御入力端子である。さらに、ＶＣＣは正電圧源である。そして、上記トランスの一次側中点タップＴＰは、上記正電源ＶＣＣに接続される。

次に、図１の動作を説明する。図１において、最初、伝送信号“１”に対応して端子Ｔ１には高レベル電圧信号が与えられ、端子Ｔ２には低レベル電圧信号が与えられている。この時、Ｑ１はオン状態で、Ｑ２はオフ状態である。従って、Ｑ１のコレクタには接地電圧付近の電圧が現れ、一方、ＴＲ２とＴＰとの間には電流が流れていないためにＱ２のコレクタはＴＰと同電位となりＶＣＣ電圧が現れる。つまり、ＴＰの電圧（＝ＶＣＣ）を基準として定義すると、Ｑ１のコレクタとＴＰの間には、ほぼ、
Ｖ１＝−ＶＣＣ
の電圧が印加されており、一方、Ｑ２のコレクタとＴＰの間の電圧は
Ｖ２＝０
である。

次に、伝送信号が“０”へ切り替わるのに対応して、Ｔ１の電圧を高レベルから低レベルに切り替えると共に、Ｔ２の電圧を低レベルから高レベルに切り替える。これにより、Ｑ１はオンからオフに転じ、一方、Ｑ２はオフからオンに転ずる。このことで、Ｑ１のコレクタ電圧は接地電圧付近からＶＣＣに転じ、Ｑ２のコレクタ電圧はＶＣＣから接地電圧付近の電圧へと転じる。従って、ＴＰの電圧（＝ＶＣＣ）を基準として定義すると、Ｑ１のコレクタとＴＰの間の電圧は、
Ｖ１＝０
となり、一方、Ｑ２のコレクタとＴＰの間の電圧は、
Ｖ２＝−ＶＣＣ
となるように、切り替わる。このトランス一次側の電圧切り替わりに伴い、トランスの二次側である伝送線路には電圧の変化が発生する。この変化を第一の変化とする。

次に、伝送信号が“０”へ切り替わるのに対応して、Ｔ１の電圧を低レベルから高レベルに切り替えると共に、Ｔ２の電圧を高レベルから低レベルに切り替える。このことにより、Ｑ１のコレクタには接地電圧が現れ、一方Ｑ２のコレクタにはＶＣＣ電圧が現れ、ＴＰの電圧（＝ＶＣＣ）を基準として定義すると、Ｑ１のコレクタとＴＰの間の電圧は、
Ｖ１＝−ＶＣＣ
となり、一方、Ｑ２のコレクタとＴＰの間の電圧は
Ｖ２＝０
となるように、切り替わる。このトランス一次側の電圧切り替わりに伴い、トランスの二次側である伝送線路には電圧の変化が発生するが、この電圧変化は、上記第一の変化とは、逆方向で同量の変化となって伝送線路側に誘起される。

以上を繰り返すことにより、Ｔ１とＴ２における制御信号電圧の変化を伝送線路上の信号として生起させることができるのである。

また、伝送路に生起される平衡信号電圧の振幅は、既知の式を用いると
ｎ×｜Ｖｏ１−Ｖｏ２｜／２ ＝ ｎ×ＶＣＣ／２
となる。ただし、Ｖｏ１はＱ１のコレクタ電圧、Ｖｏ２はＱ２のコレクタ電圧である。

次に、抵抗Ｒ１とＲ４の役割を説明する。抵抗Ｒ１とＲ４の役割は伝送線路側（＝トランス二次側）の終端抵抗Ｒｏに対してトランス一次側の出力抵抗を整合させるためのものである。すなわち、トランス一次側の出力抵抗は、Ｒ１とトランジスタＱ１のコレクタ抵抗ＲＣ１の和、あるいはＲ４とＱ２のコレクタ抵抗ＲＣ２の和であるので、トランスの一次側：二次側の巻き線比を１：２ｎとした時には、Ｒ１＋ＲＣ１＝Ｒ４＋ＲＣ２＝Ｒｏ／（ｎの２乗）となるようにＲ１とＲ４を設定すれば、伝送上の整合が取れる。ここで、トランスの巻き数比を１：ｎと書かずに１：２ｎと書いたのは、上記の説明で自明なように、トランス一次側の電圧変化は、ＴＰとＱ１のコレクタとの間か、あるいは、ＴＰとＱ２のコレクタとの間に生じ、その変化が二次側に伝達されるからである。

以上の説明で、ＮＰＮトランジスタＱ１とＱ２の役割は、トランスの一次側に印加する電圧の極性を切り替えることにある。従って、ＮＰＮトランジスタをＰＮＰトランジスタで置換し、上記説明文中で入力端子Ｔ１、Ｔ２の電圧を、低レベルを高レベルに、また、高レベルを低レベルに書き換え、さらに、正電源ＶＣＣを負電源ＶＥＥに書き換えれば、上記と同様に動作し、伝送線路に信号を生起させ得る。さらに、バイポーラトランジスタであるＮＰＮトランジスタをＮＭＯＳトランジスタで置き換えても良く、同様に、ＰＮＰトランジスタをＰＭＯＳトランジスタで置き換えても良い。

さて、抵抗Ｒ２とＲ５の役割は、バイポーラトランジスタであるＱ１あるいはＱ２がオン状態からオフ状態へと遷移するに際して、いわゆるベース蓄積電荷の放電経路となるものであって、ターンオフ遷移時間を早めるためのものである。従って、トランジスタがＭＯＳである場合には、ベース蓄積現象が存在しないので、Ｒ２とＲ５を省くことも可能である。

さらに、抵抗Ｒ３とＲ６の役割は、端子Ｔ１とＴ２を介してトランジスタＱ１とＱ２に電圧を印加するに当たり、過大な電流がバイポーラトランジスタのベースに直接加わることを防止するためのものであり、過大電流が印加される恐れの無いＭＯＳトランジスタの場合には、Ｒ３とＲ６を省くことも可能である。

実施の形態２．
本発明の実施の形態２にかかるドライバ回路を、図２に示す。図２において、Ｌ１、Ｌ２は伝送線路、ＴＲはトランス、ＴＲ１とＴＲ２は該トランスの一次側端子、ＴＰは上記トランスの一次側中点タップ、Ｓ１とＳ２は送信回路である。さらに、各々の送信回路は、ＮＰＮトランジスタＱ１またはＱ２、第一の抵抗Ｒ１またはＲ４、インダクタＬ１またはＬ２、キャパシタＣ１またはＣ２、第二の抵抗Ｒ２またはＲ５、第三の抵抗Ｒ３またはＲ６からなる。また、Ｔ１とＴ２は、それぞれ、第一と第二の制御入力端子である。さらに、ＶＣＣは正電圧源である。そして、上記トランスの一次側中点タップＴＰは、上記正電源ＶＣＣに接続される。また、キャパシタＣ１とＣ２の一端はＶＣＣに接続されているが、該接続点は、図２に示した範囲内から波及する固定電位点であればどこでもよく、たとえば、接地点であっても良い。

次に、図２の動作を説明する。図２が図１から異なる点は、トランジスタＱ１またはＱ２のコレクタとトランスを接続する素子が単一の抵抗素子ではなく、ＬＣＲからなる２次フィルタである点である。２次のフィルタである意図は、トランス一次側に印加する電圧変化の急峻性を緩和することによって、伝送線路を介して外部の電子機器に及ぼす放射性ノイズの量を低減することにある。放射性ノイズの発生量は、元となる電圧の変化周波数に対して単調増加するので、フィルタの次数を２次にすることで、図１の抵抗Ｒ１またはＲ４と、周囲部品との間で生ずる寄生的キャパシタとに由来する１次フィルタの場合に比べて、放射性ノイズを一層低減できるのである。

図２で、トランジスタＱ１またはＱ２のコレクタ電圧の変化をｖｃとし、伝送線路の平衡電圧の変化をｖｏと書くと、ｖｃからｖｏへの伝達関数は次式となり、確かに２次のフィルタとなる。
ｖｏ／ｖｃ ＝ ２ｎ／｛２＋（ｒ×Ｃｉ＋Ｌｉ／ｒ）×ｓ＋Ｃｉ×Ｌｉ×（ｓの２乗）｝
ただし、ｉ＝１または２、
ｒ＝Ｒｏ／（ｎの２乗）＝Ｒｉ＋ＲＣｉ 、
１：２ｎはトランスの一次側：二次側の巻き線比、
ＲＣｉはＱｉのコレクタ抵抗、
ｓ＝ｊ２πｆ、
ｆは伝送信号の基本周波数
である。

抵抗Ｒ２、Ｒ３、およびＲ５、Ｒ６の役割は図１のものと同じであるので、説明を省略する。また、ＮＰＮトランジスタをＰＮＰトランジスタで置き換ええることと、バイポーラトランジスタをＭＯＳトランジスタで置き換え得ること、さらに、抵抗Ｒ２、Ｒ３、およびＲ５、Ｒ６を省略可能な場合があることは、図１の場合と同様である。

次に、図２の回路に実際に信号を入力した場合の出力の測定例について説明する。図３は図２の入力端子Ｔ１、Ｔ２に入力した信号波形を示す。この場合ＶＣＣには＋３．３Ｖを与えている。また、入力信号の振幅は３Ｖｐｐである。図４は図２のＬｉｎｅ１、Ｌｉｎｅ２端子を差動電圧で観測時の出力波形を示す。出力振幅は３．６Ｖｐｐの増幅された信号が得られている。

以上説明したように、本構成によれば、トランジスタ２個と数個の受動部品でドライバ回路を構成できる。従って、本発明にかかるドライバ回路を用いれば従来技術によるものに比べて、必要な回路要素の数を少なくすることができるので、安価に実現できるという利点がある。また、トランジスタの縦積み段数が減ったことで、低電圧動作（実験では＋３．３Ｖ単電源で回路を構成）が可能である。

ＴＲ トランス
ＴＲ１、ＴＲ２ トランスの一次側端子
Ｃ、Ｃ１、Ｃ２ キャパシタ
Ｌ１、Ｌ２ インダクタ
Ｑ１、Ｑ２ トランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０、 抵抗
ＲＣ１、ＲＣ２ コレクタ抵抗
Ｔ１、Ｔ２ 制御入力端子
ＴＰ トランスの中点タップ
ＯＰ１、ＯＰ２ オペアンプ
ＩＰ１、ＩＰ２、ＩＰ オペアンプの正側入力端子
ＩＮ１、ＩＮ２、ＩＮ オペアンプの負側入力端子
ＱＰ１、ＱＰ２、ＱＰ３、ＱＰ４、ＱＰ５、ＱＰ６、ＱＰ７、ＱＰ８、ＱＰ９ ＰＮＰトランジスタ
ＱＮ１、ＱＮ２、ＱＮ３、Ｑ４Ｎ、ＱＮ５、ＱＮ６、ＱＮ７、ＱＮ８、ＱＮ９、
ＱＮ１０、ＱＮ１１、ＱＮ１２、ＱＮ１３ ＮＰＮトランジスタ
Ｄ ダイオード
Ｌｉｎｅ１、Ｌｉｎｅ２ 平衡伝送線路
Ｒｏ 平衡伝送線路の終端抵抗
Ｓ１、Ｓ２ 送信回路
ＶＣＣ 正電源
ＶＥＥ 負電源

Claims (1)

1. ドライバ回路を構成する第１送信回路および第２送信回路の出力端子をトランスの一次側端子の一端及び他端にそれぞれ接続し、平衡信号伝送路を形成する伝送線路の両端をトランスの二次側端子の一端及び他端にそれぞれ接続し、
   制御信号を入力する２つの制御信号のうちの一つを前記第１送信回路の第１入力端子に接続し当該２つの制御信号のうちの他の一つを前記第２送信回路の第２入力端子に接続し、前記第１送信回路と前記第２送信回路の出力極性が互いに相異なるように前記第１及び第２入力端子にそれぞれ印加される２つの制御信号に応じて前記平衡信号伝送路に信号を送り出すドライバ回路において、
   前記トランスの一次側は、第１定電位点に接続された中点タップを有し、
   前記第１送信回路は、
   第１端子と、第２端子と、第３端子と、を有する第１トランジスタと、
   前記第１端子と前記トランスの一次側の前記一端との間に介在する、複数の受動素子を含む第１受動素子部と、
   前記第１送信回路の前記第１入力端子と前記第２端子との間に介在する第２受動素子部と、
   第２定電位点に接続した前記第３端子と前記第２端子との間に介在する第３受動素子部と、
   からなり、
   前記第２送信回路は、
   第４端子と、第５端子と、第６端子と、を有する第２トランジスタと、
   前記第４端子と前記トランスの一次側の前記他端との間に介在する、複数の受動素子を含む第４受動素子部と、
   前記第２送信回路の前記第２入力端子と前記第５端子との間に介在する第５受動素子部と、
   前記第２定電位点に接続した前記第６端子と前記第５端子との間に介在する第６受動素子部と、
   からなり、
   前記第１トランジスタおよび前記第２トランジスタは、バイポーラトランジスタであり、
   前記第１送信回路の前記第１受動素子部および前記第２送信回路の前記第４受動素子部は、それぞれ、抵抗素子と容量素子とインダクタンス素子とから構成された２次のフィルタであり、
   前記第１送信回路の前記第２および第３受動素子部並びに前記第２送信回路の前記第５および第６受動素子部は、抵抗素子であることを特徴とするドライバ回路。

Images