JP5126679B2

JP5126679B2 - リング発振器

Info

Publication number: JP5126679B2
Application number: JP2008211330A
Authority: JP
Inventors: 貴志草賀; 健島
Original assignee: Kanagawa University
Current assignee: Kanagawa University
Priority date: 2008-08-20
Filing date: 2008-08-20
Publication date: 2013-01-23
Anticipated expiration: 2028-08-20
Also published as: JP2010050591A

Description

この発明は、より高い周波数での発振を可能としたリング発振器に関する。

近年、携帯電話をはじめとする携帯用情報機器においては、画像データや動画データのやり取りが頻繁に行われるため、より高速なデータ通信を行うことが求められている。
このようなデータの通信には、クロックとデータを重畳された入力信号からクロックを抽出するクロックリカバリ回路が用いられている。クロックリカバリ回路の多くは、リング発振器を用いて構成されている。

リング発振器は、インバータを奇数個リング状に接続した発振回路のことであり、広い周波数可変領域を持ち、インダクタやキャパシタを全く必要としないためデジタル回路に広く利用されている。

ところで、クロックリカバリ回路におけるデータ抽出処理の高速化および同回路における複素信号の処理には、同一周波数で９０°ごとにずれた４つの信号を発生させるクオドラチャ発振器が不可欠である。
従来のリング発振器によるクオドラチャ発振器の一例として、偶数段と奇数段のリング発振器を組み合わせた発振回路が知られている（特許文献１参照）。

図５は、特許文献１に記載された発振回路の構成を示した図である。
特許文献１に記載された発振回路は、外周を偶数段のリング発振器で取り囲み、内側に奇数段のリング発振器で構成されたループ回路が４個埋め込まれて構成されている。
特開２００７−２７４４３１号公報

しかしながら、この発振回路は、３段のリング発振器による複数の励起回路を備える一方で、この複数の励起回路によって２段のリング発振器による発振抑圧回路が同時に２つ形成されている。
すなわち、特許文献１に記載された発振器は、所望の偶数段のリング発振器のほかにそれより段数の少ない発振を抑制する偶数段のリング発振器が複数存在するため、発振周波数の低下が生じる問題がある。
本発明は、この偶数段のリング発振器による発振周波数の低下を回避して、より高い周波数での発振を可能としたリング発振器の提供を行うことを目的とする。

この発明に係るリング発振器は、偶数段のインバータを縦続接続して構成されたメインループ回路と、奇数段のインバータを縦続接続して構成されたループ回路から成る励起回路と、を備えたリング発振器であって、前記励起回路は前記メインループ回路の周囲に複数接続して設けられ、且つ、前記複数の励起回路によって形成される偶数段のインバータのループ回路の数は、前記メインループ回路の個数以下であることを特徴としている（請求項１）。

この構成により、本発明のリング発振器は、メインループ回路の周囲に設けられた励起回路によって、発振を抑制する偶数段のループ回路の個数を減らすことができるため、発振周波数の低下を回避することができる。

ここで、クオドラチャ発振回路においては、４段のインバータを縦続接続して構成されるメインループ回路の周囲に３段のインバータを縦続接続して構成された８つの励起回路を設け、前記８つの励起回路を、前記メインループ回路を構成するインバータの１つと前記メインループ回路を構成するインバータ以外の２つのインバータとによって構成される第1の励起回路と、前記メインループ回路を構成する隣り合うインバータ間に接続され、前記メインループ回路を構成するインバータ以外の３つのインバータによって構成される第２の励起回路と、を交互に接続して構成するようにしてもよい（請求項２）。

また、他のクオドラチャ発振回路の例としては、前記励起回路は４段のインバータを縦続接続して構成されるメインループ回路の周囲に３段のインバータを縦続接続して構成された８つの励起回路を設け、前記８つの励起回路を、５つのインバータを用いて１つのインバータを共用する並設された２つの励起回路を４組設けて構成し、前記並設された２つの励起回路の一方は前記メインループ回路を構成するインバータの１つと前記メインループ回路を構成するインバータ以外の２つのインバータとによって構成され、他方は前記メインループ回路を構成するインバータ以外の３つのインバータによって構成される（請求項３）ようにしてもよい。

クオドラチャ発振回路としては、いずれの励起回路の構成を採用してもよく、特に後者の構成によれば、隣接する励起回路でインバータを共有することができるので、インバータの素子数を減らすことが可能となる。

以上のように、本発明によれば、偶数段のインバータのループ回路の数を高々メインループ回路の個数以下に構成した励起回路をメインループ回路に接続したことによって、高い周波数での発振が可能となるため、高速なデータ通信をすることができる。

以下、この発明のリング発振器の実施例を図面に基づいて説明する。
また、本リング発振器のメインループ回路を構成するインバータの段数は、偶数段であればよいが、１例として４段のメインループ回路を採用して説明する。

図１は、本実施例のリング発振器を示した回路図である。
本リング発振器は、４段のインバータからなる太線で示されたメインループ回路と、メインループ回路の外周に設けられ、３段のインバータから成るループ回路によって構成された８つの励起回路とを有して構成されている。
なお、各インバータには、ＭＯＳトランジスタを組み合わせてできる周知の差動増幅回路、ＰＭＯＳトランジスタとＮＭＯＳトランジスタを組み合わせできる周知のＣＭＯＳインバータゲート回路、あるいはＣＭＯＳインバータゲート回路を電圧駆動ではなく電流駆動とする周知の回路等を用いることができる。

本リング発振器は、メインループ回路に設けた８つの励起回路により、中央に配置されているメインループ回路を発振する。
メインループ回路は、４つのインバータ１０−１、１０−２、１０−３、１０−４から構成されている。

励起回路の構成は、２種類の回路で構成されており、一方の種類は、メインループ回路を構成するインバータの両端に信号をループさせるようにインバータを縦続接続して構成される回路（[１０−１、１０−５、１０−６]、[１０−２、１０−１０、１０−１１]、[１０−３、１０−１５、１０−１６]、[１０−４、１０−２０、１０−２１]）である（第１の励起回路）。

他方の種類の励起回路は、３つのインバータを接続した回路を、メインループ回路を構成する隣り合うインバータの間に接続した回路（[１０−７、１０−８、１０−９]、[１０−１２、１０−１３、１０−１４]、[１０−１７、１０−１８、１０−１９]、[１０−２２、１０−２３、１０−２４]）である（第２の励起回路）。
すなわち、本リング発振器は、第１の励起回路および第２の励起回路がメインループ回路の外周に交互に並設されて、メインループ回路が合計８つの励起回路で囲まれている。

このように、励起回路によって形成される偶数段のループ回路は、８段[１０−５、１０−６、１０−２１、１０−２０、１０−１６、１０−１５、１０−１１、１０−１０]から成る１つの回路のみであり、メインループ回路の個数（１個）以下である。
したがって上述の構成によれば、各々の３段の励起回路によって発振されるが、これら励起回路によって形成される偶数段のループ回路の数がメインループ回路の個数以下であるため、発振が抑圧されることがなく、高い周波数を維持することが可能となる。

なお、本リング発振器の発振周波数については、実施例２のリング発振器と共に後述する。

続いて、本リング発振器の第２の実施例について、図面を参照して説明する。
図２は、本実施例のリング発振器を示した回路図である。
本実施例のリング発振器は、実施例１に示したリング発振器の励起回路の構成のみ異なる。

本リング発振器は、８つの励起回路を備えている。すなわち、８つの励起回路は、５つのインバータを組み合わせることで１つのインバータを共用する並設された２つの３段の励起回路（[２０−１、２０−５、２０−６、２０−７、２０−８]、[２０−２、２０−９、２０−１０、２０−１１、２０−１２]、[２０−３、２０−１３、２０−１４、２０−１５、２０−１６]、[２０−４、２０−１７、２０−１８、２０−１９、２０−２０]）から構成されている。

５つのインバータを用いて並設された２つの励起回路の一方は、メインループ回路を構成するインバータを１つとメインループ回路を構成するインバータ以外の２つのインバータによって構成される。他方の励起回路は、メインループ回路を構成するインバータ以外の３つのインバータによって構成される。

つまり、実施例１におけるインバータ１０−５と１０−７の役割をインバータ２０−５が、インバータ１０−１１、１０−１２の役割をインバータ２０−１０が、インバータ１０−１６、１０−１７の役割をインバータ２０−１４が、インバータ１０−２１、１０−２２の役割を２０−１８がそれぞれ担っているため、本リング発振器に用いられるインバータの総数は、実施例１に比べて４つ少ない。

また実施例１と同様に、励起回路によって形成される偶数段のループ回路は、８段[２０−５、２０−６、２０−１８、２０−１７、２０−１４、２０−１３、２０−１０、２０−９]から成る１つの回路のみであり、メインループ回路の個数（１個）以下である。
このような構成においても、励起回路によって形成される偶数段のループ回路の数がメインループ回路の個数以下であるため、発振の抑圧を回避することができる。

つぎに、上述した構成のリング発振器における発振周波数について説明する。
図３は、実施例２のリング発振器における出力波形を示したグラフである。
図５に示した従来のクオドラチャ発振器の発振周波数は、３２０．９[ＭＨｚ]であるのに対し、実施例２のリング発振器は、５０５．６[ＭＨｚ]である。すなわち、本リング発振器の発振周波数は、５７．６％向上していることが分かる。また、実施例１に示したリング発振器においても同等の発振周波数を得ることができた。
特に、実施例２におけるリング発振器は、実施例１のリング発振器に比べてインバータを使用する数が少なく、消費電力を減少させることができるためコストパフォーマンスに優れている。

図４は、実施例１、実施例２および従来の発振器における周波数特性を示したグラフである。
グラフの実線は、実施例２のリング発振器、点線は、実施例１のリング発振器、破線は、従来の発振器を示している。

グラフから明らかなように、本実施例および実施例１に示したリング発振器は、従来のリング発振器に比べて発振電圧が低いことが分かる。
また、実施例１および本実施例に記載したリング発振器は、従来のリング発振器に比べて周波数の増加率が大きく、さらに発振の立ち上がりが早い。

なお、以上で説明した本発明のリング発振器は、メインループ回路の外周に励起回路を設けた例を説明したが、メインループ回路の内周に励起回路を設けた場合も同様の効果が得られる。また、励起回路は奇数段のリング発振器に限定されることはなく、従来周知の様々な発振回路に置き換えても同様の効果が得られる。

実施例１のリング発振器を示した回路図である。実施例２のリング発振器を示した回路図である。実施例２リング発振器における出力波形を示したグラフである。各発振器における周波数特性を示したグラフである。従来のクオドラチャ発振器の構成を示した図である。

符号の説明

１０−１〜１０−２４，２０−１〜２０−２０・・・インバータ

Claims

偶数段のインバータを縦続接続して構成されたメインループ回路と、奇数段のインバータを縦続接続して構成されたループ回路から成る励起回路と、を備えたリング発振器であって、
前記励起回路は前記メインループ回路の周囲に複数接続して設けられ、且つ、前記複数の励起回路によって形成される偶数段のインバータのループ回路の数は、前記メインループ回路の個数以下であることを特徴とするリング発振器。
４段のインバータを縦続接続して構成されるメインループ回路の周囲に３段のインバータを縦続接続して構成された８つの励起回路を設け、
前記８つの励起回路は、前記メインループ回路を構成するインバータの１つと前記メインループ回路を構成するインバータ以外の２つのインバータとによって構成される第1の励起回路と、前記メインループ回路を構成する隣り合うインバータ間に接続され、前記メインループ回路を構成するインバータ以外の３つのインバータによって構成される第２の励起回路と、を交互に接続して構成されることを特徴とする請求項１に記載のリング発振器。
４段のインバータを縦続接続して構成されるメインループ回路の周囲に３段のインバータを縦続接続して構成された８つの励起回路を設け、
前記８つの励起回路は、５つのインバータを用いて１つのインバータを共用する並設された２つの励起回路を４組設けて構成され、前記並設された２つの励起回路の一方は前記メインループ回路を構成するインバータの１つと前記メインループ回路を構成するインバータ以外の２つのインバータとによって構成され、他方は前記メインループ回路を構成するインバータ以外の３つのインバータによって構成されることを特徴とする請求項１に記載のリング発振器。