JP5120054B2 - 積層半導体素子製造方法および積層半導体素子製造装置 - Google Patents
積層半導体素子製造方法および積層半導体素子製造装置 Download PDFInfo
- Publication number
- JP5120054B2 JP5120054B2 JP2008119996A JP2008119996A JP5120054B2 JP 5120054 B2 JP5120054 B2 JP 5120054B2 JP 2008119996 A JP2008119996 A JP 2008119996A JP 2008119996 A JP2008119996 A JP 2008119996A JP 5120054 B2 JP5120054 B2 JP 5120054B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- defect
- stacked
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
図7の第1半導体素子群20および第2半導体素子群30を準備する段階において、第1半導体素子群20および第2半導体素子群30に含まれる半導体素子11の各々は、救済回路13と、救済回路13に結合されたヒューズ14を有する。
Claims (22)
- 複数の半導体素子のうち、欠陥領域を有する第1半導体素子と、前記第1半導体素子に積層される第2半導体素子であって前記第1半導体素子に積層されたときに前記第2半導体素子の正常領域に前記欠陥領域による動作不良が生じない第2半導体素子との組を選択する素子選択段階と、
前記素子選択段階で選択された前記第1半導体素子と前記第2半導体素子とを互いに積層する素子積層段階とを備え、
前記素子選択段階では、前記第1半導体素子の前記欠陥領域に対応する位置に欠陥領域を有する半導体素子を前記第2半導体素子として選択し、
前記素子積層段階では、前記第1半導体素子の前記欠陥領域と前記第2半導体素子の前記欠陥領域とが互いに重なるように、前記第1半導体素子と前記第2半導体素子とを互いに積層する積層半導体素子製造方法。 - 前記複数の半導体素子は、それぞれ独立して機能する複数の領域を有し、
前記素子選択段階において、積層されたときに互いに重なる前記正常領域の数がより多くなるように、前記第1半導体素子と前記第2半導体素子との組を選択する請求項1に記載の積層半導体素子製造方法。 - 前記素子選択段階では、前記第1半導体素子及び前記第2半導体素子の少なくとも一方として、同一の半導体素子内の前記欠陥領域および積層された相手側の半導体素子の前記欠陥領域の少なくとも一方を救済する冗長回路を有する半導体素子を選択する請求項1または2に記載の積層半導体素子製造方法。
- 前記冗長回路により前記欠陥領域を救済すべく、前記冗長回路に接続された配線であって積層状態で用いられない配線を切断する配線切断段階をさらに備える請求項3に記載の積層半導体素子製造方法。
- 前記配線切断段階では、前記第1半導体素子の前記欠陥領域が前記第2半導体素子の前記正常領域に重なる場合、前記第1半導体素子に設けられた前記冗長回路と前記第1半導体素子の前記欠陥領域とを接続する配線以外の配線を切断する請求項4に記載の積層半導体素子製造方法。
- 前記配線切断段階では、前記第1半導体素子の前記欠陥領域が前記第2半導体素子の前記正常領域に重なる場合、前記第2半導体素子に設けられた前記冗長回路と前記第1半導体素子の前記欠陥領域とを接続する配線以外の配線を切断する請求項4に記載の積層半導体素子製造方法。
- 前記素子選択段階において、前記第1半導体素子において前記冗長回路で救済できる前記欠陥領域の数と前記第2半導体素子において前記冗長回路で救済できる前記欠陥領域の数との合計が、前記第1半導体素子の前記欠陥領域の数と前記第2半導体素子の前記欠陥領域の数との合計以上になるように、前記第1半導体素子と前記第2半導体素子との組を選択する請求項3から6のいずれか一項に記載の積層半導体素子製造方法。
- 前記複数の半導体素子の欠陥の内容を検出する欠陥検出段階を備え、
前記素子選択段階では、前記欠陥検出段階で検出された前記欠陥の内容に基づいて、前記半導体素子の組を選択する請求項2から7のいずれか一項に記載の積層半導体素子製造方法。 - 前記欠陥の内容は、欠陥の有無、欠陥の数、欠陥の発生位置、及び、修復又は救済の可否の少なくとも一つを含む請求項8に記載の積層半導体素子製造方法。
- 前記複数の半導体素子は、第1半導体素子群と第2半導体素子群とを有し、
前記欠陥検出段階は、前記第1半導体素子群の前記各半導体素子の欠陥の内容を検出する第1の欠陥検出段階と、前記第2半導体素子群の前記各半導体素子の欠陥の内容を検出する第2の欠陥検出段階とを有し、
前記素子選択段階では、前記欠陥の内容に基づいて、前記第1半導体素子群から前記第1半導体素子となる前記半導体素子を選択し、前記第2半導体素子群から前記第2半導体素子となる前記半導体素子を選択する請求項8または9に記載の積層半導体素子製造方法。 - 前記第1半導体素子および前記第2半導体素子の一方は個別に切り離された個別チップであり、他方はウエハ上に形成され個別に切り離される前の半導体素子である請求項1から10のいずれか一項に記載の積層半導体素子製造方法。
- 半導体素子を積層して積層半導体素子を製造する積層半導体素子製造装置であって、
複数の前記半導体素子のうち、欠陥領域を有する第1半導体素子と、前記第1半導体素子に積層される第2半導体素子であって前記第1半導体素子に積層されたときに前記第2半導体素子の正常領域に前記欠陥領域による動作不良が生じない第2半導体素子との組を選択する素子選択部と、
前記素子選択部で選択された前記第1半導体素子と前記第2半導体素子とを互いに積層する素子積層部とを備え、
前記素子選択部は、前記第1半導体素子の前記欠陥領域に対応する位置に欠陥領域を有する半導体素子を前記第2半導体素子として選択し、
前記素子積層部は、前記第1半導体素子の前記欠陥領域と前記第2半導体素子の前記欠陥領域とが互いに重なるように、前記第1半導体素子と前記第2半導体素子とを互いに積層する積層半導体素子製造装置。 - 前記素子選択部は、積層されたときに互いに重なる前記正常領域の数がより多くなるように、前記第1半導体素子と前記第2半導体素子との組を選択する請求項12に記載の積層半導体素子製造装置。
- 前記素子選択部では、前記第1半導体素子及び前記第2半導体素子の少なくとも一方として、同一の半導体素子内の前記欠陥領域および積層された相手側の半導体素子の前記欠陥領域の少なくとも一方を救済する冗長回路を有する半導体素子を選択する請求項12または13に記載の積層半導体素子製造装置。
- 前記冗長回路により前記欠陥領域を救済すべく、前記冗長回路に接続された配線であって積層状態で用いられない配線を切断する配線切断部をさらに備える請求項14に記載の積層半導体素子製造装置。
- 前記配線切断部は、前記第1半導体素子の前記欠陥領域が前記第2半導体素子の前記正常領域に重なる場合、前記第1半導体素子に設けられた前記冗長回路と前記第1半導体素子の前記欠陥領域とを接続する配線以外の配線を切断する請求項15に記載の積層半導体素子製造装置。
- 前記配線切断部は、前記第1半導体素子の前記欠陥領域が前記第2半導体素子の前記正常領域に重なる場合、前記第2半導体素子に設けられた前記冗長回路と前記第1半導体素子の前記欠陥領域とを接続する配線以外の配線を切断する請求項15に記載の積層半導体素子製造装置。
- 前記素子選択部は、前記第1半導体素子において前記冗長回路で救済できる前記欠陥領域の数と前記第2半導体素子において前記冗長回路で救済できる前記欠陥領域の数との合計が、前記第1半導体素子の前記欠陥領域の数と前記第2半導体素子の前記欠陥領域の数との合計以上になるように、前記第1半導体素子と前記第2半導体素子との組を選択する請求項14から17のいずれか一項に記載の積層半導体素子製造装置。
- 前記複数の半導体素子の欠陥の内容を検出する欠陥検出部を備え、
前記素子選択部は、前記欠陥検出部で検出された前記欠陥の内容に基づいて、前記半導体素子の組を選択する請求項12から18のいずれか一項に記載の積層半導体素子製造装置。 - 前記欠陥の内容は、欠陥の有無、欠陥の数、欠陥の発生位置、及び、修復又は救済の可否の少なくとも一つを含む請求項19に記載の積層半導体素子製造装置。
- 前記欠陥検出部は、前記複数の半導体素子のうち第1半導体素子群の前記各半導体素子の欠陥の内容と、前記複数の半導体素子のうち第2半導体素子群の前記各半導体素子の欠陥の内容とを検出し、
前記素子選択部は、前記欠陥の内容に基づいて、前記第1半導体素子群から前記第1半導体素子となる前記半導体素子を選択し、前記第2半導体素子群から前記第2半導体素子となる前記半導体素子を選択する請求項19または20に記載の積層半導体素子製造装置。 - 個別に切り離された個別チップである前記第1半導体素子と、ウエハ上に形成され個別に切り離される前の半導体素子である前記第2半導体素子とを積層する請求項12から21のいずれか一項に記載の積層半導体素子製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008119996A JP5120054B2 (ja) | 2008-05-01 | 2008-05-01 | 積層半導体素子製造方法および積層半導体素子製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008119996A JP5120054B2 (ja) | 2008-05-01 | 2008-05-01 | 積層半導体素子製造方法および積層半導体素子製造装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012236026A Division JP5423862B2 (ja) | 2012-10-25 | 2012-10-25 | 積層半導体素子製造方法および積層半導体素子製造装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009272388A JP2009272388A (ja) | 2009-11-19 |
JP2009272388A5 JP2009272388A5 (ja) | 2011-12-15 |
JP5120054B2 true JP5120054B2 (ja) | 2013-01-16 |
Family
ID=41438703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008119996A Active JP5120054B2 (ja) | 2008-05-01 | 2008-05-01 | 積層半導体素子製造方法および積層半導体素子製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5120054B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8242543B2 (en) * | 2009-08-26 | 2012-08-14 | Qualcomm Incorporated | Semiconductor wafer-to-wafer bonding for dissimilar semiconductor dies and/or wafers |
JP5657499B2 (ja) | 2011-09-30 | 2015-01-21 | 株式会社東芝 | 半導体装置及びその製造方法、並びに半導体装置の管理システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04100261A (ja) * | 1990-08-20 | 1992-04-02 | Fujitsu Ltd | ウェーハスケール半導体装置 |
JP2760188B2 (ja) * | 1991-11-08 | 1998-05-28 | 日本電気株式会社 | 半導体集積回路 |
JP3668165B2 (ja) * | 2001-09-11 | 2005-07-06 | 松下電器産業株式会社 | 半導体装置 |
JP4509901B2 (ja) * | 2005-09-16 | 2010-07-21 | 富士通株式会社 | 半導体部品製造システム、制御装置、およびコンピュータプログラム |
-
2008
- 2008-05-01 JP JP2008119996A patent/JP5120054B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009272388A (ja) | 2009-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5104495B2 (ja) | 積層半導体素子製造方法および積層半導体素子製造装置 | |
JP5375607B2 (ja) | ウエハ接合方法、ウエハ接合装置およびウエハホルダ | |
US7294531B2 (en) | Wafer level chip stack method | |
KR102478498B1 (ko) | 적층 장치 및 적층 방법 | |
JP2013258377A (ja) | 半導体装置の製造装置および半導体装置の製造方法 | |
JP6408366B2 (ja) | 離間装置および離間方法 | |
US10651074B2 (en) | Substrate processing apparatus and method of manufacture using the same | |
US8370789B2 (en) | System for semiconductor device, method for manufacturing semiconductor device, semiconductor device and method for bonding substrates | |
JP5487621B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
JP5120054B2 (ja) | 積層半導体素子製造方法および積層半導体素子製造装置 | |
JP5423862B2 (ja) | 積層半導体素子製造方法および積層半導体素子製造装置 | |
JP5616047B2 (ja) | 製造装置、試験装置、製造方法および集積回路パッケージ | |
KR102000079B1 (ko) | 다이 본딩 장치 | |
JP5720761B2 (ja) | 積層半導体素子製造方法および積層半導体素子製造装置 | |
JP5370903B2 (ja) | 基板貼り合わせ方法 | |
KR102478503B1 (ko) | 접합 방법 및 접합 장치 | |
JP5696797B2 (ja) | 積層半導体素子製造方法および積層半導体素子製造装置 | |
WO2014167867A1 (ja) | 積層半導体装置および積層半導体製造方法 | |
JP5464250B2 (ja) | 積層半導体素子製造方法および積層半導体素子製造装置 | |
TWI557832B (zh) | 製造半導體的裝置與方法 | |
JP2015228449A (ja) | 基板接合方法および基板接合装置 | |
JP5315913B2 (ja) | 積層半導体装置の製造方法 | |
JP2010153645A (ja) | 積層半導体装置の製造方法 | |
JP5481950B2 (ja) | 重ね合わせ方法、重ね合わせ装置、位置合わせ装置および貼り合わせ装置 | |
JP6631684B2 (ja) | 基板接合方法および基板接合装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5120054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |