JP5120038B2 - 多系統システム、その周辺盤 - Google Patents

多系統システム、その周辺盤 Download PDF

Info

Publication number
JP5120038B2
JP5120038B2 JP2008103872A JP2008103872A JP5120038B2 JP 5120038 B2 JP5120038 B2 JP 5120038B2 JP 2008103872 A JP2008103872 A JP 2008103872A JP 2008103872 A JP2008103872 A JP 2008103872A JP 5120038 B2 JP5120038 B2 JP 5120038B2
Authority
JP
Japan
Prior art keywords
signal
failure
circuit
peripheral board
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008103872A
Other languages
English (en)
Other versions
JP2009261047A (ja
Inventor
俊宏 岸
久詩 幸林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008103872A priority Critical patent/JP5120038B2/ja
Publication of JP2009261047A publication Critical patent/JP2009261047A/ja
Application granted granted Critical
Publication of JP5120038B2 publication Critical patent/JP5120038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stand-By Power Supply Arrangements (AREA)

Description

本発明は、無停電電源装置等に係る分散母線システムのような多系統システムに関する。
従来、例えば特許文献1に無停電電源装置のシステム構成が開示されている。例えば、特許文献1の図2、図3等に示すように、第1の無停電電源装置(UPS)、第2の無停電電源装置(UPS)、切換盤、監視盤等からなる構成で、オペレータが所望の給電経路を選択する。例えば、それまで第1の無停電電源装置を経由して第1及び第2の2つの負荷に対して給電を行っていた経路を、第2の無停電電源装置を経由する経路に切り換える、等の給電経路の切り換え操作を、オペレータが行う。
無停電電源装置等に係る分散母線システムのような多系統システムの概略構成を、図2に示す。
図示の例では、A系、B系の2系統あるものとし、各系統毎に周辺盤が設けられている。すなわち、A系周辺盤80、B系周辺盤90が設置されている。A系周辺盤80、B系周辺盤90は、それぞれ、内部の給電線上にブレーカ81、91が設けられている。
2台のUPS(No.1UPS50、No.2UPS60)は、それぞれ、不図示のAC電源(商用電源等)又は内蔵のバッテリ53,63に基づいて、AC電力を出力する。両者の構成は同一なので、No.1UPS50を例にすると、スイッチ54、55によって上記AC電源に基づくAC/DCコンバータ51の出力又は内蔵のバッテリ53の何れかの電力(DC)を、DC/ACコンバータ52、スイッチ56を介して、出力盤70に出力する。
出力盤70は、No.1UPS50、No.2UPS60の出力電力(AC)を入力して、給電系統を切り換え制御するものであり、ブレーカ71〜74を有する。例えば、ブレーカ71又は73を投入(ON)し、ブレーカ81も投入(ON)することで、A系負荷に給電が行われる。
ここで、図には示していないが、各UPS50,60、及び各周辺盤80、90は、それぞれ不図示のCPUを有している。そして、各周辺盤80、90のCPUは、何等かの故障が発生した場合には、不図示の信号線を介して、各UPS50,60のCPUに対して故障発生を通知する。各UPS50,60のCPUは、この通知を受けて、例えばどの系統で故障が発生したのかを表示する。
ここで、従来の各周辺盤80、90のCPUは、「システム設定を記憶できるCPU」となっている。すなわち、周辺盤におけるCPUには外部フラッシュIC(フラッシュメモリ)が搭載されており、各周辺盤を新たに設置する際にオペレータ等が設定作業(その周辺盤がA系かB系か)を行うことで、各周辺盤のCPUの上記外部フラッシュICには、この設定内容(A系/B系)が記憶される。これによって、各周辺盤のCPUは、自己が何系であるか(ここではA系かB系か)を認識でき、更に、上記故障発生を通知する際には、自己が何系であるかを示す情報も一緒に通知する。
これによって、例えばA系周辺盤80からの故障発生の通知を受けたUPSは、故障発生したのはA系であることを認識でき、例えばA系で故障発生した旨を表示等する。
特開平10−098810号公報
ここで、コストダウンを考えた場合、上記周辺盤におけるCPUに上記外部フラッシュIC(フラッシュメモリ)を搭載しないことが望まれる。しかしながら、上記の通り、外部フラッシュICには自己がA系かB系かを示す情報が設定・記憶されるので、外部フラッシュICを搭載しないCPU(「システム設定を記憶できないCPU」)を用いる場合、各周辺盤は自己がA系/B系のどちらなのか認識できず、また故障が起きた場合にUPS本体は故障発生した周辺盤がA系/B系のどちらなのか判別できなくなる。
また、上記従来技術では、オペレータ等が各周辺盤毎にその周辺盤の系統(何系であるか;ここではA系かB系か)を設定してその外部フラッシュICに記憶させる作業を行う必要があり、この様な設定を行なえるスキルを有する者が必要になるし、ミスが生じる可能性もある。
これに対して、各周辺盤を最初から各系統別に専用の構成として製作することも考えられるが、当然、製作の手間が掛かることになり、また手間が掛かる分、コストアップすることになるので、この案は採用できない。つまり、各周辺盤の構成は略同一とする必要がある。
本発明の課題は、コストダウンを図る為に略同一構成の各周辺盤において「システム設定を記憶できないCPU」を用いる場合でも、各周辺盤が自己の系統を認識でき且つUPS本体が故障発生した周辺盤が何系であるかを認識できるようにできる、多系統システム、その周辺盤等を提供することにある。
本発明の多系統システムは、複数の無停電電源装置本体と、各系統毎に設けられる複数の周辺盤とから成る多系統システムにおいて、短絡コネクタが接続される場合と接続されない場合とで異なる系統認識信号を生成する系統認識信号生成部と、故障か正常かを示す信号である故障信号を生成する故障信号生成部と、前記系統認識信号と前記故障信号とを入力して、該系統認識信号によって自己の系統を認識すると共に、該系統認識信号と故障信号とに基づいて故障発生時にどの系統での故障発生であるかを示す故障通知信号を生成して前記無停電電源装置本体へ出力する故障判定回路を有する制御部とを有する。
例えば2系統の場合において2つの周辺盤を設置する際に、一方は短絡コネクタを接続し、他方は短絡コネクタを接続しない。これによって、2つの周辺盤内ではそれぞれ異なる系統認識信号(H/L)が生成され、その制御部は自己が2系統のうちのどちらの系統であるのかを認識できる。また、無停電電源装置本体に対して、2系統のどちらの系統の故障であるのかを示す故障通知信号を送信できるので、無停電電源装置本体はどちらの系統での故障発生であるのかを認識できる。
また、例えば、前記系統認識信号生成部は、前記短絡コネクタを接続させるコネクタと、該短絡コネクタが接続される場合にはL出力、接続されない場合にはH出力するフォトカプラとから成り、故障信号生成部は、正常時にLとなり故障時にHとなる前記故障信号を生成し、前記故障判定回路は、前記系統認識信号と故障信号とを入力する第1のAND回路と、前記故障信号を入力すると共に前記系統認識信号を反転入力する第2のAND回路とから成る。
上記2系統の場合、正常時には上記2つの周辺盤の何れもその故障判定回路の第1、第2のAND回路の出力が両方ともLであるが、故障発生時には一方は第1のAND回路の出力のみHとなり、他方は第2のAND回路の出力のみHとなる。
本発明の多系統システム、その周辺盤等によれば、コストダウンを図る為に略同一構成の各周辺盤において「システム設定を記憶できないCPU」を用いる場合でも、各周辺盤が自己の系統を認識でき且つUPS本体が故障発生した周辺盤が何系であるかを認識できるようになる。また、短絡コネクタを接続するだけの簡単な作業を行うだけなので、特に設定のスキルを有しなくても問題なく且つミスする可能性は極めて低くなる。
以下、図面を参照して本発明の実施の形態について説明する。
図1(a)、(b)は、本例の周辺盤10の構成図である。
尚、図1(a)には当該周辺盤をB系として使用する場合を例に示している為、コネクタ14に短絡コネクタ20が接続された状態を示してあるが、A系として使用する場合には短絡コネクタ20は接続されない。詳しくは後述する。
図1(a)に示す周辺盤10は、IC(CPU)11、フォトカプラ12、13、コネクタ14等を有する。CPU11は、故障判定回路4を内蔵している。また、CPU11は、上述した外部フラッシュICを搭載しないCPU(「システム設定を記憶できないCPU」)であり、自己がA系かB系かを示す情報は記憶されていない。
フォトカプラ12、13は、入力がLのときには出力がL、入力がHのときには出力がHとなる。例えばフォトカプラ12の場合、短絡コネクタ20をコネクタ14に接続した場合には、GND接地されることから、電源VC5によってフォトカプラ12内の発光素子12aが発光することで、フォトカプラ12の出力(信号3)はLとなる。逆に、短絡コネクタ20をコネクタ14に接続していない場合には、発光ダイオード12aは発光しないので、信号3はHとなる。
また、フォトカプラ13には、正常か故障かを示す故障信号が入力しており、この故障信号は、正常の場合にはL、故障の場合にはHとなっている。そして、フォトカプラ12の場合と同様に、フォトカプラ13も、入力がLの場合には出力(図示の信号2)がLになり、入力がHの場合には出力(信号2)がHになる。
尚、故障とは、例えば周辺盤間のコネクタの断線や周辺盤内にある制御装置等のCPU(CPU11等)の異常等である。
ここで、上記構成の周辺盤10を2台用いて、例えば図2のA系周辺盤、B系周辺盤を設置する場合には、作業員は、B系周辺盤とする周辺盤10に対しては、上記コネクタ14に上記短絡コネクタ20を接続する。一方、A系周辺盤とする周辺盤10に対しては、上記短絡コネクタ20を接続しないで、そのまま設置する。
これによって、B系周辺盤とする周辺盤10においては、内部のCPU11に入力する信号3は、上記の通りLとなっていることから、当該CPU11は自己がB系であると認識する。一方、A系周辺盤とする周辺盤10においては、信号3はHとなることから、当該CPU11は自己がA系であると認識する。
この様に、作業員は、特に面倒な設定作業を行わなくても、短絡コネクタ20を接続するか否かを判断して、B系の場合にのみ接続する作業を行うだけで、各周辺盤10は自己が何系であるのかを認識できる。勿論、各周辺盤10のCPU11は上記外部フラッシュICを搭載しないCPU(「システム設定を記憶できないCPU」)であるので、コストダウンを図れる。
また、上記構成により生成される上記信号2,3と、CPU11内の故障判定回路4とによって、UPS本体30に対して、何系で故障発生したのかが分かるように故障発生を通知できる。
図1(b)に、故障判定回路4の構成図を示す。
図示の通り、故障判定回路4は、AND回路41とAND回路42とから成る。AND回路42には、上記信号2と信号3とが入力している。AND回路41にも、上記信号2と信号3とが入力しているが、信号3が反転入力している点で異なる。
ここで、周辺盤10のCPU11とUPS本体30のCPU31間には、図示の2本の信号線5,6が接続されている。AND回路41の出力(B系故障)は信号線5に出力され、AND回路42の出力(A系故障)は信号線6に出力される。
上記故障判定回路4の動作について、まず、B系周辺盤とする周辺盤10の場合について説明する。
この場合には、上記の通り、信号3はLとなり、正常時には信号2はLとなるので、正常時にはAND回路41とAND回路42の出力は両方ともLとなる。そして、故障発生することで信号2がHになると、信号3がLであることからAND回路42の出力はLのままであるが、AND回路41の出力はHとなる。UPS本体30のCPU31は、信号線5により入力される信号がL→Hになった場合には、B系周辺盤で故障発生したと認識する。
一方、A系周辺盤とする周辺盤10の場合には、信号3はHとなり、正常時には信号2はLとなるので、正常時にはAND回路41とAND回路42の出力は両方ともLとなる。そして、故障発生することで信号2がHになると、信号3がHであることからAND回路41の出力はLのままであるが、AND回路42の出力はHとなる。UPS本体30のCPU31は、信号線6により入力される信号がL→Hになった場合には、A系周辺盤で故障発生したと認識する。
尚、図2を例にすると、A系周辺盤、B系周辺盤とも、2台のUPS50,60の両方に対して、上記信号線5,6による故障発生通知を行う。
以上説明したように、本例の多系統システム、その周辺盤等によれば、コストダウンを図る為に略同一構成の各周辺盤において「システム設定を記憶できないCPU」を用いる場合でも、各周辺盤が自己の系統を認識できる。更に、UPS本体が、故障発生した周辺盤が何系であるかを認識できるようになる。また、短絡コネクタを接続するだけの簡単な作業を行うだけなので、特に設定のスキルを有しなくても問題なく且つミスする可能性は極めて低くなる。
また、A系周辺盤を新たなB系周辺盤とし、B系周辺盤を新たなA系周辺盤とする等というように、周辺盤の系統を変更する場合にも、短絡コネクタ20を差し替える作業を行うだけで済み、作業員の作業負担が軽減される。
(a)は本例の周辺盤の構成図、(b)はその故障判定回路の構成図である。 多系統システムの概略構成図である。
符号の説明
4 故障判定回路
5,6 信号線
10 周辺盤
11 IC(CPU)
12 フォトカプラ
12a 発光素子
13 フォトカプラ
13a 発光素子
14 コネクタ
20 短絡コネクタ
30 UPS本体
31 CPU
41 AND回路
42 AND回路

Claims (4)

  1. 複数の無停電電源装置本体と、各系統毎に設けられる複数の周辺盤とから成る多系統システムにおいて、
    短絡コネクタが接続される場合と接続されない場合とで異なる系統認識信号を生成する系統認識信号生成部と、
    故障か正常かを示す信号である故障信号を生成する故障信号生成部と、
    前記系統認識信号と前記故障信号とを入力して、該系統認識信号によって自己の系統を認識すると共に、該系統認識信号と故障信号とに基づいて故障発生時にどの系統での故障発生であるかを示す故障通知信号を生成して前記無停電電源装置本体へ出力する故障判定回路を有する制御部と、
    を有することを特徴とする多系統システム。
  2. 前記系統認識信号生成部は、前記短絡コネクタを接続させるコネクタと、該短絡コネクタが接続される場合にはL出力、接続されない場合にはH出力するフォトカプラとから成り、
    故障信号生成部は、正常時にLとなり故障時にHとなる前記故障信号を生成し、
    前記故障判定回路は、前記系統認識信号と故障信号とを入力する第1のAND回路と、前記故障信号を入力すると共に前記系統認識信号を反転入力する第2のAND回路とから成ることを特徴とする請求項1記載の多系統システム。
  3. 複数の無停電電源装置本体と、各系統毎に設けられる複数の周辺盤とから成る多系統システムにおける該周辺盤であって、
    短絡コネクタが接続される場合と接続されない場合とで異なる系統認識信号を生成する系統認識信号生成部と、
    故障か正常かを示す信号である故障信号を生成する故障信号生成部と、
    前記系統認識信号と前記故障信号とを入力して、該系統認識信号によって自己の系統を認識すると共に、該系統認識信号と故障信号とに基づいて故障発生時にどの系統での故障発生であるかを示す故障通知信号を生成して前記無停電電源装置本体へ出力する故障判定回路を有する制御部と、
    を有することを特徴とする多系統システムにおける周辺盤。
  4. 前記系統認識信号生成部は、前記短絡コネクタを接続させるコネクタと、該短絡コネクタが接続される場合にはL出力、接続されない場合にはH出力するフォトカプラとから成り、
    故障信号生成部は、正常時にLとなり故障時にHとなる前記故障信号を生成し、
    前記故障判定回路は、前記系統認識信号と故障信号とを入力する第1のAND回路と、前記故障信号を入力すると共に前記系統認識信号を反転入力する第2のAND回路とから成ることを特徴とする請求項3記載の多系統システムにおける周辺盤。
JP2008103872A 2008-04-11 2008-04-11 多系統システム、その周辺盤 Active JP5120038B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008103872A JP5120038B2 (ja) 2008-04-11 2008-04-11 多系統システム、その周辺盤

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008103872A JP5120038B2 (ja) 2008-04-11 2008-04-11 多系統システム、その周辺盤

Publications (2)

Publication Number Publication Date
JP2009261047A JP2009261047A (ja) 2009-11-05
JP5120038B2 true JP5120038B2 (ja) 2013-01-16

Family

ID=41387761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008103872A Active JP5120038B2 (ja) 2008-04-11 2008-04-11 多系統システム、その周辺盤

Country Status (1)

Country Link
JP (1) JP5120038B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028837A (ja) * 2005-07-20 2007-02-01 Fuji Electric Systems Co Ltd 無停電電源装置の並列給電システム

Also Published As

Publication number Publication date
JP2009261047A (ja) 2009-11-05

Similar Documents

Publication Publication Date Title
US9167718B2 (en) Server system
US9223394B2 (en) Rack and power control method thereof
JP2006246616A (ja) 無停電電源装置
JP2006230029A (ja) 無停電電源装置
KR100986627B1 (ko) 병렬운전형 ups에 구비되는 각 축전지의 방전을 위한 이중화장치
JP2007028837A (ja) 無停電電源装置の並列給電システム
JP2005086969A (ja) 無停電電源システム
JP2006060963A (ja) 無停電電源システム
JP6725872B2 (ja) サーバ装置、電力供給制御方法、プログラム、外部電源供給装置、サーバシステム
JP5120038B2 (ja) 多系統システム、その周辺盤
US9448618B2 (en) Start-up module of redundant power supply having synchronous and sequential booting modes
JP2010148297A (ja) 無停電電源システム
JP3906864B2 (ja) 無停電電源システム
JP3690158B2 (ja) 無停電電源システム及びその給電方法
JP2009081914A (ja) 電源システム、内部回路駆動方法、及びそのプログラム
JP2008158612A (ja) 電源装置および電源システム
JP2012165558A (ja) 無停電電源装置
JP2011060189A (ja) 電源断対処システムおよび電源断対処方法
JP2010285269A (ja) エレベータの制御システム
CN106329701A (zh) 双机不间断电源故障判断切换系统
CN104753373A (zh) 一种高原客车双逆变器互备装置
KR101006532B1 (ko) 이중 감시기능을 갖는 이중화 전원장치
KR101348609B1 (ko) 전력공급장치 및 전력공급방법
JP2003087998A (ja) 常用予備無停電電源システム
JP2018129954A (ja) 無停電電源システム

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20110214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5120038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250