JP5117868B2 - 減衰器および半導体集積回路 - Google Patents

Description

この発明は、入力信号の強度を調整して出力する減衰器に関する。

従来、減衰器として抵抗ラダー式のものが公知である。例えば、被制御回路に直列に接続された抵抗を橋絡し比較的小さなステップ幅で減衰量を調整する複数のスイッチからなる第１のスイッチ群と、被制御回路に並列に接続された抵抗を橋絡し比較的大きなステップ幅で減衰量を調整する複数のスイッチからなる第２のスイッチ群とを備え、前記第２のスイッチ群により調整される抵抗と直列に接続される抵抗を橋絡し比較的小さなステップ幅で減衰量を調整する第３のスイッチ群を設けてなる抵抗ラダー式電子ボリュームに、抵抗ラダー式の減衰器が用いられている（例えば、下記特許文献１参照。）。また、第２乃至第ｎの基準抵抗器を有してなり、スイッチング部の制御に応じてスイッチング素子の一組が閉成されることで、基準抵抗器が選択されるように構成された減衰器が公知である（例えば、下記特許文献２参照。）。

特開平１１−１７７３７１号公報 特開２０００−１３１３４８号公報

しかしながら、前記特許文献１に開示された減衰器では、高周波回路に用いる場合に次のような問題点がある。高周波の領域では、減衰器の次段に接続される回路（以下、次段回路とする）の入力インピーダンスが無視できるほど大きな値にならない。そのため、次段回路の入力インピーダンスが減衰器の抵抗に並列に挿入されることになり、入力信号強度に対する出力信号強度の比（以下、信号分割比とする）が設計値からずれてしまう。特に、信号分割比が大きい場合に次段回路の入力インピーダンスの影響が大きくなるため、減衰量の精度が低くなってしまう。また、減衰器を半導体集積回路に集積する場合、半導体製造プロセスのばらつきによって次段回路の入力インピーダンスにばらつきが生じるため、減衰量の精度が低くなる。一方、前記特許文献２に開示された減衰器では、全抵抗値が大きくなるため、減衰器を半導体集積回路に集積する場合、抵抗の占める回路面積が大きくなってしまうという問題点がある。

次段回路の入力インピーダンスの影響を低減し、入力信号を高精度で減衰させることができる減衰器を提供することを目的とする。また、小型の減衰器を提供することを目的とする。

この減衰器は、直列に接続された複数個の第１抵抗と、第１抵抗に並列に接続される１個以上の第２抵抗を備え、信号分割比が小さい場合には第１抵抗のみを用いて入力信号を減衰させ、信号分割比が大きい場合には第２抵抗を用いて入力信号を減衰させることとする。

従って、信号分割比が大きい場合、第２抵抗を用いることによって次段回路の入力インピーダンスの影響が小さくなる。

この減衰器によれば、次段回路の入力インピーダンスの影響を低減し、入力信号を高精度で減衰させることができる。また、この減衰器によれば、小型化することができる。

以下に添付図面を参照して、この減衰器の好適な実施の形態を詳細に説明する。ｉは３以上の整数であるが、ここでは、ｉが５である場合を例にする。なお、実施の形態１〜４の説明において、同様の構成には同一の符号を付して説明を省略する。

（実施の形態１）
図１は、実施の形態１にかかる減衰器の構成を示すブロック図である。図１に示すように、減衰器１は、例えば、５個の第１抵抗２〜６、３個の第１スイッチ７〜９、１個の第２抵抗１０、１個の第２スイッチ１１、１個の第３スイッチ１２および制御部１３を備えている。従って、ｊは、１以上［ｉ−１］以下、すなわち例えば４以下の整数であるが、ここでは例えば１である。また、ｋは、［ｊ＋１］以上［ｉ−１］以下、すなわち例えば２以上４以下の整数であるが、ここでは例えば４である。

なお、５個の第１抵抗２〜６を区別して説明する必要がある場合には、減衰器１の入力端子２１側から順に第１−１抵抗２、第１−２抵抗３、第１−３抵抗４、第１−４抵抗５および第１−５抵抗６とする。同様に、３個の第１スイッチ７〜９を、減衰器１の入力端子２１側から順に第１−１スイッチ７、第１−２スイッチ８および第１−３スイッチ９とする。

５個の第１抵抗２〜６は、減衰器１の入力端子２１と共通端子２３の間に直列に接続されている。共通端子２３は、固定の電位を与える端子である。共通端子２３の電位は、０Ｖでもよいし、０Ｖでなくてもよい。第１−１抵抗２と第１−２抵抗３の間、第１−２抵抗３と第１−３抵抗４の間、第１−３抵抗４と第１−４抵抗５の間、および第１−４抵抗５と第１−５抵抗６の間のノードを、それぞれ、ノードＮ１、ノードＮ２、ノードＮ３およびノードＮ４とする。

第１−１スイッチ７は、ノードＮ２と減衰器１の出力端子２２の間に接続されている。第１−２スイッチ８は、ノードＮ３と減衰器１の出力端子２２の間に接続されている。第１−３スイッチ９は、ノードＮ４と減衰器１の出力端子２２の間に接続されている。

第２抵抗１０は、入力端子２１とノードＮ４の間に接続されている。つまり、第２抵抗１０は、第１−１〜第１−４の抵抗２〜５に対して並列に接続されていることになる。ｋは、［ｊ＋１］以上［ｉ−１］以下の整数であるが、ここでは例えば４である。第２スイッチ１１は、第２抵抗１０とノードＮ４の間に接続されている。第２スイッチ１１は、第２抵抗１０と入力端子２１の間に接続されていてもよい。

各抵抗値には、次のような関係がある。第１−１抵抗２の抵抗値をＲａとする。第１−２抵抗３、第１−３抵抗４、第１−４抵抗５および第１−５抵抗６の合成抵抗値をＲｂとする。第２スイッチ１１が導通状態であるときの第２抵抗１０、第１−１抵抗２、第１−２抵抗３、第１−３抵抗４および第１−４抵抗５の合成抵抗値をＲｃとする。第１−５抵抗６の抵抗値をＲｄとする。この場合、［Ｒａ：Ｒｂ＝Ｒｃ：Ｒｄ］の関係が成り立つ。つまり、第２抵抗１０の抵抗値は、この比の関係が成り立つように設定されている。

第３スイッチ１２は、入力端子２１と出力端子２２の間に接続されている。制御部１３は、減衰量の設定データに基づいて、第１スイッチ７〜９、第２スイッチ１１および第３スイッチ１２の開閉を制御する。制御部１３は、減衰量の設定値が［Ｒｂ／（Ｒａ＋Ｒｂ）］であるときに、第１−３スイッチ９と第２スイッチ１１のみを同時に導通状態とする。制御部１３は、減衰量の設定値が［Ｒｂ／（Ｒａ＋Ｒｂ）］以外であるときには、第１−１スイッチ７、第１−２スイッチ８、第１−３スイッチ９および第３スイッチ１２のうちのいずれか一つのみを導通状態とする。特に、減衰量の設定値が０であるときには、第３スイッチ１２のみが導通状態となる。

特に限定しないが、例えば、減衰器１が無線送受信回路などの高周波回路に用いられる場合には、出力端子２２には、次段回路として高周波回路３１が接続される。高周波回路３１は、例えば増幅器やバッファである。図１において、符号３２は、減衰器１および高周波回路３１が高周波領域の信号を扱う場合に、減衰器１から見える高周波回路３１の入力インピーダンスである。また、符号３３は、高周波回路３１の出力端子である。

減衰器１が慣用のシリコン半導体基板に他の回路とともに集積される場合、第１抵抗２〜６および第２抵抗１０は例えばポリシリコンで構成される。第１スイッチ７〜９、第２スイッチ１１および第３スイッチ１２は例えばトランジスタで構成される。

図２は、実施の形態１にかかる減衰器の等価回路を示す回路図である。図２に示す等価回路は、図１において第１−３スイッチ９および第２スイッチ１１のみが同時に導通状態となったときの回路図である。特に限定しないが、便宜上、基準抵抗値をｒとし、第１−１抵抗２、第１−２抵抗３、第１−３抵抗４、第１−４抵抗５、第１−５抵抗６および第２抵抗１０の各抵抗値を、それぞれ、８ｒ、４ｒ、２ｒ、ｒ、ｒ、１５ｒ／１４とする。高周波回路３１の入力インピーダンス３２が３２ｒである場合には、次のようになる。なお、図２に、各抵抗値を括弧書きで示す。

信号分割比の設定値が０．５（＝１／２）である場合、図１において第１−３スイッチ９および第２スイッチ１１のみが同時に導通状態となり、図２に示す等価回路となる。このときの前記Ｒａは８ｒであり、前記Ｒｂは８ｒ（＝４ｒ＋２ｒ＋ｒ＋ｒ）であり、前記Ｒｃは次の（１）式よりｒであり、前記Ｒｄはｒである。
Ｒｃ＝１／｛１／（１５ｒ／１４）＋１／（８ｒ＋４ｒ＋２ｒ＋ｒ）｝＝ｒ ・・・（１）

高周波回路の入力インピーダンス３２を考慮すると、入力インピーダンス３２は第１−５抵抗６に並列に挿入されるので、ノードＮ４と共通端子２３の間の実際の抵抗値は次の（２）式で求められる。従って、実際の信号分割比は次の（３）式より０．４９２となり、設定値０．５に対する誤差は１．６％である。
１／｛１／ｒ＋１／（３２ｒ）｝＝３２ｒ／３３ ・・・（２）
（３２ｒ／３３）／（ｒ＋３２ｒ／３３）＝３２／６５＝０．４９２ ・・・（３）

それに対して、例えばすべてのスイッチを非導通状態とし、ノードＮ１と出力端子２２の間を短絡した場合、高周波回路の入力インピーダンス３２を考慮すると、ノードＮ１と共通端子２３の間の実際の抵抗値は次の（４）式で求められる。従って、この場合の実際の信号分割比は次の（５）式より０．４４４となり、設定値０．５に対する誤差は１１．２％である。つまり、第２抵抗１０を用いることによって、信号分割比の設定値が０．５である場合の誤差を１／７にすることができる。
１／｛１／（４ｒ＋２ｒ＋ｒ＋ｒ）＋１／（３２ｒ）｝＝３２ｒ／５ ・・・（４）
（３２ｒ／５）／（８ｒ＋３２ｒ／５）＝３２／７２＝０．４４４ ・・・（５）

信号分割比の設定値が０．２５（＝１／４）である場合、図１において第１−１スイッチ７のみが導通状態となる。このとき、高周波回路３１の入力インピーダンス３２が第１−３抵抗４と第１−４抵抗５と第１−５抵抗６の直列接続体に並列に挿入されるので、ノードＮ２と共通端子２３の間の実際の抵抗値は次の（６）式で求められる。従って、実際の信号分割比は次の（７）式より０．２２９となり、設定値０．２５に対する誤差は８．４％である。
１／｛１／（２ｒ＋ｒ＋ｒ）＋１／（３２ｒ）｝＝３２ｒ／９ ・・・（６）
（３２ｒ／９）／｛（８ｒ＋４ｒ）＋３２ｒ／９｝＝８／３５＝０．２２９ ・・・（７）

信号分割比の設定値が０．１２５（＝１／８）である場合、図１において第１−２スイッチ８のみが導通状態となる。このとき、高周波回路３１の入力インピーダンス３２が第１−４抵抗５と第１−５抵抗６の直列接続体に並列に挿入されるので、ノードＮ３と共通端子２３の間の実際の抵抗値は次の（８）式で求められる。従って、実際の信号分割比は次の（９）式より０．１１９となり、設定値０．１２５に対する誤差は４．８％である。
１／｛１／（ｒ＋ｒ）＋１／（３２ｒ）｝＝３２ｒ／１７ ・・・（８）
（３２ｒ／１７）／｛（８ｒ＋４ｒ＋２ｒ）＋３２ｒ／１７｝＝８／３５＝０．１１９ ・・・（９）

信号分割比の設定値が０．０６２５（＝１／１６）である場合、図１において第１−３スイッチ９のみが導通状態となる。このとき、高周波回路３１の入力インピーダンス３２が第１−５抵抗６に並列に挿入されるので、ノードＮ４と共通端子２３の間の実際の抵抗値は前記（２）式で求められる。従って、実際の信号分割比は次の（１０）式より０．０６０７となり、設定値０．０６２５に対する誤差は２．９％である。
（３２ｒ／３３）／｛（８ｒ＋４ｒ＋２ｒ＋ｒ）＋３２ｒ／３３｝＝３２／５２７＝０．０６０７ ・・・（１０）

信号分割比の設定値が１である場合、図１において第３スイッチ１２のみが導通状態となる。このとき、減衰器１の入力端子２１に入力した信号はそのまま出力端子２２から出力される。従って、実際の信号分割比も１となり、誤差は０％である。

第１−１抵抗２、第１−２抵抗３、第１−３抵抗４、第１−４抵抗５、第１−５抵抗６および第２抵抗１０の各抵抗値を上述した例と同じであるとし、高周波回路３１の入力インピーダンス３２が６４ｒである場合には、次のようになる。ノードＮ４と共通端子２３の間の実際の抵抗値は６４ｒ／６５である。これは、前記（２）式の左辺において３２ｒを６４ｒに置き換えることにより得られる。

信号分割比の設定値が０．５（＝１／２）である場合、実際の信号分割比は０．４９６となり、誤差は０．８％である。それに対して、例えばすべてのスイッチを非導通状態とし、ノードＮ１と出力端子２２の間を短絡した場合には、実際の信号分割比は０．４７１となり、設定値０．５に対する誤差は５．８％である。つまり、第２抵抗１０を用いることによって、信号分割比の設定値が０．５である場合の誤差を１／７程度にすることができる。

信号分割比の設定値が０．２５（＝１／４）である場合、実際の信号分割比は０．２３９となり、誤差は４．４％である。信号分割比の設定値が０．１２５（＝１／８）である場合、実際の信号分割比は０．１２２となり、誤差は２．４％である。信号分割比の設定値が０．０６２５（＝１／１６）である場合、実際の信号分割比は０．０６１６となり、誤差は１．４％である。信号分割比の設定値が１である場合の実際の信号分割比は１となり、誤差は０％である。

（実施の形態２）
図３は、実施の形態２にかかる減衰器の構成を示すブロック図である。図３に示すように、実施の形態２では、実施の形態１の減衰器１において、入力端子２１とノードＮ４の間にさらに第２番目の第２抵抗１４と、この第２番目の第２抵抗１４に直列に接続された第２番目の第２スイッチ１５とが追加されている。すなわち、実施の形態２は、ｊが２の場合である。

ここで、ｍを１以上ｊ以下の整数とする。例えば実施の形態２ではｍは１または２である。二つの第２抵抗１０，１４を区別して説明する必要がある場合には、実施の形態１において設けられていた第２抵抗１０を第１番目（ｍ＝１）として第２−１抵抗１０とし、実施の形態２において新たに追加された第２抵抗１４を第２番目（ｍ＝２）として第２−２抵抗１４とする。同様に、第２スイッチ１１，１５についても、第２−１スイッチ１１と第２−２スイッチ１５とする。実施の形態２では、ノードＮ２と出力端子２２の間の、実施の形態１で第１−１スイッチとしたスイッチが設けられていない。

ｍが１である場合の各抵抗値の関係は、実施の形態１においてＲａ、Ｒｂ、ＲｃおよびＲｄを用いて説明した通りである。ただし、Ｒｃは、第２−１スイッチ１１が導通状態であるときの第２−１抵抗１０、第１−１抵抗２、第１−２抵抗３、第１−３抵抗４および第１−４抵抗５の合成抵抗値とする。

ｍが２である場合の各抵抗値には、次のような関係がある。第１−１抵抗２および第１−２抵抗３の合成抵抗値をＲａ’とする。第１−３抵抗４、第１−４抵抗５および第１−５抵抗６の合成抵抗値をＲｂ’とする。第２−２スイッチ１５が導通状態であるときの第２−２抵抗１４、第１−１抵抗２、第１−２抵抗３、第１−３抵抗４および第１−４抵抗５の合成抵抗値をＲｃ’とする。第１−５抵抗６の抵抗値をＲｄ’とする。この場合、［Ｒａ’：Ｒｂ’＝Ｒｃ’：Ｒｄ’］の関係が成り立つ。つまり、第２−２抵抗１４の抵抗値は、この比の関係が成り立つように設定されている。

制御部１３は、減衰量の設定値が［Ｒｂ／（Ｒａ＋Ｒｂ）］であるときに、第１−３スイッチ９と第２−１スイッチ１１のみを同時に導通状態とする。また、制御部１３は、減衰量の設定値が［Ｒｂ’／（Ｒａ’＋Ｒｂ’）］であるときに、第１−３スイッチ９と第２−２スイッチ１５のみを同時に導通状態とする。それ以外のときには、制御部１３は、第１−２スイッチ８、第１−３スイッチ９および第３スイッチ１２のうちのいずれか一つのみを導通状態とする。

減衰器１が慣用のシリコン半導体基板に他の回路とともに集積される場合、第２−２抵抗１４は例えばポリシリコンで構成される。第２−２スイッチ１５は例えばトランジスタで構成される。その他の構成は実施の形態１と同様である。

図４は、実施の形態２にかかる減衰器の等価回路を示す回路図である。図４に示す等価回路は、図３において第１−３スイッチ９および第２−２スイッチ１５のみが同時に導通状態となったときの回路図である。特に限定しないが、第２−２抵抗１４の抵抗値を１５ｒ／４とする。その他の抵抗２〜６，１０の各抵抗値は実施の形態１と同じとする。高周波回路３１の入力インピーダンス３２が３２ｒである場合には、次のようになる。なお、図４に、各抵抗値を括弧書きで示す。

信号分割比の設定値が０．２５（＝１／４）である場合、図３において第１−３スイッチ９および第２−２スイッチ１５のみが同時に導通状態となり、図４に示す等価回路となる。このときの前記Ｒａ’は１２ｒ（＝８ｒ＋４ｒ）であり、前記Ｒｂ’は４ｒ（＝２ｒ＋ｒ＋ｒ）であり、前記Ｒｃ’は次の（１１）式より３ｒであり、前記Ｒｄ’はｒである。
Ｒｃ’＝１／｛１／（１５ｒ／４）＋１／（８ｒ＋４ｒ＋２ｒ＋ｒ）｝＝３ｒ ・・・（１１）

ノードＮ４と共通端子２３の間の実際の抵抗値は前記（２）式で求められるので、実際の信号分割比は次の（１２）式より０．２４４となり、設定値０．２５に対する誤差は２．４％である。
（３２ｒ／３３）／（３ｒ＋３２ｒ／３３）＝３２／１３１＝０．２４４ ・・・（１２）

それに対して、例えばすべてのスイッチを非導通状態とし、ノードＮ２と出力端子２２の間を短絡した場合（実施の形態１において第１−１スイッチ７のみを導通状態とした場合に相当）、前記（６）式および前記（７）式より、実際の信号分割比は０．２２９であり、設定値０．２５に対する誤差は８．４％である。つまり、第２−２抵抗１４を用いることによって、信号分割比の設定値が０．２５である場合の誤差を実施の形態１の２／７にすることができる。その他の信号分割比の場合は、実施の形態１と同じである。

高周波回路３１の入力インピーダンス３２のみを６４ｒに変更した場合には、次のようになる。信号分割比の設定値が０．２５である場合、実際の信号分割比は０．２４７となり、誤差は１．２％である。それに対して、例えばすべてのスイッチを非導通状態とし、ノードＮ２と出力端子２２の間を短絡した場合の実際の信号分割比は、実施の形態１に示した通り、０．２３９であり、誤差は４．４％である。つまり、第２−２抵抗１４を用いることによって、信号分割比の設定値が０．２５である場合の誤差を３／１１にすることができる。その他の信号分割比の場合は、実施の形態１と同じである。

なお、実施の形態２では第２抵抗１０，１４を２個設けたが、３個以上設けてもよい。ただし、減衰器１と同じステップで減衰器１と同じ信号分割比を、複数の抵抗を並列に接続した構成のみで実現する場合の全抵抗値の合計値よりも、減衰器１における全抵抗値の合計値が小さいのが好ましい。その理由は、減衰器１の回路面積を、全抵抗を並列に接続した構成のみの減衰器の回路面積よりも小さくすることができるからである。

（実施の形態３）
図５は、実施の形態３にかかる減衰器の構成を示すブロック図である。図５に示すように、実施の形態３では、実施の形態１の減衰器１において、第２抵抗１０および第２スイッチ１１が入力端子２１とノードＮ３の間に接続されている。従って、実施の形態３では、ｋは例えば３である。

各抵抗値には、次のような関係がある。第１−１抵抗２の抵抗値をＲａ”とする。第１−２抵抗３、第１−３抵抗４、第１−４抵抗５および第１−５抵抗６の合成抵抗値をＲｂ”とする。第２スイッチ１１が導通状態であるときの第２抵抗１０、第１−１抵抗２、第１−２抵抗３および第１−３抵抗４の合成抵抗値をＲｃ”とする。第１−４抵抗５および第１−５抵抗６の抵抗値をＲｄ”とする。この場合、［Ｒａ”：Ｒｂ”＝Ｒｃ”：Ｒｄ”］の関係が成り立つ。つまり、第２抵抗１０の抵抗値は、この比の関係が成り立つように設定されている。

制御部１３は、減衰量の設定値が［Ｒｂ”／（Ｒａ”＋Ｒｂ”）］であるときに、第１−２スイッチ８と第２スイッチ１１のみを同時に導通状態とする。それ以外のときには、制御部１３は、第１−１スイッチ７、第１−２スイッチ８、第１−３スイッチ９および第３スイッチ１２のうちのいずれか一つのみを導通状態とする。その他の構成は実施の形態１と同様である。

図６は、実施の形態３にかかる減衰器の等価回路を示す回路図である。図６に示す等価回路は、図５において第１−２スイッチ８および第２スイッチ１１のみが同時に導通状態となったときの回路図である。特に限定しないが、第２抵抗１０の抵抗値を７ｒ／３とする。その他の抵抗２〜６の各抵抗値は実施の形態１と同じとする。高周波回路３１の入力インピーダンス３２が３２ｒである場合には、次のようになる。なお、図６に、各抵抗値を括弧書きで示す。

信号分割比の設定値が０．５（＝１／２）である場合、図５において第１−２スイッチ８および第２スイッチ１１のみが同時に導通状態となり、図６に示す等価回路となる。このときの前記Ｒａ”は８ｒであり、前記Ｒｂ”は８ｒ（＝４ｒ＋２ｒ＋ｒ＋ｒ）であり、前記Ｒｃ”は次の（１３）式より２ｒであり、前記Ｒｄ”は２ｒである。
Ｒｃ”＝１／｛１／（７ｒ／３）＋１／（８ｒ＋４ｒ＋２ｒ）｝＝２ｒ ・・・（１３）

ノードＮ３と共通端子２３の間の実際の抵抗値は次の（１４）式で求められるので、実際の信号分割比は次の（１５）式より０．４８９となり、設定値０．５に対する誤差は２．２％である。
１／｛１／（２ｒ）＋１／（３２ｒ）｝＝３２ｒ／１７ ・・・（１４）
（３２ｒ／１７）／（２ｒ＋３２ｒ／１７）＝１６／３３＝０．４８９ ・・・（１５）

それに対して、例えばすべてのスイッチを非導通状態とし、ノードＮ１と出力端子２２の間を短絡した場合、前記（４）式および前記（５）式より、実際の信号分割比は０．４４４であり、設定値０．５に対する誤差は１１．２％である。つまり、第２抵抗１０を用いることによって、信号分割比の設定値が０．５である場合の誤差を１／５程度にすることができる。その他の信号分割比の場合は、実施の形態１と同じである。

このように、高周波回路３１の入力インピーダンス３２が比較的大きい場合には、最も共通端子２３側のノード（ここでは、ノードＮ４）よりも入力端子２１側のノードに第２抵抗１０を接続しても、実施の形態１と同様の効果が得られる。また、減衰器１の入力インピーダンスが高くなり、減衰器１の入力端子２１に接続される回路の影響を受けにくくなるという効果が得られる。例えば、信号分割比の設定値が０．５である場合、図６に示す等価回路の入力インピーダンスは次の（１６）式よりほぼ４ｒとなる。それに対して、図２に示す等価回路の入力インピーダンスは次の（１７）式よりほぼ２ｒとなる。
２ｒ＋３２ｒ／１７＝６６ｒ／１７ ・・・（１６）
ｒ＋３２ｒ／３３＝６５ｒ／３３ ・・・（１７）

なお、第２抵抗１０を接続するノードをさらに入力端子２１に近いノードにしてもよい。また、実施の形態３において、実施の形態２のように、第２抵抗１０を複数設けてもよい。

（実施の形態４）
図７は、実施の形態４にかかる減衰器の構成を示すブロック図である。図７に示すように、実施の形態４では、減衰器４１は、実施の形態１の減衰器１を一対備えた構成となっている。一対の入力端子２１には差動信号が入力され、一対の出力端子２２から減衰量の設定値に応じて減衰された差動信号が出力される。図７に示す構成では、一対の減衰器に対して制御部１３は一つにまとめられている。なお、実施の形態２または実施の形態３の減衰器１で構成されていてもよい。

以上説明したように、各実施の形態によれば、信号分割比が大きい場合に次段回路の入力インピーダンスの影響を小さくすることができるので、信号分割比の誤差を小さくすることができる。従って、入力信号を高精度で減衰させることができる。また、複数の抵抗を並列に接続した構成のみで減衰器を実現する場合に比べて、全抵抗値の合計値を小さくすることができるので、減衰器を小型化することができる。なお、上述した実施の形態１〜４において、信号分割比や抵抗値の数値は一例であり、本発明はこれに限定されるものではない。また、入力端子２１と共通端子２３の間に直列に接続される第１抵抗の数は、３個、４個または６個以上でもよい。

実施の形態１にかかる減衰器の構成を示すブロック図である。 実施の形態１にかかる減衰器の等価回路を示す回路図である。 実施の形態２にかかる減衰器の構成を示すブロック図である。 実施の形態２にかかる減衰器の等価回路を示す回路図である。 実施の形態３にかかる減衰器の構成を示すブロック図である。 実施の形態３にかかる減衰器の等価回路を示す回路図である。 実施の形態４にかかる減衰器の構成を示すブロック図である。

符号の説明

Ｎ１，Ｎ２，Ｎ３，Ｎ４ ノード
１，４１ 減衰器
２，３，４，５，６ 第１抵抗
７，８，９ 第１スイッチ
１０，１４ 第２抵抗
１１，１５ 第２スイッチ
１３ 制御部
２１ 入力端子
２２ 出力端子
２３ 共通端子
３１ 高周波回路

Claims (6)

1. 入力端子と共通端子の間に直列に接続された複数の第１抵抗と、
   前記複数の第１抵抗間の複数のノードの内の一部の複数のノードであって前記共通端子に直接接続される第１抵抗と前記直接接続される第１抵抗に隣接する第１抵抗との間の第１ノードと前記第１ノードよりも前記入力端子側に存在するノードとを含む複数のノードのそれぞれと出力端子との間に接続される複数の第１スイッチと、
   前記第１ノードと前記入力端子との間に接続される第２抵抗と、
   前記第１ノードと前記第２抵抗との間に接続される第２スイッチと、を備え、
   前記複数の第１抵抗のうちの前記入力端子に直接に接続される第１抵抗の抵抗値をＲａとし、前記入力端子に直接に接続される第１抵抗以外の複数の第１抵抗の合成抵抗値をＲｂとし、
   減衰量がＲｂ／（Ｒａ＋Ｒｂ）に設定されるときは前記複数の第１スイッチのうち前記第１ノードに接続される第１のスイッチと前記第２スイッチとを導通させ、
   減衰量がＲｂ／（Ｒａ＋Ｒｂ）以外に設定されるときは前記複数の第１スイッチのいずれか１つを導通させることを特徴とする減衰器。
2. 前記第２スイッチが導通するときの前記複数の第１抵抗と前記第２抵抗との合成抵抗をＲｃとし、前記複数の第１抵抗のうちの前記共通端子側に接続される第１抵抗の抵抗値をＲｄとするとき、
   ［Ｒａ：Ｒｂ＝Ｒｃ：Ｒｄ］の関係が成り立つことを特徴とする請求項１に記載の減衰器。
3. 前記複数の第１スイッチまたは前記第２スイッチを導通させる制御部をさらに備えることを特徴とする請求項１または請求項２に記載の減衰器。
4. 前記入力端子と前記出力端子の間に、減衰量の設定値が０であるときに前記制御部により導通状態とする第３スイッチが接続されていることを特徴とする請求項１〜３のいずれか一つに記載の減衰器。
5. 請求項１〜４のいずれか一つに記載の減衰器を一対備え、一対の前記入力端子に入力される差動信号を減衰させて一対の前記出力端子から出力することを特徴とする減衰器。
6. 請求項１〜５のいずれか一つに記載の減衰器と、
   前記減衰器の出力端子に接続される高周波回路と、
   を含むことを特徴とする半導体集積回路。

Images