JP5113177B2 - 半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体 - Google Patents

半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体 Download PDF

Info

Publication number
JP5113177B2
JP5113177B2 JP2009531227A JP2009531227A JP5113177B2 JP 5113177 B2 JP5113177 B2 JP 5113177B2 JP 2009531227 A JP2009531227 A JP 2009531227A JP 2009531227 A JP2009531227 A JP 2009531227A JP 5113177 B2 JP5113177 B2 JP 5113177B2
Authority
JP
Japan
Prior art keywords
layer
barrier metal
metal layer
phosphorus
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009531227A
Other languages
English (en)
Other versions
JPWO2009031522A1 (ja
Inventor
謙一 加藤
善男 下赤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009531227A priority Critical patent/JP5113177B2/ja
Publication of JPWO2009031522A1 publication Critical patent/JPWO2009031522A1/ja
Application granted granted Critical
Publication of JP5113177B2 publication Critical patent/JP5113177B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13613—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、半田バンプなどの導電性バンプを有する半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体に関するものである。
近年、半導体パッケージにおける高密度実装の要請により、ワイヤボンディングを採用したＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）実装からフェイスダウンボンディングを採用したフリップチップ実装にシフトしてきている。
このようなフリップチップ実装によって配線基板に実装される半導体チップとしては、半導体基板と、電極と、パッシベーション層と、バリアメタル層と、ハンダバンプとを有するものがある。この電極は、半導体基板上に位置している。このパッシベーション層は、電極上に位置しており、厚み方向に貫通する開口部を有している。このバリアメタル層は、パッシベーション層の開口部の下方において電極上に位置しており、リン（Ｐ）を含有している。このハンダバンプは、バリアメタル層上に形成されている。
通常、このように構成された半導体チップにおけるバリアメタル層は、そのハンダバンプ側の表面部にリンリッチ部位を有している。このリンリッチ部位とは、相対的にリン含有率が大きい部位のことをいう。しかしながら、リンリッチ部位における機械的強度は、その他の部位に比べて相対的に低い。よって、バリアメタル層におけるリンリッチ部位の厚さが大きくなると、ハンダバンプとバリアメタル層との接合部分における機械的強度が低下してしまう。これにより、例えば半導体チップを実装する配線基板に繰り返しの熱応力が作用すると、該接合部分においてクラックが生じ、ひいてはハンダバンプが剥離してしまう場合があった。このような問題を改善すべく、リンリッチ部位の厚みを全体的に抑える技術が、特許文献1に公開されている。
具体的には、特許文献１によれば、以下のようにして半導体チップが製造される。まず、半導体基板上に電極パッドを形成する。この電極パッドは、例えばアルミニウムなどの導電性材料で形成されている。次に、半導体基板における電極パッド形成面のうち、該電極パッドで覆われていない部位と、該電極パッドの外周部とを覆うようにパッシベーション膜を形成する。次に、無電解ニッケルめっきによって、電極パッド上のパッシベーション膜により覆われていない部位にニッケル層を形成する。次に、無電解金めっきによって、ニッケル層上に金層を形成する。次に、金層上にハンダを配設し、加熱することにより、ハンダバンプを形成する。以上のようにして、バンプを有する半導体チップが製造される。なお、ニッケル層と金層とは、ハンダバンプの下地であるバリアメタル層として機能するものである。
特許文献１に記載の製造方法により半導体チップを製造すると、ハンダバンプを形成する際に、ニッケル層を構成するニッケルがハンダバンプ内に拡散されるのを金層により低減することができる。これにより、ニッケルとハンダとの界面に相対的に脆い金属間化合物層が厚く形成されてしまうのを低減することができ、信頼性を高めることができる。
特開２００４−２７３９５９号公報
しかしながら、上述の半導体チップでは、リンリッチ層の厚みを全体的に小さくすると、半導体チップの耐食性が低下しまう場合がある。リンが偏析した領域（Ｐリッチ層）は、ニッケル層の他の部位に比べて高い耐食性を有しているからである。特に、パッシベーション膜の開口部近傍では、該パッシベーション層とニッケル層との間から外気が侵入し易く、腐食が生じ易い傾向がある。
本発明は、このような事情のもとで考え出されたものであって、機械的な信頼性および電気的な信頼性の両方に優れた半導体素子およびその製造方法、ならびに該半導体素子の実装構造体を提供すること、を目的としている。
本発明に係る第１の半導体素子は、基板と、導電層と、保護層と、バリアメタル層と、導電性バンプとを有している。この導電層は、基板上に設けられている。この保護層は、導電層上に設けられた開口部を有している。このバリアメタル層は、前記開口部において導電層に接合されている。この導電性バンプは、バリアメタル層上に形成されている。また、前記バリアメタル層は、リンを含有しており、かつ該リン含有率が他の部分より大きいリンリッチ部位を含んでいる。このリンリッチ部位は、導電性バンプ側の表面部に位置し、かつ導電性バンプの形成領域の周縁部における厚さが当該形成領域の中央部における厚さより大きい。
本発明に係る第２の半導体素子は、基板と、導電層と、保護層と、バリアメタル層と、導電性バンプとを有している。この導電層は、基板上に設けられている。この保護層は、導電層上に設けられた開口部を有している。このバリアメタル層は、開口部において導電層に接合されている。この導電性バンプは、バリアメタル層上に形成されている。このバリアメタル層は、リンを含有しており、かつ該リン含有率が他の部分より大きいリンリッチ部位を含んでいる。このリンリッチ部位は、導電性バンプ側の表面部に位置し、かつ導電性バンプの形成領域の周縁部のみに位置する。
本発明に係る実装構造体は、本発明の半導体素子と、配線電極を有する基体とを有する。この基体上には、前記配線電極に電気的に接続されたパッド部を備えている。このパッド部と、本発明の半導体素子の導電性バンプとが接合されている。
本発明に係る半導体素子の製造方法は、導電層形成工程と、保護層形成工程と、バリアメタル層形成工程と、有機被膜形成工程と、導電性部材配置工程と、バンプ形成工程とを含んでいる。この導電層形成工程において、基板の主面に導電層を形成する。この保護層形成工程において、導電層を覆い、かつ導電層上に開口部を有する保護層を形成する。このバリアメタル層形成工程において、開口部において導電層に接合されるバリアメタル層を形成する。有機被膜形成工程において、バリアメタル層上に有機被膜を形成する。この導電性部材配置工程において、有機被膜上に、導電性部材を配置する。この導電性部材の融点は、有機被膜の蒸発温度より低い。このバンプ形成工程において、導電性部材を溶融させるとともに、有機被膜を揮発させて、バリアメタル層上に導電性バンプを形成する。
本発明の半導体素子およびその製造方法、ならびに実装構造体は、機械的な信頼性および電気的な信頼性の両方を優れたものとすることができる。
本発明の第１実施形態に係る半導体素子の概略構成を示す要部断面図である。 図１Ａの一部を拡大して示す断面図である。 図１Ａに示す半導体素子の概略構成を示す平面視図である。 図１Ａに示す半導体素子の製造過程における一工程を示す要部断面図である。 図３Ａの続きの工程を示す要部断面図である。 図３Ｂの続きの工程を示す要部断面図である。 図３Ｃの続きの工程を示す要部断面図である。 図４Ａの続きの工程を示す要部断面図である。 図４Ｂの続きの工程を示す要部断面図である。 図４Ｃの続きの工程を示す要部断面図である。 図５Ａの続きの工程を示す要部断面図である。 図５Ｂの続きの工程を示す要部断面図である。 本発明の第２実施形態に係る半導体素子の概略構成を示す要部断面図である。 図６Ａの一部を拡大して示す断面図である。 図６Ａに示す半導体素子の製造過程における一工程を示す要部断面図である。 図７Ａの続きの工程を示す要部断面図である。 本発明の第３実施形態に係る実装構造体の概略構成を示す要部断面図である。 本発明の第１実施形態に係る半導体素子の変形例を示す要部断面図である。 図９Ａの一部を拡大して示す断面図である。 本発明の第１実施形態に係る半導体素子の他の変形例を示す要部断面図である。 図１０Ａの一部を拡大して示す断面図である。 本発明の第１実施形態に係る半導体素子のさらに異なる変形例を示す要部拡大断面図である。 本発明の第４実施形態に係る製造方法により作製される半導体素子の概略構成を示す要部拡大断面図である。
符号の説明
Ｘ１，Ｘ２，Ｘ３，Ｘ１Ａ，Ｘ１Ｂ，Ｘ１Ｃ 半導体素子
Ｙ 実装構造体
Ｐ ハンダペースト（導電性部材）
１０ 半導体基板（基板）
２０ 導電層
３０ パッシベーション層（保護層）
３０Ａ 開口部
４０，４１ バリアメタル層
４０Ａ リンリッチ部
４２ （バリアメタル層４１の）第１層
４３ （バリアメタル層４１の）第２層
５０ ハンダバンプ（導電性バンプ）
６０ 金属間化合物層
７０ 有機被膜
８０ 回路基板
８１ 基板
８２ 回路パターン
８３ パッド部
以下、図面を参照しながら本発明に係る実施形態について説明する。
＜第１実施形態＞
図１Ａは、本発明の第１実施形態に係る半導体素子Ｘ１の概略構成を示す要部断面図である。図１Ｂは、図１Ａの一部を拡大して示す断面図である。図２は、半導体素子Ｘ１の概略構成を示す平面図である。
半導体素子Ｘ１は、半導体基板１０と、導電層２０と、保護層としてのパッシベーション層３０と、バリアメタル層４０と、ハンダバンプ５０とを有している。
半導体基板１０は、例えばシリコン（Ｓｉ）などの半導体材料により形成されている。この半導体基板１０は、その表面および内部に集積回路（図示せず）が形成されている。なお、半導体基板１０は、単層構成には限られず、複数層の積層構成であってもよい。
導電層２０は、半導体基板１０の領域２０ａ上に位置している。この導電層２０は、該半導体基板１０の集積回路を構成する配線パターンに対して電気的に接続されている。導電層２０を形成する材料としては、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、およびＡｌ−Ｓｉ−Ｃｕなどの金属材料が挙げられる。導電層２０の形成厚さは、例えば０．２［μｍ］以上２．０［μｍ］以下に設定される。
パッシベーション層３０は、半導体素子Ｘ１の腐食を低減する保護層として機能するものである。このパッシベーション層３０は、導電層２０の形成領域２０ａ上に位置する開口部３０Ａを除いて、略全面に渡って位置している。この開口部３０Ａは、パッシベーション層３０を厚み方向に貫通している。この開口部３０Ａの平面視形状は、応力緩和の観点から略円形状としてもよいし、製造コストの観点からｎ角形状（ｎは４以上の自然数）としてもよい。パッシベーション層３０を形成する材料としては、例えば窒化珪素、酸化珪素、およびポリイミドなどの電気絶縁材料が挙げられる。第１実施形態においてパッシベーション層３０は、導電層２０の一部（外周領域）も覆うように形成されている。
バリアメタル層４０は、導電層２０上に設けられている。このバリアメタル層４０は、開口部３０Ａを介して導電層２０に電気的に接続されている。第１実施形態におけるバリアメタル層４０は、リンを含有するニッケル（Ｎｉ）の単層構造である。このバリアメタル層４０は、その上面４０ａがパッシベーション層３０の上面３０ａより上方に位置するように構成されている。また、第１実施形態におけるバリアメタル層４０は、開口部３０Ａ周縁のパッシベーション層３０上にも延在している。このバリアメタル層４０は、パッシベーション層３０の上面３０ａに対する厚みが、平面視における周端から中央に向かって大きくなっている。なお、バリアメタル層４０におけるリン含有率は、５［ｗｔ％］以上１０［ｗｔ％］未満（いわゆる、中リンニッケル）である。この範囲におけるバリアメタル層４０の硬度は、例えばビッカース硬度で５００［ＨＶ］以上６００［ＨＶ］以下となる。このビッカース硬度は、ＪＩＳ規格Ｚ２２４４：２００３に規定されており、この規格は、ＩＳＯ規格６５０７−１：１９９７に準拠している。
また、第１実施形態におけるバリアメタル層４０は、そのハンダバンプ５０側の表面部に、当該バリアメタル層４０を構成するニッケルの一部がハンダバンプ５０側に拡散することによって生じるリンリッチ部位４０Ａ（リン含有率が１０［ｗｔ％］以上の部位）がわずかに存在するように構成されている。このリンリッチ部位４０Ａの厚みは、ハンダバンプ５０の形成領域（バリアメタル層４０の上面４０ａとハンダバンプ５０とが対向している領域）の周縁部４０ｃにおける厚さがハンダバンプ５０の形成領域の中央部４０ｂにおける厚さよりも大きく形成されている。例えば、このリンリッチ部位４０Ａは、中央部４０ｂにおける厚さの平均値が１０［ｎｍ］以上１５０［ｎｍ］以下に、周縁部４０ｃにおける厚さの平均値が３００［ｎｍ］以上８００［ｎｍ］以下に設定されている。また、このリンリッチ部位４０Ａの平面視における周端４０Ａａは、開口部３０Ａ周縁のパッシベーション層３０上にも延在している。このハンダバンプ５０の形成領域の中央部４０ｂとしては、バリアメタル層４０の上面４０ａのハンダバンプ５０に対向している領域のうち、平面視におけるバリアメタル層４０の中心を含み、かつ導電層２０に対するバリアメタル層４０の厚みＴ４０が略一定である部位の上面４０ａが挙げられる。ここで、略一定とは、平面視においてパッシベーション層３０の開口部３０Ａの内側に位置するバリアメタル層４０における厚みＴ４０の平均値に対して、厚みＴ４０の値が８０％以上１２０％以下の範囲をいう。このハンダバンプ５０の形成領域の周縁部４０ｃとしては、バリアメタル層４０の上面４０ａのハンダバンプ５０に対向している領域のうち、周端４０Ａａからパッシベーション層３０の開口部３０Ａの内周側近傍に位置する部位である。この周縁部４０ｃの位置としては、周端４０Ａａからパッシベーション層３０の開口部３０Ａの中心側に向かって２．５［μｍ］以下の領域が挙げられる。このリンリッチ部位４０Ａは、バリアメタル層４０に比べてリンを多く含むことから電気抵抗率が大きくなるので、例えば電子走査型顕微鏡（ＳＥＭ）で観察すると、明度の違いとなって観察される場合がある。また、このリンリッチ部位４０Ａの厚みは、外雰囲気に対する耐食性をより高める観点から、パッシベーション層３０の上面３０ａに位置する部位の厚みが開口部３０Ａ上に位置する部位に比べて大きくなっているのが好ましい。なお、本発明に係るバリアメタル層４０では、例えば他の部位よりリン含有率が相対的に大きいもののリン含有率が１０［ｗｔ％］に満たず、リンリッチ部位４０Ａが実質的に存在しない場合や、リンリッチ部位４０Ａが部分的に薄く形成される場合もある。
この第１実施形態では、バリアメタル層４０を形成する組成原子の各々の含有量を電解放射型オージェ電子分光法（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ；ＦＥ−ＡＥＳ）を用いて測定した。より具体的には、まず、半導体素子Ｘ１から半導体基板１０の一部と、導電層２０の一部と、パッシベーション層３０の一部と、一組のバリアメタル層４０およびハンダバンプ５０とを取り出し、測定試料とした。次に、平面視におけるハンダバンプ５０の中心を含めるようにして、この測定試料の断面を露出させた。次に、この測定試料の断面に電子線を照射して、ＡＥＳ法を用いて当該断面の表面分析を行い、バリアメタル層４０を形成する組成原子の各々の含有量を測定した。このようにして、バリアメタル層４０を形成する組成原子の各々の含有量を測定することができる。
ハンダバンプ５０は、バリアメタル層４０上に位置している。このハンダバンプ５０は、バリアメタル層４０に対して電気的に接続されている。このハンダバンプ５０は、バリアメタル層４０の表面全体を覆うように形成されている。ハンダバンプ５０を形成する材料としては、導電性およびバリアメタル層４０に対する密着性の観点から、例えばＰｂ−Ｓｎ（錫）系ハンダなどのＰｂ含有ハンダと、Ｓｎ，Ａｇ，Ｃｕ，Ｂｉ（ビスマス），Ｉｎ（インジウム），Ｚｎ（亜鉛），Ｎｉ，Ｇｅ（ゲルマニウム），およびＡｕなどのいずれかの金属を含んでなるＰｂフリーハンダと、銀ろうと、銅ろうと、リン銅ろうと、黄銅ろうと、アルミろうと、ニッケルろうとが挙げられる。これらのハンダバンプ５０を形成する材料の中でも、接合強度や耐環境性の観点から、Ｐｂフリーハンダが特に好ましい。ここで、Ｐｂフリーハンダとは、鉛含有量が０．１０［ｗｔ％］以下のハンダを意味し、この値はＪＩＳ規格Ｚ３２８２：２００６やＩＳＯ／ＴＣ４４／ＳＣ１２で規定されているものである。このハンダバンプ５０の大きさとしては、例えば平面視における直径で２５［μｍ］以上８５［μｍ］以下の範囲が挙げられる。
また、第１実施形態におけるバリアメタル層４０とハンダバンプ５０との間には、金属間化合物層６０が設けられている。この金属間化合物層６０は、バリアメタル層４０を形成するニッケルと、ハンダバンプ５０を形成するハンダとが拡散することにより形成されている。この金属間化合物層６０の厚さは、例えば４．０［μｍ］以下の適切な接合を確保できる範囲で充分に小さく形成されている。なお、金属間化合物層６０を形成する材料としては、例えばバリアメタル層４０としてリンを含有するＮｉを採用し、ハンダバンプ５０として銅を含有するＰｂフリーハンダを採用した場合には、（Ｃｕ，Ｎｉ）６Ｓｎ５が挙げられる。
本明細書においては、バリアメタル層４０の上面４０ａのうち金属間化合物６０を介してハンダバンプ５０に接合されている部分をハンダバンプ５０の形成領域という。ハンダバンプ５０がバリアメタル層４０の表面全体を覆う好ましい形態では、当該上面４０ａ全体がハンダバンプ５０の形成領域となる。
半導体素子Ｘ１は、半導体基板１０と、半導体基板１０の主面上に位置する導電層２０と、導電層２０上に設けられているとともに厚さ方向に貫通する開口部３０Ａを有するパッシベーション層３０と、開口部３０Ａを塞ぐように設けられているとともに開口部３０Ａを介して導電層２０に接合されたバリアメタル層４０と、バリアメタル層４０上に形成されたハンダバンプ５０とを有する。
ここで特に第１実施形態では、バリアメタル層４０がハンダバンプ５０側の表面部に位置し、かつ相対的にリン含有率の大きいリンリッチ部位４０Ａを含んでなる。このリンリッチ部位４０Ａは、ハンダバンプ５０の形成領域の周縁部４０ｃにおける厚さが当該形成領域の中央部４０ｂにおける厚さより大きくなっており、以下のような特有の効果を有する。
すなわち、半導体素子Ｘ１では、外気が相対的に浸入し難い中央部４０ｂにおいてリンリッチ部位４０Ａの厚さが相対的に小さくされていることにより、バリアメタル層４０とハンダバンプ５０との接合部分における機械的強度を充分に確保することができる。
また、外気が相対的に侵入し易い周縁部４０ｃにおいてリンリッチ部位４０Ａの厚さが相対的に大きくされていることにより、バリアメタル層４０（ひいては導電層２０）の耐食性も充分に確保することができる。
したがって、半導体素子Ｘ１は、機械的な信頼性および電気的な信頼性の両方を優れたものとすることができる。
半導体素子Ｘ１において、図１Ａに示すように、バリアメタル層４０が開口部３０Ａ周縁のパッシベーション層３０上にも延在して形成されていることが好ましく、これにより、バリアメタル層４０とパッシベーション層３０との間から外気が侵入するのをより低減でき、バリアメタル層４０（ひいては導電層２０）に腐食が生じるのを低減することができる。このように、バリアメタル層４０を開口部３０Ａ周縁のパッシベーション層３０上にも延在して形成することにより、半導体素子Ｘ１では、電気的な信頼性をより一層高めることができる。
半導体素子Ｘ１において、バリアメタル層４０を無電解ニッケルめっきにより形成することが好ましく、これにより、バリアメタル層４０上に形成されるハンダバンプ５０を形成する導電性材料が導電層２０に拡散されるのを低減することができる。
以下に、第１実施形態の半導体素子Ｘ１の製造方法について、図３Ａ〜図５Ｃを参照しつつ、説明する。なお、第１実施形態では、導電層２０を形成する材料としてアルミニウムを採用し、バリアメタル層４０として無電解ニッケルめっき層を採用し、導電性部材としてハンダペーストＰを採用して説明を行う。
＜導電層形成工程＞
半導体素子Ｘ１の製造方法では、まず、図３Ａに示すように、半導体基板１０上に、該半導体基板１０の集積回路を構成する配線パターン（図示せず）に対して電気的に接続するようにして、導電層２０を形成する。具体的には、まず、成膜技術により導電膜を成膜する。次に、該導電膜を微細加工技術によって所望のパターンに加工することで、導電層２０が形成される。ここで、成膜技術としては、例えばスパッタリング法と、蒸着法とが挙げられ、微細加工技術としては、例えばフォトリソグラフィを用いる方法が挙げられる。
＜パッシベーション層形成工程（保護層形成工程）＞
図３Ｂに示すように、半導体基板１０および導電層２０上に、厚み方向に貫通する開口部３０Ａを有するパッシベーション層３０を形成する。具体的には、まず、成膜技術によって半導体基板１０および導電層２０の全体を覆うようにしてパッシベーション層３０を形成する。次に、微細加工技術によってパッシベーション層３０に開口部３０Ａを形成し、電極層２０の一部を露出させることで、開口部３０Ａを有するパッシベーション層３０が形成される。ここで、成膜技術としては、例えばスパッタリング法と、蒸着法とが挙げられ、微細加工技術としては、例えばフォトリソグラフィを用いる方法が挙げられる。
＜残渣除去工程＞
図３Ｃに示すように、導電層２０およびパッシベーション層３０が形成された半導体基板１０に残留する無機残渣または有機残渣を、例えばウェットエッチングにより除去する。具体的には、エッチング液中に所定時間浸漬することによって、各種残渣の除去が行われる。なお、無機残渣を除去するためのエッチング液としては、例えばフッ化水素、硫酸、および塩化水素を含有する溶液が挙げられ、有機残渣を除去するための溶液としては、例えばエタノール、イソプロピルアルコール、およびアセトンなどの溶液が挙げられる。なお、有機残渣の除去は、ウェットエッチングに代えてＯ２アッシングなどにより行うこともできる。
＜第１水洗工程＞
図４Ａに示すように、残渣除去工程を経た半導体基板１０を水洗する。具体的には、残渣除去工程を経た半導体基板１０を、洗浄用水の中に浸漬することによって水洗される。
＜ジンケート処理工程＞
図４Ｂに示すように、水洗工程を経た半導体基板１０にジンケート処理を施す。具体的には、第１水洗工程を経た半導体基板１０を、ジンケート処理液中に所定時間浸漬する。このジンケート処理液中に亜鉛が含有されており、開口部３０Ａにおける導電層２０のアルミニウムを亜鉛と置換させ、その後に亜鉛を堆積させることによって、該導電層２０の表面に亜鉛膜２１を形成する。なお、ジンケート処理は、所定膜厚の亜鉛膜２１が堆積するまで繰り返し行ってもよい。
＜バリアメタル層形成工程＞
図４Ｃに示すように、ジンケート処理が施された半導体基板１０の導電層２０上に、バリアメタル層４０としての無電解ニッケルメッキ層を形成する。具体的には、ジンケート処理が施された半導体基板１０を無電解ニッケルめっき液中に所定時間浸漬する。この無電解ニッケルめっき液中で、導電層２０の表面に形成された亜鉛膜２１の亜鉛と無電解ニッケルめっき液中のニッケルとを置換させ、その後にニッケルを堆積させることによって、該導電層２０上に無電解ニッケルメッキ層（バリアメタル層４０）が形成される。なお、無電解ニッケルめっき液としては、例えば還元剤として次亜リン酸ナトリウムなどを含有するとともに、ニッケル塩として硫酸ニッケルや塩化ニッケルなどを含有する溶液が挙げられる。この無電解ニッケルめっき液の中でも、ニッケル塩としては、半導体に対する影響を低減する観点から、硫酸ニッケルを含有する溶液が好ましい。また、無電解ニッケルめっき液の水素イオン指数（ｐＨ）の値は、無電解ニッケルめっきをより効率的に行う観点から、アンモニアなどのｐＨ調整剤によりｐＨの値を４以上５以下の範囲に調整するのが好ましい。
＜第２水洗工程＞
第１水洗工程と同様にして、バリアメタル層形成工程を経た半導体基板１０を水洗する。具体的には、バリアメタル層形成工程を経た半導体基板１０を、洗浄用水の中に浸漬することによって水洗される。
＜有機被膜形成工程＞
図５Ａに示すように、無電解ニッケルめっき層（バリアメタル層４０）が形成された半導体基板１０の該無電解ニッケルメッキ層上に、有機被膜７０を形成する。具体的には、まず、無電解ニッケルめっき層（バリアメタル層４０）が形成された半導体基板１０を有機溶液中に所定時間浸漬する。次に、バリアメタル層４０の表面に有機溶液を被着させた状態で乾燥することによって、有機被膜７０が形成される。有機溶液としては、例えば、純水と脂環族酸と脂肪族アミン誘導体とを含む溶液が挙げられる。第１実施形態では、この有機溶液の蒸発温度が例えば２００［℃］以上２４０［℃］以下に設定される。なお、有機被膜７０の蒸発温度の測定は、示差走査熱量測定装置（型番：ＤＳＣ−６２００、セイコーインスツルメンツ製）により、昇温速度が１０［℃／ｍｉｎ］で空気雰囲気中にて行われる。
＜導電性部材配置工程＞
図５Ｂに示すように、有機被膜形成工程を経た半導体基板１０の有機被膜５０上に、導電性部材としてハンダペーストＰを配置（もしくは塗布）する。具体的には、有機被膜形成工程を経た半導体基板１０におけるバリアメタル層４０上に位置する有機被膜５０上に、スクリーン印刷などにより印刷することによって、ハンダペーストＰが配置される。ハンダペーストＰとしては、その融点が有機被膜７０の蒸発温度より低いものが挙げられる。このハンダペーストＰの融点温度としては、例えば１６０［℃］以上２３０［℃］以下の範囲のうち、有機被膜７０の蒸発温度より低いものが用いられる。また、ハンダペーストＰとしては、耐環境性の観点からＳｎ／３．０Ａｇ／０．５ＣｕなどのＰｂフリーハンダが好ましい。なお、ハンダペーストＰの融点としては、固相線温度の値を採用する。
＜バンプ形成工程＞
図５Ｃに示すように、導電性部材配置工程を経た半導体基板１０を、所定温度で加熱することによって、バリアメタル層４０上にハンダバンプ５０を形成する。具体的には、まず、ハンダペーストＰが塗布された半導体基板１０を、ヒータを備えるリフロー炉内に配置し、該ヒータにより加熱する。このリフロー炉内では、例えば２４５［℃］以上の温度で例えば有機被膜７０の全てを揮発させるのに要する時間の加熱が行われ、略球状のハンダバンプ５０が形成される。
本半導体素子Ｘ１の製造方法によると、バリアメタル層４０の中央部４０ｂ上に形成された有機被膜５０は、その周囲をバリアメタル層４０およびハンダペーストＰに囲まれているので、外雰囲気の近くに位置する周縁部４０ｃ上に形成された有機被膜５０に比べて揮発させるのに要する時間を相対的に長くすることができる。そのため、本半導体素子Ｘ１の製造方法によると、中央部４０ｂにおけるバリアメタル層４０を構成する例えばＮｉなどの金属がハンダバンプ５０内に拡散されるのを周縁部４０ｃに比べて低減することができ、中央部４０ｂにおけるリンリッチ部位４０Ａの厚さを周縁部４０ｃに比べて小さく形成することができる。したがって、本半導体素子Ｘ１の製造方法では、バリアメタル層４０の中央部４０ｂにおけるリンリッチ部位４０Ａの厚さを小さくすることができるとともに、周縁部４０ｃにおけるリンリッチ部位４０Ａの厚さを中央部４０ｂに比べて大きく形成することができる。
また、第１実施形態の製造方法によれば、バリアメタル層４０とハンダバンプ５０との界面に相対的に脆い金属間化合物層６０（例えば（Ｃｕ，Ｎｉ）６Ｓｎ５）が不当に厚く形成されるのを低減することができる。これにより、製造される半導体素子Ｘ１の信頼性をより高めることができる。
＜第２実施形態＞
図６Ａは、本発明の第２実施形態に係る半導体素子Ｘ２の概略構成を示す要部断面図である。図６Ｂは、図６Ａの一部を拡大して示す断面図である。
半導体素子Ｘ２は、半導体素子Ｘ１のバリアメタル層４０に代えてバリアメタル層４１を有する点において、半導体素子Ｘ１と異なる。半導体素子Ｘ２の他の構成については、半導体素子Ｘ１に関して上述したのと同様である。
バリアメタル層４１は、パッシベーション層３０の開口部３０Ａにおける導電層２０上に形成されている。このバリアメタル層４１は、導電層２０に対して電気的に接続されている。第２実施形態におけるバリアメタル層４１は、第１リン含有率でリンを含有するニッケルの第１層４２と、第２リン含有率でリンを含有する第２層４３との積層構造である。この第２リン含有率は、第１リン含有率に比べて小さい。また、バリアメタル層４１は、その最上面４１ａがパッシベーション層３０の上面３０ａより上方に位置するように構成されている。ここで、第１リン含有率は、好ましくは、１０［ｗｔ％］未満に設定される。
また、第２実施形態におけるバリアメタル層４１の第１層４２および第２層４３は、好ましくは、開口部３０Ａ周縁のパッシベーション層３０上にも延在して形成されている。なお、バリアメタル層４１の第１層４２におけるリン含有率（第１リン含有率）は、例えば５［ｗｔ％］以上１０［ｗｔ％］未満（いわゆる、中リンニッケル）に設定される。この範囲におけるバリアメタル層４１の第１層４２の硬度は、例えばビッカース硬度で５００［ＨＶ］以上６００［ＨＶ］以下となる。また、バリアメタル層４１の第２層４３におけるリン含有率（第２リン含有率）は、例えば１［ｗｔ％］以上５［ｗｔ％］未満（いわゆる、低リンニッケル）に設定される。この範囲におけるバリアメタル層４１の第２層４３の硬度は、例えばビッカース硬度で７００［ＨＶ］以上１０００［ＨＶ］以下となる。
また、第２実施形態におけるバリアメタル層４１は、そのハンダバンプ５０側の表面部に、当該バリアメタル層４１を構成するニッケルの一部がハンダバンプ５０側に拡散することによって生じるリンリッチ部位４１Ａ（リン含有率が１０［ｗｔ％］以上の部位）がわずかに存在するように構成されている。
第２実施形態の半導体素子Ｘ２において、バリアメタル層４１は、リンリッチ部位４１Ａに比べてリン含有率が小さい、第１層４２と、第２層４３とを有している。この第１層４２は、第２層４３に比べてリン含有率が大きい。また、この第１層４２は、パッシベーション層３０の開口部３０Ａにおいて、第２層４３より導電層２０側に位置している。このように、導電層２０側に位置する第１層４２のリン含有率を第２層４３におけるリン含有率よりも大きくすることで、半導体素子Ｘ２では、バリアメタル層４１の耐食性をより高めることができる。また、半導体素子Ｘ２では、リン含有率が過度に小さくなることでバリアメタル層４１の硬度が不当に高まるのを低減し、パッシベーション層３０にクラックやチッピングが発生するのを低減することができる。したがって、半導体素子Ｘ２は、機械的な信頼性と、電気的な信頼性とを高める上で好適である。また、本構成は、リンリッチ層４１Ａの厚みが大きくなるのを低減するうえでも好適である。
また、図６Ａ等に示す半導体素子Ｘ２では、バリアメタル層４１の第１層４２が開口部３０Ａ周縁のパッシベーション層３０上にも形成されているので、ハンダバンプ５０の形成領域の周縁部４１ｃにおける耐食性の低下を充分に低減することができる。
以下に、第２実施形態に係る半導体素子Ｘ２の製造方法について、図７Ａ，図７Ｂを参照しつつ、説明する。半導体素子Ｘ２の製造方法は、半導体素子Ｘ２のバリアメタル層４１を形成するバリアメタル層形成工程において、半導体素子Ｘ１の製造方法と異なる。半導体素子Ｘ２の他の工程については、半導体素子Ｘ１の製造方法に関して上述したのと同様である。
＜バリアメタル層形成工程＞
まず、図７Ａに示すように、ジンケート処理が施された半導体基板１０の導電層２０上にバリアメタル層４１の第１層４２としての無電解ニッケルメッキ層を形成する。具体的には、まず、ジンケート処理が施された半導体基板１０を、第１無電解ニッケルめっき液中に所定時間浸漬する。この無電解ニッケルメッキ液中で、導電層２０の表面に形成された亜鉛膜の亜鉛と無電解ニッケルめっき液中のニッケルとを置換させ、その後にニッケルを堆積させることによって、該導電層２０上に無電解ニッケルメッキ層（バリアメタル層４１の第１層４２）が形成される。なお、第１無電解ニッケルめっき液としては、還元剤として次亜リン酸ナトリウムなどを含有するとともに、ニッケル塩として硫酸ニッケルや塩化ニッケルなどを含有する溶液などが挙げられる。この無電解ニッケルめっき液の中でもニッケル塩としては、半導体に対する影響を低減する観点から、硫酸ニッケルを含有する溶液が好ましい。また、第１無電解ニッケルめっき液の水素イオン指数（ｐＨ）の値は、無電解ニッケルめっきをより効率的に行う観点から、アンモニアなどのｐＨ調整剤によりｐＨの値を４以上５以下の範囲に調整するのが好ましい。
次に、図７Ｂに示すように、第１層４２上に第２層４３としての無電解ニッケルメッキ層を形成する。具体的には、第１無電解ニッケルめっき液に代えて第２無電解ニッケルめっき液を採用する以外は、上述のバリアメタル層４１の第１層４２の形成方法と同様である。第２無電解ニッケルめっき液としては、還元剤として次亜リン酸ナトリウムなどを含有するとともに、ニッケル塩として硫酸ニッケルや塩化ニッケルなどを含有する溶液などが挙げられる。この無電解ニッケルめっき液の中でもニッケル塩としては、半導体に対する影響を低減する観点から、硫酸ニッケルを含有する溶液が好ましい。また、第２無電解ニッケルめっき液は、第１無電解ニッケルめっき液とは異なり、析出するリンの割合が低減されるように調合されている。さらに、第２無電解ニッケルめっき液のｐＨの値は、無電解ニッケルめっきをより効率的に行う観点から、アンモニアなどのｐＨ調整剤によりｐＨの値を６〜７の範囲に調整するのが好ましい。
第２実施形態に係る半導体素子Ｘ２の製造方法は、第１実施形態の半導体素子Ｘ１の製造方法と同様の効果を奏する。
＜第３実施形態＞
図８は、本発明に係る第３実施形態の実装構造体Ｙの概略構成を示す要部断面図である。
この第３実施形態の実装構造体Ｙは、第１実施形態の半導体素子Ｘ１を回路基板８０に実装したものである。この実装構造体Ｙは、半導体素子Ｘ１と、回路基板８０とを備えている。なお、第３実施形態では、半導体素子Ｘ１を採用して例により説明するが、半導体素子Ｘ１を半導体素子Ｘ２に置き換えてもよい。
ここで、回路基板８０は、基板８１、回路パターン８２、パッド部８３、機能素子（図示せず）を有している。
基板８１は、回路パターン８２およびパッド部８３の支持母材として機能するものである。
回路パターン８２は、図示しない機能素子に電気的に接続されており、基板８１上に形成されている。回路パターン８２を形成する材料としては、例えばＡｌ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、およびＡｌ−Ｓｉ−Ｃｕなどの金属材料が挙げられる。
パッド部８３は、半導体素子Ｘ１の導電層２０に電気的に接続する機能を有する部位である。このパッド部８３は、回路パターン８２に電気的に接続されている。このパッド部８３にハンダバンプ６０を介して半導体素子Ｘ１が実装されている。
実装構造体Ｙは、半導体素子Ｘ１を実装しているので、半導体素子Ｘ１の有する効果を享受することができる。したがって、実装構造体では、機械的な信頼性および電気的な信頼性の両方を優れたものとすることができる。
以上、本発明の具体的な第１〜第３実施形態を示したが、本発明はこれに限定されるものではなく、発明の思想から逸脱しない範囲内で種々の変更が可能である。
本発明の第１実施形態に係る半導体素子Ｘ１は、バリアメタル層４０のリンリッチ部位４０Ａは、中央部４０ｂにおいて略均一な厚みを有している。本発明の半導体素子Ｘ１は、このような構造に限るものではない。例えば図９Ａ，図９Ｂに示したように、バリアメタル層４０のリンリッチ部位４０Ａが、所定の厚みを有する第１部位４０Ａｂ１と、該第１部位４０Ａｂ１に比べて厚みの小さい第２部位４０Ａｂ２とを中央部４０ｂに有していてもよい。
また、図１０Ａおよび図１０Ｂに示したように、バリアメタル層３０のリンリッチ部位４０Ａ以外の部位がリンリッチ部位４０Ａを貫通して金属間化合物層６０に接合されていてもよい。このような場合、この領域４０ｄにおいてバリアメタル層４０とハンダバンプ５０との接合部分における機械的強度をより高めることができるため、機械的な信頼性をより優れたものとすることができる。
本発明の第１実施形態に係る半導体素子Ｘ１は、リンリッチ部位４０Ａがバリアメタル層４０のハンダバンプ５０側に形成されている。本発明の半導体素子Ｘ１は、このような構造に限るものではなく、例えば図１１に示したように、リンリッチ部位４０Ａが周縁部４０ｃにのみ位置していてもよい。このような場合でも、半導体素子Ｘ１と同様の効果を奏することができる。加えて、このような場合には、中央部４０ｂにリンリッチ層４０Ａを設けない分、バリアメタル層４０とハンダバンプ６０との接合部分における機械的強度をより一層高めることができる。
以上の第１〜第３実施形態では、リンリッチ部位を有する半導体素子について説明した。
しかしながら、第１実施形態で説明した製造方法は、バリアメタル層４０にリンリッチ部位を持たない半導体素子の製造に適用してもよく、その場合、金属間化合物層６０の厚さを薄くできる。
以下、その具体的内容を第４実施形態として説明する。
＜第４実施形態＞
本発明に係る第４実施形態に係る半導体素子Ｘ３の製造方法は、バリアメタル層４０上に有機被膜７０を形成する有機被膜形成工程と、有機被膜７０の蒸発温度より低い融点のハンダペーストＰを有機被膜７０上に配置する導電性部材配置工程と、ハンダペーストＰを溶融させるとともに、有機被膜７０を揮発させて、バリアメタル層４０上にハンダバンプ５０を形成するバンプ形成工程とを含んでいる。
そのため、第４実施形態の製造方法では、ハンダペーストＰが溶融しても有機被膜７０が揮発するまでの間、ハンダペーストＰにバリアメタル層４０から該バリアメタル層４０の形成成分（例えばニッケル）が拡散するのを低減することができる。したがって、第４実施形態の製造方法では、バリアメタル層４０とハンダバンプ５０との界面に相対的に脆い金属間化合物層６０（例えば（Ｃｕ，Ｎｉ）６Ｓｎ５）が不当に厚く形成されるのを低減することができる。これにより、第４実施形態の製造方法によれば、製造される半導体素子Ｘ３の信頼性を高めることができる。
図１２は、第４実施形態の製造方法によって作製された半導体素子Ｘ３の概略構成を示す要部拡大断面図である。
また、第４実施形態の製造方法によると、バリアメタル層４０上に有機被膜７０が形成されているので、バリアメタル層４０としての無電解ニッケルめっき層上に酸化防止膜としての金層を設けることなく、無電解ニッケルメッキ層のみからなるバリアメタル層４０としても、その酸化を低減することができる。
さらに、第４実施形態の製造方法によると、バリアメタル層４０として金層を設けずに済むため、金層を構成する金がハンダバンプ５０に拡散してしまい、該ハンダバンプ５０の濡れ性が低下してしまうのを低減することができる。
本製造方法では、バリアメタル層４０上における有機被膜７０の全てを揮発させることが好ましく、有機被膜７０が不当に残留することに起因して、ハンダペーストＰの濡れ性が低下するのを低減することができる。
本製造方法では、バリアメタル層４０の全体を被覆するように有機被膜７０を形成するので、バリアメタル層４０の全体にわたって酸化を低減することができ、ハンダペーストＰに対する濡れ性低下を低減することができる。
本製造方法では、パッシベーション層３０における開口部３０Ａの周縁部上にもバリアメタル層４０を形成するので、導電層２０における腐食などの発生を低減することができる。
本製造方法では、バリアメタル層４０が無電解ニッケルめっきにより形成されるので、バリアメタル層４０を形成するニッケル成分が該バリアメタル層４０上に形成されるハンダバンプ５０側に拡散されるのを低減することができる。また、バリアメタル層４０がリンを含んでいるので、バリアメタル層４０を形成する無電解ニッケルめっきの耐食性を高めることができる。
また、第４実施形態の製造方法により作製された半導体素子Ｘ３において、ハンダバンプ５０とバリアメタル層４０との間には、ハンダバンプ５０を形成するハンダとバリアメタル層４０とを形成するニッケルとが拡散することにより形成される金属間化合物層６０が存在するが、その厚さは薄くできる。すなわち、その金属間化合物層６０の厚さは、不当に厚いもの（例えば４．０μｍ以上）ではなく、適切な接合を確保できる範囲で充分に薄いもの（例えば２．０［μｍ］以下）である。また、従来のように局所的に厚い箇所ができるのを低減することができるため、厚さの均一性もより高められている。なお、金属間化合物層６０を形成する材料としては、例えば（Ｃｕ，Ｎｉ）６Ｓｎ５が挙げられる。
以上、具体的な第４実施形態により本発明を示したが、本発明はこれに限定されるものではなく、発明の思想から逸脱しない範囲内で種々の変更が可能である。
例えば、第４実施形態の製造方法において、ハンダバンプ５０に有機被膜７０の揮発成分を含有させてもよい。このような製造方法においても、上述と同様の効果を奏する。また、この場合において有機被膜７０の揮発成分として脂環族アミンを含むようにすると、アミンを構成するＮがロジンフラックスと同様の機能を奏するため、ロジンフラックスを使用した場合と同様の効果を得ることができる。

Claims (6)

  1. 基板と、該基板上に設けられた導電層と、前記導電層上に設けられた開口部を有する保護層と、前記開口部において前記導電層に接合されたバリアメタル層と、該バリアメタル層上に形成された導電性バンプとを有しており、
    前記バリアメタル層は、リンを含有しており、かつ該リン含有率が他の部分より大きいリンリッチ部位を含んでおり、
    該リンリッチ部位は、前記導電性バンプ側の表面部に位置し、かつ前記導電性バンプの形成領域の周縁部における厚さが当該形成領域の中央部における厚さより大きいことを特徴とする半導体素子。
  2. 前記バリアメタル層と前記導電性バンプとの間に、前記バリアメタル層の構成材料と前記導電性バンプの構成材料とを含んでなる金属間化合物層を更に有しており、
    前記バリアメタル層は、前記リンリッチ部位以外の部位が前記リンリッチ部位を貫通して前記金属間化合物層に繋がっていることを特徴とする請求項１に記載の半導体素子。
  3. 基板と、該基板上に設けられた導電層と、前記導電層上に設けられた開口部を有する保護層と、前記開口部において前記導電層に接合されたバリアメタル層と、該バリアメタル層上に形成された導電性バンプとを有しており、
    前記バリアメタル層は、リンを含有しており、該リン含有率が他の部分より大きいリンリッチ部位を含んでおり、
    該リンリッチ部位は、前記導電性バンプ側の表面部に位置し、かつ前記導電性バンプの形成領域の周縁部のみに位置することを特徴とする半導体素子。
  4. 前記バリアメタル層は、前記開口部周縁の前記保護層上にも形成されていることを特徴とする請求項１から３のいずれかに記載の半導体素子。
  5. 前記バリアメタル層のリンリッチ部位以外の部位は、前記リンリッチ部位に比べてリン含有率が小さい、第１部位と、第２部位とを含んでおり、
    前記第１部位は、前記第２部位に比べてリン含有率が小さく、前記導電層側の表面部に位置していることを特徴とする請求項１から４のいずれかに記載の半導体素子。
  6. 請求項１から５のいずれかに記載の半導体素子と、配線電極を有する基体とを有し、
    前記基体上には、前記配線電極に電気的に接続されたパッド部を備え、
    該パッド部と、前記半導体素子の前記導電性バンプとが接合されていることを特徴とする実装構造体。
JP2009531227A 2007-09-04 2008-09-02 半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体 Active JP5113177B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009531227A JP5113177B2 (ja) 2007-09-04 2008-09-02 半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007228486 2007-09-04
JP2007228486 2007-09-04
JP2007281252 2007-10-30
JP2007281252 2007-10-30
PCT/JP2008/065739 WO2009031522A1 (ja) 2007-09-04 2008-09-02 半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体
JP2009531227A JP5113177B2 (ja) 2007-09-04 2008-09-02 半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体

Publications (2)

Publication Number Publication Date
JPWO2009031522A1 JPWO2009031522A1 (ja) 2010-12-16
JP5113177B2 true JP5113177B2 (ja) 2013-01-09

Family

ID=40428838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009531227A Active JP5113177B2 (ja) 2007-09-04 2008-09-02 半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体

Country Status (5)

Country Link
US (1) US8330271B2 (ja)
JP (1) JP5113177B2 (ja)
CN (1) CN101796622B (ja)
TW (1) TWI452638B (ja)
WO (1) WO2009031522A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847399B2 (en) * 2007-12-07 2010-12-07 Texas Instruments Incorporated Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
US8592995B2 (en) * 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
US9847308B2 (en) * 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
WO2011163599A2 (en) * 2010-06-24 2011-12-29 Indium Corporation Metal coating for indium bump bonding
US8259464B2 (en) * 2010-06-24 2012-09-04 Maxim Integrated Products, Inc. Wafer level package (WLP) device having bump assemblies including a barrier metal
US20120261812A1 (en) * 2011-04-14 2012-10-18 Topacio Roden R Semiconductor chip with patterned underbump metallization
US10784221B2 (en) * 2011-12-06 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of processing solder bump by vacuum annealing
WO2013101243A1 (en) 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
WO2013101241A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Organic thin film passivation of metal interconnections
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
KR102007780B1 (ko) * 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
KR20140019173A (ko) * 2012-08-06 2014-02-14 삼성전기주식회사 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US9230934B2 (en) 2013-03-15 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment in electroless process for adhesion enhancement
US9576923B2 (en) 2014-04-01 2017-02-21 Ati Technologies Ulc Semiconductor chip with patterned underbump metallization and polymer film
JP2016076533A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
TWI562255B (en) * 2015-05-04 2016-12-11 Chipmos Technologies Inc Chip package structure and manufacturing method thereof
US9786634B2 (en) * 2015-07-17 2017-10-10 National Taiwan University Interconnection structures and methods for making the same
JP6519407B2 (ja) * 2015-08-26 2019-05-29 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP6639188B2 (ja) * 2015-10-21 2020-02-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および製造方法
US10586782B2 (en) * 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
WO2020085380A1 (ja) * 2018-10-25 2020-04-30 株式会社村田製作所 電子部品モジュール及び電子部品モジュールの製造方法
US11322465B2 (en) * 2019-08-26 2022-05-03 Cirrus Logic, Inc. Metal layer patterning for minimizing mechanical stress in integrated circuit packages
US10991668B1 (en) * 2019-12-19 2021-04-27 Synaptics Incorporated Connection pad configuration of semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203925A (ja) * 2000-12-28 2002-07-19 Fujitsu Ltd 外部接続端子及び半導体装置
JP2005101469A (ja) * 2003-09-26 2005-04-14 Kyocera Corp 半導体素子及びその製造方法
JP2006147952A (ja) * 2004-11-22 2006-06-08 Kyocera Corp 半導体素子及び半導体素子実装基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720963B2 (ja) * 2001-03-09 2011-07-13 ミネベア株式会社 軸流ファンモータ
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
JP2004273959A (ja) 2003-03-11 2004-09-30 Seiko Epson Corp 半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器
TWI347643B (en) * 2007-06-13 2011-08-21 Advanced Semiconductor Eng Under bump metallurgy structure and die structure using the same and method of manufacturing die structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203925A (ja) * 2000-12-28 2002-07-19 Fujitsu Ltd 外部接続端子及び半導体装置
JP2005101469A (ja) * 2003-09-26 2005-04-14 Kyocera Corp 半導体素子及びその製造方法
JP2006147952A (ja) * 2004-11-22 2006-06-08 Kyocera Corp 半導体素子及び半導体素子実装基板

Also Published As

Publication number Publication date
US20100252926A1 (en) 2010-10-07
JPWO2009031522A1 (ja) 2010-12-16
US8330271B2 (en) 2012-12-11
CN101796622B (zh) 2011-12-28
TW200915457A (en) 2009-04-01
WO2009031522A1 (ja) 2009-03-12
TWI452638B (zh) 2014-09-11
CN101796622A (zh) 2010-08-04

Similar Documents

Publication Publication Date Title
JP5113177B2 (ja) 半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体
JP4334647B2 (ja) 半導体デバイス上に導電性バンプを形成する方法
KR100772920B1 (ko) 솔더 범프가 형성된 반도체 칩 및 제조 방법
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
KR100708279B1 (ko) 외부 접속 단자 및 반도체 장치
JP4327656B2 (ja) 半導体装置
US7863741B2 (en) Semiconductor chip and manufacturing method thereof
US20100213608A1 (en) Solder bump UBM structure
CN103123916B (zh) 半导体器件、电子器件以及半导体器件制造方法
JP2007049103A (ja) 半導体チップおよびその製造方法、ならびに半導体装置
KR102210802B1 (ko) 반도체 장치 및 그 제조 방법
US20060087039A1 (en) Ubm structure for improving reliability and performance
US20080251916A1 (en) UBM structure for strengthening solder bumps
JP2012114256A (ja) はんだバンプの製造方法、及び半導体装置
US8071472B2 (en) Semiconductor device with solder balls having high reliability
US20050042872A1 (en) Process for forming lead-free bump on electronic component
JP2001060760A (ja) 回路電極およびその形成方法
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
JP7083648B2 (ja) 半導体装置の製造方法
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JP5258260B2 (ja) 半導体素子及び該半導体素子の実装構造体
JP2011044571A (ja) 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法
JP2008078482A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5113177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150