JP5112794B2

JP5112794B2 - 半導体装置の製造方法

Info

Publication number: JP5112794B2
Application number: JP2007237913A
Authority: JP
Inventors: 正信畠中
Original assignee: Ulvac Inc
Current assignee: Ulvac Inc
Priority date: 2007-09-13
Filing date: 2007-09-13
Publication date: 2013-01-09
Anticipated expiration: 2027-09-13
Also published as: JP2009071040A

Description

本発明は、半導体装置の製造方法に関する。

半導体装置では、微細化や多層化の進展に伴い、電流密度の増加によるエレクトロマイクレーション（ＥＭ：Electro migration ）が深刻化する。高いＥＭ耐性を有する銅（Ｃｕ）の多層配線技術は、半導体装置を高集積化させる上で不可欠である。

Ｃｕ配線の製造工程には、配線形状に応じたトレンチを予め絶縁層に形成し、該トレンチにＣｕを充填して配線を形成する、いわゆるダマシン（Damascene ）法が利用される。さらに、Ｃｕ配線の製造工程には、配線用のトレンチにビアホール（Via-Hole ）を予め
形成し、トレンチとビアホールの双方にＣｕを充填して配線とビアコンタクトを同時に形成する、いわゆるデュアルダマシン（Dual-Damascene ）法が利用される。

ダマシンプロセス後のＣｕ配線には、Ｃｕ配線とＣｕ配線上の絶縁層（例えば、低誘電率膜：Low-k 膜）との間にＳｉＣやＳｉＮ等のキャップ層が積層される。キャップ層は、Ｃｕ配線表面の酸化防止膜、Ｃｕの拡散防止膜、ビアホールのエッチストップ膜として機能する。一方、これらＳｉＣやＳｉＮ等の絶縁膜からなるキャップ層は、Ｃｕ配線との間の密着性が弱いために、Ｃｕ配線の信頼性を低下させる。また、ビアホール形成時のエッチング工程を複雑にして、半導体装置の生産性を損なう。

そこで、Ｃｕ多層配線技術では、上記の問題を解消させるため、従来から、Ｃｕ配線上のキャップ層に金属材料を適用する提案がなされている。金属材料からなるキャップ層（以下単に、メタルキャップ層という。）は、Ｃｕ配線との間の密着性が高いこと、比抵抗値が低いこと、バリア性が高いこと（Low-k 膜からの水分やＣｕ配線からのＣｕ原子に対するバリア性が高いこと）、Ｃｕ配線上にのみ形成される選択性を有すること、が要求される。

特許文献１は、無電解メッキ法を利用し、Ｃｕ配線表面に選択的にコバルトタングステンリン（ＣｏＷＰ）を析出させ、さらに、ＣｏＷＰ層の表面をサリサイド化してメタルキャップ層を形成させる。これにより、メタルキャップ層としての密着性、導電性、バリア性、成膜選択性を満たすことができ、かつ、メタルキャップ層の耐酸化性を向上させることができる。

一方、特許文献２は、メタルキャップ層の材料として、窒化ジルコニウム（ＺｒＮ）や窒化ジルコニウム化合物等を用い、Ｃｕ配線を含む基板の表面全体に、メタルキャップ層を形成させる。そして、Ｃｕ配線上のメタルキャップ層の領域に、導電性が選択的に与えられて、反対に、絶縁層上のメタルキャップ層の領域に、絶縁性が与えられる。これによれば、上記の成膜選択性を要することなく、基板全体のメタルキャップ層が、メタルキャップ層に要求される上記の機能を発現する。
特開２００２−４３３１５号公報特開２００３−１７４９６号公報

特許文献１の技術は、成膜選択性を得るために無電解メッキ法を利用する。無電解メッキ法においては、ＣｏＷＰ層の形状や膜厚が薬液の濃度や酸化還元雰囲気等の影響を大き
く受けるため、ＣｏＷＰ層の析出状況がＣｕ配線の粗密、表面積、形状等に応じて大きく変動し、これによって、隣接するＣｏＷＰ層の短絡やＣｕ配線の被覆不良を招いてしまう。しかも、表面反応を利用する無電解メッキ法は、成膜選択性を実現させるために、Ｃｕ配線の表面やLow-k 膜の表面等、薬液に浸漬させる表面を極めて清浄な状態にさせる必要がある。そのため、基板表面の清浄化の分だけ生産工程の工程数が増大し、半導体装置の生産性が損なわれてしまう。

一方、特許文献２の技術は、メタルキャップ層の製造方法として、ＣＶＤ法、スパッタ法、蒸着法等を挙げる一方、その詳細については、ＣＶＤ法でテトラキスジエチルアミノジルコニウム（ＴＤＥＭＡ）を用いる点だけを開示している。本願発明者らによる実験によれば、ＴＤＥＭＡを用いるＣＶＤ法では、成膜原料が化学的に不安定であるため、パウダー状のＺｒＮや副生成物等が成膜室や排気ラインに多量に発生して、半導体装置のパーティクルレベルを著しく増大させてしまう。

上記の問題は、成膜材料としてＺｒＮからなるターゲットを用い、該ターゲットをスパッタするスパッタ法によって解決可能と考えられる。しかし、ターゲットの材料としてＺｒＮを用いると、Ｚｒ元素とＮ元素のスパッタ効率が異なるために、ターゲットの組成比を成膜ごとに変動させてしまう。ＺｒＮ膜の組成比は、ターゲットの組成比を転写するため、独立して調整させ難く、この結果、ターゲットの組成比と同じく、成膜ごとに変動してし、常にメタルキャップ層として機能するＺｒＮ膜を成膜するのが困難である。

また、Ｚｒからなるターゲットを用い、Ｎガスで該ターゲットをスパッタして成膜する、いわゆる反応性スパッタ法も考えられるが、これによっても絶縁層上における絶縁性が損なわれ、メタルキャップ層として機能するＺｒＮ膜を成膜できない。

本願発明は、上記問題を解決するためになされたものであって、パーティクルの発生や組成比の変動を抑制させるメタルキャップ層の製造工程を提供し、半導体装置の信頼性と生産性を向上させた半導体装置の製造方法を提供することを目的とする。

本発明者らは、メタルバリアの材料を検討する中で、ホウ素（Ｂ）を含有するＺｒＮ膜（以下単に、ＺｒＢＮ膜という。）が、ＺｒＮ膜と同じく、金属配線に対し良好な密着性と高いバリア性を有し、かつ、その導電性に対して高い下地依存性を有することを見出した。そして、本発明者らは、このＺｒＢＮ膜を、多元ターゲットのスパッタ法、あるいは、反応性のスパッタ法によって成膜させることにより、安定した成膜系を構築できることを見出した。

上記目的を達成するために、請求項１に記載の半導体装置の製造方法は、基板表面に形成された絶縁層の表面と、前記絶縁層の凹部に埋め込まれて前記絶縁層の表面と略同一面を形成する金属層の表面とに、メタルキャップ層を成膜する半導体装置の製造方法であって、チャンバ本体と、前記チャンバ本体の成膜室に設けられて基板を載置するステージと、窒化ジルコニウム（ＺｒＮ）を主成分とするターゲットを有する第１カソードと、窒化ホウ素（ＢＮ）を主成分とするターゲットを有する第２カソードと、前記第１カソードと前記第２カソードに電力を印加する電源と、前記成膜室にスパッタガスを供給する供給手段と、前記電源と前記供給手段を駆動制御する制御部と、を備える成膜装置を用い、前記制御部による制御によって、前記第１カソードのターゲットと前記第２カソードのターゲットとを同時にスパッタさせて、前記絶縁層の表面と前記金属層の表面とに、ＺｒＢＮを主成分とする前記メタルキャップ層を成膜させること、を要旨とする。

この構成によれば、メタルキャップ層の原料が、第１カソードのターゲットと、第２カソードのターゲット、すなわち、固体原料で構成されるため、原料の化学的安定化を図る
ことができ、ひいては、パーティクルの低減を図ることができる。また、メタルキャップ層の組成比が、各ターゲットのスパッタ量によって規定されるため、化学的な反応を利用してＺｒＢＮを成膜する場合に比べて、ＺｒＢＮの組成比の範囲を拡張させることができ、しかも、ＺｒＢＮの組成比に対して、より高い再現性を与えることができる。この結果、メタルキャップ層の製造工程におけるパーティクルの発生や組成比の変動を抑制させることができ、ひいては、半導体装置の信頼性と生産性を向上させることができる。

上記したように、本発明によれば、メタルキャップ層の製造工程におけるパーティクルの発生や組成比の変動を抑制させて、半導体装置の信頼性と生産性を向上させた半導体装置の製造方法を提供することができる。

（第一実施形態）
以下、本発明を具体化した第一実施形態を利用して製造した半導体装置について説明する。半導体装置は、例えば、各種ＲＡＭや各種ＲＯＭを含むメモリ、ＭＰＵや汎用ロジックを含むロジック等である。図１は、半導体装置を説明する要部断面図である。

（半導体装置１０）
図１において、半導体装置１０の基板Ｓは、薄膜トランジスタＴｒと、薄膜トランジスタＴｒを覆う第１絶縁層１１とを有する。第１絶縁層１１としては、例えば、例えば、リンを添加したシリコン酸化膜（ＰＳＧ）やリン及びボロンを添加したシリコン酸化膜（ＢＰＳＧ）等を用いることができる。第１絶縁層１１は、薄膜トランジスタＴｒの拡散層Ｓａに対応するコンタクトホールＨを有し、コンタクトホールＨの内部には、拡散層Ｓａに接続するコンタクトプラグＰが充填されている。

第１絶縁層１１は、コンタクトホールＨから上方に拡開する凹部（以下単に、第１トレンチ１１ａという。）を有し、第１トレンチ１１ａの内部には、第１配線１２が充填されている。第１配線１２としては、例えば、窒化タンタルや窒化チタンからなる第１バリア層１２ａと、銅からなる第１内部配線１２ｂとからなる積層構造を用いることができる。

第１絶縁層１１と第１配線１２の上面は、共通する第１メタルキャップ層（以下単に、第１キャップ層１３という。）に覆われている。第１キャップ層１３は、窒化ホウ化ジルコニウム（ＺｒＢ_ｘＮ_ｙ：ｘ及びｙは、それぞれ組成比であって、例えば、１≦ｘ≦２．５、２≦ｘ＋ｙ≦８である。）を主成分にして耐酸化性を有する層であり、下地の導電性に応じた導電性を有する。第１キャップ層１３は、例えば、組成式がＺｒＢ_２．１Ｎ_２．５で表される膜であって、第１配線１２と接触する領域（図１の濃いドットで示す領域）で５〜８［μΩ・ｃｍ］の比抵抗値を有し、第１絶縁層１１と接触する領域（図１の薄い
ドットで示す領域）で∞の比抵抗値を有する。

ここで、第１配線１２と接触する第１キャップ層１３の領域を、第１導電領域１３ａという。また、第１絶縁層１１と接触する第１キャップ層１３の領域を、第１絶縁領域１３ｂという。

第１キャップ層１３は、水分に対して高いバリア性を有し、その第１導電領域１３ａと第１バリア層１２ａによって第１内部配線１２ｂを囲い、第１内部配線１２ｂの酸化を抑制する。第１キャップ層１３は、その第１導電領域１３ａと第１配線１２との間の高い密着性によって第１配線１２のマイグレーションを抑制し、その第１導電領域１３ａの高いバリア性によって第１配線１２の金属拡散を抑制する。また、第１キャップ層１３は、その第１絶縁領域１３ｂによって第１絶縁層１１の上面を覆い、第１絶縁層１１の吸湿を抑制する。

第１キャップ層１３は、第１導電領域１３ａで高い導電性を有し、かつ、第１絶縁領域１３ｂで高い絶縁性を有する。このため、第１キャップ層１３は、第１配線１２の粗密、表面積、形状等に関わらず、第１配線１２と接続する第１導電領域１３ａでのみ導電性を発現し、かつ、第１絶縁層１１と接続する第１絶縁領域１３ｂで絶縁性を発現する。

これによって、第１キャップ層１３は、互いに隣接する第１配線１２の間の短絡を確実に回避させることができる。また、第１キャップ層１３は、第１絶縁層１１の上面と第１配線１２の上面の全体に形成されるため、各第１配線１２上の膜厚差を抑えることができ、第１配線１２の被覆不良を確実に回避させることができる。

第１キャップ層１３の上面は、第２絶縁層２１によって覆われている。第２絶縁層２１としては、例えば、有機シリカガラスや多孔質のシリカガラス等の低誘電率膜（以下単に、Low-k 膜という。）を用いることができる。第２絶縁層２１は、第１導電領域１３ａに達する凹部（以下単に、ビアホール２１ａという。）と、そのビアホール２１ａから上方に向かって拡開する凹部（以下単に、第２トレンチ２１ｂという。）を有する。ビアホール２１ａと第２トレンチ２１ｂの内部には、ビアプラグを含む第２配線２２が充填されている。

第２配線２２としては、例えば、窒化タンタルや窒化チタンからなる第２バリア層２２ａと、銅からなる第２内部配線２２ｂとからなる積層構造を用いることができる。第２配線２２は、第１キャップ層１３を挟んで第１配線１２と接続し、第１キャップ層１３の第１導電領域１３ａを介して第１配線１２と電気的に接続する。

第２絶縁層２１と第２配線２２の上面は、共通する第２メタルキャップ層（以下単に、第２キャップ層２３という。）に覆われている。第２キャップ層２３は、第１キャップ層１３と同じく、ＺｒＢＮを主成分にして耐酸化性を有する層であり、下地の導電性に応じた導電性を有する。第２キャップ層２３は、例えば、組成式がＺｒＢ_１．８９Ｎ_３．４１で表される膜であって、第２配線２２と接触する領域（図１の濃いドットで示す領域）で５〜８［μΩ・ｃｍ］の比抵抗値を有し、第２絶縁層２１と接触する領域（図１の薄いドットで示す領域）で∞の比抵抗値を有する。

ここで、第２配線２２と接触する第２キャップ層２３の領域を、第２導電領域２３ａという。また、第２絶縁層２１と接触する第２キャップ層２３の領域を、第２絶縁領域２３ｂという。

第２キャップ層２３は、水分に対し高いバリア性を有し、その第２導電領域２３ａと、
第２バリア層２２ａによって第２内部配線２２ｂを囲い、第２内部配線２２ｂの酸化を抑制する。また、第２キャップ層２３は、その第２絶縁領域２３ｂによって第２絶縁層２１の上面を覆い、第２絶縁層２１の吸湿を抑制してlow-k 膜の誘電率を安定させる。第２キャップ層２３は、第２配線２２に対する高い密着性と高いバリア性とによって、第２配線２２の金属拡散や第２配線２２のマイグレーションを防止する。

第２キャップ層２３は、第１キャップ層１３と同じく、第２導電領域２３ａで高い導電性を有し、かつ、第２絶縁領域２３ｂで高い絶縁性を有する。このため、第２キャップ層２３は、第２配線２２の粗密、表面積、形状等に関わらず、第２配線２２と接続する第２導電領域２３ａでのみ導電性を発現し、かつ、第２絶縁層２１と接続する第２絶縁領域２３ｂで絶縁性を発現する。

これにより、第２キャップ層２３は、互いに隣接する第２配線２２間の短絡を確実に回避させることができる。また、第２キャップ層２３は、第２絶縁層２１の上面と第２配線２２の上面の全体に形成されるため、各第２配線２２上の膜厚差を抑えることができ、第２配線２２の被覆不良を確実に回避させることができる。

（成膜装置３０）
次に、上記半導体装置の製造装置としての成膜装置３０について説明する。
図２において、成膜装置３０は、ロードロックチャンバ（以下単に、ＬＬチャンバ３１という。）と、ＬＬチャンバ３１に連結される搬送チャンバ３２と、搬送チャンバ３２に連結される４つの成膜チャンバ３３とを有している。ＬＬチャンバ３１、搬送チャンバ３２、及び各成膜チャンバ３３は、それぞれ解除可能に連通し、共通する真空系を形成可能にする。これら成膜装置３０の各チャンバ３１，３２，３３は、図示しない制御部に電気的に接続されて、各種の処理、例えば、基板Ｓの搬送処理や基板Ｓの成膜処理などを実行する。

ＬＬチャンバ３１は、対応する真空槽に複数の基板Ｓを収容し、基板Ｓの成膜処理を開始するとき、複数の基板Ｓをそれぞれ搬送チャンバ３２に搬入する。また、ＬＬチャンバ３１は、基板Ｓの成膜処理を終了するとき、成膜処理後の基板Ｓを収容して大気開放し成膜装置３０の外部に搬出する。

搬送チャンバ３２は、対応する真空槽に搬送ロボット３２ａを搭載し、基板Ｓの成膜処理を開始するとき、成膜処理前の基板Ｓを、ＬＬチャンバ３１内から搬送チャンバ３２内に搬入し、各成膜チャンバ３３に搬出する。また、搬送チャンバ３２は、基板Ｓの成膜処理を終了するとき、成膜処理後の基板Ｓを、各成膜チャンバ３３内から搬送チャンバ３２内に搬入し、ＬＬチャンバ３１に搬出する。

各成膜チャンバ３３は、それぞれスパッタ法を用いてＺｒＢＮ膜を成膜するチャンバである。各成膜チャンバ３３は、それぞれ基板Ｓの成膜処理を実行するとき、基板Ｓを搬送チャンバ３２内から成膜チャンバ３３内に搬入し、基板Ｓの表面にＺｒＢＮ膜、すなわち上記第１キャップ層１３又は上記第２キャップ層２３を成膜する。

（成膜チャンバ３３）
図３において、成膜チャンバ３３は、搬送チャンバ３２に連結された真空槽（チャンバ本体３５）を有し、搬送チャンバ３２が搬出する基板Ｓをチャンバ本体３５の内部に搬入する。チャンバ本体３５は、ガスライン３６を介して、供給手段としてのマスフローコントローラＭＦＣに連結されて、所定の流量のアルゴン（Ａｒ）と窒素（Ｎ_２）が供給される。チャンバ本体３５は、排気ライン３７を介して、ターボ分子ポンプやロータリポンプ等からなる排気システムＰＳに連結されて、チャンバ内の圧力を所定圧力に減圧する。

チャンバ本体３５の内部には、基板ホルダ３８が配設されて、搬送チャンバ３２が搬出する基板Ｓを載置して位置決め固定する。基板ホルダ３８は、チャンバ本体３５の下側でホルダモータ３９の駆動軸に連結されて、載置する基板Ｓの中心軸Ａを回転中心にして基板Ｓをその周方向に回転する。基板Ｓの回転数は、例えば、１０ｒｐｍ〜２４０ｒｐｍである。

基板ホルダ３８の斜め上方には、一対のカソード（以下単に、第１カソード４０ａと第２カソード４０ｂという。）が配設されている。第１カソード４０ａは、対応する第１バッキングプレート４１ａ、第１ターゲット４２ａ、第１磁気回路４３ａ、第１カソードモータ４４ａを有し、第２カソード４０ｂは、対応する第２バッキングプレート４１ｂ、第２ターゲット４２ｂ、第２磁気回路４３ｂ、及び第２カソードモータ４４ｂを有する。

各カソード４０ａ，４０ｂは、それぞれ対応するバッキングプレート４１ａ，４１ｂの下側に、対応するターゲット４２ａ，４２ｂを搭載する。各カソード４０ａ，４０ｂは、それぞれ対応するターゲット４２ａ，４２ｂの内表面の法線（図３における一点鎖線）を、基板Ｓの法線（中心軸Ａ）に対して所定の角度だけ傾斜させる。

各カソード４０ａ，４０ｂは、各バッキングプレート４１ａ，４１ｂを介して、対応する外部電源に接続される。各外部電源は、それぞれ対応するターゲット４２ａ，４２ｂに対して、所定の高周波電力（例えば、２（W/cm² ）〜４（W/cm² ）の高周波電力）を供給する。

第１ターゲット４２ａは、窒化ジルコニウム（ＺｒＮ）を主成分とするターゲットであって、例えば、直径が６インチの円盤状に形成されている。また、第２ターゲット４２ｂは、窒化ホウ素（ＢＮ）を主成分とするターゲットであって、第１ターゲット４２ａと同じく、例えば、直径が６インチの円盤状に形成されている。第２ターゲット４２ｂの組成比は、第１ターゲット４２ａの組成比と、各キャップ層１３，２３の組成比に基づいて規定される値であって、例えば、各キャップ層１３，２３の組成比が、ＺｒＢ_１．８９Ｎ_３．４１となるように規定されている。

各カソード４０ａ，４０ｂは、それぞれ対応するバッキングプレート４１ａ，４１ｂの上側に、対応する磁気回路４３ａ，４３ｂを搭載している。各磁気回路４３ａ，４３ｂは、それぞれ対応するターゲット４２ａ，４２ｂの内表面に沿ってマグネトロン磁場を形成し、ターゲット４２ａ，４２ｂをスパッタするとき、ターゲット４２ａ，４２ｂの近傍に高密度のプラズマを生成する。各磁気回路４３ａ，４３ｂは、それぞれ対応するカソードモータ４４ａ，４４ｂの出力軸に駆動連結されて、カソードモータ４４ａ，４４ｂが駆動するとき、対応するターゲット４２ａ，４２ｂの面方向に沿って回転する。各磁気回路４３ａ，４３ｂの回転数は、例えば、１０ｒｐｍ〜２４０ｒｐｍであり、より好ましくは、６０ｒｐｍ〜１２０ｒｐｍである。また、各磁気回路４３ａ，４３ｂの回転数は、各磁気回路４３ａ，４３ｂの回転が基板Ｓと同期しない回転数が好ましい。

基板ホルダ３８の周囲には、チャンバ本体３５の内部の略全体にわたり、防着板４５が配設されている。防着板４５は、第１ターゲット４２ａと第２ターゲット４２ｂに対向する領域に、それぞれ第１開口４５ａと第２開口４５ｂを有する。

各カソード４０ａ，４０ｂは、それぞれ対応する外部電源が所定の電力を出力するとき、各開口４５ａ，４５ｂを介して、対応するターゲット４２ａ，４２ｂをスパッタさせて、各ターゲット４２ａ，４２ｂからのスパッタ粒子を、回転する基板Ｓの表面に対して斜
めに入射させる。また、各カソード４０ａ，４０ｂは、それぞれ対応する外部電源が所定の電力を出力するとき、スパッタ粒子のチャンバ内側壁への付着を防着板４５によって抑制する。

各カソードモータ４４ａ，４４ｂは、それぞれ対応する磁気回路４３ａ，４３ｂが回転するとき、各ターゲット４２ａ，４２ｂのエロージョンを、その内表面の全体に形成させてスパッタリングの均一性を確保する。また、各カソードモータ４４ａ，４４ｂは、それぞれ対応する磁気回路４３ａ，４３ｂが基板Ｓに対して非同期回転するとき、各ターゲット４２ａ，４２ｂのエロージョンが基板Ｓに転写されることを抑制する。

この際、第１カソード４０ａは、ＺｒＮを主成分とするスパッタ粒子を、供給電力に応じたスパッタ量で基板Ｓの上に堆積させる。また、第２カソード４０ｂは、ＢＮを主成分とするスパッタ粒子を、供給電力に応じたスパッタ量で基板Ｓの上に堆積させる。

これによって、成膜チャンバ３３は、第１カソード４０ａへの供給電力と、第２カソード４０ｂへの供給電力とに応じた組成比でＺｒＢＮ膜を成膜させることができるため、化学的な反応を利用してＺｒＢＮを成膜する場合に比べて、ＺｒＢＮの組成比の範囲を拡張させることができる。また、成膜チャンバ３３は、各供給電力の調整によって、ＺｒＢＮ膜の組成比を調整させることができるため、ＺｒＢＮの組成比に対して、より高い再現性を与えることができる。しかも、成膜チャンバ３３は、固体原料を用いてＺｒＢＮ膜を形成させることができるため、原料の化学的安定化を図ることができ、パーティクルの低減を図ることができる。

（半導体装置１０の製造方法）
次に、上記成膜装置３０を用いた半導体装置１０の製造方法について説明する。
まず、図１に示すように、基板Ｓの表面に、薄膜トランジスタＴｒを形成し、薄膜トランジスタＴｒを覆う第１絶縁層１１と、第１絶縁層１１のコンタクトホールＨを充填するコンタクトプラグＰを形成する。また、フォトリソグラフィ技術とエッチング技術を用いて、コンタクトホールＨの上方に第１トレンチ１１ａを形成し、スパッタリング技術を用いて、第１トレンチ１１ａの内側面を含む基板Ｓの全体に第１バリア層１２ａを形成する。続いて、無電解メッキ技術あるいはＣＶＤ技術を用いて、第１バリア層１２ａの表面に銅のメッキシード層を形成し、電解メッキ技術を用いて、基板Ｓの全体に銅を析出させて第１内部配線１２ｂを形成する。そして、ＣＭＰ技術を用いて、第１バリア層１２ａ及び第１内部配線１２ｂを研磨して第１配線１２を形成する。

第１配線１２を形成すると、基板Ｓを成膜装置３０のＬＬチャンバ３１にセットして、メタルキャップ層の成膜処理を実行する。
すなわち、成膜装置３０は、成膜チャンバ３３の排気システムＰＳを駆動し、チャンバ本体３５の内部空間を所定の圧力（例えば、０．１Ｐａ）にまで減圧する。また、成膜装置３０は、搬送ロボット３２ａを駆動し、ＬＬチャンバ３１の基板Ｓを成膜チャンバ３３に搬送する。

続いて、成膜装置３０は、マスフローコントローラＭＦＣを駆動し、チャンバ本来３５の内部空間に、所定の流量（例えば、２０ｓｃｃｍ）のＡｒガスと、所定の流量（例えば、１５ｓｃｃｍ）のＮ_２ガスを供給し、内部空間を所定の圧力（例えば、０．５Ｐａ）に維持する。また、成膜装置３０は、基板ホルダ３８と各カソードモータ４４ａ，４４ｂを駆動し、基板Ｓ、第１ターゲット４２ａ、及び第２ターゲット４２ｂを回転させる。

そして、成膜装置３０は、第１カソード４０ａと第２カソード４０ｂの外部電源を駆動
し、第１ターゲット４２ａと第２ターゲット４２ｂをスパッタして所定の組成比からなるＺｒＢＮ膜を第１キャップ層１３として成膜する。これによって、所望の組成比でＺｒＢＮ膜を成膜させることができるため、第１キャップ層１３の組成比に対して、より高い再現性を与えることができる。また、化学的に安定な原料によってＺｒＢＮ膜を成膜させるため、第１キャップ層１３の形成工程において、パーティクルの低減を図ることができる。

第１キャップ層１３を形成すると、ＣＶＤ技術又はスピンコート技術を用いて、第１キャップ層１３の表面に第２絶縁層２１を積層し、フォトリソグラフィ技術とエッチング技術を用いて、第２絶縁層２１にビアホール２１ａと第２トレンチ２１ｂを形成する。また、スパッタリング技術を用いて、ビアホール２１ａと第２トレンチ２１ｂの内側面を含む基板Ｓの全体に第２バリア層２２ａを形成する。続いて、無電解メッキ技術あるいはＣＶＤ技術を用いて、第２バリア層２２ａの表面に銅のメッキシード層を形成し、電解メッキ技術を用いて、基板Ｓの全体に銅を析出させて第２内部配線２２ｂを形成する。そして、ＣＭＰ技術を用いて、第２バリア層２２ａ及び第２内部配線２２ｂを研磨して第２配線２２を形成する。

第２配線２２を形成すると、基板Ｓを成膜装置３０に搬送し、基板Ｓを成膜装置３０のＬＬチャンバ３１にセットして、メタルキャップ層の成膜処理を実行する。すなわち、上記第１キャップ層１３と同じく、基板Ｓの表面全体に、共通するＺｒＢＮ膜を積層して第２キャップ層２３を形成する。これによって、所望の組成比でＺｒＢＮ膜を成膜させることができるため、第２キャップ層２３の組成比に対して、より高い再現性を与えることができる。また、化学的に安定な原料によってＺｒＢＮ膜を成膜させるため、第２キャップ層２３の形成工程において、パーティクルの低減を図ることができる。ひいては、半導体装置１０の信頼性と生産性を向上させることができる。

上記実施形態によれば、以下の効果を奏する。
（１）上記実施形態において、成膜チャンバ３３は、第１カソード４０ａと第２カソード４０ｂを備え、各カソード４０ａ，４０ｂに、それぞれＺｒを含む第１ターゲット４２ａと、ＢＮを主成分とする第２ターゲット４２ｂを搭載する。そして、成膜チャンバ３３は、各外部電源を駆動して第１ターゲット４２ａと第２ターゲット４２ｂとを同時にスパッタし、第１絶縁層１１の表面と第１配線１２の表面、又は、第２絶縁層２１の表面と第２配線２２の表面に、ＺｒＢＮを主成分とするメタルキャップ層を成膜させる。

したがって、各キャップ層１３，２３の原料が固体で構成されるため、原料の化学的安定化を図ることができ、ひいては、パーティクルの低減を図ることができる。また、各キャップ層１３，２３の組成比が、各ターゲット４２ａ，４２ｂのスパッタ量によって規定されるため、化学的な反応を利用してＺｒＢＮを成膜する場合に比べて、ＺｒＢＮの組成比の範囲を拡張させることができ、しかも、ＺｒＢＮの組成比に対して、より高い再現性を与えることができる。

この結果、各キャップ層１３，２３の製造工程におけるパーティクルの発生や組成比の変動を抑制させることができ、ひいては、半導体装置１０の信頼性と生産性を向上させることができる。

（２）上記実施形態において、第１ターゲット４２ａはＺｒＮを主成分とする。したが
って、第１ターゲット４２ａが、ＺｒＢＮの構成元素を主成分とするため、ＺｒＢＮに対して、より高い純度を与えることができる。

尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態において、マスフローコントローラＭＦＣは、ＡｒとＮ_２を供給するが、これに限らず、例えば、Ａｒのみを供給する構成であってもよい。

本発明の半導体装置を示す要部断面図。半導体装置の製造装置を模式的に示す平面図。成膜チャンバを示す概略断面図。

符号の説明

ＭＦＣ…供給手段としてのマスフローコントローラ、Ｓ…基板、１０…半導体装置、１
１…絶縁層を構成する第１絶縁層、１２…金属層を構成する第１配線、１３…メタルキャップ層を構成する第１メタルキャップ層、２１…絶縁層を構成する第２絶縁層、２２…金属層を構成する第２配線、２３…メタルキャップ層を構成する第２メタルキャップ層、３０…半導体装置の製造装置としての成膜装置、４０ａ…第１カソード、４０ｂ…第２カソード、４２ａ…第１ターゲット、４２ｂ…第２ターゲット。

Claims

基板表面に形成された絶縁層の表面と、前記絶縁層の凹部に埋め込まれて前記絶縁層の表面と略同一面を形成する金属層の表面とに、メタルキャップ層を成膜する半導体装置の製造方法であって、
チャンバ本体と、
前記チャンバ本体の成膜室に設けられて基板を載置するステージと、
窒化ジルコニウム（ＺｒＮ）を主成分とするターゲットを有する第１カソードと、
窒化ホウ素（ＢＮ）を主成分とするターゲットを有する第２カソードと、
前記第１カソードと前記第２カソードに電力を印加する電源と、
前記成膜室にスパッタガスを供給する供給手段と、
前記電源と前記供給手段を駆動制御する制御部と、を備える成膜装置を用い、
前記制御部による制御によって、前記第１カソードのターゲットと前記第２カソードのターゲットとを同時にスパッタさせて、前記絶縁層の表面と前記金属層の表面とに、ＺｒＢＮを主成分とする前記メタルキャップ層を成膜させること、
を特徴とする半導体装置の製造方法。