JP5108044B2 - 自動オフセット消去回路 - Google Patents
自動オフセット消去回路 Download PDFInfo
- Publication number
- JP5108044B2 JP5108044B2 JP2010071731A JP2010071731A JP5108044B2 JP 5108044 B2 JP5108044 B2 JP 5108044B2 JP 2010071731 A JP2010071731 A JP 2010071731A JP 2010071731 A JP2010071731 A JP 2010071731A JP 5108044 B2 JP5108044 B2 JP 5108044B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- output
- resistor
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
しかしながら、外付けの容量を用いることにより、集積回路チップの領域に加えて外付けの容量を配置する領域が必要となり、AOCの実装に必要な面積が増大してしまうという問題点があった。
また、従来のAOCでは、外付けの容量と集積回路チップとを接続する実装作業が必要になるという問題点があった。
また、外付けの容量と集積回路チップとの間は金属ワイヤ等により接続されるのが一般的であるが、金属ワイヤが有するインダクタンス成分が集積回路チップの動作の不安定性を招き、集積回路チップが正常動作しなくなる可能性もあった。
また、本発明の自動オフセット消去回路の1構成例は、さらに、前記差動アンプを構成するトランジスタのコレクタとベース間に、位相補償用の抵抗と容量とが直列に挿入されることを特徴とするものである。
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係るAOCの構成を示す回路図である。本実施の形態のAOCは、図8に示した従来のAOCと同様に、アンプ1の前後にLPF2,3を備えた構成となっている。入力端子INT,INCは、それぞれ図8に示した出力端子OT,OCと接続される。
以上のような構成により、アンプ1の前後にLPF2,3を設けたAOCを実現することができる。
次に、本発明の第2の実施の形態について説明する。図4は本発明の第2の実施の形態に係るトランスインピーダンス増幅器の構成を示すブロック図である。本実施の形態の回路は、主信号である微小な光電流を電圧信号に変換すると同時に増幅するトランスインピーダンス増幅器であり、図8に示した従来のトランスインピーダンス増幅器と類似の回路である。図4のトランスインピーダンス増幅器は、トランスインピーダンスコア回路10,11と、ポストアンプ12と、利得可変アンプ13と、出力バッファ14と、自動利得調整回路15と、AOC16とから構成される。
Claims (3)
- 主信号を増幅するアンプを少なくとも備えた主信号系で発生したDCオフセット電圧を消去する自動オフセット消去回路において、
前記主信号系で増幅された主信号を低域ろ波する第1のローパスフィルタと、
この第1のローパスフィルタの出力信号のDC電位を昇圧する電位昇圧手段と、
この電位昇圧手段の出力信号を低域ろ波して、低域ろ波後の出力信号を前記主信号系のアンプに負帰還させる第2のローパスフィルタとを備え、
前記第2のローパスフィルタは、
一端が前記電位昇圧手段の出力端子に接続された抵抗と、
この抵抗の出力側の端子と接地との間に挿入された第1の容量と、
前記抵抗の出力側の端子に接続されたミラー増倍容量とから構成され、
前記ミラー増倍容量は、
入力端子が前記抵抗の出力側の端子に接続された容量増倍用アンプと、
この容量増倍用アンプの入力端子と出力端子との間に設けられた第2の容量とから構成され、
前記容量増倍用アンプは、
ベースが前記抵抗の出力側の端子に接続された初段のトランジスタと、
入力端子が前記トランジスタのエミッタに接続された差動アンプとから構成され、
前記第2の容量は、前記トランジスタのベースと前記差動アンプの出力端子との間に設けられ、
前記トランジスタのエミッタと前記差動アンプの入力端子との接続点を前記第2のローパスフィルタの出力端子とすることを特徴とする自動オフセット消去回路。 - 請求項1記載の自動オフセット消去回路において、
前記電位昇圧手段は、前記主信号系と同等の帯域を有するアンプであることを特徴とする自動オフセット消去回路。 - 請求項1または2記載の自動オフセット消去回路において、
さらに、前記差動アンプを構成するトランジスタのコレクタとベース間に、位相補償用の抵抗と容量とが直列に挿入されることを特徴とする自動オフセット消去回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010071731A JP5108044B2 (ja) | 2010-03-26 | 2010-03-26 | 自動オフセット消去回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010071731A JP5108044B2 (ja) | 2010-03-26 | 2010-03-26 | 自動オフセット消去回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011205472A JP2011205472A (ja) | 2011-10-13 |
JP5108044B2 true JP5108044B2 (ja) | 2012-12-26 |
Family
ID=44881618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010071731A Active JP5108044B2 (ja) | 2010-03-26 | 2010-03-26 | 自動オフセット消去回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5108044B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2798665A4 (en) * | 2011-12-27 | 2015-07-01 | Dh Technologies Dev Pte Ltd | HIGH VOLTAGE POWER SUPPLY FILTER |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003283266A (ja) * | 2002-03-26 | 2003-10-03 | Toshiba Corp | オフセットキャンセラー回路 |
JP2004222174A (ja) * | 2003-01-17 | 2004-08-05 | Matsushita Electric Ind Co Ltd | ベースバンド回路及びこれを備えた受信機 |
JP2005215865A (ja) * | 2004-01-28 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 定電流源回路 |
JP2009071608A (ja) * | 2007-09-13 | 2009-04-02 | Sumitomo Electric Ind Ltd | オフセットキャンセル回路及び差動増幅回路 |
-
2010
- 2010-03-26 JP JP2010071731A patent/JP5108044B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011205472A (ja) | 2011-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9948250B2 (en) | Sensor amplifier arrangement and method of amplifying a sensor signal | |
CN102882481B (zh) | 用于电容信号源放大器的系统和方法 | |
EP1776783B1 (en) | Transimpedance amplifier with integrated filtering and reduced parasitic capacitance | |
WO2010100741A1 (ja) | 光通信装置 | |
US20170359036A1 (en) | Sensor amplifier arrangement and method of amplifying a sensor signal | |
US10326416B2 (en) | Amplifier | |
CN103746667B (zh) | 一种低噪声宽带光纤跨阻放大器 | |
JP2013115562A (ja) | トランスインピーダンスアンプ | |
JP5459424B2 (ja) | 光受信回路用信号増幅器 | |
JP2588368B2 (ja) | 差動増幅回路 | |
CN102386858B (zh) | 放大电路 | |
JP5108044B2 (ja) | 自動オフセット消去回路 | |
WO2021077463A1 (zh) | 前置放大电路 | |
CN110557098A (zh) | 一种正反馈跨阻放大电路及调整方法 | |
JPS63287174A (ja) | テレビジョン信号増幅回路装置 | |
JP4058981B2 (ja) | 光受信モジュール | |
JP5431509B2 (ja) | トランスインピーダンスアンプおよびトランスインピーダンスアンプ接続回路 | |
KR101480622B1 (ko) | 가상 접지 신호를 이용한 전치 보상기 | |
JP4271364B2 (ja) | 受光増幅回路 | |
JP5302356B2 (ja) | 差動トランスインピーダンス増幅器 | |
JPH04367107A (ja) | 光検出回路 | |
JP6117726B2 (ja) | トランスインピーダンスアンプ回路 | |
Sanz et al. | 1.25 Gb/s variable transimpedance amplifier in digital CMOS process | |
JP2021082983A (ja) | トランスインピーダンスアンプ | |
CN100559705C (zh) | 互阻放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111031 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121004 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5108044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |