JP5108044B2 - 自動オフセット消去回路 - Google Patents

Description

本発明は、増幅器で発生したＤＣオフセット電圧もしくは増幅器へ入力されるＤＣオフセット電圧を消去する自動オフセット消去回路に関するものである。

非特許文献１に開示された従来の自動オフセット消去回路（Automatic Offset Cancelation、以下、ＡＯＣと略する）の構成を図８に示す。図８に示した回路において、トランスインピーダンスコア回路１００は、図示しないフォトダイオード等の受光素子において得られた電流信号を電圧信号に変換する。ポストアンプ１０１は、トランスインピーダンスコア回路１００の出力信号を増幅し、利得可変アンプ１０２は、ポストアンプ１０１の出力信号を増幅する。利得可変アンプ１０２の出力信号は、出力バッファ１０３を介して差動出力端子ＯＴ，ＯＣに出力される。ピークモニタ回路１０４は、利得可変アンプ１０２の出力信号のピークレベルを検出する。自動利得調整回路１０５は、ピークモニタ回路１０４が検出したピークレベルがしきい値ＴＨＣと一致するように利得可変アンプ１０２の利得を制御する。

アンプ１１０と抵抗１０６，１０８，１１１，１１３と容量１０７，１０９，１１２，１１４，１１５，１１６とは、ＡＯＣを構成している。以下、ＡＯＣの動作に関して簡単に説明する。出力端子ＯＴ，ＯＣで発生するＤＣ（直流）オフセット電圧は、ＡＯＣを介してポストアンプ１０１へ負帰還される。ここで、ＡＯＣは、ＤＣ近傍の低周波成分のみが帰還するよう、抵抗と容量とから構成されるローパスフィルタ（ＬＰＦ）をアンプ１１０の前後に備えている。すなわち、抵抗１０６と容量１０７とは、出力バッファ１０３から端子ＯＴに出力される正相出力信号を低域ろ波するＬＰＦを構成し、抵抗１０８と容量１０９とは、出力バッファ１０３から端子ＯＣに出力される逆相出力信号を低域ろ波するＬＰＦを構成している。また、抵抗１１１と容量１１２，１１５とは、アンプ１１０から出力される正相出力信号を低域ろ波するＬＰＦを構成し、抵抗１１３と容量１１４，１１６とは、アンプ１１０から出力される逆相出力信号を低域ろ波するＬＰＦを構成している。

アンプ１１０の後段に接続されるＬＰＦを構成する容量１１５，１１６としては、集積回路チップの外に設けられた外付けの大容量（off-chip capacitors）を用いている。この容量１１５，１１６は、一般的に１０ｎＦ以上で、サイズは数百μｍ角程度である。このような大容量を用いることで、ＬＰＦの遮断周波数を大幅に低下させ、ポストアンプ１０１に帰還させるオフセット電圧の周波数成分をＤＣ近傍に制限している。ポストアンプ１０１へ負帰還されたＤＣオフセット電圧は、出力端子ＯＴ，ＯＣで発生しているＤＣオフセット電圧を打ち消すように、利得可変アンプ１０２と出力バッファ１０３で増幅される。こうして、ＡＯＣは、出力端子ＯＴ，ＯＣで発生しているＤＣオフセット電圧を消去する。

Hiroyuki Fukuyama，et al.，"Two-channel InP HBT Differential Automatic gain-controlled Transimpedance Amplifier IC for 43-Gbit/s DQPSK Photoreceiver"，IEEE CSICS 2008 Technical Digest，pp.145-148，2008

従来のＡＯＣでは、ポストアンプ１０１に負帰還する信号の周波数成分をＤＣ近傍の低周波成分に大幅に制限するべく、外付けの大容量を用いている。
しかしながら、外付けの容量を用いることにより、集積回路チップの領域に加えて外付けの容量を配置する領域が必要となり、ＡＯＣの実装に必要な面積が増大してしまうという問題点があった。
また、従来のＡＯＣでは、外付けの容量と集積回路チップとを接続する実装作業が必要になるという問題点があった。
また、外付けの容量と集積回路チップとの間は金属ワイヤ等により接続されるのが一般的であるが、金属ワイヤが有するインダクタンス成分が集積回路チップの動作の不安定性を招き、集積回路チップが正常動作しなくなる可能性もあった。

本発明は、上記課題を解決するためになされたもので、外付け容量が不要なＡＯＣを提供することで、外付け容量に起因する諸課題を解決することを目的とする。

本発明は、主信号を増幅するアンプを少なくとも備えた主信号系で発生したＤＣオフセット電圧を消去する自動オフセット消去回路において、前記主信号系で増幅された主信号を低域ろ波する第１のローパスフィルタと、この第１のローパスフィルタの出力信号のＤＣ電位を昇圧する電位昇圧手段と、この電位昇圧手段の出力信号を低域ろ波して、低域ろ波後の出力信号を前記主信号系のアンプに負帰還させる第２のローパスフィルタとを備え、前記第２のローパスフィルタは、一端が前記電位昇圧手段の出力端子に接続された抵抗と、この抵抗の出力側の端子と接地との間に挿入された第１の容量と、前記抵抗の出力側の端子に接続されたミラー増倍容量とから構成され、前記ミラー増倍容量は、入力端子が前記抵抗の出力側の端子に接続された容量増倍用アンプと、この容量増倍用アンプの入力端子と出力端子との間に設けられた第２の容量とから構成され、前記容量増倍用アンプは、ベースが前記抵抗の出力側の端子に接続された初段のトランジスタと、入力端子が前記トランジスタのエミッタに接続された差動アンプとから構成され、前記第２の容量は、前記トランジスタのベースと前記差動アンプの出力端子との間に設けられ、前記トランジスタのエミッタと前記差動アンプの入力端子との接続点を前記第２のローパスフィルタの出力端子とすることを特徴とするものである。

また、本発明の自動オフセット消去回路の１構成例において、前記電位昇圧手段は、前記主信号系と同等の帯域を有するアンプである。
また、本発明の自動オフセット消去回路の１構成例は、さらに、前記差動アンプを構成するトランジスタのコレクタとベース間に、位相補償用の抵抗と容量とが直列に挿入されることを特徴とするものである。

本発明によれば、トランスインピーダンス増幅器等の主信号系に内蔵される自動オフセット消去回路において、第２のローパスフィルタにミラー増倍容量を用いることにより、集積回路チップの外に配置される外付け容量無しでも、十分に大きい容量を得ることができるので、第２のローパスフィルタの遮断周波数を十分に低くすることができ、自動オフセット消去回路の遮断周波数を十分に低くすることができる。その結果、本発明では、外付け容量が不要となるので、外付け容量に起因する課題である（１）実装面積の増大、（２）集積回路チップと外付け容量との接続による実装作業の増大、（３）集積回路チップと外付け容量とを接続するワイヤのインダクタンス成分が誘発する集積回路チップの動作の不安定性、等を解決することができる。また、本発明では、第２のローパスフィルタを構成する抵抗の出力側の端子と接地との間に第１の容量を設けることにより、数ＧＨｚ以上の周波数における自動オフセット消去回路の位相特性の変動を抑えることができる。

また、本発明では、ミラー増倍容量を構成する容量増倍用アンプを、ベースが抵抗の出力側の端子に接続された初段のトランジスタと、入力端子が初段のトランジスタのエミッタに接続された差動アンプとから構成し、初段のトランジスタのエミッタと差動アンプの入力端子との接続点を第２のローパスフィルタの出力端子とすることにより、初段のトランジスタのベース電流を十分に小さく抑えることができるので、第２のローパスフィルタを構成する抵抗の値を十分に大きくとることができ、その結果として第２のローパスフィルタの遮断周波数を大幅に低下させることができる。

また、本発明では、電位昇圧手段を、主信号系と同等の帯域を有するアンプとすることにより、自動オフセット消去回路を介した主信号系への正帰還を防止することができ、主信号系の発振を防止することができる。

また、本発明では、容量増倍用アンプ中の差動アンプを構成するトランジスタのコレクタとベース間に、位相補償用の抵抗と容量とを直列に挿入することにより、容量増倍用アンプの発振を防止することができる。

本発明の第１の実施の形態に係る自動オフセット消去回路の構成を示す回路図である。 本発明の第１の実施の形態におけるローパスフィルタの構成を示すブロック図および等価回路図である。 本発明の第１の実施の形態に係る自動オフセット消去回路の利得−周波数特性および位相−周波数特性を示す図である。 本発明の第２の実施の形態に係るトランスインピーダンス増幅器の構成を示すブロック図である。 本発明の第２の実施の形態に係るトランスインピーダンス増幅器における主信号系のトランスインピーダンス利得の周波数依存性を示す図である。 本発明の第２の実施の形態に係るトランスインピーダンス増幅器における入力電流信号の波形の１例を示す図である。 本発明の第２の実施の形態に係るトランスインピーダンス増幅器における出力電圧信号の波形の１例を示す図である。 従来の自動オフセット消去回路の構成を示すブロック図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係るＡＯＣの構成を示す回路図である。本実施の形態のＡＯＣは、図８に示した従来のＡＯＣと同様に、アンプ１の前後にＬＰＦ２，３を備えた構成となっている。入力端子ＩＮＴ，ＩＮＣは、それぞれ図８に示した出力端子ＯＴ，ＯＣと接続される。

正相入力側のＬＰＦ２は、一端が正相入力端子ＩＮＴに接続された抵抗ｒａ１と、一端が抵抗ｒａ１の他端に接続された抵抗ｒａ３と、一端が抵抗ｒａ３の他端に接続され、他端に電源電圧ＶＥＥが供給される容量ｃａ１とから構成される。逆相入力側のＬＰＦ２は、一端が逆相入力端子ＩＮＣに接続された抵抗ｒａ２と、一端が抵抗ｒａ２の他端に接続された抵抗ｒａ４と、一端が抵抗ｒａ４の他端に接続され、他端に電源電圧ＶＥＥが供給される容量ｃａ２とから構成される。

正相入力側のＬＰＦ２は、正相入力端子ＩＮＴに入力される正相入力信号を低域ろ波してアンプ１の正相入力端子（後述するトランジスタｑｂ１のベース）に出力する。逆相入力側のＬＰＦ２は、逆相入力端子ＩＮＣに入力される逆相入力信号を低域ろ波してアンプ１の逆相入力端子（後述するトランジスタｑｂ２のベース）に出力する。

アンプ１は、ベースに正相入力側のＬＰＦ２の出力信号が入力され、コレクタに電源電圧ＶＣＣが供給されるトランジスタｑｂ１と、ベースに逆相入力側のＬＰＦ２の出力信号が入力され、コレクタに電源電圧ＶＣＣが供給されるトランジスタｑｂ２と、ベースがそれぞれトランジスタｑｂ１，ｑｂ２のエミッタに接続される差動対を構成するトランジスタｑｃ３，ｑｃ４と、一端がトランジスタｑｂ１のエミッタおよびトランジスタｑｃ３のベースに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｂ１と、一端がトランジスタｑｂ２のエミッタおよびトランジスタｑｃ４のベースに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｂ２と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタｑｃ３のコレクタに接続されたコレクタ抵抗ｒｃ１と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタｑｃ４のコレクタに接続されたコレクタ抵抗ｒｃ２と、一端がトランジスタｑｃ３のエミッタに接続され、他端がトランジスタｑｃ４のエミッタに接続された抵抗ｒｃ３と、一端がトランジスタｑｃ３のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｃ４と、一端がトランジスタｑｃ４のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｃ５とから構成される。

アンプ１は、ＬＰＦ２の出力信号を増幅して、コレクタ抵抗ｒｃ２とトランジスタｑｃ４のコレクタとの接続点から正相出力信号を正相入力側のＬＰＦ３の入力端子（後述する抵抗ｒｄ１の一端）に出力し、コレクタ抵抗ｒｃ１とトランジスタｑｃ３のコレクタとの接続点から逆相出力信号を逆相入力側のＬＰＦ３の入力端子（後述する抵抗ｒｄ２の一端）に出力する。

正相入力側のＬＰＦ３は、一端にアンプ１から出力される正相入力信号が入力される抵抗ｒｄ１と、一端が抵抗ｒｄ１の他端に接続され、他端に電源電圧ＶＥＥが供給される容量ｃｄ３とから構成される。逆相入力側のＬＰＦ３は、一端にアンプ１から出力される逆相入力信号が入力される抵抗ｒｄ２と、一端が抵抗ｒｄ２の他端に接続され、他端に電源電圧ＶＥＥが供給される容量ｃｄ４とから構成される。

さらに、容量ｃｄ３，ｃｄ４の各々と並列に、アンプを用いたミラー増倍容量が接続されている。ここでミラー増倍容量とは、アンプ（増幅器）と、当該アンプの入力端子とその入力の反転出力端子との間に接続された容量から構成され、アンプにおけるミラー効果によりアンプの増幅率倍だけ増倍される容量性素子のことである。このミラー増倍容量は、ベースが抵抗ｒｄ１の他端に接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタｑｄ１と、ベースが抵抗ｒｄ２の他端に接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタｑｄ２と、ベースがそれぞれトランジスタｑｄ１，ｑｄ２のエミッタに接続される差動対を構成するトランジスタｑｅ３，ｑｅ４と、ベースおよびコレクタがトランジスタｑｅ４のコレクタに接続され、エミッタがトランジスタｑｅ３のコレクタに接続されたトランジスタｑｅ１と、ベースおよびコレクタがトランジスタｑｅ３のコレクタに接続され、エミッタがトランジスタｑｅ４のコレクタに接続されたトランジスタｑｅ２と、ベースがそれぞれトランジスタｑｅ４，ｑｅ３のコレクタに接続される差動対を構成するトランジスタｑｆ３，ｑｆ４と、ベースおよびコレクタがトランジスタｑｆ４のコレクタに接続され、エミッタがトランジスタｑｆ３のコレクタに接続されたトランジスタｑｆ１と、ベースおよびコレクタがトランジスタｑｆ３のコレクタに接続され、エミッタがトランジスタｑｆ４のコレクタに接続されたトランジスタｑｆ２と、ベースがトランジスタｑｆ４のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタｑｇ１と、ベースがトランジスタｑｆ３のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給されるトランジスタｑｇ２と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタｑｅ３のコレクタに接続されたコレクタ抵抗ｒｅ１と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタｑｅ４のコレクタに接続されたコレクタ抵抗ｒｅ２と、一端がトランジスタｑｅ３，ｑｅ４のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｅ３と、一端がトランジスタｑｅ３のコレクタに接続された抵抗ｒｅ４と、一端がトランジスタｑｅ４のコレクタに接続された抵抗ｒｅ５と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタｑｆ３のコレクタに接続されたコレクタ抵抗ｒｆ１と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタｑｆ４のコレクタに接続されたコレクタ抵抗ｒｆ２と、一端がトランジスタｑｆ３，ｑｆ４のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｆ３と、一端がトランジスタｑｆ３のコレクタに接続された抵抗ｒｆ４と、一端がトランジスタｑｆ４のコレクタに接続された抵抗ｒｆ５と、一端がトランジスタｑｇ１のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｇ１と、一端がトランジスタｑｇ２のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｇ２と、一端がトランジスタｑｇ２のエミッタに接続され、他端がトランジスタｑｄ１のベースに接続された容量ｃｄ１と、一端がトランジスタｑｇ１のエミッタに接続され、他端がトランジスタｑｄ２のベースに接続された容量ｃｄ２と、一端が抵抗ｒｅ４の他端に接続され、他端がトランジスタｑｅ３のベースに接続された容量ｃｅ１と、一端が抵抗ｒｅ５の他端に接続され、他端がトランジスタｑｅ４のベースに接続された容量ｃｅ２と、一端が抵抗ｒｆ４の他端に接続され、他端がトランジスタｑｆ３のベースに接続された容量ｃｆ１と、一端が抵抗ｒｆ５の他端に接続され、他端がトランジスタｑｆ４のベースに接続された容量ｃｆ２とから構成される。

ＬＰＦ３のブロックをブロック図で表すと、図２（Ａ）のようになる。トランジスタｑｄ１，ｑｄ２と、トランジスタｑｅ３，ｑｅ４からなる差動アンプと、トランジスタｑｆ３，ｑｆ４からなる差動アンプと、トランジスタｑｇ１，ｑｇ２とは、容量増倍用アンプ４を構成している。ここで容量増倍用アンプとは、ミラー増倍容量に用いられるアンプのことであり、ミラー効果を誘起するべく入力端子と反転出力端子を備えている。容量ｃｄ１は、容量増倍用アンプ４の正相入力端子とその反転出力端子である逆相出力端子間に設けられ、容量ｃｄ２は、容量増倍用アンプ４の逆相入力端子とその反転出力端子である正相出力端子間に設けられている。したがって、入力側から見ると、ミラー効果によって容量ｃｄ３，ｃｄ４が増加したように見える。すなわち、ＬＰＦ３の等価回路図は図２（Ｂ）のようになる。ｃｄ５は容量ｃｄ３と並列に接続されたミラー増倍容量、ｃｄ６は容量ｃｄ４と並列に接続されたミラー増倍容量である。

正相出力端子ＱＴからは正相出力信号が出力され、逆相出力端子ＱＣからは逆相出力信号が出力される。正相出力端子ＱＴは図８に示したポストアンプ１０１の逆相フィードバック入力端子と接続され、逆相出力端子ＱＣはポストアンプ１０１の正相フィードバック入力端子と接続される。
以上のような構成により、アンプ１の前後にＬＰＦ２，３を設けたＡＯＣを実現することができる。

本実施の形態の特徴は以下の４点である。第１の特徴は、位相補償されたアンプ４を用いたミラー増倍容量である。ＬＰＦ３を構成する容量ｃｄ１，ｃｄ２は、トランジスタｑｄ１，ｑｄ２とトランジスタｑｅ３，ｑｅ４の差動アンプとトランジスタｑｆ３，ｑｆ４の差動アンプとトランジスタｑｇ１，ｑｇ２とで構成される容量増倍用アンプ４の利得分だけミラー効果によって増倍される。この結果、図２（Ｂ）に示したように、容量ｃｄ３，ｃｄ４の各々と並列にミラー増倍容量ｃｄ５，ｃｄ６が等価的に接続されるので、容量ｃｄ３，ｃｄ４のみの場合と比べて、ＬＰＦ３の遮断周波数を大幅に低下させることができる。

ここで、容量増倍用アンプ４は、トランジスタｑｅ３，ｑｅ４の差動対およびトランジスタｑｆ３，ｑｆ４の差動対においてＲＣによる位相補償が成されている。すなわち、抵抗ｒｅ４，ｒｅ５と容量ｃｅ１，ｃｅ２とは、トランジスタｑｅ３，ｑｅ４の差動対の位相補償を行っており、抵抗ｒｆ４，ｒｆ５と容量ｃｆ１，ｃｆ２とは、トランジスタｑｆ３，ｑｆ４の差動対の位相補償を行っている。このようなＲＣ位相補償無しでは容量増倍用アンプ４は不安定で発振を引き起こすことから、本実施の形態において当該ＲＣ位相補償は不可欠の構成要素である。

本実施の形態の第２の特徴は、対地に一端が直接接続された容量ｃｄ３，ｃｄ４を設けたことである。上記のミラー増倍容量のみをＬＰＦ３の構成要素の容量として用いると、数ＧＨｚ以上においてＡＯＣの位相特性に暴れ（大きな変動）が生じる。この位相特性の変動は、本実施の形態で用いたミラー増倍容量の電気特性が数ＧＨｚ以上において純容量のそれから乖離していくことに起因する。そこで、数ＧＨｚ以上においては、ミラー増倍容量に変わって、対地に一端が直接接続された純容量ｃｄ３，ｃｄ４をＬＰＦ３の容量として機能させる。本特徴により、ミラー増倍容量のみでは見られた数ＧＨｚ以上におけるＡＯＣの位相特性の変動を抑えることができる。

本実施の形態の第３の特徴は、ミラー増倍容量を構成する容量増倍用アンプ４の初段として、ベース電流が十分に抑えられたトランジスタｑｄ１，ｑｄ２を用いることである。トランジスタｑｄ１，ｑｄ２のベース電流を十分に小さく抑えることで、トランジスタｑｄ１，ｑｄ２のベースに一端が接続されている抵抗ｒｄ１，ｒｄ２の値を十分に大きくとることができ、その結果として外付けの大容量が無い本実施の形態の構成においてもＬＰＦ３の遮断周波数の大幅低減を可能せしめている。

トランジスタｑｄ１，ｑｄ２のベース電流が抑えられる理由は以下のとおりである。トランジスタｑｄ１のエミッタには、トランジスタｑｅ３のベース、および正相出力端子ＱＴを介して次段回路の入力トランジスタ（不図示）のベースのみが接続されている。同様に、トランジスタｑｄ２のエミッタには、トランジスタｑｅ４のベース、および逆相出力端子ＱＣを介して次段回路の入力トランジスタ（不図示）のベースのみが接続されている。このため、トランジスタｑｄ１，ｑｄ２のベースに流れる電流は、｛（トランジスタｑｅ３，ｑｅ４のコレクタ電流）＋（次段回路の入力トランジスタのコレクタ電流）｝÷（トランジスタの電流利得の２乗）と十分小さく抑えることができる。

本実施の形態では、トランジスタｑｅ３，ｑｅ４のコレクタ電流は０．５ｍＡ、次段回路の入力トランジスタのコレクタ電流は２ｍＡ、トランジスタの電流利得は５０であり、トランジスタｑｄ１，ｑｄ２のベース電流はわずか１μＡである。トランジスタｑｄ１，ｑｄ２のベース電流を１μＡに抑えることができれば、ＬＰＦ３を構成する抵抗ｒｄ１，ｒｄ２の値を４０ｋΩと大きくしても、抵抗ｒｄ１，ｒｄ２による電圧降下を４０ｍＶに抑えることができる。したがって、例えばＶＣＣ＝＋３．３Ｖ、ＶＥＥ＝０ＶのＡＯＣにおいて、抵抗ｒｄ１，ｒｄ２による電圧降下が４０ｍＶであれば、十分に使用可能であり、４０ｋΩの抵抗ｒｄ１，ｒｄ２を使用することで、ＬＰＦ３の遮断周波数を大幅に低減することができる。

本実施の形態の第４の特徴は、電位昇圧段として広帯域のアンプ１を使用することである。アンプ１は、ＤＣ電位を昇圧するものであるが、このアンプ１の帯域が狭い場合、アンプ１通過時の位相変動量が高周波領域で大きくなってしまう。位相変動量が大きいと、ＡＯＣを介してポストアンプに負帰還、すなわち位相量として１８０度ずれた信号を帰還したいにも拘らず、最悪の場合３６０度ずれた信号を帰還して正帰還に陥り発振に繋がる場合がある。このＡＯＣを介した正帰還を防止するべく、差動構成のアンプ１として広帯域性能に優れるものを使用している。アンプ１としては、主信号系（図８の例では、トランスインピーダンスコア回路１００、ポストアンプ１０１、利得可変アンプ１０２および出力バッファ１０３）と同等の帯域を有するものを使用すればよい。

図３（Ａ）に本実施の形態のＡＯＣの利得−周波数特性を示し、図３（Ｂ）に本実施の形態のＡＯＣの位相−周波数特性を示す。尚、図３（Ａ）および図３（Ｂ）の特性は、トランジスタがＩｎＰ ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電源ＶＣＣ＝＋３．３Ｖ，ＶＥＥ＝０Ｖ（接地）の場合のものである。図３（Ａ）の横軸は周波数、縦軸は利得である。図３（Ｂ）の横軸は周波数、縦軸は位相である。図３（Ａ）から明らかなように、本実施の形態によれば、外付け容量を用いていないにも拘らず、９ｋＨｚという低い遮断周波数を実現することができ、ポストアンプに負帰還する信号の周波数成分をＤＣ近傍の低周波成分に制限することができる。また、位相特性に関しても、ＤＣから２２ＧＨｚの広範囲に亘って０度から−１３５度の範囲に収まっている。したがって、本実施の形態のＡＯＣは、図８に示した帯域２２ＧＨｚの主信号系に付加するＡＯＣとして安定的に動作させることが可能である。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図４は本発明の第２の実施の形態に係るトランスインピーダンス増幅器の構成を示すブロック図である。本実施の形態の回路は、主信号である微小な光電流を電圧信号に変換すると同時に増幅するトランスインピーダンス増幅器であり、図８に示した従来のトランスインピーダンス増幅器と類似の回路である。図４のトランスインピーダンス増幅器は、トランスインピーダンスコア回路１０，１１と、ポストアンプ１２と、利得可変アンプ１３と、出力バッファ１４と、自動利得調整回路１５と、ＡＯＣ１６とから構成される。

トランスインピーダンスコア回路１０，１１は、それぞれ差動入力端子ＩＴ，ＩＣから入力される電流信号を電圧信号に変換する。ポストアンプ１２は、トランスインピーダンスコア回路１０，１１の出力信号を増幅し、利得可変アンプ１３は、ポストアンプ１２の差動出力信号を増幅する。利得可変アンプ１３の差動出力信号は、出力バッファ１４を介して差動出力端子ＯＴ，ＯＣに出力される。自動利得調整回路１５は、利得可変アンプ１３の差動出力信号の振幅が所定の振幅設定値と一致するように利得可変アンプ１３の利得を制御する。

ＡＯＣ１６の構成は、第１の実施の形態で説明したとおりである。ＡＯＣ１６の差動入力端子ＩＮＴ，ＩＮＣは、差動出力端子ＯＴ，ＯＣと接続される。ＡＯＣ１６の正相出力端子ＱＴはポストアンプ１２の逆相フィードバック入力端子と接続され、逆相出力端子ＱＣはポストアンプ１２の正相フィードバック入力端子と接続される。

図８に示した従来例では、ＡＯＣは外付け容量（off-chip capacitors）を用いているが、本実施の形態では、外付け容量は一切使用されていない。従来例と本実施の形態とのその他の違いは、図８に示した従来例では差動入出力型のトランスインピーダンスコア回路１００を用いているのに対し、本実施の形態では単相入出力型のトランスインピーダンスコア回路１０，１１を２つ用いていることである。

図５に、本実施の形態のトランスインピーダンス増幅器における主信号系のトランスインピーダンス利得の周波数依存性を示す。尚、図５の特性は、トランジスタがＩｎＰ ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電源ＶＣＣ＝＋３．３Ｖ，ＶＥＥ＝０Ｖ（接地）の場合のものである。図５の横軸は周波数、縦軸はトランスインピーダンス利得である。第１の実施の形態においても説明したとおり、主信号系とは、入力端子ＩＴ（またはＩＣ）から出力端子ＯＴ（またはＯＣ）へＡＯＣを介さずに到る信号経路のことを言う。

当該主信号系においては、図４から明らかなように、出力端子ＯＴ，ＯＣにおいてＡＯＣ１６へ信号が分岐する。よって、ＡＯＣ１６の遮断周波数が十分に低くない場合は、多くの周波数成分がＡＯＣ１６へ帰還されてしまうために、主信号系のトランスインピーダンス利得の低域遮断周波数が上昇する。本実施の形態では、９ｋＨｚの遮断周波数を有するＡＯＣ１６を用いているため、主信号系のトランスインピーダンス利得の低域遮断周波数を３９ｋＨｚに抑えることができる。一般に本実施の形態のようなトランスインピーダンス増幅器が用いられる高速（１０Ｇｂｐｓ以上）の光通信システムでは、主信号系の低域遮断周波数を５０ｋＨｚ以下と規定している場合が多い。本実施の形態では、主信号系の低域遮断周波数の仕様を、外付け容量無しのＡＯＣ１６で満たすことができる。

図６（Ａ）、図６（Ｂ）、図７（Ａ）、図７（Ｂ）に本実施の形態におけるＤＣオフセット除去動作例を示す。本動作例も、トランジスタがＩｎＰ ヘテロ接合バイポーラトランジスタ（ＨＢＴ），電源電圧がＶＣＣ＝＋３．３Ｖ、ＶＥＥ＝０Ｖ（接地）の場合である。図６（Ａ）は本実施の形態の入力端子ＩＴに入力される電流信号の波形を示す図、図６（Ｂ）は入力端子ＩＣに入力される電流信号の波形を示す図、図７（Ａ）は本実施の形態の出力端子ＯＴから出力される電圧信号の波形を示す図、図７（Ｂ）は出力端子ＯＣから出力される電圧信号の波形を示す図である。図６（Ａ）、図６（Ｂ）の横軸は時間、縦軸は電流である。図７（Ａ）、図７（Ｂ）の横軸は時間、縦軸は電圧である。入力電流信号は、動作ビットレート３２ＧｂｐｓのＲＺ波形である。図６（Ａ）、図６（Ｂ）に示した入力電流信号の波形および図７（Ａ）、図７（Ｂ）に示した出力電圧信号の波形を、動作ビットレート３２Ｇｂｐｓの逆数である時間の２倍（＝３１．２５ｐｓ×２＝６２．５ｐｓ）で繰り返し折り返して重書きした「アイパターン」で表示している。

入力端子ＩＴに入力される入力電流信号の平均値は１．０７ｍＡ、入力端子ＩＣに入力される入力電流信号の平均値は１．１８ｍＡ、出力端子ＯＴから出力される出力電圧信号の平均値は２．４９２Ｖ、出力端子ＯＣから出力される出力電圧信号の平均値は２．５４４Ｖである。入力電流信号には、１．１８ｍＡ−１．０７ｍＡ＝０．１１ｍＡのＤＣオフセットが存在している。ＡＯＣ１６が無い場合、このＤＣオフセットも主信号系のトランスインピーダンス利得（＝７５．９３５ｄＢΩ＝６．２６ｋΩ）分だけ増幅され、出力端子ＯＴ，ＯＣにおいては６８７ｍＶへ増幅されてしまう。これに対して、本実施の形態では、ＡＯＣ１６の作用により、出力端子ＯＴ，ＯＣにおけるオフセットを２．５４４Ｖ−２．４９２Ｖ＝５２ｍＶまで抑圧することができる。

本発明は、ＤＣオフセット電圧を消去する技術に適用することができる。

１，４…アンプ、２，３…ローパスフィルタ、１０…トランスインピーダンスコア回路、１２…ポストアンプ、１３…利得可変アンプ、１４…出力バッファ、１５…自動利得調整回路、１６…自動オフセット消去回路、ｑｂ１，ｑｂ２，ｑｃ３，ｑｃ４，ｑｄ１，ｑｄ２，ｑｅ１，ｑｅ２，ｑｅ３，ｑｅ４，ｑｆ１，ｑｆ２，ｑｆ３，ｑｆ４，ｑｇ１，ｑｇ２…トランジスタ、ｒａ１，ｒａ２，ｒａ３，ｒａ４，ｒｂ１，ｒｂ２，ｒｃ１，ｒｃ２，ｒｃ３，ｒｃ４，ｒｃ５，ｒｄ１，ｒｄ２，ｒｅ１，ｒｅ２，ｒｅ３，ｒｅ４，ｒｅ５，ｒｆ１，ｒｆ２，ｒｆ３，ｒｆ４，ｒｆ５，ｒｇ１，ｒｇ２…抵抗、ｃａ１，ｃａ２，ｃｄ１，ｃｄ２，ｃｄ３，ｃｄ４，ｃｅ１，ｃｅ２，ｃｆ１，ｃｆ２…容量、ｃｄ５，ｃｄ６…ミラー増倍容量。

Claims (3)

1. 主信号を増幅するアンプを少なくとも備えた主信号系で発生したＤＣオフセット電圧を消去する自動オフセット消去回路において、
   前記主信号系で増幅された主信号を低域ろ波する第１のローパスフィルタと、
   この第１のローパスフィルタの出力信号のＤＣ電位を昇圧する電位昇圧手段と、
   この電位昇圧手段の出力信号を低域ろ波して、低域ろ波後の出力信号を前記主信号系のアンプに負帰還させる第２のローパスフィルタとを備え、
   前記第２のローパスフィルタは、
   一端が前記電位昇圧手段の出力端子に接続された抵抗と、
   この抵抗の出力側の端子と接地との間に挿入された第１の容量と、
   前記抵抗の出力側の端子に接続されたミラー増倍容量とから構成され、
   前記ミラー増倍容量は、
   入力端子が前記抵抗の出力側の端子に接続された容量増倍用アンプと、
   この容量増倍用アンプの入力端子と出力端子との間に設けられた第２の容量とから構成され、
   前記容量増倍用アンプは、
   ベースが前記抵抗の出力側の端子に接続された初段のトランジスタと、
   入力端子が前記トランジスタのエミッタに接続された差動アンプとから構成され、
   前記第２の容量は、前記トランジスタのベースと前記差動アンプの出力端子との間に設けられ、
   前記トランジスタのエミッタと前記差動アンプの入力端子との接続点を前記第２のローパスフィルタの出力端子とすることを特徴とする自動オフセット消去回路。
2. 請求項１記載の自動オフセット消去回路において、
   前記電位昇圧手段は、前記主信号系と同等の帯域を有するアンプであることを特徴とする自動オフセット消去回路。
3. 請求項１または２記載の自動オフセット消去回路において、
   さらに、前記差動アンプを構成するトランジスタのコレクタとベース間に、位相補償用の抵抗と容量とが直列に挿入されることを特徴とする自動オフセット消去回路。

Images