JP5106993B2 - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP5106993B2 JP5106993B2 JP2007290687A JP2007290687A JP5106993B2 JP 5106993 B2 JP5106993 B2 JP 5106993B2 JP 2007290687 A JP2007290687 A JP 2007290687A JP 2007290687 A JP2007290687 A JP 2007290687A JP 5106993 B2 JP5106993 B2 JP 5106993B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- storage capacitor
- pixel
- line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
上記の蓄積容量Csには、スイッチング素子であるTFT1を通じて電荷の充放電が繰り返し行われる。蓄積容量Csは充電された電荷を用いて、画素容量CLCに印加される電圧を一定時間保持することができる。
この蓄積容量は、Cs線の面積、電極間に挟まる絶縁膜の薄さと、絶縁膜の材料によって決定する。
電極間に挟まる絶縁膜の薄さと、絶縁膜の材料による方法によれば、絶縁性が劣化しリーク電流の発生が起こりやすくなり、蓄積容量に充電した電荷が減少するおそれがある。特に、絶縁膜の薄膜化は蓄積容量効率よく得ることができるが、画素ごとの蓄積容量のばらつきが大きくなる。
絶縁性基板2に蓄積容量Csを形成することで、溝3の底面だけでなく内周面も容量生成部として活用できるため、絶縁性基板2の表面積に対する蓄積容量Csの占有率を拡大することなく、蓄積容量を向上できる。
また、図4に示すように、基板6内に高誘電率絶縁膜7を埋め込むことで蓄積容量Csを向上させている。
特に、Cs線の配線周期が可視光領域と同程度となった場合は更に顕著に表示特性を低下させると考えられる。
画素表示領域101には複数の信号線106と複数の走査線(ゲート配線)107が格子状に配線され、各信号線106の一端側は水平転送回路102に接続され、他端側はプリチャージ回路104に接続され、各ゲート配線107の端部が垂直転送回路103−1,103−2に接続されている。
画素信号が供給される信号線106がトランジスタ108のソースに電気的に接続されており、書き込む画素信号を供給している。また、トランジスタ108のゲートにゲート配線(走査線)107が電気的に接続されており、所定のタイミングで、ゲート配線107にパルス的に走査信号を印加するように構成されている。
ゲート配線107および信号線106に囲まれた1画素領域には、画素容量CLCと蓄積容量Csが並列に設けられている。ゲート配線107および信号線106にはそれぞれトランジスタ(TFT)108のゲート電極とソース電極が接続されている。
画素電極111は、トランジスタ108のドレインに電気的に接続されており、スイッチング素子であるトランジスタ108を一定期間だけそのスイッチをオンさせることにより、信号線106から供給される画素信号を所定のタイミングで画素信号を書き込む。
ノーマリホワイト表示であれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶表示素子から画素信号に応じたコントラストを持つ光が出射する。
ここで、保持された画素信号がリークされるのを防ぐために、画素電極と対向電極との間に形成される液晶容量CLCと並列に蓄積容量(Cs)110を付加してある。これにより、保持特性はさらに改善され、コントラスト比の高い液晶表示素子が実現できる。
また、このような蓄積容量110を形成するために、抵抗化されたコモン配線112が設けられている。
また、図9(A)は図8のa−b線における断面図、図9(B)は図8のb−c線における断面図である。
ゲート絶縁膜202上に半導体膜(チャネル形成領域)204、並びに半導体膜204を挟んで一対のn―拡散層(LDD領域)205,206、n+拡散層207,208(ソース領域(電極)、ドレイン領域(電極))が形成されている。
さらに、ソース電極にはITOからなる透明電極209が接続するように形成されている。そして、ゲート絶縁膜202、半導体層(チャネル形成領域)204、n―拡散層(LDD領域)205,206、n+拡散層207,208(ソース、ドレイン領域)、透明電極209を覆うように層間絶縁膜210が形成されている。
そして、液晶層211を挟んで対向基板212に対向電極213が形成されている。
これら図10〜図15においては、図中の左側Tr(トランジスタ)部、右側のCs容量形成部は、それぞれ図9(A)の画素トランジスタ部断面図、図9(B)のCs容量形成部の断面図を示している。
ついで、図10(B)に示すように、全面にレジスト層303を形成した後、第1のフォトマスク304を用いて露光を行い、レジストマスク305,306を形成する。
続いて、図10(C)に示すように、エッチングにより(図中の符号307で示すようにエッチングする)、ゲート配線308および蓄積容量形成部309を形成する。
次に、a-Si(アモルファスシリコン)層311を半導体層としてプラズマCVD法によって基板全体に製膜する。
たとえば半導体層をPoly-Si(ポリシリコン)としたい場合は、図11(E)に示すように、a-Si311に対してレーザー照射を行い、a-Siを溶融-再結晶化してPoly-Siにする。
さらに、図11(F)に示すように、チャネル保護膜(エッチングストッパー膜)312として、たとえばSiNをプラズマCVDにて基板全面に製膜する。
図12(H)に示すように、このレジストパターンに対して第2のマスク314を用いて露光することで、チャネル保護膜の形成領域のみにレジストパターンが残る。
この後、図13(I)に示すように、エッチング処理を施し、チャネル保護膜315を形成する。
続いて、図13(J)に示すように、イオン注入を行うためのマスクパターン316を作製し、レジストをコートし、露光する。
ついで、図14(M)および図15(N)に示すように、ソース電極318、ドレイン電極319を作製するために、電極となる金属(Al(アルミニウム)、Al合金、Cr(クロム)など)をスパッタリング後、第3のマスクによりレジスト層をパターニングし、パターニングしたレジスト層をエッチングマスクとしてエッチングを行い、ドレイン・ソース電極を形成する。
このエッチングの際に、チャネル保護膜315はエッチングストッパとしての機能を果たし、シリコン層はエッチングされずに残存する。
以下に、本実施形態の特徴的なCs線の構造について説明する。このCs線構造は、上述した製造方法により形成可能である。
図17は、図16のa−b線のおける断面図である。
このCs線LCsは、いわゆる鍵型の構造となっていることが分かる。本Cs線の構成を採用することで、一般的に主線のみで形成されるCs線と同面積でより大きな蓄積容量を獲得することができる。
特に、鍵型構造の枝部BLの配線幅、配線間幅をランダムな周期で配置することで、枝部の透過光が波長依存性を持たないようにすることが可能となる。
図18は、本実施形態に係る蓄積容量配線(Cs線)LCsが効率よく蓄積容量を獲得することができる原理について説明するための図である。
鍵型構造のCs線構造を採用することで、長方形のようなCs線構造よりも回り込みの容量成分(フリンジ容量成分)が大きくなる。
このため、同面積でありながら鍵型構造のCs線のほうがより多くの蓄積容量を得ることができる。
図19において、横軸は鍵型の凸部の数、縦軸には容量値(a.u.)をそれぞれ示している。
図19より、鍵型のCs構造では、3割程度大きい蓄積容量を得られることが分かる。
擬櫛型構造についても、配線幅、配線間幅をランダムに配置することで、透過光が波長依存性を示さないようにできる。
図22は、本実施形態に係る画素のCs線の第4の構成例を示す図である。
図21の例は、配線に間隔が異なる孔1121が複数形成されている。すなわちはしご状に形成されている。
図22の例では、Cs線LCsに、複数の透過穴がランダム1122に形成されている
この手法により、視覚特性を低下させることなく、従来の蓄積容量の占有領域と比較して狭い面積で必要とすべき大容量の蓄積容量Csを確保することができる。
図24(A)は図23のa−b線における断面図であり、図24(B)は図23のb−c線における断面図である。
そして、層間絶縁膜210、ソース電極207A、ドレイン電極208A上に層間絶縁膜214が形成され、層間絶縁膜214にコンタクトCNT2が形成され、このコンタクトCNT2を介してソース電極207Aと層間絶縁膜214上の透明電極209aが接続されている。
図26は、本実施形態に係る画素のCs線の第6の構成例を示す図である。
図27は、図25のa−b線における断面図である。
図27に示す図25のCs配線部の断面図からもわかるように、先に示した穴型や櫛形(はしご型)のCs配線構造でも効率よく蓄積容量を稼ぐことが可能となる。
図29(A)は図28のa−b線における断面図であり、図29(B)は図28のb−c線における断面図である。
本実施形態に係るCs配線構造は、上述したようなボトムゲート型液晶表示装置のみならず、図28および図29に示すようなトップゲートの構造にも展開可能である。
トップゲートのCs配線においても鍵型、櫛型、はしご型、穴型のCs配線構造により、効率的に蓄積容量を形成できる。
また、画素間で上記蓄積容量配線のパターンが異なるように形成することも可能であり、この場合も、特定波長の干渉による干渉縞や、幾何パターンの繰り返しによるモワレの発生を防ぐことが可能である。
また、隣接する画素のCs配線について、画素ごとに様々な形状のCs配線構造を導入、たとえば鍵型、櫛型、穴型等とすることで、幾何パターンの繰り返しとならない形状として干渉縞およびモワレの発生を防ぎ、視覚特性を低下させることなく、蓄積容量を効率よく発生することが可能となる。
Claims (3)
- 信号線への駆動電圧が各画素に対応した液晶セルに接続する画素電極を介して印加され、保持容量を補うための蓄積容量が液晶容量と並列に接続された電界駆動型の液晶表示装置であって、
蓄積容量配線が、間隔が異なる不規則なパターンをもつように形成され、
前記蓄積容量配線は、
主線部と、
前記主線部から枝分かれするように形成された複数の枝部と、を含み、
前記複数の枝部は周期性を持たず、
画素間でパターンが異なる
液晶表示装置。 - 前記蓄積容量配線は、
前記不規則なパターンが透過光について特定波長の干渉を抑止可能なパターンとして形成されている
請求項1記載の液晶表示装置。 - 信号線への駆動電圧が各画素に対応した液晶セルに接続する画素電極を介して印加され、保持容量を補うための蓄積容量が液晶容量と並列に接続された電界駆動型の液晶表示装置の製造方法であって、
蓄積容量配線を、間隔が異なる不規則なパターンをもつように形成し、
前記蓄積容量配線は、
主線部と、
前記主線部から枝分かれするように形成された複数の枝部と、を含み、
前記複数の枝部は周期性を持たず、
画素間でパターンが異なる
液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007290687A JP5106993B2 (ja) | 2007-11-08 | 2007-11-08 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007290687A JP5106993B2 (ja) | 2007-11-08 | 2007-11-08 | 液晶表示装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009116164A JP2009116164A (ja) | 2009-05-28 |
JP2009116164A5 JP2009116164A5 (ja) | 2010-12-02 |
JP5106993B2 true JP5106993B2 (ja) | 2012-12-26 |
Family
ID=40783353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007290687A Active JP5106993B2 (ja) | 2007-11-08 | 2007-11-08 | 液晶表示装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5106993B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024087176A1 (zh) * | 2022-10-28 | 2024-05-02 | 华为技术有限公司 | 集成装置、制作方法、集成电路、探测装置及终端 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3107069B2 (ja) * | 1998-11-12 | 2000-11-06 | 日本電気株式会社 | 反射型液晶表示装置及びその製造方法 |
JP2005524224A (ja) * | 2002-04-26 | 2005-08-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクスディスプレイ装置 |
JP4919644B2 (ja) * | 2005-10-04 | 2012-04-18 | 三菱電機株式会社 | 液晶表示装置 |
-
2007
- 2007-11-08 JP JP2007290687A patent/JP5106993B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009116164A (ja) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8045072B2 (en) | Liquid crystal display device | |
US7714949B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
US8879014B2 (en) | TFT-LCD array substrate manufacturing method | |
KR101197223B1 (ko) | 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법 | |
US20050263762A1 (en) | Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same | |
US20060119778A1 (en) | Active matrix display device and method for manufacturing the same | |
JP2004096115A (ja) | 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法 | |
JP2004110034A (ja) | 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法 | |
US20060157705A1 (en) | Thin film transistor array panel | |
JP2006189830A (ja) | 液晶表示装置およびその製造方法 | |
JP2010061095A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
JP2010129859A (ja) | 表示装置 | |
US4990460A (en) | Fabrication method for thin film field effect transistor array suitable for liquid crystal display | |
US8698148B2 (en) | Display devices and fabrication methods thereof | |
JP2005283689A (ja) | 液晶表示装置とその製造方法 | |
KR100566612B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
US7745243B2 (en) | Method for forming pixel structure of transflective liquid crystal display | |
JP4367161B2 (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
JP5106993B2 (ja) | 液晶表示装置およびその製造方法 | |
KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
JP4361707B2 (ja) | 薄膜トランジスタの液晶表示装置 | |
WO2012073942A1 (ja) | 半導体装置およびその製造方法 | |
KR20090050835A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP4138357B2 (ja) | 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置 | |
WO2016194804A1 (ja) | アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101019 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101019 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5106993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |