KR20090050835A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20090050835A
KR20090050835A KR1020070117484A KR20070117484A KR20090050835A KR 20090050835 A KR20090050835 A KR 20090050835A KR 1020070117484 A KR1020070117484 A KR 1020070117484A KR 20070117484 A KR20070117484 A KR 20070117484A KR 20090050835 A KR20090050835 A KR 20090050835A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
layer
electrode
reflective electrode
Prior art date
Application number
KR1020070117484A
Other languages
English (en)
Inventor
배주한
김장겸
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070117484A priority Critical patent/KR20090050835A/ko
Priority to US12/256,380 priority patent/US20090127563A1/en
Publication of KR20090050835A publication Critical patent/KR20090050835A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 표시판과 이의 제조 방법에 관한 것이다. 박막 트랜지스터 표시판의 제조 방법은, 기판 상에 게이트 배선, 데이터 배선 및 박막 트랜지스터를 형성하는 단계, 상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터 위에 유기물층을 적층하는 단계, 상기 유기물층 상면에 광학 패턴을 형성하는 단계, 상기 유기물층 상에 반사 전극층을 적층하는 단계, 상기 반사 전극층을 식각하는 단계, 상기 반사 전극층을 식각한 후에 상기 유기물층을 식각하는 단계, 그리고 상기 반사 전극 상에 화소 전극을 형성하는 단계를 포함한다. 이와 같이 하면, 유기물층 상면의 광학 패턴의 손상이 줄고 광학 패턴이 깨끗하게 반사 전극층으로 전사될 수 있다.
반사 전극, 투과 영역, 반사 영역, 임프린트막

Description

박막 트랜지스터 표시판 및 그 제조 방법 {THIN FILM TRANSISTOR ARRAY PANEL AND FABRICATING METHOD THEREOF}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
본 발명은 박막 트랜지스터 표시판 및 이를 제조하는 방법에 관한 것으로서, 더욱 상세하게는 압인(押印, imprint) 공정을 사용하되, 미세한 광학 패턴을 가진 반사 전극을 구비하는 박막 트랜지스터 표시판 및 이를 제조하는 방법에 관한 것이다.
일반적으로, 액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 표시판을 두 전극이 형성되어 있는 면이 마주하도록 배치하고 두 표시판 사이에 액정 물질을 주입한 구조를 가진다. 이 액정 표시 장치는 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정을 움직이게 함으로써, 이에 따라 달라지는 광투과율을 조절하여 화상을 표현하는 장치이다.
그런데, 액정 표시 장치는 스스로 광을 발생하지 못하므로 별도의 광원이 필요하다. 액정 표시 장치는 사용하는 광원에 따라 투과형(transmission type)과 반 사형(reflection type)으로 나눌 수 있다.
투과형 액정 표시 장치는 액정 표시 패널의 뒷면에 부착된 배면 광원인 백라이트(backlight)로부터 나오는 광을 액정에 입사시켜 액정의 배열에 따라 광량을 조절하여 색을 표시하는 형태이고, 반사형 액정 표시 장치는 외부의 자연광이나 인조광을 반사시킴으로써 액정의 배열에 따라 광투과율을 조절하는 형태이다.
투과형 액정 표시 장치는 배면광원을 사용하므로 어두운 외부 환경에서도 밝은 화상을 구현할 수 있으나 소비전력이 큰 단점을 가지고 있는 반면, 반사형 액정 표시 장치는 광을 외부의 자연광이나 인조광원에 의존하는 구조를 하고 있으므로 투과형 액정 표시 장치에 비해 소비전력이 작지만 어두운 장소에서는 사용하기 어렵다.
따라서, 두 가지 모드를 필요한 상황에 따라 적절하게 선택하여 사용할 수 있는 장치로 반사 및 투과 겸용 액정 표시 장치인 반투과형(transflective) 액정 표시 장치가 제안되었다.
이러한 반투과형 액정 표시 장치에서는 하나의 화소 영역 내에 반사 영역과 투과 영역이 각각 구비된다. 그리고 반사 영역에는 반사 전극이 구비되고, 투과 영역에는 투명한 재질의 화소 전극이 구비된다. 여기에서 반사 전극은 반사 효율을 최대한 높이기 위하여 렌즈 형상을 가진다. 이러한 렌즈 형상은 슬릿 마스크를 이용한 포토리소그래피(photolithography) 공정을 이용해서 형성하기 어려우므로, 몰드를 이용한 압인 공정을 이용해서 형성된다.
그런데 이러한 압인 공정에서 압인 몰드를 반사 영역에 정렬하는 데에 많은 시간이 걸린다. 또한, 압인 몰드는 반사 영역 크기에 대응하도록 제작하는데, 반사 영역은 기판 크기에 따라 그 크기가 달라지므로 압인 몰드를 기판 크기에 따라 각각 제작하여야 하고 이에 따라 제조 비용이 높아질 수 있다.
본 발명이 이루고자 하는 기술적 과제는 반사 영역에 압인 공정으로 반사 전극을 형성할 때, 공정 시간을 단축하고 압인 몰드 제작 비용을 절감할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 게이트 배선, 상기 게이트 배선과 교차하는 데이터 배선, 상기 게이트 배선 및 상기 데이터 배선에 접속되는 박막 트랜지스터, 상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터 위에 형성되어 있으며 상기 박막 트랜지스터의 일부를 노출하는 접촉 구멍을 갖는 압인막, 상기 압인막 상에 형성되어 있으며 상기 압인막의 평면 경계와 동일하거나 좁은 평면 경계를 가지는 반사 전극, 그리고 상기 반사 전극 상에 형성되어 있는 제1 부분을 포함하며 상기 접촉 구멍을 통하여 상기 박막 트랜지스터와 접속되는 화소 전극을 포함한다.
상기 반사 전극은 상기 압인막과 동일한 평면 경계를 가질 수 있다.
상기 박막 트랜지스터 표시판은 상기 박막 트랜지스터와 상기 압인막 사이에 형성되어 있는 보호막을 더 포함할 수 있다.
상기 압인막은 상면에 광학 패턴을 가질 수 있으며, 상기 광학 패턴은 오목 거울 형상 등 앰보싱 형상일 수 있다.
상기 화소 전극은 상기 반사 전극과 중첩하지 않는 제2 부분을 더 포함할 수 있다.
상기 압인막은 상기 화소 전극의 제2 부분 아래에 위치하는 부분을 포함할 수 있다.
상기 박막 트랜지스터는 상기 화소 전극과 연결되어 있는 드레인 전극을 포함할 수 있고, 상기 표시판은 상기 드레인 전극과 중첩하는 유지 전극을 더 포함할 수 있다.
상기 유지 전극은 상기 반사 전극과 중첩할 수 있다.
상기한 기술적 과제를 해결하기 위한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 상에 게이트 배선, 데이터 배선 및 박막 트랜지스터를 형성하는 단계, 상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터 위에 유기물층을 적층하는 단계, 상기 유기물층 상면에 광학 패턴을 형성하는 단계, 상기 유기물층 상에 반사 전극층을 적층하는 단계, 상기 반사 전극층을 식각하는 단계, 상기 반사 전극층을 식각한 후에 상기 유기물층을 식각하는 단계, 그리고 상기 반사 전극 상에 화소 전극을 형성하는 단계를 포함한다.
상기 화소 전극은 상기 반사 전극과 중첩하는 제1 부분과 중첩하지 않는 제2 부분을 포함할 수 있다.
상기 유기물층은 상기 화소 전극의 제1 부분과 제2 부분 모두의 아래에 존재 할 수 있다.
상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터 위, 상기 유기물층의 아래에 보호막을 형성하는 단계를 더 포함할 수 있다.
상기 유기물층은 상기 반사 전극과 동일 평면 형상으로 식각될 수 있다.
상기 반사 전극층 식각 단계와 상기 유기물층 식각 단계는 하나의 사진 공정으로 이루어질 수 있다.
상기 광학 패턴 형성 단계는, 상기 유기물층 상에 압인 몰드를 정렬하는 단계, 그리고 상기 압인 몰드로 상기 유기물층을 가압하는 단계를 포함할 수 있다.
상기와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 압인 공정을 이용하여 반사 전극을 형성할 때에 광학 패턴을 표시판 전면에 형성하므로, 반사 영역에만 압인 몰드를 정렬할 필요가 없어 공정 시간을 단축할 수 있다.
또한, 반사영역 크기에 상관없이 표시판 전면에 대응하도록 압인 몰드를 제작하면 되므로, 압인 몰드 제작 비용을 절감할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
<실시예>
그러면, 도 1, 도 2를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이다.
본 실시예에 따른 표시장치는 도 1 및 도 2에 도시된 바와 같이, 기판(110), 게이트 배선(121), 데이터 배선(151), 박막 트랜지스터(131), 보호막(161), 반사 전극(181), 화소 전극(191), 접촉 보조 부재(81, 82) 및 압인막(171)을 포함한다.
먼저 기판(110)은 절연 기판이며, 다른 구성 요소들이 형성되는 기초 역할을 한다. 본 실시예에서는 기판(110)으로 유리 기판을 사용한다.
다음으로 게이트 배선(121)은 기판(110) 상에 구동 회로부(도면에 도시하지 않음)에서 전달되는 주사 신호를 박막 트랜지스터(131)에 공급한다. 이 게이트 배선(121)은 다수 개가 일정한 간격을 이루면서 평행하게 배치되며, 이 게이트 배선(121)에 의하여 화소 영역의 가로 폭이 결정된다.
그리고 데이터 배선(151)은 게이트 배선(121)과 절연된 상태에서 게이트 배선(121)과 교차한다. 상세하게 설명하자면, 데이터 배선(151)은 게이트 배선(121)과 실질적으로 직교한다. 이 데이터 배선(151)에 의하여 화소 영역의 세로 폭이 결정되므로 결국 게이트 배선(121)과 데이터 배선(151)에 의하여 화소 영역이 정의된다. 한편 이 데이터 배선(151)에는 구동 회로에서 전달되는 화소 신호가 인가되고, 이 화소 신호는 박막 트랜지스터(131)에 공급된다.
다음으로 박막 트랜지스터(131)는, 도 1에 도시한 바와 같이, 게이트 배선(121)과 데이터 배선(151)의 교차점 부근에 형성되며, 게이트 배선(121) 및 데이터 배선(151)에 접속된다. 이 박막 트랜지스터(131)는 게이트 배선(121)에 의하여 전달되는 주사 신호에 의하여 스위칭되어 데이터 배선(151)에 의하여 전달되는 화소 신호를 화소 전극(191)에 전달한다.
본 실시예에서 이 박막 트랜지스터(131)는 도 1 및 도 2에 도시한 바와 같이, 게이트 전극(124), 게이트 절연막(140), 활성 부재(active member)(157), 저항성 접촉 부재(ohmic contact)(159), 소스 전극(153) 및 드레인 전극(155)을 포함한다.
먼저 게이트 전극(124)은 게이트 배선(121)에 접속된다.
게이트 절연막(140)은 게이트 전극(124) 위에 형성되어 있으며, 보호막(161)과 함께 게이트 배선(121)의 끝 부분(129)을 노출하는 접촉 구멍(163)을 가진다.
활성 부재(157)는 게이트 절연막(140) 위에 구비되어 있으며 게이트 전극(124)과 중첩한다. 이 활성 부재(157)는 게이트 절연막(140)에 의하여 게이트 전 극(124)과 절연된다. 그리고 이 활성 부재(157)는 소스 전극(153)과 드레인 전극(155) 사이에서 채널을 형성한다. 활성 부재(157)는 비정질 실리콘으로 이루어질 수 있다.
저항성 접촉 부재(159)는 활성 부재(157)의 상부에 구비된다. 저항성 접촉 부재(159) 한 쌍이 활성 부재(157)와 소스 전극(153)의 중첩 영역 및 활성 부재(157)와 드레인 전극(155)의 중첩 영역에 각각 형성된다. 저항성 접촉 부재(159)는 활성 부재(157)과 소스 전극(153) 또는 활성 부재(157)과 드레인 전극(155) 사이의 접촉 저항을 감소시켜 트랜지스터 특성을 향상한다.
소스 전극(153)은 한 쪽 활성 부재(157)와 중첩한다. 소스 전극(153)의 일단은 데이터 배선(151)과 접속된다. 따라서 소스 전극(153)에는 데이터 배선(151)에서 전달되는 화소 신호가 인가된다. 이 화소 신호는 게이트 전극(124)에 주사 신호가 인가되는 동안 활성 부재(157)에 형성되는 채널에 의하여 드레인 전극(155)으로 전달된다.
드레인 전극(155)은 소스 전극(153)과 마주보도록 배치된다. 이 드레인 전극(155)의 일측은 다른 쪽 활성 부재(157)와 중첩된다. 본 실시예에 따른 표시 장치는 반투과형(transflective) 액정 표시 장치이므로 화소 영역은 반사 영역(reflection area)(RA)과 투과 영역(transmission area)(TA)으로 나누어지는데, 이 드레인 전극(155)이, 도 1에 도시한 바와 같이, 화소 영역의 중앙 부분으로 확장되어 전체 반사 영역(RA)에 걸쳐서 형성된다. 반사 영역(RA)은 빛이 투과할 수 없으므로, 불투명한 드레인 전극(155)이 반사 영역(RA)의 전반에 걸쳐서 넓게 분포 하더라도 관계 없다.
보호막(161)은 테이터 배선(151) 및 활성 부재(157)의 채널 영역 위에 형성되어 있으며 이들을 보호한다. 보호막(161)에는 데이터 배선(151)의 끝 부분(156)을 노출하는 접촉 구멍(165)이 형성되어 있으며, 보호막(161)과 게이트 절연막(140)에는 게이트 배선(121)의 끝 부분(129)을 노출하는 접촉 구멍(163)이 형성되어 있다.
압인막(171)은 보호막(161) 위에 형성되어 있으며, 박막 트랜지스터(131)를 보호한다. 압인막(171)은 투과 영역(TA)과 접촉 구멍(163, 165) 부근에는 존재하지 않으며 상면 전체에 광학 패턴(OP)을 가진다. 광학 패턴(OP)은 반사 영역(RA)에서의 반사 효율을 높이기 위한 것이다.
본 실시예에서는 광학 패턴(OP)을 도 2에 도시한 바와 같이, 다수개의 오목 거울이 나열된 형상으로 한다. 물론 볼록 거울이나 물결 형상 등 다양한 엠보싱 형상이 가능하지만, 오목 거울을 늘어 놓은 형태가 반사 효율을 더 높일 수 있다.
한편 오목 거울은 좌우 비대칭인 형상일 수도 있으며, 이 경우에는 반사 모드에서 시야각을 향상할 수 있다.
반사 전극(181)은 압인막(171) 상에 형성되어 있으며 반사 영역(RA)에 배치되어 외부광을 반사한다. 반사 전극(181)은 압인막(171)과 실질적으로 동일한 평면 경계를 가지며, 압인막(171) 상면의 굴곡을 따라 광학 패턴(OP)이 전사된 모양을 가진다. 이 반사 전극(181)은 반사성이 우수한 금속 소재로 이루어진다.
본 실시예에서는 압인막(171) 바로 위에 반사 전극(181)이 존재하고, 제조 과정에서 압인막(171)의 광학 패턴(OP) 형성 후 식각 등의 과정을 거치지 않고 반사 전극(181)을 위한 박막층을 바로 증착하므로, 광학 패턴(OP)의 원래 모양을 그대로 반사 전극(181)에 전사(轉寫)할 수 있다.
한편 본 실시예에서는 반사 전극(181)과 압인막(171) 및 보호막(161)을 관통하여 접촉 구멍(173)이 형성되어 있다. 이 접촉 구멍(173)은 드레인 전극(155)의 일부분을 노출한다.
화소 전극(191)은 반사 전극(181) 상에 형성되어 있으며 접촉 구멍(173)을 통하여 드레인 전극(155)과 접속된다. 이 화소 전극(191)은, 본 실시예에 따른 박막 트랜지스터 표시판이 표시 장치에 사용되는 경우, 별도로 마련되는 공통 전극(도시하지 않음)과 함께 전계를 형성하는 역할을 한다. 본 실시예에서 이 화소 전극(191)은 도 1 및 도 2에 도시한 바와 같이, 반사 영역(RA)의 전 영역에도 분포한다. 그런데 반사 전극(181)이 반사 영역(RA) 전체에 분포하므로 반사 영역(RA)에서는 반사 전극(181)과 화소 전극(191)이 중첩되는 구조를 가지며, 투과 영역(TA)에서는 화소 전극(191)만이 존재하는 구조를 가진다.
접촉 보조 부재(81, 82)는 보호막(161) 위에 위치하며 접촉 구멍(163, 165)을 통하여 게이트 배선(121)의 끝 부분(129) 및 데이터 배선(151)의 끝 부분(156)과 연결되어 있다. 접촉 보조 부재(81, 82)는 게이트 배선(121) 및 데이터 배선(151)과 외부 회로와의 접속을 강화하며 이들을 보호한다.
본 실시예에 따른 박막 트랜지스터 표시판에는 도 1 및 도 2에 도시한 바와 같이, 유지(storage) 전극(125)이 더 구비된다. 이 유지 전극(125)은 게이트 배선(121)과 나란하게 뻗은 유지 배선(123)으로부터 유지 전압을 전달받는다. 본 실시예에서 이 유지 전극(125)은 드레인 전극(155)과 중첩되어 유지 축전기를 형성한다. 이 유지 축전기는 화소 전극(191) 및 반사 전극(181)에 인가된 화소 전압을 안정화하는 역할을 한다.
도 1 및 도 2에 도시한 바와 같이, 드레인 전극(155) 및 유지 전극(125)을 불투명한 반사 영역(RA)에 배치하고 그 면적을 반사 영역(RA)의 전 영역에 걸쳐서 넓게 할 수 있다. 이렇게 하면 유지 축전기의 용량이 커져서 안정적인 화소 전압의 유지가 가능할 뿐 아니라 드레인 전극(155) 및 유지 전극(125)의 면적 증가로 인한 개구율 감소도 방지할 수 있다.
그러면, 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 3 내지 도 19를 참고로 하여 상세하게 설명한다.
먼저 도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 설명하는 배치도이고, 도 4는 도 3을 IV-IV 선으로 잘라 도시한 단면도이다.
제1 마스크 공정으로 기판(110) 상에 게이트 배선(121), 게이트 전극(124) 및 유지 배선(123)과 유지 전극(125)을 포함하는 게이트 도전체를 형성한다.
구체적으로 설명하면 다음과 같다. 먼저 기판(110) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층(도시하지 않음)을 적층한다. 게이트 금속층은 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같은 금속으로 이루어진 단일층 또는 이중층 이상이다.
이어서 제1 마스크를 이용한 사진 공정(photolithography) 및 식각 공정으로 게이트 금속층을 패터함됨으로써 게이트 배선(121), 게이트 전극(124), 유지 배선(123) 및 유지 전극(125)을 포함하는 게이트 도전체를 형성한다.
다음 도 5와 같이, 기판(110), 게이트 배선(121), 게이트 전극(124) 및 유지 배선(123) 위에 게이트 절연막(140)을 적층한다. 게이트 절연막(140)은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질로 만들어질 수 있다.
다음, 도 6 은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판 제조 방법의 제2 마스크 공정을 설명하기 위한 배치도이고, 도 7은 도 6을 VII-VII 선으로 잘라 도시한 단면도이다.
게이트 절연막(140) 위에 제2 마스크 공정으로 활성 부재(157) 및 불순물 반도체 부재(158)를 형성한다.
구체적으로 게이트 절연막(140) 상에159, 비정질 실리콘층(도시하지 않음), 불순물(n+ 또는 p+) 도핑된 비정질 실리콘층(도시하지 않음)이 순차적으로 증착한다. 예를 들면 비정질 실리콘층, 불순물 도핑된 비정질 실리콘층은 PECVD 방법으로 형성한다. 그러고 나서 불순물 도핑된 비정질 실리콘층 상에 포토 레지스트(도시하지 않음)를 도포한 다음 제2 마스크를 이용한 사진 공정과 식각 공정을 통하여 불순물 도핑된 비정질 실리콘층과 비정질 실리콘층을 패터닝하여 활성 부재(157) 및 불순물 반도체 부재(158)를 형성한다.
도 8은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판 제조 방법의 제 3 마스크 공정을 설명하기 위한 배치도이고, 도 9는 도 8을 IX-IX 선으로 잘라 도시한 단면도이다.
반도체 부재가 형성된 기판(110) 상에 제3 마스크 공정으로 데이터 배선(151), 소스 전극(153) 및 드레인 전극(155)을 포함하는 소스-드레인 도전체를 형성한다.
구체적으로 반도체 부재가 형성된 기판(110) 상에 소스-드레인 금속층을 적층한다. 예를 들면 스퍼터링 방법으로 소스-드레인 금속층을 증착한다. 소스-드레인 금속층(도시하지 않음)은 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속으로 이루어진 단일층 또는 이중층 이상이다. 그리고 소스-드레인 금속층 위에 포토레지스트(도시하지 않음)를 도포한 다음, 제3 마스크를 이용한 사진 공정 및 식각 공정으로 데이터 배선(151), 소스 전극(153) 및 드레인 전극(155)을 포함하는 소스-드레인 도전체를 형성한다. 소스-드레인 금속층을 식각한 다음, 소스 전극(153)과 드레인 전극(155) 사이에 존재하는 불순물 반도체 부재(158)의 노출된 부분도 제거하여 저항성 접촉 부재(159)를 형성한다. 따라서 도 9에 도시된 바와 같이, 소스 전극(153)과 드레인 전극(155) 하부에만 저항성 접촉 부재(159)가 남아 활성 부재(157)와 함께 반도체 부재를 이룬다.
한편 반도체 부재와 소스-드레인 도전체는 전술한 바와 같이, 별도의 마스크 공정으로 형성될 수도 있지만, 슬릿 마스크(slit mask) 또는 하프 톤 마스크(half tone mask)를 사용한 하나의 마스크 공정으로 형성될 수도 있다. 이렇게 하나의 마스크 공정으로 반도체 부재와 소스-드레인 도전체를 형성하는 경우에는 마스크 공정 회수를 줄일 수 있다.
다음 도 10은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판 제조 방법 중 보호막(161)을 형성하는 공정을 설명하는 단면도이다. 도 10에 도시한 바와 같이, 소스-드레인 도전체가 형성된 기판 상에 보호막(161)을 적층한다. 이 보호막(161)의 재료로는 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질이 사용된다.
다음 도 11는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판 제조 방법 중 반사 전극을 형성하는 공정을 설명하는 배치도이고, 도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이고,
도 13 내지 도 19는 도 11 및 도 12의 박막 트랜지스터 표시판을 본 실시예에 따라 제조하는 방법을 차례로 도시한 단면도이다.
먼저 보호막(161)이 형성된 기판(110) 상에 압인(押印, imprint) 공정을 위한 유기막(171a)을 도포한다. 이때 유기막(171a) 표면의 높이가 일정한 것이 바람직하다. 그러고 나서 몰드(도시하지 않음)를 사용하여 유기막(171a)을 가압하여 유기막(171a)의 표면에 원하는 형상을 만든다.
여기에서 유기막(171a)이 갖는 표면 형상은 특히, 오목 거울 형상이나 비대칭 형상의 앰보싱일 수 있다.
그리고, 유기막(171a) 위에 반사 전극층(181a)을 적층한다. 예를 들면 반사 전극층(181a)은 Al 또는 Al합금 등의 금속층을 스퍼터링 방식으로 증착한다.
본 실시예에서는 유기막(171a)에 아무런 처리를 하지 않고, 곧바로 반사 전 극층(181a)을 증착한다. 따라서 압인 공정에 의하여 유기막(171a)에 형성된 광학 패턴이 전혀 손상되지 않고 그대로 반사 전극층(181a)에 전사된다.
그리고 도 14에 도시된 바와 같이, 반사 전극층(181a) 상에 감광막(215)을 형성한다. 이 감광막(215)은 반사 영역(RA)에 위치한 제1 부분(211), 그리고 투과 영역(TA)에 위치하며 제1 부분보다 두께가 작은 제2 부분(213)을 포함한다. 또한 감광막(215)은 드레인 전극(155)의 일부, 게이트선(121)의 일부, 데이터선(171)의 일부 위에 존재하지 않는다. 설명의 편의상 반사 전극층(181a), 유기막(171a), 보호막(161), 게이트 절연막(140)에서 감광막(215)의 제1 부분(211) 아래에 위치한 부분을 제1 부분이라고 하고, 감광막(215)의 제2 부분(213)의 아래에 위치한 부분을 제2 부분이라고 한다. 또한 반사 전극층(181a), 유기막(171a), 보호막(161), 게이트 절연막(140)에서 감광막(215)으로 덮이지 않고 노출된 부분 및 그 아래의 부분을 제3 부분이라고 한다.
다음으로 도 15에 도시된 바와 같이, 감광막(215)에 의해서 덮이지 않은 반사 전극층(181a)의 제3 부분을 제거한다. 제거 방법의 예로는 건식 식각 방법을 들 수 있다.
다음으로 도 16에 도시된 바와 같이, 유기막(171a)의 제3 부분을 건식 식각 방법 또는 애싱 방법으로 제거하여 보호막(161)의 제3 부분을 노출한다.
다음으로 도 17에 도시된 바와 같이, 에치백 공정을 통하여 감광막(215)의 제2 부분(213)을 제거하고, 제1 부분(211)만을 남긴다.
다음으로 도 18에 도시된 바와 같이, 감광막(215)의 제2 부분(211)이 없어짐 으로써 노출된 반사 전극층(181a)의 제2 부분을 건식 식각 등의 방법으로 제거한다.
다음으로 도 19에 도시된 바와 같이, 유기막(171a)의 제2 부분을 제거하여 보호막(171a)의 제2 부분의 표면을 노출함과 동시에 보호막(161)과 게이트 절연막(140)의 제3 부분을 제거하여 접촉 구멍(163, 165, 173)을 형성한다. 단, 게이트 절연막(140)의 제3 부분 중에서 소스-드레인 도전체 아래에 있는 부분은 제거되지 않는다.
구체적인 식각 방법의 예를 들면, 우선 유기막(171a), 보호막(161) 및 게이트 절연막(140)을 동시에 식각할 수 있는 조건으로 식각을 진행하는 방법이 있는데, 이 경우 접촉 구멍(163, 165, 173)이 완성되어 그 아래의 게이트선(121) 및 소스-드레인 도전체가 드러나는 제1 시점과 유기막(171a) 제2 부분의 제거가 완료되어 그 아래의 보호막(161) 제2 부분이 드러나는 제2 시점이 일치하도록 하거나 제2 시점이 제1 시점보다 늦게 되도록 식각 조건을 적절하게 조절할 수 있다. 여기에서 제2 시점이 식각 종점이 된다. 상황에 따라서는 보호막(161) 제2 부분의 일부 두께가 깎여나갈 수도 있다.
다른 식각의 방법의 예로는 유기막(171a)과 보호막(161) 및 게이트 절연막(140)을 선택적으로 식각할 수 있는 조건을 선택하는 것이다. 이 경우 보호막(161) 및 게이트 절연막(140)만이 식각되고 유기막(171a)은 식각되지 않는 조건으로 먼저 식각을 진행하여 보호막(161) 및 게이트 절연막(140)의 제3 부분을 제거하여 접촉 구멍(163, 165, 173)을 완성한 다음, 유기막(171a)은 식각되고 보호 막(161)은 식각되지 않는 조건으로 식각을 진행하여 유기막(171a)의 제2 부분을 제거할 수 있다.
그런 다음, 남은 제1 부분(211)을 제거하면, 압인막(171)과 반사 전극(181)이 완성된다.
다음으로 반사 전극(181) 위에 형성된 기판(110) 상에 제4 마스크 공정을 사용하여 화소 전극(191)을 형성한다.
구체적으로 반사 전극(181)이 형성된 기판(110) 상에 투명 도전체층을 스퍼터링과 같은 증착 방법으로 전면에 형성한다. 이 투명 도전체층의 재료로는 인듐 주석 산화물(indium tin oxide: ITO)이나 주석 산화물(tin oxide: TO), 인듐 아연 산화물(indium zinc oxide: IZO), SnO2, 비정질-인듐 주석 산화물(a-ITO) 등이 사용된다.
그러고 나서 제4 마스크를 이용한 사진 공정과 식각 공정으로 투명 도전체층을 패터닝함으로써 화소 전극(191)을 형성한다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도 20 내지 도 22를 참고하여 상세하게 설명한다.
도 20 내지 도 22는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법을 차례로 도시한 단면도이다.
본 실시예는 전술한 실시예와 거의 동일하며, 도 20 내지 도22에서 전술한 실시예와 동일한 도면 부호는 전술한 실시예와 동일한 구성 요소이며 별도의 설명 은 생략한다.
도 22에 도시한 것과 같이, 본 실시예는 투과 영역(TA)에 압인막(171)이 존재하는 점에 차이가 있다. 압인막(171)은 또한 게이트 배선(121)의 끝 부분(129) 및 데이터 배선(151)의 끝 부분에도 존재하고, 접촉 구멍(163)은 보호막(161), 게이트 절연막(140)뿐 아니라 압인막(171)도 관통하며, 접촉 구멍(165)은 보호막(161)과 압인막(171)을 관통한다.
이러한 구조를 만들기 위해서는 앞 실시예의 도 18에 해당하는 도 20에 도시한 것처럼 반사 전극(181)을 형성한 후에, 도 21에서처럼 보호막(161)과 게이트 절연막(140)만을 선택적으로 식각하는 방법을 고려할 수 있다. 유기막(171a), 보호막(161), 게이트 절연막(140)을 모두 식각하는 식각 조건을 사용하는 경우에는 접촉 구멍(163, 165)이 완성되어 게이트 배선(121)의 끝 부분(129) 및 데이터 배선(151)의 끝 부분(156)이 노출되는 시점을 식각 종점으로 잡으면 유기막(171a)의 두께가 줄지만 여전히 남아 있는 상태로 만들 수 있다.
도 23 및 도 24를 참고하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 23은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이며 도 24는 도 23의 박막 트랜지스터 표시판을 XXIV-XXIV 선을 따라 자른 단면도이다.
도 23 및 도 24에 도시한 바와 같이 본 실시예에 따른 박막 트랜지스터 표시판의 기본 구조는 도 1 및 도 2에 도시한 것과 거의 같다. 즉, 박막 트랜지스터 표 시판은 기판(110), 게이트 배선(121), 데이터 배선(151), 유지 전극(125), 유지 배선(123), 박막 트랜지스터(131), 보호막(161), 반사 전극(181), 화소 전극(191), 접촉 보조 부재(81, 82) 및 압인막(171)을 포함한다. 박막 트랜지스터(131)는 게이트 전극(124), 게이트 절연막(140), 활성 부재(157), 저항성 접촉 부재(159), 소스 전극(153), 드레인 전극(155)을 포함한다. 반사 전극(181), 압인막(171), 보호막(161)에는 접촉 구멍(173)이 형성되어 있고, 보호막(161)에는 데이터 배선(151)의 끝 부분(156)을 노출하는 접촉 구멍(165)이 형성되어 있다.
그러나 도 1 및 도 2에 도시한 것과 달리, 게이트 절연막(140)에 게이트 배선(121)의 끝 부분(129)을 노출하는 접촉 구멍(141)이 형성되어 있고, 그 위에 접촉 매개 부재(154)가 형성되어 있다. 접촉 매개 부재(154)는 데이터 배선(151) 등과 동일한 층으로서 보호막(161)으로 덮여 있으나, 접촉 매개 부재(154)의 일부를 노출하는 접촉 구멍(167)이 보호막(161)에 형성되어 있다. 접촉 매개 부재(154)는 접촉 구멍(167)을 통하여 접촉 보조 부재(81)와 연결되고 접촉 보조 부재(81)로 덮여 있다.
이러한 구조의 박막 트랜지스터 표시판을 제조하는 방법은 기본적으로 도 3 내지 도 19에 도시한 바와 같지만, 게이트 절연막(140)을 적층한 후 접촉 구멍(141)을 형성하는 사진 식각 공정을 거쳐야 하므로 도 3 내지 도 19에 도시한 제조 방법에 비하여 한 번의 사진 공정이 더 필요하다.
그러나 도 19의 단계에서 게이트 절연막(140)을 식각하지 않아도 되므로 식각 시간이 줄어들고, 보호막(161) 식각 후 노출되는 드레인 전극(155) 일부와 데이 터 배선(151)의 끝 부분(156) 및 유기막(171a)이 받는 손상이 줄어든다.
이상에서 설명한 내용은 반투과형 액정 표시 장치뿐 아니라 투과 영역이 없는 반사형 액정 표시 장치에도 적용될 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,
도 3, 도 6, 도 8 및 도 11은 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 보여주는 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판을 III-III 선을 따라 잘라 도시한 단면도이고,
도 5는 도 3 및 도 4의 박막 트랜지스터 표시판의 다음 단계에서의 단면도이고,
도 7은 도 6의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 9는 도 8의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고,
도 10은 도 8 및 도 9의 박막 트랜지스터 표시판의 다음 단계에서의 단면도이고,
도 12는 도 11의 박막 트랜지스터 표시판을 XI-XI 선을 따라 잘라 도시한 단면도이고,
도 13 내지 도 19는 도 11 및 도 12의 박막 트랜지스터 표시판을 본 실시예에 따라 제조하는 방법을 차례로 도시한 단면도이고,
도 20 내지 도 22는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조하는 방법을 차례로 도시한 단면도이고,
도 23은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이며,
도 24는 도 23의 박막 트랜지스터 표시판을 XXIV-XXIV 선을 따라 자른 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 절연 기판 121: 게이트 배선
124: 게이트 전극 140: 게이트 절연막
157: 활성 부재 159: 저항성 접촉 부재
151: 데이터 배선 153: 소스 전극
155: 드레인 전극 123: 유지 배선
125: 유지 전극 171: 압인막
173: 접촉 구멍 181: 반사 전극
191: 화소 전극

Claims (16)

  1. 게이트 배선,
    상기 게이트 배선과 교차하는 데이터 배선,
    상기 게이트 배선 및 상기 데이터 배선에 접속되는 박막 트랜지스터,
    상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터 위에 형성되어 있으며 상기 박막 트랜지스터의 일부를 노출하는 접촉 구멍을 갖는 압인막,
    상기 압인막 상에 형성되어 있으며 상기 압인막의 평면 경계와 동일하거나 좁은 평면 경계를 가지는 반사 전극, 그리고
    상기 반사 전극 상에 형성되어 있는 제1 부분을 포함하며 상기 접촉 구멍을 통하여 상기 박막 트랜지스터와 접속되는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 박막 트랜지스터와 상기 압인막 사이에 형성되어 있는 보호막을 더 포함하는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 압인막은 상면에 광학 패턴을 갖는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 광학 패턴은 앰보싱 형상인 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 앰보싱 형상은 오목 거울 형상인 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 화소 전극은 상기 반사 전극과 중첩하지 않는 제2 부분을 더 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 압인막은 상기 화소 전극의 제2 부분 아래에 위치하는 부분을 포함하는 박막 트랜지스터 표시판.
  8. 제6항에서,
    상기 박막 트랜지스터는 상기 화소 전극과 연결되어 있는 드레인 전극을 포함하며,
    상기 표시판은 상기 드레인 전극과 중첩하는 유지 전극을 더 포함하는
    박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 유지 전극은 상기 반사 전극과 중첩하는 박막 트랜지스터 표시판.
  10. 기판 상에 게이트 배선, 데이터 배선 및 박막 트랜지스터를 형성하는 단계,
    상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터 위에 유기물층을 적층하는 단계,
    상기 유기물층 상면에 광학 패턴을 형성하는 단계,
    상기 유기물층 상에 반사 전극층을 적층하는 단계,
    상기 반사 전극층을 식각하는 단계,
    상기 반사 전극층을 식각한 후에 상기 유기물층을 식각하는 단계, 그리고
    상기 반사 전극 상에 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판 제조 방법.
  11. 제10항에서,
    상기 화소 전극은 상기 반사 전극과 중첩하는 제1 부분과 중첩하지 않는 제2 부분을 포함하는 박막 트랜지스터 표시판 제조 방법.
  12. 제11항에서,
    상기 유기물층은 상기 화소 전극의 제1 부분과 제2 부분 모두의 아래에 존재하는 박막 트랜지스터 표시판 제조 방법.
  13. 제10항에서,
    상기 게이트 배선, 상기 데이터 배선 및 상기 박막 트랜지스터 위, 상기 유기물층의 아래에 보호막을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판 제조 방법.
  14. 제10항에서,
    상기 유기물층은 상기 반사 전극과 동일 평면 형상으로 식각되는 박막 트랜지스터 표시판 제조 방법.
  15. 제10항에서,
    상기 반사 전극층 식각 단계와 상기 유기물층 식각 단계는 하나의 사진 공정으로 이루어지는 박막 트랜지스터 표시판 제조 방법.
  16. 제10항에서,
    상기 광학 패턴 형성 단계는,
    상기 유기물층 상에 압인 몰드를 정렬하는 단계, 그리고
    상기 압인 몰드로 상기 유기물층을 가압하는 단계
    를 포함하는
    박막 트랜지스터 표시판 제조 방법.
KR1020070117484A 2007-11-16 2007-11-16 박막 트랜지스터 표시판 및 그 제조 방법 KR20090050835A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070117484A KR20090050835A (ko) 2007-11-16 2007-11-16 박막 트랜지스터 표시판 및 그 제조 방법
US12/256,380 US20090127563A1 (en) 2007-11-16 2008-10-22 Thin film transistor array panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070117484A KR20090050835A (ko) 2007-11-16 2007-11-16 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20090050835A true KR20090050835A (ko) 2009-05-20

Family

ID=40640952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070117484A KR20090050835A (ko) 2007-11-16 2007-11-16 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20090127563A1 (ko)
KR (1) KR20090050835A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101775726B1 (ko) * 2010-11-26 2017-09-07 엘지디스플레이 주식회사 액정표시장치 제조방법
KR102049569B1 (ko) * 2013-08-01 2019-11-28 삼성디스플레이 주식회사 미세 패턴을 포함한 구조물의 형성 방법, 나노 패턴 형성 방법 및 액정 표시 장치용 표시판의 제조 방법
GB2526316B (en) * 2014-05-20 2018-10-31 Flexenable Ltd Production of transistor arrays

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4712402B2 (ja) * 2004-05-10 2011-06-29 サムスン エレクトロニクス カンパニー リミテッド 下部表示板及び下部表示板を含む液晶表示装置およびその製造方法
KR101152142B1 (ko) * 2005-06-13 2012-06-15 삼성전자주식회사 액정표시장치의 제조방법
TWI395030B (zh) * 2007-03-27 2013-05-01 Au Optronics Corp 畫素結構與包含此畫素結構之顯示面板及光電裝置以及其製造方法

Also Published As

Publication number Publication date
US20090127563A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
KR101202983B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR101197223B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
US7403245B2 (en) Liquid crystal display device and method for fabricating the same
US20140118656A1 (en) Liquid crystal display and manufacturing method thereof
US20090185120A1 (en) Thin film transistor substrate and method for manufacturing the same
KR20080067406A (ko) 박막 트랜지스터 표시판
KR20150104676A (ko) 액정 표시 장치의 제조 방법
KR20060069081A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US20070188682A1 (en) Method for manufacturing a display device
US20080143908A1 (en) Thin film transistor substrate and method of fabricating the same
KR20090050835A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20120043387A (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
US20070097282A1 (en) Thin film multilayer substrate, manufacturing method thereof, and liquid crystal display having thin film multilayer substrate
KR100930921B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR101658514B1 (ko) 반사투과형 액정표시장치용 어레이 기판의 제조방법
KR20070072113A (ko) 액정표시소자 및 그 제조방법
KR100978252B1 (ko) 액정표시소자의 제조방법
KR100560639B1 (ko) 반사형 액정표시장치의 박막트랜지스터 및 그 형성방법
KR20070094254A (ko) 반투과형 액정 표시 장치의 제조 방법
KR100731026B1 (ko) 액정패널의 제조방법
KR100707302B1 (ko) 반사형 액정표시장치 및 그 제조방법
KR101147830B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR100913300B1 (ko) 박막 트랜지스터 기판의 제조방법 및 이에 의해 제조되는박막 트랜지스터 기판
KR101665062B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 이의 제조방법
KR101631530B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid