KR100913300B1 - 박막 트랜지스터 기판의 제조방법 및 이에 의해 제조되는박막 트랜지스터 기판 - Google Patents

박막 트랜지스터 기판의 제조방법 및 이에 의해 제조되는박막 트랜지스터 기판 Download PDF

Info

Publication number
KR100913300B1
KR100913300B1 KR1020030007763A KR20030007763A KR100913300B1 KR 100913300 B1 KR100913300 B1 KR 100913300B1 KR 1020030007763 A KR1020030007763 A KR 1020030007763A KR 20030007763 A KR20030007763 A KR 20030007763A KR 100913300 B1 KR100913300 B1 KR 100913300B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
reflective
region
substrate
Prior art date
Application number
KR1020030007763A
Other languages
English (en)
Other versions
KR20040071856A (ko
Inventor
추교섭
윤주선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030007763A priority Critical patent/KR100913300B1/ko
Publication of KR20040071856A publication Critical patent/KR20040071856A/ko
Application granted granted Critical
Publication of KR100913300B1 publication Critical patent/KR100913300B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/09—Function characteristic transflective

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

제조 공정 단계를 감소할 수 있는 반사-투과형 박막 트랜지스터 기판의 제조 방법을 개시한다. 기판 상에 형성된 유기 절연막 및 유기 절연막의 상면에 구비되는 반사막으로 이루어지는 반사부재를 구비하고, 반사부재 상에 무기 절연막을 형성한다. 이후, 무기 절연막 상에 투과전극을 형성한다. 여기서, 반사막을 게이트 라인 및 게이트 전극을 형성하는 공정에서 동시에 형성한다. 이로써 상기 반사-투과형 박막 트랜지스터 기판을 제조할 때 마스크 수를 줄여 생산성을 향상시키고 제조 원가를 절감할 수 있다.

Description

박막 트랜지스터 기판의 제조방법 및 이에 의해 제조되는 박막 트랜지스터 기판{METHOD OF MANUFACTURING THIN FILM TRANSISTOR SUBSTRATE AND THIN FILM TRANSISTOR SUBSTRATE MANUFACTURED BY THE METHOD}
도 1a 내지 도 1g는 본 발명의 제1 실시예에 따른 반사-투과형 박막 트랜지스터 기판의 제조방법을 설명하기 위한 공정도이다.
도 2는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 갖는 반사-투과형 액정표시장치의 단면도이다.
도 3a는 본 발명의 제2 실시예에 따른 반사-투과형 박막 트랜지스터 기판의 평면도이다.
도 3b는 도 3a에 도시된 절단선 Ⅰ-Ⅰ에 따른 반사-투과형 박막 트랜지스터 기판의 단면도이다.
도 4a 내지 도 4b는 본 발명의 제3 실시예에 따른 반사-투과형 박막 트랜지스터 기판의 제조방법을 설명하기 위한 공정도이다.
도 5는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판을 갖는 반사-투과형 액정표시장치의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 박막 트랜지스터 기판 120 : 반사부재
130 : 박막 트랜지스터 150 : 보호막
160 : 투과전극 170 : 캐패시터
180 : 투과창 200 : 컬러 필터 기판
300 : 액정층 500 : 액정표시장치
본 발명은 박막 트랜지스터 기판의 제조방법 및 이에 의해 제조되는 박막 트랜지스터 기판에 관한 것으로, 보다 상세하게는 제조 공정 단계를 감소할 수 있는 박막 트랜지스터 기판의 제조방법 및 이에 의해 제조되는 박막 트랜지스터 기판에 관한 것이다.
상기 액정표시장치는 광 이용 방법에 있어서 반사형, 투과형 및 반사-투과형 액정표시장치로 구분될 수 있다. 상기 반사-투과형 액정표시장치는 반사영역과 투과영역을 구비하여, 외부광을 상기 반사영역을 통해 반사시켜 영상을 표시하고 내부광을 상기 투과영역을 통해 투과시켜 영상을 표시한다.
이하에서, 상기 반사-투과형 액정표시장치를 구성하는 일반적인 반사-투과형 박막 트랜지스터 기판을 형성하기 위한 공정을 설명한다.
먼저 상기 반사-투과형 박막 트랜지스터 기판을 를 형성하기 위하여 투명 기판 상에 제1 금속막을 형성하고, 제1 마스크를 이용하여 게이트 전극을 갖는 게이트 라인을 형성한다.
상기 게이트 라인 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 비정질 실리콘막 및 n+ 도핑된 비정질 실리콘막을 순차적으로 증착한다. 이후, 제2 마스크를 이용하여 상기 비정질 실리콘막 및 n+ 도핑된 비정질 실리콘막를 패터닝하여 액티브 패턴 및 오믹 콘택 패턴을 형성한다.
상기 결과물 상에 제2 금속막을 형성하고, 제3 마스크를 이용하여 상기 제2 금속막을 패터닝하여 소오스 전극 및 드레인 전극을 갖는 데이터 라인을 형성한다. 이로써, 박막 트랜지스터를 완성한다.
이후, 상기 박막 트랜지스터 상에 무기 절연막을 형성하고, 그 위에 감광성 유기 절연막을 형성한다. 이어서, 제4 마스크를 이용하여 상기 감광성 유기 절연막 상면에 마이크로 렌즈를 형성하기 위하여 1차 노광한 후, 제5 마스크를 이용하여 상기 드레인 전극에 대응하도록 상기 유기 절연막을 2차 노광한다. 그리고, 상기 유기 절연막을 현상하여 상기 유기 절연막 상에 마이크로 렌즈를 형성하고, 동시에 상기 드레인 전극 상에 유기 절연막을 제거한다.
이어서, 제6 마스크를 이용하여 상기 드레인 전극 상의 무기 절연막을 제거하여 상기 드레인 전극을 노출시키는 콘택홀을 형성한다.
상기 결과물 상에 인듐 틴 옥사이드(Indium Tin Oxide; 이하 ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; 이하 IZO)로 이루어지는 투명 도전막을 증착하고, 제7 마스크를 이용하여 상기 ITO 또는 IZO를 패터닝하여 투과전극을 형성한다.
상기 투과전극 상에 제3 금속막을 형성하고 제8 마스크를 이용하여 상기 제3 금속막을 패터닝하여 상기 투과전극을 노출시키는 투과창을 갖는 반사전극을 형성한다.
상술한 일반적인 반사-투과형 박막 트랜지스터 기판을 형성하기 위하여 8개의 마스크를 이용하여야 한다. 그러나, 마스크의 수가 늘어나게 되면 공정 시간 및 공정 비용이 증가되게 되고, 상기 마스크를 이용한 패터닝 공정시 불량이 발생할 확률이 증가하게 된다.
따라서, 본 발명의 제1 목적은 마스크 수를 줄이기 위한 박막 트랜지스터 기판의 제조방법을 제공하는 것이다.
또한, 본 발명의 제2 목적은 상기한 방법을 통하여 제조되는 박막 트랜지스터 기판을 제공하는 것이다.
상기한 본 발명의 제1 목적을 실현하기 위한 하나의 특징에 따른 반사-투과형 박막 트랜지스터 기판의 제조방법은, 화소부가 박막 트랜지스터영역, 반사영역 및 투과영역으로 구분되는 반사-투과형 박막 트랜지스터 기판의 제조방법에 있어서, 기판의 반사영역 상에 유기 절연막을 형성하는 단계, 상기 기판의 박막 트랜지스터영역에 게이트 전극을 형성하고, 동시에 상기 유기 절연막 상에 반사막을 형성하는 단계, 상기 박막 트랜지스터영역에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터가 형성된 상기 기판 상에 상기 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀이 형성된 보호막을 형성하는 단계 및 상기 보호막 상에 투과전 극을 형성하는 단계를 포함하여 이루어진다.
여기서, 상기 보호막은 유기 절연막 및 무기 절연막으로 이루어질 수 있다.
상기한 본 발명의 제2 목적을 실현하기 위한 하나의 특징에 따른 반사-투과형 박막 트랜지스터 기판은, 화소부가 박막 트랜지스터영역, 반사영역 및 투과영역으로 구분되는 반사-투과형 박막 트랜지스터 기판에 있어서, 기판의 박막 트랜지스터영역에 구비되는 박막 트랜지스터 상기 반사영역에 구비되어 상기 박막 트랜지스터 기판의 상측으로부터 입사되는 광을 반사시키는 반사부재, 상기 박막 트랜지스터 및 상기 반사부재를 덮도록 구비되고, 상기 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀이 형성된 보호막 및 상기 보호막 상에 구비되고, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 투과전극을 포함하여 이루어진다.
여기서, 상기 보호막은 유기 절연막 또는 무기 절연막으로 이루어질 수 있다.
이로써, 상기 반사-투과형 박막 트랜지스터 기판의 제조 시 마스크 수를 종래의 8 매에서 7매로 줄여 공정의 단순화 및 공정 시간 단축을 통하여 생산성을 증가시키고 제조 원가를 절감할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1a 내지 도 1g는 본 발명의 제1 실시예에 따른 반사-투과형 박막 트랜지스터 기판의 제조방법을 설명하기 위한 공정도이다.
상기 반사-투과형 박막 트랜지스터 기판에는 박막 트랜지스터 영역(TRA), 반사영역(RA) 및 투과영역(TA)이 형성된다.
먼저 도 1a를 참조하면, 절연 물질로 이루어진 투명한 제1 기판(110) 상에 감광성 유기 절연막(122)을 균일한 두께로 형성한다. 이때 상기 감광성 유기 절연막(122)을 형성하는 방법의 하나로 스핀 코팅(spin-coating) 방법을 사용할 수 있다.
이후, 제1 마스크(미도시)를 이용하여 상기 감광성 유기 절연막(122)상에 엠보싱 패턴을 형성하기 위한 제1차 노광공정을 수행한다. 그리고, 상기 박막 트랜지스터 영역(TRA) 및 상기 투과영역(TA)에 형성된 상기 감광성 유기 절연막(121)을 제거하기 위하여 제2 마스크(미도시)를 이용하여 제2차 노광공정을 수행한다.
상기 제2차 노광공정이 수행된 상기 제1 기판(110)을 현상액을 이용하여 현상하여 도 1b에 도시된 바와 같이 상기 반사영역(RA)에 구비되고 상면에 엠보싱 패턴(121a)이 형성된 제1 절연막(121)을 형성한다.
도 1c를 참조하면, 상기 제1 절연막(121)이 형성된 상기 제1 기판(110) 상에 소정의 두께로 제1 금속막(미도시)을 형성한다. 그리고, 제3 마스크(미도시)를 이용하여 상기 제1 금속막을 패터닝하여 상기 제1 기판(110) 상에 제1 방향으로 연장된 게이트 라인(미도시), 상기 게이트 라인으로부터 분기된 게이트 전극(131) 및 반사막(122)을 형성한다.
상기 반사막(122)은 상기 반사영역(RA)에 형성된 상기 제1 절연막(121) 상에 구비된다.
이후 도 1d를 참조하면, 상기 게이트 전극(131) 및 상기 반사막(122)이 형성된 제1 절연막(121) 상에 실리콘 질화물을 증착하여 게이트 절연막(132)을 형성한다. 상기 게이트 절연막(132)은 상기 박막 트랜지스터 영역(TRA)에만 구비되어 상기 게이트 전극(131)을 커버할 수 있으며, 도 1d에 도시된 바와 같이 상기 반사영역(RA) 및 상기 투과영역(TA)까지 연장될 수 도 있다.
그리고, 상기 게이트 절연막(132) 상에 비정질 실리콘막 및 n+ 도핑된 비정질 실리콘막을 형성하고, 상기 비정질 실리콘막 및 상기 n+ 도핑된 비정질 실리콘막을 제4 마스크(미도시)를 이용하여 패터닝한다. 이로써, 상기 게이트 전극(131)에 대응하도록 채널층(133)을 형성한다.
다음에, 상기 결과물 상에 제2 금속막(미도시)을 형성한다. 그리고, 상기 제2 금속막을 제5 마스크(미도시)를 이용하여 패터닝하여 상기 제1 방향과 직교하는 제2 방향으로 연장된 데이터 라인(미도시), 상기 데이터 라인으로부터 분기된 소오스 및 드레인 전극(134, 135)을 형성한다. 이로써, 상기 박막 트랜지스터(130)를 완성한다.
도 1e를 참조하면, 상기 박막 트랜지스터 영역(TRA), 상기 투과영역(TA) 및 상기 반사영역(RA) 상에 감광성 유기 절연막 또는 무기 절연막으로 이루어진 제2 절연막(150)을 형성한다.
도 1f를 참조하면, 상기 제2 절연막(150) 상에 제6 마스크(미도시)를 이용하여 상기 박막 트랜지스터(130)의 드레인 전극(135)을 노출시키는 콘택홀(155)을 형 성한다.
여기서, 상기 제2 절연막(150)이 감광성 유기 절연막인 경우 상기 감광성 유기 절연막 상에 상기 제6 마스크를 이용하여 노광공정을 수행하고, 현상공정을 거쳐 상기 콘택홀(155)을 형성할 수 있고, 상기 제2 절연막(150)이 무기 절연막인 경우 상기 제6 마스크를 이용하여 상기 무기 절연막에 대해 포토리소그라피 공정을 수행하여 상기 콘택홀(155)을 형성할 수 있다.
이후 도 1g를 참조하면, 상기 콘택홀(155)이 형성된 상기 제2 절연막(150) 상에 ITO 또는 IZO로 이루어진 투명 도전막을 형성한다. 여기서, 상기 투명 도전막은 상기 콘택홀(155)을 통하여 상기 드레인 전극(135)과 전기적으로 연결된다.
이후, 상기 투명 도전막을 각각의 화소부에 대응하도록 패터닝하여 투과전극(160)을 형성한다. 이로써, 상기 반사-투과형 박막 트랜지스터 기판(100)을 완성한다.
도 1a 내지 도 1g를 참조하여 살펴본 본 발명의 제1 실시예에 의하면, 상기 반사-투과형 박막 트랜지스터 기판(100)의 상기 반사영역(RA)을 정의하는 상기 반사막(122)을 상기 게이트 라인 및 상기 게이트 전극(131)과 동시에 형성함으로써 마스크 수를 종래의 8매에서 7매로 줄일 수 있다.
도 2는 본 발명의 제1 실시예에 의해 제조된 박막 트랜지스터 기판을 갖는 반사-투과형 액정표시장치를 설명하기 위한 단면도이다.
상기 박막 트랜지스터 기판은 박막 트랜지스터 영역(TRA), 반사영역(RA) 및 투과영역(TA)으로 이루어진 반사-투과형 박막 트랜지스터 기판이다.
도 2를 참조하면, 상기 반사-투과형 액정표시장치(500)는 박막 트랜지스터 기판(100), 상기 박막 트랜지스터 기판(100)과 대향하여 결합하는 컬러 필터 기판(200) 및 이들 사이에 구비된 액정층(300)을 포함하여 이루어진다.
상기 박막 트랜지스터 기판(100)은 제1 기판(110), 반사부재(120), 박막 트랜지스터(130), 제2 절연막(150) 및 투과전극(160)을 포함하여 이루어진다.
상기 반사부재(120)는 상기 반사영역(RA)에 구비되며, 유기 절연막으로 이루어지는 제1 절연막(121)과 상기 제1 절연막(121) 상에 구비되는 반사막(122)으로 이루어진다.
상기 제1 절연막(121)의 표면에는 반사율을 향상시키기 위한 엠보싱 패턴(121a)이 형성되어 있으며, 상기 반사막(140)은 반사율이 우수한 금속으로 이루어지며, 상기 엠보싱 패턴(121a)을 따라 형성된다.
상기 박막 트랜지스터(130)는 상기 반사영역(RA)의 좌측에 구비되는 상기 박막 트랜지스터영역(TRA)에 구비된다. 상기 박막 트랜지스터(130)는 게이트 전극(131), 게이트 절연막(132), 채널층(133) 및 소오스/드레인 전극(134, 135)으로 이루어진다.
상기 게이트 절연막(132)은 상기 반사영역(RA) 및 상기 투과영역(TA)까지 연장되어 구비되며, 상기 반사부재(120)를 커버한다.
상기 제2 절연막(150)은 상기 박막 트랜지스터(130) 및 상기 반사부재(120)를 덮도록 구비되며, 상기 박막 트랜지스터(130)의 드레인 전극(120)을 노출시키는 콘택홀(155)이 형성되어 있다. 여기서, 상기 제2 절연막(150)은 무기 절연막 또는 유기 절연막으로 이루어질 수 있다.
상기 제2 절연막(150) 상에는 ITO 또는 IZO로 이루어지는 투과전극(160)이 구비되며, 상기 투과전극(160)은 상기 콘택홀(155)을 통해 상기 드레인 전극(135)과 전기적으로 연결된다.
한편, 상기 컬러 필터 기판(200)은 제2 기판(210), 컬러 필터층(220) 및 공통전극(230)을 포함하여 이루어진다.
상기 컬러 필터층(220)은 복수개의 R·G·B 색화소로 이루어지며, 상기 컬러 필터층(220) 상에는 상기 투과전극(160)에 대응하는 공통전극(230)이 형성되어 있다.
이로써, 상기 반사-투과형 액정표시장치(500)는 상기 반사영역(RA)에 구비된 반사부재(120) 특히, 반사막(122)을 통하여 외부로부터 입사되는 제1 광(L1)을 반사시키고, 상기 투과영역(TA)을 통하여 내부에 구비된 광발생 수단(미도시)으로부터 제공되는 제2 광(L2)을 투과시켜 영상을 표시한다.
도 3a는 본 발명의 제2 실시예에 따른 반사-투과형 박막 트랜지스터 기판의 평면도이고, 도 3b는 도 3a에 도시된 절단선 Ⅰ-Ⅰ에 따른 반사-투과형 박막 트랜지스터 기판의 단면도이다.
도 3a와 도 3b를 참조하면, 상기 반사-투과형 박막 트랜지스터 기판(100)은 제1 방향으로 연장된 게이트 라인(141), 상기 제1 방향과 수직한 방향으로 연장된 데이터 라인(142) 및 상기 게이트 라인(141)과 상기 데이터 라인(142)이 교차되어 형성된 영역에 구비되는 화소부(190)를 포함한다.
상기 화소부(190)는 박막 트랜지스터영역(TRA), 반사영역(RA) 및 투과영역(TA)으로 이루어지고, 상기 화소부(190)의 경계에는 게이트 라인 영역(GLA) 및 데이터 라인 영역(미도시)이 구비된다.
상기 박막 트랜지스터영역(TRA), 상기 반사영역(RA) 및 상기 투과영역(TA)는 도 2에 도시된 것과 동일하므로 상기 박막 트랜지스터영역(TRA), 상기 반사영역(RA) 및 상기 투과영역(TA)에 대한 상세한 설명을 생략한다.
상기 투과영역(TA)의 우측에 구비된 상기 게이트 라인 영역(GLA)에는 캐패시터(170)가 구비된다.
상기 캐패시터(170)는 게이트 라인(141) 및 상기 게이트 라인(141)과 절연된 데이터 메탈(171)로 이루어진다. 상기 게이트 라인(141)은 상기 캐패시터(170)의 제1 전극으로 작용하고, 상기 데이터 메탈(171)은 제2 전극으로 작용한다.
상기 게이트 라인(141)은 상기 제1 기판(110) 상에 구비되며, 상기 박막 트랜지스터(130)로부터 연장된 게이트 절연막(132)에 의해 커버된다.
상기 데이터 메탈(171)은 상기 게이트 라인(141)과 대응하도록 상기 게이트 절연막(132) 상에 구비되며, 상기 박막 트랜지스터(130) 및 상기 반사부재(120)를 덮는 제2 절연막(160)에 의해 커버된다.
상기 데이터 메탈(171)은 금속막을 패터닝함으로써 형성되는 상기 데이터 라인(142)과 상기 데이터 라인(142)으로부터 분기된 소오스 및 드레인 전극(134, 135)과 동시에 형성되며, 상기 소오스 및 드레인 전극(134, 135)과 동일한 층에 구비된다.
상기 제2 절연막(160)에는 상기 데이터 메탈(150)의 일정 영역을 노출시키는 제2 콘택홀(155b)이 형성되어 있다. 이로써, 상기 제2 절연막(150) 상에 구비된 상기 투과전극(160)은 제1 콘택홀(155a)을 통해 상기 박막 트랜지스터(130)의 드레인 전극(135)과 전기적으로 연결되고, 상기 제2 콘택홀(155b)을 통해 상기 데이터 메탈(171)과 전기적으로 연결된다.
도 4a 내지 도 4b는 본 발명의 제3 실시예에 따른 반사-투과형 박막 트랜지스터 기판의 제조방법을 설명하기 위한 공정도이다.
도 4a를 참조하면, 도 1a 내지 도 1e에 도시된 공정을 통해 형성된 제2 절연막(150) 상에 제6a 마스크(미도시)를 이용하여 상기 박막 트랜지스터(130)의 드레인 전극(135)을 노출시키는 콘택홀(155)을 형성하고, 동시에 투과영역(TA)에 형성된 상기 제2 절연막(150)을 제거하여 상기 박막 트랜지스터(130)의 게이트 절연막(132)을 노출시키는 투과창(180)을 형성한다.
여기서, 상기 제2 절연막(150)이 감광성 유기 절연막 또는 무기 절연막으로 이루어지더라도 하나의 마스크를 이용하여 상기 공정을 수행할 수 있다. 이에 대한 설명은 도 1f를 참조하여 설명한 바와 같기 때문에 생략한다.
도 4b를 참조하면, 상기 결과물 상에 ITO 또는 IZO로 이루어진 투명 도전막을 형성하고, 제7a 마스크(미도시)를 이용하여 상기 투명 도전막을 패터닝하여 투과전극(160)을 형성한다. 여기서, 상기 투과전극(160)은 상기 콘택홀(155)을 통해 상기 드레인 전극(155)과 전기적으로 연결된다. 이로써 상기 반사-투과형 박막 트랜지스터 기판을 완성한다.
도 1a 내지 도 1e 및 도 4a 내지 도 4b를 참조하여 살펴본 본 발명의 제3 실시예에 의하면, 상기 반사-투과형 박막 트랜지스터 기판(100)의 상기 반사영역(RA)을 정의하는 상기 반사막(122)을 상기 게이트 라인 및 상기 게이트 전극(131)과 동일 공정을 통하여 형성함으로써 마스크 수를 종래의 8매에서 7매로 줄일 수 있다.
도 5는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판을 갖는 반사-투과형 액정표시장치의 단면도이다.
상기 박막 트랜지스터 기판은 박막 트랜지스터 영역(TRA), 반사영역(RA) 및 투과영역(TA)으로 이루어진 반사-투과형 박막 트랜지스터 기판이다.
도 5를 참조하면, 상기 반사-투과형 액정표시장치(500)는 박막 트랜지스터 기판(100), 상기 박막 트랜지스터 기판(100)과 대향하여 결합하는 컬러 필터 기판(200) 및 이들 사이에 구비된 액정층(300)을 포함하여 이루어진다.
상기 박막 트랜지스터 기판(100)은 제1 기판(110), 반사부재(120), 박막 트랜지스터(130), 제2 절연막(150) 및 투과전극(160)을 포함하여 이루어진다.
상기 반사부재(120) 및 상기 박막 트랜지스터(130)는 도 2를 참조하여 설명한 것과 동일하므로 설명을 생략한다.
상기 박막 트랜지스터(130) 및 상기 반사부재(120) 상에는 제2 절연막(150)이 구비된다.
상기 제2 절연막(150)에는 상기 박막 트랜지스터(130)의 드레인 전극(120)을 노출시키는 콘택홀(155)이 형성되어 있으며, 상기 투과영역(TA)에 대응하는 영역이 제거되어 상기 박막 트랜지스터(130)의 게이트 절연막(132)을 노출시키는 투과창(180)이 형성되어 있다.
여기서, 상기 제2 절연막(150)은 무기 절연막 또는 유기 절연막으로 이루어질 수 있다.
상기 제2 절연막(150) 상에는 ITO 또는 IZO로 이루어지는 투과전극(160)이 구비되며, 상기 투과전극(160)은 상기 콘택홀(155)을 통해 상기 드레인 전극(135)과 전기적으로 연결된다.
상기 컬러 필터 기판(200)은 제2 기판(210), 컬러 필터층(220) 및 공통전극(230)을 포함하여 이루어진다.
상기 컬러 필터층(220)은 복수개의 R·G·B 색화소로 이루어지며, 상기 컬러 필터층(220) 상에는 상기 투과전극(160)에 대응하는 공통전극(230)이 형성되어 있다.
한편, 상기 액정층(300)은 상기 반사영역(RA)에 대응하여 제1 두께(T1)를 가지고, 상기 투과영역(TA)에 대응하여 제2 두께(T2)를 갖는다. 여기서, 상기 제2 두께(T2)는 상기 제1 두께(T1)의 두 배이다.
이로써, 상기 반사-투과형 액정표시장치(500)는 상기 반사영역(RA)을 통하여 외부로부터 입사되는 제1 광(L1)을 반사시키고 상기 투과영역(TA)을 통하여 내부에 구비된 광발생 수단(미도시)으로부터 제공되는 제2 광(L2)을 투과시켜 영상을 표시한다.
또한, 상기 반사-투과형 액정표시장치(500)는 상기 반사영역(RA)과 상기 투과영역(TA)의 셀 갭이 서로 다른 이중 셀 갭 모드로 작동하기 때문에 상기 투과영 역을 투과하는 상기 제2 광(L2)의 투과효율을 향상시킬 수 있다
상술한 본 발명에 따르면, 외부로부터 입사되는 광을 반사시키기 위한 반사막을 게이트 라인 및 상기 게이트 라인으로부터 분기되는 게이트 전극을 형성하는 공정에서 동시에 형성함으로써 반사-투과형 박막 트랜지스터 기판을 형성할 때 사용되는 마스크 수를 줄일 수 있다.
이로써, 상기 반사-투과형 박막 트랜지스터 기판의 제조 공정을 단순화하고 생산성을 증가시켜 제조 원가를 절감할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 화소부가 박막 트랜지스터영역, 반사영역 및 투과영역으로 구분되는 반사-투과형 박막 트랜지스터 기판의 제조방법에 있어서,
    기판의 반사영역 상에 유기 절연막을 형성하는 단계;
    상기 기판의 박막 트랜지스터영역에 게이트 전극을 형성하고, 동시에 상기 유기 절연막 상에 반사막을 형성하는 단계;
    상기 게이트 전극 및 반사막 상에 상기 반사영역까지 연장된 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 채널층, 소스 및 드레인 전극을 형성하는 단계;
    상기 기판 상에 상기 드레인 전극을 노출시키는 콘택홀이 형성된 보호막을 형성하는 단계; 및
    상기 보호막 상에 투과전극을 형성하는 단계를 포함하고,
    상기 반사영역 상의 게이트 절연막과 보호막은 직접적으로 접촉하는 것을 특징으로 하는 반사-투과형 박막 트랜지스터 기판의 제조방법.
  2. 제1항에 있어서, 상기 보호막에는 상기 반사영역에 형성된 보호막이 제거됨으로써 투과창이 더 형성되는 것을 특징으로 하는 반사-투과형 박막 트랜지스터 기판의 제조방법.
  3. 제2항에 있어서, 상기 콘택홀과 상기 투과창은 동시에 형성되는 것을 특징으로 하는 반사-투과형 박막 트랜지스터 기판의 제조방법.
  4. 제1항에 있어서, 상기 게이트 전극 및 상기 반사막은,
    상기 유기 절연막이 형성된 상기 기판 상에 금속막을 형성하고, 상기 금속막을 패터닝하여 형성하는 것을 특징으로 하는 반사-투과형 박막 트랜지스터 기판의 제조방법.
  5. 화소부가 박막 트랜지스터영역, 반사영역 및 투과영역으로 구분되는 반사-투과형 박막 트랜지스터 기판에 있어서,
    기판의 박막 트랜지스터영역에 구비되고, 게이트 절연막, 채널층, 소스 및 드레인 전극을 포함하는 박막 트랜지스터;
    상기 반사영역에 구비되어 상기 박막 트랜지스터 기판의 상측으로부터 입사되는 광을 반사시키는 반사부재;
    상기 박막 트랜지스터 및 상기 반사부재를 덮도록 구비되고, 상기 박막 트랜지스터의 드레인 전극을 노출시키는 콘택홀이 형성된 보호막; 및
    상기 보호막 상에 구비되고, 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 투과전극을 포함하고,
    상기 반사영역 상의 게이트 절연막과 보호막은 직접적으로 접촉하는 것을 특징으로 하는 반사-투과형 박막 트랜지스터 기판.
  6. 제5항에 있어서, 상기 보호막은 상기 반사영역에 형성된 보호막이 제거됨으로써 투과창이 더 형성되는 것을 특징으로 하는 반사-투과형 박막 트랜지스터 기판.
  7. 제5항에 있어서, 상기 화소부의 에지를 따라 연장된 게이트 라인 및 상기 게 이트 라인에 대응하고 상기 박막 트랜지스터의 소오스 및 드레인 전극과 동일 층에 구비되는 데이터 메탈로 이루어지는 캐패시터를 더 포함하고, 상기 데이터 메탈은 상기 투과전극과 전기적으로 연결되는 것을 특징으로 하는 반사-투과형 박막 트랜지스터 기판.
  8. 제5항에 있어서, 상기 반사부재는 상면에 엠보싱 패턴이 형성된 유기 절연막 및 상기 유기 절연막 상에 구비되는 반사막으로 이루어지는 것을 특징으로 하는 반사-투과형 박막 트랜지스터 기판.
KR1020030007763A 2003-02-07 2003-02-07 박막 트랜지스터 기판의 제조방법 및 이에 의해 제조되는박막 트랜지스터 기판 KR100913300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030007763A KR100913300B1 (ko) 2003-02-07 2003-02-07 박막 트랜지스터 기판의 제조방법 및 이에 의해 제조되는박막 트랜지스터 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030007763A KR100913300B1 (ko) 2003-02-07 2003-02-07 박막 트랜지스터 기판의 제조방법 및 이에 의해 제조되는박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20040071856A KR20040071856A (ko) 2004-08-16
KR100913300B1 true KR100913300B1 (ko) 2009-08-26

Family

ID=37359526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030007763A KR100913300B1 (ko) 2003-02-07 2003-02-07 박막 트랜지스터 기판의 제조방법 및 이에 의해 제조되는박막 트랜지스터 기판

Country Status (1)

Country Link
KR (1) KR100913300B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060100872A (ko) 2005-03-18 2006-09-21 삼성전자주식회사 반투과 액정 표시 장치 패널 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104269A (ja) * 1993-10-05 1995-04-21 Casio Comput Co Ltd アクティブマトリックス液晶表示素子
KR19990080631A (ko) * 1998-04-20 1999-11-15 구본준, 론 위라하디락사 액정표시장치
JP2002162645A (ja) * 2000-09-14 2002-06-07 Sony Corp 半透過型液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104269A (ja) * 1993-10-05 1995-04-21 Casio Comput Co Ltd アクティブマトリックス液晶表示素子
KR19990080631A (ko) * 1998-04-20 1999-11-15 구본준, 론 위라하디락사 액정표시장치
JP2002162645A (ja) * 2000-09-14 2002-06-07 Sony Corp 半透過型液晶表示装置

Also Published As

Publication number Publication date
KR20040071856A (ko) 2004-08-16

Similar Documents

Publication Publication Date Title
KR101202983B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR101197223B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR101086478B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP4109247B2 (ja) 半透過型液晶表示装置の製造方法
US8294855B2 (en) Method of fabricating a liquid crystal display device
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
US7312843B2 (en) Liquid crystal display device and fabricating method thereof
KR101264679B1 (ko) 반투과형 액정 표시 장치 및 그 제조방법
US6933988B2 (en) Active matrix substrate and method for producing the same
KR20080002202A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101969429B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101147261B1 (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
US20070105052A1 (en) Method of making thin film transistor liquid crystal display
KR100913300B1 (ko) 박막 트랜지스터 기판의 제조방법 및 이에 의해 제조되는박막 트랜지스터 기판
JP4558752B2 (ja) 液晶表示装置の製造方法
US20090127563A1 (en) Thin film transistor array panel and manufacturing method thereof
KR100930921B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100995581B1 (ko) 컬러필터기판, 이를 갖는 액정표시장치 및 이의 제조방법
KR101658514B1 (ko) 반사투과형 액정표시장치용 어레이 기판의 제조방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR101149941B1 (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR100744401B1 (ko) 반투과형 액정표시장치의 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee