JP5105105B2 - プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法 - Google Patents

プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法 Download PDF

Info

Publication number
JP5105105B2
JP5105105B2 JP2009260954A JP2009260954A JP5105105B2 JP 5105105 B2 JP5105105 B2 JP 5105105B2 JP 2009260954 A JP2009260954 A JP 2009260954A JP 2009260954 A JP2009260954 A JP 2009260954A JP 5105105 B2 JP5105105 B2 JP 5105105B2
Authority
JP
Japan
Prior art keywords
film
forming
carbon atoms
containing film
plasma cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009260954A
Other languages
English (en)
Other versions
JP2010157689A (ja
Inventor
吉隆 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2009260954A priority Critical patent/JP5105105B2/ja
Publication of JP2010157689A publication Critical patent/JP2010157689A/ja
Application granted granted Critical
Publication of JP5105105B2 publication Critical patent/JP5105105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • C07F7/18—Compounds having one or more C—Si linkages as well as one or more C—O—Si linkages
    • C07F7/1804—Compounds having Si-O-C linkages
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/62—Plasma-deposition of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Other Resins Obtained By Reactions Not Involving Carbon-To-Carbon Unsaturated Bonds (AREA)

Description

本発明は、特にロジックＵＬＳＩにおける多層配線技術において用いられる低誘電率層間絶縁膜材料として有用であり、ＣＶＤ法によって成膜されるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法、この方法により得られた絶縁膜、並びに半導体デバイスに関するものである。
電子産業の集積回路分野の製造技術において、高集積化かつ高速化の要求が高まっている。シリコンＵＬＳＩ、特にロジックＵＬＳＩにおいては、ＭＯＳＦＥＴの微細化による性能よりも、それらをつなぐ配線の性能が課題となっている。即ち、多層配線化に伴う配線遅延の問題を解決するために配線抵抗の低減と配線間及び層間容量の低減が求められている。
これらのことから、現在、集積回路の大部分に使用されているアルミニウム配線に代えて、より電気抵抗が低く、マイグレーション耐性のある銅配線の導入が必須となっており、スパッタリング法によるシード形成後、銅メッキを行うプロセスが実用化されている。
配線間及び層間容量の低減を達成するための低誘電率層間絶縁膜材料としては、さまざまな提案がある。従来、無機系では、二酸化ケイ素（ＳｉＯ2）、窒化ケイ素、燐珪酸ガラス、有機系では、ポリイミドが用いられてきたが、最近では、より均一な層間絶縁膜を得る目的で予めテトラエトキシシランモノマーを加水分解、即ち、重縮合させてＳｉＯ2を得、Ｓｐｉｎ ｏｎ Ｇｌａｓｓ（無機ＳＯＧ）とよぶ塗布材として用いる提案や、有機アルコシキシランモノマーを重縮合させて得たポリシロキサンを有機ＳＯＧとして用いる提案がある。
また、絶縁膜形成方法としては、大きな分類として、絶縁膜ポリマー溶液をスピンコート法等で塗布、成膜を行う塗布型のものと、化学気相成長（ＣＶＤ）法、特にプラズマ中で原料を励起、反応させて成膜するプラズマ化学気相成長（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下、プラズマＣＶＤ、もしくはＰＥＣＶＤと略す）法の二つの方法が提案されている。
プラズマＣＶＤ法の提案としては、例えば、特許文献１（特開２００２−１１０６７０号公報）において、トリメチルシランと酸素とからプラズマＣＶＤ法により、酸化トリメチルシラン薄膜を形成する方法が、また、特許文献２（特開平１１−２８８９３１号公報）では、メチル、エチル、ｎ−プロピル等の直鎖状アルキル、ビニルフェニル等のアルケニル及びアリール基を有するアルコキシシランからプラズマＣＶＤ法により、酸化アルキルシラン薄膜を形成する方法が提案されている。
また、更に低い誘電率を得るための新たなプラズマＣＶＤによるＳｉ含有膜の形成方法として、側鎖にラジカル重合性有機基を持つシラン化合物を使用し、ＣＶＤ条件下、重合性有機基を重合させてＳｉ含有膜を形成する方法（特許文献４：国際公開第２００５／５３００９号パンフレット）や、ケイ素原子間が炭化水素基で結ばれたシラン類を原料として用いる方法（特許文献５：米国特許出願公開第２００５／０１９４６１９号明細書）が提案されている。
特開２００２−１１０６７０号公報 特開平１１−２８８９３１号公報 特開２０００−３０２７９１号公報 国際公開第２００５／５３００９号パンフレット 米国特許出願公開第２００５／０１９４６１９号明細書
しかしながら、より低い誘電率が得られるよう空孔率を高く設計された膜では、エッチング工程やアッシング工程及び洗浄工程でのプロセスダメージが問題になっている。
例えば、特許文献４（国際公開第２００５／５３００９号パンフレット）で提案されたような材料は、有機側鎖をよく保存した低い誘電率を持つ膜が得られるが、膜中に残存する不飽和結合が後工程でのプロセスダメージによって膜の物性を不安定化するという問題がある。
また、空孔率の高い材料では、特にアルカリ性の水による処理でダメージを起こしやすく、このダメージは絶縁膜表面の親水化から広がり、Ｓｉ−Ｏ結合を持つＳｉへの求核攻撃によって膜の持つ誘電率が上昇してしまうものと考えられている。
上述の、ケイ素原子への求核攻撃の起こりやすさは、ケイ素原子の置換基による分極により強く影響を受ける。即ち、膜の３次元構造を形成するためには、膜中の主なケイ素原子は、３あるいは４個の他のケイ素原子への何らかの結合を有する必要があり、一般的には、これは酸素原子による結合である。しかし、ケイ素原子に直接結合する酸素原子は、分極作用によってケイ素原子の求核反応に対する反応性を高めてしまう。
ところで、上記特許文献５（米国特許出願公開第２００５／０１９４６１９号明細書）の中で提案されている、ケイ素原子間が炭化水素基で結ばれたシラン類を原料として用いて得られた膜は、多孔質膜を形成する上で、膜の骨格構造を形成するためのケイ素原子間の酸素による結合の一部が、炭化水素基に置き換えられていると見ることができる。この方法によれば、バルクで見た場合の膜中の全ケイ素に対する全酸素の比率が下がっても骨格が形成できることになる。
また、ケイ素原子への求核攻撃を抑制する方法としては、膜の疎水性を高める方法も考えられる。即ち、ケイ素原子にアルキル置換基を持たせることによって、膜の疎水性を高めてやることにより、求核種が膜中に侵入しにくくする方法である。
ところが、上述の複数のケイ素間に炭化水素基により結ばれたシラン類を原料としたり、ケイ素原子に疎水性の置換基を多く持たせたシラン類を原料とした場合、そのシラン類が持つ蒸気圧は下がることになる。そこで、それらを用いたケイ素含有膜を形成することは、従来の膜を成膜しようとした場合に比較して、成膜速度が下がってしまうことになる。
本発明は、上記事情に鑑みなされたもので、従来ＣＶＤ法による酸化ケイ素系膜の成膜に用いられてこなかったＳｉ含有膜形成材料を用いることによって、好ましい誘電率特性と化学耐性が同時に得られると共に、好ましい成膜速度が得られるプラズマＣＶＤの原料であるシラン類、新規なＳｉ含有膜の成膜方法、並びにこの成膜方法によって得られたＳｉ含有膜からなる絶縁膜、及びこの絶縁膜を用いる半導体デバイスを提供することを目的とする。
一般的に、ＣＶＤの堆積は、ガス状態で活性化された原料が重合することにより、より大きな分子となり、基板上に積もることにより行われるが、用いるシラン化合物に極性基を導入することにより基板への堆積が効率的に起こることが期待される。そこで、本発明者は、ケイ素原子間に炭化水素鎖を導入することにより生じるＣＶＤ時の成膜速度低下を抑制する方法として、シラン化合物の分子構造中に局部的な極性を与えれば好ましい成膜速度が得られるという作業仮説を立て、種々検討を行った。
そして、化学耐性低下の原因となるケイ素原子の分極は、極性原子とケイ素間を２炭素離すことで分極の影響をなくすことができるため、ケイ素原子間をＣp−Ｏ−Ｃq（但し、ｐ、ｑは炭素数を表わし、２≦ｐ≦６、２≦ｑ≦６であり、各炭素鎖には酸素原子と共役する不飽和結合を含まない）で表わされる炭化水素基で結合された複数のケイ素原子を有するシラン化合物を用いたところ、プラズマＣＶＤによる成膜において、好ましい成膜速度をもって、遜色のない誘電率特性と化学耐性を持つＳｉ含有膜が得られることを見出し、本発明をなすに至った。
即ち、本発明は、Ｃp−Ｏ−Ｃq（但し、ｐ、ｑは炭素数を表わし、２≦ｐ≦６、２≦ｑ≦６であり、各炭素鎖には酸素原子と共役する不飽和結合を含まない）結合を含有する炭素数４〜８の直鎖状又は分岐状の酸素含有炭化水素鎖で結合された２個以上のケイ素原子を含有し、かつ該２個以上のケイ素原子はいずれも１個以上の水素原子又は炭素数１〜４のアルコキシ基を有することを特徴とする、プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物である（請求項１）。プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物に、安定な結合材料である炭化水素基により結合された複数のケイ素原子を持たせた場合、誘電率特性等の膜特性が好ましいものとなるが、蒸気圧の低下等を招くことにより成膜速度が下がってしまうことになる。これに対し、炭化水素基中のＣ−Ｃ−Ｃ結合を１か所Ｃ−Ｏ−Ｃ結合に置換してやることで分子中に局部的な極性構造を入れて分子の集合力を上げると共に、ケイ素酸素間を２炭素以上離すことで酸素による分極効果をなくすことで、必要な膜特性を損ねることなく、好ましい成膜速度を得ることができる。
前記有機シラン化合物の好ましい態様として、下記一般式（１）
Figure 0005105105
 （式中、Ｘは水素原子又は炭素数１〜４のアルコキシ基を表し、Ｒはそれぞれ独立に、水素原子又は炭素数１〜８の直鎖状、分岐状又は環状の一価炭化水素基である。また、Ｙ及びＺは炭素数２〜６の直鎖状、分岐状又は環状の二価炭化水素基であり、ｍ及びｎは０〜２の整数を表す。）
で示されるプラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物を挙げることができる（請求項２）。
また、好ましくは、前記シラン化合物が１分子中に含む炭素原子の数は２０以下である（請求項３）。
更に、好ましくは、不純物として含有するＮａ、Ｆｅ、Ａｌがいずれもそれぞれ１００ｐｐｂ以下である（請求項４）。プラズマＣＶＤ法によって前記シラン化合物を用いて半導体装置を構成する膜を成膜する際、半導体装置に安定した動作をさせるためには、不純物として含有するＮａ、Ｆｅ、Ａｌがいずれもそれぞれ１００ｐｐｂ以下であることが好ましい。
本発明は、上述の有機シラン化合物を用いることを特徴とするプラズマＣＶＤ法によるＳｉ含有膜の成膜方法である（請求項５）。上記有機シラン化合物を用いるプラズマＣＶＤ法によれば、好ましい膜特性を有するＳｉ含有膜を、好ましい成膜速度をもって得ることができる。
また、本発明は、前記Ｓｉ含有膜の成膜方法を用いて成膜することにより得られた絶縁膜である（請求項６）。好ましい成膜速度をもって得られる本絶縁膜は、絶縁特性、化学耐性等の要求特性にも優れる。
更に、本発明は、前記絶縁膜を有する半導体デバイスである（請求項７）。本発明の半導体デバイスは、上記絶縁膜を有することにより、信頼性に優れる。
従来、疎水性を向上させようとした場合には成膜速度に犠牲を払ってきたが、本発明のプラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物によれば、膜の疎水性と誘電率特性を確保した上で、成膜速度の低下を抑制することができる。
また、本発明のプラズマＣＶＤ法によるＳｉ含有膜の成膜方法を多層配線絶縁膜の成長方法として利用することにより、配線信号遅延の少ない半導体集積回路を安定して製造することができる。
平行平板容量結合型ＰＥＣＶＤ装置の概略図である。
以下、本発明の詳細について説明する。
Ｓｉ含有膜（ここでは、膜表面や、膜を形成する結合剤の一部を、ケイ素含有終端基で修飾するものではなく、膜骨格を形成する構造中にケイ素原子が含まれるものを指すものとする）を成膜する場合、膜中のケイ素原子は、他のケイ素原子との間で２本以上の結合を持つ必要がある。ＣＶＤ法でＳｉ含有膜を成膜する場合には、気相反応により形成される結合はヘテロ原子によるものであり、一般的な低誘電率絶縁膜を形成する場合には、ケイ素原子間を結合して膜骨格を形成するのは酸素原子である。また、より低い誘電率を得ることを目的として、気相反応用の原料として、複数のケイ素原子に予め特定の構造（配置）を持たせたものを使用して成膜を行い、該特定の構造（配置）を膜中に導入する方法もある。この場合にも、複数のケイ素原子に特定の構造（配置）を持たせるためには、通常Ｓｉ−Ｏ−Ｓｉ結合を用いて行われてきた。
これに対して、国際公開第２００５／５３００９号パンフレット（特許文献４）や米国特許出願公開第２００５／０１９４６１９号明細書（特許文献５）は、ケイ素含有膜に含まれるケイ素原子間の構造を酸素原子以外の方法で形成させる方法を開示したものと見ることができる。即ち、国際公開第２００５／５３００９号パンフレット（特許文献４）は、ケイ素原子に結合したビニル基を気相重合することによって、ポリメチレン鎖による骨格を形成しようとするものであり、米国特許出願公開第２００５／０１９４６１９号明細書（特許文献５）の方法は、気相反応の形式は従来の方法と変わらないが、原料として用いるシラン化合物中に、炭化水素により互いに結合された複数のケイ素を予め含有させておくことで、膜中にケイ素間が炭化水素により結合されたケイ素含有骨格を形成しようというものである。
特に、米国特許出願公開第２００５／０１９４６１９号明細書（特許文献５）は、直鎖状又は分岐状のアルキル鎖でケイ素原子を結ぶことにより、Ｓｉ−Ｏ−Ｓｉの結合に対して湿度による膜特性変化の改善ができるという新たな効果の開示をしている。しかし、一方で、複数のケイ素原子を有し、かつアルキル鎖でそれらが結ばれたシラン類は、分子量の影響のみならず、構造的要因からも、蒸気圧が低下し、ＣＶＤ法によるＳｉ含有膜形成を行おうとした場合、成膜速度が低下するというデメリットを持つことになる。
本発明者は、上述のような複数のケイ素原子を有し、かつアルキル鎖で結ばれたシラン類を原料として用いた場合に得られる膜特性と遜色のない膜特性を維持しつつ、成膜速度を向上させる方法について種々検討したところ、直鎖状あるいは分岐状のアルキル鎖中のケイ素と直接結合する炭素とその隣接炭素以外のメチレン（−ＣＨ2−）を酸素に置換してやることによって、成膜速度を向上させることを見出し、本発明をなすに至った。
本発明中、第１の発明である、プラズマＣＶＤ法によるＳｉ含有膜形成用の有機シラン化合物は、Ｃp−Ｏ−Ｃq（但しｐ、ｑは炭素数を表わし、２≦ｐ≦６、２≦ｑ≦６であり、各炭素鎖には酸素原子と共役する不飽和結合を含まない）で表わされる炭素数４〜８の直鎖状又は分岐状の酸素含有炭化水素鎖で結合された２個以上のケイ素原子を含有し、かつ該２個以上のケイ素原子はいずれも１個以上の水素又は炭素数１〜４のアルコキシ基を有することを特徴とする。
前記水素原子又は炭素数１〜４のアルコキシ基は、プラズマＣＶＤ法によって、シラン間に酸素原子による結合を形成するための活性基であり、この結合が形成されると同時に、膜中には、Ｃp−Ｏ−Ｃq（但しｐ、ｑは炭素数を表わし、２≦ｐ≦６、２≦ｑ≦６であり、各炭素鎖には酸素原子と共役する不飽和結合を含まない）で表わされる炭素数４〜８の直鎖状又は分岐状の酸素含有炭化水素鎖が組み込まれる。このＣ−Ｏ−Ｃ結合を含有する直鎖状又は分岐状の酸素含有炭化水素鎖は、酸素が−ＣＨ2−である等価のアルキル鎖である場合に対して、極性基による効果でＣＶＤ工程での分子の集合特性が向上し、成膜速度を向上させることができるものと考えているが、他方で、ケイ素原子と酸素原子の間には２つ以上の炭素原子が介在するため、ケイ素原子の分極を引き起こすことはないため、得られる膜の化学耐性を落とすことはない。また、誘電率特性を始めとするその他要求される膜特性についても、酸素を含まないアルキル鎖を用いた場合に対して遜色のない物性を与える。
また、前記Ｓｉ含有膜に含まれるケイ素原子への求核攻撃を抑制するためには、膜がある程度の疎水性を有することが好ましく、前記シラン化合物は、アルコキシ基に含まれる炭素原子を除いた炭素原子数［Ｃ］とＳｉ原子数［Ｓｉ］の比［Ｃ］／［Ｓｉ］が２以上とされ、更に３以上である場合には特に好ましい耐性を示す。
なお、プラズマＣＶＤ反応に使用する材料としては、一定以上の蒸気圧があることが必要であり、上述のシラン化合物が有する炭素数が２０以下のものであれば、好ましく適用される。
本発明のプラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物の具体的態様としては、下記一般式（１）
Figure 0005105105
 （式中、Ｘは水素原子又は炭素数１〜４のアルコキシ基を表し、Ｒはそれぞれ独立に、水素原子又は炭素数１〜８の直鎖状、分岐状又は環状の一価炭化水素基である。また、Ｙ及びＺは炭素数２〜６の直鎖状、分岐状又は環状の二価炭化水素基であり、ｍ及びｎは０〜２の整数を表す。）
で示される有機シラン化合物を挙げることができる。
一般式（１）で表わされる化合物は、酸素原子が２つのアルケニル基に介在されたエーテル化合物に、Ｃ−Ｓｉ結合形成に常用されるハイドロシリレーション法を用いてヒドロシラン類を付加することで容易に得ることができる。
好ましく用いることができるエーテル類としては、ジビニルエーテル、アリルビニルエーテル、メタリルビニルエーテル、３−ブテニルビニルエーテル、４−ペンテニルビニルエーテル、５−ヘキセニルビニルエーテル、ジアリルエーテル、アリルメタリルエーテル、３−ブテニルアリルエーテル、４−ペンテニルアリルエーテル、ジメタリルエーテル、３−ブテニルメタリルエーテル、ジ−４−ブテニルエーテルを挙げることができる。
また、上記一般式（１）で表される有機シラン化合物において、ｍ及びｎが１以上かつＲがアルキル基である場合には、ケイ素原子の分極がより小さくなることから、求核攻撃に対するより高い耐性が期待される。
ここで用いられるＲの好ましい具体例としては、メチル、エチル、プロピル、ブチル、ペンチル、ヘキシル等のアルキル基等を挙げることができ、プロピル基以下は直鎖だけではなく、分岐を持つ異性体でもよいが、ケイ素と直接結合する部分は（−ＣＨ2−）の構造であることが好ましい。
一般式（１）で示されるシラン化合物の好ましい具体例としては、トリメトキシシラン、トリエトキシシラン、トリプロポキシシラン、トリブトキシシラン、メチルジメトキシシラン、メチルジエトキシシラン、メチルジプロポキシシラン、メチルジブトキシシラン、エチルジメトキシシラン、エチルジエトキシシラン、エチルジプロポキシシラン、エチルジブトキシシラン、プロピルジメトキシシラン、プロピルジエトキシシラン、プロピルジプロポキシシラン、プロピルジブトキシシラン、ｉ−プロピルジメトキシシラン、ｉ−プロピルジエトキシシラン、ｉ−プロピルジプロポキシシラン、ｉ−プロピルジブトキシシラン、ブチルジメトキシシラン、ブチルジエトキシシラン、ブチルジプロポキシシラン、ブチルジブトキシシラン、ｉ−ブチルジメトキシシラン、ｉ−ブチルジエトキシシラン、ｉ−ブチルジプロポキシシラン、ｉ−ブチルジブトキシシラン、ｓ−ブチルジメトキシシラン、ｓ−ブチルジエトキシシラン、ｓ−ブチルジプロポキシシラン、ｓ−ブチルジブトキシシラン、フェニルジメトキシシラン、フェニルジエトキシシラン、フェニルジプロポキシシラン、フェニルジブトキシシラン、ジメチルメトキシシラン、ジメチルエトキシシラン、ジメチルプロポキシシラン、ジメチルブトキシシラン、メチルエチルメトキシシラン、メチルエチルエトキシシラン、メチルエチルプロポキシシラン、メチルエチルブトキシシラン、ジエチルメトキシシラン、ジエチルエトキシシラン、ジエチルプロポキシシラン、ジエチルブトキシシラン、メチルプロピルメトキシシラン、メチルプロピルエトキシシラン、メチルプロピルプロポキシシラン、メチルプロピルブトキシシラン、ジプロピルメトキシシラン、ジプロピルエトキシシラン、ジプロピルプロポキシシラン、ジプロピルブトキシシランを挙げることができる。
本発明においては、上述のシラン化合物を原料として、ＣＶＤ反応装置内にガスとして導入し、ＣＶＤ法、特にプラズマ励起化学気相成長法によりＳｉ含有膜を形成する。この際、有機基がよく保存され、反応性基であるアルコキシ基あるいは水素原子のみが活性化されるように、やや低めのエネルギー領域を選択することが好ましい。３００ｍｍウエハを用いた平行平板型のプラズマＣＶＤ装置を用いた場合の電極間へ印加する高周波電力、即ち、ＲＦ Ｐｏｗｅｒ（プラズマ励起電力）は、３００Ｗ以下、好ましくは２００Ｗ以下、より好ましくは１００Ｗ以下で行われることが好ましい。これは、低エネルギーでの反応ほど、原料に含まれるそれぞれの結合強度の違いを反映し易く、反応性基に対する選択性を高めるためと考えられる。なお、その下限は通常２０Ｗ以上、特に５０Ｗ以上である。
その他の条件については、よく知られている一般のＣＶＤ法を用いることができ、例えば上述のシラン化合物の気化方法は、例えば、減圧による方法、キャリアガスでバブリング送気する方法や気化装置を用いる方法等が知られており、それらから選択、あるいは組み合わせて行うことができる。シラン化合物のフィード量を制御するために、液体マスフローなどにより一定流量で気化装置に送液し、気化装置で気化する方法が好ましい。
また、反応装置内の圧力及び温度や被成膜基板の温度は、原料や原料ガスの組成等に応じて適宜選択されるが、通常減圧下、特に０．０１〜１，０００Ｐａの範囲であることが好ましく、被成膜基板は−５０〜５００℃で成膜することが好ましい。成膜時間は、上記反応条件や目標膜厚に応じて適宜選択されるが、２０〜２，０００秒であることが好ましく、厚さ５０〜２，０００ｎｍ、特に１００〜３００ｎｍのＳｉ含有膜（絶縁膜）を形成することが好ましい。
プラズマ源は、高周波プラズマ、マイクロ波プラズマ、電子サイクロトロン共鳴プラズマ、誘導結合プラズマ、ヘリコン波プラズマ等のプラズマ源が知られているが、いずれを用いてもよい。
Ｓｉ含有膜を形成する際、上述のシラン化合物を気化させて生成したガスを、ＣＶＤ反応装置内に導入するが、この際、該ガス以外のガスを併せて導入してもよい。導入するガスとしては、例えば、モノシラン、ジシラン等の水素化シラン、テトラエトキシシラン、トリメトキシシラン等のアルコキシシラン、ヘキサメチルジシロキサン等の直鎖状シロキサン、１，３，５，７−テトラメチルシクロテトラシロキサン等の環状シロキサン、ヘキサメチルジシラザン等のシラザン、トリメチルシラノール等のシラノール、酸素、窒素、アンモニア、アルゴン・ヘリウム等の希ガス、一酸化炭素、二酸化炭素、二酸化窒素、オゾン、亜酸化窒素、モノメチルアミン等のアミン等がある。これらのガスは上述のシラン化合物に対し１０〜９９質量％含有させることができる。
上記の方法で成膜されたＳｉ含有膜は、低誘電率絶縁膜として用いることができる。上述のように本発明のＳｉ含有膜は、多孔質性を持つにも拘らず、バルクとしての疎水性が高く、また膜中のケイ素原子の分極が小さいために求核反応に対して抑制された反応性を有することから、化学的安定性が高く、特にアルカリ性の洗浄液を用いた場合にも物性の変化を起こしにくい材料である。このため、本発明のＳｉ含有膜を絶縁膜として用いることにより、後工程のプロセスダメージの問題に対し、信頼性の高い半導体装置（デバイス）を製造することができる。
なお、半導体装置中に用いる膜の成膜に用いる場合、製造される半導体装置の安定した動作を得るためには金属不純物の濃度管理が重要であり、例えばＮａは１００ｐｐｂ以下、好ましくは５０ｐｐｂ以下、Ｃａは１００ｐｐｂ以下、好ましくは５０ｐｐｂ以下、Ｍｇは２０ｐｐｂ以下、好ましくは１０ｐｐｂ以下、Ｍｎは２０ｐｐｂ以下、好ましくは１０ｐｐｂ以下、Ｆｅは１００ｐｐｂ以下、好ましくは５０ｐｐｂ以下、Ｃｕは２０ｐｐｂ以下、好ましくは１０ｐｐｂ以下、Ａｌは１００ｐｐｂ以下、好ましくは５０ｐｐｂ以下、Ｃｒは２０ｐｐｂ以下、好ましくは１０ｐｐｂ以下、Ｚｎは２０ｐｐｂ以下、好ましくは１０ｐｐｂ以下に制御される必要がある。更に好ましくは、上記記載の全ての金属に対して１ｐｐｂ以下である。常用される精製法、例えば蒸留によって、上述の金属不純物は上記量以下に下げることが可能であるが、使用する容器は、脱イオン水による精密な洗浄、あるいはそれと同等の清浄化を行わない場合には、Ｎａ、Ｆｅ、Ａｌのような不純物について全て上記範囲に入れることは難しい。
上記金属不純物の分析法は、電子材料の金属不純物の検査法として常用されるいずれの方法を用いてもよいが、通常、ＩＣＰ質量分析法（ＩＣＰ−ＭＳ）、ＩＣＰ発光分光分析法、偏光ゼーマン原子吸光光度計等あるいは同等の感度を持つ方法によって分析可能である。
以下、合成例、実施例及び比較例を示し、本発明を具体的に説明するが、本発明は下記の実施例に制限されるものではない。
［合成例１］３，３’−ビス（ジメトキシメチルシリル）プロピルエーテルの合成
アリルエーテル９８ｇに塩化白金酸のブタノール溶液を添加しておき、ジメトキシメチルシラン２１２ｇをゆっくり滴下した。発熱反応が起こるので、反応混合物の温度が８０℃以下になるように滴下速度を調整した。滴下終了後、清浄環境で乾燥した蒸留装置を用い、減圧蒸留により３，３’−ビス（ジメトキシメチルシリル）プロピルエーテルを得た。
ここで得たサンプルを、ＩＣＰ−ＭＳを用いて金属不純物を測定したところ、Ｍｇ、Ｍｎ、Ｃｕ、Ｃｒ、Ｚｎはいずれも１０ｐｐｂ（Ｗ／Ｗ）以下、Ｎａ、Ｃａ、Ｆｅ、Ａｌはいずれも５０ｐｐｂ（Ｗ／Ｗ）以下であった。分析結果は表１に示す。
［合成例２］３，３’−ビス（メトキシジメチルシリル）プロピルエーテルの合成
アリルエーテル９８ｇに塩化白金酸のブタノール溶液を添加しておき、ジメチルメトキシシラン１８０ｇをゆっくり滴下した。発熱反応が起こるので、反応混合物の温度が８０℃以下になるように滴下速度を調整した。滴下終了後、合成例１と同様に清浄環境での減圧蒸留により３，３’−ビス（メトキシジメチルシリル）プロピルエーテルを得た。
ここで得たサンプルを、ＩＣＰ−ＭＳを用いて金属不純物を測定したところ、Ｍｇ、Ｍｎ、Ｃｕ、Ｃｒ、Ｚｎはいずれも１０ｐｐｂ（Ｗ／Ｗ）以下、Ｎａ、Ｃａ、Ｆｅ、Ａｌはいずれも５０ｐｐｂ（Ｗ／Ｗ）以下であった。分析結果は表１に示す。
［合成例３］３−（ジメトキシメチルシリル）プロピル−２−（ジメトキシメチルシリル）エチルエーテルの合成
アリルビニルエーテル８４ｇに塩化白金酸のブタノール溶液を添加しておき、ジメトキシメチルシラン２１２ｇをゆっくり滴下した。発熱反応が起こるので、反応混合物の温度が８０℃以下になるように滴下速度を調整した。滴下終了後、合成例１と同様に清浄環境での減圧蒸留により３−（ジメトキシメチルシリル）プロピル−２−（ジメトキシメチルシリル）エチルエーテルを得た。
ここで得たサンプルを、ＩＣＰ−ＭＳを用いて金属不純物を測定したところ、Ｍｇ、Ｍｎ、Ｃｕ、Ｃｒ、Ｚｎはいずれも１０ｐｐｂ（Ｗ／Ｗ）以下、Ｎａ、Ｃａ、Ｆｅ、Ａｌはいずれも５０ｐｐｂ（Ｗ／Ｗ）以下であった。分析結果は表１に示す。
［比較合成例１］１，２−ビス（ジメトキシメチルシリル）エタンの合成
ビニルメチルジメトキシシラン１９８ｇに塩化白金酸のブタノール溶液を添加しておき、ジメトキシメチルシラン１５９ｇをゆっくり滴下した。発熱反応が起こるので、反応混合物の温度が８０℃以下になるように滴下速度を調整した。滴下終了後、合成例１と同様に清浄環境での減圧蒸留により１，２−ビス（ジメトキシメチルシリル）エタンを得た。
ここで得たサンプルを、ＩＣＰ−ＭＳを用いて金属不純物を測定したところ、Ｍｇ、Ｍｎ、Ｃｕ、Ｃｒ、Ｚｎはいずれも１０ｐｐｂ（Ｗ／Ｗ）以下、Ｎａ、Ｃａ、Ｆｅ、Ａｌはいずれも５０ｐｐｂ（Ｗ／Ｗ）以下であった。分析結果は表１に示す。
［比較合成例２］１，６−ビス（ジメトキシメチルシリル）ヘキサンの合成
１，５−ヘキサジエン４１．１ｇに塩化白金酸のブタノール溶液を添加しておき、ジメトキシメチルシラン１０６．２ｇをゆっくり滴下した。発熱反応が起こるので、反応混合物の温度が８０℃以下になるように滴下速度を調整した。滴下終了後、合成例１と同様に清浄環境での減圧蒸留により１，５−ビス（ジメトキシメチルシリル）ヘキサンを得た。
ここで得たサンプルを、ＩＣＰ−ＭＳを用いて金属不純物を測定したところ、Ｍｇ、Ｍｎ、Ｃｕ、Ｃｒ、Ｚｎはいずれも１０ｐｐｂ（Ｗ／Ｗ）以下、Ｎａ、Ｃａ、Ｆｅ、Ａｌはいずれも５０ｐｐｂ（Ｗ／Ｗ）以下であった。分析結果は表１に示す。
Figure 0005105105
［実施例１］［３，３’−ビス（ジメトキシメチルシリル）プロピルエーテルのプラズマＣＶＤ成膜］
図（１）に示した平行平板容量結合型ＰＥＣＶＤ装置を用いて、合成例１で合成した３，３’−ビス（ジメトキシメチルシリル）プロピルエーテルをシリコン基板上に成膜した。
成膜条件は、不活性ガスとしてアルゴンガスを１０ｓｃｃｍで、供給し、気化させた１，２−ビス（メトキシメチルプロピルシリル）エタンをチャンバー内圧が５〜５０Ｐａとなるように供給し続け、基板温度１５０℃、ＲＦ電源電力３００Ｗ、ＲＦ電源周波数１３．５６ＭＨｚの条件で成膜した。
結果は、チャンバー内圧をそれぞれ５Ｐａ、２０Ｐａ、５０Ｐａとした場合、成膜速度は、５ｎｍ／ｍｉｎ．、１３ｎｍ／ｍｉｎ．、２１ｎｍ／ｍｉｎ．であった。
実施例１〜３及び比較例１，２と共に結果を表２に示す。
実施例１は、比較例２に対し、原料となるシラン化合物が有する炭素数が等しく、等しいプロセス条件、例えば２０Ｐａで成膜した場合、得られる膜物性も全く遜色のないものが得られることが確認されたが、エーテルを分子内に入れることで分子量が上がることで沸点が若干上昇する（圧力０．５ｋＰａでの沸点は、合成例１の化合物は１４５℃、比較合成例２の化合物は１３０℃）にも拘らず、成膜速度はむしろ向上するという結果が得られ、エーテル構造を導入した効果が確認された。
Figure 0005105105
１ 装置本体（チャンバー）
２ 原料ガス導入管
３ 不活性ガス導入管
４ サンプル
５ 上部電極
６ 下部電極
７ 排気管

Claims (7)

  1. Ｃp−Ｏ−Ｃq（但し、ｐ、ｑは炭素数を表わし、２≦ｐ≦６、２≦ｑ≦６であり、各炭素鎖には酸素原子と共役する不飽和結合を含まない）結合を含有する炭素数４〜８の直鎖状又は分岐状の酸素含有炭化水素鎖で結合された２個以上のケイ素原子を含有し、かつ該２個以上のケイ素原子はいずれも１個以上の水素原子又は炭素数１〜４のアルコキシ基を有することを特徴とする、プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物。
  2. 前記シラン化合物は、下記一般式（１）
    Figure 0005105105
     （式中、Ｘは水素原子又は炭素数１〜４のアルコキシ基を表し、Ｒはそれぞれ独立に、水素原子又は炭素数１〜８の直鎖状、分岐状又は環状の一価炭化水素基である。また、Ｙ及びＺは炭素数２〜６の直鎖状、分岐状又は環状の二価炭化水素基であり、ｍ及びｎは０〜２の整数を表す。）
    で示される請求項１記載のプラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物。
  3. 前記シラン化合物が１分子中に含む炭素原子の数は２０以下である請求項１又は２記載のプラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物。
  4. 不純物として含有するＮａ、Ｆｅ、Ａｌがいずれもそれぞれ１００ｐｐｂ以下である請求項１乃至３のいずれか１項記載の有機シラン化合物。
  5. 請求項１乃至４のいずれか１項に記載の有機シラン化合物を用いることを特徴とするプラズマＣＶＤ法によるＳｉ含有膜の成膜方法。
  6. 請求項５記載のＳｉ含有膜の成膜方法を用いて成膜することにより得られた絶縁膜。
  7. 請求項６記載の絶縁膜を有する半導体デバイス。
JP2009260954A 2008-12-02 2009-11-16 プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法 Active JP5105105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009260954A JP5105105B2 (ja) 2008-12-02 2009-11-16 プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008307199 2008-12-02
JP2008307199 2008-12-02
JP2009260954A JP5105105B2 (ja) 2008-12-02 2009-11-16 プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法

Publications (2)

Publication Number Publication Date
JP2010157689A JP2010157689A (ja) 2010-07-15
JP5105105B2 true JP5105105B2 (ja) 2012-12-19

Family

ID=41611125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009260954A Active JP5105105B2 (ja) 2008-12-02 2009-11-16 プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法

Country Status (5)

Country Link
US (1) US8546597B2 (ja)
EP (1) EP2194060B1 (ja)
JP (1) JP5105105B2 (ja)
KR (1) KR101514466B1 (ja)
TW (1) TWI444498B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5105105B2 (ja) 2008-12-02 2012-12-19 信越化学工業株式会社 プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法
EP2463291B1 (en) 2010-12-09 2016-05-04 Shin-Etsu Chemical Co., Ltd. Hydrosilylation method, method for producing organosilicon compound, and organosilicon compound.
KR101416558B1 (ko) * 2012-09-28 2014-07-10 주식회사 테스 다이본딩 필름의 증착방법
WO2022092212A1 (ja) * 2020-10-30 2022-05-05 パナソニックＩｐマネジメント株式会社 アルコキシシリル化合物およびこれを含む非水電解液用添加剤、ならびにこれを含む非水電解液ならびに非水電解液二次電池

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1643873A1 (de) * 1967-07-25 1971-07-15 Dynamit Nobel Ag Verfahren zur Herstellung von Silanen
DE2159723A1 (de) 1971-12-02 1973-06-14 Dynamit Nobel Ag Neue polymerisierbare silane
US4379891A (en) * 1981-06-15 1983-04-12 Shell Oil Company Multifunctional coupling agent
JPH02286688A (ja) * 1989-04-27 1990-11-26 Toray Dow Corning Silicone Co Ltd 有機ケイ素化合物およびその製造方法
JP2806216B2 (ja) * 1993-07-15 1998-09-30 信越化学工業株式会社 ケイ素化合物
US20060258176A1 (en) 1998-02-05 2006-11-16 Asm Japan K.K. Method for forming insulation film
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
JP2000302791A (ja) 1999-04-20 2000-10-31 Fujitsu Ltd シリコン化合物、絶縁膜形成材料及び半導体装置
CA2311706A1 (en) * 1999-08-10 2001-02-10 Francois Kayser Ether containing siloxy compounds
JP2005133060A (ja) * 2003-10-29 2005-05-26 Rohm & Haas Electronic Materials Llc 多孔性材料
WO2005053009A1 (ja) 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
JP4433168B2 (ja) 2004-03-11 2010-03-17 信越化学工業株式会社 保護された水酸基を有するオルガノキシシラン化合物
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
JP5170445B2 (ja) * 2007-02-14 2013-03-27 Ｊｓｒ株式会社 ケイ素含有膜形成用材料、ならびにケイ素含有絶縁膜およびその形成方法
JP5222538B2 (ja) 2007-05-22 2013-06-26 株式会社デンソー 非水電解液及び該電解液を用いた非水電解液二次電池
KR20090072418A (ko) 2007-12-28 2009-07-02 주식회사 삼양사 노보넨계 실란 유도체를 사용하는 절연막의 제조방법 및그로부터 제조되는 절연막
JP4911143B2 (ja) * 2008-08-15 2012-04-04 信越化学工業株式会社 高温耐性接着剤組成物、基板の接着方法、及び３次元半導体装置
JP2010067810A (ja) * 2008-09-11 2010-03-25 Shin-Etsu Chemical Co Ltd Ｓｉ含有膜の成膜方法、絶縁膜、並びに半導体デバイス
JP5105105B2 (ja) 2008-12-02 2012-12-19 信越化学工業株式会社 プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法

Also Published As

Publication number Publication date
EP2194060A1 (en) 2010-06-09
JP2010157689A (ja) 2010-07-15
TWI444498B (zh) 2014-07-11
US20100137626A1 (en) 2010-06-03
EP2194060B1 (en) 2013-07-17
KR101514466B1 (ko) 2015-04-22
KR20100062947A (ko) 2010-06-10
TW201035363A (en) 2010-10-01
US8546597B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
US6440876B1 (en) Low-K dielectric constant CVD precursors formed of cyclic siloxanes having in-ring SI—O—C, and uses thereof
US6572923B2 (en) Asymmetric organocyclosiloxanes and their use for making organosilicon polymer low-k dielectric film
US20020192980A1 (en) Methods for forming low-k dielectric films
JP2013016859A (ja) 応力を加えたＳｉＮ膜用アミノ・ビニルシラン前駆体
JP5105105B2 (ja) プラズマＣＶＤ法によるＳｉ含有膜形成用有機シラン化合物及びＳｉ含有膜の成膜方法
JP2008274365A (ja) Ｓｉ含有膜形成材料、Ｓｉ含有膜及びその製造方法、並びに半導体デバイス
JP2010067810A (ja) Ｓｉ含有膜の成膜方法、絶縁膜、並びに半導体デバイス
JP5353845B2 (ja) 環状シロキサン化合物
WO2020233480A1 (zh) 低介电常数膜及其制备方法
US8513448B2 (en) Cyclic siloxane compound, a material for forming Si-containing film, and its use
US20100140754A1 (en) Film-forming material, silicon-containing insulating film and method for forming the same
JP4333480B2 (ja) Ｓｉ含有膜形成材料、およびその用途
JP5019742B2 (ja) 環状シロキサン化合物、Ｓｉ含有膜形成材料、およびその用途
TWI772883B (zh) 單烷氧基矽烷及使用其製造的密有機二氧化矽膜
JP4341560B2 (ja) Ｓｉ含有膜形成材料、Ｓｉ含有膜、Ｓｉ含有膜の製法、及び、半導体デバイス
TW202111153A (zh) 單烷氧基矽烷及二烷氧基矽烷和使用其製造的密有機二氧化矽膜
JP4618086B2 (ja) Ｓｉ含有膜及びその製造方法等
US20100151151A1 (en) Method of forming low-k film having chemical resistance
US20010036754A1 (en) Film forming method and manufacturing method of semiconductor device
JP6993394B2 (ja) ケイ素化合物及びケイ素化合物を使用してフィルムを堆積する方法
CN110952074B (zh) 硅化合物和使用硅化合物沉积膜的方法
KR20220035506A (ko) 규소 화합물 및 이를 사용하여 막을 증착시키는 방법
WO2007018268A1 (ja) 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120905

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120918

R150 Certificate of patent or registration of utility model

Ref document number: 5105105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3