JP5099317B2 - Electronics - Google Patents

Electronics Download PDF

Info

Publication number
JP5099317B2
JP5099317B2 JP2007131715A JP2007131715A JP5099317B2 JP 5099317 B2 JP5099317 B2 JP 5099317B2 JP 2007131715 A JP2007131715 A JP 2007131715A JP 2007131715 A JP2007131715 A JP 2007131715A JP 5099317 B2 JP5099317 B2 JP 5099317B2
Authority
JP
Japan
Prior art keywords
mode
data
volatile memory
arithmetic processing
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007131715A
Other languages
Japanese (ja)
Other versions
JP2008287492A (en
Inventor
習志 川勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Machinery Ltd
Original Assignee
Murata Machinery Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Machinery Ltd filed Critical Murata Machinery Ltd
Priority to JP2007131715A priority Critical patent/JP5099317B2/en
Publication of JP2008287492A publication Critical patent/JP2008287492A/en
Application granted granted Critical
Publication of JP5099317B2 publication Critical patent/JP5099317B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Power Sources (AREA)

Description

本発明は、省電力モードを備えた電子機器に関する。   The present invention relates to an electronic device having a power saving mode.

省エネギーのために、機器が使用されないときに省電力モードに移行する機器が知られている。このとき、揮発性メモリ（Dynamic Random Access Memory（ＤＲＡＭ）、Synchronous DRAM（ＳＤＲＡＭ）等）に記憶されているデータを不揮発性メモリに退避させて、揮発性メモリへの給電を停止する技術が知られている。   For energy saving, devices that shift to a power saving mode when the devices are not used are known. At this time, a technique is known in which data stored in a volatile memory (Dynamic Random Access Memory (DRAM), Synchronous DRAM (SDRAM), etc.) is saved in a nonvolatile memory and power supply to the volatile memory is stopped. ing.

特許文献１には、Synchronous DRAM（ＳＤＲＡＭ）展開されているプログラムや設定データを、省電力モード移行時にStatic Random Access Memory（ＳＲＡＭ）に退避させる技術が記載されている。また、特許文献２には、ＲＡＭ内の作業データ等を、サスペンションモード移行時にフラッシュメモリにセーブする技術が記載されている（特開平１０−２４０３９１号公報にもこれに類似する技術が記載されている）。
特開２００４−７４６２１号公報 特開平７−２９５６７２号公報 Patent Document 1 describes a technique for saving a program or setting data developed in Synchronous DRAM (SDRAM) to a Static Random Access Memory (SRAM) when shifting to a power saving mode. Japanese Patent Application Laid-Open No. 10-240391 describes a technique for saving work data in a RAM to a flash memory when shifting to a suspension mode. )
JP 2004-74621 A JP-A-7-295672

しかしながら、上記の特許文献１に記載の技術では、ＳＤＲＡＭ内のデータの退避先として用いられるＳＲＡＭは揮発性メモリであるため、記憶内容の保持のために給電を継続する必要があり、省電力効果が小さい。   However, in the technique described in Patent Document 1 described above, since the SRAM used as the data save destination in the SDRAM is a volatile memory, it is necessary to continue the power supply in order to retain the stored contents, thereby saving power. Is small.

また、上記の特許文献２に記載の技術では、フラッシュメモリの動作速度がＳＤＲＡＭに比して低速であるため、フラッシュメモリにデータを退避して省電力モードに移行した後、通常モードへの復帰が遅くなるという問題がある。   Further, in the technique described in Patent Document 2, since the operation speed of the flash memory is lower than that of the SDRAM, the data is saved in the flash memory and shifted to the power saving mode, and then returned to the normal mode. There is a problem that becomes slow.

そこで、本発明の解決すべき課題は、通常モードと省電力モードとの間の移行時の動作において、省電力モードから通常モードへの復帰の迅速性を優先した動作と、電力の消費の抑制を優先した動作とをユーザの要望等に応じて切り替えできる電子機器の提供である。   Therefore, the problems to be solved by the present invention are the operation at the time of transition between the normal mode and the power saving mode, the operation giving priority to the quick return from the power saving mode to the normal mode, and the suppression of power consumption. Is to provide an electronic device that can switch the operation with priority given to the user's request.

上記の課題を解決するため、請求項１の発明では、揮発性メモリと、書換可能な不揮発性メモリと、動作モードとして通常の電力消費レベルで演算処理を行う通常モードと電力の消費を抑えた状態で演算処理を行う省電力モードとを有する演算処理部とを備え、前記演算処理部は、動作モード移行時の動作として、第１及び第２の動作を切り替え可能に有し、前記第１の動作が選択されているときには、前記揮発性メモリ内のデータを前記不揮発性メモリに退避させて前記通常モードから前記省電力モードに移行し、前記第２の動作が選択されているときには、前記揮発性メモリ内のデータを前記揮発性メモリ内で保持させた状態で前記通常モードから前記省電力モードに移行する電子機器において、前記演算処理部は、前記省電力モードから前記通常モードへの移行時において、前記第１の動作が選択されているときには、前記不揮発性メモリに退避させておいた前記データを前記不揮発性メモリから前記揮発性メモリに転送して前記揮発性メモリから読み込む第１の復帰動作と、前記不揮発性メモリに退避させておいた前記データを前記不揮発性メモリから直接読み込む第２の復帰動作とのいずれか一方を選択可能となっている一方、前記第２の動作が選択されているときには、前記揮発性メモリに保持させていた前記データを読み込む。 In order to solve the above problems, in the invention of claim 1, the volatile memory, the rewritable nonvolatile memory, the normal mode in which the arithmetic processing is performed at the normal power consumption level as the operation mode, and the power consumption are suppressed. An arithmetic processing unit having a power saving mode for performing arithmetic processing in a state, and the arithmetic processing unit can switch between a first operation and a second operation as an operation at the time of transition to an operation mode, When the operation is selected, the data in the volatile memory is saved in the nonvolatile memory to shift from the normal mode to the power saving mode, and when the second operation is selected, in the electronic apparatus shifts to the power saving mode from the normal mode data in the volatile memory in a state of being held in the volatile memory, the arithmetic processing unit, or the power saving mode When the first operation is selected at the time of transition to the normal mode, the data saved in the nonvolatile memory is transferred from the nonvolatile memory to the volatile memory, and the volatile One of a first return operation for reading from the memory and a second return operation for directly reading the data saved in the nonvolatile memory from the nonvolatile memory can be selected. When the second operation is selected, the data held in the volatile memory is read .

また、請求項２の発明では、請求項１の発明に係る電子機器において、前記揮発性メモリは、データの入出力に対応する第１のモードと、電力の消費を抑制してデータの保持を行う第２のモードとを切り替え可能に有し、前記演算処理部は、前記通常モードから前記省電力モードへの移行時において、前記第２の動作が選択されているときには、前記揮発性メモリを前記第１のモードから前記第２のモードに移行させる。 According to a second aspect of the present invention, in the electronic device according to the first aspect of the present invention, the volatile memory has a first mode corresponding to data input / output, and holds data while suppressing power consumption. The arithmetic processing unit is configured to switch the volatile memory when the second operation is selected at the time of transition from the normal mode to the power saving mode. Transition from the first mode to the second mode is performed.

請求項１及び請求項２に記載の発明によれば、通常モードから省電力モードへの移行時に第１の動作が選択されているときには、揮発性メモリ内のデータが不揮発性メモリに退避されるため、省電力モードにおいて揮発性メモリへの給電を停止でき、電力の消費を抑制できる。但し、この場合は省電力モードから通常モードへの復帰時に、データを不揮発性メモリから揮発性メモリに転送してから演算処理部に読み込ませるか、不揮発性メモリから直接演算処理部に読み込ませる必要があるため、復帰が遅くなる。 According to the first and second aspects of the present invention, when the first operation is selected at the time of transition from the normal mode to the power saving mode, the data in the volatile memory is saved in the nonvolatile memory. Therefore, power supply to the volatile memory can be stopped in the power saving mode, and power consumption can be suppressed. However, in this case, when returning from the power saving mode to the normal mode, it is necessary to transfer the data from the non-volatile memory to the volatile memory and then read the data into the arithmetic processing unit or directly from the non-volatile memory to the arithmetic processing unit. There will be a slow return.

一方、通常モードから省電力モードへの移行時に第１の動作が選択されているときには、揮発性メモリにデータを保持させた状態で省電力モードに移行するため、通常モードへ高速で復帰できる。但し、この場合は省電力モード時に不揮発性メモリにデータ保持のための給電を継続する必要があるため、電力を節約する効果は小さくなる。   On the other hand, when the first operation is selected at the time of shifting from the normal mode to the power saving mode, the mode is shifted to the power saving mode while data is held in the volatile memory, so that it is possible to return to the normal mode at a high speed. However, in this case, since it is necessary to continue power supply for storing data in the nonvolatile memory in the power saving mode, the effect of saving power is reduced.

このように、本発明によれば、通常モードと省電力モードとの間の移行時の動作において、省電力モードから通常モードへの復帰の迅速性を優先した動作と、電力の消費の抑制を優先した動作とをユーザの要望等に応じて切り替えできる。   As described above, according to the present invention, in the operation at the time of transition between the normal mode and the power saving mode, the operation giving priority to the quickness of returning from the power saving mode to the normal mode and the suppression of the power consumption are suppressed. The priority operation can be switched according to the user's request or the like.

また、省電力モードから通常モードへの移行時において、第１の動作が選択されているときに第１の復帰動作が選択された場合には、不揮発性メモリに退避させておいたデータを不揮発性メモリから揮発性メモリに転送して揮発性メモリから演算処理部に読み込ませるため、通常モードへの復帰が速い。一方、第２の復帰動作が選択された場合には、不揮発性メモリに退避させておいたデータを不揮発性メモリから直接演算処理部に読み込ませるため、揮発性メモリへの給電を停止した状態で通常モードに復帰でき、電力の消費の抑制に有利である。このように第１の復帰動作と第２の復帰動作を切り替えることにより、種々の状況に効率よく対応できる。 In addition , when the first return operation is selected when the first operation is selected during the transition from the power saving mode to the normal mode, the data saved in the nonvolatile memory is stored in the nonvolatile memory. Since the data is transferred from the volatile memory to the volatile memory and read from the volatile memory to the arithmetic processing unit, the return to the normal mode is quick. On the other hand, when the second return operation is selected, the data saved in the non-volatile memory is directly read from the non-volatile memory into the arithmetic processing unit, so that power supply to the volatile memory is stopped. It is possible to return to the normal mode, which is advantageous for suppressing power consumption. Thus, by switching between the first return operation and the second return operation, various situations can be efficiently handled.

請求項２に記載の発明によれば、電力の消費を抑制してデータの保持を行う第２のモードを有する揮発性メモリを採用したため、電力の消費をさらに抑制できる。 According to the second aspect of the present invention, since the volatile memory having the second mode for holding the data while suppressing the power consumption is adopted, the power consumption can be further suppressed.

図１は、本発明の一実施形態に係る電子機器の構成及び通常モード時の動作を示すブロック図である。この電子機器１は、図１に示すように、揮発性メモリであるＳＤＲＡＭ２と、書換可能な不揮発性メモリであるフラッシュメモリ３と、動作モードとして通常の電力消費レベルで演算処理を行う通常モードと電力の消費を抑えた状態で演算処理を行うスリープモード（省電力モード）とを有する演算処理部であるCentral Processing Unit（ＣＰＵ）４とを備えている。なお、上記構成の変形例として、ＳＤＲＡＭ２に代えてＤＲＡＭ等の他の揮発性メモリを用いてもよく、フラッシュメモリ３に代えてElectrically Erasable Programmable Read-Only Memory（ＥＥＰＲＯＭ）等の他の不揮発性メモリを用いてもよい。   FIG. 1 is a block diagram illustrating a configuration of an electronic device according to an embodiment of the present invention and an operation in a normal mode. As shown in FIG. 1, the electronic device 1 includes an SDRAM 2 that is a volatile memory, a flash memory 3 that is a rewritable nonvolatile memory, and a normal mode that performs arithmetic processing at a normal power consumption level as an operation mode. A central processing unit (CPU) 4 that is an arithmetic processing unit having a sleep mode (power saving mode) for performing arithmetic processing in a state where power consumption is suppressed. As a modification of the above configuration, another volatile memory such as a DRAM may be used instead of the SDRAM 2, and another nonvolatile memory such as an electrically erasable programmable read-only memory (EEPROM) instead of the flash memory 3. May be used.

ＳＤＲＡＭ２は、ＣＰＵ４が処理を行うためのワークエリア等として用いられる。また、ＳＤＲＡＭ２は、データの入出力に対応する第１のモードと、電力の消費を抑制してデータの保持を行う第２のモード（例えば、セルフリフレッシュモード）とを切り替えできる。   The SDRAM 2 is used as a work area for the CPU 4 to perform processing. The SDRAM 2 can switch between a first mode corresponding to data input / output and a second mode (for example, a self-refresh mode) in which data is held while suppressing power consumption.

フラッシュメモリ３は、ＣＰＵ４が実行するプログラム及びＣＰＵ４の処理に必要な設定データ等の格納に用いられるとともに、スリープモード移行時のデータの待避場所として用いられる。   The flash memory 3 is used for storing a program executed by the CPU 4, setting data necessary for the processing of the CPU 4, and the like, and also used as a data saving place when the sleep mode is shifted.

ＣＰＵ４は、電源投入による起動時等においては、図１に示すように、フラッシュメモリ３に記憶されたプログラム及び設定データ等をＳＤＲＡＭ２に転送し、ＳＤＲＡＭ２から読み込み、動作速度の速いＳＤＲＡＭ２を用いて処理を実行する。   The CPU 4 transfers the program and setting data stored in the flash memory 3 to the SDRAM 2, reads it from the SDRAM 2, and processes it using the SDRAM 2 having a high operation speed, as shown in FIG. Execute.

ＣＰＵ４の動作モード移行時の動作として、第１及び第２の動作が切り替え可能に備えられている。第１の動作が選択されているときには、ＣＰＵ４は、図２（ａ）に示すように、ＳＤＲＡＭ２内のデータをフラッシュメモリ３に退避させて通常モードからスリープモード１に移行する。このときＳＤＲＡＭ２への給電が停止されて、電力の消費が抑制される。また、このスリープモード１では、ＣＰＵ４はスリープモード時の処理に必要なプログラムや設定データ等をフラッシュメモリ３から読み込む。   As an operation at the time of transition of the operation mode of the CPU 4, a first operation and a second operation can be switched. When the first operation is selected, the CPU 4 causes the data in the SDRAM 2 to be saved in the flash memory 3 and shifts from the normal mode to the sleep mode 1 as shown in FIG. At this time, power supply to the SDRAM 2 is stopped, and power consumption is suppressed. In the sleep mode 1, the CPU 4 reads programs and setting data necessary for processing in the sleep mode from the flash memory 3.

このスリープモード１から通常モードへの復帰時には、ＣＰＵ４は、図２（ｂ）に示すように、フラッシュメモリ３に退避させておいた待避データをフラッシュメモリ３からＳＤＲＡＭ２に転送してＳＤＲＡＭ２から読み込んで処理を実行する。このように待避データをフラッシュメモリ３からＳＤＲＡＭ２に転送してＳＤＲＡＭ２から読み込むため、通常モードへ迅速に復帰できる。但し、待避データをフラッシュメモリ３からＳＤＲＡＭ２に転送する時間が必要であるため、その分通常モードへの復帰は遅くなる。   When returning from the sleep mode 1 to the normal mode, the CPU 4 transfers the saved data saved in the flash memory 3 from the flash memory 3 to the SDRAM 2 and reads it from the SDRAM 2 as shown in FIG. Execute the process. Thus, since the save data is transferred from the flash memory 3 to the SDRAM 2 and read from the SDRAM 2, the normal mode can be quickly returned. However, since it takes time to transfer the save data from the flash memory 3 to the SDRAM 2, the return to the normal mode is delayed accordingly.

一方、第２の動作が選択されているときには、ＣＰＵ４は、図３（ａ）に示すように、ＳＤＲＡＭ２を第１のモードから第２のモード（例えば、セルフリフレッシュモード）に移行させてＳＤＲＡＭ２内で展開されているデータをＳＤＲＡＭ２内に保持させた状態で通常モードからスリープモード２に移行する。このとき、ＳＤＲＡＭ２へはデータ保持のための給電が継続されるため、その分電力の消費を節約する効果は小さくなる。また、このスリープモード２においてもスリープモード１と同様に、ＣＰＵ４はスリープモード時の処理に必要なプログラムや設定データ等をフラッシュメモリ３から読み込む。   On the other hand, when the second operation is selected, the CPU 4 shifts the SDRAM 2 from the first mode to the second mode (for example, the self-refresh mode) as shown in FIG. The normal mode is shifted to the sleep mode 2 in a state where the data developed in step (2) is held in the SDRAM 2. At this time, since power supply for data retention is continued to the SDRAM 2, the effect of saving power consumption is reduced accordingly. Also in the sleep mode 2, as in the sleep mode 1, the CPU 4 reads programs and setting data required for processing in the sleep mode from the flash memory 3.

このスリープモード２から通常モードへの復帰時には、ＣＰＵ４は、図３（ｂ）に示すように、ＳＤＲＡＭ２を第２のモードから第１のモードに移行させ、ＳＤＲＡＭ２内に保持されているデータを読み込んで処理を実行する。このとき、上記のスリープモード１からの復帰時のように、待避データをフラッシュメモリ３からＳＤＲＡＭ２に転送する必要がないため、その分通常モードへの復帰が速くなる。   When returning from the sleep mode 2 to the normal mode, the CPU 4 shifts the SDRAM 2 from the second mode to the first mode and reads the data held in the SDRAM 2 as shown in FIG. Execute the process. At this time, it is not necessary to transfer the save data from the flash memory 3 to the SDRAM 2 as in the case of the return from the sleep mode 1 described above, so that the return to the normal mode is accelerated accordingly.

動作モード移行時の動作として、ＣＰＵ４に第１の動作と第２の動作のいずれを選択させるかは、ユーザの設定により自由に切り替えできる。例えば、ＣＰＵ４に第１の動作と第２の動作のいずれを選択させるかを予めユーザが指定してもよいし、あるいは、ＣＰＵ４が第１の動作か第２の動作かを選択するための選択条件を設定しておき、ＣＰＵ４がその選択条件に従って第１及び第２の動作のいずれを選択するべきかを判断するようにしてもよい。例えば、具体例として、スリープモードへの移行時の時刻や動作状況に関して予め設定された選択条件に従って、ＣＰＵ４が第１及び第２の動作のいずれを選択するべきかを判断するようにしてもよい。   As an operation at the time of transition to the operation mode, it can be freely switched by the user's setting whether the CPU 4 selects the first operation or the second operation. For example, the user may specify in advance whether the CPU 4 selects the first operation or the second operation, or the selection for selecting whether the CPU 4 is the first operation or the second operation. Conditions may be set and the CPU 4 may determine which of the first and second operations should be selected according to the selection conditions. For example, as a specific example, the CPU 4 may determine which of the first and second operations should be selected in accordance with a selection condition that is set in advance with respect to the time and operation state when shifting to the sleep mode. .

以上のように、本実施形態によれば、動作モード移行時の動作として上記の第１及び第２の動作が切り替え可能に設けられているため、通常モードとスリープモードとの間の移行時の動作において、スリープモードから通常モードへの復帰の速度を優先した動作と、電力の消費の抑制を優先した動作とをユーザの要望等に応じて切り替えできる。   As described above, according to the present embodiment, the first and second operations described above can be switched as the operation at the time of transition to the operation mode, so that at the time of transition between the normal mode and the sleep mode. In operation, it is possible to switch between an operation that prioritizes the speed of return from the sleep mode to the normal mode and an operation that prioritizes suppression of power consumption in accordance with a user's request or the like.

また、第２のモード（例えば、セルフリフレッシュモード）を有するＳＤＲＡＭ２を採用したため、電力の消費をさらに抑制できる。   In addition, since the SDRAM 2 having the second mode (for example, the self-refresh mode) is employed, power consumption can be further suppressed.

なお、上述の実施形態の変形例として、スリープモード１から通常モードへの復帰時において、ＣＰＵ４が、退避データをフラッシュメモリ３からＳＤＲＡＭ２に転送してＳＤＲＡＭ２から読み込みんで処理を実行する第１の復帰動作と、退避データをフラッシュメモリ３から直接読み込んで処理を実行する第２の復帰動作とのいずれか一方を選択できるようにしてもよい。第１の復帰動作により、退避データをフラッシュメモリ３からＳＤＲＡＭ２に転送してＳＤＲＡＭ２からＣＰＵ４に読み込ませた場合には、通常モードへの復帰が速い利点がある。一方、第２の復帰動作により、退避データをフラッシュメモリ３から直接ＣＰＵ４に読み込ませた場合には、ＳＤＲＡＭ２への給電を停止した状態で通常モードに復帰でき、電力の消費の抑制に有利である。   As a modification of the above-described embodiment, when returning from the sleep mode 1 to the normal mode, the CPU 4 transfers the saved data from the flash memory 3 to the SDRAM 2 and reads the data from the SDRAM 2 to execute the process. Either one of the operation and the second return operation for directly reading the saved data from the flash memory 3 and executing the processing may be selected. When the saved data is transferred from the flash memory 3 to the SDRAM 2 and read from the SDRAM 2 to the CPU 4 by the first return operation, there is an advantage of quick return to the normal mode. On the other hand, when the saved data is directly read from the flash memory 3 to the CPU 4 by the second return operation, the normal mode can be returned with the power supply to the SDRAM 2 stopped, which is advantageous in suppressing power consumption. .

このように第１の復帰動作と第２の復帰動作を切り替えて選択することにより、種々の状況に効率よく対応できる。例えば、この電子機器１がファクシミリ装置である場合、夜間のファクシミリの受信等のように迅速な処理が要求されない場合には、第２の復帰動作が選択されるように設定しておくことにより、電力の消費の抑制が図れる。   Thus, by switching and selecting the first return operation and the second return operation, it is possible to efficiently cope with various situations. For example, when the electronic apparatus 1 is a facsimile apparatus, when a quick process is not required, such as reception of a facsimile at night, by setting the second return operation to be selected, Electric power consumption can be suppressed.

本発明の一実施形態に係る電子機器の構成及び通常モード時の動作を示すブロック図である。It is a block diagram which shows the structure of the electronic device which concerns on one Embodiment of this invention, and the operation | movement at the time of a normal mode. （ａ）はスリープモード１の動作を示す図であり、（ｂ）はスリープモード１からの復帰時の動作を示す図である。(A) is a figure which shows operation | movement of sleep mode 1, (b) is a figure which shows operation | movement at the time of the return from sleep mode 1. FIG. （ａ）はスリープモード２の動作を示す図であり、（ｂ）はスリープモード２からの復帰時の動作を示す図である。(A) is a figure which shows operation | movement of sleep mode 2, (b) is a figure which shows operation | movement at the time of the return from sleep mode 2. FIG.

符号の説明Explanation of symbols

１ 電子機器
２ ＳＤＲＡＭ
３ フラッシュメモリ
４ ＣＰＵ 1 Electronic equipment 2 SDRAM
3 Flash memory 4 CPU

Claims (2)

揮発性メモリと、書換可能な不揮発性メモリと、動作モードとして通常の電力消費レベルで演算処理を行う通常モードと電力の消費を抑えた状態で演算処理を行う省電力モードとを有する演算処理部とを備え、
前記演算処理部は、動作モード移行時の動作として、第１及び第２の動作を切り替え可能に有し、前記第１の動作が選択されているときには、前記揮発性メモリ内のデータを前記不揮発性メモリに退避させて前記通常モードから前記省電力モードに移行し、前記第２の動作が選択されているときには、前記揮発性メモリ内のデータを前記揮発性メモリ内で保持させた状態で前記通常モードから前記省電力モードに移行する電子機器において、
前記演算処理部は、前記省電力モードから前記通常モードへの移行時において、前記第１の動作が選択されているときには、前記不揮発性メモリに退避させておいた前記データを前記不揮発性メモリから前記揮発性メモリに転送して前記揮発性メモリから読み込む第１の復帰動作と、前記不揮発性メモリに退避させておいた前記データを前記不揮発性メモリから直接読み込む第２の復帰動作とのいずれか一方を選択可能となっている一方、前記第２の動作が選択されているときには、前記揮発性メモリに保持させていた前記データを読み込むことを特徴とする電子機器。 Arithmetic processing unit having a volatile memory, a rewritable nonvolatile memory, a normal mode for performing arithmetic processing at a normal power consumption level as an operation mode, and a power saving mode for performing arithmetic processing with reduced power consumption And
The arithmetic processing unit can switch between a first operation and a second operation as an operation at the time of transition to an operation mode, and when the first operation is selected, the data in the volatile memory is stored in the nonvolatile memory. And when the second operation is selected, the data in the volatile memory is retained in the volatile memory when the second operation is selected. In an electronic device that shifts from the normal mode to the power saving mode ,
When the first operation is selected during the transition from the power saving mode to the normal mode, the arithmetic processing unit stores the data saved in the nonvolatile memory from the nonvolatile memory. Either of a first return operation for transferring to the volatile memory and reading from the volatile memory, or a second return operation for directly reading the data saved in the nonvolatile memory from the nonvolatile memory One of the electronic devices is capable of selecting one, and reads the data held in the volatile memory when the second operation is selected . 請求項１に記載の電子機器において、
前記揮発性メモリは、データの入出力に対応する第１のモードと、電力の消費を抑制してデータの保持を行う第２のモードとを切り替え可能に有し、
前記演算処理部は、前記通常モードから前記省電力モードへの移行時において、前記第２の動作が選択されているときには、前記揮発性メモリを前記第１のモードから前記第２のモードに移行させることを特徴とする電子機器。 The electronic device according to claim 1 ,
The volatile memory can switch between a first mode corresponding to data input / output and a second mode for holding data while suppressing power consumption,
The arithmetic processing unit shifts the volatile memory from the first mode to the second mode when the second operation is selected when shifting from the normal mode to the power saving mode. An electronic device characterized in that
JP2007131715A 2007-05-17 2007-05-17 Electronics Active JP5099317B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007131715A JP5099317B2 (en) 2007-05-17 2007-05-17 Electronics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007131715A JP5099317B2 (en) 2007-05-17 2007-05-17 Electronics

Publications (2)

Publication Number Publication Date
JP2008287492A JP2008287492A (en) 2008-11-27
JP5099317B2 true JP5099317B2 (en) 2012-12-19

Family

ID=40147151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007131715A Active JP5099317B2 (en) 2007-05-17 2007-05-17 Electronics

Country Status (1)

Country Link
JP (1) JP5099317B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452041B2 (en) * 2009-03-13 2014-03-26 ローム株式会社 Data processing device
JP5381837B2 (en) * 2009-08-19 2014-01-08 株式会社リコー Information processing apparatus, network system, power saving control method, power saving control program, and recording medium
CN102263874B (en) 2010-05-28 2014-03-12 京瓷办公信息系统株式会社 Image forming apparatus having power saving mode
KR102023146B1 (en) * 2011-07-26 2019-09-20 마벨 월드 트레이드 리미티드 Zero power hibernation mode with instant on
JP5721664B2 (en) * 2012-05-28 2015-05-20 京セラドキュメントソリューションズ株式会社 Image forming apparatus
KR102049265B1 (en) 2012-11-30 2019-11-28 삼성전자주식회사 Systems having a maximum sleep mode and methods of operating the same
JP6335616B2 (en) 2013-04-30 2018-05-30 株式会社半導体エネルギー研究所 Semiconductor device
JP6550940B2 (en) * 2014-11-20 2019-07-31 株式会社リコー Image forming system and image forming method
JP5868535B2 (en) * 2015-03-17 2016-02-24 京セラドキュメントソリューションズ株式会社 Image forming apparatus
US10467020B2 (en) 2016-02-26 2019-11-05 Toshiba Memory Corporation Memory device, and information-processing device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10143291A (en) * 1996-11-13 1998-05-29 Sharp Corp Information processor
JP2898616B2 (en) * 1997-08-26 1999-06-02 三菱電機株式会社 Computer with suspend / resume function
JP2001250377A (en) * 1999-12-28 2001-09-14 Ricoh Co Ltd Electronic equipment with energy saving function
JP4655398B2 (en) * 2001-03-29 2011-03-23 株式会社デンソー Vehicle control device with backup function
JP2004126911A (en) * 2002-10-02 2004-04-22 Toshiba Corp Control unit

Also Published As

Publication number Publication date
JP2008287492A (en) 2008-11-27

Similar Documents

Publication Publication Date Title
JP5099317B2 (en) Electronics
JP2006221381A (en) Processor system and image forming device provided with this processor system
KR101222082B1 (en) Method for reducing power consumptiom to multi-port memory device of memory link architecture
JP5321866B2 (en) Computer system
KR20090009018A (en) Computer having flash memory and operating method of flash memory
JP2008287803A (en) Semiconductor storage device, control device of semiconductor storage device and address control method of semiconductor storage device
JP2010055531A (en) Data processor
JP2006004339A (en) Semiconductor integrated circuit
JP5108690B2 (en) DMA apparatus and DMA transfer method
WO2013186888A1 (en) Programmable controller and method for addressing electrical power disconnection
JP2007207074A (en) Operation system, thread control mechanism and information processor
JP2010097427A (en) Processing apparatus, processing method and computer program
JP2011010021A (en) Communication apparatus
JP2010026674A (en) Semiconductor integrated circuit
JP2008293130A (en) Processing execution method, processing execution device and computer program
JP2006350930A (en) Control circuit and information processor
JP2006262099A (en) Electronic apparatus
EP1443412A2 (en) Information processing apparatus and memory access arranging method
JP2013088941A (en) Electronic apparatus
JP2005276104A (en) Microcomputer
JP2006059303A (en) Computer system
JP2007058256A (en) Programmable controller
JP2006331248A (en) Data transfer device
JP2006201878A (en) Microcomputer
JP4684575B2 (en) Semiconductor device and control method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120829

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5099317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250