近年、キャッシュカードやクレジットカード、プリペイドカード等の用途でICカードが広く利用されるようになってきている。ICカードには、リーダライタ装置と物理的に接触してデータ通信を行う接触式ICカードと、リーダライタ装置と無線データ通信を行う非接触式ICカードがある。
ここで、図3は、従来の一般的な非接触式ICカード3の概略構成例を示しており、図4は、非接触式ICカード3を構成する電圧検出回路16の概略構成例を示している。図3に示すように、非接触式ICカード3は、リーダライタ装置等の外部端末装置2のアンテナ21から電力供給用に送信される電磁波を受信するアンテナ11と、アンテナ11を介して外部端末装置2と通信するインターフェイス回路12と、整流回路122から出力される電源電圧Vccに基づいて、レギュレータ124がCPU151に対して十分な電力供給を行える電力供給能力状態に達しているか否かを判定する電圧検出回路16と、非接触式ICカード3の機能を実現する内部処理回路15と、を備えて構成されている。
インターフェイス回路12は、アンテナ11で受信した電磁波により生成された交流電流信号から、非接触式ICカード3の内部で用いられるクロック信号CLKを抽出するクロック分離回路121と、アンテナ11で受信した電磁波により生成された交流電流信号を整流して電源電圧Vccを出力する整流回路122と、整流回路122が出力する直流電圧を平滑化し定電圧化して第1定電圧Vddを生成する第1レギュレータ124と、整流回路122が出力する直流電圧を平滑化し定電圧化して第2定電圧Vppを生成する第2レギュレータ123と、所定の送信対象の伝送データを所定の帯域を有する交流電流信号に変調する変調回路125と、アンテナ11で受け付けた交流電流信号を伝送データに復調する復調回路126と、変調回路125に前記伝送データを出力し、復調回路126から前記伝送データを受け付けるプロトコル制御回路127と、を備えて構成されている。
より詳細には、第1レギュレータ124は、第1定電圧Vddを後述する内部処理回路15のCPU151(Central Processing Unit)、ROM152(Read Only Memory)、RAM153(Random Access Memory)、及び、フラッシュメモリ154に対して電力供給するように構成されている。第2レギュレータ123は、整流回路122から出力される電源電圧Vccを平滑化して第2定電圧Vppを生成し、後述する内部処理回路15のフラッシュメモリ154に対して電力供給するように構成されている。尚、フラッシュメモリ154は、書き込み処理及び消去処理の実行時に、第1レギュレータ123からの第1定電圧Vddと、第2レギュレータ124からの第2定電圧Vppを昇圧した高電圧の2つを用いるように構成されている。ここで、一般的なICカードの電源電圧(第1定電圧Vdd及び第2定電圧Vpp)は5V、3V或いは1.8Vである。プロトコル制御回路127は、近傍型非接触式ICカードのTypeA、TypeB、TypeCの何れかのプロトコルを用いて構成されている。また、外部端末装置2から伝送信号に重畳して供給されるクロック信号CLKの周波数は、13.56MHzである。
電圧検出回路16は、図4に示すように、基準電圧Vrefを生成する基準電圧発生回路160と、基準電圧発生回路160から出力される基準電圧Vrefを用いて第1レギュレータ124の出力電圧Vddが、CPU151、ROM152、RAM153、及び、フラッシュメモリ154の安定動作に必要な動作下限電圧に達しているか否かを判定する電圧判定回路161を備えている。
より詳細には、基準電圧発生回路160は、基準電圧Vref(例えば1.4V)を生成するように構成されている。電圧判定回路161は、整流回路122から供給される電源電圧Vccを分圧して分圧電圧Vdivを出力する分圧回路163と、基準電圧Vrefと分圧電圧Vdivを比較するコンパレータ162を備えて構成されている。分圧回路163は抵抗R1と抵抗R2の直列接続で構成されている。分圧回路163は、電源電圧Vccが、後述するCPU151、ROM152、RAM153、フラッシュメモリ154に供給される第1定電圧Vddについて設定された動作下限電圧と等しくなるときに、基準電圧Vrefと同じ電圧値(例えば、1.4V)の分圧電圧Vdivを出力するように構成されている。コンパレータ162は、分圧電圧Vdivが基準電圧Vref以下の場合、Lレベルの比較結果信号DETOUTを出力し、分圧電圧Vdivが基準電圧Vrefより大きい場合、Hレベルの比較結果信号DETOUTを出力するように構成されている。
尚、図3に示す非接触式ICカード3では、例えば、基準電圧Vrefが1.4V、CPU151、ROM152、RAM153、及び、フラッシュメモリ154に供給される第1定電圧Vddについて設定された動作下限電圧が1.6Vのときに、分圧回路163から出力される分圧電圧Vdivが1.4Vとなるように抵抗R1と抵抗R2の抵抗比が設定されている。また、抵抗R1と抵抗R2の抵抗値が、電源電圧Vccの電力供給能力が低下しない値、例えば、抵抗R1及び抵抗R2を流れる電流が数μA程度となるように抵抗値を設定する。
内部処理回路15は、クロック分離回路121からクロック信号CLKを、第1レギュレータ124から第1定電圧Vddを、第2レギュレータ123から第2定電圧Vppを夫々受け付けるように構成されている。更に、内部処理回路15は、第1レギュレータ124から第1定電圧Vddの供給を受けて内部処理回路15内の各構成を制御して所定の機能処理を実行するCPU151と、第1レギュレータ124から第1定電圧Vddの供給を受け、第2レギュレータ123から第2定電圧Vppの供給を受けて動作するフラッシュメモリ154とを備えて構成されている。更に、図3に示す内部処理回路15は、CPU151によって実行されることにより非接触式ICカード3の各機能を実現するプログラムを格納したROM152、CPU151により一次記憶装置として用いられるRAM153を備えている。
より詳細には、例えば、CPU151、ROM152、RAM153、及び、フラッシュメモリ154に供給される第1定電圧Vddについては、通常の動作電圧が1.8Vに設定され、動作下限電圧が1.6Vに設定されている。また、フラッシュメモリ154に供給される第2定電圧Vppについては、通常の動作電圧が3Vに、動作下限電圧が2.7Vに設定されている。尚、第2定電圧Vpp(例えば、3V)は、フラッシュメモリ154に対するデータの書き込み処理及び消去処理の実行時に、昇圧回路によって、必要な高電圧(例えば、12V)を発生させるためにのみ用いられる。フラッシュメモリ154のデータの読み出し処理は、第1定電圧Vddを用いて行われる。
ところで、従来の一般的な非接触式ICカード3では、図3に示すように、リーダライタ装置等の外部端末装置2から電磁波により電力供給を受ける構成であるため、外部端末装置2との距離により、外部端末装置2から供給される供給電力が変動する。供給電力の変動の影響により、例えば、第1レギュレータ124によって生成される第1定電圧Vddの電圧値が、CPU151等を正常に動作させるのに必要な電圧値より低くなる等すると、CPU151等が誤動作する可能性がある。このため、図3に示す従来の非接触式ICカード3では、電圧検出回路16により、外部端末装置2からの電力供給が機能処理の実行に必要な電力を確保可能であるか否かを判定し、当該判定に基づいて、CPU151の動作可否を設定し、或いは、クロック分離回路121で抽出されたクロック信号CLKより周波数の遅いクロック信号CLKにより動作させるように設定している。
非接触式ICカードの動作を安定させるための技術としては、例えば、CPUの最大消費電力と同等または最大消費電力以上の電力を消費する負荷回路を、CPUに電力を供給するレギュレータの出力側に設け、外部端末装置による電源供給開始時に、CPUを動作待機状態に、負荷回路を動作状態にし、第1定電圧VddがCPUを安定して駆動可能になったとき(リセット解除時)に、負荷回路を停止し、CPUを動作状態にする非接触式ICカードがある(例えば、特許文献1参照)。
非接触式ICカードの動作を安定させるための他の技術としては、例えば、所定電力を消費する負荷回路を、整流回路122の出力側に設け、リセット解除後の一定期間、負荷回路を動作させる非接触式ICカードがある(例えば、特許文献2参照)。
ここで、図5は、特許文献2に記載の非接触式ICカードの概略構成例を示している。図5に示すように、非接触式ICカード4は、外部端末装置2から電力供給用に送信される電磁波を受信するアンテナ11と、アンテナ11を介して外部端末装置2と通信するインターフェイス回路12と、整流回路122から出力される電源電圧Vccに基づいて、第1レギュレータ124が、CPU151、ROM152、RAM153、フラッシュメモリ154に対して十分な電力供給を行える電力供給能力状態に達しているか否かを判定する電圧検出回路16と、非接触式ICカード4の機能を実現する内部処理回路15と、所定電力を消費する負荷回路14を備えて構成されている。尚、アンテナ11、インターフェイス回路12、電圧検出回路16、及び、内部処理回路15の構成は図3に示す非接触式ICカード4と同じである。
ここで、非接触式ICカード4では、リセット解除後の一定期間におけるCPU151の消費電力と負荷回路14の消費電力の和が、CPU151の最大消費電力と略同等となるように設定されている。このように構成することにより、特許文献2に記載の非接触式ICカード4では、非接触式ICカード4全体で、リセット解除直後の消費電力と、動作期間全体でのCPU151の最大消費電力との差を小さくすることができる。
従来の非接触式ICカードでは、CPU151のリセット解除直後の消費電力がCPU151の最大消費電力より相当小さい場合、リセット解除直後はレギュレータ124が電力供給能力状態に達していても、その後、CPU151が最大消費電力で動作したときに、レギュレータ124の電力供給能力不足が生じる可能性がある。これに対し、特許文献2に記載の非接触式ICカード4では、負荷回路14を設け、リセット解除後の一定期間動作させるように構成したので、上述したように、非接触式ICカード4全体で、リセット解除直後の消費電力と、動作期間全体でのCPU151の最大消費電力との差を小さくすることができる。即ち、特許文献2に記載の非接触式ICカード4では、リセット解除後に、レギュレータ124が、CPU151が最大消費電力で動作した場合の電力供給能力状態に達しているか否かを判定可能になるので、レギュレータ124において電力供給能力不足が生じるのを効果的に防止でき、非接触式ICカード4の動作安定の向上を図ることができる。
特開平8−30752号公報
特開2005−339466号公報
ところで、非接触式ICカードの多くは、レギュレータから電力供給を受けて動作する回路として、CPUの他、不揮発性メモリ(不揮発性半導体記憶装置)等の機能回路を備えている。尚、一般的に、フラッシュメモリに対する書き込み処理及び消去処理を実行するために用いられる第2定電圧Vppについて設定された動作下限電圧は、CPUの動作に用いられる第1定電圧Vddについて設定された動作下限電圧よりも大きい。このため、CPUに対して電力供給を行うレギュレータの状態が、CPUに対して十分な電力供給が行える電力供給能力状態に達している場合であっても、フラッシュメモリに対して電力供給を行うレギュレータの状態が、フラッシュメモリに対して十分な電力供給が行える電力供給能力状態に達していない場合がある。このような場合に書き込み処理が実行されると、正常に書き込み処理を行えない等の不具合を引き起こす可能性があった。
更に、一般的に、フラッシュメモリに対する書き込み処理及び消去処理の実行時間は、ROMに対する読み出し処理やRAMに対する書き込み処理及び読み出し処理の実行時間よりも長い。上述したように、従来の一般的な非接触式ICカード3では、リーダライタ装置等の外部端末装置2から電磁波により電力供給を受ける構成であるため、外部端末装置2との距離により、外部端末装置2から供給される供給電力が変動する。そうすると、フラッシュメモリに対する書き込み処理及び消去処理では、処理時間が長いため、制御回路よりも長時間、外部端末装置2との距離に起因する供給電力の変動の影響を受ける時間が長くなる。特に、高電圧を生成するための第2定電圧Vppについては、動作下限電圧が第1定電圧Vddより大きく設定されているため、外部端末装置2との距離の変動の影響を受けやすく、外部端末装置2との距離に起因する誤動作の問題がより顕著になる。しかし、図3に示す従来技術では、電圧検出回路により、第1定電圧Vddが動作下限電圧に達しているか否かについて判定することができるが、フラッシュメモリの書き込み処理及び消去処理で用いる第2定電圧Vddに対しては、動作下限電圧に達しているか否かについて判定できなかった。
以下、不揮発性メモリの一例としてのフラッシュメモリの構成、及び、書き込み処理について図7及び図6を基に簡単に説明する。
先ず、フラッシュメモリ154及びメモリセルの構成について図7及び図6を基に説明する。ここで、図6は、フラッシュメモリ154のメモリセルアレイの一構成例を示しており、図7は、フラッシュメモリ154のメモリセルのトランジスタ構造を模式的に表している。フラッシュメモリ154は、図6に示すように、図7に示すメモリセルMの複数を行方向及び列方向にマトリクス状に配置したメモリセルアレイを備えて構成されている。図6に示すメモリセルアレイは、同一行のメモリセルMのゲート端子が同一のワード線WL1〜WLmに、同一列のメモリセルMのドレイン端子がビット線BL1〜BLnに、全メモリセルMのソース端子がソース線SLに接続されている。
メモリセルMは、図7に示すように、フローティングゲート型電解効果トランジスタであり、1または複数の書き込み状態と消去状態を含む複数の記憶状態を持つように構成された多値メモリセルであり、ソース端子Sとドレイン端子Dの間のチャネル領域上にフローティングゲートFGが形成され、更に、フローティングゲートFG上に層間絶縁膜を介して制御ゲートCGが形成されている。フローティングゲートFG内の電子の多寡によって規定されるメモリセルMの閾値電圧により、記憶状態が規定される。
次に、フラッシュメモリ154のメモリセルMに対する書き込み処理について簡単に説明する。メモリセルMに対する書き込み処理は、書き込み対象のメモリセルMのゲート端子CGに接続する選択ワード線に高電圧、例えば、12Vを印加し、書き込み対象のメモリセルMのドレイン端子に接続する選択ビット線に高電圧、例えば、7Vを印加し、ソース線を接地して行う。
上述したように、特許文献1に記載の非接触式ICカード3及び特許文献2に記載の非接触式ICカード4では、例えば、CPU151の動作下限電圧は1.6Vであるのに対し、書き込み処理に必要な電圧は、CPU151の動作下限電圧以上の高電圧である。
尚、一般的に、非接触式ICカードは、CPU151(制御回路)の他に、上述したフラッシュメモリ154等のCPU151(制御回路)に比べて消費電力が大きい機能回路を備えて構成されている。この場合には、非接触式ICカードは、CPU151等に対する電力供給を行うレギュレータ124とは別に、フラッシュメモリ等の機能回路に対して電力供給を行うレギュレータ123を備えている。このため、リセット解除後にCPU151等に対して電力供給を行うレギュレータ124の状態が、CPU151に対して十分な電力供給が行える電力供給能力状態に達している場合であっても、他の機能回路に対して電力供給を行うレギュレータ123の状態が、他の機能回路に対して十分な電力供給が行える電力供給能力状態に達していない場合がある。このような場合に、機能回路に対する処理や機能回路の動作が開始されると、機能回路が正常に動作できず、不具合を引き起こす可能性があった。
本発明は上記の問題に鑑みてなされたものであり、その目的は、制御回路に対する電力供給を行うレギュレータとは別のレギュレータから電力供給を受けて動作する機能回路をより確実に安定した状態で動作させることができる非接触式ICカードを提供する点にある。
上記目的を達成するための本発明に係る非接触式ICカードは、電磁波を受信するアンテナと、前記アンテナで受信した電磁波により生成された交流電流を整流する整流回路と、前記整流回路が出力する直流電圧を定電圧化する複数のレギュレータと、前記レギュレータの内、前記直流電圧を所定の第1定電圧に定電圧化する第1レギュレータから電力供給を受けて所定の機能処理を実行する制御回路と、前記レギュレータの内、前記直流電圧を前記第1定電圧とは異なる第2定電圧に定電圧化する第2レギュレータから電力供給を受けて所定の機能を実現する機能回路と、前記整流回路の出力電圧を示す第1指標値と前記制御回路の動作下限電圧を示す第2指標値を比較する第1比較回路と、前記第1指標値と前記機能回路の動作下限電圧を示す第3指標値を比較する第2比較回路と、を備えた電圧検出回路と、を備え、
前記機能回路が、所定の不揮発性半導体記憶装置であり、
前記機能回路の動作状態によらず、前記第1比較回路の比較結果に基づいて前記制御回路の動作状態を設定し、
前記第2比較回路の比較結果に基づいて前記機能回路の動作状態を設定することを第1の特徴とする。
上記特徴の本発明に係る非接触式ICカードは、前記第2比較回路の比較結果を記憶可能なレジスタ回路を備えたことを第2の特徴とする。
上記特徴の本発明に係る非接触式ICカードは、前記第2定電圧を昇圧し、前記不揮発性半導体装置の書き込み処理または消去処理に必要な電圧を供給する昇圧回路を備えて構成され、前記レジスタ回路が、前記不揮発性半導体記憶装置における所定の書き込み処理の実行開始前に、前記第2比較回路の比較結果を取得して記憶し、前記機能回路の動作状態が、前記書き込み処理の実行禁止状態または実行待機状態の少なくとも何れか1つを含んで構成され、前記不揮発性半導体記憶装置が、前記書き込み処理の実行開始前、前記レジスタ回路における前記第2比較回路の比較結果の記憶後に、前記レジスタ回路に格納された前記第2比較回路の比較結果に基づいて、前記動作状態を設定することを第3の特徴とする。
上記特徴の非接触式ICカードによれば、電圧検出回路に2つの比較回路を設け、制御回路に対し電力供給を行う第1レギュレータの状態判定に加え、機能回路に対し電力供給を行う第2レギュレータの状態判定を行うので、特に、制御回路に供給される第1定電圧よりも動作下限電圧が高く設定された第2定電圧の供給を受ける機能回路が、第2レギュレータの状態が機能回路に対して十分な電力供給が行える電力供給能力状態に達する前に、動作を開始するのを制限することが可能になる。即ち、上記特徴の非接触式ICカードによれば、第2レギュレータの状態が電力供給能力状態に達する前に動作することにより、機能回路が誤動作し、不具合を引き起こすのを効果的に防止できる。また、上記特徴の非接触式ICカードによれば、比較的動作頻度の高い制御回路に対して電力供給を行う第1レギュレータの状態判定とは別に、消費電力が高く比較的動作頻度の低い機能回路に対して電力供給を行う第2レギュレータの状態判定を行うことが可能になる。従って、例えば、第2定電圧の供給を受ける機能回路を動作させる必要がないときは、制御回路に第1定電圧を供給する第1レギュレータの状態判定のみを行えば良く、動作下限電圧が比較的低い第1定電圧を供給する第1レギュレータが電力供給状態に達しているが、動作下限電圧が比較的高い第2定電圧を供給する第2レギュレータが電力供給状態に達していない場合でも、制御回路を良好に動作させることが可能になる。
更に、上記第2の特徴の非接触式ICカードによれば、第2レギュレータについての第2比較回路の比較結果を記憶するレジスタを備えたので、制御回路を介さずに、機能回路が第2比較回路の比較結果を得ることが可能になり、制御回路の負荷を低減することが可能になる。
上記第3の特徴の非接触式ICカードによれば、制御回路より高い電流供給能力を必要とするフラッシュメモリ等の不揮発性半導体記憶装置の書き込み処理について、書き込み電圧を供給する第2レギュレータの状態が電力供給能力状態に達しているか否かを判定できる。これにより、一般的に非接触式ICカードに搭載される不揮発性半導体記憶装置の書き込み処理について、供給電力の変動による誤動作等の不具合をより効果的に防止でき、更に、書き込み処理が失敗した場合に実行される回復処理(消去処理や再書き込み処理)の回数を低減することが可能になる。
以下、本発明に係る非接触式ICカードの実施形態を図面に基づいて説明する。
先ず、本発明に係る非接触式ICカードの構成について、図1及び図2を基に説明する。ここで、図1は、本発明に係る非接触式ICカード1の概略構成例を示しており、図2は、本発明に係る非接触式ICカード1を構成する電圧検出回路13の概略構成例を示している。
非接触式ICカード1は、図1に示すように、リーダライタ装置等の外部端末装置2から電力供給用に送信される電磁波を受信するアンテナ11と、アンテナ11を介して外部端末装置2と通信するインターフェイス回路12と、整流回路122から出力される電源電圧Vccに基づいて、レギュレータが十分な電力供給を行える電力供給能力状態に達しているか否かを判定する電圧検出回路13と、所定電力を消費する負荷回路14と、非接触式ICカード1の機能を実現する内部処理回路15と、を備えて構成されている。尚、負荷回路14の構成(消費電力の設定値)は、図5に示す特許文献2に記載の負荷回路14と同じ構成である。
インターフェイス回路12は、アンテナ11で受信した電磁波により生成された交流電流信号から、非接触式ICカード1の内部で用いられるクロック信号CLKを抽出するクロック分離回路121と、アンテナ11で受信した電磁波により生成された交流電流信号を整流して電源電圧Vccを出力する整流回路122と、整流回路122が出力する直流電圧を平滑化し定電圧化して第1定電圧Vddを生成する第1レギュレータ124と、整流回路122が出力する直流電圧を平滑化し定電圧化して第2定電圧Vppを生成する第2レギュレータ123と、所定の送信対象の伝送データを所定の帯域を有する交流電流信号に変調する変調回路125と、アンテナ11で受け付けた交流電流信号を伝送データに復調する復調回路126と、変調回路125に前記伝送データを出力し、復調回路126から前記伝送データを受け付けるプロトコル制御回路127と、を備えて構成されている。
より詳細には、図3及び図5に示す従来の非接触式ICカードの場合と同様に、第1レギュレータ124は、第1定電圧Vddを後述する内部処理回路15のCPU151(Central Processing Unit)、ROM152、RAM153、及び、フラッシュメモリ154に対して電力供給するように構成されている。第2レギュレータ123は、整流回路122から出力される電源電圧Vccを平滑化して第2定電圧Vppを生成し、後述する内部処理回路15のフラッシュメモリ154に対して電力供給するように構成されている。第2定電圧Vppは、フラッシュメモリ154の書き込み処理または消去処理を実行するために必要な高電圧である。昇圧回路(図示せず)は、本実施形態では、フラッシュメモリ154内に設けられ、3.0Vの電源電圧Vppを、例えば、12.0Vに昇圧する。プロトコル制御回路127は、近傍型非接触ICカードのTypeA、TypeB、TypeCの何れかのプロトコルを用いて構成されている。また、外部端末装置2から伝送信号に重畳して供給されるクロック信号CLKの周波数は、13.56MHzである。
電圧検出回路13は、図2に示すように、基準電圧Vrefを生成する基準電圧発生回路130と、基準電圧Vrefを用いて第1レギュレータ124から出力される第1定電圧VddがCPU151の安定動作に必要な動作下限電圧に達しているか否かを判定する電圧判定回路131aと、基準電圧Vrefを用いて第2レギュレータ123から出力される第2定電圧Vppがフラッシュメモリ154の安定動作に必要な動作下限電圧に達しているか否かを判定する電圧判定回路131bと、を備えている。
より詳細には、基準電圧発生回路130は、図3及び図5に示す従来の非接触式ICカードの場合と同様に、1.4Vの基準電圧Vref(第2指標値及び第3指標値に相当)を生成するように構成されている。
電圧判定回路131aは、図3及び図5に示す従来の非接触式ICカードの電圧判定回路161と同様に、整流回路122から供給される電源電圧Vccを分圧して分圧電圧Vdiva(第1指標値に相当)を出力する分圧回路133aと、分圧電圧Vdiva(第1指標値)と基準電圧Vref(第2指標値)を比較するコンパレータ132a(第1比較回路に相当)を備えて構成されている。
分圧回路133aは、抵抗R1aと抵抗R2aの直列接続で構成されている。ここで、後述するCPU151は、動作下限電圧が、例えば、1.6Vに設定されている。分圧回路133aは、電源電圧Vccが1.6Vのときに1.4Vの分圧電圧Vdivaを出力するように、抵抗R1aと抵抗R2aの抵抗比を設定する。更に、抵抗R1aと抵抗R2aの抵抗値は、分圧回路133aによる電源電圧Vccの電力供給能力の低下が、非接触式ICカード1の動作に影響がない程度になるように適切な値に設定する。より具体的には、例えば、抵抗R1aと抵抗R2aを流れる電流が数μAになるように設定する。
コンパレータ132aは、分圧電圧Vdiva(第1指標値)が基準電圧Vref(第2指標値)以下の場合、即ち、整流回路122から出力される電源電圧Vccが1.6V以下の場合に、Lレベルの比較結果信号DETOUT0を出力し、分圧電圧Vdiva(第1指標値)が基準電圧Vref(第2指標値)より大きい場合、即ち、整流回路122から出力される電源電圧Vccが1.6Vより大きい場合に、Hレベルの比較結果信号DETOUT0を出力する。
電圧判定回路131bは、整流回路122から供給される電源電圧Vccを分圧して分圧電圧Vdivb(第1指標値に相当)を出力する分圧回路133bと、分圧電圧Vdivb(第1指標値)と基準電圧Vref(第3指標値)を比較するコンパレータ132b(第2比較回路に相当)を備えて構成されている。
分圧回路133bは、抵抗R1bと抵抗R2bの直列接続で構成されている。ここで、後述するフラッシュメモリ154は、書き込み処理時に用いる書き込み電圧の下限値が2.7Vに設定されている。分圧回路133bは、電源電圧Vccが2.7Vのときに1.4Vの分圧電圧Vdivbを出力するように、抵抗R1bと抵抗R2bの抵抗比を適切な値に設定する。より具体的には、例えば、抵抗R1bと抵抗R2bを流れる電流が数μAになるように設定する。
コンパレータ132bは、分圧電圧Vdivb(第1指標値)が基準電圧Vref(第2指標値)以下の場合、即ち、整流回路122から出力される電源電圧Vccが2.7V以下の場合に、Lレベルの比較結果信号DETOUT1を出力し、分圧電圧Vdivb(第1指標値)が基準電圧Vref(第2指標値)より大きい場合、即ち、整流回路122から出力される電源電圧Vccが2.7Vより大きい場合に、Hレベルの比較結果信号DETOUT1を出力する。
本実施形態では、更に、コンパレータ132bから出力される比較結果信号DETOUT1の値を、レジスタに記憶する。レジスタへの比較結果の書き込みは、後述するCPU151からの設定に応じて行われるが、本実施形態では、CPU151からの制御信号に基づいて、リセット解除後、及び、後述するフラッシュメモリ154において書き込み処理を実行する直前に行われる。
内部処理回路15は、クロック分離回路121からクロック信号CLKを、第1レギュレータ124から第1定電圧Vddを、第2レギュレータ123から第2定電圧Vppを夫々受け付けるように構成されており、第1レギュレータ124から第1定電圧Vddの供給を受けて内部処理回路15内の各構成を制御して所定の機能処理を実行するCPU151(制御回路)と、第2レギュレータ123から第2定電圧Vppの供給を受けて動作するフラッシュメモリ154(機能回路)と、を備えて構成されている。更に、本実施形態の内部処理回路15は、電圧検出回路13のコンパレータ132bから出力される比較結果信号DETOUT1の値を、電圧判定回路131aにおける比較結果として記憶可能なレジスタ回路を備えている。また、内部処理回路15は、CPU151によって実行されることにより非接触式ICカード1の各機能を実現するプログラムを格納したROM152と、CPU151により一次記憶装置として用いられるRAM153を備えている。
内部処理回路15は、電圧検出回路13を構成する電圧判定回路131aのコンパレータ132aから出力される比較結果信号DETOUT0に基づいて、CPU151の動作状態を設定する。具体的には、比較結果信号DETOUT0がHレベルの場合は、電源電圧Vccが1.6V以上であり、第1レギュレータ124がCPU151に対して十分な電力供給を行える電力供給能力状態に達していると判定する。この場合は、非接触式ICカード1のリセット状態を解除し、CPU151及び負荷回路14の動作を開始し、一定期間後に負荷回路14の動作を停止する。これに対し、比較結果信号DETOUT0がLレベルの場合は、電源電圧Vccが1.6V以下であり、第1レギュレータ124がCPU151に対して十分な電力供給を行える電力供給能力状態に達していないと判定する。この場合は、CPU151の動作状態を低電力消費状態とし、クロック信号CLKの周波数を通常より遅くして、CPU151を動作させる。更に、内部処理回路15は、CPU151が低電力消費状態の場合に、所定期間経過後に、再度、電圧判定回路131aの比較結果信号DETOUT0に基づいて第1レギュレータ124の状態が電力供給能力状態に達しているか否かを判定し、比較結果信号DETOUT0がHレベルの場合は、第1レギュレータ124がCPU151に対して十分な電力供給を行える電力供給能力状態に達したと判定し、CPU151の低電力消費状態を解除して、CPU151を通常の周波数のクロック信号CLKで動作する。
更に、内部処理回路15は、フラッシュメモリ154において書き込み処理を実行する場合に、電圧検出回路13を構成する電圧判定回路131bにおける比較結果をレジスタから取得し、フラッシュメモリ154の動作状態を設定する。レジスタに比較結果信号DETOUT1がHレベルであることを示す情報が書き込まれている場合は、電源電圧Vccが2.7V以上であり、第2レギュレータ123が、フラッシュメモリ154において書き込み処理を実行するのに十分な電力供給を行える電力供給能力状態に達していると判定する。この場合は、フラッシュメモリ154の書き込み処理の実行を許可する。これに対し、レジスタに比較結果信号DETOUT1がLレベルであることを示す情報が書き込まれている場合は、電源電圧Vccが2.7V以下であり、第2レギュレータ123が、フラッシュメモリ154において書き込み処理を実行するのに十分な電力供給を行える電力供給能力状態に達していないと判定する。この場合は、フラッシュメモリ154を、書き込み処理の実行待機状態に設定し、所定期間経過後に、再度、レジスタから電圧判定回路131bにおける比較結果を取得して第1レギュレータ124の状態が電力供給能力状態に達しているか否かを判定する。第1レギュレータ124の状態が電力供給能力状態に達しているか否かの判定回数が所定回数を超えた場合、フラッシュメモリ154を、書き込み処理の実行禁止状態に設定する。
〈別実施形態〉
〈1〉上記実施形態では、機能回路として、フラッシュメモリ154を想定して説明したが、これに限るものではない。EEPROM152(Electronically Erasable and Programmable Read Only Memory)等の他の不揮発性半導体記憶装置であっても良い。特に、制御回路の動作下限電圧より高い動作下限電圧が設定された電圧を用いる機能回路に有用である。
また、上記実施形態では、機能回路の書き込み処理についてレギュレータの電力供給能力状態を判定する場合について説明したが、消去処理や読み出し処理等の他の動作について判定を行うように構成しても良い。更に、上記実施形態では、レギュレータの電力供給能力状態の判定は、整流回路122から供給される電源電圧Vccを用いて行ったが、レギュレータの出力や昇圧回路の出力等を用いて行うように構成しても良い。
〈2〉上記実施形態では、電圧検出回路13を構成する電圧判定回路131a及び131bが、抵抗を用いた分圧回路133a及び133bを備える場合について説明したが、これに限るものではない。例えば、ダイオード等を用いて整流回路122からの電源電圧Vccを分圧するように構成しても良い。
〈3〉上記実施形態において、内部処理回路15のレジスタを、複数の比較結果(比較結果信号DETOUT1)を記憶可能に構成しても良い。
この場合には、例えば、一定期間毎に、電圧検出回路13を構成する電圧判定回路131bにおける比較結果をレジスタに記憶するように構成し、フラッシュメモリ154において書き込み処理を行う際に、直前の所定期間内に記憶された比較結果が、全て或いは所定の割合以上、比較結果信号DETOUT1がHレベルであることを示す情報である場合に、第2レギュレータ123が、フラッシュメモリ154において書き込み処理を実行するのに十分な電力供給を行える電力供給能力状態に達していると判定するように構成しても良い。このように構成すれば、より安定してフラッシュメモリ154等の機能回路に対する電力供給が可能になる。
〈4〉上記実施形態では、電圧検出回路13における比較結果を記憶する手段として、レジスタを想定したが、非接触式ICカード1にRAM153等の他の揮発性メモリが搭載されており、比較結果のための記憶領域を確保できる場合には、既設の揮発性メモリを利用するように構成しても良い。この場合には、製造コストの増大を押さえることができる。
〈5〉上記実施形態では、非接触式ICカード1が負荷回路14を備える場合について説明したが、これに限るものではない。例えば、リセット解除直後の一定期間におけるCPU151の消費電力と、非接触式ICカード1の動作期間全体でのCPU151の最大消費電力の差が相当程度小さい場合には、負荷回路14を備えない構成にしても良い。