JP5093584B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP5093584B2 JP5093584B2 JP2007268826A JP2007268826A JP5093584B2 JP 5093584 B2 JP5093584 B2 JP 5093584B2 JP 2007268826 A JP2007268826 A JP 2007268826A JP 2007268826 A JP2007268826 A JP 2007268826A JP 5093584 B2 JP5093584 B2 JP 5093584B2
- Authority
- JP
- Japan
- Prior art keywords
- ram
- input
- cpu
- command
- control board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pinball Game Machines (AREA)
Description
本発明は、こうした課題に鑑み、遊技機の払出制御基板におけるプログラム容量を削減可能な技術を提供することを目的とする。
本発明の遊技機は、遊技の進行を統合制御する主制御装置、所定の条件下で遊技媒体を遊技者に払い出す払出装置、および主制御装置からの指示情報に従って払出しを制御する払出制御装置を有する。主制御装置と払出制御装置とは、双方向通信可能な通信線で接続されている。
払出制御装置には、払出制御において、払出制御装置の外部との信号を入出力するための入出力ポートも設けられている。入出力ポートとは、ここでは、外部との信号線を接続する端子、その端子から入出力される信号を一時的に蓄積しておくバッファ、各信号の入出力先を切り換えるデコーダなどの総称として用いる。信号の出力先は、メモリと同様、アドレスによって指定可能である。
Z80(商標)というCPUに即して説明すれば、ロード/ストアコマンドがメモリアクセスコマンドに相当し、イン/アウトコマンドが入出力ポートアクセスコマンドに相当する。ロード/ストアコマンドでは2バイトでアドレスが指定され、イン/アウトコマンドでは1バイトで指定される。
アクセス先を指定するアドレスは、入出力ポートアクセスコマンドの方が、メモリアクセスコマンドよりも1バイト以上少なくて済む。従って、RAMへのアクセスが必要となる箇所で、メモリアクセスコマンドに代えて、入出力ポートアクセスコマンドを用いることにより、1カ所につき1バイト以上、プログラム容量を削減することができる。RAMへのアクセスは、プログラム全体で数多く行われる処理である。従って、本発明の遊技機では、上述の作用によって、払出制御に関するプログラム全体の容量を有意に削減することが可能となる。
CPUからは、入出力ポートアクセスコマンドに応じて稼働すべき対象を指定する入出力ポートリクエスト信号が、エリア区分判定部に入力されている。従って、エリア区分判定部の上述の機能は、CPUがイン/アウトコマンドなど入出力ポートアクセスコマンドを出力した時に有効となる。
この態様によれば、入出力ポートアクセスコマンドで指定可能なアドレス空間の一部をRAMに割り当て、残余の部分を入出力ポートに割り当てることができる。従って、このアドレス空間を、RAMと入出力ポートの双方で有効活用することが可能となる。
もっとも、これは必須の要件ではなく、RAMのアドレス空間が入出力ポートアクセスコマンドのアドレス空間よりも大きくてもよい。つまり、RAMのアドレス桁数が、入出力ポートアクセス用のアドレス桁数よりも多くてもよい。この場合には、エリア区分判定部に、入出力ポートアクセスコマンドで指定されたアドレスに対して、デフォルトの上位桁を加えた状態でRAMに出力する機能を持たせる必要がある。
遊技機では、ワークとして使用するRAM領域を先頭アドレスから空き領域(未使用領域)を設けることなく連続して設定することによって不正防止を図っている。上述の態様では、疑似RAM領域をRAM領域の先頭アドレスから設けることによって、疑似RAM領域をワークとして無駄なく活用することが可能となる。
エリア区分データとしては、例えば、疑似RAM領域の境界アドレスを用いることができる。例えば、境界の先頭アドレス、最終アドレスを用いてもよい。また、先頭アドレスと、疑似RAM領域の容量を用いても良い。疑似RAM領域が先頭アドレスから開始することが既知の場合には、最終アドレスまたは疑似RAM領域の容量のみをエリア区分データとして用いることもできる。
エリア区分データをソフトウェア的に設定可能としておけば、機種や処理内容に応じて、比較的容易に最適サイズで疑似RAM領域を設けることができる利点がある。
こうすることによって、メモリアクセスコマンドによって入出力ポートからの信号授受が可能となる。入出力ポートの一部または全部を、メモリアクセスコマンドでアクセスするものとすれば、その分、入出力ポートアクセスコマンドによってアクセス可能となる疑似RAM領域を増やすことができる。入出力ポート全部をメモリアクセスコマンドでアクセスするものとすれば、入出力ポートアクセスコマンドによって指定可能な全アドレス空間を疑似RAM領域とすることが可能となる。この態様によれば、プログラムサイズの削減効果上、最も効果的な疑似RAM領域のサイズを、柔軟に設定することが可能となるのである。
例えば、第1のアドレス値でアクセスされ払出制御装置が外部から受信したデータを一時的に蓄積しておくためのデータ受信バッファと、第2のアドレス値でアクセスされ払出制御装置から外部へ送信すべきデータを一時的に蓄積しておくためのデータ送信バッファとを入出力ポートに設けておく。こうすることによって、払出制御装置と、データ受信バッファ、データ送信バッファとの間では、通常のデータバスを利用してパラレルでデータの授受が可能となる。
そして、入出力ポートには、更に、シリアルパラレル(SP)変換部をデータ受信バッファに接続し、パラレルシリアル(PS)変換部をデータ送信バッファに接続しておけばよい。SP変換部は、外部からシリアル形式で受信したデータをパラレル形式に変換して、データ受信バッファに蓄積する。PS変換部は、データ送信バッファに蓄積されたデータを、パラレル形式からシリアル形式に変換して、外部に出力する。これらの変換部を有することによって、外部との信号授受をシリアル形式で行うことが可能となる。
アドレスが共通か否かに依らず、上述の態様によれば、データ受信バッファとデータ送信バッファを使い分けることが可能となり、単一のバッファに受信データと送信データが混在するといった事態を回避できるため、シリアル形式でのデータ授受を円滑に行うことができる。
もっとも、データ受信バッファ、データ送信バッファは、必ずしも送受信1回分のデータを蓄積可能なものである必要はなく、複数回分のデータを蓄積可能としてもよい。この場合には、FIFO(First In First Out)型とすることが好ましい。
A.パチンコ機の全体構造:
B.制御用ハードウェア構成:
C.メイン制御基板110の回路構成:
D.払出制御基板210の回路構成:
E.遊技の進行制御処理:
E1.主制御側電源投入時処理:
E2.主制御側タイマ割り込み処理:
F.サブ統合側リセット処理:
G.払出制御基板の各種制御処理:
G1.払出制御側電源投入時処理:
G2.主要動作設定処理:
H.効果:
I.変形例:
I1.回路構成の変形例(1):
I2.回路構成の変形例(2):
図1はパチンコ機1の全体構成を示す斜視図である。外枠2、本体枠3、扉枠5をそれぞれ開放した状態を示している。
外枠2は、島(図示しない)に設置されるアルミニウム合金製の矩形枠である。外枠2の下方前方には下部前面カバー板6が取り付けられている。
本体枠3は遊技盤4を装着するための枠であり、外枠2に対し開閉自在に軸支されている。
図示を省略したが、遊技盤4の表面には、種々の入賞口や役物が設けられている。パチンコ機1が、第1種または複合機と呼ばれる機種の場合、始動入賞口と呼ばれる入賞口に遊技球が入賞すると、乱数を用いた電子的な抽選が行われる。抽選の結果、大当たりとなると、遊技盤4に設けられた大入賞口が所定期間、所定回数、開閉し、賞球の払出を受けやすい有利な遊技状態(以下、「大当たり遊技」という)に移行する。パチンコ機1が、第2種または複合機の場合には、遊技球の動きによって機械的に抽選の当落を決定する機構が備えられている。この場合でも、大当たりが発生すると、機種に応じた大当たり遊技に移行する。
扉枠5は、遊技盤4前面を覆うガラス板50等を備えており、本体枠3に開閉自在に軸支されている。扉枠5の上方には、スピーカ29が取り付けられており、下方には遊技球を発射するためのハンドル8が設けられている。遊技者がハンドル8を操作すると、遊技球は、本体枠3に取り付けられた発射レール9を通じて、遊技盤4の遊技領域内に打ち込まれる。
本体枠3の背面には、賞球を払い出すための払出機構が設けられている。遊技球は、賞球タンク27に貯留されており、タンクレール26、球通路25を流下し、賞球払出装置20によって払い出される。
パチンコ機1での遊技は、遊技制御基板ボックス100に収納されたメイン制御基板によって制御される。賞球の払出しは、遊技制御基板ボックス100の下側に配置された払出制御基板ボックス200内の払出制御基板によって制御される。
本体枠3には、遊技盤4、カバー7の他、下部に打球発射装置10が取り付けられる。打球発射装置10は、ハンドル8の操作に応じて遊技球を発射する装置である。
図示する通り、メイン制御基板を収納した遊技制御基板ボックス100は、遊技盤4に取り付けられている。また、遊技制御基板ボックス100に重なるようにして、その奥には、表示、ランプ点灯、音声出力などの演出制御を行うサブ制御基板を収納した演出制御基板ボックスが取り付けられている。払出制御基板ボックス200およびその他の中継基板等を収納した基板ユニット200Uは、遊技盤4ではなく、本体枠3の下部に取り付けられる。
各基板ボックス間は、ハーネスおよびコネクタによって接続されている。
図4はパチンコ機1の制御用ハードウェア構成を示すブロック図である。パチンコ機1は、メイン制御基板110、払出制御基板210、サブ制御基板310、装飾図柄制御基板350などの各制御基板の分散処理によって制御される。メイン制御基板110、払出制御基板210、サブ制御基板310は、それぞれ内部にCPU、RAM、ROMなどを備えたマイクロコンピュータとして構成されており、ROMに記録されたプログラムに従って種々の制御処理を実現する。メイン制御基板110、払出制御基板210の回路構成は後述する。
本実施例では、サブ制御基板310と装飾図柄制御基板350とは別基板として構成しているが、両者を統合した基板としてもよい。この場合、サブ制御基板310の機能と装飾図柄制御基板350の機能を、複数のCPUの分散処理で実現してもよいし、単独のCPUで実現する構成としてもよい。
払出制御基板210、サブ制御基板310は、それぞれメイン制御基板110からのコマンドに応じて動作する。装飾図柄制御基板350は、サブ制御基板310からのコマンドに応じて動作する。
パチンコ機1には、メイン制御基板110が直接に制御する機構もある。図中には、メイン制御基板110が制御する装置の一例として、大当たり遊技において、大入賞口を駆動するための大入賞口ソレノイド43、および特別図柄表示装置41を例示した。特別図柄表示装置41とは、遊技中にメイン制御基板110が行った抽選の結果を、所定数のLEDの点灯状態で表示する装置である。
メイン制御基板110は、この他にも、普通図柄表示装置、特別図柄保留ランプ、普通図柄保留ランプ、大当り種類表示ランプ、状態表示ランプなどの表示を制御することができる。
また、メイン制御基板110には、遊技中の動作を制御するため、種々のセンサからの検出信号が入力される。図中には一例として入賞検出器42からの入力を例示した。入賞検出器42とは、始動入賞口への入賞を検出するためのセンサである。メイン制御基板110は、入賞検出器42からの信号に応じて、先に説明した抽選を行い、大当り遊技を実行することができる。メイン制御基板110には、他にも種々の入力がなされているが、ここでは説明を省略する。
払出制御基板210は、遊技中の遊技球の発射および払い出しを次の手順で制御する。
遊技球の発射は、直接的には発射制御基板47によって制御される。即ち、遊技者が、ハンドル8を操作すると、発射制御基板47は操作に応じて発射モータ49を制御し、遊技球を発射する。遊技球の発射は、タッチ検出部48によって、ハンドル8に遊技者が触れていることが検出されている状況下でのみ行われる。払出制御基板210は、発射制御基板47に対して、発射可否の制御信号を送出することで、間接的に球の発射を制御する。
音声およびランプ点灯はサブ制御基板310が直接制御するが、LCD16の表示については、装飾図柄制御基板350を介して制御する。装飾図柄制御基板350の構成は後述する。
図示を省略したが、スピーカ29を制御するため、サブ制御基板310には、音源ICおよびアンプが備えられている。CPUが、スピーカ29から出力する音声を決めて音声出力コマンドを出力すると、音源ICが予め用意された音源データから指定されたものを再生し、アンプで増幅してスピーカ29から出力する。
警報音には、例えば、遊技中の効果音とは明らかに異なるブザー音を用いることができる。警告用のランプ点灯としては、例えば、遊技盤の周囲全体を赤く点滅させるなど、遊技中とは明らかに異なる態様での点灯・点滅をさせることができる。
装飾図柄制御基板350には、まず、表示データの生成を制御するためのマイクロコンピュータとしてCPU351、RAM352、ROM353が備えられている。
ROM353には、表示データを生成するための表示プログラム、表示コマンドに対し表示すべき画面、表示の時間、表示の順序を規定するスケジューラ、LCD16の各画面構成を規定する画面データが記憶されている。画面データの内容については後述するが、この段階では、表示パネルの画素に対応したデータとなっている訳ではない。
CPU351は、ROM353を参照して、表示コマンドに応じた画面データを抽出し、描画コマンドとしてVDP(Video Display Processor)355に出力する。
スプライトとは、LCD16の画面にまとまった単位として表示されるイメージを意味する。例えば、画面上に種々の人物を表示させる場合には、それぞれの人物を描くためのデータを「スプライト」と呼ぶ。複数の人物を表示させるためには、複数のスプライトを用いることになる。人物のみならず背景画像を構成する家、山、道路などをそれぞれスプライトとすることもできる。また、背景画像全体を一つのスプライトとしてもよい。本実施例では、上述の画面データによって、これらの各スプライトの画面上の配置を決め、スプライト同士が重なる場合の上下関係を決めることで、種々の表示内容を規定している。
本実施例では、データを扱う便宜上、各スプライトは縦横それぞれ64ピクセルの矩形領域を複数組み合わせて構成した。この矩形領域を描くためのデータを「キャラクター」と呼ぶ。小さなスプライトの場合は、一つのキャラクターで表現することができるし、人物など比較的大きいスプライトの場合には、例えば、横2×縦3などで配置した合計6個のキャラクターで表現することができる。背景画像のように更に大きいスプライトであれば、更に多数のキャラクターを用いて表現することができる。キャラクターの数および配置は、スプライトごとに任意に指定可能である。
本実施例では、このように、NAND型フラッシュメモリ356Nとコントローラ356Cとを併用することによって、大容量かつブロック単位での高速読み出し可能なキャラROM356を構成したが、キャラROM356は、NOR型フラッシュメモリを用いて構成することとも可能である。
パネルインタフェース357は、フレームメモリ358への表示データの格納または読み出し時に、表示データのサイズを表示パネルの画素数に適合するよう拡大または縮小可能としてもよい。例えば、VDP355の描画能力がLCD16の解像度に不足する場合には、VDP355の描画能力内の低解像度で表示データを生成した上で、LCD16の解像度に適合するように、パネルインタフェース357で拡大処理を行えばよい。
図6はメイン制御基板110の回路構成を示す説明図である。先に説明した通り、メイン制御基板110は、CPU111、RAM116、ROM114を備えるマイクロコンピュータとして構成されている。図中には、CPU111が、RAM116、ROM114にアクセスするための回路、および外部入出力(I/O)を行うための回路を示した。
本実施例では、CPU111には、セキュリティ機能が備えられている。また、遊技機の規格上、プログラム容量は3KB以下、データ容量は3KB以下という厳しい制限下で動作するよう構成されている。
本実施例の回路は、CPU111がRAM116にアクセスするために、ロード/ストアコマンドと呼ばれる通常のメモリ領域へのアクセス用のコマンドの他、イン/アウトコマンドというI/Oにアクセスするためのコマンドも使用可能な構成となっている。以下では、まず回路構成について概要を示した後、その動作について説明する。
エリア区分判定部120からは、I/Oデコーダ122をアクティブにするためのIOエリア識別信号、およびRAM116へのチップセレクタ信号MCS0が出力される。
受信バッファ123rは、シリアル入出力制御部124内に構成されたSP(シリアル/パラレル)変換部124sに接続され、送信バッファ123sは、PS(パラレル/シリアル)変換部124pに接続されている。外部からシリアル入力する際には、データは、SP変換部124sによって8ビットのパラレルデータに変換され、受信バッファ123rに蓄積される。CPU111は、インコマンドによって、受信バッファ123rのデータを読み取ればよい。また、外部にシリアル出力する際には、CPU111は、アウトコマンドによって送信バッファ123sにデータを格納すればよい。このデータは8ビットのパラレルデータとしてPS変換部124pに伝達され、シリアルデータに変換されて、出力される。
ROM114へのアクセスが指定されている場合には、ROM114に対応するチップセレクタ信号MCS2をアクティブにする。この結果、ROM114内において、A12〜A0で指定された領域に格納されているデータが読み出される。
RAM116へのアクセスが指定されている場合には、RAM116に対応するチップセレクタ信号MCS1をアクティブにする。この結果、RAM116内において、下位アドレスで指定された領域に格納されているデータが読み出される。この場合、CPU111は、RAM116のメモリ領域(アドレス00H〜FFH)のうち任意の領域にアクセス可能である。RAM116のメモリ領域は設定により512バイトおよび256バイトに切り換えることが可能であるが、本実施例では、256バイトと設定されている場合を例にとって説明する。
エリア区分判定部120は、エリア区分データに基づいて、アクセス先が、RAMかIOかを判別する(処理S4)。
例えば、図中のRAM116内のハッチングの領域(00H〜**H)(以下、この領域を「疑似RAM領域」と呼ぶこともある)がIN命令でもアクセス可能な領域として設定されているとする。エリア区分判定部120は、下位アドレスA7〜A0が、「00H〜**H」に含まれる場合には、アクセス先は疑似RAM領域であると判断し、その他の場合にはIOであると判断する。
アクセス先がIOであると判断される場合には、エリア区分判定部120は、IOエリア識別信号をアクティブにする。この結果、IOデコーダ122が稼働し、下位アドレスA7〜A0に基づいてIO選択し、対応するチップセレクタ信号IOCS1、IOCS2等をアクティブにする(処理S5)。
疑似RAM領域へのアクセスには、下位アドレスA7〜A0をそのまま利用することができる点で、疑似RAM領域は、RAM116の先頭アドレスから設定することが好ましい。
不正防止の観点から、遊技機では、メイン制御基板110での制御処理において使用するワークは、RAM領域の先頭アドレスから連続した領域に設ける。このため、疑似RAM領域を先頭アドレスから設けておけば、疑似RAM領域をワークに十分に活用することが可能となるのである。これに対し、疑似RAM領域を、先頭アドレスとは異なる任意のアドレス(説明の便宜上仮に「AAH」としておく)から設けると、先頭アドレスからA9Hの領域をワークとして使用した上で、更にメモリ容量が不足する場合にのみ疑似RAM領域がワークに使用されるに過ぎなくなる。
図8は払出制御基板210の回路構成を示す説明図である。払出制御基板210は、CPU211、RAM216、ROM214を備えるマイクロコンピュータとして構成されている。図中には、CPU211が、RAM216、ROM214にアクセスするための回路、および外部出力(I/O)を行うための回路を示した。
CPU211がセキュリティ機能を有している点、およびプログラム容量、データ容量が厳しく制限されている点については、メイン制御基板110と同様である。
また、CPU211がRAM216にアクセスするために、ロード/ストアコマンド、イン/アウトコマンドの双方を利用可能な回路構成となっている点もメイン制御基板110と同様である。
メモリエリアデコーダ213は、メモリへのアクセスを中継する回路であり、ROM214へのチップセレクタ信号MCS2、RAM216へのチップセレクタ信号MCS1が出力される。チップセレクタ信号MCS1は、選択部215を介してRAM216に入力される。本実施例では、払出制御基板210のROM214は、メイン制御基板110のROM114よりも小容量としたため、ROM214にはアドレスA11〜A0が接続されている。メイン制御基板110のROM114と同サイズのROM214を用いる場合には、アドレスA12〜A0を接続すればよい。
エリア区分判定部220からは、I/Oデコーダ222をアクティブにするためのIOエリア識別信号、およびRAM216へのチップセレクタ信号MCS0が出力される。チップセレクタ信号MCS0は、選択部215を介してRAM216に入力される。
チップセレクタ信号は、下位アドレスA7〜A0のアドレス空間に相当する本数、出力可能である。
本実施例では、払出制御基板210には、パラレルのIOポートのみを設けたが、メイン制御基板110と同様、シリアルポートを設けても良い。本実施例の構成において、メイン制御基板110と払出制御基板210との間でシリアル信号を授受するためには、両者の間、例えば払出制御基板210上または中継基板などに、図6で示したシリアル入出力制御部124を設ければよい。
以下、電源投入後のメイン制御基板110の制御処理について説明する。メイン制御基板110は、遊技の進行を制御する。遊技中には、種々の乱数を用いて、大当たりの発生などの抽選を行う。ただし、本実施例における乱数は、いわゆる乱数関数によってその都度発生させるものではなく、所定の初期値から所定周期で順次、一定値ずつ更新される変数を言う。遊技機では、入賞口への入賞などをトリガとして抽選が行われ、乱数を使用するタイミングが不定期となるため、一定の規則に従って更新される変数であっても、結果として乱数としての機能を果たすのである。本明細書では、この意味で乱数という用語を用いる。
(1)大当たり判定用乱数…大当たり遊技状態を発生させるか否かの決定に用いられる乱数;
(2)大当たり判定用初期値決定用乱数…大当たり判定用乱数の初期値の決定に用いられる乱数;
(3)リーチ判定用乱数…大当たり遊技状態を発生させないときにリーチを発生させるか否かの決定に用いられる乱数;
(4)変動表示パターン用乱数…特別図柄表示装置41に表示する変動表示パターンの決定に用いられる乱数;
(5)大当たり図柄用乱数…大当たり遊技状態を発生させるときに特別図柄表示装置41に表示する特別図柄の組み合わせを決定するのに用いられる乱数;
(6)大当たり図柄用初期値決定用乱数…大当たり図柄用乱数の初期値の決定に用いられる乱数;
(7)普通図柄当り判定用乱数…始動入賞口の開閉翼を開閉動作させるか否かの決定に用いられる乱数;
(8)普通図柄当り判定用初期値決定用乱数…普通図柄当り判定用乱数の初期値の決定に用いられる乱数;
(9)普通図柄変動表示パターン用乱数…普通図柄表示器に表示する変動表示パターンの決定に用いられる乱数;
図9および図10は主制御側電源投入時処理の一例を示すフローチャートである。メイン制御基板110のCPU111が電源投入による復電をトリガとして開始・実行する処理である。「復電」は、電源を遮断した状態から電源を投入した状態、停電又は瞬停からその後の電力の復旧した状態も含む。
エリア区分データは、図6、7で説明した通り、疑似RAM領域を規定するためのデータである。本実施例では、予めROM114に疑似RAM領域の境界となる値、即ち図7の例では、アドレス「**H」を記憶させておき、上記ステップS10の処理でこれを読み出して、エリア区分判定部120に設定するものとした。
このように継続的に検出する理由は次の通りである。停電予告信号は、停電又は瞬停によってパチンコ機1への供給電圧が所定の停電予告電圧より小さくなった時に出力される。電源投入時から所定電圧に上がるまでには、一定の時間を要するから、ステップS14、S16の処理によって継続的に停電予告信号を検出することによって、電圧が十分に上がる前に停電予告信号を誤検出することを回避できる。
チェックサムが一致しているときには、バックアップフラグBKが値1であるか否かを判定する(ステップS34)。バックアップフラグBKは、前回の電源断時に、遊技情報、チェックサムの値などが正常にバックアップされていることを表すフラグである。
バックアップフラグBKが値1であるときには、CPU111はバックアップフラグBKに値0をセットし、RAM116にROM114から読み出した復電時の設定を行う(ステップS36)。また、電源投入時コマンド作成処理、つまりバックアップされていた遊技情報に応じた各種コマンドをRAM116の所定記憶領域に記憶させる処理を行う(ステップS38)。
RAM116の初期化として、CPU111は、まずRAM116の全領域に値0を書き込むことによって、RAM116をクリアする(ステップS40)。この処理によって、大当たり判定用乱数や初期値更新型のカウンタ等の値は初期値0にセットされる。
次に、CPU111はROM114から読み出した初期情報をRAM116にセットする(ステップS42)。
そして、CPU111はRAMクリア報知を行う(ステップS44)。RAMクリア報知とは、RAMクリアが行われたことを報知する音声出力を指示するRAMクリア報知コマンドをサブ制御基板310に出力する処理である。コマンドを受け取った時のサブ制御基板310の動作は後述する。
CPU111が割り込み許可設定を行うと(ステップS48)、上述の割り込み周期でタイマ割り込み処理が繰り返し行われるようになる。
この処理は、ウォッチドックタイマクリアレジスタWCLに予め設定された値Aをセットする(ステップS50)。これはウォッチドックタイマをクリア設定するために必要な処理の一つである。本実施例では、この値Aの他、後述する主制御タイマ割り込み処理において、値B、値Cが順次、設定された時に、ウォッチドックタイマがクリア設定されるように構成されている。
図示する通り、主制御側メイン処理はループを構成しているため、この処理が正常に繰り返されるとともに、主制御タイマ割り込み処理が周期的に行われる限り、ウォッチドックタイマクリアレジスタWCLには、値A、B、Cが順に設定され、ウォッチドッグタイマは常にクリア設定され続ける。これに対し、CPU111の処理に異常が生じると、ウォッチドックタイマクリアレジスタWCLのクリア設定が行われなくなるため、CPU111は異常発生と判断し、リセットして電源投入時の処理(ステップS10以降)を再度実行することになる。
本実施例では、大当たり判定用乱数は、上述の大当たり判定用初期値決定用乱数から始まって、主制御側タイマ割り込み処理が行われるごとに値1ずつカウントアップされ、所定の上限値に至ると、今度は所定の下限値から再度、カウントアップされる。上述の非当落乱数更新処理では、大当たり判定用初期値決定用乱数が更新されるため、上述のカウントアップの開始点が変化し、大当たり判定用乱数が特定の値となる周期が変動する。こうすることで、一定の周期でカウントアップするという単純な処理によりながら、大当たり判定用乱数に乱数としての機能を果たさせることができる。他の乱数についても同様である。
CPU111は、主制御側メイン処理として、以上で説明したステップS50〜ステップS54を繰り返し行う。
CPU111は、次に停電クリア信号を出力する(ステップS58)。また、開閉翼ソレノイド、開閉板ソレノイド、特別図柄表示装置41、特別図柄記憶ランプ、普通図柄表示器、普通図柄記憶ランプ、遊技状態表示ランプ、小当り表示ランプ、ラウンド表示ランプ等に出力している駆動信号を停止する。
そして、RAM116の遊技情報に基づいてチェックサム算出し(ステップS60)、バックアップフラグBKに値1をセットする(ステップS62)。これによりバックアップ情報の記憶が完了する。
図11は主制御側タイマ割り込み処理のフローチャートである。メイン制御基板110のCPU111によって、所定の割り込み周期(本実施形態では、4ms)ごとに繰り返し行われる処理である。
処理を開始すると、CPU111は、レジスタを退避してから(ステップS70)ウォッチドックタイマクリアレジスタWCLに値Bをセットし(ステップS72)、割り込みフラグをクリアする(ステップS74)。
以下、CPU111は、図示する各処理を順次、実行する。これらの処理の実行順序は、図示した順序に限らない。
種々の初期値決定用乱数は、主制御側メイン処理(図10のステップS54)及び主制御側タイマ割り込み処理の双方で更新されている。こうすることによって、ランダム性をより高めることができるからである。
始動情報を記憶する領域には、始動情報記憶ブロック0〜3の4つのブロックが設けられている。始動情報は、始動情報記憶ブロック0〜3の順に時系列的に記憶されている。
始動情報記憶ブロックはFIFO(First In First Out)型のメモリ領域であり、格納された順に読み出しが行われる。始動情報記憶ブロック0の始動情報が読み出されると、始動情報記憶ブロック1以降の始動情報は順次、始動情報記憶ブロック0以降に繰り上げて格納される。
CPU111は、始動情報が記憶されている始動情報記憶ブロックの数だけ保留球として特別図柄記憶ランプを点灯させる。このために、CPU111は特別図柄記憶ランプの点灯数に応じて、点灯信号を設定し、サブ制御基板310に出力する。本実施形態では、保留数は最大4個に設定されている。
大当たりと判定されたときは、大当たり図柄用乱数の値から、特別図柄表示装置41に表示する大当り図柄を決定する。CPU111は、更に、変動表示パターン用乱数に基づいて変動表示パターンを決定する。
上述した大当たり判定値との比較処理は、始動入賞口への入賞が検出されたか否かに関わらず、特別図柄及び特別電動役物制御処理(ステップS88)を実行する際において、始動情報として格納されている大当たり判定用乱数が残っているとき、特別図柄の変動開始ごとに実行される。
次に、サブ制御基板310が実行する制御処理について説明する。
図12はサブ統合側リセット処理のフローチャートである。パチンコ遊技機1への電源投入に応じて、サブ制御基板310のCPUによって実行される処理である。この処理は、停電又は瞬停によってリセットがかかった後の電力復旧時にも実行される。
処理が開始されると、CPUは、CPUを初期化する処理と、リセット後のウェイトタイマを設定する処理等の初期設定処理を行う(ステップS700)。CPUは、初期設定処理中では割り込み禁止とし、初期設定処理のあと割り込み許可とする。
その後、16ms定常処理を実行していることを表す16ms処理中フラグSPに値1をセットし(ステップS706)、16ms定常処理を行う(ステップS708)。16ms定常処理では、メイン制御基板110からの各種コマンドを解析するコマンド解析処理、パネル装飾ランプ12、枠装飾ランプ31(図1参照)の点灯制御を行うランプ処理、演出用の音声や警報音などの出力処理、装飾図柄制御基板350を介してLCD16に演出用の画面を表示させる処理、これらの処理が正常に行われていることを監視するウォッチドックタイマ処理、および役物の駆動パターンをスケジューラにセットする処理等を行う。
CPUは、以上の処理(ステップS702〜S710)を、繰り返し実行する。
コマンドの受信が完了すると、コマンド受信終了割り込み処理によって、信号受信時に使用するカウンタを値0にリセットしたり、正常に受信が完了しなかったコマンドを破棄するなどの処理を行う。
G1.払出制御側電源投入時処理:
次に、払出制御基板210が行う各種制御処理について説明する。
図13〜15は払出制御側電源投入時処理の一例を示すフローチャートである。CPU211が電源投入による復電をトリガとして開始・実行する処理である。「復電」は、電源を遮断した状態から電源を投入した状態、停電又は瞬停からその後の電力の復旧した状態も含む。
次に、CPU211は、I/Oの入出力設定を行うとともに、主制御側電源投入時処理(図9)のステップS10と同様、エリア区分データの設定を行う(ステップS302)。
その後、ウェイトタイマ処理1によって、電源電圧が十分にあがるのを待つ(ステップS304)。本実施例では、待ち時間は200msとした。
待ち時間を経過した後、RAMクリアスイッチが操作されている場合には(ステップS306),CPU211は払出RAMクリア報知フラグHRCLに値1をセットし(ステップS308)、操作されていない場合にはフラグHRCに値0を設定する(ステップS310)。RAMクリア報知フラグHRCLが値1の時には、例えば賞球ストック数、実球計数、駆動指令数、各種フラグ、各種情報等の払い出しに関する払出情報など、RAM216に記憶されている種々の情報の消去を許容することを意味する。
払出制御側メイン処理では、以下に示す処理が行われる。
また、コマンド解析処理(ステップS354)では、受信したコマンドを解析する。
そして、解析結果に基づいて主要動作設定処理を行う(ステップS356)。ここで実行される処理としては、優先度の高い順に、球抜きスイッチ操作判定処理、回転角スイッチ履歴作成処理、スプロケット定位置判定スキップ処理、球がみ判定処理、賞球用賞球ストック数加算処理、貸球用賞球ストック数加算処理、ストック監視処理、払出球抜き判定設定処理などが挙げられる。
これらの処理内容については後述する。
コマンド送信処理(ステップS360)では、上述した状態情報記憶領域から各種情報を読み出し、この各種情報に基づいてコマンドを作成してメイン制御基板110に送信する。ポート出力処理(ステップS342)、CR通信処理(ステップS348)、LED表示データ作成処理(ステップS358)等では、説明の便宜上、種々のコマンド等を出力する旨を示したが、実際には、これらの処理では、CPU211は、出力すべき情報を生成して一旦RAM216の所定領域に格納しておき、コマンド送信処理(ステップS360)でRAM216から情報を読み出して出力するという手順をとっている。
CPU211は、RAM216の記憶内容に基づいてチェックサムを算出しバックアップ領域に記憶させるとともに(ステップS370)、払出バックアップフラグHBKに値1をセットする(ステップS372)。そして、CPU211は、RAM216へのアクセスの禁止設定を行い(ステップS374)、RAM216に記憶されているバックアップ情報を保護する。
以上の処理を終えた後、CPU211が無限ループに入る。
次に、払出制御側メイン処理の主要動作設定処理(ステップS356)で行われる、球抜きスイッチ操作判定処理、回転角スイッチ履歴作成処理、スプロケット定位置判定スキップ処理、球がみ判定処理、賞球用賞球ストック数加算処理、貸球用賞球ストック数加算処理、ストック監視処理、払出球抜き判定設定処理について説明する。
定位置判定をスキップする条件が整っていない時には、CPU211は、回転角スイッチ検出履歴情報RSWと定位置判定値との対比によって定位置判定を行う。本実施例の定位置判定値は、「00001111」、つまり上位4ビットが値0、下位4ビットが値1である。回転角スイッチ検出履歴情報RSWと定位置判定値の下位5ビットが一致していれば、スプロケットは定位置にあると判断されるため、CPU211は定位置判定をスキップする。下位5ビットが値「01111」となるのは、回転角スイッチが非遮断から遮断への遷移が少なくとも1回検出された後、遮断から非遮断に遷移した検出信号が4回の検出周期で連続して検出されたことをあらわしている。
図16は払出球抜き判定設定処理の一例を示すフローチャートである。CPU211が、払出制御側メイン処理(図15)の主要動作設定処理(ステップS356)において実行する処理である。
上皿が遊技球で満タンのときには、払出不能と判断し、このルーチンを終了する。
処理を開始し、球抜き判定時間が経過するまでの間(ステップS530)、CPU211は、球抜き動作を行うよう払出モータ21への駆動信号を出力する(ステップS536)。球抜き判定時間の時間管理は、先に説明した通り払出制御側メイン処理(図15)のステップS346で行われている。
球抜き判定時間が経過すると(ステップS530)、CPU211は払出モータ21への駆動信号を停止して(ステップS532)、球抜き動作を終了する。そして、球抜きが完了したと判断して、CPU211は、球抜きフラグRMVに値0をセットし(ステップS534)、このルーチンを終了する。
処理が開始されると、CPU211は駆動指令数DRVをRAM216から読み出す(ステップS490)。駆動指令数DRVは、あと何個分の遊技球を払い出すように払出モータ21を駆動するかを表す変数である。
そして、賞球ストック数PBSおよび実球計数PBをRAM216から読み出す(ステップS496、S498)。実球計数PBとは、払出モータ21が実際に払い出した遊技球の球数を計数スイッチからの検出信号に基づいてカウントした値である。
賞球ストック数PBSから実球計数PBを引いた値が未払いの遊技球数となるから、CPU211は、この値で、賞球ストック数PBS及び駆動指令数DRVを更新し(ステップS500)、実球計数PBに値0をセットし(ステップS502)、このルーチンを終了する。
CPU211は、球がみ判定中フラグVALが値0(ステップS506)、即ち球がみが生じていない場合には、遊技球が払い出されていることを意味するから、スプロケットが定位置となるごとに、未払い数を表す駆動指令数DRVから値1を引く(ステップS508)。また、計数スイッチからの検出信号があれば(ステップS510)、実際に遊技球の払出が検出されたことを意味するから、実球計数PBを値1増加させる(ステップS512)。計数スイッチからの検出信号がない場合には、実球計数PBをカウントアップすることなく、このルーチンを終了する。
上述のステップS510において、計数スイッチからの検出信号の有無の判断は、払出モータへの駆動信号の出力から、実際に計数スイッチで遊技球が検出されるまでの所要時間以上の待ち時間を経てから行うことが好ましい。
実施例で説明した種々の制御処理において、メイン制御基板110および払出制御基板210が出力する種々のコマンドは、一旦、RAM116、216に蓄えられた後、所定のタイミングでRAM116、216から読み出されて出力される。また、制御処理で用いられる種々のフラグや、情報もRAM116、216上に構築されたワークを利用して管理されている。
このように、実施例の制御処理では、RAM116、216に頻繁にアクセスが行われる。
最上段は、疑似RAMを設けない場合である。つまり、RAMへのアクセスは、全てロード/ストアコマンドによって行われる場合を示している。この時の容量は550バイト強となっている。
2〜4段目は、疑似RAMを設けた場合である。それぞれ疑似RAMの容量を64バイト、128バイト、192バイトに変化させた場合を示した。図示する通り、プログラムの容量は、疑似RAMが64バイトの場合に10%、128バイトの場合に18%、192バイトの場合に31%削減される。
このように、本実施例によれば、イン/アウトコマンドでRAMへのアクセスを可能とする回路、つまりエリア区分判定部120を設けることによって、プログラムの容量を削減することが可能となる。RAMへのアクセスコマンド一つ当たりの削減量は1バイトに過ぎないが、頻繁に使用されるコマンドであるため、制御プログラム全体では、大きな削減効果を生むことができるのである。
制御基板の回路構成は、以下に示す通り、種々の変形例が可能である。ここでは、メイン制御基板110の変形例を示すが、払出制御基板210についても同様の変形例が適用可能である。
I1.回路構成の変形例(1):
図20はメイン制御基板の変形例(1)を示す説明図である。実施例では、IOにアクセスするためのアドレス空間を確保しておく必要上、疑似RAM領域は、8ビットのアドレス空間の一部にとどまる例を示した。変形例では、8ビットのアドレス空間全体を疑似RAM領域とすることができる回路例を示す。
メモリエリアデコーダ113Aは、アドレスに基づいてアクセス先がROM、RAM、IO領域(受信バッファ123r、送信バッファ123s)のいずれに当たるかを判断し、それぞれチップセレクタ信号MCS2、MCS1、およびMIOCS1、MIOCS2を出力する。ここでは2種類のIOを備える例を示したが、更に多くのIOを設けても良い。この場合には、メモリエリアデコーダ113Aから、各IOに対してチップセレクタ信号が接続される。
この時、IOへのアクセスはロード/ストアコマンドによって確保される。メモリエリアデコーダ113Aにおいて、RAMの全領域を除く範囲にIO領域を設定しておけばよい。具体的には、アドレス空間の上位の所定ビットの差異によって、RAM116、ROM114、IO領域を規定することになる。こうしておけば、RAM116,IOのそれぞれに対して、下位8ビット分のアドレスを確保することができる。
また、実施例と同様、RAM116の一部が疑似RAM領域となるようエリア区分判定部120のエリア区分データ121において設定しておけば、疑似RAM領域に対しては、イン/アウトコマンドでアクセス可能となる。この時、疑似RAM領域に割り当てられなかった領域、つまり8ビットのアドレス空間の最後の方の領域は、イン/アウトコマンドでアクセス可能なIO領域となる。
このように設定することにより、RAM116およびIOそれぞれの一部について、ロード/ストアコマンドおよびイン/アウトコマンドの双方でアクセスすることが可能となる。
図21はメイン制御基板の変形例(2)を示す説明図である。この変形例では、RAM116の全領域を疑似RAM領域とし、IOへのアクセスはロード/ストアコマンドによって行う回路例を示す。
実施例では、パチンコ機1への適用例を示したが、本発明はスロットマシンへの適用も可能である。
また、実施例では、メイン制御基板110、払出制御基板210の双方に疑似RAMを設ける構成を示したが、いずれか一方にのみ設けても良い。
図20、21で示した変形例は、それぞれ払出基板に適用することも可能である。
実施例では、RAM領域にイン/アウトコマンドでアクセス可能とする例を示したが、同様の構成をROMに適用することによって、インコマンドでROMにアクセス可能としてもよい。
2…外枠
3…本体枠
4…遊技盤
4a…表示部
4b…操作スイッチ
5…扉枠
6…下部前面カバー板
7…カバー
8…ハンドル
9…発射レール
10…打球発射装置
12…パネル装飾ランプ
16…LCD
20…賞球払出装置
21…払出モータ
22…払出球検出器
23…モータ駆動センサ
25…球通路
26…タンクレール
27…賞球タンク
29…スピーカ
31…枠装飾ランプ
32、34…ランプ中継基板
41…特別図柄表示装置
42…入賞検出器
43…大入賞口ソレノイド
47…発射制御基板
48…タッチ検出部
49…発射モータ
50…ガラス板
100…遊技制御基板ボックス
110…メイン制御基板
111…CPU
112…バスバッファ
113、113A、113B…メモリエリアデコーダ
113d…エリア区分データ
114…ROM
115…選択部
116…RAM
120…エリア区分判定部
121…エリア区分データ
122…IOデコーダ
123…パラレル入出力ポート
123s…送信バッファ
123r…受信バッファ
124…シリアル入出力制御部
124s…SP変換部
124p…PS変換部
200…払出制御基板ボックス
200U…基板ユニット
210…払出制御基板
211…CPU
212…バスバッファ
213…メモリエリアデコーダ
214…ROM
215…選択部
216…RAM
220…エリア区分判定部
221…エリア区分データ
222…IOデコーダ
223…受信バッファ
224…送信バッファ
310…サブ制御基板
350…装飾図柄制御基板
351…CPU
352…RAM
353…ROM
356…キャラROM
356C…コントローラ
356N…NAND型フラッシュメモリ
357…パネルインタフェース
358…フレームメモリ
Claims (7)
- 所定の遊技媒体を用いて遊技を行う遊技機であって、
前記遊技の進行を統合制御する主制御装置と、
所定の条件下で、前記遊技媒体を遊技者に払い出す払出装置と、
前記主制御装置からの指示情報に従って、前記払出しを制御する払出制御装置とを有し、
前記主制御装置と払出制御装置とは、双方向通信可能な通信線で接続されており、
前記払出制御装置は、
前記払出制御を実行するためのCPUと、
前記CPUが実行するプログラムを格納するためのメモリとしてのROMと、
前記払出制御に用いられる種々の情報を格納するためのメモリとしてのRAMと、
前記払出制御において、前記払出制御装置の外部との信号を入出力するための入出力ポートとを有し、
前記CPUは、メモリへのアクセスに使用されるコマンドであって2バイト以上のアドレス値を含むコマンド体系を有するメモリアクセスコマンドと、外部との信号の入出力に使用されるコマンドであって入出力先を指定するためのアドレス値が前記メモリアクセスコマンドよりも1バイト以上少ないコマンド体系を有する入出力ポートアクセスコマンドとを使用可能であり、
前記入出力ポートアクセスコマンドに応じて稼働すべき対象を指定する入出力ポートリクエスト信号は、前記CPUから直接または間接に前記RAMに入力可能に構成されている遊技機。 - 請求項1記載の遊技機であって、
前記入出力ポートアクセスコマンドで指定されるアドレス値に基づいて、アクセス先を前記RAMおよび入出力ポートに切り換え、前記RAMおよび入出力ポートのいずれかをアクティブにするセレクタ信号を出力するエリア区分判定部を備え、
前記入出力ポートリクエスト信号は、前記CPUから前記エリア区分判定部に入力されている遊技機。 - 請求項2記載の遊技機であって、更に、
前記メモリアクセスコマンドで指定されるアドレス値の上位所定桁に基づいて、アクセス先となる前記ROMおよびRAMのいずれかをアクティブにするためのメモリセレクト信号を出力するメモリエリアデコード部を有し、
前記メモリアクセスコマンドに応じて稼働すべき対象を指定するメモリリクエスト信号は、前記CPUから前記メモリエリアデコード部に入力されている遊技機。 - 請求項2または3記載の遊技機であって、
前記RAMのアドレス空間と、前記入出力ポートアクセスコマンドで指定可能なアドレス空間とが等しい遊技機。 - 請求項2〜4いずれか記載の遊技機であって、
前記エリア区分判定部は、前記入出力ポートで指定されるアドレス値が、先頭アドレスを含む所定範囲内の時に、アクセス先を前記RAMと判断する遊技機。 - 請求項2〜5いずれか記載の遊技機であって、
前記エリア区分判定部は、前記アクセス先の判定に使用するエリア区分データを記憶するエリア区分データ記憶部を有し、
前記CPUは、起動時に前記エリア区分データ記憶部に、前記エリア区分データを設定する遊技機。 - 請求項3記載の遊技機であって、
前記メモリエリアデコード部は、更に、前記上位所定桁に基づいて、前記入出力ポートをアクティブにする入出力ポートセレクト信号を出力可能である遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007268826A JP5093584B2 (ja) | 2007-08-24 | 2007-10-16 | 遊技機 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007218951 | 2007-08-24 | ||
JP2007218951 | 2007-08-24 | ||
JP2007265964 | 2007-10-11 | ||
JP2007265964 | 2007-10-11 | ||
JP2007268826A JP5093584B2 (ja) | 2007-08-24 | 2007-10-16 | 遊技機 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012194752A Division JP5589174B2 (ja) | 2007-08-24 | 2012-09-05 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009106308A JP2009106308A (ja) | 2009-05-21 |
JP5093584B2 true JP5093584B2 (ja) | 2012-12-12 |
Family
ID=40775521
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007268826A Expired - Fee Related JP5093584B2 (ja) | 2007-08-24 | 2007-10-16 | 遊技機 |
JP2012194752A Expired - Fee Related JP5589174B2 (ja) | 2007-08-24 | 2012-09-05 | 遊技機 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012194752A Expired - Fee Related JP5589174B2 (ja) | 2007-08-24 | 2012-09-05 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP5093584B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6054280B2 (ja) * | 2013-11-05 | 2016-12-27 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP6054281B2 (ja) * | 2013-11-05 | 2016-12-27 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP5969558B2 (ja) * | 2014-09-02 | 2016-08-17 | 株式会社大都技研 | 遊技台 |
JP6303140B2 (ja) * | 2016-07-07 | 2018-04-04 | 株式会社大都技研 | 遊技台 |
JP6282365B2 (ja) * | 2017-03-14 | 2018-02-21 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
JP6570668B2 (ja) * | 2018-01-23 | 2019-09-04 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2548952B2 (ja) * | 1987-09-26 | 1996-10-30 | 株式会社三共 | 弾球遊技機 |
JPH08321846A (ja) * | 1995-05-26 | 1996-12-03 | Matsushita Electric Works Ltd | ネットワーク装置 |
JP2004229938A (ja) * | 2003-01-30 | 2004-08-19 | Sankyo Kk | 遊技機 |
JP2005152622A (ja) * | 2003-11-07 | 2005-06-16 | Daiichi Shokai Co Ltd | 遊技機 |
JP4789105B2 (ja) * | 2005-08-16 | 2011-10-12 | 株式会社大一商会 | 遊技機 |
-
2007
- 2007-10-16 JP JP2007268826A patent/JP5093584B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-05 JP JP2012194752A patent/JP5589174B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012232198A (ja) | 2012-11-29 |
JP2009106308A (ja) | 2009-05-21 |
JP5589174B2 (ja) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5120932B2 (ja) | 遊技機 | |
JP5120931B2 (ja) | 遊技機 | |
JP5463400B2 (ja) | 遊技機 | |
JP6791597B2 (ja) | 遊技機 | |
JP5589174B2 (ja) | 遊技機 | |
JP5024843B1 (ja) | 遊技台 | |
JP2009207705A (ja) | 遊技機 | |
JP2009165581A (ja) | 遊技機用制御プログラムの開発支援方法 | |
JP2012040139A (ja) | 遊技機 | |
JP6842406B2 (ja) | 遊技機 | |
JP5463401B2 (ja) | 遊技機 | |
JP5589173B2 (ja) | 遊技機 | |
JP5095172B2 (ja) | パチンコ遊技機 | |
JP5231603B2 (ja) | 遊技機 | |
JP5851125B2 (ja) | 遊技機 | |
JP2011125374A (ja) | 遊技台 | |
JP4167695B2 (ja) | 遊技機 | |
JP6791596B2 (ja) | 遊技機 | |
JP6839922B2 (ja) | 遊技機 | |
JP2021010815A (ja) | 遊技機 | |
JP2020195614A (ja) | 遊技機 | |
JP2020195613A (ja) | 遊技機 | |
JP7166574B2 (ja) | 遊技機 | |
JP2004236983A (ja) | 遊技機 | |
JP7366387B2 (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090324 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101013 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5093584 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |