JP5077646B2 - 半導体記憶装置、及び、半導体記憶装置の動作方法 - Google Patents
半導体記憶装置、及び、半導体記憶装置の動作方法 Download PDFInfo
- Publication number
- JP5077646B2 JP5077646B2 JP2007116613A JP2007116613A JP5077646B2 JP 5077646 B2 JP5077646 B2 JP 5077646B2 JP 2007116613 A JP2007116613 A JP 2007116613A JP 2007116613 A JP2007116613 A JP 2007116613A JP 5077646 B2 JP5077646 B2 JP 5077646B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- drain terminal
- transistor
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
本発明のPRAMの第1の実施の形態の構成について説明する。
なお、本発明をReRAMに適用する場合、メモリセル11、及び参照セル12a、12bでは、ペロブスカイト酸化物や遷移金属酸化物等の金属酸化物抵抗変化素子が記憶素子に用いられる。書き込みは、記憶素子への印加電圧又は電流を制御することによる抵抗値変化を用いる。読み出しは、データ「0」に対応付けられる抵抗値と、データ「1」に対応付けられる抵抗値の2値を読み取る。また、本発明を固体電解質素子を利用した半導体メモリに適用する場合、メモリセル11、及び参照セル12a、12bでは、硫化銅(CuS)のような固体電解質素子が記憶素子に用いられる。書き込みは、電極間に電圧差を与えて金属析出量を制御することで抵抗値が変化することを用いる。読み出しは、データ「0」に対応付けられる抵抗値と、データ「1」に対応付けられる抵抗値の2値を読み取る。
本発明のPRAMの第2の実施の形態の構成について説明する。
各ブースター回路22は、高抵抗素子がトランジスタM16(ゲート端子が接地に接続されたノンドープ・トランジスタ)であること以外は、図5の場合と同様であるのでその説明を省略する。
2、102 メモリアレイ
3 コントローラ
4 行デコーダ
7、107 列デコーダ
8 書き込み電流源回路
9、109 センスアンプ
11、111 選択セル
12、12a、12b、112、112a、112b 参照セル
21、121 電流−電圧変換回路
22 ブースター回路
23、123 電圧比較回路
Claims (19)
- 相変化素子、金属酸化物抵抗素子、及び、固体電解質素子のいずれかを有する複数のメモリセル及び参照セルを含むメモリアレイと、
前記複数のメモリセルのうちから選択された選択セルのデータを読み出す読み出し回路と
を具備し、
前記読み出し回路は、
前記選択セルに流れるセンス電流をセンス電圧に変換する第1電流電圧変換部と、
前記参照セルに流れる参照電流を参照電圧に変換する第2電流電圧変換部と、
前記センス電圧及び前記参照電圧とを共に所定の時間以内に定常状態へ到達させるブースター回路と、
前記定常状態に到達した前記センス電圧と前記参照電圧の大小を比較する電圧比較部と
を備え、
前記第1電流電圧変換部は、
前記選択セルの選択ビット線を所定の電圧にクランプする第1クランプトランジスタと、
前記第1クランプトランジスタの第1ドレイン端子に接続された第1負荷トランジスタと
を備え、
前記第1クランプトランジスタのソース端子がデコーダを介して前記選択ビット線に接続され、
前記第2電流電圧変換部は、
前記参照セルの参照ビット線を所定の電圧にクランプする第2クランプトランジスタと、
前記第2のクランプトランジスタの第2ドレイン端子に接続された第2負荷トランジスと
を備え、
前記第2クランプトランジスタのソース端子が前記デコーダを介して前記参照ビット線に接続され、
前記第1ドレイン端子及び前記第2ドレイン端子の少なくとも一方に前記ブースター回路が接続されている
半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
前記読み出し回路は、
前記第1電流電圧変換部の出力端子と、前記第2電流電圧変換部の出力端子とを電気的に開放或いは短絡するスイッチ部を更に備える
半導体記憶装置。 - 請求項2に記載の半導体記憶装置において、
前記スイッチ部は、読み出し動作開始時において短絡状態であり、センス動作開始時において開放状態であり、
前記電圧比較部は、前記スイッチ部が開放状態になった後に動作する
半導体記憶装置。 - 請求項3に記載の半導体記憶装置において、
前記ブースター回路は、前スイッチ部が読み出し動作開始時の短絡状態において、前記センス電圧及び前記参照電圧が動作点にあるか否かを調べる監視部を有する
半導体記憶装置。 - 請求項4に記載の半導体記憶装置において、
前記ブースター回路は、前記センス電圧及び前記参照電圧の少なくとも一方が動作点にないと判断した場合、前記第1電流電圧変換部及び前記第2電流電圧変換部のうちの動作点にない電圧に対応する方の負荷インピーダンスを一時的に下げるように動作する
半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
前記参照セルは、
抵抗値が第1状態である第1参照セルと、
抵抗値が第2状態である第2参照セルと
を備え、
前記第2電流電圧変換部は、前記第1参照セルと第2参照セルとが同時に選択された時、前記第1参照セルに流れる第1参照電流と、前記第2参照セルに流れる第2参照電流の和の1/2に対応する電圧としての前記参照電圧を出力する
半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
前記第1ドレイン端子と前記第2ドレイン端子との接続を電気的に開放或いは短絡するスイッチ部を更に具備し、
前記第2負荷トランジスタのゲート端子及びドレイン端子が前記第2ドレイン端子に接続されており、
前記第1負荷トランジスタのゲート端子が前記第2ドレイン端子に接続され、ドレイン端子が前記第1ドレイン端子に接続されており、
前記第1ドレイン端子と前記第2ドレイン端子は、前記電圧比較部の入力端子に接続され、
前記第1ドレイン端子に前記センス電圧が出力され、前記第2ドレイン端子に前記参照電圧が出力される
半導体記憶装置。 - 請求項7に記載の半導体記憶装置において、
前記スイッチ部は、読み出し動作開始時において短絡状態であり、センス動作開始時において開放状態であり、
前記電圧比較部は、前記スイッチ部が開放状態になった後に動作する
半導体記憶装置。 - 請求項8に記載の半導体記憶装置において、
前記ブースター回路は、前記読み出し動作開始時において、前記第1ドレイン端子及び前記第2ドレイン端子の少なくとも一方が動作点にないと判断した場合、前記第1ドレイン端子及び前記第2ドレイン端子のうちの動作点にない端子を、一時的に電源電圧及び接地電圧のうちの動作点に近づく方に接続する
半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
前記第1電流電圧変換部は、
前記センス電流に対応する電流を供給する第3トランジスタと、
前記第3トランジスタの第3ドレイン端子に接続された第3負荷トランジスタと
を更に備え、
前記第2電流電圧変換部は、
前記参照電流に対応する電流を供給する第4トランジスタと、
前記第4トランジスタの第4ドレイン端子に接続された第4負荷トランジスタと
を更に備え、
前記第3ドレイン端子及び前記第4ドレイン端子は、前記電圧比較部の入力端子に接続され、
前記第3ドレイン端子に前記センス電圧が出力され、前記第4ドレイン端子に前記参照電圧が出力される
半導体記憶装置。 - 請求項10に記載の半導体記憶装置において、
前記第3ドレイン端子と前記第4ドレイン端子との接続を電気的に開放或いは短絡するスイッチ部を更に具備し、
前記スイッチ部は、読み出し動作開始時において短絡状態であり、センス動作開始時において開放状態であり、
前記電圧比較部は、前記スイッチ部が開放状態になった後に動作する
半導体記憶装置。 - 請求項11に記載の半導体記憶装置において、
前記ブースター回路は、前記読み出し動作開始時において、前記第1ドレイン端子及び前記第2ドレイン端子の少なくとも一方が動作点にないと判断した場合、前記第1ドレイン端子及び前記第2ドレイン端子のうちの動作点にない端子を、一時的に電源電圧及び接地電圧のうちの動作点に近づく方に接続する
半導体記憶装置。 - 請求項10に記載の半導体記憶装置において、
前記第3ドレイン端子が、前記第3負荷トランジスタのドレイン端子及び前記第4負荷トランジスタのゲート端子と接続されており、
前記第4ドレイン端子とが、前記第3負荷トランジスタのゲート端子及び前記第4負荷トランジスタのドレイン端子と接続されている
半導体記憶装置。 - 請求項10に記載の半導体記憶装置において、
前記第3ドレイン端子が、前記第3負荷トランジスタのドレイン端子に接続されており、
前記第4ドレイン端子が、前記第3負荷トランジスタのゲート端子、前記第4負荷トランジスタのゲート端子、及びドレイン端子と接続されている
半導体記憶装置。 - 半導体記憶装置の動作方法であって、
ここで、前記半導体装置は、
相変化素子、金属酸化物抵抗素子、及び、固体電解質素子のいずれかを有する複数のメモリセル及び参照セルを含むメモリアレイと、
デコーダと、
前記複数のメモリセルのうちから選択された選択セルのデータを読み出す読み出し回路とを具備し、
前記読み出し回路は、
第1電流電圧変換部と、
第2電流電圧変換部と、
ブースター回路と、
電圧比較部とを備え、
前記第1電流電圧変換部は、
第1クランプトランジスタと、
前記第1クランプトランジスタの第1ドレイン端子に接続された第1負荷トランジスタとを備え、
前記第2電流電圧変換部は、
第2クランプトランジスタと、
前記第2のクランプトランジスタの第2ドレイン端子に接続された第2負荷トランジスとを備え、
前記第1ドレイン端子及び前記第2ドレイン端子の少なくとも一方に前記ブースター回路が接続され、
前記半導体記憶装置の動作方法は、
(α)前記デコーダが、前記第1クランプトランジスタのソース端子を前記選択セルの選択ビット線に接続するステップと、
(β)前記第1クランプトランジスタが、前記選択ビット線を所定の電圧にクランプするステップと、
(a)前記第1電流電圧変換部が、前記第1負荷トランジスタ及び前記第1クランプトラジスタを介して前記選択セルに流れるセンス電流をセンス電圧に変換するステップと、
(γ)前記デコーダが、前記第2クランプトランジスタのソース端子を前記参照セルの参照ビット線に接続するステップと、
(δ)前記第2クランプトランジスタが、前記参照ビット線を所定の電圧にクランプするステップと、
(b)前記第2電流電圧変換部が、前記第2負荷トランジスタ及び前記第2クランプトラジスタを介して前記参照セルに流れる参照電流を参照電圧に変換するステップと、
(c)前記ブースター回路が、前記センス電圧及び前記参照電圧とを共に所定の時間以内に定常状態へ到達させるステップと、
(d)前記電圧比較部が、前記定常状態に到達した前記センス電圧と前記参照電圧の大小を比較するステップと
を具備する
半導体記憶装置の動作方法。 - 請求項15に記載の半導体記憶装置の動作方法において、
前記読み出し回路は、前記第1電流電圧変換部の出力端子と前記第2電流電圧変換部の出力端子とを電気的に開放或いは短絡するスイッチ部を更に備え、
前記(d)ステップは、
(d1)前記スイッチ部が、読み出し動作開始時における短絡状態から、センス動作開始時において開放状態にするステップと、
(d2)前記電圧比較部が、前記スイッチ部が開放状態になった後に動作するステップと
を備える
半導体記憶装置の動作方法。 - 請求項16に記載の半導体記憶装置の動作方法において、
前記(c)ステップは、
(c1)前記ブースター回路が、前スイッチ部が読み出し動作開始時の短絡状態において、前記センス電圧及び前記参照電圧が動作点にあるか否かを調べるステップを備える
半導体記憶装置の動作方法。 - 請求項17に記載の半導体記憶装置の動作方法において、
前記(c)ステップは、
(c2)前記ブースター回路が、前記センス電圧及び前記参照電圧の少なくとも一方が動作点にないと判断した場合、前記第1電流電圧変換部及び前記第2電流電圧変換部のうちの動作点にない電圧に対応する方の負荷インピーダンスを一時的に下げるように動作するステップを備える
半導体記憶装置の動作方法。 - 請求項15に記載の半導体記憶装置の動作方法において、
前記参照セルは、
抵抗値が第1状態である第1参照セルと、
抵抗値が第2状態である第2参照セルと
を備え、
前記(b)ステップは、
(b1)前記第2電流電圧変換部が、前記第1参照セルと第2参照セルとが同時に選択された時、前記第1参照セルに流れる第1参照電流と、前記第2参照セルに流れる第2参照電流の和の1/2に対応する電圧としての前記参照電圧を出力するステップを備える
半導体記憶装置の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116613A JP5077646B2 (ja) | 2007-04-26 | 2007-04-26 | 半導体記憶装置、及び、半導体記憶装置の動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116613A JP5077646B2 (ja) | 2007-04-26 | 2007-04-26 | 半導体記憶装置、及び、半導体記憶装置の動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008276828A JP2008276828A (ja) | 2008-11-13 |
JP5077646B2 true JP5077646B2 (ja) | 2012-11-21 |
Family
ID=40054611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007116613A Expired - Fee Related JP5077646B2 (ja) | 2007-04-26 | 2007-04-26 | 半導体記憶装置、及び、半導体記憶装置の動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5077646B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5359798B2 (ja) * | 2009-11-10 | 2013-12-04 | ソニー株式会社 | メモリデバイスおよびその読み出し方法 |
JP6398090B2 (ja) * | 2014-02-20 | 2018-10-03 | パナソニックIpマネジメント株式会社 | 不揮発性半導体記憶装置 |
JP6674616B2 (ja) * | 2015-06-10 | 2020-04-01 | パナソニック株式会社 | 半導体装置、半導体装置の読み出し方法、及び半導体装置を搭載したicカード |
US10838444B1 (en) * | 2019-07-25 | 2020-11-17 | Semiconductor Components Industries, Llc | Adaptive constant current engine |
CN112580790B (zh) * | 2019-09-29 | 2023-06-30 | 华为技术有限公司 | 神经网络计算电路、芯片及系统 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3160316B2 (ja) * | 1991-07-25 | 2001-04-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4090817B2 (ja) * | 2001-09-13 | 2008-05-28 | 株式会社東芝 | 定電圧発生回路及び半導体記憶装置 |
JP4177818B2 (ja) * | 2004-01-29 | 2008-11-05 | シャープ株式会社 | 半導体記憶装置 |
JP4863157B2 (ja) * | 2005-11-02 | 2012-01-25 | 日本電気株式会社 | 半導体記憶装置及び半導体記憶装置の動作方法 |
-
2007
- 2007-04-26 JP JP2007116613A patent/JP5077646B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008276828A (ja) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9627011B1 (en) | Sense amplifier circuit with offset compensation for a non-volatile memory device | |
US7885131B2 (en) | Resistance change semiconductor memory device and method of reading data with a first and second switch circuit | |
JP5284225B2 (ja) | 不揮発性半導体記憶装置とその読み出し方法 | |
KR100843144B1 (ko) | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 | |
US7391644B2 (en) | Phase-changeable memory device and read method thereof | |
US7852665B2 (en) | Memory cell with proportional current self-reference sensing | |
US7158431B2 (en) | Single transistor sensing and double transistor sensing for flash memory | |
US10297317B2 (en) | Non-volatile semiconductor memory device including clamp circuit with control transistor and amplifier circuit | |
US9019746B2 (en) | Resistive memory device and method for driving the same | |
US20110267877A1 (en) | Semiconductor device | |
US7668007B2 (en) | Memory system including a resistance variable memory device | |
JP5077646B2 (ja) | 半導体記憶装置、及び、半導体記憶装置の動作方法 | |
US20180268878A1 (en) | Non-volatile semiconductor memory device | |
JP4863157B2 (ja) | 半導体記憶装置及び半導体記憶装置の動作方法 | |
JP6107472B2 (ja) | 不揮発性メモリセル、およびこの不揮発性メモリセルを備えた不揮発性メモリ | |
US20100220519A1 (en) | Sensing Characteristic Evaluating Apparatus for Semiconductor Device and Method Thereof | |
JP3827534B2 (ja) | 半導体記憶装置の基準電圧発生回路及びメモリ読出回路 | |
JP5765808B2 (ja) | 抵抗変化型不揮発性記憶素子の多値書き込み回路 | |
US11521665B2 (en) | Non-volatile memory having write detect circuitry | |
CN113160861B (zh) | Mram单元读取电路及读取方法、stt-mram | |
CN113160861A (zh) | Mram单元读取电路及读取方法、stt-mram | |
CN118057530A (zh) | 存储器的读电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5077646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |