JP5072711B2 - 時空間トレリス符号化器 - Google Patents

Description

本発明は、多入力多出力（Multiple-Input Multiple-Output: ＭＩＭＯ）システムに適用される時空間トレリス符号化器に関する。

送信と受信に複数のアンテナを用いて無線伝送を行うＭＩＭＯ伝送方式は、受信側で推定した伝搬路情報を送信側に送り返すリターンチャンネルを必要とする「固有モード伝送」、これを必要としない「独立した情報の並列伝送」、及び「時空間符号」に大別される。

独立した情報の並列伝送は、複数の送信アンテナで別々の情報を伝送して伝送容量を増大させることを目的としている。それに対して、時空間符号は、複数の送信アンテナを一つの情報を伝送するための空間の冗長として利用し、かつ、時間的にも冗長に送ることによって回線信頼性を向上させることを目的としている。

また、時空間符号は、フェージングや相関のあるチャンネルでの誤り率特性が優れているため、独立した情報の並列伝送のように符号化率の低い強力な誤り訂正を施す必要がなく、結果として情報レートを向上させることもできる。このようなことから、片方向で途切れにくい伝送を目的とするアプリケーションでは時空間符号が適している。

さらに、時空間符号は、時空間ブロック符号と時空間トレリス符号に分類される。時空間ブロック符号では、数シンボルの情報を一つの処理ブロックとして、各送信アンテナに振り分ける信号がシンボル間で直交するように並び替え、符号の反転、複素共役化やこれらの線形結合処理を行う。これによって、復号は数シンボルの受信信号に対して簡単な線形処理を施すだけで最大比合成の効果が得られることが特徴であり、受信の信号処理を軽くしたい場合に適している。

時空間ブロック符号はAlamouti符号が最も効率が良いことが知られている。それに対して、時空間トレリス符号は送信アンテナごとに畳み込み符号を行うため符号化利得が得られる特徴がある。

ところで、移動しながら途切れずに限られた周波数帯域の中で高ビットレートの情報をリアルタイムに伝送する必要があるアプリケーションの一つに、マラソンや駅伝のようなロードレースのテレビ中継がある。

ロードレースのテレビ中継では、受信側の処理の複雑さを多少犠牲にしても映像が途切れないことに主眼をおき、選手や周囲がめまぐるしく動く様子を高精細のハイビジョン映像を用いて中継車からビルの屋上などに設けた受信点まで伝送する必要がある。

現状のロードレースのテレビ中継では、一つの送信アンテナから直交波周波数分割多重（Orthogonal Frequency Division Multiplexing: ＯＦＤＭ）信号を送信し、複数の受信点で選択ダイバーシティ受信する方法を採っているが、画質が十分でなく途切れる不都合があり、この用途では変調多値数の多い１６−ＱＡＭ(Quadrature Amplitude Modulation)の時空間トレリス符号を用いることが有効な手段である。

１６−ＱＡＭの時空間トレリス符号化器は、図１０のようなモデルで一般化できる。図１０に示す１６−ＱＡＭの時空間トレリス符号化器は、ｍ個の送信系統ブロック１−１，１−２，．．．，１−ｍから構成されており、送信系統ブロック１−１，１−２，．．．，１−ｍの各々は、シリアル・パラレル変換部２と、畳み込み符号化部３と、１６−ＱＡＭマッピング部４とを具える。なお、ｍを２以上の自然数とする。

シリアル・パラレル変換部２は、４ビットの情報ｂ_４ｂ_３ｂ_２ｂ_１が入力され、４ビットの情報ｂ_４ｂ_３ｂ_２ｂ_１を畳み込み符号化部３に並列に入力する。畳み込み符号化部３は、図１１に示すようにＪ個のレジスタ５−１，５−２，．．．，５−Ｊと、Ｌ個の乗算器６−１，６−２，．．．，６−Lと、モジュロ１６加算器７とを有し、出力ビットｃ_４ｃ_３ｃ_２ｃ_１を生じる。なお、乗算器６の乗算係数ａ_４０〜ａ_４Ｋ、ａ_３０〜ａ_３Ｋ、ａ_２０〜ａ_２Ｋ、ａ_１０〜ａ_１Ｋは、送信系統ブロック１−１〜１−ｍの各々で異なる。１６−ＱＡＭマッピング部４は、出力ビットｃ_４ｃ_３ｃ_２ｃ_１を１６−ＱＡＭのシンボル点にマッピングし、送信系統ブロック１−１〜１−ｍから複素数の送信シンボルｘ^１，ｘ^２，．．．，ｘ^ｍを出力する。

これによって、同一の入力ビット系列に対して各送信系統で異なる畳み込み出力になり、時間・空間の冗長が利用できて誤り訂正も施されるようになる。レジスタの値を１０進数で表し、これを状態と呼んでいる。レジスタ数がＪの場合の時空間トレリス符号の状態数は２^Ｊとなる。時空間トレリス符号は状態数が増加するに従って符号化利得が増加して誤り符号特性が向上するが、それに応じて復号処理が複雑になる。

時空間トレリス符号化器として、時空間トレリス符号の伝送レートを上げるためにパンクチュアする方法（例えば、特許文献１）や、これに関連したパイロット・シーケンスの送り方に関する方法（例えば、特許文献２）や、拘束長５までのＢＰＳＫの時空間トレリス符号化器の係数を与えている方法（例えば、特許文献３）が提案されているが、これらの方法は、誤り率特性の優れた１６−ＱＡＭの符号化器を提供するものではない。

１６−ＱＡＭの符号化器としては、１６状態の符号化器や６４状態の符号化器が提案されている（例えば、非特許文献１）。１６−ＱＡＭの符号化器の中では、非特許文献１にある６４状態の符号化器が最も誤り率特性が良くなる。
特開２００４−２２２２８３号公報 特開２００４−２２９２９２号公報 特開２００４−２２９２９３号公報 Ａ．Ｗｏｎｇ， Ｊ．Ｙｕａｎ， ａｎｄ Ｊ．Ｃｈｏｉ， "Ｄｅｓｉｇｎ ｏｆ １６‐ＱＡＭ Ｓｐａｃｅ-Ｔｉｍｅ Ｔｒｅｌｌｉｓ Ｃｏｄｅｓ ｆｏｒ Ｑｕａｓｉ-Ｓｔａｔｉｃ Ｆａｄｉｎｇ Ｃｈａｎｎｅｌｓ，" ＩＥＥＥ Ｐｒｏｃ． Ｖｅｈ． Ｔｅｃｈ． Ｃｏｎｆ． ＶＴＣ‘２００４ ｐｐ．８８０−８８３， ２００４．

しかしながら、この最も誤り率特性の良い６４状態の符号化器といえども、ビット毎に眺めると誤りに偏りがあり、完成された符号化器とは言い難い。

本発明の目的は、誤り率特性の優れた６４状態の１６−ＱＡＭの時空間トレリス符号化器を提供することである。

本発明による時空間トレリス符号化器は、
ＭＩＭＯシステムに適用される時空間トレリス符号化器であって、ｍ個の送信系統から構成され、ｉ番目の送信系統（ｍを２以上の自然数とし、ｉを１とｍとの間の自然数とする。）が、
第１入力ビット、第２入力ビット、第３入力ビット及び第４入力ビットが直列に入力され、前記第１入力ビット、第２入力ビット、第３入力ビット及び第４入力ビットを並列変換して出力する直列・並列変換手段と、
送信系統ごとに設定された第１乗算係数を前記第１入力ビットに乗算する第１乗算器と、前記第１入力ビットの１シンボル前の値を保持する第１レジスタと、送信系統ごとに設定された第２乗算係数を前記第１レジスタに保持された第１入力ビットに乗算する第２乗算器と、前記第１入力ビットの２シンボル前の値を保持する第２レジスタと、送信系統ごとに設定された第３乗算係数を前記第２レジスタに保持された第１入力ビットに乗算する第３乗算器と、送信系統ごとに設定された第４乗算係数を前記第２入力ビットに乗算する第４乗算器と、前記第２入力ビットの１シンボル前の値を保持する第３レジスタと、送信系統ごとに設定された第５乗算係数を前記第３レジスタに保持された第２入力ビットに乗算する第５乗算器と、前記第２入力ビットの２シンボル前の値を保持する第４レジスタと、送信系統ごとに設定された第６乗算係数を前記第４レジスタに保持された第２入力ビットに乗算する第６乗算器と、前記第１乗算器の乗算結果、前記第２乗算器の乗算結果、前記第３乗算器の乗算結果、前記第４乗算器の乗算結果、前記第５乗算器の乗算結果及び前記第６乗算器の乗算結果を加算した結果を４で除算した余りを第１出力ビット及び第２出力ビットとして出力する第１モジュロ４加算器とを有し、第１式
ｃ^ｉ _１（ｔ）＋２×ｃ^ｉ _２（ｔ）
＝（ｂ_１（ｔ）×ｇ^ｉ _１０＋ｂ_１（ｔ−１）×ｇ^ｉ _１１＋ｂ_１（ｔ−２）×ｇ^ｉ _１２
＋ｂ_２（ｔ）×ｇ^ｉ _２０＋ｂ_２（ｔ−１）×ｇ^ｉ _２１＋ｂ_２（ｔ−２）×ｇ^ｉ _２２）ｍｏｄ４
ｔ：時刻
ｂ_１（ｔ），ｂ_１（ｔ−１），ｂ_１（ｔ−２）：第１入力ビット
ｂ_２（ｔ），ｂ_２（ｔ−１），ｂ_２（ｔ−２）：第２入力ビット
ｃ^ｉ _１（ｔ）：第１出力ビット
ｃ^ｉ _２（ｔ）：第２出力ビット
ｇ^ｉ _１０：第１乗算係数
ｇ^ｉ _１１：第２乗算係数
ｇ^ｉ _１２：第３乗算係数
ｇ^ｉ _２０：第４乗算係数
ｇ^ｉ _２１：第５乗算係数
ｇ^ｉ _２２：第６乗算係数
に従った畳み込み符号化を行う第１畳み込み符号化手段と、
送信系統ごとに設定された第７乗算係数を前記第３入力ビットに乗算する第７乗算器と、前記第３入力ビットの１シンボル前の値を保持する第５レジスタと、送信系統ごとに設定された第８乗算係数を前記第５レジスタに保持された第３入力ビットに乗算する第８乗算器と、送信系統ごとに設定された第９乗算係数を前記第４入力ビットに乗算する第９乗算器と、前記第４入力ビットの１シンボル前の値を保持する第６レジスタと、送信系統ごとに設定された第１０乗算係数を前記第６のレジスタに保持された第４入力ビットに乗算する第１０乗算器と、前記第７乗算器の乗算結果、前記第８乗算器の乗算結果、前記第９乗算器の乗算結果及び前記第１０乗算器の乗算結果を加算した結果を４で除算した余りを第３出力ビット及び第４出力ビットとして出力する第２モジュロ４加算器とを有し、第２式
ｃ^ｉ _３（ｔ）＋２×ｃ^ｉ _４（ｔ）
＝（ｂ_３（ｔ）×ｇ^ｉ _３０＋ｂ_３（ｔ−１）×ｇ^ｉ _３１
＋ｂ_４（ｔ）×ｇ^ｉ _４０＋ｂ_４（ｔ−１）×ｇ^ｉ _４１）ｍｏｄ４
ｔ：時刻
ｂ_３（ｔ），ｂ_３（ｔ−１）：第３入力ビット
ｂ_４（ｔ），ｂ_４（ｔ−１）：第４入力ビット
ｃ^ｉ _３（ｔ）：第３出力ビット
ｃ^ｉ _４（ｔ）：第４出力ビット
ｇ^ｉ _３０：第７乗算係数
ｇ^ｉ _３１：第８乗算係数
ｇ^ｉ _４０：第９乗算係数
ｇ^ｉ _４１：第１０乗算係数
に従った畳み込み符号化を行う第２畳み込み符号化手段と、
前記第１出力ビット、第２出力ビット、第３出力ビット及び第４出力ビットが入力され、上位から順に前記第４出力ビット、前記第２出力ビット、前記第３出力ビット、及び前記第１出力ビットの順に並び替えて１６−ＱＡＭのトレリス・マッピングを行うマッピング手段と、
を具えることを特徴とする。

本発明によれば、時空間トレリス符号化器の各送信系統において、直列・並列変換手段は、第１入力ビット、第２入力ビット、第３入力ビット及び第４入力ビットが直列に入力され、第１入力ビット、第２入力ビット、第３入力ビット及び第４入力ビットを並列変換して出力する。

第１の畳み込み符号化手段では、第１式
ｃ^ｉ _１（ｔ）＋２×ｃ^ｉ _２（ｔ）
＝（ｂ_１（ｔ）×ｇ^ｉ _１０＋ｂ_１（ｔ−１）×ｇ^ｉ _１１＋ｂ_１（ｔ−２）×ｇ^ｉ _１２
＋ｂ_２（ｔ）×ｇ^ｉ _２０＋ｂ_２（ｔ−１）×ｇ^ｉ _２１＋ｂ_２（ｔ−２）×ｇ^ｉ _２２）ｍｏｄ４
ｔ：時刻
ｂ_１（ｔ），ｂ_１（ｔ−１），ｂ_１（ｔ−２）：第１入力ビット
ｂ_２（ｔ），ｂ_２（ｔ−１），ｂ_２（ｔ−２）：第２入力ビット
ｃ^ｉ _１（ｔ）：第１出力ビット
ｃ^ｉ _２（ｔ）：第２出力ビット
ｇ^ｉ _１０：第１乗算係数
ｇ^ｉ _１１：第２乗算係数
ｇ^ｉ _１２：第３乗算係数
ｇ^ｉ _２０：第４乗算係数
ｇ^ｉ _２１：第５乗算係数
ｇ^ｉ _２２：第６乗算係数
に従った畳み込み符号化を行う。したがって、０，１，２，３のいずれかであるモジュロ４加算器の出力は、下位ビットの第１出力ビット及び上位ビットの第２出力ビットの組によって表される。

第２の畳み込み符号化手段では、第２式
ｃ^ｉ _３（ｔ）＋２×ｃ^ｉ _４（ｔ）
＝（ｂ_３（ｔ）×ｇ^ｉ _３０＋ｂ_３（ｔ−１）×ｇ^ｉ _３１
＋ｂ_４（ｔ）×ｇ^ｉ _４０＋ｂ_４（ｔ−１）×ｇ^ｉ _４１）ｍｏｄ４
ｔ：時刻
ｂ_３（ｔ），ｂ_３（ｔ−１）：第３入力ビット
ｂ_４（ｔ），ｂ_４（ｔ−１）：第４入力ビット
ｃ^ｉ _３（ｔ）：第３出力ビット
ｃ^ｉ _４（ｔ）：第４出力ビット
ｇ^ｉ _３０：第７乗算係数
ｇ^ｉ _３１：第８乗算係数
ｇ^ｉ _４０：第９乗算係数
ｇ^ｉ _４１：第１０乗算係数
に従った畳み込み符号化を行う。同様に、０，１，２，３のいずれかであるモジュロ４加算器の出力は、下位ビットの第３出力ビット及び上位ビットの第４出力ビットの組によって表される。

マッピング手段では、第１出力ビット、第２出力ビット、第３出力ビット及び第４出力ビットが入力され、第１出力ビット、第２出力ビット、第３出力ビット及び第４出力ビットを並び替えて１６−ＱＡＭのトレリス・マッピングを行う。第１入力ビット及び第２入力ビットを入力とする第１の畳み込み符号化は、第３入力ビット及び第４入力ビットを入力とする第２の畳み込み符号化に比べて、２シンボル前の情報とも畳み込みを行っているため誤りにくい。こうした理由は、レジスタ数を８ではなく６にして、すなわち、状態数を６４にして、符号化利得を得ると同時に演算規模をレジスタ数４の１６状態から極端に増加させないためである。

一方、１６−ＱＡＭのトレリス・マッピングは、上位２ビットの信号点間距離が下位２ビットの２倍となるため、上位２ビットの方が誤りにくいという特徴を有する。ここで、誤りやすい第２の畳み込み符号化部の出力をトレリス・マッピングの上位２ビットに割り当てると、トレリス・マッピングの上位２ビットの誤りにくさのほうが強いためにバランスが悪くなり、良い符号が得られない。

本発明によれば、トレリス・マッピングの前で第１と第２の畳み込み符号化部の出力ビットを並び替えてトレリス・マッピングの上位２ビットと下位２ビットに行きわたらせ、各入力ビットの誤りにくさのバランスをとっている。これによって、入力４ビットの誤り率に偏りがなくなり、誤り率特性に優れた６４状態の１６−ＱＡＭのトレリス符号化器を実現する。

本発明による時空間トレリス符号化器の実施の形態を、図面を参照して詳細に説明する。図１は、本発明による時空間トレリス符号化器を用いたＭＩＭＯシステムのブロック図である。図１に示すＭＩＭＯシステムは、伝搬遅延がシンボル周期よりも十分短い狭帯域の信号伝送を行うシングルキャリアについてのものである。

図１に示すＭＩＭＯシステムは、送信側において、時空間トレリス符号化器１１と、Ｄ−Ａ変換器１２−１，１２−２，．．．，１２−ｍ（ｍを２以上の自然数とする。）と、送信機１３−１，１３−２，．．．，１３−ｍと、送信アンテナ１４−１，１４−２，．．．，１４−ｍとを具え、受信側において、受信アンテナ１５−１，１５−２，．．．，１５−ｎ（ｎを自然数とする。）と、受信機１６−１，１６−２，．．．，１６−ｎと、Ａ−Ｄ変換器１７−１，１７−２，．．．，１７−ｎと、伝搬路推定部１８−１，１８−２，．．．，１８−ｎと、時空間ビタビ復号器１９とを具える。なお、送信アンテナ１４−１，１４−２，．．．，１４−ｍと、受信アンテナ１５−１，１５−２，．．．，１５−ｎとの間には、ＭＩＭＯ伝搬路２０が存在する。

送信側では、後に説明する時空間トレリス符号化器１１は、４ビットの入力ｂ_４ｂ_３ｂ_２ｂ_１が入力されるとともに複素数の送信シンボルｘ^１，ｘ^２，．．．，ｘ^ｍをＤ−Ａ変換器１２−１，１２−２，．．．，１２−ｍにそれぞれ出力する。

複素数の送信シンボルｘ^１，ｘ^２，．．．，ｘ^ｍは、Ｄ−Ａ変換器１２−１，１２−２，．．．，１２−ｍによってそれぞれアナログ信号に変換され、送信機１３−１，１３−２，．．．，１３−ｍで直交変調されるとともに無線周波数に周波数変換され、送信アンテナ１４−１，１４−２，．．．，１４−ｍにより各送信信号として空間に出力される。

受信側では、各送信信号は、ＭＩＭＯ伝搬路２０を通過して合成された状態で各受信信号として受信アンテナ１５−１，１５−２，．．．，１５−ｎによって受信される。各受信信号は、受信機１６−１，１６−２，．．．，１６−ｎで周波数変換されるとともに直交復調され、Ａ−Ｄ変換部１７−１，１７−２，．．．，１７−ｎによってデジタル信号に変換される。その後、伝搬路推定部１８−１，１８−２，．．．，１８−ｎは、受信信号に各送信信号がどのように合成されているのかを表す伝搬路情報を推定し、時空間ビタビ復号部１９で伝搬路情報と受信信号から最尤系列推定を行って復号する。

図２は、本発明による時空間トレリス符号化器の実施の形態のブロック図である。時空間トレリス符号化器１１は、ｍ個の送信系統ブロック１１１−１，１１１−２，．．．，１１１−ｍから構成されており、送信系統ブロック１１１−１，１１１−２，．．．，１１１−ｍの各々は、シリアル・パラレル変換部１１２と、第１の畳み込み符号化部１１３と、第２の畳み込み符号化部１１４と、１６−ＱＡＭマッピング部１１５とを具える。

図３は、図２の第１の畳み込み符号化器を詳細に示すブロック図である。第１の畳み込み符号化部１１３は、１シンボル前の値を保持する４個のレジスタ１２１−１，１２１−２，１２１−３，１２１−４と、６個の乗算器１２２−１，１２２−２，１２２−３，１２２−４，１２２−５，１２２−６と、モジュロ４加算器１２３とを有する。

図４は、図２の第２の畳み込み符号化器を詳細に示すブロック図である。第２の畳み込み符号化部１１４は、１シンボル前の値を保持する２個のレジスタ１３１−１，１３１−２と、４個の乗算器１３２−１，１３２−２，１３２−３，１３２−４と、モジュロ４加算器１３３とを有する。

本実施の形態の動作を、送信系統ｉ（ｉを、１とｍとの間の自然数とする。）について説明する。時空間トレリス符号化器１１に入力される４ビットの情報ｂ_４ｂ_３ｂ_２ｂ_１は、先ず、シリアル・パラレル変換部１１２で並列にされ、第１入力ビットｂ_１及び第２入力ビットｂ_２は第１の畳み込み符号化部１１３に入力され、第３入力ビットｂ_３及び第４入力ビットｂ_４は第２の畳み込み符号化部１１４に入力される。

第１の畳み込み符号化部１１３は、図３に示すように、現在の情報、１シンボル前の情報及び２シンボル前の情報に重み付け係数をかけてモジュロ４加算（加算結果を４で割った余りを出力）し、第１出力ビットｃ^ｉ _１及び第２出力ビットｃ^ｉ _２からなる２ビットの情報ｃ^ｉ _２ｃ^ｉ _１を出力する。具体的には、式
ｃ^ｉ _１（ｔ）＋２×ｃ^ｉ _２（ｔ）
＝（ｂ_１（ｔ）×ｇ^ｉ _１０＋ｂ_１（ｔ−１）×ｇ^ｉ _１１＋ｂ_１（ｔ−２）×ｇ^ｉ _１２
＋ｂ_２（ｔ）×ｇ^ｉ _２０＋ｂ_２（ｔ−１）×ｇ^ｉ _２１＋ｂ_２（ｔ−２）×ｇ^ｉ _２２）ｍｏｄ４
ｔ：時刻
ｂ_１（ｔ），ｂ_１（ｔ−１），ｂ_１（ｔ−２）：第１入力ビット
ｂ_２（ｔ），ｂ_２（ｔ−１），ｂ_２（ｔ−２）：第２入力ビット
ｃ^ｉ _１（ｔ）：第１出力ビット
ｃ^ｉ _２（ｔ）：第２出力ビット
ｇ^ｉ _１０：乗算器１２２−１に対する乗算係数
ｇ^ｉ _１１：乗算器１２２−２に対する乗算係数
ｇ^ｉ _１２：乗算器１２２−３に対する乗算係数
ｇ^ｉ _２０：乗算器１２２−４に対する乗算係数
ｇ^ｉ _２１：乗算器１２２−５に対する乗算係数
ｇ^ｉ _２２：乗算器１２２−６に対する乗算係数
に従った畳み込み符号化を行う。したがって、０，１，２，３のいずれかであるモジュロ４加算器１２３の出力は、下位ビットの第１出力ビットｃ^ｉ _１（ｔ）及び上位ビットの第２出力ビットｃ^ｉ _２（ｔ）の組によって表される。なお、乗算係数は、０，１，２，３のうちいずれかの値である。

第２の畳み込み符号化部１１４は、図４に示すように、現在の情報及び１シンボル前の情報に重み付け係数をかけてモジュロ４加算して、第３出力ビットｃ^ｉ _３及び第４出力ビットｃ^ｉ _４からなる２ビットの情報ｃ^ｉ _４ｃ^ｉ _３を出力する。具体的には、式
ｃ^ｉ _３（ｔ）＋２×ｃ^ｉ _４（ｔ）
＝（ｂ_３（ｔ）×ｇ^ｉ _３０＋ｂ_３（ｔ−１）×ｇ^ｉ _３１
＋ｂ_４（ｔ）×ｇ^ｉ _４０＋ｂ_４（ｔ−１）×ｇ^ｉ _４１）ｍｏｄ４
ｔ：時刻
ｂ_３（ｔ），ｂ_３（ｔ−１）：第３入力ビット
ｂ_４（ｔ），ｂ_４（ｔ−１）：第４入力ビット
ｃ^ｉ _３（ｔ）：第３出力ビット
ｃ^ｉ _４（ｔ）：第４出力ビット
ｇ^ｉ _３０：乗算器１３２−１に対する乗算係数
ｇ^ｉ _３１：乗算器１３２−２に対する乗算係数
ｇ^ｉ _４０：乗算器１３２−３に対する乗算係数
ｇ^ｉ _４１：乗算器１３２−４に対する乗算係数
に従った畳み込み符号化を行う。同様に、０，１，２，３のいずれかであるモジュロ４加算器１３３の出力は、下位ビットの第３出力ビットｃ^ｉ _３（ｔ）及び上位ビットの第４出力ビットｃ^ｉ _４（ｔ）の組によって表される。なお、乗算係数は、０，１，２，３のうちいずれかの値である。

本発明の時空間トレリス符号化器を構成する畳み込み符号化部は全て上記の構成になっているが、乗算係数（ｇ^ｉ _１０，ｇ^ｉ _１１，ｇ^ｉ _１２，ｇ^ｉ _２０，ｇ^ｉ _２１，ｇ^ｉ _２２），（ｇ^ｉ _３０，ｇ^ｉ _３１，ｇ^ｉ _４０，ｇ^ｉ _４１）の組み合わせが送信系統ｉごとに設定される。また、時空間トレリス符号化器の性能は乗算係数をどう選ぶかに左右される。優れた誤り率特性を得るための乗算係数の一例として、ｍ＝２の場合、以下の組み合わせがある。
（ｇ^１ _１０，ｇ^１ _１１，ｇ^１ _１２，ｇ^１ _２０，ｇ^１ _２１，ｇ^１ _２２）
＝（２，２，２，０，１，０）
（ｇ^２ _１０，ｇ^２ _１１，ｇ^２ _１２，ｇ^２ _２０，ｇ^２ _２１，ｇ^２ _２２）
＝（２，０，３，２，２，２）
（ｇ^１ _３０，ｇ^１ _３１，ｇ^１ _４０，ｇ^１ _４１）＝（２，２，１，０）
（ｇ^２ _３０，ｇ^２ _３１，ｇ^２ _４０，ｇ^２ _４１）＝（０，３，２，２）

さらに、別の組み合わせとして以下の３つがある。

[別例１]
（ｇ^１ _１０，ｇ^１ _１１，ｇ^１ _１２，ｇ^１ _２０，ｇ^１ _２１，ｇ^１ _２２）
＝（０，１，０，２，２，２）
（ｇ^２ _１０，ｇ^２ _１１，ｇ^２ _１２，ｇ^２ _２０，ｇ^２ _２１，ｇ^２ _２２）
＝（２，２，２，２，０，３）
（ｇ^１ _３０，ｇ^１ _３１，ｇ^１ _４０，ｇ^１ _４１）＝（１，０，２，２）
（ｇ^２ _３０，ｇ^２ _３１，ｇ^２ _４０，ｇ^２ _４１）＝（２，２，０，３）

[別例２]
（ｇ^１ _１０，ｇ^１ _１１，ｇ^１ _１２，ｇ^１ _２０，ｇ^１ _２１，ｇ^１ _２２）
＝（０，２，２，２，１，０）
（ｇ^２ _１０，ｇ^２ _１１，ｇ^２ _１２，ｇ^２ _２０，ｇ^２ _２１，ｇ^２ _２２）
＝（２，０，３，２，２，２）
（ｇ^１ _３０，ｇ^１ _３１，ｇ^１ _４０，ｇ^１ _４１）＝（１，０，２，２）
（ｇ^２ _３０，ｇ^２ _３１，ｇ^２ _４０，ｇ^２ _４１）＝（２，２，０，３）

[別例３]
（ｇ^１ _１０，ｇ^１ _１１，ｇ^１ _１２，ｇ^１ _２０，ｇ^１ _２１，ｇ^１ _２２）
＝（２，１，０，０，２，２）
（ｇ^２ _１０，ｇ^２ _１１，ｇ^２ _１２，ｇ^２ _２０，ｇ^２ _２１，ｇ^２ _２２）
＝（２，２，２，２，０，３）
（ｇ^１ _３０，ｇ^１ _３１，ｇ^１ _４０，ｇ^１ _４１）＝（２，２，１，０）
（ｇ^２ _３０，ｇ^２ _３１，ｇ^２ _４０，ｇ^２ _４１）＝（０，３，２，２）

時空間トレリス符号では、全ての入力に対して各送信系統で同じ状態に遷移するが出力は異なる。ここで状態とは、レジスタ１２１−１，１２１−２，１３１−１，１３１−２，１２１−３，１２１−４の値Ｄ_０，Ｄ_１，Ｄ_２，Ｄ_３，Ｄ_４，Ｄ_５を１０進数で表した値である。ここでは、２^５×Ｄ_５+２^４×Ｄ_４+２^３×Ｄ_３+２^２×Ｄ_２+２^１×Ｄ_１+Ｄ_０と定義する。

ある時刻ｔに状態がＳ（ｔ）だった時空間トレリス符号化器に、入力ｂ_４（ｔ），ｂ_３（ｔ），ｂ_２（ｔ），ｂ_１（ｔ）が加わると、各送信系統でｃ^ｉ _４（ｔ），ｃ^ｉ _３（ｔ），ｃ^ｉ _２（ｔ），ｃ^ｉ _１（ｔ）を出力し、状態がＳ（ｔ＋１）に遷移する。現在の状態から次の状態へのパスをブランチと呼んでいる。本実施の形態では，６４状態の各々に対して、１６通りの入力に対応するブランチが存在する。この様子を表したものが図６の状態遷移図（トレリス線図）である。通常の畳み込み符号の状態遷移図では各状態・各ブランチで出力が一つだけであるが、時空間トレリス符号の場合は、各状態・各ブランチで送信系統の数と同一数の出力がある。

第１の畳み込み符号化部１１３の出力ｃ^ｉ _２ｃ^ｉ _１及び第２の畳み込み符号化部１１４の出力ｃ^ｉ _４ｃ^ｉ _３は、１６−ＱＡＭマッピング部１１５に入力される。１６−ＱＡＭマッピング部１１５では、入力ビットをｃ^ｉ _４ｃ^ｉ _２ｃ^ｉ _３ｃ^ｉ _１のように並び替え、図５に示すような１６−ＱＡＭのトレリス・マッピングを行い、複素数のシンボルｘ^ｉを出力する。

受信側では時空間トレリス符号の復号を行うが、これには通常ビタビ復号法による最尤系列復号を行う。時空間ビタビ復号器１９には、受信信号ｙ_ｒと伝搬路情報ｈ_ｒ=｛ｈ_ｒ１，ｈ_ｒ２・・・ｈ_ｒｍ｝が入力される。ここで、ｒ＝１〜ｎであり、ｈ_ｒｉは、受信信号ｙ_ｒと送信信号ｘ^ｉの間の応答を表す。時空間ビタビ復号器１９は、時空間トレリス符号化器１１によって決まる状態遷移図に基づいて最尤系列復号を行う。すなわち、状態ｕ、ブランチｖに対応する出力ｘ^ｉ（ｕ，ｖ）から、受信信号のレプリカｙ_ｒ’（ｕ，ｖ）を

により作成し、レプリカｙ_ｒ’（ｕ，ｖ）と実際の受信信号ｙ_ｒとの２乗ユークリッド距
離を

により求める。この2乗ユークリッド距離の和が最小になるブランチのつながりを探すことで最尤系列復号を行う。

図７は、本発明による時空間トレリス符号化器を用いた他のＭＩＭＯシステムのブロック図である。図７に示すＭＩＭＯシステムは、ＯＦＤＭと組み合わせて広帯域の信号伝送に適用したものである。

図７に示すＭＩＭＯシステムは、送信側において、時空間トレリス符号化器２１と、周波数マッピング部２２−１，２２−２，．．．，２２−ｍと、逆高速フーリエ変換（ＩＦＦＴ）部２３−１，２３−２，．．．，２３−ｍと、ガード付加部２４−１，２４−２，．．．，２４−ｍと、Ｄ−Ａ変換器２５−１，２５−２，．．．，２５−ｍと、送信機２６−１，２６−２，．．．，２６−ｍと、送信アンテナ２７−１，２７−２，．．．，２７−ｍとを具え、受信側において、受信アンテナ２８−１，２８−２，．．．，２８−ｎと、受信機２９−１，２９−２，．．．，２９−ｎと、Ａ−Ｄ変換器３０−１，３０−２，．．．，３０−ｎと、シンボル同期部３１−１，３１−２，．．．，３１−ｎと、ガード除去部３２−１，３２−２，．．．，３２−ｎと、高速フーリエ変換（ＦＦＴ）部３３−１，３３−２，．．．，３３−ｎと、伝搬路推定部３４−１，３４−２，．．．３４−ｎと、周波数デマッピング部３５−１，３５−２，．．．，３５−ｎと、時空間ビタビ復号器３６とを具える。なお、送信アンテナ２７−１，２７−２，．．．，２７−ｍと、受信アンテナ２８−１，２８−２，．．．，２８−ｎとの間には、ＭＩＭＯ伝搬路３７が存在する。

以下ではシングルキャリアの実施例に対して新たに加わった要素の動作についてのみ述べる。送信側では、時空間トレリス符号化器２１の出力である送信シンボルｘ^１，ｘ^２，．．，ｘ^ｍを、周波数マッピング部２２−１，２２−２，．．．，２２−ｍで周波数軸上に並べ、ＯＦＤＭのサブキャリアに割り当てる。ＩＦＦＴ部２３−１，２３−２，．．．，２３−ｍは逆フーリエ変換を行って周波数軸の信号を時間軸の信号に変換する。ガード付加部２４−１，２４−２，．．．，２４−ｍは、ＩＦＦＴ部２３−１，２３−２，．．．，２３−ｍ出力の後ろの部分を前にコピーしてガードインターバルとして付加し、出力をＤ−Ａ変換器３０−１，３０−２，．．．，３０−ｍに供給する。

受信側では、シンボル同期部３１−１，３１−２，．．．，３１−ｎは、Ａ−Ｄ変換器３０−１，３０−２，．．．，３０−ｎからデジタル信号が供給され、ガードインターバルの信号が繰り返されることを利用してＯＦＤＭシンボルの先頭を検出する。ガード除去部３２−１，３２−２，．．．，３２−ｎでは、ガードインターバルを除去し、ＦＦＴ部３３−１，３３−２，．．．，３３−ｎでフーリエ変換を行って時間軸の信号を周波数軸の信号に変換する。周波数デマッピング部３５−１，３５−２，．．．，３５−ｎでは、周波数軸上に並べられているＦＦＴ部の出力と伝搬路推定部３４−１，３４−２，．．．，３４−ｎで推定した伝搬路情報を元の系列の並びに戻し、時空間ビタビ復号器３６に供給する。

本発明を送信２系統、受信２系統のＭＩＭＯシステムに適用して有相関ライスフェージング環境でシミュレーションした結果の一例を、図８に示す。同一条件で行ったＳＩＳＯ（１対１の伝送）、時空間ブロック符号であるAlamouti符号及び従来の１６状態と６４状態の時空間トレリス符号についてもあわせてプロットしてある。

図８より、本発明が従来の６４状態の時空間トレリス符号と同一レベルの誤り率特性を示すことがわかる。さらに、符号化器に入力されるビットごと（ｂ_１〜ｂ_４）の誤り率特性を図９に示す。図９から、本発明の時空間トレリス符号化器では、ビットごとの誤り率に偏りのない特性が実現できていることがわかる。

以上説明したように、本発明によれば、フェージング環境で誤り率特性の優れた６４状態の１６−ＱＡＭの時空間トレリス符号化器を実現することができ、移動しながら途切れずに限られた周波数帯域の中で高ビットレートの情報をリアルタイムに伝送する必要があるアプリケーションにおいて多大な効果を発揮する。

本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。例えば、優れた誤り率特性を得るための乗算係数（ｇ^ｉ _１０，ｇ^ｉ _１１，ｇ^ｉ _１２，ｇ^ｉ _２０，ｇ^ｉ _２１，ｇ^ｉ _２２），（ｇ^ｉ _３０，ｇ^ｉ _３１，ｇ^ｉ _４０，ｇ^ｉ _４１）の組み合わせとして、別例として前述したように、上記実施の形態で挙げた組み合わせ以外の組み合わせを好適に用いることができる。

また、図１及び図７のＭＩＭＯシステムにおいて、Ｄ−Ａ変換の前にデジタル直交変調し及び／又は中間周波数をＡ−Ｄ変換した後にデジタル直交復調することもできる。さらに、図１及び図７のＭＩＭＯシステムに外符号やインターリーブのブロックを加えることによって誤り率特性を更に改善することもできる。

本発明による時空間トレリス符号化器を用いたＭＩＭＯシステムのブロック図である。 本発明による時空間トレリス符号化器の実施の形態のブロック図である。 図２の第１の畳み込み符号化器を詳細に示すブロック図である。 図２の第２の畳み込み符号化器を詳細に示すブロック図である。 トレリス・マッピングを説明する図である。 状態遷移図を説明する図である。 本発明による時空間トレリス符号化器を用いた他のＭＩＭＯシステムのブロック図である。 本発明及び従来のビット誤り率のシミュレーション結果である。 本発明及び従来の入力ビットごとのビット誤り率のシミュレーション結果である。 従来の１６−ＱＡＭの時空間トレリス符号化器のブロック図である。 図１０の畳み込み符号化部を詳細に示すブロック図である。

符号の説明

１−１，１−２，．．．，１−ｍ，１１１−１，１１１−２，．．．，１１１−ｍ 送信系統ブロック
２，１１２ シリアル・パラレル変換部
３，１１３，１１４ 畳み込み符号化部
４，１１５ １６−ＱＡＭマッピング部
５−１，５−２，５−３，５−４，５−５，５−６，５−７，５−８，．．．，５−Ｊ
−３，５−Ｊ−２，５−Ｊ−１，５−Ｊ，１２１−１，１２１−２，１２１−３，１２１
−４，１３１−１，１３１−２ レジスタ
６−１，６−２，６−３，６−４，６−５，６−６，６−７，６−８，．．．，６−Ｌ
−３，６−Ｌ−２，６−Ｌ−１，６−Ｌ，１２２−１，１２２−２，１２２−３，１２２
−４，１２２−５，１２２−６，１３２−１，１３２−２，１３２−３，１３２−４ 乗算器
７ モジュロ１６加算器
１１，２１ 時空間トレリス符号化器
１２−１，１２−２，．．．，１２−ｍ，２５−１，２５−２，．．．，２５−ｍ Ｄ−Ａ変換器
１３−１，１３−２，．．．，１３−ｍ，２６−１，２６−２，．．．，２６−ｍ 送信機
１４−１，１４−２，．．．，１４−ｍ，２７−１，２７−２，．．．，２７−ｍ 送信アンテナ
１５−１，１５−２，．．．，１５−ｎ，２８−１，２８−２，．．．，２８−ｎ 受信アンテナ
１６−１，１６−２，．．．，１６−ｎ，２９−１，２９−２，．．．，２９−ｎ 受信機
１７−１，１７−２，．．．，１７−ｎ，３０−１，３０−２，．．．，３０−ｎ Ａ−Ｄ変換器
１８−１，１８−２，．．．，１８−ｎ，３４−１，３４−２，．．．，３４−ｎ 伝搬路推定部
１９，３６ 時空間ビタビ復号器
２０，３７ ＭＩＭＯ伝搬路
２２−１，２２−２，．．．，２２−ｍ 周波数マッピング部
２３−１，２３−２，．．．，２３−ｍ 逆高速フーリエ変換（ＩＦＦＴ）部
２４−１，２４−２，．．．，２４−ｍ ガード付加部
３１−１，３１−２，．．．，３１−ｎ シンボル同期部
３２−１，３２−２，．．．，３２−ｎ ガード除去部
３３−１，３３−２，．．．，３３−ｎ 高速フーリエ変換（ＦＦ Ｔ）部
３５−１，３５−２，．．．，３５−ｎ 周波数デマッピング部
１２３，１３３ モジュロ４加算器

Claims (1)

1. ＭＩＭＯシステムに適用される時空間トレリス符号化器であって、ｍ個の送信系統から構成され、ｉ番目の送信系統（ｍを２以上の自然数とし、ｉを１とｍとの間の自然数とする。）が、
   第１入力ビット、第２入力ビット、第３入力ビット及び第４入力ビットが直列に入力され、前記第１入力ビット、第２入力ビット、第３入力ビット及び第４入力ビットを並列変換して出力する直列・並列変換手段と、
   送信系統ごとに設定された第１乗算係数を前記第１入力ビットに乗算する第１乗算器と、前記第１入力ビットの１シンボル前の値を保持する第１レジスタと、送信系統ごとに設定された第２乗算係数を前記第１レジスタに保持された第１入力ビットに乗算する第２乗算器と、前記第１入力ビットの２シンボル前の値を保持する第２レジスタと、送信系統ごとに設定された第３乗算係数を前記第２レジスタに保持された第１入力ビットに乗算する第３乗算器と、送信系統ごとに設定された第４乗算係数を前記第２入力ビットに乗算する第４乗算器と、前記第２入力ビットの１シンボル前の値を保持する第３レジスタと、送信系統ごとに設定された第５乗算係数を前記第３レジスタに保持された第２入力ビットに乗算する第５乗算器と、前記第２入力ビットの２シンボル前の値を保持する第４レジスタと、送信系統ごとに設定された第６乗算係数を前記第４レジスタに保持された第２入力ビットに乗算する第６乗算器と、前記第１乗算器の乗算結果、前記第２乗算器の乗算結果、前記第３乗算器の乗算結果、前記第４乗算器の乗算結果、前記第５乗算器の乗算結果及び前記第６乗算器の乗算結果を加算した結果を４で除算した余りを第１出力ビット及び第２出力ビットとして出力する第１モジュロ４加算器とを有し、第１式
   ｃ^ｉ _１（ｔ）＋２×ｃ^ｉ _２（ｔ）
   ＝（ｂ_１（ｔ）×ｇ^ｉ _１０＋ｂ_１（ｔ−１）×ｇ^ｉ _１１＋ｂ_１（ｔ−２）×ｇ^ｉ _１２
   ＋ｂ_２（ｔ）×ｇ^ｉ _２０＋ｂ_２（ｔ−１）×ｇ^ｉ _２１＋ｂ_２（ｔ−２）×ｇ^ｉ _２２）ｍｏｄ４
   ｔ：時刻
   ｂ_１（ｔ），ｂ_１（ｔ−１），ｂ_１（ｔ−２）：第１入力ビット
   ｂ_２（ｔ），ｂ_２（ｔ−１），ｂ_２（ｔ−２）：第２入力ビット
   ｃ^ｉ _１（ｔ）：第１出力ビット
   ｃ^ｉ _２（ｔ）：第２出力ビット
   ｇ^ｉ _１０：第１乗算係数
   ｇ^ｉ _１１：第２乗算係数
   ｇ^ｉ _１２：第３乗算係数
   ｇ^ｉ _２０：第４乗算係数
   ｇ^ｉ _２１：第５乗算係数
   ｇ^ｉ _２２：第６乗算係数
   に従った畳み込み符号化を行う第１畳み込み符号化手段と、
   送信系統ごとに設定された第７乗算係数を前記第３入力ビットに乗算する第７乗算器と、前記第３入力ビットの１シンボル前の値を保持する第５レジスタと、送信系統ごとに設定された第８乗算係数を前記第５レジスタに保持された第３入力ビットに乗算する第８乗算器と、送信系統ごとに設定された第９乗算係数を前記第４入力ビットに乗算する第９乗算器と、前記第４入力ビットの１シンボル前の値を保持する第６レジスタと、送信系統ごとに設定された第１０乗算係数を前記第６のレジスタに保持された第４入力ビットに乗算する第１０乗算器と、前記第７乗算器の乗算結果、前記第８乗算器の乗算結果、前記第９乗算器の乗算結果及び前記第１０乗算器の乗算結果を加算した結果を４で除算した余りを第３出力ビット及び第４出力ビットとして出力する第２モジュロ４加算器とを有し、第２式
   ｃ^ｉ _３（ｔ）＋２×ｃ^ｉ _４（ｔ）
   ＝（ｂ_３（ｔ）×ｇ^ｉ _３０＋ｂ_３（ｔ−１）×ｇ^ｉ _３１
   ＋ｂ_４（ｔ）×ｇ^ｉ _４０＋ｂ_４（ｔ−１）×ｇ^ｉ _４１）ｍｏｄ４
   ｔ：時刻
   ｂ_３（ｔ），ｂ_３（ｔ−１）：第３入力ビット
   ｂ_４（ｔ），ｂ_４（ｔ−１）：第４入力ビット
   ｃ^ｉ _３（ｔ）：第３出力ビット
   ｃ^ｉ _４（ｔ）：第４出力ビット
   ｇ^ｉ _３０：第７乗算係数
   ｇ^ｉ _３１：第８乗算係数
   ｇ^ｉ _４０：第９乗算係数
   ｇ^ｉ _４１：第１０乗算係数
   に従った畳み込み符号化を行う第２畳み込み符号化手段と、
   前記第１出力ビット、第２出力ビット、第３出力ビット及び第４出力ビットが入力され、上位から順に前記第４出力ビット、前記第２出力ビット、前記第３出力ビット、及び前記第１出力ビットの順に並び替えて１６−ＱＡＭのトレリス・マッピングを行うマッピング手段と、
   を具えることを特徴とする時空間トレリス符号化器。

Images