JP5072331B2 - 表面実装水晶発振器の製造方法 - Google Patents

表面実装水晶発振器の製造方法 Download PDF

Info

Publication number
JP5072331B2
JP5072331B2 JP2006319173A JP2006319173A JP5072331B2 JP 5072331 B2 JP5072331 B2 JP 5072331B2 JP 2006319173 A JP2006319173 A JP 2006319173A JP 2006319173 A JP2006319173 A JP 2006319173A JP 5072331 B2 JP5072331 B2 JP 5072331B2
Authority
JP
Japan
Prior art keywords
terminal
standby
region
container body
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006319173A
Other languages
English (en)
Other versions
JP2008135875A (ja
Inventor
俊勝 幕田
漢東 厳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2006319173A priority Critical patent/JP5072331B2/ja
Publication of JP2008135875A publication Critical patent/JP2008135875A/ja
Application granted granted Critical
Publication of JP5072331B2 publication Critical patent/JP5072331B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明はスタンバイ端子が選択される表面実装水晶発振器(以下、表面実装発振器とする)を技術分野とし、特にスタンバイ端子の識別を容易にして混入等を防止して生産性を高めた表面実装発振器の製造方法に関する。
(発明の背景)
表面実装発振器は小型・軽量であることから携帯型の電子機器に周波数の基準源として内蔵される。これらの内の、クロック源としての表面実装発振器では、一般に、外部信号によって発振器の動作をオン・オフして省電力化を計るスタンバイ端子が設けられる。これらの場合、ユーザーによってはスタンバイ端子の位置が異なることから、メーカーではスタンバイ端子となる端子を2個設けていずれか一方を選択する。
(従来技術の一例)
第3図は一従来例を説明する表面実装発振器の図で、同図(a)は断面図、同図(b)はカバーを除く平面図、同図(c)は底面図である。
表面実装発振器は容器本体1内にICチップ2と水晶片3とを収容し、カバー4を被せて密閉封入する。容器本体1は凹状として内壁段部を有する積層セラミックからなる。容器本体1の内底面にはICチップ2がダイボンディングされるアースパターン5を有し、長さ方向の一端側の内壁段部には図示しない水晶端子を、幅方向の両端側の内壁段部には回路端子を有する。但し、幅方向の内壁段部は長さ方向の内壁段部よりも高さが低い。
容器本体1の外底面には、図示しない導電路によって回路端子と電気的に接続した実装端子6を有する。実装端子6は計6個として、電源Vcc、アースG、2つの差動出力端子V1、V2、スタンバイ端子Sとして一方が選択される第1端子S1及び第2端子S2からなる。これらの実装端子6の配置等はディファクトスタンダード(既成規格)として共通化されている。そして、一般には、角部に配置された第1端子S1に切欠部7を設けて、各実装端子6の位置を認識する。
ICチップ2はPECL(Positive Emitter coupled Logic)またはLVDS(Low Voltage Differential Signal)からなり、回路機能面に図示しないIC端子を有する。IC端子は水晶端子及び実装端子6に対応した、電源Vcc、アースG、2つの差動出力端子V1、V2、スタンバイ端子Sを有し、ワイヤーボンディングの金線8によって回路端子と電気的に接続する。IC端子端子中のスタンバイ端子Sは図示しない積層面の導電路によって、実装端子6中のスタンバイ端子Sとしていずれか一方が機能する第1端子S1又は第2端子S2に接続する。
水晶片3は両主面に図示しない励振電極を有し、一端部両側に引出電極を延出する。引出電極の延出した一端部両側は、容器本体1における一端側の内壁段部の水晶端子に導電性接着剤9によって固着される。
このようなものでは、ユーザーの仕様によって第1端子S1又は第2端子S2をスタンバイ端子Sとする。この場合、メーカーは予め在庫して管理された2種の容器本体1から、ユーザーの仕様に基づき、例えば角部の第1端子S1をスタンバイ端子Sとした容器本体1を選択して、ICチップ2や水晶片3を搭載して密閉封入後の検査工程等を経て表面実装発振器を完成する。
特開2003−273650号公報
(従来技術の問題点)
しかしながら、上記構成の表面実装発振器では、第1端子S1又は第2端子S2のうちの一方を積層面を経て結線されたスタンバイ端子Sとするのみで、容器本体1の内底面上に露出した回路パターン及び外底面の実装端子6は外観的に全く同一となる。これにより、スタンバイ端子Sを第1端子S1としたものと第2端子S2としたものとの区別ができないことから、次の問題があった
例えばスタンバイ端子Sを第1端子S1とする製造ライン上に、スタンバイ端子Sを第2端子S2とする容器本体1が誤って混入した場合でも、ICチップ2や水晶片3は同じように固着され、検査工程に搬送される。そして、例えばスタンバイ端子Sとして機能する第1端子S1(又は第2端子S2)にプローブを当接すべきところを、第2端子S2(又は第1端子S1)に当接する。
この場合、第2端子S2はスタンバイ端子Sではないので例えば外部信号(オン)を印加しても、発振器は動作しない。したがって、不良と判断される。また、表面実装発振器を完成後の外観検査工程においても混入があっても、実装端子6の配置等から外観上では区別できないので、そのまま出荷されてユーザー側で判明する。
これらのことから、例えば第1端子S1と第2端子S2とを例えば積層面内で共通接続していずれでもスタンバイ端子Sとして機能させることが考えられる。しかし、この場合には、ユーザー側で例えば第1端子S1(又は第2端子S2)をスタンバイ端子Sとして、第2端子S2(又は第1端子S1)をアース電位に接地してしまうおそれがあった。
(発明の目的)
本発明はスタンバイ端子を確実に認識して、第1端子又は第2端子をスタンバイ端子としたものの混入を防止し、生産性及び信頼性を高めた表面実装発振器の製造方法を提供することを目的とする。
本発明は、特許請求の範囲(請求項1)に示したように、実装端子を外底面に有する容器本体内にICチップと水晶片を収容するとともに、前記実装端子は少なくともいずれか一方が選択されてスタンバイ端子として機能する第1端子と第2端子を備え、前記第1端子には前記実装端子の配置認識用の切欠部を設けてなる表面実装用水晶発振器の製造方法において、前記第1端子の切欠部は、前記第1端子の異なる位置となる第1領域と第2領域に形成され、前記切欠部が前記第1領域に形成された場合は前記第1端子がスタンバイ端子として選択されたことを明示し、前記切欠部が第2領域に形成された場合は前記第2端子がスタンバイ端子として選択されたことを明示して、前記第1端子又は前記第2端子をスタンバイ端子として識別した構成とする。
このような製造方法(識別方法)であれば、第1端子に設ける位置認識用の切欠部の領域(位置)によって、スタンバイ端子が第1端子であるか第2端子であるかを識別できる。したがって、製造ライン上に設けた例えば画像処理による識別装置によって、第1端子又は第2端子のうちのいずれがスタンバイ端子であるかを確実に認識できる。これにより、スタンバイ端子を第1端子としたものと第2端子としたものとの混入を防止できて、生産性を高められる。
(実施態様項)
本発明の請求項2では、請求項1において、前記容器本体は凹状として前記ICチップと水晶片とを収容してカバーを被せて密閉封入した後、前記第1端子の切欠部に設けられた前記第1領域と第2領域によって、前記第1端子又は第2端子をスタンバイ端子として認識し、前記第1端子又は第2端子が仕様通りのスタンバイ端子である場合は、前記第1端子又は第2端子にプローブを当接してスタンバイ機能を検査し、前記前記第1端子又は第2端子が仕様通りのスタンバイ端子でない場合は、当該表面実装水晶発振器を検査工程から除去する。
これにより、仕様通りのスタンバイ端子である第1端子又は第2端子のみを検査して、仕様外の表面実装発振器を検査工程から除去するので、スタンバイ端子が第1端子のものと第2端子のものとの混入を確実を防止できる。
同請求項3では、請求項1において、前記容器本体は凹状として前記ICチップと水晶片とを収容してカバーを被せて密閉封入した後、前記第1端子の切欠部に設けられた前記第1領域と第2領域によって、前記第1端子又は第2端子をスタンバイ端子として認識し、前記第1端子又は第2端子が仕様通りのスタンバイ端子であってもなくても、前記第1端子又は第2端子にプローブを当接してスタンバイ機能を検査し、その後、前記切欠部の前記第1領域と第2領域によって仕様外の表面実装発振器を除去する。
これにより、スタンバイ端子となる第1端子又は第2端子を認識して検査するので、従来のようにスタンバイ端子ではない第1端子又は第2端子にプローブを当接することがない。したがって、スタンバイ端子の機能を確実に検査できる。そして、検査後に、切欠部の第1領域と第2の領域によって仕様外の表面実装発振器を除去しながら、例えば出荷用の電子部品用リールに券回するので、仕様外のものが混入することもない。この場合、最終工程でのみスタンバイ端子が第1端子か第2端子かを認識すればよいので、生産工程を短縮できる。
同請求項4では、請求項1において、前記ICチップの回路機能面とは反対面が固着される前記容器本体の内底面に形成されたアースパターンは、前記スタンバイ端子として機能する第1端子又は第2端子に対応して識別される形状とする。
これにより、製造ラインにおいて容器本体を搬送してICチップや水晶片を搭載する際、容器本体の表面側からスタンバイ端子が第1端子か第2端子かを認識できるので、容器本体の表裏(開口面と閉塞面)を反転する必要がない。したがって、認識作業を容易にする。
第1図(ab)は本発明の一実施形態を説明する表面実装発振器の底面図である。なお、前従来例と同一部分には同番号を付与してその説明は簡略又は省略する。
表面実装発振器は、凹状とした容器本体1にICチップ2と水晶片3を収容し、カバー4を被せて密閉封入する。具体的には、前述のように、容器本体1における内底面のアースパターン5上にICチップ2をダイボンディングしてワイヤーボンディングの金線8によって幅方向の両側の段部の回路端子に接続する。そして、容器本体1の長さ方向の一端側の段部に引出電極の延出した水晶片3の一端部両側を固着してなる(前第3図参照)。
容器本体1の外底面には、ここでも同様に、計6個の実装端子6が形成され、電源Vcc、アースG、2つの差動出力端子V1、V2、スタンバイ端子Sとして一方が選択される第1端子S1及び第2端子S2からなる。そして、本実施形態では、各実装端子6の配置認識用として第1端子S1に形成される切欠部7の位置を、スタンバイ端子Sが第1端子S1か第2端子S2かによって異なる領域にする。
ここでは、例えば第1端子S1がスタンバイ端子Sの場合は、従来例と同様に中心側に最も近い内側の角部を第1領域として切欠部7aを設ける「第1図(a)」。そして、第2端子S2がスタンバイ端子Sの場合は、第1角部とは反対側となる外側の角部を第2領域として切欠部7bを設ける。第1端子S1及び第2端子S2は、前述同様に容器本体1(底壁層)の積層面を経て、ICチップ2のスタンバイ端子がワイヤーボンディングによって接続する回路端子に接続する。
(製造工程)
このようなものでは、表面実装発振器の製造ラインにおいて、第1端子S1の切欠部7(ab)の位置(第1又は第2領域)によって、スタンバイ端子Sが第1端子S1か第2端子S2かを認識する。切欠部7(ab)の位置は、製造ライン中の必要箇所に配置された画像認識装置によって検出される。そして、例えば仕様では、第1端子S1がスタンバイ端子Sである場合、スタンバイ端子Sが第2端子S2であることを示す外側の切欠部7bを認識したときは、これを製造ラインから除去する。
(第1製造例としての検査工程)
例えばICチップ2及び水晶片3を容器本体1内に収容してカバー4を被せて密閉封入した後の検査工程では、先ず、第1端子S1の切欠部7(ab)の位置(第1又は第2領域)によって、第1端子S1又は第2端子S2をスタンバイ端子Sとして認識する。次に、第1端子S1又は第2端子S2が仕様通りのスタンバイ端子Sである場合は、第1端子S1又は第2端子S2にプローブを当接してスタンバイ機能を検査する。
そして、第1端子S1又は第2端子S2が仕様通りのスタンバイ端子Sでない場合は、当該表面実装発振器を検査工程から除去する。これらの場合、スタンバイ機能以外の発振特性等が検査される。最後に、スタンバイ機能を含めた発振特性が正常な表面実装発振器を、例えば出荷用の電子部品用リールに券回する。
これにより、仕様通りのスタンバイ端子Sである第1端子S1又は第2端子S2のみを検査して、仕様外の表面実装発振器を検査工程から除去するので、スタンバイ端子Sが第1端子S1のものと第2端子S2のものとの混入を確実を防止できる。
(第2製造例としての検査工程)
あるいは、先ず、前述のように第1端子S1の切欠部7(ab)の位置(第1又は第2領域)によって、第1端子S1又は第2端子S2をスタンバイ端子Sとして認識する。次に、第1端子S1又は第2端子S2が仕様通りのスタンバイ端子Sであってもなくても、第1端子S1又は第2端子S2にプローブを当接してスタンバイ機能を検査する。
最後に、切欠部7の位置(第1と第2領域)によって分別する。例えばスタンバイ端子Sが仕様外の第2端子S2の表面実装発振器を除去しながら、スタンバイ端子Sが仕様通りの第1端子S1である表面実装発振器のみを出荷用の電子部品用リールに券回する。
これによれば、スタンバイ端子Sとなる第1端子S1又は第2端子S2を認識して検査するので、従来例のようにスタンバイ端子Sではない第1端子S1又は第2端子S2にプローブを当接することがない。したがって、第1端子S1又は第2端子S2のスタンバイ機能を確実に検査できる。
そして、検査後の電子部品用リールに券回時に、スタンバイ端子Sが仕様通りの第1端子S1である表面実装発振器のみを抽出するので、スタンバイ端子Sが第2端子S2である表面実装発振器が混入することもない。
(他の事項)
上記実施形態では第1端子S1の第1領域又は第2領域に切欠部7(ab)を設けてスタンバイ端子Sを認識したが、例えば第2図に示したように、容器本体1の底面に設けたアースパターン5の形状を異ならせ、スタンバイ端子Sが第1端子S1か第2端子S2であるかを認識することもできる。例えばスタンバイ端子Sが第1端子S1の場合は従来例通りの矩形状として、スタンバイ端子Sが第2端子S2の場合は突出部10を設ける。
このようにすれば、容器本体1にICチップ2と水晶片3を搭載する際の搬送中に、容器本体1の開口面側からスタンバイ端子Sが第1端子S1か第2端子S2かを認識できる。したがって、容器本体1の表裏を反転させることなく、認識作業を容易にする。
本発明の一実施形態を説明する表面実装発振器の底面図である。 本発明の他の実施形態を説明する表面実装発振器のカバーを除く平面図である。 一従来例を説明する表面実装発振器の図で、同図(a)は断面図、同図(b)はカバー4を除く平面図、同図(c)は底面図である。
符号の説明
1 容器本体、2 ICチップ、3 水晶片、4 カバー、5 アースパターン、6 実装端子、7 切欠部、8 金線、9 導電性接着剤、10 突出部。

Claims (2)

  1. 複数の実装端子を外底面に有する容器本体内にICチップと水晶片を収容するとともに、前記実装端子の内少なくともいずれかが選択されてスタンバイ端子として機能する第1端子と第2端子を備え、前記第1端子に前記実装端子の配置認識用の切欠部を設けてなる表面実装用水晶発振器の製造方法において、前記第1端子の切欠部前記外底面の中心に最も近い内側の角部を第1領域とした切欠部と、前記角部とは反対側となる外側の角部を第2領域とした切欠部とから構成され、前記切欠部が前記第1領域に形成された場合は前記第1端子がスタンバイ端子として選択され、また前記切欠部が前記第2領域に形成された場合は前記第2端子が前記スタンバイ端子として選択されことを明示して前記切欠部の形成位置により前記第1端子または前記第2端子を前記スタンバイ端子としてそれらの外観検査により識別することを特徴とする表面実装水晶発振器の製造方法。
  2. 請求項1において、前記ICチップの回路機能面とは反対面が固着される前記容器本体の内底面に形成されたアースパターン、前記スタンバイ端子として機能する前記第1端子また前記第2端子に対応して前記容器本体の表面側から前記スタンバイ端子として識別できる形状とした表面実装発振器の製造方法。
JP2006319173A 2006-11-27 2006-11-27 表面実装水晶発振器の製造方法 Expired - Fee Related JP5072331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006319173A JP5072331B2 (ja) 2006-11-27 2006-11-27 表面実装水晶発振器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006319173A JP5072331B2 (ja) 2006-11-27 2006-11-27 表面実装水晶発振器の製造方法

Publications (2)

Publication Number Publication Date
JP2008135875A JP2008135875A (ja) 2008-06-12
JP5072331B2 true JP5072331B2 (ja) 2012-11-14

Family

ID=39560424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006319173A Expired - Fee Related JP5072331B2 (ja) 2006-11-27 2006-11-27 表面実装水晶発振器の製造方法

Country Status (1)

Country Link
JP (1) JP5072331B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6131798B2 (ja) * 2013-09-18 2017-05-24 株式会社大真空 表面実装型圧電発振器
JP2017046159A (ja) * 2015-08-26 2017-03-02 日本電波工業株式会社 表面実装型水晶発振デバイス

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03150897A (ja) * 1989-11-07 1991-06-27 Matsushita Electric Ind Co Ltd 高周波機器
JP3479467B2 (ja) * 1999-03-16 2003-12-15 日本電波工業株式会社 水晶発振器
JP4284143B2 (ja) * 2003-09-26 2009-06-24 京セラ株式会社 圧電発振器
JP4692722B2 (ja) * 2004-01-29 2011-06-01 セイコーエプソン株式会社 電子部品用パッケージおよび電子部品
JP2005236775A (ja) * 2004-02-20 2005-09-02 Seiko Epson Corp 圧電デバイス用パッケージおよび圧電デバイスの製造方法
JP2006303919A (ja) * 2005-04-20 2006-11-02 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器

Also Published As

Publication number Publication date
JP2008135875A (ja) 2008-06-12

Similar Documents

Publication Publication Date Title
JP4799984B2 (ja) 表面実装用の温度補償水晶発振器
US7551040B2 (en) Surface mount crystal oscillator
US7768357B2 (en) Surface-mount type crystal oscillator
EP2034610A1 (en) Quartz crystal device including monitor electrode
US8031023B2 (en) Crystal oscillator for surface mounting
US8094463B2 (en) Crystal oscillator for surface mounting
JP2007274455A (ja) 表面実装用水晶発振器
JP5072331B2 (ja) 表面実装水晶発振器の製造方法
US7821347B2 (en) Surface-mount crystal oscillator
JP3895206B2 (ja) 発振器用シート基板及びこれを用いた表面実装用水晶発振器の製造方法
JP2008154114A (ja) 表面実装用の水晶発振器
JP5276773B2 (ja) 表面実装用の水晶発振器
JP2001007646A (ja) 圧電発振器
JP5286041B2 (ja) 表面実装用の水晶発振器
US7135938B2 (en) Surface-mount crystal oscillator
JP2007043462A (ja) 圧電発振器および電子機器
JP4894248B2 (ja) 電子デバイスの外部信号入力方法
JP7319088B2 (ja) 受発光装置
JP2009135562A (ja) 表面実装用の水晶発振器
JP2005065140A (ja) 表面実装用の水晶発振器
JP4441503B2 (ja) 表面実装用水晶発振器の製造方法
JP2010068061A (ja) 表面実装用水晶発振器
JP2009135574A (ja) 表面実装用の水晶発振器
JP2009065471A (ja) 表面実装用の水晶発振器
JP2009264847A (ja) 表面実装用水晶発振器における水晶振動子の特性測定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Ref document number: 5072331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees