JP5072254B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP5072254B2
JP5072254B2 JP2006109612A JP2006109612A JP5072254B2 JP 5072254 B2 JP5072254 B2 JP 5072254B2 JP 2006109612 A JP2006109612 A JP 2006109612A JP 2006109612 A JP2006109612 A JP 2006109612A JP 5072254 B2 JP5072254 B2 JP 5072254B2
Authority
JP
Japan
Prior art keywords
transistor
potential
electrode
emitting element
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006109612A
Other languages
Japanese (ja)
Other versions
JP2006317923A5 (en
JP2006317923A (en
Inventor
光明 納
太一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006109612A priority Critical patent/JP5072254B2/en
Publication of JP2006317923A publication Critical patent/JP2006317923A/en
Publication of JP2006317923A5 publication Critical patent/JP2006317923A5/ja
Application granted granted Critical
Publication of JP5072254B2 publication Critical patent/JP5072254B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、発光素子を用いた表示装置に関する。具体的には、マトリクス状に配置された複数の画素を有し、複数の画素の各々が発光素子を含むアクティブマトリクス型表示装置に関する。また、表示装置を用いた電子機器に関する。 The present invention relates to a display device using a light emitting element. Specifically, the present invention relates to an active matrix display device which includes a plurality of pixels arranged in a matrix and each of the plurality of pixels includes a light emitting element. Further, the present invention relates to an electronic device using the display device.

近年、自発光素子を用いた表示装置の研究開発が盛んに行われている。中でも、エレクトロルミネッセンス(Electro luminescence:EL)素子を代表とした発光素子を用いた表示装置は、ディスプレイ用途への実用化にむけ、研究開発が盛んに行われている。 In recent years, research and development of display devices using self-luminous elements have been actively conducted. In particular, a display device using a light-emitting element typified by an electroluminescence (EL) element has been actively researched and developed for practical use in display applications.

発光素子を用いた表示装置において、多階調の画像を表示する場合、アナログ駆動方式(アナログ階調方式)又はデジタル駆動方式(デジタル階調方式)の駆動方法が採用される。アナログ駆動方式とは、発光素子に流れる電流の大きさを連続的に制御して階調を得るという方式である。デジタル駆動方式とは、発光素子がオン状態(輝度がほぼ100%で発光している状態)と、オフ状態(輝度がほぼ0%、非発光状態)の2つの状態のみによって駆動するという方式である。 When a multi-tone image is displayed in a display device using a light emitting element, an analog driving method (analog gradation method) or a digital driving method (digital gradation method) is employed. The analog driving method is a method in which gradation is obtained by continuously controlling the magnitude of a current flowing through a light emitting element. The digital drive method is a method in which the light emitting element is driven only in two states, an on state (a state in which light is emitted with a luminance of almost 100%) and an off state (a luminance is almost 0%, in a non-light emitting state). is there.

デジタル駆動方式では、オン状態とオフ状態の2つの状態のみによって駆動するため、そのままでは2階調しか表示できない。従って、面積階調方式や時間階調方式といった、多階調を表示する駆動方法と組み合わせる方式がある。面積階調方式とは、画素内に副画素を設け、その副画素の点灯する面積の大小により階調表示を行う方法である(例えば、特許文献1参照)。また、時間階調方式とは、画素が点灯する期間の長さや、画素の点灯回数を制御して、階調を表現する方法である(例えば、特許文献2、特許文献3参照)。
特開平11−73158号公報 特開2001−5426号公報 特開2001−343933号公報
In the digital driving method, since driving is performed only in two states, an on state and an off state, only two gradations can be displayed as it is. Therefore, there is a method combined with a driving method for displaying multiple gradations such as an area gradation method or a time gradation method. The area gradation method is a method in which a subpixel is provided in a pixel, and gradation display is performed depending on the size of the lighted area of the subpixel (see, for example, Patent Document 1). The time gray scale method is a method of expressing a gray scale by controlling the length of a period during which a pixel is lit and the number of times the pixel is lit (see, for example, Patent Document 2 and Patent Document 3).
Japanese Patent Laid-Open No. 11-73158 JP 2001-5426 A JP 2001-343933 A

以下には、デジタル駆動方式を採用した表示装置の画素の構成の一例とその動作について説明する。なお、絶縁表面を有する基板上の薄膜トランジスタは、その構造から、ソース電極とドレイン電極の定義が困難である。従って、以下には、ソース電極、ドレイン電極の定義が特別に必要な場合を除き、ソース電極とドレイン電極の一方を第1の電極、他方を第2の電極と表記する。なお、一般的には、Nチャネル型トランジスタは、電位の低い側がソース電極、高い側がドレイン電極であり、Pチャネル型トランジスタは、電位の高い側がソース電極、低い側がドレイン電極である。 Hereinafter, an example of a pixel configuration of a display device adopting a digital driving method and an operation thereof will be described. Note that it is difficult to define a source electrode and a drain electrode in a thin film transistor over a substrate having an insulating surface because of its structure. Therefore, hereinafter, one of the source electrode and the drain electrode is referred to as a first electrode and the other is referred to as a second electrode, unless the definition of the source electrode and the drain electrode is particularly required. In general, an N-channel transistor has a source electrode on the low potential side and a drain electrode on the high side, and a P-channel transistor has a source electrode on the high potential side and a drain electrode on the low side.

画素210は、書き込み用トランジスタ203、駆動用トランジスタ205、発光素子206を有する(図12参照)。書き込み用トランジスタ203のゲート電極は、走査線202に接続され、第1の電極は信号線200に接続され、第2の電極は駆動用トランジスタ205のゲート電極に接続されている。駆動用トランジスタ205は、第1の電極が電源線201に接続され、第2の電極が発光素子206の第1の電極に接続されている。発光素子206の第2の電極は、電源207に接続されている。発光素子206は、第1の電極を陽極、第2の電極を陰極としてもよいし、その逆の構成としてもよい。その際、電流の向きが変わるため、適宜、電源線201や電源207の電位を設定する。 The pixel 210 includes a writing transistor 203, a driving transistor 205, and a light-emitting element 206 (see FIG. 12). The gate electrode of the writing transistor 203 is connected to the scanning line 202, the first electrode is connected to the signal line 200, and the second electrode is connected to the gate electrode of the driving transistor 205. The driving transistor 205 has a first electrode connected to the power supply line 201 and a second electrode connected to the first electrode of the light-emitting element 206. A second electrode of the light emitting element 206 is connected to a power source 207. In the light-emitting element 206, the first electrode may be an anode and the second electrode may be a cathode, or vice versa. At that time, since the direction of current changes, the potentials of the power supply line 201 and the power supply 207 are set as appropriate.

容量素子204は、駆動用トランジスタ205のゲート電極とソース電極の間の電圧(以下、Vgsと表記)を保持するために設けられている。容量素子204は、駆動用トランジスタ205のゲート電極と電源線201との間に設けてもよいし、駆動用トランジスタ205のゲート電極と、一定の電位に保たれた配線との間に設けてもよい。また、駆動用トランジスタ205のゲート電極とソース電極の間の電圧を保持するための容量素子204を設けず、駆動用トランジスタ205のVgsを保持するために、駆動用トランジスタ205のゲート電極とソース電極の間に寄生する寄生容量を用いてもよい。 The capacitor 204 is provided to hold a voltage between the gate electrode and the source electrode of the driving transistor 205 (hereinafter referred to as Vgs). The capacitor 204 may be provided between the gate electrode of the driving transistor 205 and the power supply line 201 or may be provided between the gate electrode of the driving transistor 205 and a wiring kept at a constant potential. Good. Further, the capacitor 204 for holding the voltage between the gate electrode and the source electrode of the driving transistor 205 is not provided, and the gate electrode and the source electrode of the driving transistor 205 are used to hold Vgs of the driving transistor 205. Parasitic capacitance that is parasitic between the two may be used.

電源線201と電源207は、それぞれ所定の電位に保たれており、互いに電位差を有する。電源線201は一定の電位に保たれている。電源207に接続された発光素子206の第2の電極は、一定の電位に保たれている。 The power supply line 201 and the power supply 207 are each kept at a predetermined potential and have a potential difference from each other. The power supply line 201 is kept at a constant potential. The second electrode of the light-emitting element 206 connected to the power source 207 is kept at a constant potential.

走査線202を介して入力される信号により書き込み用トランジスタ203がオンになると、信号線200を介してビデオ信号が駆動用トランジスタ205のゲート電極に入力される。ビデオ信号の電位と電源線201の電位の電位差が、駆動用トランジスタ205のVgsとなる。Vgsの値により駆動用トランジスタ205がオンすると、発光素子206に電流が供給され、発光素子206は発光する。一方、Vgsの値により駆動用トランジスタ205がオフすると、発光素子206には電流が供給されず、発光素子206は非発光となる。駆動用トランジスタ205のVgsは、画素210に次のビデオ信号が入力されるまで、容量素子204により、一定の期間保持される。 When the writing transistor 203 is turned on by a signal input through the scanning line 202, a video signal is input to the gate electrode of the driving transistor 205 through the signal line 200. A potential difference between the potential of the video signal and the potential of the power supply line 201 becomes Vgs of the driving transistor 205. When the driving transistor 205 is turned on by the value of Vgs, a current is supplied to the light emitting element 206, and the light emitting element 206 emits light. On the other hand, when the driving transistor 205 is turned off by the value of Vgs, no current is supplied to the light emitting element 206 and the light emitting element 206 does not emit light. Vgs of the driving transistor 205 is held for a certain period by the capacitor 204 until the next video signal is input to the pixel 210.

発光素子206の発光、非発光は、駆動用トランジスタ205のオン、オフによって決定される。したがって、駆動用トランジスタ205のVgsは、駆動用トランジスタ205が確実にオン、オフする電位である必要があり、また、駆動用トランジスタ205のVgsは、一定の期間変動しないように保持される必要がある。 Light emission and non-light emission of the light emitting element 206 are determined by turning on and off the driving transistor 205. Therefore, Vgs of the driving transistor 205 needs to be a potential at which the driving transistor 205 is reliably turned on and off, and Vgs of the driving transistor 205 needs to be held so as not to fluctuate for a certain period. is there.

容量素子204は、駆動用トランジスタ205のVgsを保持するために設けられているが、高精細化に伴う画素210の微細化が進むと、十分な電荷量を保持する容量素子を形成する面積の確保は困難であった。また、画素210の微細化の度合いによっては、容量素子204を設ける面積を確保できず、駆動用トランジスタ205の寄生容量を用いて、駆動用トランジスタ205のVgsを保持することがあった。 The capacitor 204 is provided in order to hold Vgs of the driving transistor 205. However, when the pixel 210 is miniaturized with high definition, the area of the capacitor element that holds a sufficient charge amount is increased. It was difficult to secure. Further, depending on the degree of miniaturization of the pixel 210, the area where the capacitor element 204 is provided cannot be secured, and Vgs of the driving transistor 205 may be held using the parasitic capacitance of the driving transistor 205.

容量素子204の容量値が不十分であったり、書き込み用トランジスタ203にリーク電流が生じたりすると、駆動用トランジスタ205のゲート電極の電位が徐々に変動することがあった。特に画素210が黒を表示する場合、駆動用トランジスタ205のゲート電極のわずかな電位の変動により、駆動用トランジスタ205が完全にオフせず、発光素子206にわずかな電流が流れて、発光素子206に微発光(以下黒浮きと表記)が生じてしまうことがあった。黒浮きは、認識されやすい表示不良であり、大きな問題であった。 When the capacitance value of the capacitor 204 is insufficient or a leakage current is generated in the writing transistor 203, the potential of the gate electrode of the driving transistor 205 may gradually vary. In particular, when the pixel 210 displays black, the driving transistor 205 is not completely turned off due to a slight change in the potential of the gate electrode of the driving transistor 205, and a slight current flows through the light emitting element 206. In some cases, light emission (hereinafter referred to as black float) may occur. Black floating is a display defect that is easily recognized and was a major problem.

上述の実情を鑑み、本発明は、発光素子の発光、非発光をより正確に制御することができる表示装置、電子機器の提供を目的とする。また本発明は、発光素子の発光、非発光をより正確に制御するために、駆動用トランジスタを確実にオン、オフすることができる表示装置、電子機器の提供を目的とする。 In view of the above circumstances, an object of the present invention is to provide a display device and an electronic apparatus that can more accurately control light emission and non-light emission of a light emitting element. It is another object of the present invention to provide a display device and an electronic apparatus that can reliably turn on and off a driving transistor in order to more accurately control light emission and non-light emission of a light emitting element.

本発明は、駆動用トランジスタのゲート電極に、所望の期間、常に一定の電位を印加する補償回路を設けた表示装置を提供する。補償回路を設けることにより、駆動用トランジスタのゲート電極の電位の変動を防止することができる。従って、特に黒表示の場合に表示不良として認識されやすい黒浮きの発生を抑制し、発光素子の発光、非発光をより正確に制御する。 The present invention provides a display device in which a compensation circuit that constantly applies a constant potential to a gate electrode of a driving transistor for a desired period is provided. By providing the compensation circuit, fluctuations in the potential of the gate electrode of the driving transistor can be prevented. Therefore, the occurrence of black floating that is easily recognized as a display defect particularly in the case of black display is suppressed, and light emission and non-light emission of the light emitting element are controlled more accurately.

具体的には、発光素子が発光の場合と非発光の場合とで、発光素子の陽極と陰極の間の電圧値は異なる。本発明は、このときの電圧値を活用して、発光素子が発光の場合には、駆動用トランジスタのゲート電極の電位はその電位を維持するようにし、発光素子が非発光の場合には駆動用トランジスタのゲート電極の電位を確実にオフする電位を印加し続けることのできる表示装置を提供する。 Specifically, the voltage value between the anode and the cathode of the light emitting element differs depending on whether the light emitting element emits light or not. The present invention makes use of the voltage value at this time so that when the light emitting element emits light, the potential of the gate electrode of the driving transistor is maintained, and when the light emitting element does not emit light, the driving is performed. Provided is a display device capable of continuing to apply a potential for reliably turning off the potential of the gate electrode of the transistor for use.

本発明の表示装置は、第1のトランジスタと、第2のトランジスタ(駆動用トランジスタに相当)と、発光素子と、第2のトランジスタのゲート電極と電源線の導通を制御する回路(補償回路に相当)とを含む画素を複数有する。 The display device of the present invention includes a first transistor, a second transistor (corresponding to a driving transistor), a light emitting element, and a circuit that controls conduction between a gate electrode of the second transistor and a power supply line (in a compensation circuit). A plurality of pixels.

上記構成の表示装置において、第1のトランジスタのゲート電極は走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第2のトランジスタのゲート電極と電気的に接続されている。第2のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第1の電極と電気的に接続されている。発光素子の第2の電極は一定の電位に保たれている。回路は、発光素子の第1の電極の電位と走査線の電位により、導通又は非導通になる。電源線の電位は、前記発光素子の第2の電極の電位と異なる電位に保たれている。 In the display device having the above structure, the gate electrode of the first transistor is electrically connected to the scan line, one of the source electrode and the drain electrode is electrically connected to the signal line, and the other of the source electrode and the drain electrode is the first electrode. It is electrically connected to the gate electrode of the second transistor. One of the source electrode and the drain electrode of the second transistor is electrically connected to the power supply line, and the other of the source electrode and the drain electrode is electrically connected to the first electrode of the light-emitting element. The second electrode of the light emitting element is kept at a constant potential. The circuit is turned on or off depending on the potential of the first electrode of the light-emitting element and the potential of the scan line. The potential of the power supply line is kept at a potential different from the potential of the second electrode of the light emitting element.

本発明の表示装置は、第1のトランジスタと、第2のトランジスタ(駆動用トランジスタに相当)と、発光素子と、第2のトランジスタのゲート電極と電源線の導通を制御する回路(補償回路に相当)と、第2のトランジスタのゲート電極と第2の走査線の導通を制御する制御素子とを含む画素を複数有する。 The display device of the present invention includes a first transistor, a second transistor (corresponding to a driving transistor), a light emitting element, and a circuit that controls conduction between a gate electrode of the second transistor and a power supply line (in a compensation circuit). And a plurality of pixels including a gate electrode of the second transistor and a control element for controlling conduction of the second scan line.

上記構成の表示装置において、第1のトランジスタのゲート電極は第1の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第2のトランジスタのゲート電極と電気的に接続されている。第2のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第1の電極と電気的に接続されている。発光素子の第2の電極は一定の電位に保たれている。回路は、発光素子の第1の電極の電位と第1の走査線の電位により、導通又は非導通になる。制御素子は、第2の走査線の電位に基づき、導通又は非導通になる。電源線と第2の走査線の電位は、第2のトランジスタをオフにする電位に保たれている。 In the display device having the above structure, the gate electrode of the first transistor is electrically connected to the first scan line, one of the source electrode and the drain electrode is electrically connected to the signal line, and the source electrode and the drain electrode are connected to each other. The other is electrically connected to the gate electrode of the second transistor. One of the source electrode and the drain electrode of the second transistor is electrically connected to the power supply line, and the other of the source electrode and the drain electrode is electrically connected to the first electrode of the light-emitting element. The second electrode of the light emitting element is kept at a constant potential. The circuit is turned on or off depending on the potential of the first electrode of the light-emitting element and the potential of the first scan line. The control element is turned on or off based on the potential of the second scan line. The potentials of the power supply line and the second scanning line are kept at a potential for turning off the second transistor.

また、上記構成の表示装置において、第1のトランジスタのゲート電極は第1の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第2のトランジスタのゲート電極と電気的に接続されている。第2のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第1の電極と電気的に接続されている。発光素子の第2の電極は一定の電位に保たれている。回路は、発光素子の第1の電極の電位と第1の走査線の電位と第2の走査線の電位により、導通又は非導通になる。制御素子は、第2の走査線の電位に基づき、導通又は非導通になる。電源線と第2の走査線の電位は、第2のトランジスタをオフにする電位に保たれている。 In the display device having the above structure, the gate electrode of the first transistor is electrically connected to the first scan line, one of the source electrode and the drain electrode is electrically connected to the signal line, and the source electrode and the drain are connected. The other electrode is electrically connected to the gate electrode of the second transistor. One of the source electrode and the drain electrode of the second transistor is electrically connected to the power supply line, and the other of the source electrode and the drain electrode is electrically connected to the first electrode of the light-emitting element. The second electrode of the light emitting element is kept at a constant potential. The circuit is turned on or off depending on the potential of the first electrode of the light-emitting element, the potential of the first scan line, and the potential of the second scan line. The control element is turned on or off based on the potential of the second scan line. The potentials of the power supply line and the second scanning line are kept at a potential for turning off the second transistor.

本発明の表示装置は、第1のトランジスタと、第2のトランジスタ(駆動用トランジスタに相当)と、発光素子と、第2のトランジスタのゲート電極と電源線の導通を制御する回路(補償回路に相当)と、第2のトランジスタのソース電極とドレイン電極の一方と電源線の導通を制御する制御素子を含む画素を複数有する。 The display device of the present invention includes a first transistor, a second transistor (corresponding to a driving transistor), a light emitting element, and a circuit that controls conduction between a gate electrode of the second transistor and a power supply line (in a compensation circuit). And a plurality of pixels including a control element that controls conduction between one of the source electrode and the drain electrode of the second transistor and the power supply line.

上記構成の表示装置において、第1のトランジスタのゲート電極は第1の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第2のトランジスタのゲート電極と電気的に接続されている。第2のトランジスタのソース電極とドレイン電極の一方は前記制御素子を介して電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第1の電極と電気的に接続されている。発光素子の第2の電極は一定の電位に保たれている。回路は、発光素子の第1の電極の電位と第1の走査線の電位により、導通又は非導通になる。制御素子は、第2の走査線の電位により、導通又は非導通になる。電源線の電位は、前記発光素子の第2の電極の電位と異なる電位に保たれている。 In the display device having the above structure, the gate electrode of the first transistor is electrically connected to the first scan line, one of the source electrode and the drain electrode is electrically connected to the signal line, and the source electrode and the drain electrode are connected to each other. The other is electrically connected to the gate electrode of the second transistor. One of the source electrode and the drain electrode of the second transistor is electrically connected to the power supply line through the control element, and the other of the source electrode and the drain electrode is electrically connected to the first electrode of the light emitting element. Yes. The second electrode of the light emitting element is kept at a constant potential. The circuit is turned on or off depending on the potential of the first electrode of the light-emitting element and the potential of the first scan line. The control element is turned on or off depending on the potential of the second scan line. The potential of the power supply line is kept at a potential different from the potential of the second electrode of the light emitting element.

本発明の表示装置は、第1のトランジスタと、第2のトランジスタと、発光素子と、第3のトランジスタと、第4のトランジスタとを含む画素を複数有する。第1のトランジスタのゲート電極は走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第2のトランジスタのゲート電極と第3のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第2のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第1の電極と第3のトランジスタのゲート電極と電気的に接続されている。発光素子の第2の電極は一定の電位に保たれている。第3のトランジスタのソース電極とドレイン電極の他方は、第4のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第4のトランジスタのゲート電極は走査線と電気的に接続され、ソース電極とドレイン電極の他方は電源線と電気的に接続されている。電源線の電位は、第2のトランジスタをオフにする電位に保たれている。 The display device of the present invention includes a plurality of pixels each including a first transistor, a second transistor, a light emitting element, a third transistor, and a fourth transistor. The gate electrode of the first transistor is electrically connected to the scan line, one of the source electrode and the drain electrode is electrically connected to the signal line, and the other of the source electrode and the drain electrode is connected to the gate electrode of the second transistor. One of the source electrode and the drain electrode of the third transistor is electrically connected. One of the source electrode and the drain electrode of the second transistor is electrically connected to the power supply line, and the other of the source electrode and the drain electrode is electrically connected to the first electrode of the light-emitting element and the gate electrode of the third transistor. Has been. The second electrode of the light emitting element is kept at a constant potential. The other of the source electrode and the drain electrode of the third transistor is electrically connected to one of the source electrode and the drain electrode of the fourth transistor. The gate electrode of the fourth transistor is electrically connected to the scan line, and the other of the source electrode and the drain electrode is electrically connected to the power supply line. The potential of the power supply line is kept at a potential for turning off the second transistor.

本発明の表示装置は、第1のトランジスタと、第2のトランジスタと、発光素子と、第3のトランジスタと、第4のトランジスタと、制御素子とを含む画素を複数有する。第1のトランジスタのゲート電極は第1の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第2のトランジスタのゲート電極と第3のトランジスタのソース電極とドレイン電極の一方と制御素子の一方の端子と電気的に接続されている。第2のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第1の電極と第3のトランジスタのゲート電極と電気的に接続されている。発光素子の第2の電極は一定の電位に保たれている。第3のトランジスタのソース電極とドレイン電極の他方は、第4のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第4のトランジスタのゲート電極は第1の走査線と電気的に接続され、ソース電極とドレイン電極の他方は電源線と電気的に接続されている。制御素子の他方の端子は第2の走査線に接続されている。電源線と第2の走査線の電位は、第2のトランジスタをオフにする電位に保たれている。 The display device of the present invention includes a plurality of pixels each including a first transistor, a second transistor, a light emitting element, a third transistor, a fourth transistor, and a control element. The gate electrode of the first transistor is electrically connected to the first scan line, one of the source electrode and the drain electrode is electrically connected to the signal line, and the other of the source electrode and the drain electrode is connected to the second transistor. The gate electrode, one of the source electrode and the drain electrode of the third transistor, and one terminal of the control element are electrically connected. One of the source electrode and the drain electrode of the second transistor is electrically connected to the power supply line, and the other of the source electrode and the drain electrode is electrically connected to the first electrode of the light-emitting element and the gate electrode of the third transistor. Has been. The second electrode of the light emitting element is kept at a constant potential. The other of the source electrode and the drain electrode of the third transistor is electrically connected to one of the source electrode and the drain electrode of the fourth transistor. The gate electrode of the fourth transistor is electrically connected to the first scan line, and the other of the source electrode and the drain electrode is electrically connected to the power supply line. The other terminal of the control element is connected to the second scanning line. The potentials of the power supply line and the second scanning line are kept at a potential for turning off the second transistor.

本発明の表示装置は、第1のトランジスタと、第2のトランジスタと、発光素子と、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、制御素子とを含む画素を複数有する。第1のトランジスタのゲート電極は第1の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第2のトランジスタのゲート電極と第3のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第2のトランジスタのソース電極とドレイン電極の一方は電源線と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第1の電極と第3のトランジスタのゲート電極と制御素子の一方の端子と電気的に接続されている。発光素子の第2の電極は一定の電位に保たれている。第3のトランジスタのソース電極とドレイン電極の他方は、第4のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第4のトランジスタのゲート電極は第1の走査線と電気的に接続され、ソース電極とドレイン電極の他方は第5のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第5のトランジスタのソース電極とドレイン電極の他方は電源線と電気的に接続されている。制御素子の他方の端子は第2の走査線に接続されている。電源線と第2の走査線の電位は、第2のトランジスタをオフにする電位に保たれている。 The display device of the present invention includes a plurality of pixels including a first transistor, a second transistor, a light emitting element, a third transistor, a fourth transistor, a fifth transistor, and a control element. . The gate electrode of the first transistor is electrically connected to the first scan line, one of the source electrode and the drain electrode is electrically connected to the signal line, and the other of the source electrode and the drain electrode is connected to the second transistor. The gate electrode is electrically connected to one of the source electrode and the drain electrode of the third transistor. One of the source electrode and the drain electrode of the second transistor is electrically connected to the power supply line, and the other of the source electrode and the drain electrode is one of the first electrode of the light emitting element, the gate electrode of the third transistor, and the control element. Is electrically connected to the terminal. The second electrode of the light emitting element is kept at a constant potential. The other of the source electrode and the drain electrode of the third transistor is electrically connected to one of the source electrode and the drain electrode of the fourth transistor. The gate electrode of the fourth transistor is electrically connected to the first scan line, and the other of the source electrode and the drain electrode is electrically connected to one of the source electrode and the drain electrode of the fifth transistor. The other of the source electrode and the drain electrode of the fifth transistor is electrically connected to the power supply line. The other terminal of the control element is connected to the second scanning line. The potentials of the power supply line and the second scanning line are kept at a potential for turning off the second transistor.

上記構成の表示装置において、制御素子はダイオードである。また、上記構成の表示装置において、制御素子は第6のトランジスタである。制御素子の一方の端子は、第6のトランジスタのゲート電極とドレイン電極であり、制御素子の他方の端子は、第6のトランジスタのソース電極である。また、上記構成の表示装置において、第1のトランジスタ、第2のトランジスタ、発光素子、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び第6のトランジスタは、同じ絶縁表面を有する基板上に設けられている。制御素子として第6のトランジスタを用いると、画素が含む第1乃至第5のトランジスタと第6のトランジスタとを同じ作製工程で作製することができる。従って、制御素子として第6のトランジスタを用いると、作製工程を追加する必要がなく、容易に作製することができる。 In the display device having the above configuration, the control element is a diode. In the display device having the above structure, the control element is a sixth transistor. One terminal of the control element is a gate electrode and a drain electrode of the sixth transistor, and the other terminal of the control element is a source electrode of the sixth transistor. In the display device having the above structure, the first transistor, the second transistor, the light-emitting element, the third transistor, the fourth transistor, the fifth transistor, and the sixth transistor are over the same substrate. Is provided. When the sixth transistor is used as the control element, the first to fifth transistors and the sixth transistor included in the pixel can be manufactured in the same manufacturing process. Therefore, when the sixth transistor is used as the control element, it is not necessary to add a manufacturing process and the transistor can be easily manufactured.

本発明の表示装置は、第1のトランジスタと、第2のトランジスタと、発光素子と、第3のトランジスタと、第4のトランジスタと、第5のトランジスタとを含む画素を複数有する。第1のトランジスタのゲート電極は第1の走査線と電気的に接続され、ソース電極とドレイン電極の一方は信号線と電気的に接続され、ソース電極とドレイン電極の他方は第2のトランジスタのゲート電極と第3のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第2のトランジスタのソース電極とドレイン電極の一方は第5のトランジスタのソース電極とドレイン電極の一方と電気的に接続され、ソース電極とドレイン電極の他方は発光素子の第1の電極と第3のトランジスタのゲート電極と電気的に接続されている。発光素子の第2の電極は一定の電位に保たれている。第3のトランジスタのソース電極とドレイン電極の他方は、第4のトランジスタのソース電極とドレイン電極の一方と電気的に接続されている。第4のトランジスタのゲート電極は第1の走査線と電気的に接続され、ソース電極とドレイン電極の他方は電源線と電気的に接続されている。第5のトランジスタのゲート電極は第2の走査線に接続され、ソース電極及びドレイン電極の他方は電源線と電気的に接続されている。 The display device of the present invention includes a plurality of pixels each including a first transistor, a second transistor, a light emitting element, a third transistor, a fourth transistor, and a fifth transistor. The gate electrode of the first transistor is electrically connected to the first scan line, one of the source electrode and the drain electrode is electrically connected to the signal line, and the other of the source electrode and the drain electrode is connected to the second transistor. The gate electrode is electrically connected to one of the source electrode and the drain electrode of the third transistor. One of the source electrode and the drain electrode of the second transistor is electrically connected to one of the source electrode and the drain electrode of the fifth transistor, and the other of the source electrode and the drain electrode is connected to the first electrode and the third electrode of the light-emitting element. The transistor is electrically connected to the gate electrode of the transistor. The second electrode of the light emitting element is kept at a constant potential. The other of the source electrode and the drain electrode of the third transistor is electrically connected to one of the source electrode and the drain electrode of the fourth transistor. The gate electrode of the fourth transistor is electrically connected to the first scan line, and the other of the source electrode and the drain electrode is electrically connected to the power supply line. The gate electrode of the fifth transistor is connected to the second scan line, and the other of the source electrode and the drain electrode is electrically connected to the power supply line.

上記構成の表示装置において、制御素子は第5のトランジスタである。第5のトランジスタのゲート電極は第2の走査線に接続され、ソース電極とドレイン電極の一方は電源線に接続され、他方は第2のトランジスタのソース電極とドレイン電極の一方に接続されている。 In the display device having the above structure, the control element is a fifth transistor. The gate electrode of the fifth transistor is connected to the second scanning line, one of the source electrode and the drain electrode is connected to the power supply line, and the other is connected to one of the source electrode and the drain electrode of the second transistor. .

上記構成の表示装置において、第3のトランジスタは、互いに接続された複数のゲート電極を有するトランジスタであってもよい。つまり、第3のトランジスタを、互いに接続された複数のゲート電極を有するトランジスタ(マルチゲート構造のトランジスタともよぶ)に置換してもよい。互いに接続された複数のゲート電極を有するトランジスタを用いることにより、リーク電流を低減することができる。 In the display device having the above structure, the third transistor may be a transistor having a plurality of gate electrodes connected to each other. That is, the third transistor may be replaced with a transistor having a plurality of gate electrodes connected to each other (also referred to as a multi-gate transistor). By using a transistor having a plurality of gate electrodes connected to each other, leakage current can be reduced.

上記構成の表示装置において、第1のトランジスタと第4のトランジスタの極性(導電型ともいう)は互いに異なる。 In the display device having the above structure, polarities (also referred to as conductivity types) of the first transistor and the fourth transistor are different from each other.

本発明の表示装置には、デジタル駆動方式、デジタル時間階調方式で高精度の多階調表示を実現することができる駆動方式を適用することができる。 In the display device of the present invention, a driving method capable of realizing high-precision multi-gradation display by a digital driving method or a digital time gradation method can be applied.

また本発明の電子機器(携帯情報端末、デジタルカメラ、ビデオカメラ、デジタルビデオカメラ等のカメラ、携帯電話機、携帯型のテレビジョン装置、ノート型コンピュータ等のコンピュータなど)は、上記のいずれかの構成の表示装置を用いたものである。 In addition, the electronic apparatus (camera such as a portable information terminal, digital camera, video camera, and digital video camera, a mobile phone, a portable television device, a computer such as a notebook computer) according to the present invention has any one of the above-described configurations. The display device is used.

本発明は、駆動用トランジスタのゲート電極の電位の変動を抑制することにより、発光素子の発光、非発光をより正確に制御することができる。従って、表示不良の発生を抑制することができる。 In the present invention, light emission and non-light emission of the light-emitting element can be more accurately controlled by suppressing fluctuations in the potential of the gate electrode of the driving transistor. Therefore, the occurrence of display defects can be suppressed.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下の説明では、同じものを指す符号は異なる図面間で共通して用いる。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. In the following description, the same reference numerals are used in common between different drawings.

(実施の形態1)
本発明の表示装置の画素の構成について、図1を参照して説明する。
(Embodiment 1)
A structure of a pixel of the display device of the present invention will be described with reference to FIG.

画素110は、書き込み用トランジスタ103、駆動用トランジスタ106、発光素子107、駆動用トランジスタ106のゲート電極と電源線101の導通を制御する回路(以下、補償回路109とよぶ)を有する。補償回路109は、直列に接続されたトランジスタ104とトランジスタ105を有する。 The pixel 110 includes a writing transistor 103, a driving transistor 106, a light emitting element 107, and a circuit for controlling conduction between the gate electrode of the driving transistor 106 and the power supply line 101 (hereinafter referred to as a compensation circuit 109). The compensation circuit 109 includes a transistor 104 and a transistor 105 connected in series.

また、画素110は、駆動用トランジスタ106のゲート電極の電位を保持する容量素子を有していてもよい。容量素子の第1の電極は駆動用トランジスタ106のゲート電極に接続され、容量素子の第2の電極は駆動用トランジスタ106のソース電極、又は一定の電位に保たれた電源線に接続される。以下には、駆動用トランジスタ106のゲート電極の電位が駆動用トランジスタ106の容量(寄生容量)によって保持される場合について説明する。 The pixel 110 may include a capacitor that holds the potential of the gate electrode of the driving transistor 106. A first electrode of the capacitor is connected to a gate electrode of the driving transistor 106, and a second electrode of the capacitor is connected to a source electrode of the driving transistor 106 or a power supply line kept at a constant potential. Hereinafter, a case where the potential of the gate electrode of the driving transistor 106 is held by the capacitance (parasitic capacitance) of the driving transistor 106 will be described.

書き込み用トランジスタ103において、ゲート電極は走査線102に接続され、第1の電極(ソース電極とドレイン電極の一方)は信号線100に接続され、第2の電極(ソース電極とドレイン電極の他方)は駆動用トランジスタ106のゲート電極とトランジスタ104の第1の電極に接続されている。駆動用トランジスタ106において、第1の電極(ソース電極とドレイン電極の一方)は発光素子107の第1の電極とトランジスタ104のゲート電極に接続され、第2の電極(ソース電極とドレイン電極の他方)は電源線101に接続されている。発光素子107の第2の電極は、電源に接続された端子108に接続され、一定の電位に保たれている。 In the writing transistor 103, the gate electrode is connected to the scanning line 102, the first electrode (one of the source electrode and the drain electrode) is connected to the signal line 100, and the second electrode (the other of the source electrode and the drain electrode) Are connected to the gate electrode of the driving transistor 106 and the first electrode of the transistor 104. In the driving transistor 106, the first electrode (one of the source electrode and the drain electrode) is connected to the first electrode of the light-emitting element 107 and the gate electrode of the transistor 104, and the second electrode (the other of the source electrode and the drain electrode) ) Is connected to the power supply line 101. The second electrode of the light emitting element 107 is connected to a terminal 108 connected to a power source and is kept at a constant potential.

トランジスタ104において、ゲート電極は発光素子107の第1の電極と駆動用トランジスタ106の第1の電極に接続され、第1の電極(ソース電極とドレイン電極の一方)は駆動用トランジスタ106のゲート電極に接続され、第2の電極(ソース電極とドレイン電極の他方)はトランジスタ105の第1の電極に接続されている。トランジスタ105において、ゲート電極は走査線102に接続され、第1の電極(ソース電極とドレイン電極の一方)はトランジスタ104の第2の電極に接続され、第2の電極(ソース電極とドレイン電極の他方)は電源線101に接続されている。 In the transistor 104, the gate electrode is connected to the first electrode of the light-emitting element 107 and the first electrode of the driving transistor 106, and the first electrode (one of the source electrode and the drain electrode) is the gate electrode of the driving transistor 106. And the second electrode (the other of the source electrode and the drain electrode) is connected to the first electrode of the transistor 105. In the transistor 105, the gate electrode is connected to the scan line 102, the first electrode (one of the source electrode and the drain electrode) is connected to the second electrode of the transistor 104, and the second electrode (the source electrode and the drain electrode) The other is connected to the power line 101.

発光素子107は、第1の電極を陽極、第2の電極を陰極としてもよいし、その逆の構成としてもよい。その際、電流の向きが変わるため、電源線101や端子108に接続された電源の電位を適宜設定する。 In the light-emitting element 107, the first electrode may be an anode and the second electrode may be a cathode, or vice versa. At that time, since the direction of the current changes, the potential of the power source connected to the power source line 101 or the terminal 108 is set as appropriate.

書き込み用トランジスタ103とトランジスタ105は、共に、走査線102に接続されている。書き込み用トランジスタ103とトランジスタ105の極性は互いに異なっており、書き込み用トランジスタ103がオンのとき、トランジスタ105はオフとなる。また、書き込み用トランジスタ103がオフのとき、トランジスタ105がオンとなる。 Both the writing transistor 103 and the transistor 105 are connected to the scanning line 102. The polarities of the writing transistor 103 and the transistor 105 are different from each other. When the writing transistor 103 is on, the transistor 105 is off. Further, when the writing transistor 103 is off, the transistor 105 is on.

なお、書き込み用トランジスタ103とトランジスタ105の極性が同じ場合、書き込み用トランジスタ103とトランジスタ105の各々に対応した走査線を設ける。 Note that in the case where the writing transistor 103 and the transistor 105 have the same polarity, a scanning line corresponding to each of the writing transistor 103 and the transistor 105 is provided.

また、トランジスタ104は、端子108に接続された電源の電位が伝達されると、オフになる極性のトランジスタである。 The transistor 104 is a transistor having a polarity that is turned off when the potential of the power supply connected to the terminal 108 is transmitted.

次に、画素110の動作について、タイミングチャートを用いて説明する(図2参照)。なお、以下では、一例として、書き込み用トランジスタ103をNチャネル型トランジスタとし、駆動用トランジスタ106、トランジスタ104、トランジスタ105をPチャネル型トランジスタとする。また、電源線101の電位を基準とし、信号線100、走査線102の電位を決定する。信号線100において、ビデオ信号のHレベル(高電位)側の電位は、電源線101よりも高い電位とし、Lレベル(低電位)側の電位は、駆動用トランジスタ106が確実にオンするような電位(例えば0V)とする。走査線102において、Hレベル(高電位)側の電位は、信号線100の電位よりも高く、かつ書き込み用トランジスタ103が確実にオンするような電位とし、Lレベル(低電位)側の電位は、信号線100の電位よりも低く、かつ書き込み用トランジスタ103が確実にオフするような電位とする。電源線101と発光素子107の第2の電極の電位は一定に保たれている。 Next, the operation of the pixel 110 will be described with reference to a timing chart (see FIG. 2). Hereinafter, as an example, the writing transistor 103 is an N-channel transistor, and the driving transistor 106, the transistor 104, and the transistor 105 are P-channel transistors. Further, the potentials of the signal line 100 and the scanning line 102 are determined based on the potential of the power supply line 101. In the signal line 100, the potential on the H level (high potential) side of the video signal is higher than that of the power supply line 101, and the potential on the L level (low potential) side is such that the driving transistor 106 is surely turned on. It is set to a potential (for example, 0 V). In the scanning line 102, the potential on the H level (high potential) side is higher than the potential of the signal line 100 and the potential for surely turning on the writing transistor 103, and the potential on the L level (low potential) side is The potential is lower than the potential of the signal line 100 and the writing transistor 103 is surely turned off. The potentials of the power supply line 101 and the second electrode of the light emitting element 107 are kept constant.

なお、上記のトランジスタの極性や、各電源電位は、本発明に何ら限定を加えるものではない。トランジスタの極性、各電源電位に変更を加え、本発明に記載の技術思想にしたがって等価な回路を構成することは、当業者においては容易であり、本発明にはこれらの構成も含まれることは明らかである。 Note that the polarity of the transistor and each power supply potential do not limit the present invention. It is easy for those skilled in the art to configure an equivalent circuit in accordance with the technical idea described in the present invention by changing the polarity of the transistor and each power supply potential, and the present invention includes these configurations. it is obvious.

期間T1において、ゲートドライバにより走査線102が選択されて、走査線102の電位が高電位になると、書き込み用トランジスタ103がオンする。また、信号線100を介して、ソースドライバから画素110にビデオ信号が入力される。そうすると、ビデオ信号の電位が、書き込み用トランジスタ103を介して、駆動用トランジスタ106のゲート電極に印加される。ビデオ信号と電源線101との電位差により、駆動用トランジスタ106のオン、オフが決定する。駆動用トランジスタ106がオンの場合、電源線101から発光素子107に電流が供給されて発光素子107は発光する。駆動用トランジスタ106がオフの場合、発光素子107は非発光となる。期間T1では、画素110に入力されるビデオ信号により、駆動用トランジスタ106がオフになったとする。 In the period T1, when the scan line 102 is selected by the gate driver and the potential of the scan line 102 becomes high, the writing transistor 103 is turned on. In addition, a video signal is input from the source driver to the pixel 110 through the signal line 100. Then, the potential of the video signal is applied to the gate electrode of the driving transistor 106 through the writing transistor 103. The on / off state of the driving transistor 106 is determined by the potential difference between the video signal and the power supply line 101. When the driving transistor 106 is on, a current is supplied from the power supply line 101 to the light emitting element 107 and the light emitting element 107 emits light. When the driving transistor 106 is off, the light emitting element 107 does not emit light. In the period T1, it is assumed that the driving transistor 106 is turned off by a video signal input to the pixel 110.

ゲートドライバによる走査線102の選択が終了し、走査線102の電位が低電位になると、書き込み用トランジスタ103はオフする。そして、走査線102が再び選択されて、画素110に次のビデオ信号が入力されるまで、駆動用トランジスタ106のゲート電極の電位は、駆動用トランジスタ106により保持される。 When selection of the scanning line 102 by the gate driver is completed and the potential of the scanning line 102 becomes low, the writing transistor 103 is turned off. Then, the potential of the gate electrode of the driving transistor 106 is held by the driving transistor 106 until the scanning line 102 is selected again and the next video signal is input to the pixel 110.

画素110に入力されるビデオ信号に基づき、駆動用トランジスタ106がオフになり、発光素子107が非発光となる場合、発光素子107の第1の電極の電位は、端子108に接続された電源とほぼ同じ電位以上、端子108の電位から発光素子107のしきい値電圧分だけ高い電位(発光素子107の発光開始電位(発光素子が発光を開始する電位))以下となる。したがって、トランジスタ104はオンになる。また、このとき、トランジスタ105はオンである。そうすると、駆動用トランジスタ106のゲート電極は、トランジスタ104とトランジスタ105を介して、電源線101に接続される。その結果、駆動用トランジスタ106のゲート電極には電源線101の電位が伝達され、駆動用トランジスタ106は確実にオフとなる。 In the case where the driving transistor 106 is turned off and the light-emitting element 107 does not emit light based on the video signal input to the pixel 110, the potential of the first electrode of the light-emitting element 107 is the same as that of the power source connected to the terminal 108. It is approximately equal to or higher than the same potential and higher than the potential of the terminal 108 by the threshold voltage of the light emitting element 107 (light emission start potential of the light emitting element 107 (potential at which the light emitting element starts light emission)). Accordingly, the transistor 104 is turned on. At this time, the transistor 105 is on. Then, the gate electrode of the driving transistor 106 is connected to the power supply line 101 through the transistor 104 and the transistor 105. As a result, the potential of the power supply line 101 is transmitted to the gate electrode of the driving transistor 106, and the driving transistor 106 is reliably turned off.

このように、画素110に入力されるビデオ信号に基づき、駆動用トランジスタ106がオフする場合、補償回路109を導通状態にして、駆動用トランジスタ106のゲート電極と電源線101とを導通状態にする。そして、駆動用トランジスタ106のゲート電極に、電源線101の電位を伝達することにより、駆動用トランジスタ106を確実にオフする。その結果、駆動用トランジスタ106のゲート電極の電位の変動を防止することができる。なお、補償回路109が含むトランジスタ104は、発光素子107の第1の電極の電位に基づいて制御される。また、補償回路109が含むトランジスタ105は、走査線の102の電位により制御される。このように、本発明では、補償回路109を制御するための専用の回路を設けず、発光素子107の第1の電極の電位と、走査線102の電位を活用して、補償回路109を制御することを特徴とする。 In this manner, when the driving transistor 106 is turned off based on the video signal input to the pixel 110, the compensation circuit 109 is turned on, and the gate electrode of the driving transistor 106 and the power supply line 101 are turned on. . Then, by transmitting the potential of the power supply line 101 to the gate electrode of the driving transistor 106, the driving transistor 106 is reliably turned off. As a result, variation in the potential of the gate electrode of the driving transistor 106 can be prevented. Note that the transistor 104 included in the compensation circuit 109 is controlled based on the potential of the first electrode of the light-emitting element 107. In addition, the transistor 105 included in the compensation circuit 109 is controlled by the potential of the scan line 102. As described above, in the present invention, a dedicated circuit for controlling the compensation circuit 109 is not provided, and the compensation circuit 109 is controlled by utilizing the potential of the first electrode of the light-emitting element 107 and the potential of the scanning line 102. It is characterized by doing.

期間T2において、ゲートドライバにより走査線102が選択されて、走査線102の電位が高電位になると、書き込み用トランジスタ103がオンする。また、信号線100を介して、ソースドライバから画素110にビデオ信号が入力される。期間T2では、画素110に入力されるビデオ信号により、駆動用トランジスタ106がオンになったとする。 In the period T2, when the scan line 102 is selected by the gate driver and the potential of the scan line 102 becomes high, the writing transistor 103 is turned on. In addition, a video signal is input from the source driver to the pixel 110 through the signal line 100. In the period T2, the driving transistor 106 is turned on by a video signal input to the pixel 110.

ゲートドライバによる走査線102の選択が終了し、走査線102の電位が低電位になると、書き込み用トランジスタ103はオフする。そして、画素110に次のビデオ信号が入力されるまで、駆動用トランジスタ106のゲート電極の電位は、駆動用トランジスタ106により保持される。 When selection of the scanning line 102 by the gate driver is completed and the potential of the scanning line 102 becomes low, the writing transistor 103 is turned off. Then, the potential of the gate electrode of the driving transistor 106 is held by the driving transistor 106 until the next video signal is input to the pixel 110.

画素110に入力されるビデオ信号に基づき、駆動用トランジスタ106がオンになり、発光素子107が発光する場合、発光素子107の第1の電極の電位は、電源線101と同じ電位又はほぼ同じ電位となる。したがって、トランジスタ104はオフになる。駆動用トランジスタ106のゲート電極の電位は低電位であるため、駆動用トランジスタ106はオンである。 When the driving transistor 106 is turned on based on the video signal input to the pixel 110 and the light-emitting element 107 emits light, the potential of the first electrode of the light-emitting element 107 is the same as or substantially the same as that of the power supply line 101. It becomes. Accordingly, the transistor 104 is turned off. Since the potential of the gate electrode of the driving transistor 106 is low, the driving transistor 106 is on.

なお、駆動用トランジスタ106がオンになり、発光素子107が発光する際、駆動用トランジスタ106のゲート電極に保持されている電荷が漏れ、その電位はわずかに上昇する場合がある。しかしながら、駆動用トランジスタ106が線形領域で動作する場合、発光素子107に供給される電流値は、電源線101と端子108に接続された電源との電位差によって決定されるため、ほとんど問題とならない。また、駆動用トランジスタ106が飽和領域で動作する場合、発光素子107に供給される電流値は、駆動用トランジスタ106によって決定されるため、やや輝度が低下する。しかしながら、デジタル駆動方式の場合、発光素子107の動作は、発光、非発光の2状態のみで制御されるため、輝度ばらつきとしては認識され難い。 Note that when the driving transistor 106 is turned on and the light-emitting element 107 emits light, the charge held in the gate electrode of the driving transistor 106 may leak, and the potential may increase slightly. However, when the driving transistor 106 operates in a linear region, the current value supplied to the light-emitting element 107 is determined by the potential difference between the power supply line 101 and the power supply connected to the terminal 108, so that there is almost no problem. Further, when the driving transistor 106 operates in a saturation region, the current value supplied to the light emitting element 107 is determined by the driving transistor 106, and thus the luminance is slightly reduced. However, in the case of the digital driving method, the operation of the light emitting element 107 is controlled only in two states of light emission and non-light emission, and thus it is difficult to recognize the luminance variation.

なお、補償回路109が含むトランジスタ104を、直列に接続されたトランジスタ600〜603に置換してもよい(図6参照)。つまり、トランジスタ104を、互いに接続された複数のゲート電極を有するトランジスタ(マルチゲート構造のトランジスタともよぶ)に置換してもよい。互いに接続された複数のゲート電極を有するトランジスタを用いることにより、リーク電流を低減することができる。 Note that the transistor 104 included in the compensation circuit 109 may be replaced with transistors 600 to 603 connected in series (see FIG. 6). That is, the transistor 104 may be replaced with a transistor having a plurality of gate electrodes connected to each other (also referred to as a multi-gate transistor). By using a transistor having a plurality of gate electrodes connected to each other, leakage current can be reduced.

(実施の形態2)
デジタル駆動方式と時間階調方式を組み合わせた方式により多階調表示を行う場合、発光時間の制御をより細かく行うため、制御信号を用いて、所望の画素を強制的に非点灯の状態とする動作を必要とする場合がある。本実施の形態においては、強制的に非点灯とする機能を付加した画素に、本発明を適用する例に関して、図3(A)、図4(A)を参照して説明する。
(Embodiment 2)
When multi-gradation display is performed by a combination of a digital driving method and a time gradation method, a desired pixel is forcibly turned off using a control signal in order to perform finer control of light emission time. May require action. In this embodiment, an example in which the present invention is applied to a pixel to which a function of forcibly turning off light is added will be described with reference to FIGS.

画素110は、書き込み用トランジスタ103、駆動用トランジスタ106、発光素子107、駆動用トランジスタ106のゲート電極と電源線101の導通を制御する補償回路109、駆動用トランジスタ106のゲート電極と走査線300の導通を制御する制御素子111を有する。補償回路109は、トランジスタ104とトランジスタ105を有する。また、制御素子111は、ダイオード301である。 The pixel 110 includes a writing transistor 103, a driving transistor 106, a light emitting element 107, a compensation circuit 109 that controls conduction between the gate electrode of the driving transistor 106 and the power supply line 101, a gate electrode of the driving transistor 106, and the scanning line 300. A control element 111 that controls conduction is provided. The compensation circuit 109 includes a transistor 104 and a transistor 105. The control element 111 is a diode 301.

なお、制御素子111は、ゲート電極とドレイン電極を接続し、整流効果を持たせたトランジスタ400(ダイオード接続したトランジスタ400と表記することがある)でもよい(図4(A)参照)。トランジスタ400は、画素110が含む他のトランジスタと同一の工程で容易に形成が可能である。なお、制御素子111は、整流効果を有する素子であれば、その構成は問わない。また、前述のとおり、トランジスタ400を用いる場合、その極性がNチャネル型かPチャネル型かによって、ドレイン電極の位置が異なるため、それに合わせて適宜接続を変更する。 Note that the control element 111 may be a transistor 400 in which a gate electrode and a drain electrode are connected to each other to have a rectifying effect (sometimes referred to as a diode-connected transistor 400) (see FIG. 4A). The transistor 400 can be easily formed in the same process as other transistors included in the pixel 110. Note that the configuration of the control element 111 is not limited as long as it is an element having a rectifying effect. Further, as described above, when the transistor 400 is used, the position of the drain electrode differs depending on whether the polarity is an N-channel type or a P-channel type, and thus the connection is changed as appropriate.

走査線102、信号線100、書き込み用トランジスタ103、駆動用トランジスタ106、電源線101、発光素子107、トランジスタ104およびトランジスタ105の接続は、実施の形態1で説明したものと同様であるので、ここではその説明を省略する。ダイオード301の第1の電極(一方の端子)は走査線300に接続され、第2の電極(他方の端子)は駆動用トランジスタ106のゲート電極に接続されている(図3参照)。ダイオード接続したトランジスタ400は、トランジスタ400のソース電極が走査線300に接続され、ゲート電極およびドレイン電極が駆動用トランジスタ106のゲート電極に接続される(図4参照)。走査線300の電位は、駆動用トランジスタ106をオフにする電位に保たれている。 Since the connection of the scan line 102, the signal line 100, the writing transistor 103, the driving transistor 106, the power supply line 101, the light-emitting element 107, the transistor 104, and the transistor 105 is similar to that described in Embodiment Mode 1, Then, the explanation is omitted. The first electrode (one terminal) of the diode 301 is connected to the scanning line 300, and the second electrode (the other terminal) is connected to the gate electrode of the driving transistor 106 (see FIG. 3). In the diode-connected transistor 400, the source electrode of the transistor 400 is connected to the scanning line 300, and the gate electrode and the drain electrode are connected to the gate electrode of the driving transistor 106 (see FIG. 4). The potential of the scanning line 300 is kept at a potential at which the driving transistor 106 is turned off.

次に、画素110の動作について説明する。なお、一例として、書き込み用トランジスタ103をNチャネル型トランジスタとし、駆動用トランジスタ106、トランジスタ104、トランジスタ105、トランジスタ400をPチャネル型トランジスタとする。また、電源線101の電位を基準とし、信号線100、走査線102、走査線300の電位を決定する。信号線100において、ビデオ信号のHレベル(高電位)側の電位は、電源線101よりも高い電位とし、Lレベル(低電位)側の電位は、駆動用トランジスタ106が確実にオンするような電位(例えばこの場合0V)とする。走査線102において、Hレベル(高電位)側の電位は、信号線100の電位よりも高く、かつ書き込み用トランジスタ103が確実にオンするような電位とし、Lレベル(低電位)側の電位は、信号線100の電位よりも低く、かつ書き込み用トランジスタ103が確実にオフするような電位とする。走査線300において、信号のHレベル(高電位)側の電位は、信号線100の電位よりも高い電位とし、Lレベル(低電位)側の電位は、信号線100の電位よりも低い電位とする。なお、上記のトランジスタの極性や、各電源電位は、本発明に何ら限定を加えるものではない。トランジスタの極性、各電源電位に変更を加え、本発明に記載の技術思想にしたがって等価な回路を構成することは、当業者においては容易であり、本発明はこれらの構成も含まれることは明らかである。 Next, the operation of the pixel 110 will be described. As an example, the writing transistor 103 is an N-channel transistor, and the driving transistor 106, the transistor 104, the transistor 105, and the transistor 400 are P-channel transistors. Further, the potentials of the signal line 100, the scanning line 102, and the scanning line 300 are determined based on the potential of the power supply line 101. In the signal line 100, the potential on the H level (high potential) side of the video signal is higher than that of the power supply line 101, and the potential on the L level (low potential) side is such that the driving transistor 106 is surely turned on. It is set to a potential (for example, 0 V in this case). In the scanning line 102, the potential on the H level (high potential) side is higher than the potential of the signal line 100 and the potential for surely turning on the writing transistor 103, and the potential on the L level (low potential) side is The potential is lower than the potential of the signal line 100 and the writing transistor 103 is surely turned off. In the scanning line 300, the potential on the H level (high potential) side of the signal is higher than the potential of the signal line 100, and the potential on the L level (low potential) side is lower than the potential of the signal line 100. To do. Note that the polarity of the transistor and each power supply potential do not limit the present invention. It is easy for those skilled in the art to configure an equivalent circuit according to the technical idea described in the present invention by changing the polarity of the transistor and each power supply potential, and it is clear that the present invention includes these structures. It is.

画素110に対するビデオ信号の入力の動作、ビデオ信号に基づく画素110の点灯と非点灯の動作については、実施の形態1の記載と同様であるので、ここでは省略する。 Since the operation of inputting a video signal to the pixel 110 and the operation of lighting and non-lighting the pixel 110 based on the video signal are the same as those described in Embodiment 1, they are omitted here.

次に、画素110を強制的に非点灯にするときの動作について説明する。 Next, an operation for forcibly turning off the pixel 110 will be described.

画素110に対するビデオ信号の書き込み動作が終了すると、駆動用トランジスタ106のゲート電極には、発光素子107を発光にする場合には低電位が保持され、発光素子107を非発光にする場合には高電位が保持されている。 When the video signal writing operation to the pixel 110 is completed, the gate electrode of the driving transistor 106 is held at a low potential when the light emitting element 107 emits light, and is high when the light emitting element 107 does not emit light. The potential is held.

ここで、画素110を強制的に非点灯とすべきタイミングで、ゲートドライバにより走査線300が選択され、走査線300は高電位になる。そうすると、制御素子111(ダイオード301又はトランジスタ400)が導通状態になり、駆動用トランジスタ106のゲート電極の電位は高電位となる。より正確には、駆動用トランジスタ106のゲート電極の電位は、走査線300の高電位側電位に対し、ダイオード301のしきい値電圧分だけ低い電位となる。この動作により、駆動用トランジスタ106がオフし、発光素子107への電流供給が遮断される。そうすると、発光素子107の第1の電極の電位は、直ちに、端子108に接続された電源の電位とほぼ同電位にまで降下し、トランジスタ104がオンする。また、トランジスタ105はオンである。走査線300の電位が低電位となった後も、駆動用トランジスタ106のゲート電極には、トランジスタ104、トランジスタ105を介して、電源線101の電位が印加されるため、駆動用トランジスタ106はオフの状態を保つ。以上の動作により、一旦、強制的に非点灯とされた画素110は、次のビデオ信号の書き込みがない限り、非点灯の状態を継続する。 Here, the scanning line 300 is selected by the gate driver at a timing at which the pixel 110 should be forcibly turned off, and the scanning line 300 becomes a high potential. Then, the control element 111 (the diode 301 or the transistor 400) is turned on, and the potential of the gate electrode of the driving transistor 106 becomes high. More precisely, the potential of the gate electrode of the driving transistor 106 is lower than the high potential side potential of the scanning line 300 by the threshold voltage of the diode 301. By this operation, the driving transistor 106 is turned off, and the current supply to the light emitting element 107 is interrupted. Then, the potential of the first electrode of the light-emitting element 107 is immediately dropped to substantially the same potential as that of the power source connected to the terminal 108, so that the transistor 104 is turned on. The transistor 105 is on. Even after the potential of the scanning line 300 becomes low, the potential of the power supply line 101 is applied to the gate electrode of the driving transistor 106 through the transistor 104 and the transistor 105, so that the driving transistor 106 is turned off. Keep the state of. Through the above operation, the pixel 110 that is once forcibly turned off continues to be in the non-lighted state unless the next video signal is written.

このように、本発明では、画素110を強制的に非点灯とすべきタイミングにおいて、制御素子111(ダイオード301又はトランジスタ400)を導通状態にする。そして、駆動用トランジスタ106のゲート電極に走査線300の電位を伝達し、駆動用トランジスタ106をオフにする。このように、走査線300の電位を伝達することにより、駆動用トランジスタ106はオフになるが、このままでは、駆動用トランジスタ106のゲート電極に電位の変動が生じる可能性がある。そのため、本発明では、補償回路109を導通状態にして、駆動用トランジスタ106のゲート電極と電源線101を導通状態にする。そして、駆動用トランジスタ106のゲート電極に電源線101の電位を伝達する。その結果、駆動用トランジスタ106のゲート電極の電位の変動を防止し、駆動用トランジスタ106を確実にオフにすることができる。 As described above, in the present invention, the control element 111 (the diode 301 or the transistor 400) is turned on at the timing when the pixel 110 should be forcibly turned off. Then, the potential of the scanning line 300 is transmitted to the gate electrode of the driving transistor 106, and the driving transistor 106 is turned off. As described above, by transmitting the potential of the scanning line 300, the driving transistor 106 is turned off. However, in this state, the potential of the gate electrode of the driving transistor 106 may vary. Therefore, in the present invention, the compensation circuit 109 is turned on, and the gate electrode of the driving transistor 106 and the power supply line 101 are turned on. Then, the potential of the power supply line 101 is transmitted to the gate electrode of the driving transistor 106. As a result, fluctuations in the potential of the gate electrode of the driving transistor 106 can be prevented, and the driving transistor 106 can be reliably turned off.

なお、走査線300が選択されて、走査線300が高電位になり、制御素子111(ダイオード301又はトランジスタ400)が導通状態になり、制御素子111(ダイオード301又はトランジスタ400)を介して、走査線300の電位が駆動用トランジスタ106のゲート電極に伝達されると、駆動用トランジスタ106はオフになり、発光素子107は非発光になる。そして、発光素子107の第1の電極の電位は、直ちに、端子108に接続された電源とほぼ同電位まで降下し、トランジスタ104がオンする。 Note that the scanning line 300 is selected, the scanning line 300 becomes a high potential, the control element 111 (the diode 301 or the transistor 400) is turned on, and scanning is performed via the control element 111 (the diode 301 or the transistor 400). When the potential of the line 300 is transmitted to the gate electrode of the driving transistor 106, the driving transistor 106 is turned off and the light emitting element 107 does not emit light. Then, the potential of the first electrode of the light-emitting element 107 immediately drops to substantially the same potential as the power source connected to the terminal 108, and the transistor 104 is turned on.

一方、トランジスタ105はオンであるため、走査線300と電源線101との間に、トランジスタ105、104、制御素子111を介して、貫通パスが生じてしまう。このとき、走査線300が高電位にあるときの電位と、電源線101の電位が同電位であれば問題がないが、この2本の配線に電位差があると、電流が流れてしまう。 On the other hand, since the transistor 105 is on, a through path is generated between the scanning line 300 and the power supply line 101 via the transistors 105 and 104 and the control element 111. At this time, there is no problem if the potential when the scanning line 300 is at a high potential and the potential of the power supply line 101 are the same potential, but if there is a potential difference between the two wirings, a current flows.

そこで、図3(B)、図4(B)に示すように、トランジスタ112を設けて、走査線300が高電位になったとき、トランジスタ112がオフして、貫通パスの経路を遮断するような構成にしてもよい。トランジスタ112を配置する箇所は、貫通パスを遮断できる位置であれば、特に限定されず、例えば、トランジスタ104とトランジスタ105の間に、トランジスタ112を設けてもよい。また、制御素子111の一方の端子と、トランジスタ104との間に、トランジスタ112を設けてもよい。トランジスタ112は、走査線300から伝達される信号により制御素子111が導通状態になったとき、走査線300から伝達される信号によりオフになるような極性のトランジスタである。 Therefore, as shown in FIGS. 3B and 4B, the transistor 112 is provided, and when the scanning line 300 becomes a high potential, the transistor 112 is turned off to cut off the path of the through path. Any configuration may be used. There is no particular limitation on the position where the transistor 112 is provided as long as the through path can be blocked. For example, the transistor 112 may be provided between the transistor 104 and the transistor 105. Further, the transistor 112 may be provided between one terminal of the control element 111 and the transistor 104. The transistor 112 is a transistor whose polarity is turned off by a signal transmitted from the scanning line 300 when the control element 111 is turned on by a signal transmitted from the scanning line 300.

なお、画素110の点灯している間、駆動用トランジスタ106のゲート電極の電位を保持するためには、ダイオード301又はトランジスタ400のリーク電流よりも、トランジスタ104のリーク電流を小さくしておくことが好ましい。そのため、トランジスタ104を、直列に接続されたトランジスタ600〜603に置換してもよい(図6参照)。つまり、トランジスタ104を、互いに接続された複数のゲート電極を有するトランジスタに置換してもよい。互いに接続された複数のゲート電極を有するトランジスタを用いることにより、さらに、リーク電流を低減することができる。 Note that in order to hold the potential of the gate electrode of the driving transistor 106 while the pixel 110 is lit, the leakage current of the transistor 104 may be smaller than the leakage current of the diode 301 or the transistor 400. preferable. Therefore, the transistor 104 may be replaced with transistors 600 to 603 connected in series (see FIG. 6). That is, the transistor 104 may be replaced with a transistor having a plurality of gate electrodes connected to each other. By using a transistor having a plurality of gate electrodes connected to each other, leakage current can be further reduced.

(実施の形態3)
強制的に非点灯とする機能を付加した画素110に、本発明を適用する例に関して、図5を参照して説明する。
(Embodiment 3)
An example in which the present invention is applied to the pixel 110 to which the function of forcibly turning off is added will be described with reference to FIG.

画素110は、書き込み用トランジスタ103、駆動用トランジスタ106、電源線101、発光素子107、駆動用トランジスタ106のゲート電極と電源線101の導通を制御する補償回路109、駆動用トランジスタ106の第1の電極と電源線101の導通を制御する制御素子111を有する。補償回路109は、トランジスタ104とトランジスタ105を有する。制御素子111は、トランジスタ501である。 The pixel 110 includes a writing transistor 103, a driving transistor 106, a power supply line 101, a light emitting element 107, a compensation circuit 109 that controls conduction between the gate electrode of the driving transistor 106 and the power supply line 101, and a first of the driving transistor 106. A control element 111 that controls conduction between the electrode and the power supply line 101 is provided. The compensation circuit 109 includes a transistor 104 and a transistor 105. The control element 111 is a transistor 501.

走査線102、ビデオ信号が入力される信号線100、書き込み用トランジスタ103、駆動用トランジスタ106、電源線101、発光素子107、トランジスタ104およびトランジスタ105の接続は、実施の形態1で説明したものと同様であるので、ここではその説明を省略する。トランジスタ501は、駆動用トランジスタ106の第2の電極(ソース電極又はドレイン電極)と、電源線101との間に直列に接続され、そのゲート電極は、走査線500に接続されている。 The connection of the scan line 102, the signal line 100 to which a video signal is input, the writing transistor 103, the driving transistor 106, the power supply line 101, the light-emitting element 107, the transistor 104, and the transistor 105 is the same as that described in Embodiment Mode 1. Since it is the same, the description is abbreviate | omitted here. The transistor 501 is connected in series between the second electrode (source electrode or drain electrode) of the driving transistor 106 and the power supply line 101, and the gate electrode thereof is connected to the scanning line 500.

次に、画素110の動作について説明する。なお、動作の説明を明確にするため、一例として、書き込み用トランジスタ103をNチャネル型トランジスタとし、駆動用トランジスタ106、トランジスタ104、トランジスタ105、トランジスタ501をPチャネル型トランジスタとする。また、電源線101の電位を基準とし、信号線100、走査線102、500の電位を決定する。信号線100において、ビデオ信号のHレベル(高電位)側の電位は、電源線101よりも高い電位とし、Lレベル(低電位)側の電位は、駆動用トランジスタ106が確実にオンするような電位(例えばこの場合0V)とする。走査線102において、Hレベル(高電位)側の電位は、信号線100の電位よりも高く、かつ書き込み用トランジスタ103が確実にオンするような電位とし、Lレベル(低電位)側の電位は、信号線100の電位よりも低く、かつ書き込み用トランジスタ103が確実にオフするような電位とする。走査線500において、信号のHレベル(高電位)側の電位は、電源線101の電位よりも高い電位とし、Lレベル(低電位)側の電位は、信号線100の電位と同電位、もしくはより低い電位とする。なお、上記のトランジスタの極性や、各電源電位は、本発明に何ら限定を加えるものではない。トランジスタの極性、各電源電位に変更を加え、本発明に記載の技術思想にしたがって等価な回路を構成することは、当業者においては容易であり、本発明はこれらの構成も含まれることは明らかである。 Next, the operation of the pixel 110 will be described. Note that in order to clarify the operation, as an example, the writing transistor 103 is an N-channel transistor, and the driving transistor 106, the transistor 104, the transistor 105, and the transistor 501 are P-channel transistors. Further, the potentials of the signal line 100 and the scanning lines 102 and 500 are determined based on the potential of the power supply line 101. In the signal line 100, the potential on the H level (high potential) side of the video signal is higher than that of the power supply line 101, and the potential on the L level (low potential) side is such that the driving transistor 106 is surely turned on. It is set to a potential (for example, 0 V in this case). In the scanning line 102, the potential on the H level (high potential) side is higher than the potential of the signal line 100 and the potential for surely turning on the writing transistor 103, and the potential on the L level (low potential) side is The potential is lower than the potential of the signal line 100 and the writing transistor 103 is surely turned off. In the scanning line 500, the potential on the H level (high potential) side of the signal is higher than the potential of the power supply line 101, and the potential on the L level (low potential) side is the same as the potential of the signal line 100, or Lower potential. Note that the polarity of the transistor and each power supply potential do not limit the present invention. It is easy for those skilled in the art to configure an equivalent circuit according to the technical idea described in the present invention by changing the polarity of the transistor and each power supply potential, and it is clear that the present invention includes these structures. It is.

画素110に対するビデオ信号の入力の動作、ビデオ信号に基づく画素110の点灯と非点灯の動作については、実施の形態1の記載と同様であるので、ここでは省略する。 Since the operation of inputting a video signal to the pixel 110 and the operation of lighting and non-lighting the pixel 110 based on the video signal are the same as those described in Embodiment 1, they are omitted here.

次に、画素110を強制的に非点灯にするときの動作について説明する。 Next, an operation for forcibly turning off the pixel 110 will be described.

画素110に対するビデオ信号の書き込み動作が終了すると、駆動用トランジスタ106のゲート電極には、発光素子107を発光する場合には低電位が保持され、発光素子107を非発光とする場合には高電位が保持されている。 When the writing operation of the video signal to the pixel 110 is completed, the gate electrode of the driving transistor 106 is held at a low potential when the light emitting element 107 emits light, and is high when the light emitting element 107 does not emit light. Is held.

ここで、画素110を強制的に非点灯とすべきタイミングで、ゲートドライバにより走査線500が選択され、走査線500は高電位となる。そうすると、トランジスタ501はオフする。この動作により、電源線101から発光素子107への電流供給の経路が遮断される。そして、発光素子107の第1の電極の電位は、直ちに、端子108に接続された電源の電位とほぼ同電位にまで降下し、トランジスタ104がオンする。また、トランジスタ105はオンである。したがって、駆動用トランジスタ106のゲート電極に電源線101の電位が伝達され、駆動用トランジスタ106がオフする。その後、走査線500が低電位となっても、すでに駆動用トランジスタ106はオフしているので、発光素子107への電流の供給は行われない。以上の動作により、一旦、強制的に非点灯とされた画素110は、次のビデオ信号の書き込みがない限り、非点灯の状態を継続する。 Here, the scanning line 500 is selected by the gate driver at a timing when the pixel 110 should be forcibly turned off, and the scanning line 500 becomes a high potential. Then, the transistor 501 is turned off. By this operation, the current supply path from the power supply line 101 to the light emitting element 107 is interrupted. Then, the potential of the first electrode of the light-emitting element 107 immediately drops to substantially the same potential as that of the power source connected to the terminal 108, and the transistor 104 is turned on. The transistor 105 is on. Therefore, the potential of the power supply line 101 is transmitted to the gate electrode of the driving transistor 106, and the driving transistor 106 is turned off. After that, even when the scanning line 500 is at a low potential, the driving transistor 106 is already off, so that no current is supplied to the light emitting element 107. Through the above operation, the pixel 110 that is once forcibly turned off continues to be in the non-lighted state unless the next video signal is written.

なお、トランジスタ104を、直列に接続されたトランジスタ600〜603に置換してもよい(図6参照)。つまり、トランジスタ104を、互いに接続された複数のゲート電極を有するトランジスタ(マルチゲート構造のトランジスタともよぶ)に置換してもよい。互いに接続された複数のゲート電極を有するトランジスタを用いることにより、さらに、リーク電流を低減することができる。 Note that the transistor 104 may be replaced with transistors 600 to 603 connected in series (see FIG. 6). That is, the transistor 104 may be replaced with a transistor having a plurality of gate electrodes connected to each other (also referred to as a multi-gate transistor). By using a transistor having a plurality of gate electrodes connected to each other, leakage current can be further reduced.

本発明の表示装置の構成について、図7を参照して説明する。本発明の表示装置は、ソースドライバ151、ゲートドライバ156、画素部159を有する。ソースドライバ151は、パルス出力回路152、ラッチ回路153、154、バッファ回路155を有する。ゲートドライバ156は、パルス出力回路157、バッファ回路158を有する。パルス出力回路152、157は、サンプリング信号を出力する回路であり、例えば、シフトレジスタやデコーダである。ラッチ回路153、154は、ビデオ信号を保持したり、保持したビデオ信号を下段の回路に出力したりする。バッファ回路155、158は、入力された信号を増幅し、増幅した信号を下段の回路に出力する。ソースドライバ151は、信号線を介して、画素110にビデオ信号を出力する。ゲートドライバ156は、走査線を介して、画素110に選択信号を出力する。 The structure of the display device of the present invention will be described with reference to FIG. The display device of the present invention includes a source driver 151, a gate driver 156, and a pixel portion 159. The source driver 151 includes a pulse output circuit 152, latch circuits 153 and 154, and a buffer circuit 155. The gate driver 156 includes a pulse output circuit 157 and a buffer circuit 158. The pulse output circuits 152 and 157 are circuits that output sampling signals, and are, for example, shift registers and decoders. The latch circuits 153 and 154 hold a video signal or output the held video signal to a lower circuit. The buffer circuits 155 and 158 amplify the input signal and output the amplified signal to the lower circuit. The source driver 151 outputs a video signal to the pixel 110 via the signal line. The gate driver 156 outputs a selection signal to the pixel 110 through the scanning line.

画素部159は、複数本の信号線(S1〜Sx、xは自然数)、複数本の走査線(G1〜Gy、yは自然数)、複数本の電源線(V1〜Vx)、マトリクス状に配置された複数の画素110を有する。複数の画素110の各々は、書き込み用トランジスタ103、駆動用トランジスタ106、トランジスタ104、トランジスタ105、発光素子107を有する。なお、画素110の構成は上記構成に制約されず、図3〜図6に示したいずれの構成を用いてもよい。また、画素110が含むトランジスタの極性は、特に制約されない。 The pixel portion 159 includes a plurality of signal lines (S1 to Sx, x is a natural number), a plurality of scanning lines (G1 to Gy, y is a natural number), a plurality of power supply lines (V1 to Vx), and arranged in a matrix. The plurality of pixels 110 are provided. Each of the plurality of pixels 110 includes a writing transistor 103, a driving transistor 106, a transistor 104, a transistor 105, and a light emitting element 107. Note that the configuration of the pixel 110 is not limited to the above configuration, and any of the configurations illustrated in FIGS. 3 to 6 may be used. In addition, the polarity of the transistor included in the pixel 110 is not particularly limited.

本発明の表示装置の一形態であるパネルについて、図8を参照して説明する。パネルは、基板120と基板121の間に、複数の素子125を含むソースドライバ151、ゲートドライバ156、駆動用トランジスタ106と発光素子107を含む画素部159を有する(図8(A)(B)参照)。また、基板120上に設けられた接続フィルム122を有する。接続フィルム122は、複数のICチップに接続されている。図8(A)のA−Bと、図8(B)のA−Bは対応する。また、図8(B)のC−D−Eと、図11のC−D−Eは対応する。 A panel which is one embodiment of the display device of the present invention will be described with reference to FIG. The panel includes a source driver 151 including a plurality of elements 125, a gate driver 156, a pixel transistor 159 including a driving transistor 106 and a light emitting element 107 between a substrate 120 and a substrate 121 (FIGS. 8A and 8B). reference). In addition, a connection film 122 provided on the substrate 120 is included. The connection film 122 is connected to a plurality of IC chips. 8A corresponds to AB in FIG. 8A. Further, CD-E in FIG. 8B corresponds to CD-E in FIG.

ソースドライバ151、ゲートドライバ156及び画素部159の周囲にはシール材123が設けられており、発光素子107は、シール材123と基板120と基板121により封止されている。封止処理は、発光素子107を水分から保護するための処理であり、ここではカバー材(ガラス、セラミックス、プラスチック、金属等)により封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。 A sealing material 123 is provided around the source driver 151, the gate driver 156, and the pixel portion 159, and the light-emitting element 107 is sealed with the sealing material 123, the substrate 120, and the substrate 121. The sealing process is a process for protecting the light emitting element 107 from moisture. Here, a method of sealing with a cover material (glass, ceramics, plastic, metal, or the like) is used, but a thermosetting resin or ultraviolet light curing is used. A method of sealing with a functional resin or a method of sealing with a thin film having a high barrier ability such as a metal oxide or a nitride may be used.

発光素子107の画素電極(第1の電極)160が透光性を有し、発光素子107の対向電極(第2の電極)161が遮光性を有する場合、発光素子107は下面射出を行う(図8(B)参照)。また、発光素子107の画素電極160が遮光性を有し、発光素子107の対向電極161が透光性を有する場合、発光素子107は上面射出を行う。また、発光素子107の画素電極160と、発光素子107の対向電極161の両者が透光性を有する場合、発光素子107は両面射出を行う。なお、下面射出とは、発光素子107が基板120の方向に発光することをさし、上面射出とは、発光素子107が基板121の方向に発光することをさし、両面射出とは、発光素子107が基板120と基板121の方向に発光することをさす。 When the pixel electrode (first electrode) 160 of the light-emitting element 107 has a light-transmitting property and the counter electrode (second electrode) 161 of the light-emitting element 107 has a light-blocking property, the light-emitting element 107 performs bottom emission ( (See FIG. 8B). In addition, when the pixel electrode 160 of the light-emitting element 107 has a light-shielding property and the counter electrode 161 of the light-emitting element 107 has a light-transmitting property, the light-emitting element 107 performs top emission. In addition, when both the pixel electrode 160 of the light-emitting element 107 and the counter electrode 161 of the light-emitting element 107 have a light-transmitting property, the light-emitting element 107 performs dual emission. Note that the bottom emission means that the light emitting element 107 emits light in the direction of the substrate 120, the top emission means that the light emitting element 107 emits light in the direction of the substrate 121, and the double emission means light emission. It means that the element 107 emits light in the direction of the substrate 120 and the substrate 121.

発光素子107は、画素電極160と対向電極161の間に、電場を加えることで発生するルミネッセンスが得られる電界発光材料を含む層(以下、電界発光層162と略記)を有する。電界発光層162は、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層162におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)の一方又は両方を含む。 The light-emitting element 107 includes a layer (hereinafter, abbreviated as an electroluminescent layer 162) containing an electroluminescent material that can obtain luminescence generated by applying an electric field between the pixel electrode 160 and the counter electrode 161. The electroluminescent layer 162 is composed of a single layer or a plurality of layers. In some cases, these layers contain an inorganic compound. The luminescence in the electroluminescent layer 162 includes one or both of light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state.

なお、基板120上に設けられる素子は、移動度等の特性が良好な結晶質半導体をチャネル部とした薄膜トランジスタにより構成するとよい。そうすると、接続する外部ICの個数を減少することができるため、小型化、軽量化、薄型化を実現することができる。 Note that an element provided over the substrate 120 is preferably formed using a thin film transistor in which a crystalline semiconductor with favorable characteristics such as mobility is used as a channel portion. Then, since the number of external ICs to be connected can be reduced, it is possible to realize a reduction in size, weight, and thickness.

また、基板120上に設けられる素子は、非晶質半導体をチャネル部としたトランジスタにより構成し、ソースドライバ151とゲートドライバ156をICチップにより構成してもよい。ICチップは、COG方式により基板120上に貼り合わせたり、接続フィルム122に貼り合わせたりする。非晶質半導体は、CVD法を用いることで、大きな面積の基板に簡単に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供することができる。また、この際、インクジェット法に代表される液滴吐出法により導電層を形成すると、より安価なパネルを提供することができる。 In addition, an element provided over the substrate 120 may be formed using a transistor using an amorphous semiconductor as a channel portion, and the source driver 151 and the gate driver 156 may be formed using an IC chip. The IC chip is bonded onto the substrate 120 or bonded to the connection film 122 by the COG method. An amorphous semiconductor can be easily formed on a substrate with a large area by using a CVD method, and a crystallization step is unnecessary, so that an inexpensive panel can be provided. At this time, if a conductive layer is formed by a droplet discharge method typified by an ink jet method, a cheaper panel can be provided.

本発明の表示装置を用いた電子機器の一態様について、図9、10を参照して説明する。ここで例示する電子機器は携帯電話装置であり、筐体2700、2706、パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704及びバッテリー2705を含む(図9参照)。パネル2701は、ソースドライバ151、ゲートドライバ156及び画素部159を有し、これらの回路は、一対の基板により封止されている。パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に嵌着される。ハウジング2702はパネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板2703には、中央処理回路(CPU)、コントローラ回路、電源回路等から選択された一つ又は複数に相当する複数のICチップが実装される。 One mode of an electronic device using the display device of the present invention will be described with reference to FIGS. The electronic device exemplified here is a mobile phone device, and includes housings 2700 and 2706, a panel 2701, a housing 2702, a printed wiring board 2703, operation buttons 2704, and a battery 2705 (see FIG. 9). The panel 2701 includes a source driver 151, a gate driver 156, and a pixel portion 159, and these circuits are sealed by a pair of substrates. The panel 2701 is detachably incorporated in the housing 2702, and the housing 2702 is fitted on the printed wiring board 2703. The shape and dimensions of the housing 2702 are changed as appropriate in accordance with the electronic device in which the panel 2701 is incorporated. A plurality of IC chips corresponding to one or more selected from a central processing circuit (CPU), a controller circuit, a power supply circuit, and the like are mounted on the printed wiring board 2703.

パネル2701は、接続フィルム2708を介して、プリント配線基板2703と接続される。パネル2701にプリント配線基板2703が実装された状態はモジュールとよばれる。パネル2701、ハウジング2702、プリント配線基板2703は、操作ボタン2704やバッテリー2705と共に、筐体2700、2706の内部に収納される。パネル2701が含む画素部は、筐体2700に設けられた開口窓から視認できるように配置されている。 The panel 2701 is connected to the printed wiring board 2703 through the connection film 2708. A state where the printed wiring board 2703 is mounted on the panel 2701 is called a module. The panel 2701, the housing 2702, and the printed wiring board 2703 are housed in the housings 2700 and 2706 together with the operation buttons 2704 and the battery 2705. A pixel portion included in the panel 2701 is arranged so as to be visible from an opening window provided in the housing 2700.

なお、筐体2700、2706は、携帯電話装置の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。そこで、以下に、電子機器の態様の一例について、図10を参照して説明する。例えば、デジタルカメラやビデオカメラ等のカメラ、携帯型ゲーム機、モニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置、PDA等の携帯情報端末(図10(A)参照)、デジタルビデオカメラ(図10(B)参照)、携帯型のテレビジョン装置(図10(C)参照)、ノート型のコンピュータ(図10(D)参照)、テレビジョン装置(テレビ、テレビジョン受信機、図10(E)参照)等が挙げられる。これらの電子機器の表示部700〜705に、本発明の表示装置が用いられる。本発明の表示装置は、駆動用トランジスタのゲート電極の電位の変動を抑制することにより、発光素子の発光、非発光をより正確に制御することができる。従って、本発明の表示装置を用いることにより、表示不良の発生を抑制した電子機器を提供することができる。 Note that the casings 2700 and 2706 are examples of the external shape of the mobile phone device, and the electronic device according to the present embodiment can be transformed into various modes depending on the function and application. Therefore, an example of an aspect of the electronic device will be described below with reference to FIG. For example, a camera such as a digital camera or a video camera, a portable game machine, a monitor, a computer, an audio reproduction device such as a car audio, an image reproduction device equipped with a recording medium such as a home game machine, or a portable information terminal such as a PDA ( 10A), a digital video camera (see FIG. 10B), a portable television device (see FIG. 10C), a notebook computer (see FIG. 10D), a television Apparatus (television, television receiver, see FIG. 10E) and the like. The display device of the present invention is used for the display portions 700 to 705 of these electronic devices. In the display device of the present invention, light emission and non-light emission of the light-emitting element can be more accurately controlled by suppressing fluctuations in the potential of the gate electrode of the driving transistor. Therefore, by using the display device of the present invention, it is possible to provide an electronic device in which the occurrence of display defects is suppressed.

本発明の表示装置の画素のレイアウト図について、図11を参照して説明する。図11に示す画素110のレイアウト図は、図4(B)の等価回路図に対応する。画素110の制御は、走査線102、走査線300、信号線100及び電源線101の各配線から伝達される信号や電位により行われる。また、画素110は、書き込み用トランジスタ103、トランジスタ104、トランジスタ105、駆動用トランジスタ106、トランジスタ400、トランジスタ112を含む。また、図4(B)の等価回路図では図示していないが、画素110は容量素子177を含む。容量素子177の一方の電極は駆動用トランジスタ106のゲート電極に接続され、他方の電極は電源線101に接続されている。また、図11のレイアウト図では、画素110が含む発光素子107の画素電極178を図示している。また、図11のレイアウト図では、書き込み用トランジスタ103は、互いに接続された2つのゲート電極を含むトランジスタであり、トランジスタ104は、互いに接続された複数のゲート電極を含むトランジスタである。 A layout diagram of a pixel of the display device of the present invention will be described with reference to FIG. The layout diagram of the pixel 110 illustrated in FIG. 11 corresponds to the equivalent circuit diagram of FIG. The pixel 110 is controlled by signals and potentials transmitted from the scan line 102, the scan line 300, the signal line 100, and the power supply line 101. The pixel 110 includes a writing transistor 103, a transistor 104, a transistor 105, a driving transistor 106, a transistor 400, and a transistor 112. Although not illustrated in the equivalent circuit diagram of FIG. 4B, the pixel 110 includes a capacitor 177. One electrode of the capacitor 177 is connected to the gate electrode of the driving transistor 106, and the other electrode is connected to the power supply line 101. In the layout diagram of FIG. 11, the pixel electrode 178 of the light emitting element 107 included in the pixel 110 is illustrated. In the layout diagram of FIG. 11, the writing transistor 103 is a transistor including two gate electrodes connected to each other, and the transistor 104 is a transistor including a plurality of gate electrodes connected to each other.

本発明の表示装置における画素の構成例を示す図。FIG. 9 illustrates a structure example of a pixel in a display device of the present invention. タイミングチャートを示す図。The figure which shows a timing chart. 本発明の表示装置における画素の構成例を示す図。FIG. 9 illustrates a structure example of a pixel in a display device of the present invention. 本発明の表示装置における画素の構成例を示す図。FIG. 9 illustrates a structure example of a pixel in a display device of the present invention. 本発明の表示装置における画素の構成例を示す図。FIG. 9 illustrates a structure example of a pixel in a display device of the present invention. 本発明の表示装置における画素の構成例を示す図。FIG. 9 illustrates a structure example of a pixel in a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を用いた電子機器を示す図。FIG. 11 illustrates an electronic device using a display device of the present invention. 本発明の表示装置を用いた電子機器を示す図。FIG. 11 illustrates an electronic device using a display device of the present invention. 画素のレイアウトを示す図。The figure which shows the layout of a pixel. 表示装置における画素の構成例を示す図。FIG. 14 illustrates a structure example of a pixel in a display device.

符号の説明Explanation of symbols

100 信号線
101 電源線
102 走査線
103 書き込み用トランジスタ
104 トランジスタ
105 トランジスタ
106 駆動用トランジスタ
107 発光素子
108 端子
109 補償回路
110 画素
111 制御素子
112 トランジスタ
120 基板
121 基板
122 接続フィルム
123 シール材
125 複数の素子
151 ソースドライバ
152 パルス出力回路
153 ラッチ回路
154 ラッチ回路
155 バッファ回路
156 ゲートドライバ
157 パルス出力回路
158 バッファ回路
159 画素部
160 画素電極
161 対向電極
162 電界発光層
177 容量素子
178 画素電極
200 信号線
201 電源線
202 走査線
203 書き込み用トランジスタ
204 容量素子
205 駆動用トランジスタ
206 発光素子
207 電源
210 画素
300 走査線
301 ダイオード
400 トランジスタ
500 走査線
501 トランジスタ
600 トランジスタ
601 トランジスタ
602 トランジスタ
603 トランジスタ
700 表示部
701 表示部
702 表示部
703 表示部
704 表示部
705 表示部
2700 筐体
2701 パネル
2702 ハウジング
2703 プリント配線基板
2704 操作ボタン
2705 バッテリー
2708 接続フィルム
100 signal line 101 power supply line 102 scanning line 103 writing transistor 104 transistor 105 transistor 106 driving transistor 107 light emitting element 108 terminal 109 compensation circuit 110 pixel 111 control element 112 transistor 120 substrate 121 substrate 122 connecting film 123 sealing material 125 plural elements 151 Source driver 152 Pulse output circuit 153 Latch circuit 154 Latch circuit 155 Buffer circuit 156 Gate driver 157 Pulse output circuit 158 Buffer circuit 159 Pixel unit 160 Pixel electrode 161 Counter electrode 162 Electroluminescent layer 177 Capacitance element 178 Pixel electrode 200 Signal line 201 Power supply Line 202 Scan line 203 Writing transistor 204 Capacitance element 205 Driving transistor 206 Light emitting element 207 Power supply 210 300 scan line 301 diode 400 transistor 500 scan line 501 transistor 600 transistor 601 transistor 602 transistor 603 transistor 700 display unit 701 display unit 702 display unit 703 display unit 704 display unit 705 display unit 2700 housing 2701 panel 2702 housing 2703 printed wiring board 2704 Operation button 2705 Battery 2708 Connection film

Claims (1)

第1乃至第3の配線と、第1乃至第4のトランジスタと、第1の電極と第2の電極とを有する発光素子と、を有し、
前記第1の配線は、前記第1のトランジスタのソース又はドレインの一方に電気的に接続され、
前記第2の配線は、前記第1のトランジスタのゲートと、前記第2のトランジスタのゲートと、に電気的に接続され、
前記第3の配線は、前記第2のトランジスタのソース又はドレインの一方と、前記第3のトランジスタのソース又はドレインの一方と、に電気的に接続され、
前記第4のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのソース又はドレインの他方と、前記第3のトランジスタのゲートと、に電気的に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に電気的に接続され、
前記第4のトランジスタのゲートは、前記第3のトランジスタのソース又はドレインの他方と、前記第1の電極と、に電気的に接続され、
前記第1のトランジスタの極性と前記第2のトランジスタの極性とは異なり、
前記第2のトランジスタの極性と前記第3のトランジスタの極性と前記第4のトランジスタの極性とは同じであり、
記第2の電極は、端子に電気的に接続され、
前記第3の配線は、第1の電位を供給する機能を有し、
前記端子は、第2の電位を供給する機能を有し、
前記第1の電位と前記第2の電位との電位差は、前記発光素子を発光させることのできる電位差であり、
記第1の配線は、第3の電位又は第4の電位を供給する機能を有し、
前記第2の配線は、第5の電位又は第6の電位を供給する機能を有し、
前記第3の電位は、前記第3のトランジスタをオン状態にすることができる電位であり、
前記第4の電位は、前記第3のトランジスタをオフ状態にすることができる電位であり、
前記第5の電位は、前記第1のトランジスタをオン状態にすることができる電位であり、且つ、前記第2のトランジスタをオフ状態にすることができる電位であり、
前記第6の電位は、前記第1のトランジスタをオフ状態にすることができる電位であり、且つ、前記第2のトランジスタをオン状態にすることができる電位であり、
前記第2の配線に前記第5の電位が供給され、前記第1の配線に前記第3の電位又は前記第4の電位が供給される期間を有することを特徴とする表示装置。
A light-emitting element having first to third wirings, first to fourth transistors, a first electrode, and a second electrode;
The first wiring is electrically connected to one of a source and a drain of the first transistor;
The second wiring is electrically connected to a gate of the first transistor and a gate of the second transistor;
The third wiring is electrically connected to one of a source or a drain of the second transistor and one of a source or a drain of the third transistor;
One of a source and a drain of the fourth transistor is electrically connected to the other of the source and the drain of the first transistor and a gate of the third transistor;
The other of the source and the drain of the fourth transistor is electrically connected to the other of the source and the drain of the second transistor;
A gate of the fourth transistor is electrically connected to the other of the source and the drain of the third transistor and the first electrode;
Unlike polarity of said second transistor of said first transistor,
The polarity of the second transistor, the polarity of the third transistor, and the polarity of the fourth transistor are the same,
Before Stories second electrode is electrically connected to the terminal,
The third wiring has a function of supplying a first potential;
The terminal has a function of supplying a second potential;
The potential difference between the second potential and the first potential, Ri potential der that is capable of emitting the light emitting element,
Before SL first wiring has a function of supplying a third potential and the fourth potential,
The second wiring has a function of supplying a fifth potential or a sixth potential;
The third potential is a potential that can turn on the third transistor;
The fourth potential is a potential that can turn off the third transistor;
The fifth potential is a potential that can turn on the first transistor, and a potential that can turn off the second transistor;
The sixth potential is a potential that can turn off the first transistor, and a potential that can turn on the second transistor;
The display device includes a period in which the fifth potential is supplied to the second wiring and the third potential or the fourth potential is supplied to the first wiring .
JP2006109612A 2005-04-15 2006-04-12 Display device Expired - Fee Related JP5072254B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006109612A JP5072254B2 (en) 2005-04-15 2006-04-12 Display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005118813 2005-04-15
JP2005118813 2005-04-15
JP2006109612A JP5072254B2 (en) 2005-04-15 2006-04-12 Display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011245184A Division JP2012093763A (en) 2005-04-15 2011-11-09 Display device

Publications (3)

Publication Number Publication Date
JP2006317923A JP2006317923A (en) 2006-11-24
JP2006317923A5 JP2006317923A5 (en) 2009-04-23
JP5072254B2 true JP5072254B2 (en) 2012-11-14

Family

ID=37538614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006109612A Expired - Fee Related JP5072254B2 (en) 2005-04-15 2006-04-12 Display device

Country Status (1)

Country Link
JP (1) JP5072254B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011107692A (en) 2009-10-20 2011-06-02 Semiconductor Energy Lab Co Ltd Method of driving display device, display device, and electronic apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3985763B2 (en) * 1997-03-12 2007-10-03 セイコーエプソン株式会社 Display device and electronic device
JP3989718B2 (en) * 2001-01-18 2007-10-10 シャープ株式会社 Memory integrated display element
JP3788916B2 (en) * 2001-03-30 2006-06-21 株式会社日立製作所 Light-emitting display device
JP2003084733A (en) * 2001-07-04 2003-03-19 Sharp Corp Display device and portable equipment

Also Published As

Publication number Publication date
JP2006317923A (en) 2006-11-24

Similar Documents

Publication Publication Date Title
JP5740432B2 (en) Display device
JP5917649B2 (en) Semiconductor device, display module, and electronic device
US8207915B2 (en) Display device and driving method thereof
US20020047839A1 (en) Driving circuit for active matrix type display, drive method of electronic equipment and electronic apparatus, and electronic apparatus
JP5830590B2 (en) Semiconductor device
US7595775B2 (en) Light emitting display device with reverse biasing circuit
US7471271B2 (en) Display device and driving method of the same
JP4364803B2 (en) Semiconductor device and display device using the same
JP2006091923A (en) Electro-optical device and electronic equipment
KR100646935B1 (en) Light emitting display
JP2007101798A (en) Pixel circuit, organic el apparatus, and electronic apparatus
JP5072254B2 (en) Display device
JP5072218B2 (en) Display device
JP4515051B2 (en) Element substrate and light emitting device
JP4801329B2 (en) Light emitting device
JP2006235614A (en) Driving method of display device
JP2007025713A (en) Light emission device and electronic equipment

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Ref document number: 5072254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees