JP2006235614A - Driving method of display device - Google Patents
Driving method of display device Download PDFInfo
- Publication number
- JP2006235614A JP2006235614A JP2006015807A JP2006015807A JP2006235614A JP 2006235614 A JP2006235614 A JP 2006235614A JP 2006015807 A JP2006015807 A JP 2006015807A JP 2006015807 A JP2006015807 A JP 2006015807A JP 2006235614 A JP2006235614 A JP 2006235614A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transistor
- wiring
- emitting element
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000003990 capacitor Substances 0.000 claims description 62
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 61
- 239000010410 layer Substances 0.000 description 55
- 239000010408 film Substances 0.000 description 46
- 239000004065 semiconductor Substances 0.000 description 28
- 239000000463 material Substances 0.000 description 22
- 239000012535 impurity Substances 0.000 description 11
- 239000003566 sealing material Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000002585 base Substances 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 125000001424 substituent group Chemical group 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 2
- 150000001342 alkaline earth metals Chemical class 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- WPYMKLBDIGXBTP-UHFFFAOYSA-N benzoic acid Chemical compound OC(=O)C1=CC=CC=C1 WPYMKLBDIGXBTP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000005711 Benzoic acid Substances 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- 229920000298 Cellophane Polymers 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- -1 Li and Cs Chemical class 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 235000010233 benzoic acid Nutrition 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- CFBGXYDUODCMNS-UHFFFAOYSA-N cyclobutene Chemical compound C1CC=C1 CFBGXYDUODCMNS-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000003230 hygroscopic agent Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Abstract
Description
本発明はアクティブマトリクス型の表示装置及びその駆動方法に関する。本発明は特に、薄膜トランジスタ(以下、TFTと表記する)等のスイッチング素子と発光素子とを画素毎に有する表示装置及びその駆動方法に関する。また、表示装置及びその駆動方法を用いた電子機器に関する。 The present invention relates to an active matrix display device and a driving method thereof. The present invention particularly relates to a display device having a switching element such as a thin film transistor (hereinafter referred to as TFT) and a light emitting element for each pixel, and a driving method thereof. The present invention also relates to an electronic device using the display device and a driving method thereof.
近年、TFTを形成する技術が大幅に進歩し、アクティブマトリクス型の表示装置への応用開発が進められている。特に、活性層としてポリシリコン膜を用いたTFTは、従来のアモルファスシリコン膜を用いたTFTよりも電界効果移動度(モビリティともいう)が高いので、高速動作が可能である。そのため、画素が形成された基板と同一の基板上にTFTを用いて形成した駆動回路によって、画素の制御を行うことが可能となっている。画素が形成された基板と同一基板上にTFTによって様々な回路を作りこんだ表示装置では、製造のコストの低減、小型化、歩留まりの上昇、スループットの向上など、様々な利点が得られる。 In recent years, the technology for forming TFTs has greatly advanced, and application development to active matrix display devices has been promoted. In particular, a TFT using a polysilicon film as an active layer has higher field effect mobility (also referred to as mobility) than a TFT using a conventional amorphous silicon film, and thus can operate at high speed. Therefore, the pixel can be controlled by a driver circuit formed using a TFT over the same substrate on which the pixel is formed. In a display device in which various circuits are formed using TFTs over the same substrate on which a pixel is formed, various advantages such as a reduction in manufacturing cost, a reduction in size, an increase in yield, and an improvement in throughput can be obtained.
表示装置の各画素が有する表示素子として、発光素子であるエレクトロルミネッセンス素子(以下、EL素子と表記する)を有したアクティブマトリクス型のEL表示装置の研究が活発化している。EL表示装置は有機ELディスプレイ(OELD:Organic EL Display)又は有機ライトエミッティングダイオード(OLED:Organic Light Emitting Diode)とも呼ばれている。 As a display element included in each pixel of the display device, research on an active matrix EL display device having an electroluminescence element (hereinafter referred to as an EL element) which is a light emitting element has been activated. The EL display device is also called an organic EL display (OELD) or an organic light emitting diode (OLED).
一般に、EL素子の発光輝度はEL素子に流れる電流値と比例関係にあるため、EL素子を表示素子として用いたEL表示装置では、電流値で発光輝度を制御する。また、EL素子に流れる電流値は一定で、EL素子に電流が流れる時間で発光輝度を制御する駆動方法もある。 In general, the light emission luminance of an EL element is proportional to the current value flowing through the EL element. Therefore, in an EL display device using the EL element as a display element, the light emission luminance is controlled by the current value. In addition, there is a driving method in which the value of current flowing through the EL element is constant and the light emission luminance is controlled by the time when the current flows through the EL element.
EL素子の発光輝度はEL素子に流れる電流値と比例関係にあるため、EL素子を表示素子として用いたEL表示装置では、電源線からスイッチング素子を介してEL素子に接続されている場合、スイッチング素子のオフ電流が問題となっている。これを解決しようとしたのが特許文献1に開示される発明である。
表示装置では、ある画素がビデオ信号に関係なく常に光っている状態、即ち輝点が1つでも発生すると不良品となる場合が多い。一方、ある画素がビデオ信号に関係なく常に光らない状態、即ち暗点が発生しても数個程度ならば不良品とはならない。 In a display device, when a certain pixel always shines irrespective of a video signal, that is, when even one bright spot is generated, it is often a defective product. On the other hand, if a certain pixel does not always shine regardless of the video signal, that is, even if a dark spot occurs, if it is about several pixels, it will not be defective.
また、EL素子と直列に接続されたTFTのソースとドレインとの間でショートが発生し、TFTのソース電極とドレイン電極の一方の端子の電位がTFTのソース電極とドレイン電極の他方の端子と同電位となり、TFTのゲート電極の電位に関係なくEL素子が発光し続けることが、輝点発生の原因の一つである。 In addition, a short circuit occurs between the source and drain of the TFT connected in series with the EL element, and the potential of one terminal of the source electrode and drain electrode of the TFT is different from the other terminal of the source electrode and drain electrode of the TFT. One of the causes of bright spots is that the EL element continues to emit light regardless of the potential of the gate electrode of the TFT.
本発明では上記問題点を解決し、EL素子と直列に接続されたTFTのソースとドレインとの間でショートが発生しても輝点とはならず、暗点とすることで良品率を上げることを目的とする。 In the present invention, the above-described problems are solved, and even if a short circuit occurs between the source and drain of a TFT connected in series with an EL element, it does not become a bright spot but increases the yield rate by making it a dark spot. For the purpose.
本発明は、複数の画素と、複数の画素それぞれに、発光素子と、発光輝度を決定する第1のTFTと第1のTFTと逆のチャネルタイプの第2のTFTと電源線とを有し、電源線は第1のTFTを介して発光素子の一方の電極に接続され、発光素子の一方の電極と第1のTFTとの接続点は第2のTFTを介して発光素子の一方の電極と他方の電極との電位差が発光素子のしきい値電圧より低くなる電位の設定された配線と接続されており、第1のTFTのソースとドレインの間がショートし、発光素子の陽極の電位が電源線の電位となり輝点が発生した場合、第2のTFTをONさせることで、輝点を暗点にすることを特徴とする表示装置の駆動方法である。例えば、第2のTFTをONすることにより、発光素子の一方の電極と他方の電極との電位差が発光素子のしきい値電圧よりも低くなるため、発光素子が発光することはない。こうして、輝点が発生した画素を暗点にすることができる。 The present invention includes a plurality of pixels, a light emitting element, a first TFT for determining light emission luminance, a channel type second TFT opposite to the first TFT, and a power supply line in each of the plurality of pixels. The power supply line is connected to one electrode of the light emitting element via the first TFT, and the connection point between the one electrode of the light emitting element and the first TFT is one electrode of the light emitting element via the second TFT. Is connected to a wiring having a potential at which the potential difference between the first electrode and the other electrode is lower than the threshold voltage of the light-emitting element, the source and drain of the first TFT are short-circuited, and the potential of the anode of the light-emitting element Is a potential of a power supply line, and when a bright spot is generated, the second TFT is turned on to make the bright spot a dark spot. For example, when the second TFT is turned on, the potential difference between the one electrode and the other electrode of the light emitting element becomes lower than the threshold voltage of the light emitting element, so that the light emitting element does not emit light. Thus, a pixel where a bright spot is generated can be a dark spot.
第2のTFTが接続される低い電位は、発光素子の一方の電極と他方の電極との電位差が発光素子のしきい値電圧より低くなる電位であればどのような電位でもよい。 The low potential to which the second TFT is connected may be any potential as long as the potential difference between the one electrode and the other electrode of the light emitting element is lower than the threshold voltage of the light emitting element.
発光素子のしきい値電圧とは、発光素子が電流を流し始めるときに発光素子に印加される電位のことである。発光素子は、しきい値電圧以上の電位を印加されると電流を流し発光する。 The threshold voltage of the light emitting element is a potential applied to the light emitting element when the light emitting element starts to flow current. When a potential equal to or higher than a threshold voltage is applied to the light emitting element, current flows and light is emitted.
上記駆動方法で表示を行う表示装置の構成について、以下に説明する。 A structure of a display device that performs display by the above driving method will be described below.
(第1の構成)
本発明は、第1の配線と複数の画素を有し、複数の画素はそれぞれ第1のスイッチング素子、第2のスイッチング素子、一対の電極を有する容量素子、一対の電極を有する発光素子、を有し、第1の配線は第1のスイッチング素子を介して発光素子の一方の電極、及び第1のスイッチング素子と第2のスイッチング素子を介して発光素子の他方の電極と接続され、第1のスイッチング素子と第2のスイッチング素子のONまたはOFFは、何らかの方法で容量素子に保持される電位によって制御され、第1のスイッチング素子がONしているときは第2のスイッチング素子がOFFし、第1のスイッチング素子がOFFしているときは第2のスイッチング素子がONすることを特徴とする表示装置である。
(First configuration)
The present invention includes a first wiring and a plurality of pixels, and each of the plurality of pixels includes a first switching element, a second switching element, a capacitor having a pair of electrodes, and a light-emitting element having a pair of electrodes. And the first wiring is connected to one electrode of the light emitting element through the first switching element and to the other electrode of the light emitting element through the first switching element and the second switching element. ON or OFF of the switching element and the second switching element is controlled by a potential held in the capacitor element by some method, and when the first switching element is ON, the second switching element is OFF, The display device is characterized in that the second switching element is turned on when the first switching element is turned off.
また、容量素子の第1の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。 Further, the terminal connected to the first wiring of the capacitor element may be connected anywhere as long as it is kept at a constant potential during operation. For example, it may be connected to the other electrode of the light emitting element, or may be connected to other wiring.
(第2の構成)
本発明は、第1の配線と、第2の配線と複数の画素を有し、複数の画素はそれぞれ第1のスイッチング素子、第2のスイッチング素子、一対の電極を有する容量素子、一対の電極を有する発光素子、を有し、第1の配線は第1のスイッチング素子を介して発光素子の一方の電極、及び第1のスイッチング素子と第2のスイッチング素子を介して第2の配線と接続され、第1のスイッチング素子と第2のスイッチング素子のONまたはOFFは、何らかの方法で容量素子に保持される電位によって制御され、第1のスイッチング素子がONしているときは第2のスイッチング素子がOFFし、第1のスイッチング素子がOFFしているときは第2のスイッチング素子がONすることを特徴とする表示装置である。
(Second configuration)
The present invention includes a first wiring, a second wiring, and a plurality of pixels, and each of the plurality of pixels includes a first switching element, a second switching element, a capacitor having a pair of electrodes, and a pair of electrodes. The first wiring is connected to one electrode of the light emitting element through the first switching element and to the second wiring through the first switching element and the second switching element. The ON or OFF of the first switching element and the second switching element is controlled by a potential held in the capacitor element by some method, and when the first switching element is ON, the second switching element The display device is characterized in that the second switching element is turned on when is turned off and the first switching element is turned off.
また、容量素子の第1の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。 Further, the terminal connected to the first wiring of the capacitor element may be connected anywhere as long as it is kept at a constant potential during operation. For example, it may be connected to the other electrode of the light emitting element, or may be connected to other wiring.
(第3の構成)
本発明は、第1の配線と、第2配線と、第3の配線と複数の画素を有し、複数の画素はそれぞれ第1のスイッチング素子、第2のスイッチング素子、第3のスイッチング素子、一対の電極を有する容量素子、一対の電極を有する発光素子、を有し、第1の配線は第1のスイッチング素子を介して発光素子の一方の電極、及び第1のスイッチング素子と第2のスイッチング素子を介して発光素子の他方の電極と接続され、第1のスイッチング素子と第2のスイッチング素子のONまたはOFFを制御する電極は、容量素子の一方の電極、及びON状態となった第3のスイッチング素子を介して第2の配線と接続され、容量素子の他方の電極は第1の配線と接続され、第3のスイッチング素子のONまたはOFFを制御する電極は、第3の配線と接続され、第1のスイッチング素子がONしているときは第2のスイッチング素子がOFFし、第1のスイッチング素子がOFFしているときは第2のスイッチング素子がONすることを特徴とする表示装置である。
(Third configuration)
The present invention includes a first wiring, a second wiring, a third wiring, and a plurality of pixels, each of the plurality of pixels including a first switching element, a second switching element, a third switching element, A capacitor having a pair of electrodes, a light emitting element having a pair of electrodes, and the first wiring is connected to one electrode of the light emitting element through the first switching element, and the first switching element and the second switching element. The electrode that is connected to the other electrode of the light emitting element through the switching element and controls ON or OFF of the first switching element and the second switching element is one electrode of the capacitor element and the first electrode that is in the ON state. 3 is connected to the second wiring through the switching element, the other electrode of the capacitor is connected to the first wiring, and the electrode for controlling ON or OFF of the third switching element is connected to the third wiring. The display is characterized in that when the first switching element is ON, the second switching element is OFF, and when the first switching element is OFF, the second switching element is ON. Device.
また、容量素子の第1の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。 Further, the terminal connected to the first wiring of the capacitor element may be connected anywhere as long as it is kept at a constant potential during operation. For example, it may be connected to the other electrode of the light emitting element, or may be connected to other wiring.
(第4の構成)
本発明は、第1の配線と、第2配線と、第3の配線と、第4の配線と複数の画素を有し、複数の画素はそれぞれ第1のスイッチング素子、第2のスイッチング素子、第3のスイッチング素子、一対の電極を有する容量素子、一対の電極を有する発光素子、を有し、第1の配線は第1のスイッチング素子を介して発光素子の一方の電極、及び第1のスイッチング素子と第2のスイッチング素子を介して第4の配線と接続され、第1のスイッチング素子と第2のスイッチング素子のONまたはOFFを制御する電極は、容量素子の一方の電極、及びON状態となった第3のスイッチング素子を介して第2の配線と接続され、容量素子の他方の電極は第1の配線と接続され、第3のスイッチング素子のONまたはOFFを制御する電極は、第3の配線と接続され、第1のスイッチング素子がONしているときは第2のスイッチング素子がOFFし、第1のスイッチング素子がOFFしているときは第2のスイッチング素子がONすることを特徴とする表示装置である。
(Fourth configuration)
The present invention includes a first wiring, a second wiring, a third wiring, a fourth wiring, and a plurality of pixels, each of the plurality of pixels including a first switching element, a second switching element, A third switching element, a capacitor having a pair of electrodes, a light emitting element having a pair of electrodes, and the first wiring is connected to one electrode of the light emitting element through the first switching element, and the first The electrode that is connected to the fourth wiring via the switching element and the second switching element and controls ON or OFF of the first switching element and the second switching element is one electrode of the capacitor element and the ON state. The third switching element is connected to the second wiring, the other electrode of the capacitive element is connected to the first wiring, and the electrode for controlling ON or OFF of the third switching element is 3 arrangements And when the first switching element is ON, the second switching element is OFF, and when the first switching element is OFF, the second switching element is ON. It is a display device.
また、容量素子の第1の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。 Further, the terminal connected to the first wiring of the capacitor element may be connected anywhere as long as it is kept at a constant potential during operation. For example, it may be connected to the other electrode of the light emitting element, or may be connected to other wiring.
(第5の構成)
上記第1の構成のスイッチング素子として、トランジスタを用いることができる。スイッチング素子として、トランジスタを用いた場合の構成について説明する。
(Fifth configuration)
A transistor can be used as the switching element having the first structure. A configuration in which a transistor is used as the switching element will be described.
本発明は、第1の配線と複数の画素を有し、複数の画素それぞれは、第1のトランジスタ、第2のトランジスタ、一対の電極を持つ発光素子、一対の電極を持つ容量素子、を有し、第1の配線は第1のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第1のトランジスタのソース電極とドレイン電極のうち他方は発光素子の一方の電極、及び第2のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第2のトランジスタのソース電極とドレイン電極のうち他方の端子は発光素子の他方の電極と接続され、第1のトランジスタのゲート電極、及び第2のトランジスタのゲート電極は容量素子の一方の電極と接続され、容量素子の他方の電極は第1の配線と接続され、第1のトランジスタがONしているときは第2のトランジスタがOFFし、第1のトランジスタがOFFしているときは第2のトランジスタがONすることを特徴とする表示装置である。 The present invention includes a first wiring and a plurality of pixels, and each of the plurality of pixels includes a first transistor, a second transistor, a light-emitting element having a pair of electrodes, and a capacitor having a pair of electrodes. The first wiring is connected to one terminal of the source electrode and the drain electrode of the first transistor, the other of the source electrode and the drain electrode of the first transistor is the one electrode of the light-emitting element, and the second electrode One of the source electrode and the drain electrode of the transistor is connected to one terminal, and the other of the source electrode and the drain electrode of the second transistor is connected to the other electrode of the light-emitting element, and the gate electrode of the first transistor And the gate electrode of the second transistor is connected to one electrode of the capacitor, the other electrode of the capacitor is connected to the first wiring, and the first transistor is turned on. Rutoki the second transistor is turned OFF, when the first transistor is turned OFF is a display device characterized by the second transistor is turned ON.
また、容量素子の第1の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。 Further, the terminal connected to the first wiring of the capacitor element may be connected anywhere as long as it is kept at a constant potential during operation. For example, it may be connected to the other electrode of the light emitting element, or may be connected to other wiring.
(第6の構成)
上記第2の構成のスイッチング素子として、トランジスタを用いることができる。スイッチング素子として、トランジスタを用いた場合の構成について説明する。
(Sixth configuration)
A transistor can be used as the switching element of the second configuration. A configuration in which a transistor is used as the switching element will be described.
本発明は、第1の配線と、第2の配線と複数の画素を有し、複数の画素はそれぞれ第1のトランジスタ、第2のトランジスタ、一対の電極を持つ発光素子、一対の電極を持つ容量素子、を有し、第1の配線は第1のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第1のトランジスタのソース電極とドレイン電極のうち他方は発光素子の一方の電極、及び第2のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第2のトランジスタのソース電極とドレイン電極のうち他方の端子は第2の配線と接続され、第1のトランジスタのゲート電極、及び第2のトランジスタのゲート電極は容量素子の一方の電極と接続され、容量素子の他方の電極は第1の配線と接続され、第1のトランジスタがONしているときは第2のトランジスタがOFFし、第1のトランジスタがOFFしているときは第2のトランジスタがONすることを特徴とする表示装置である。 The present invention includes a first wiring, a second wiring, and a plurality of pixels, and each of the plurality of pixels includes a first transistor, a second transistor, a light emitting element having a pair of electrodes, and a pair of electrodes. A first wiring is connected to one terminal of the source electrode and the drain electrode of the first transistor, and the other of the source electrode and the drain electrode of the first transistor is one of the light-emitting elements. An electrode, and one terminal of the source electrode and the drain electrode of the second transistor, and the other terminal of the source electrode and the drain electrode of the second transistor is connected to the second wiring, and the first transistor And the gate electrode of the second transistor are connected to one electrode of the capacitor, the other electrode of the capacitor is connected to the first wiring, and the first transistor is turned on. When in the second transistor is turned OFF, when the first transistor is turned OFF is a display device characterized by the second transistor is turned ON.
また、容量素子の第1の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。 Further, the terminal connected to the first wiring of the capacitor element may be connected anywhere as long as it is kept at a constant potential during operation. For example, it may be connected to the other electrode of the light emitting element, or may be connected to other wiring.
(第7の構成)
上記第3の構成のスイッチング素子として、トランジスタを用いることができる。スイッチング素子として、トランジスタを用いた場合の構成について説明する。
(Seventh configuration)
A transistor can be used as the switching element having the third configuration. A configuration in which a transistor is used as the switching element will be described.
本発明は、第1の配線と、第2の配線と、第3の配線とを有し、複数の画素はそれぞれ第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、一対の電極を有する容量素子、一対の電極を有する発光素子、を有し、第1の配線は第1のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第1のトランジスタのソース電極とドレイン電極のうち他方は発光素子の一方の電極、及び第2のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第2のトランジスタのソース電極とドレイン電極のうち他方の端子は発光素子の他方の電極と接続され、第1のトランジスタのゲート電極、及び第2のトランジスタのゲート電極は容量素子の一方の電極、及び第3のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、容量素子の他方の電極は第1の配線と接続され、第3のトランジスタのソース電極とドレイン電極のうち他方の端子は第2の配線と接続され、第3のトランジスタのゲート電極は第3の配線と接続され、第1のトランジスタがONしているときは第2のトランジスタがOFFし、第1のトランジスタがOFFしているときは第2のトランジスタがONすることを特徴とする表示装置である。 The present invention includes a first wiring, a second wiring, and a third wiring, and each of the plurality of pixels includes a first transistor, a second transistor, a third transistor, and a pair of electrodes. The first wiring is connected to one terminal of the source electrode and the drain electrode of the first transistor, and the source electrode and the drain electrode of the first transistor are connected to each other. The other is connected to one electrode of the light emitting element and one terminal of the source electrode and the drain electrode of the second transistor, and the other terminal of the source electrode and the drain electrode of the second transistor is the other of the light emitting element. The gate electrode of the first transistor and the gate electrode of the second transistor are connected to one electrode of the capacitor and the source electrode and drain of the third transistor. One of the electrodes is connected, the other electrode of the capacitor is connected to the first wiring, the other of the source and drain electrodes of the third transistor is connected to the second wiring, The gate electrode of the third transistor is connected to the third wiring. When the first transistor is ON, the second transistor is OFF. When the first transistor is OFF, the second transistor is The display device is characterized by being turned on.
また、容量素子の第1の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。 Further, the terminal connected to the first wiring of the capacitor element may be connected anywhere as long as it is kept at a constant potential during operation. For example, it may be connected to the other electrode of the light emitting element, or may be connected to other wiring.
(第8の構成)
上記第4の構成のスイッチング素子として、トランジスタを用いることができる。スイッチング素子として、トランジスタを用いた場合の構成について説明する。
(Eighth configuration)
A transistor can be used as the switching element having the fourth structure. A configuration in which a transistor is used as the switching element will be described.
本発明は、第1の配線と、第2の配線と、第3の配線と、第4の配線と複数の画素を有し、複数の画素はそれぞれ第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、一対の電極を有する容量素子、一対の電極を有する発光素子、を有し、第1の配線は第1のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第1のトランジスタのソース電極とドレイン電極のうち他方は発光素子の一方の電極、及び第2のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、第2のトランジスタのソース電極とドレイン電極のうち他方の端子は第4の配線と接続され、第1のトランジスタのゲート電極、及び第2のトランジスタのゲート電極は容量素子の一方の電極、及び第3のトランジスタのソース電極とドレイン電極のうち一方の端子と接続され、容量素子の他方の電極は第1の配線と接続され、第3のトランジスタのソース電極とドレイン電極のうち他方の端子は第2の配線と接続され、第3のトランジスタのゲート電極は第3の配線と接続され、第1のトランジスタがONしているときは第2のトランジスタがOFFし、第1のトランジスタがOFFしているときは第2のトランジスタがONすることを特徴とする表示装置である。 The present invention includes a first wiring, a second wiring, a third wiring, a fourth wiring, and a plurality of pixels, each of which includes a first transistor, a second transistor, 3 transistor, a capacitor having a pair of electrodes, and a light emitting element having a pair of electrodes, and the first wiring is connected to one terminal of the source electrode and the drain electrode of the first transistor, The other of the source electrode and the drain electrode of the transistor is connected to one electrode of the light emitting element and one of the source electrode and the drain electrode of the second transistor, and the source electrode and the drain electrode of the second transistor are connected to each other. The other terminal is connected to the fourth wiring. The gate electrode of the first transistor and the gate electrode of the second transistor are one electrode of the capacitor and the third transistor. The electrode is connected to one terminal of the drain electrode, the other electrode of the capacitor is connected to the first wiring, and the other terminal of the source electrode and the drain electrode of the third transistor is connected to the second wiring. The gate electrode of the third transistor is connected to the third wiring. When the first transistor is turned on, the second transistor is turned off. When the first transistor is turned off, the second transistor is turned off. The display device is characterized in that the transistor is turned on.
また、容量素子の第1の配線に接続された端子は、動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。 Further, the terminal connected to the first wiring of the capacitor element may be connected anywhere as long as it is kept at a constant potential during operation. For example, it may be connected to the other electrode of the light emitting element, or may be connected to other wiring.
なお、トランジスタのゲートとソースの間にしきい値を超える電圧が印加され、ソースとドレインの間に電流が流れる状態になることをトランジスタがONすると呼ぶ。また、トランジスタのゲートとソースの間にしきい値未満の電圧が印加され、ソースとドレインの間に電流が流れない状態になることをトランジスタがOFFすると呼ぶ。 Note that a state in which a voltage exceeding a threshold is applied between the gate and the source of the transistor and a current flows between the source and the drain is referred to as turning on the transistor. In addition, when a voltage lower than the threshold is applied between the gate and the source of the transistor and no current flows between the source and the drain, the transistor is turned off.
なお、本発明に示すスイッチは、様々な形態のものを用いることができ、一例として、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されず、様々なものを用いることができる。例えば、トランジスタでもよいし、ダイオード(PNダイオード、PINダイオード、ショットキーダイオード、ダイオード接続のトランジスタなど)でもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源(Vss、GND、0Vなど)に近い状態で動作する場合はNチャネル型を、反対に、ソース端子の電位が、高電位側電源(Vddなど)に近い状態で動作する場合はPチャネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、Nチャネル型とPチャネル型の両方を用いて、CMOS型のスイッチにしてもよい。CMOS型のスイッチにすると、スイッチを介して出力する電圧(つまり入力電圧)が、出力電圧に対して、高かったり、低かったりして、状況が変化する場合においても、適切に動作を行うことが出来る。 Note that various types of switches can be used as a switch shown in the present invention, and examples thereof include an electrical switch and a mechanical switch. In other words, any device can be used as long as it can control the flow of current, and it is not limited to a specific device, and various devices can be used. For example, a transistor, a diode (a PN diode, a PIN diode, a Schottky diode, a diode-connected transistor, or the like), or a logic circuit that is a combination thereof may be used. Therefore, when a transistor is used as a switch, the transistor operates as a mere switch, and thus the polarity (conductivity type) of the transistor is not particularly limited. However, when it is desirable that the off-state current is small, it is desirable to use a transistor having a polarity with a small off-state current. As a transistor with low off-state current, there are a transistor provided with an LDD region and a transistor having a multi-gate structure. Further, when the transistor operated as a switch operates at a source terminal potential close to a low potential power source (Vss, GND, 0 V, etc.), the N-channel type is used. On the contrary, the source terminal potential is a high potential. When operating in a state close to the side power supply (Vdd or the like), it is desirable to use a P-channel type. This is because the absolute value of the voltage between the gate and the source can be increased, so that it can easily operate as a switch. Note that both N-channel and P-channel switches may be used as CMOS switches. When a CMOS type switch is used, even if the voltage (ie, input voltage) output through the switch is higher or lower than the output voltage and the situation changes, it can operate properly. I can do it.
なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど)が配置されていてもよい。あるいは、間に他の素子を挟まずに、配置されていてもよい。なお、電気的な接続を可能とする他の素子を間に介さずに接続されていて、直接接続されている場合のみを含む場合であって、電気的に接続されている場合を含まない場合には、直接接続されている、あるいは、直接的に接続されている、と記載するものとする。なお、電気的に接続されている、と記載する場合は、電気的に接続されている場合と直接接続されている場合とを含むものとする。 Note that in the present invention, the term “connected” includes the case of being electrically connected and the case of being directly connected. Therefore, in the configuration disclosed by the present invention, in addition to a predetermined connection relationship, other elements (for example, a switch, a transistor, a capacitor, an inductor, a resistor, a diode, etc.) that can be electrically connected are arranged. May be. Or you may arrange | position, without inserting another element in between. In addition, it is a case where it is connected without interposing other elements that enable electrical connection, and includes only the case where it is directly connected, and does not include the case where it is electrically connected Is described as being directly connected or directly connected. Note that the description of being electrically connected includes the case of being electrically connected and the case of being directly connected.
なお、表示素子は、様々な形態を用いることが出来る。例えば、EL素子(有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子)、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ(GLV)、プラズマディスプレイ(PDP)、デジタルマイクロミラーデバイス(DMD)、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、EL素子を用いた表示装置としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ(FED)やSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Disply)など、液晶素子を用いた表示装置としては液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。 Note that various forms of display elements can be used. For example, EL elements (organic EL elements, inorganic EL elements or EL elements including organic and inorganic substances), electron-emitting elements, liquid crystal elements, electronic ink, grating light valves (GLV), plasma displays (PDP), digital micromirror devices ( DMD), piezoelectric ceramic displays, carbon nanotubes, and the like, which can be applied to display media whose contrast is changed by an electromagnetic action. Note that a display device using an EL element is an EL display, and a display device using an electron-emitting device is a liquid crystal display such as a field emission display (FED) or a SED type flat display (SED: Surface-conduction Electron-Emitter Display). There is a liquid crystal display as a display device using an element, and an electronic paper as a display device using electronic ink.
なお、本発明において、トランジスタは、様々な形態のトランジスタを適用させることが出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT)、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ZnO、a−InGaZnOなどの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、SOI基板、ガラス基板、プラスチック基板、紙基板、セロファン基板、石材基板などに配置することが出来る。また、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。 Note that in the present invention, various types of transistors can be used as a transistor. Thus, there is no limitation on the type of applicable transistor. Therefore, a thin film transistor (TFT) using a non-single crystal semiconductor film typified by amorphous silicon or polycrystalline silicon, a MOS transistor formed using a semiconductor substrate or SOI substrate, a junction transistor, a bipolar transistor, ZnO A transistor using a compound semiconductor such as a-InGaZnO, a transistor using an organic semiconductor or a carbon nanotube, or another transistor can be used. In addition, various types of substrates on which the transistor is arranged can be used, and the substrate is not limited to a specific type. Therefore, for example, it can be disposed on a single crystal substrate, an SOI substrate, a glass substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, or the like. Alternatively, a transistor may be formed using a certain substrate, and then the transistor may be moved to another substrate and placed on another substrate.
なお、すでに述べたように、本発明におけるトランジスタは、様々なタイプを用いることができ、様々な基板上に形成させることができる。したがって、回路の全てが、ガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、SOI基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。回路の全てが形成されていることにより、部品点数を減らしてコストを低減したり、回路部品との接続点数を減らして信頼性を向上させたりすることができる。あるいは、回路の一部が、ある基板に形成されており、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にトランジスタを用いて形成し、回路の別の一部は、単結晶基板上に形成し、そのICチップをCOG(Chip On Glass)で接続してガラス基板上に配置してもよい。あるいは、そのICチップをTAB(Tape Auto Bonding)やプリント基板を用いてガラス基板と接続してもよい。このように、回路の一部が同じ基板に形成されていることにより、部品点数を減らしてコストを低減したり、回路部品との接続点数を減らして信頼性を向上させたりすることができる。また、駆動電圧が高い部分や駆動周波数が高い部分は、消費電力が大きくなってしまうので、そのような部分は同じ基板に形成しないようにすれば、消費電力の向上を防ぐことができる。 Note that as described above, various types of transistors in the present invention can be used and can be formed over various substrates. Therefore, the entire circuit may be formed on a glass substrate, may be formed on a plastic substrate, may be formed on a single crystal substrate, or may be formed on an SOI substrate. Alternatively, it may be formed on any substrate. Since all the circuits are formed, the number of parts can be reduced to reduce the cost, and the number of connection points with circuit parts can be reduced to improve the reliability. Alternatively, a part of the circuit may be formed on a certain substrate, and another part of the circuit may be formed on another substrate. That is, all of the circuits may not be formed on the same substrate. For example, part of a circuit is formed using a transistor over a glass substrate, another part of the circuit is formed over a single crystal substrate, and the IC chip is connected with COG (Chip On Glass) to form a glass. You may arrange | position on a board | substrate. Alternatively, the IC chip may be connected to the glass substrate using TAB (Tape Auto Bonding) or a printed board. As described above, since a part of the circuit is formed on the same substrate, the number of parts can be reduced to reduce the cost, and the number of connection points with the circuit parts can be reduced to improve the reliability. In addition, since the power consumption increases in a portion where the drive voltage is high or a portion where the drive frequency is high, an improvement in power consumption can be prevented if such a portion is not formed on the same substrate.
なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されない。例えば、ゲート本数が2本以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくしたり、空乏層ができやすくなってS値をよくしたりすることができる。また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル(もしくはその一部)にソース電極やドレイン電極が重なっていてもよい。チャネル(もしくはその一部)にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、LDD領域があってもよい。LDD領域を設けることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。 Note that the structure of the transistor can take a variety of forms. It is not limited to a specific configuration. For example, a multi-gate structure having two or more gates may be used. The multi-gate structure reduces the off current, improves the breakdown voltage of the transistor to improve reliability, and even when the drain-source voltage changes when operating in the saturation region. The inter-current does not change so much, and a flat characteristic can be obtained. Alternatively, a structure in which gate electrodes are arranged above and below the channel may be employed. By adopting a structure in which gate electrodes are arranged above and below the channel, the channel region increases, so that the current value can be increased, and a depletion layer can be easily formed to improve the S value. Further, a structure in which a gate electrode is disposed above a channel, a structure in which a gate electrode is disposed below a channel, a normal staggered structure, or an inverted staggered structure may be employed. The channel region may be divided into a plurality of regions, may be connected in parallel, or may be connected in series. In addition, a source electrode or a drain electrode may overlap with the channel (or a part thereof). By using a structure in which a source electrode or a drain electrode overlaps with a channel (or part of it), it is possible to prevent electric charges from being accumulated in part of the channel and unstable operation. There may also be an LDD region. By providing an LDD region, the off-current can be reduced, the breakdown voltage of the transistor can be improved to improve reliability, or the drain-source voltage can be changed even when the drain-source voltage changes when operating in the saturation region. The current does not change so much, and a flat characteristic can be obtained.
なお、本発明においては、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、R(赤)G(緑)B(青)の色要素からなるカラー表示装置の場合には、画像の最小単位は、Rの画素とGの画素とBの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、RGBW(Wは白)がある。また、別の例としては、1つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を行う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。なお、一画素(三色分)と記載する場合は、RとGとBの三画素分を一画素と考える場合であるとする。一画素(一色分)と記載する場合は、一つの色要素につき、複数の画素がある場合、それらをまとめて一画素と考える場合であるとする。 In the present invention, one pixel represents one element whose brightness can be controlled. Therefore, as an example, one pixel represents one color element, and brightness is expressed by one color element. Therefore, at that time, in the case of a color display device composed of R (red), G (green), and B (blue) color elements, the minimum unit of an image is an R pixel, a G pixel, and a B pixel. It is assumed to be composed of three pixels. The color elements are not limited to three colors and may be more than that, for example, RGBW (W is white). As another example, in the case where brightness is controlled using a plurality of areas for one color element, one area corresponds to one pixel. Therefore, as an example, when performing area gradation, there are a plurality of areas for controlling the brightness for each color element, and the gradation is expressed as a whole. One portion is defined as one pixel. Therefore, in that case, one color element is composed of a plurality of pixels. In that case, the size of the region contributing to the display may be different depending on the pixel. Further, in a plurality of brightness control areas for one color element, that is, in a plurality of pixels constituting one color element, a signal supplied to each is slightly different to widen the viewing angle. You may do it. Note that the description of one pixel (for three colors) is a case where three pixels of R, G, and B are considered as one pixel. In the case of describing one pixel (for one color), it is assumed that when there are a plurality of pixels for one color element, they are collectively considered as one pixel.
なお、本発明において、画素がマトリクスに配置されているとは、縦縞と横縞を組み合わせたいわゆる格子状にストライプ配置されている場合はもちろんのこと、三色の色要素(例えばRGB)でフルカラー表示を行う場合に、三つの色要素のドットがいわゆるデルタ配置されている場合も含むものとする。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、RGBW(Wは白)がある。また、色要素のドット毎にその発光領域の大きさが異なっていてもよい。 In the present invention, the pixels are arranged in a matrix, not only when the pixels are arranged in a so-called lattice pattern in which vertical stripes and horizontal stripes are combined, but also in full color display with three color elements (for example, RGB). When performing the above, the case where the dots of the three color elements are arranged in a so-called delta arrangement is also included. The color elements are not limited to three colors and may be more than that, for example, RGBW (W is white). In addition, the size of the light emitting area may be different for each dot of the color element.
トランジスタとは、それぞれ、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有する。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。 A transistor is an element having at least three terminals including a gate, a drain, and a source, and has a channel region between the drain region and the source region. Here, since the source and the drain vary depending on the structure and operating conditions of the transistor, it is difficult to limit which is the source or the drain.
なお、ゲートとは、ゲート電極とゲート配線(ゲート線またはゲート信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域やLDD(Lightly Doped Drain)領域などを形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。ゲート配線とは、各画素のゲート電極の間を接続したり、ゲート電極と別の配線とを接続したりするための配線のことを言う。ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分も存在する。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線とオーバーラップしてチャネル領域がある場合、その領域はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。また、ゲート電極と同じ材料で形成され、ゲート電極とつながっている領域も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線とつながっている領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャネル領域とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有してなかったりする場合がある。しかし、製造マージンなどの関係で、ゲート電極やゲート配線と同じ材料で形成され、ゲート電極やゲート配線とつながっている領域がある。よって、そのような領域もゲート電極やゲート配線と呼んでも良い。また、例えば、マルチゲートのトランジスタにおいて、1つのトランジスタのゲート電極と、別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような領域は、ゲート電極とゲート電極とを接続させるための領域であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを1つのトランジスタであると見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電極やゲート配線と同じ材料で形成され、それらとつながって配置されているものは、ゲート電極やゲート配線と呼んでも良い。また、例えば、ゲート電極とゲート配線とを接続してさせている部分の導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。なお、ゲート端子とは、ゲート電極の領域や、ゲート電極と電気的に接続されている領域について、その一部分のことを言う。 Note that a gate refers to the whole or part of a gate electrode and a gate wiring (also referred to as a gate line or a gate signal line). A gate electrode refers to a conductive film which overlaps with a semiconductor that forms a channel region, an LDD (Lightly Doped Drain) region, and the like with a gate insulating film interposed therebetween. The gate wiring refers to wiring for connecting between the gate electrodes of each pixel or connecting the gate electrode to another wiring. However, there is a portion that functions as a gate electrode and also functions as a gate wiring. Such a region may be called a gate electrode or a gate wiring. That is, there is a region where the gate electrode and the gate wiring cannot be clearly distinguished. For example, when there is a channel region that overlaps with an extended gate wiring, the region functions as a gate wiring, but also functions as a gate electrode. Therefore, such a region may be called a gate electrode or a gate wiring. A region formed of the same material as the gate electrode and connected to the gate electrode may also be called a gate electrode. Similarly, a region formed of the same material as the gate wiring and connected to the gate wiring may be called a gate wiring. In a strict sense, such a region may not overlap with the channel region or may not have a function of being connected to another gate electrode. However, there is a region that is formed of the same material as the gate electrode and the gate wiring and connected to the gate electrode and the gate wiring because of a manufacturing margin. Therefore, such a region may also be called a gate electrode or a gate wiring. For example, in a multi-gate transistor, the gate electrode of one transistor and the gate electrode of another transistor are often connected by a conductive film formed using the same material as the gate electrode. Such a region is a region for connecting the gate electrode and the gate electrode, and may be referred to as a gate wiring. However, a multi-gate transistor can be regarded as a single transistor, and thus the gate electrode You can call it. That is, what is formed of the same material as the gate electrode and the gate wiring and is connected to the gate electrode and the gate wiring may be called a gate electrode and a gate wiring. For example, a portion of the conductive film where the gate electrode and the gate wiring are connected may be called a gate electrode or a gate wiring. Note that a gate terminal refers to a part of a region of a gate electrode or a region electrically connected to the gate electrode.
なお、ソースとは、ソース領域とソース電極とソース配線(ソース線またはソース信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、P型不純物(ボロンやガリウムなど)やN型不純物(リンやヒ素など)が多く含まれる半導体領域のことを言う。従って、少しだけP型不純物やN型不純物が含まれる領域、いわゆる、LDD(Lightly Doped Drain)領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接続したり、ソース電極と別の配線とを接続したりするための配線のことを言う。しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分も存在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、その領域はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。また、ソース電極と同じ材料で形成され、ソース電極とつながっている領域や、ソース電極とソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材料で形成され、ソース配線とつながっている領域も、ソース配線と呼んでも良い。このような領域は、厳密な意味では、別のソース電極と接続させる機能を有していたりすることがない場合がある。しかし、製造マージンなどの関係で、ソース電極やソース配線と同じ材料で形成され、ソース電極やソース配線とつながっている領域がある。よって、そのような領域もソース電極やソース配線と呼んでも良い。また、例えば、ソース電極とソース配線とを接続してさせている部分の導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続されている領域について、その一部分のことを言う。 Note that a source refers to the whole or part of a source region, a source electrode, and a source wiring (also referred to as a source line, a source signal line, or the like). The source region refers to a semiconductor region containing a large amount of P-type impurities (such as boron and gallium) and N-type impurities (such as phosphorus and arsenic). Therefore, a region containing a little P-type impurity or N-type impurity, that is, a so-called LDD (Lightly Doped Drain) region is not included in the source region. A source electrode refers to a portion of a conductive layer which is formed using a material different from that of a source region and is electrically connected to the source region. However, the source electrode may be referred to as a source electrode including the source region. The source wiring is a wiring for connecting between the source electrodes of each pixel or connecting the source electrode and another wiring. However, there is a portion that functions as a source electrode and also functions as a source wiring. Such a region may be called a source electrode or a source wiring. That is, there is a region where the source electrode and the source wiring cannot be clearly distinguished. For example, when there is a source region that overlaps with an extended source wiring, the region functions as a source wiring, but also functions as a source electrode. Therefore, such a region may be called a source electrode or a source wiring. A region formed of the same material as the source electrode and connected to the source electrode, or a portion connecting the source electrode and the source electrode may also be referred to as a source electrode. A portion overlapping with the source region may also be called a source electrode. Similarly, a region formed of the same material as the source wiring and connected to the source wiring may be called a source wiring. In a strict sense, such a region may not have a function of connecting to another source electrode. However, there is a region formed of the same material as the source electrode and the source wiring and connected to the source electrode and the source wiring because of a manufacturing margin. Therefore, such a region may also be called a source electrode or a source wiring. Further, for example, a conductive film in a portion where the source electrode and the source wiring are connected to each other may be referred to as a source electrode or a source wiring. Note that a source terminal refers to a part of a source region, a source electrode, or a region electrically connected to the source electrode.
なお、ドレインについては、ソースと同様である。 The drain is the same as the source.
なお、本発明において、半導体装置とは半導体素子(トランジスタやダイオードなど)を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。また、表示装置とは、表示素子(液晶素子や発光素子など)を有する装置のことを言う。なお、基板上に液晶素子やEL素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット(FPC)やプリント配線基盤(PWB)が取り付けられたものも含んでもよい。また、発光装置とは、特にEL素子やFEDで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。 Note that in the present invention, a semiconductor device refers to a device having a circuit including a semiconductor element (such as a transistor or a diode). In addition, any device that can function by utilizing semiconductor characteristics may be used. A display device refers to a device having a display element (such as a liquid crystal element or a light-emitting element). Note that a display panel body in which a plurality of pixels including a display element such as a liquid crystal element or an EL element and a peripheral driver circuit for driving these pixels are formed over a substrate may be used. Furthermore, the display device may include one provided with a flexible printed circuit (FPC) or a printed wiring board (PWB). A light-emitting device refers to a display device including a self-luminous display element such as an EL element or an element used in an FED. A liquid crystal display device refers to a display device having a liquid crystal element.
なお、本発明において、ある物の上に形成されている、あるいは、〜上に形成されている、というように、〜の上に、あるいは、〜上に、という記載については、ある物の上に直接接していることに限定されない。直接接してはいない場合、つまり、間に別のものが挟まっている場合も含むものとする。従って例えば、層Aの上に(もしくは層A上に)、層Bが形成されている、という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層(例えば層Cや層Dなど)が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。また、〜の上方に、という記載についても同様であり、ある物の上に直接接していることに限定されず、間に別のものが挟まっている場合も含むものとする。従って例えば、層Aの上方に、層Bが形成されている、という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層(例えば層Cや層Dなど)が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。なお、〜の下に、あるいは、〜の下方に、の場合についても、同様であり、直接接している場合と、接していない場合とを含むこととする。 In addition, in the present invention, it is formed on a certain object, or is formed on the top. It is not limited to being in direct contact with. This includes cases where they are not in direct contact, that is, cases where another object is sandwiched between them. Therefore, for example, when the layer B is formed on the layer A (or on the layer A), the case where the layer B is formed in direct contact with the layer A and the case where the layer B is formed In which another layer (for example, layer C or layer D) is formed in direct contact with layer B and layer B is formed in direct contact therewith. The same applies to the description of “above”, and it is not limited to being in direct contact with a certain object, and includes a case where another object is sandwiched therebetween. Therefore, for example, when the layer B is formed above the layer A, the case where the layer B is formed in direct contact with the layer A and the case where another layer is formed in direct contact with the layer A. (For example, the layer C or the layer D) is formed, and the layer B is formed in direct contact therewith. It should be noted that the same applies to the case of below or below, and includes the case of direct contact and the case of no contact.
本発明は、各画素において、発光素子の一方の電極は第1のスイッチング素子を介して電源線と接続し、また、発光素子の一方の電極は第2のスイッチング素子を介して、発光素子の他方の電極または発光素子の他方の電極との電位差が発光素子のしきい値電圧未満となる配線と接続する。これにより、第1のスイッチング素子のON、OFFに関係なく、発光素子のしきい値以上となる電位差が発光素子の電極間に与えられ発光素子が発光した場合、第2のスイッチング素子をONさせることにより、発光素子の一方の電極に印加された電位と発光素子の他方の電極に印加された電位との差を発光素子のしきい値電圧未満にし、非発光とすることで、ビデオ信号に関係なく暗点とする。これにより、不良率を低減できるため、歩留まりの向上及び生産性の向上を達成し、高品質表示可能な表示装置を提供することができる。 According to the present invention, in each pixel, one electrode of the light-emitting element is connected to the power supply line via the first switching element, and one electrode of the light-emitting element is connected to the power supply line via the second switching element. The other electrode or the other electrode of the light emitting element is connected to a wiring whose potential difference is less than the threshold voltage of the light emitting element. As a result, regardless of whether the first switching element is on or off, the second switching element is turned on when a potential difference equal to or greater than the threshold value of the light emitting element is applied between the electrodes of the light emitting element and the light emitting element emits light. Thus, the difference between the potential applied to one electrode of the light-emitting element and the potential applied to the other electrode of the light-emitting element is made less than the threshold voltage of the light-emitting element and non-light emission is performed, so that Regardless of the dark spot. Accordingly, since the defect rate can be reduced, an improvement in yield and productivity can be achieved, and a display device capable of high quality display can be provided.
本発明は、上記の動作をビデオ信号により行うので駆動回路の構成を複雑にする必要はない。 In the present invention, since the above operation is performed by a video signal, it is not necessary to complicate the configuration of the drive circuit.
また、本発明は、映像信号として電圧の信号を用いるので、画素に映像信号を入力する駆動回路の構成を簡単にすることができる。 In addition, since a voltage signal is used as a video signal in the present invention, the configuration of a drive circuit that inputs a video signal to a pixel can be simplified.
更に、本発明の第5の構成、第6の構成、第7の構成、及び第8の構成において、画素毎に配置されたトランジスタは単なるスイッチング素子として機能するため、表示装置の消費電力を低減することができる。 Further, in the fifth configuration, the sixth configuration, the seventh configuration, and the eighth configuration of the present invention, the transistor arranged for each pixel functions as a mere switching element, so that power consumption of the display device is reduced. can do.
本発明の実施形態について説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施形態の記載内容に限定して解釈されるものではない。 An embodiment of the present invention will be described. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of the embodiment.
(第1の実施形態)
上述した第5の構成の表示装置について、画素の構成を、図1を用いて説明する。
(First embodiment)
With respect to the display device having the fifth structure described above, the structure of the pixel will be described with reference to FIG.
図1において、101、及び102はTFT、103は容量素子、104は発光素子、105は発光素子104の一対の電極のうちの他方である対向電極、106は電源線である。
In FIG. 1, 101 and 102 are TFTs, 103 is a capacitor element, 104 is a light emitting element, 105 is a counter electrode which is the other of a pair of electrodes of the
画素はそれぞれ、容量素子103と、発光素子104と、TFT101と、TFT102とを有する。
Each pixel includes a
電源線106はTFT101のソース電極とドレイン電極のうち一方の端子と接続され、TFT101のソース電極とドレイン電極のうち他方は発光素子104の一方の電極、及びTFT102のソース電極とドレイン電極のうち一方の端子と接続され、TFT102のソース電極とドレイン電極うち他方の端子は発光素子104の他方の電極と接続され、TFT101のゲート電極、及びTFT102のゲート電極は容量素子103の一方の電極と接続され、容量素子103の他方の電極は電源線106と接続されている。
The
TFT101とTFT102と発光素子104の一方の電極との接続点をノードVm107とする。
A connection point between the
電源線106と発光素子104の他方の電極との電位差は発光素子104のしきい値電圧よりも高い電位とする。
The potential difference between the
図1の画素の駆動方法について、図5にタイミングチャートを用いて説明する。 1 will be described with reference to a timing chart in FIG.
まず、本発明が有効となるときの不良の動作について説明する。 First, a defective operation when the present invention is effective will be described.
TFT101のONまたはOFFに関係なくノードVm107に電源線106の電位が印加される状態、またはノードVm107と発光素子の他方の電極との電位差が発光素子のしきい値電圧以上となる電位が印加される状態、すなわちTFT101のソースとドレインとがショートしたときなどである。
A state in which the potential of the
図5は、TFT101のソースとドレインとがショートした状態での動作の様子を示す。なお、図中の電源線106の電位は対向電極105の電位より高電位であることを示している。
FIG. 5 shows the operation in the state where the source and drain of the
期間T1は、なんらかの方法でTFT101をON、TFT102をOFFする信号をTFT101、及びTFT102のゲートにそれぞれ印加する場合である。このとき、ノードVm107に電源線106の電位が供給される。こうして、ノードVm107と発光素子104の他方の電極との電位差は発光素子104のしきい値電圧以上になるため、発光素子104が発光する状態となる。
The period T1 is a case where a signal for turning on the
期間T2は、なんらかの方法でTFT101をOFF、TFT102をONする信号をTFT101、及びTFT102のゲートにそれぞれ印加する場合である。このとき、ノードVm107と発光素子104の他方の電極とは電気的に接続される。こうして、ノードVm107と発光素子104の他方の電極との電位差は発光素子104のしきい値電圧未満になるため、発光素子104が発光しない状態となる。
The period T2 is when the
TFT101のソースとドレインとのショートが発生し、ノードVm107に電源線106の電位を供給した場合、TFT101をOFF、TFT102をONするゲート電圧を印加することで、輝点を暗点とすることができる。
When a short circuit occurs between the source and the drain of the
図1のTFTとして、TFT101はP型TFT、TFT102はN型TFTを示したが、TFT101、及びTFT102の極性は逆になっていればよく、各TFTの極性はこれに限定されない。
As the TFT of FIG. 1, the
なお、図1では、容量素子103の他方の電極と電源線106とを接続したが、容量素子103の他方の電極は、TFT101、及びTFT102を動作させるときに一定の電位に保たれていれば、どこに接続してもよい。
なお、表示装置の階調を表現する駆動方式として、デジタル階調方式とアナログ階調方式があり、そのどちらを適用することもできる。デジタル階調方式はデジタル制御で発光素子をオンオフさせ、階調を表現している。一方、アナログ方式には、発光素子の発光輝度をアナログ制御する方式がある。本発明の表示装置の駆動方法としては、このアナログ方式を適用するとより効果的である。以下においてその理由を説明する。
発光素子の発光輝度をアナログ制御するアナログ方式の場合には、TFT101のゲートにアナログの電位を入力し、TFT101を飽和領域で動作させ、発光素子の発光輝度をアナログ制御する。ここで、TFT101がショートすると、TFT101のゲート電位を制御しても発光輝度を制御することができなくなる。つまり、低輝度で発光させたい場合にも所望の輝度より高くなってしまうため、その画素が輝点となってしまう。しかし、本発明の構成を用いることにより、TFT101がショートしていた場合でも、TFT102をオンする信号を入力することにより、その画素を常に暗点にすることができる。
In FIG. 1, the other electrode of the
Note that there are a digital gray scale method and an analog gray scale method as drive methods for expressing the gray scale of the display device, and either of them can be applied. In the digital gradation method, gradation is expressed by turning on and off the light emitting element by digital control. On the other hand, the analog method includes a method of analog control of the light emission luminance of the light emitting element. As a method for driving the display device of the present invention, it is more effective to apply this analog method. The reason will be described below.
In the case of an analog method in which the light emission luminance of the light emitting element is controlled in an analog manner, an analog potential is input to the gate of the
(第2の実施形態)
上述した第6の構成の表示装置について、画素の構成を、図2を用いて説明する。
(Second Embodiment)
In the display device having the above-described sixth structure, the structure of the pixel will be described with reference to FIG.
図2において、201、及び202はTFT、203は容量素子、204は発光素子、205は発光素子204の一対の電極のうちの他方である対向電極、206、及び207は電源線である。
In FIG. 2, 201 and 202 are TFTs, 203 is a capacitor element, 204 is a light emitting element, 205 is a counter electrode which is the other of a pair of electrodes of the
画素はそれぞれ、容量素子203と、発光素子204と、TFT201と、TFT202とを有する。
Each pixel includes a
電源線206はTFT201のソース電極とドレイン電極のうち一方の端子と接続され、TFT201のソース電極とドレイン電極のうち他方は発光素子204の一方の電極、及びTFT202のソース電極とドレイン電極のうち一方の端子と接続され、TFT202のソース電極とドレイン電極のうち他方の端子は電源線207に接続され、TFT201のゲート電極、及びTFT202のゲート電極は容量素子203の一方の電極と接続され、容量素子203の他方の電極は電源線206と接続されている。
The
TFT201とTFT202と発光素子204の一方の電極との接続点をノードVm208とする。
A connection point between the
電源線206と発光素子204の他方の電極との電位差は発光素子204のしきい値電圧よりも高い電位、電源線207と発光素子204の他方の電極との電位差は発光素子204のしきい値電圧よりも低い電位とする。
The potential difference between the
図2の画素の駆動方法について、図6にタイミングチャートを用いて説明する。 2 will be described with reference to a timing chart in FIG.
まず、本発明が有効となるときの不良の動作について説明する。 First, a defective operation when the present invention is effective will be described.
TFT201のONまたはOFFに関係なくノードVm208に電源線206の電位が印加される状態、またはノードVm208と発光素子の他方の電極との電位差が発光素子のしきい値電圧以上となる電位が印加される状態、すなわちTFT201のソースとドレインとがショートしたときなどである。
A state where the potential of the
図6は、TFT201のソースとドレインとがショートした状態での動作の様子を示す。なお、図中の電源線206の電位は電源線207の電位より高電位であることを示している。
FIG. 6 shows the operation in the state where the source and drain of the
期間T1は、なんらかの方法でTFT201をON、TFT202をOFFする信号をTFT201、及びTFT202のゲートにそれぞれ印加する場合である。このとき、ノードVm208に電源線206の電位が供給される。こうして、ノードVm208と発光素子204の他方の電極との電位差は発光素子204のしきい値電圧以上になるため、発光素子204が発光する状態となる。
The period T1 is a case where a signal for turning on the
期間T2は、なんらかの方法でTFT201をOFF、TFT202をONする信号をTFT201、及びTFT202のゲートにそれぞれ印加する場合である。このとき、ノードVm208と電源線207とは電気的に接続される。こうして、ノードVm208と発光素子204の他方の電極との電位差は発光素子204のしきい値電圧未満になるため、発光素子204が発光しない状態となる。
The period T2 is a case where a signal for turning off the
TFT201のソースとドレインとのショートが発生し、ノードVm208に電源線206の電位を供給した場合、TFT201をOFF、TFT202をONするゲート電圧を印加することで、輝点を暗点とすることができる。
When a short circuit occurs between the source and drain of the
図2のTFTとして、TFT201はP型TFT、TFT202はN型TFTを示したが、TFT201、及びTFT202の極性は逆になっていればよく、各TFTの極性はこれに限定されない。
As the TFT in FIG. 2, the
なお、図2では、容量素子203の他方の電極と電源線206とを接続したが、容量素子203の他方の電極は、TFT201、及びTFT202を動作させるときに一定の電位に保たれていれば、どこに接続してもよい。
In FIG. 2, the other electrode of the
(第3の実施形態)
上述した第7の構成の表示装置について、画素の構成を、図3を用いて説明する。
(Third embodiment)
In the display device having the seventh structure described above, the structure of the pixel will be described with reference to FIGS.
図3において、301、302、及び303はTFT、304は容量素子、305は発光素子、306は発光素子305の一対の電極のうち他方である対向電極、307は電源線、308はソース信号線、309はゲート選択線である。
In FIG. 3,
画素はそれぞれ、容量素子304と、発光素子305と、TFT301と、TFT302と、TFT303とを有する。
Each pixel includes a
電源線307はTFT301のソース電極とドレイン電極のうち一方の端子と接続され、TFT301のソース電極とドレイン電極のうち他方は発光素子305の一方の電極、及びTFT302のソース電極とドレイン電極のうち一方の端子と接続され、TFT302のソース電極とドレイン電極のうち他方の端子は発光素子305の他方の電極と接続され、TFT301のゲート電極、及びTFT302のゲート電極は容量素子304の一方の電極、及びTFT303のソース電極とドレイン電極のうち一方の端子と接続され、容量素子304の他方の電極は電源線307と接続され、TFT303のソース電極とドレイン電極のうち他方の端子はソース信号線308と接続され、TFT303のゲート電極はゲート選択線309と接続されている。
The
TFT301とTFT302と発光素子305の一方の電極との接続点をノードVm310とする。
A connection point between the
電源線307と発光素子305の他方の電極との電位差は、発光素子305のしきい値電圧よりも高い電位とする。
The potential difference between the
図3の画素の駆動方法について、図7にタイミングチャートを用いて説明する。 A driving method of the pixel in FIG. 3 will be described with reference to a timing chart in FIG.
まず、本発明が有効となるときの不良の動作について説明する。 First, a defective operation when the present invention is effective will be described.
TFT301のONまたはOFFに関係なくノードVm310に電源線307の電位が印加される状態、またはノードVm310と発光素子の他方の電極との電位差が発光素子のしきい値電圧以上となる電位が印加される状態なる状態、すなわちTFT301のソースとドレインとがショートしたときなどである。
A state where the potential of the
図7は、TFT301のソースとドレインとがショートした状態での動作の様子を示す。なお、図中の電源線307の電位は対向電極306の電位より高電位であることを示している。
FIG. 7 shows the operation in the state where the source and drain of the
期間T1は、ソース信号線308からONとなったTFT303を介して、TFT301をON、TFT302をOFFする信号をTFT301、及びTFT302のゲートにそれぞれ印加した場合である。このとき、ノードVm310に電源線307の電位が供給される。こうして、ノードVm310と発光素子305の他方の電極との電位差は発光素子305のしきい値電圧以上になるため、発光素子305が発光する状態となる。
The period T1 is a case where a signal for turning on the
期間T2は、ソース信号線308からONとなったTFT303を介して、TFT301をOFF、TFT302をONする信号をTFT301、及びTFT302のゲートにそれぞれ印加した場合である。このとき、ノードVm310と発光素子305の他方の電極とは電気的に接続される。こうして、ノードVm310と発光素子305の他方の電極との電位差は発光素子305のしきい値電圧未満となるため、発光素子305が発光しない状態となる。
A period T2 is a case where the
TFT301のソースとドレインとのショートが発生し、ノードVm310に電源線307の電位を供給した場合、TFT301をOFF、TFT302をONするようなゲート電圧を印加することで、輝点を暗点とすることができる。
When a short circuit occurs between the source and the drain of the
図3のTFTとして、TFT301はP型TFT、TFT302はN型TFT、TFT303はN型TFTを示したが、TFT301、及びTFT302の極性は逆になっていればよく、各TFTの極性はこれに限定されない。
As the TFT of FIG. 3,
なお、図3では、容量素子304の他方の電極と電源線307とを接続したが、容量素子304の他方の電極は、TFT301、及びTFT302を動作させるときに一定の電位に保たれていれば、どこに接続してもよい。
Note that in FIG. 3, the other electrode of the
(第4の実施形態)
上述した第8の構成の表示装置について、画素の構成を、図4を用いて説明する。
(Fourth embodiment)
Regarding the display device having the above-described eighth structure, the structure of the pixel will be described with reference to FIGS.
図4において、401、402、及び403はTFT、404は容量素子、405は発光素子、406は発光素子405の一対の電極のうち他方である対向電極、407及び410は電源線、408はソース信号線、409はゲート選択線である。
4, 401, 402, and 403 are TFTs, 404 is a capacitor element, 405 is a light emitting element, 406 is a counter electrode which is the other of a pair of electrodes of the
画素はそれぞれ、容量素子404と、発光素子405と、TFT401と、TFT402と、TFT403とを有する。
Each pixel includes a
電源線407はTFT401のソース電極とドレイン電極のうち一方の端子と接続され、TFT401のソース電極とドレイン電極のうち他方は発光素子405の一方の電極、及びTFT402のソース電極とドレイン電極のうち一方の端子と接続され、TFT402のソース電極とドレイン電極のうち他方の端子は、電源線410と接続され、TFT401のゲート電極、及びTFT402のゲート電極は容量素子404の一方の電極、及びTFT403のソース電極とドレイン電極のうち一方の端子と接続され、容量素子404の他方の電極は電源線407と接続され、TFT403のソース電極とドレイン電極のうち他方の端子はソース信号線408と接続され、TFT403のゲート電極はゲート選択線409と接続されている。
The
TFT401とTFT402と発光素子405の一方の電極との接続点をノードVm411とする。
A connection point between the
電源線407と発光素子405の他方の電極との電位差は発光素子405のしきい値電圧よりも高い電位、電源線410と発光素子405の他方の電極との電位差は発光素子405のしきい値電圧よりも低い電位とする。
The potential difference between the
図4の画素の駆動方法について、図8にタイミングチャートを用いて説明する。 A driving method of the pixel in FIG. 4 will be described with reference to a timing chart in FIG.
まず、本発明が有効となるときの不良の動作について説明する。 First, a defective operation when the present invention is effective will be described.
TFT401のONまたはOFFに関係なくノードVm411に電源線407の電位が印加される状態、またはノードVm411と発光素子405の他方の電極との電位差が発光素子のしきい値電圧以上となる電位がノードVm411に印加される状態、すなわちTFT401のソースとドレインとがショートしたときなどである。
A state in which the potential of the
図8は、TFT401のソースとドレインとがショートした状態での動作の様子を示す。なお、図中の電源線407の電位は電源線410の電位より高電位であることを示している。
FIG. 8 shows the operation in the state where the source and drain of the
期間T1は、ソース信号線408からONとなったTFT403を介して、TFT401をON、TFT402をOFFする信号をTFT401、及びTFT402のゲートにそれぞれ印加した場合である。このとき、ノードVm411に電源線407の電位が供給される。こうして、ノードVm411と発光素子405の他方の電極との電位差は発光素子405のしきい値電圧以上になるため、発光素子405が発光する状態となる。
The period T1 is a case where a signal for turning on the
期間T2は、ソース信号線408からONとなったTFT403を介して、TFT401をOFF、TFT402をONする信号をTFT401、及びTFT402のゲートにそれぞれ印加した場合である。このとき、ノードVm411と電源線410は電気的に接続される。こうして、ノードVm411と発光素子405の他方の電極との電位差は発光素子405のしきい値電圧未満となるため、発光素子405が発光しない状態となる。
The period T2 is a case where the
TFT401のソースとドレインとのショートが発生し、ノードVm411に電源線407の電位を供給した場合、TFT401をOFF、TFT402をONするようなゲート電圧を印加することで、輝点を暗点とすることができる。
When a short circuit occurs between the source and the drain of the
図4のTFTとして、TFT401はP型TFT、TFT402はN型TFT、TFT403はN型TFTを示したが、TFT401の極性に対して、TFT402の極性が別の極性(つまり、TFT401がP型の時にはTFT402はN型、TFT401がN型の時にはTFT402はP型)になっていればよく、各TFTの極性はこれに限定されない。
As the TFT of FIG. 4, the
なお、図4では、容量素子404の他方の電極と電源線407とを接続したが、容量素子404の他方の電極は、TFT401、及びTFT402を動作させるときに一定の電位に保たれていれば、どこに接続してもよい。
In FIG. 4, the other electrode of the
第1の実施形態、第2の実施形態、第3の実施形態、及び第4の実施形態において、図1、図2、図3、及び図4を用いてTFTの配置を説明した。しかし、本発明において、TFTの配置は、図1、図2、図3、及び図4の配置に限定されない。図5、図6、図7、及び図8で示すタイミングチャートで画素を動作させられれば、任意の場所にTFTを配置することが可能である。例えば、TFTを追加してデジタル時間階調方式のように消去動作するために消去用TFTを配置してもよい。 In the first embodiment, the second embodiment, the third embodiment, and the fourth embodiment, the arrangement of TFTs has been described with reference to FIGS. 1, 2, 3, and 4. However, in the present invention, the arrangement of the TFTs is not limited to the arrangement shown in FIG. 1, FIG. 2, FIG. 3, and FIG. If the pixel can be operated according to the timing charts shown in FIGS. 5, 6, 7, and 8, it is possible to dispose TFTs at arbitrary positions. For example, an erasing TFT may be arranged in order to perform an erasing operation like a digital time gray scale method by adding a TFT.
また、輝点が発生している画素を検出する方法として、1画素毎、及び数画素毎のみ、発光素子を点灯させたときの電流値で検出してもよいし、目視、及び輝点を検出する装置で検出してもよい。輝点の検出方法は限定されない。 In addition, as a method of detecting a pixel in which a bright spot is generated, it may be detected by a current value when the light emitting element is turned on for each pixel and every several pixels. You may detect with the apparatus to detect. The method for detecting the bright spot is not limited.
本発明では、画素に信号を入力する駆動回路として公知なものを用いることができる。 In the present invention, a known driver circuit for inputting a signal to a pixel can be used.
本実施例において、発明を実施するための最良の形態において、図3、及び図4で示した構成の画素を有する表示装置について説明する。図9に表示装置の構成例を示す。複数の画素900がm行n列(m、nは自然数)のマトリクス状に配置された表示部905を有し、表示部905の周辺には、ソース信号線駆動回路903、書き込み用ゲート選択線駆動回路904、消去用ゲート選択線駆動回路907を有している。S1〜Snで表記されたソース信号線901は画素900の各列に対応して配置されており、G1〜Gmで表記されたゲート選択線902は画素900の各行に対応して配置されている。
In this embodiment, in the best mode for carrying out the invention, a display device having the pixel structure shown in FIGS. 3 and 4 will be described. FIG. 9 shows a configuration example of the display device. A plurality of
図3におけるソース信号線308は、図9におけるソース信号線901に対応する。図3におけるゲート選択線309は、図9におけるゲート選択線902に対応する。図4におけるソース信号線408は、図9におけるソース信号線901に対応する。図4におけるゲート選択線409は、図9におけるゲート選択線902に対応する。なお、図3や図4で示したその他の配線は、図9においては図示していない。
A
図9に示す表示装置では、1つのゲート選択期間を書き込み期間と消去期間に分けることによって、1つのゲート選択線902で書き込みと消去を可能とする駆動方法を用いる。
The display device illustrated in FIG. 9 uses a driving method in which writing and erasing can be performed with one
なお、ソース信号線駆動回路903、書き込み用ゲート選択線駆動回路904、及び消去用ゲート選択線駆動回路907の構成については、公知なものを用いればよい。
Note that a known structure may be used for the source signal
本発明の表示装置を実際に作製した例について説明する。 An example in which the display device of the present invention is actually manufactured will be described.
図10(A)及び図10(B)は、発明を実施するための最良の形態で説明した第1の実施形態、第2の実施形態、第3の実施形態、及び第4の実施形態の表示装置の画素の断面図である。第1の実施形態、第2の実施形態、第3の実施形態、及び第4の実施形態の画素に配置されるトランジスタとして、TFTを用いた例を示す。 FIG. 10A and FIG. 10B show the first embodiment, the second embodiment, the third embodiment, and the fourth embodiment described in the best mode for carrying out the invention. It is sectional drawing of the pixel of a display apparatus. An example in which TFTs are used as transistors arranged in the pixels of the first embodiment, the second embodiment, the third embodiment, and the fourth embodiment will be described.
図10(A)及び図10(B)において、1000は基板、1001は下地膜、1002は半導体層、1102は半導体層、1003は第1の絶縁膜、1004はゲート電極、1104は電極、1005は第2の絶縁膜、1006は電極、1007は第1の電極、1008は第3の絶縁膜、1009は発光層、1010は第2の電極である。1100はTFT、1011は発光素子、1101は容量素子である。
10A and 10B, 1000 is a substrate, 1001 is a base film, 1002 is a semiconductor layer, 1102 is a semiconductor layer, 1003 is a first insulating film, 1004 is a gate electrode, 1104 is an electrode, 1005 Is a second insulating film, 1006 is an electrode, 1007 is a first electrode, 1008 is a third insulating film, 1009 is a light emitting layer, and 1010 is a second electrode.
図10では、画素を構成する素子として、TFT1100と、容量素子1101と発光素子1011を代表で示した。
In FIG. 10, the
図10(A)の構成について説明する。 A structure of FIG. 10A will be described.
基板1000としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板1000の表面を、CMP(化学機械研磨)法などの研磨により平坦化しておいても良い。
As the
下地膜1001としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地膜1001によって、基板1000に含まれるNaなどのアルカリ金属やアルカリ土類金属が半導体層1002に拡散しTFT1100の特性に悪影響をおよぼすのを防ぐことができる。図10では、下地膜1001を単層の構造としているが、2層あるいはそれ以上の複数層で形成してもよい。なお、石英基板など不純物の拡散がさして問題とならない場合は、下地膜1001を必ずしも設ける必要はない。
As the
半導体層1002及び半導体層1102としては、選択的にエッチングされた結晶性半導体膜や非晶質半導体膜を用いることができる。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、RTA(Rapid Thermal Annealing)又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層1002は、チャネル形成領域と、導電型を付与する不純物元素が添加された一対の不純物領域とを有する。なお、チャネル形成領域と一対の不純物領域との間に、不純物元素が低濃度で添加された不純物領域を有していてもよい。半導体層1102には、全体に導電型を付与する不純物元素が添加された構成とすることができる。
As the
第1の絶縁膜1003としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。
As the first insulating
ゲート電極1004及び電極1104としては、Ta、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。
As the
TFT1100は、半導体層1002と、ゲート電極1004と、半導体層1002とゲート電極1004との間の第1の絶縁膜1003とによって構成される。図10では、画素を構成するTFTとして、発光素子1011の第1の電極1007に接続されたTFT1100のみを示したが、複数のTFTを有する構成としてもよい。また、本実施例では、TFT1100をトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。
The
容量素子1101は、第1の絶縁膜1003を誘電体とし、第1の絶縁膜1003を挟んで対向する半導体層1102と電極1104とを一対の電極として構成される。なお、図10では、画素の有する容量素子として、一対の電極の一方をTFT1100の半導体層1002と同時に形成される半導体層1102とし、他方の電極をTFT1100のゲート電極1004と同時に形成される電極1104とした例を示したが、この構成に限定されない。
The capacitor 1101 includes a first
第2の絶縁膜1005としては、無機絶縁膜や有機絶縁膜の単層または積層を用いることができる。無機絶縁膜としては、CVD法により形成された酸化シリコン膜や、SOG(Spin On Glass)法により塗布された酸化シリコン膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
As the second
また、第2の絶縁膜1005として、シロキサンを含む材料を用いても良い。なお、シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基としてフルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
Alternatively, the second
電極1006としては、Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、Mnから選ばれた一種の元素または該元素を複数含む合金からなる単層または積層構造を用いることができる。
As the
第1の電極1007及び第2の電極1010の一方もしくは両方を透明電極とすることができる。透明電極としては、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)または、その他の透光性酸化物導電材料を用いることができる。酸化珪素を含む酸化インジウムスズや、酸化チタンを含む酸化インジウムスズや、酸化モリブデンを含む酸化インジウムスズや、ITOにチタン、モリブデン又はガリウムを添加したものや、酸化珪素を含んだ酸化インジウムにさらに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成されたものを用いても良い。
One or both of the
第1の電極1007及び第2の電極1010の他方は、透光性を有さない材料で形成されていてもよい。例えば、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、CaN)の他、YbやEr等の希土類金属を用いることができる。
The other of the
第3の絶縁膜1008としては、第2の絶縁膜1005と同様の材料を用いて形成することができる。第3の絶縁膜1008は、第1の電極1007の端部を覆うように第1の電極1007の周辺に形成され、隣り合う画素において発光層1009を分離する機能を有する。
The third
発光層1009は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。
The
発光素子1011は、発光層1009と、発光層1009を介して重なる第1の電極1007及び第2の電極1010とによって構成される。第1の電極1007及び第2の電極1010の一方が陽極に相当し、他方が陰極に相当する。発光素子1011は、陽極と陰極の間にしきい値電圧より大きい電圧が順バイアスで印加されると、陽極から陰極に電流が流れて発光する。
The light-emitting
図10(B)の構成について説明する。なお、図10(A)と同じ部分は同じ符号を用いて示し、説明は省略する。 The structure in FIG. 10B will be described. Note that the same portions as those in FIG. 10A are denoted by the same reference numerals, and description thereof is omitted.
図10(B)は、図10(A)において、第2の絶縁膜1005と第3の絶縁膜1008の間に絶縁膜1108を有する構成である。
FIG. 10B illustrates a structure in which the insulating
電極1006と第1の電極1007とは、絶縁膜1108に設けられたコンタクトホールにおいて、電極1106によって接続されている。
The
絶縁膜1108は、第2の絶縁膜1005と同様の構成とすることができる。電極1106は、電極1006と同様の構成とすることができる。
The insulating
本実施例は、発明を実施する最良の形態や、実施例1と自由に組み合わせて実施することができる。
This embodiment can be carried out in any combination with the best mode for carrying out the invention and
本実施例では、表示装置の封止を行った構成について、図11を用いて説明する。図11(A)は、表示装置を封止することによって形成された表示パネルの上面図であり、図11(B)、図11(C)はそれぞれ図11(A)のA−A’における断面図である。図11(B)と図11(C)とは、異なる方法で封止を行った例である。 In this embodiment, a structure in which a display device is sealed will be described with reference to FIGS. FIG. 11A is a top view of a display panel formed by sealing a display device. FIGS. 11B and 11C are respectively taken along line AA ′ of FIG. It is sectional drawing. FIG. 11B and FIG. 11C are examples in which sealing is performed by different methods.
図11(A)乃至図11(C)において、基板1301上には、複数の画素を有する表示部1302が配置され、これを囲むようにしてシール材1306が設けられ封止用の材料1307が貼り付けられている。画素の構造については、上述の発明を実施するための最良の形態や、実施例1及び実施例2で示した構成を用いることができる。
11A to 11C, a
図11(B)の表示パネルでは、図11(A)の封止用の材料1307は、対向基板1321に相当する。シール材1306を接着層として用いて透明な対向基板1321が貼り付けられ、基板1301、対向基板1321及びシール材1306によって密閉空間1322が形成される。対向基板1321には、カラーフィルタ1320と該カラーフィルタを保護する保護膜1323が設けられる。表示部1302に配置された発光素子から発せられる光は、該カラーフィルタ1320を介して外部に放出される。密閉空間1322は、不活性な樹脂もしくは液体などで充填される。なお、密閉空間1322に充填する樹脂として、吸湿材を分散させた透光性を有する樹脂を用いても良い。また、シール材1306と密閉空間1322に充填される材料とを同一の材料として、対向基板1321の接着と表示部1302の封止とを同時に行っても良い。
In the display panel in FIG. 11B, the sealing
図11(C)に示した表示パネルでは、図11(A)の封止用の材料1307は、封止用の材料1324に相当する。シール材1306を接着層として用いて封止用の材料1324が貼り付けられ、基板1301、シール材1306及び封止用の材料1324によって密閉空間1308が形成される。封止用の材料1324には予め凹部の中に吸湿剤1309が設けられ、上記密閉空間1308の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、発光素子の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材1310で覆われている。カバー材1310は空気や水分は通すが、吸湿剤1309は通さない。なお、密閉空間1308は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
In the display panel illustrated in FIG. 11C, the sealing
基板1301上には、表示部1302等に信号を伝達するための入力端子部1311が設けられ、該入力端子部1311へはFPC(フレキシブルプリントサーキット)1312を介して映像信号等の信号が伝達される。入力端子部1311では、基板1301上に形成された配線とFPC1312に設けられた配線とを、導電体を分散させた樹脂(異方性導電樹脂:ACF)を用いて電気的に接続してある。
An
表示部1302が形成された基板1301上に、表示部1302に信号を入力する駆動回路が一体形成されていても良い。表示部1302に信号を入力する駆動回路をICチップで形成し、基板1301上にCOG(Chip On Glass)で接続しても良いし、ICチップをTAB(Tape Auto Bonding)やプリント基板を用いて基板1301上に配置しても良い。
A driver circuit that inputs a signal to the
本実施例は、発明を実施するための最良の形態、実施例1、及び実施例2と自由に組み合わせて実施することができる。
This embodiment can be implemented by freely combining with the best mode for carrying out the invention,
本発明は、表示パネルに信号を入力する回路を実装した表示モジュールに適用することができる。 The present invention can be applied to a display module in which a circuit for inputting a signal to a display panel is mounted.
図12は表示パネル1200と回路基板1204を組み合わせた表示モジュールを示している。
FIG. 12 shows a display module in which a
図12では、回路基板1204上にコントロール回路1205や信号分割回路1206などが形成されている例を示した。回路基板1204上に形成される回路はこれに限定されない。表示パネルを制御する信号を生成する回路であればどのような回路が形成されていてもよい。
FIG. 12 shows an example in which the
回路基板1204上に形成されたこれらの回路から出力された信号は、接続配線1207によって表示パネル1200に入力される。
Signals output from these circuits formed on the
表示パネル1200は、表示部1201と、ソース信号線駆動回路1202と、ゲート選択線駆動回路1203とを有する。表示パネル1200の構成は、実施例2等で示した構成と同様とすることができる。図12では、表示部1201が形成された基板と同一基板上に、ソース信号線駆動回路1202及びゲート選択線駆動回路1203が形成されている例を示した。しかし、本発明の表示モジュールはこれに限定されない。表示部が形成された基板と同一基板上にゲート選択線駆動回路のみが形成され、ソース信号線駆動回路は回路基板上に形成されていても良い。ソース信号線駆動回路及びゲート選択線駆動回路の両方が回路基板上に形成されていても良い。
The
このような表示モジュールを組み込んで、様々な電子機器の表示部を形成することができる。 By incorporating such a display module, display portions of various electronic devices can be formed.
本実施例は、発明を実施するための最良の形態、及び実施例1乃至実施例3と自由に組み合わせて実施することができる。
This embodiment can be carried out in any combination with the best mode for carrying out the invention and
本発明の表示モジュールを用いた電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、自発光型の表示装置を用いることが望ましい。本発明は、消費電力低減が重要な課題となる携帯情報機器に特に有効である。 As electronic devices using the display module of the present invention, cameras such as video cameras and digital cameras, goggle type displays (head mounted displays), navigation systems, sound playback devices (car audio, audio components, etc.), personal computers, game machines , A portable information terminal (mobile computer, cellular phone, portable game machine, electronic book, etc.), an image reproducing device (specifically, a digital versatile disc (DVD)) provided with a recording medium, and the image And the like). In particular, a portable information terminal that often has an opportunity to see the screen from an oblique direction emphasizes the wide viewing angle, and thus it is desirable to use a self-luminous display device. The present invention is particularly effective for portable information devices in which reduction of power consumption is an important issue.
電子機器の具体例を図13に示す。なお、ここで示す電子機器はごく一例であり、これらの用途に限定するものではない。 A specific example of the electronic device is illustrated in FIG. Note that the electronic device shown here is just an example, and the present invention is not limited to these applications.
図13(A)はディスプレイであり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明の表示モジュールは表示部2003に用いることが出来る。なお、ディスプレイは、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
FIG. 13A illustrates a display, which includes a
図13(B)はデジタルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明の表示モジュールは表示部2102に用いることが出来る。
FIG. 13B illustrates a digital camera, which includes a
図13(C)はパーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングパッド2206等を含む。本発明の表示モジュールは表示部2203に用いることが出来る。
FIG. 13C illustrates a personal computer, which includes a
図13(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明の表示モジュールは表示部2302に用いることが出来る。
FIG. 13D illustrates a mobile computer, which includes a
図13(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明の表示モジュールはこれら表示部A2403、表示部B2404に用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
FIG. 13E shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
図13(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明の表示モジュールは表示部2502に用いることが出来る。
FIG. 13F illustrates a goggle type display (head mounted display), which includes a
図13(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609等を含む。本発明の表示モジュールは表示部2602に用いることが出来る。
FIG. 13G illustrates a video camera, which includes a
ここで図13(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明の表示モジュールは表示部2703に用いることが出来る。
Here, FIG. 13H shows a mobile phone, which includes a
なお、将来的に発光素子の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。 If the light emission luminance of the light emitting element is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front type or rear type projector.
また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、本発明の表示モジュールは動画表示に好ましい。 In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the luminescent material is very high, the display module of the present invention is preferable for displaying moving images.
また、本発明の表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に表示モジュールを用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。 In the display device of the present invention, since the light emitting portion consumes power, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a display module is used for a display unit mainly including character information such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。 As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields.
本実施例は、発明を実施するための最良の形態、及び実施例1乃至実施例4と自由に組み合わせて実施することができる。
This embodiment can be carried out in any combination with the best mode for carrying out the invention and
101 TFT
102 TFT
103 容量素子
104 発光素子
105 対向電極
106 電源線
107 ノードVm
201 TFT
202 TFT
203 容量素子
204 発光素子
205 対向電極
206 電源線
207 電源線
208 ノードVm
101 TFT
102 TFT
103
201 TFT
202 TFT
203
Claims (7)
第1のトランジスタと、
第2のトランジスタと、
一対の電極を持つ発光素子と、
一対の電極を持つ容量素子と、を有し、
前記配線は前記第1のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第1のトランジスタのソース電極又はドレイン電極の他方は前記発光素子の一方の電極と電気的に接続され、また、前記第2のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第2のトランジスタのソース電極又はドレイン電極の他方は前記発光素子の他方の電極と電気的に接続され、
前記第1のトランジスタのゲート電極、及び前記第2のトランジスタのゲート電極は前記容量素子の一方の電極と電気的に接続され、
前記容量素子の他方の電極は前記配線と電気的に接続され、
前記第1のトランジスタのソース電極とドレイン電極との間が電気的にショートし、前記配線の電位が前記発光素子の一方の電極に印加される場合に、前記第2のトランジスタをオン状態とすることで、前記発光素子の一方の電極と他方の電極との電位差を前記発光素子のしきい値電圧未満にして発光しないようにすることを特徴とする表示装置の駆動方法。 Wiring and
A first transistor;
A second transistor;
A light emitting device having a pair of electrodes;
A capacitive element having a pair of electrodes;
The wiring is electrically connected to one of a source electrode or a drain electrode of the first transistor;
The other of the source electrode and the drain electrode of the first transistor is electrically connected to one electrode of the light emitting element, and is electrically connected to one of the source electrode and the drain electrode of the second transistor,
The other of the source electrode and the drain electrode of the second transistor is electrically connected to the other electrode of the light emitting element;
A gate electrode of the first transistor and a gate electrode of the second transistor are electrically connected to one electrode of the capacitor;
The other electrode of the capacitive element is electrically connected to the wiring;
When the source electrode and the drain electrode of the first transistor are electrically short-circuited, and the potential of the wiring is applied to one electrode of the light-emitting element, the second transistor is turned on. Thus, the display device driving method is characterized in that the potential difference between the one electrode and the other electrode of the light emitting element is less than the threshold voltage of the light emitting element so as not to emit light.
第2の配線と、
第1のトランジスタと、
第2のトランジスタと、
一対の電極を持つ発光素子と、
一対の電極を持つ容量素子と、を有し、
前記第1の配線は前記第1のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第1のトランジスタのソース電極又はドレイン電極の他方は前記発光素子の一方の電極と電気的に接続され、また、前記第2のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第2のトランジスタのソース電極又はドレイン電極の他方は前記第2の配線と電気的に接続され、
前記第1のトランジスタのゲート電極、及び前記第2のトランジスタのゲート電極は前記容量素子の一方の電極と電気的に接続され、
前記容量素子の他方の電極は前記第1の配線と電気的に接続され、
前記第1のトランジスタのソース電極とドレイン電極との間が電気的にショートし、前記第1の配線の電位が前記発光素子の一方の電極に印加される場合に、前記第2のトランジスタをオン状態とすることで、前記第2の配線と前記発光素子の一方の電極とを短絡し、
前記発光素子の一方の電極と他方の電極との電位差を前記発光素子のしきい値電圧未満にして発光しないようにすることを特徴とする表示装置の駆動方法。 A first wiring;
A second wiring;
A first transistor;
A second transistor;
A light emitting device having a pair of electrodes;
A capacitive element having a pair of electrodes;
The first wiring is electrically connected to one of a source electrode and a drain electrode of the first transistor;
The other of the source electrode and the drain electrode of the first transistor is electrically connected to one electrode of the light emitting element, and is electrically connected to one of the source electrode and the drain electrode of the second transistor,
The other of the source electrode and the drain electrode of the second transistor is electrically connected to the second wiring;
A gate electrode of the first transistor and a gate electrode of the second transistor are electrically connected to one electrode of the capacitor;
The other electrode of the capacitive element is electrically connected to the first wiring;
When the source electrode and the drain electrode of the first transistor are electrically short-circuited and the potential of the first wiring is applied to one electrode of the light emitting element, the second transistor is turned on. By setting the state, the second wiring and one electrode of the light emitting element are short-circuited,
A driving method of a display device, wherein a potential difference between one electrode and the other electrode of the light-emitting element is less than a threshold voltage of the light-emitting element so as not to emit light.
第2の配線と、
第3の配線と、
第1のトランジスタと、
第2のトランジスタと、
第3のトランジスタと、
一対の電極を有する容量素子と、
一対の電極を有する発光素子と、を有し、
前記第1の配線は前記第1のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第1のトランジスタのソース電極又はドレイン電極の他方は前記発光素子の一方の電極と電気的に接続され、また、前記第2のトランジスタのソース電極又はドレイン電極の一方の端子と電気的に接続され、
前記第2のトランジスタのソース電極又はドレイン電極の他方は前記発光素子の他方の電極と電気的に接続され、
前記第1のトランジスタのゲート電極、及び前記第2のトランジスタのゲート電極は、前記容量素子の一方の電極と電気的に接続され、また、前記第3のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記容量素子の他方の電極は前記第1の配線と電気的に接続され、前記第3のトランジスタのソース電極又はドレイン電極の他方は前記第2の配線と電気的に接続され、
前記第3のトランジスタのゲート電極は前記第3の配線と電気的に接続され、
前記第1のトランジスタのソース電極とドレイン電極との間が電気的にショートし、前記第1の配線の電位が前記発光素子の一方の電極に印加される場合に、前記第3の配線の電位を前記第3のトランジスタに印加して前記第3のトランジスタをオン状態とし、
前記第3のトランジスタをオン状態とすることにより前記第2の配線の電位を前記第2のトランジスタに印加し、前記第2のトランジスタをオン状態とし、
前記発光素子の一方の電極と他方の電極との電位差を前記発光素子のしきい値電圧未満にして発光しないようにすることを特徴とする表示装置の駆動方法。 A first wiring;
A second wiring;
A third wiring;
A first transistor;
A second transistor;
A third transistor;
A capacitive element having a pair of electrodes;
A light-emitting element having a pair of electrodes,
The first wiring is electrically connected to one of a source electrode and a drain electrode of the first transistor;
The other of the source electrode and the drain electrode of the first transistor is electrically connected to one electrode of the light emitting element, and is electrically connected to one terminal of the source electrode or the drain electrode of the second transistor. And
The other of the source electrode and the drain electrode of the second transistor is electrically connected to the other electrode of the light-emitting element;
The gate electrode of the first transistor and the gate electrode of the second transistor are electrically connected to one electrode of the capacitor, and one of the source electrode or the drain electrode of the third transistor Electrically connected,
The other electrode of the capacitor is electrically connected to the first wiring, and the other of the source electrode or the drain electrode of the third transistor is electrically connected to the second wiring,
A gate electrode of the third transistor is electrically connected to the third wiring;
When the source electrode and the drain electrode of the first transistor are electrically short-circuited and the potential of the first wiring is applied to one electrode of the light-emitting element, the potential of the third wiring To the third transistor to turn on the third transistor;
By turning on the third transistor, the potential of the second wiring is applied to the second transistor, the second transistor is turned on,
A driving method of a display device, wherein a potential difference between one electrode and the other electrode of the light emitting element is less than a threshold voltage of the light emitting element so as not to emit light.
第2の配線と、
第3の配線と、
第4の配線と、
第1のトランジスタと、
第2のトランジスタと、
第3のトランジスタと、
一対の電極を有する容量素子と、
一対の電極を有する発光素子と、を有し、
前記第1の配線は前記第1のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第1のトランジスタのソース電極又はドレイン電極のうち他方は前記発光素子の一方の電極と電気的に接続され、また、前記第2のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第2のトランジスタのソース電極又はドレイン電極の他方は前記第4の配線と電気的に接続され、
前記第1のトランジスタのゲート電極、及び前記第2のトランジスタのゲート電極は前記容量素子の一方の電極と電気的に接続され、また、前記第3のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記容量素子の他方の電極は前記第1の配線と電気的に接続され、
前記第3のトランジスタのソース電極又はドレイン電極の他方は前記第2の配線と接続され、
前記第3のトランジスタのゲート電極は前記第3の配線と電気的に接続され、
前記第1のトランジスタのソース電極とドレイン電極との間が電気的にショートし、前記第1の配線の電位が前記発光素子の一方の電極に印加される場合に、前記第3の配線の電位を前記第3のトランジスタに印加して前記第3のトランジスタをオン状態とし、
前記第3のトランジスタをオン状態とすることにより前記第2の配線の電位を前記第2のトランジスタに印加し、前記第2のトランジスタをオン状態とし、
前記第2のトランジスタをオン状態とすることにより、前記第4の配線と前記発光素子の一方の電極とを短絡し、
前記発光素子の一方の電極と他方の電極との電位差を前記発光素子のしきい値電圧未満にして発光しないようにすることを特徴とする表示装置の駆動方法。 A first wiring;
A second wiring;
A third wiring;
A fourth wiring;
A first transistor;
A second transistor;
A third transistor;
A capacitive element having a pair of electrodes;
A light-emitting element having a pair of electrodes,
The first wiring is electrically connected to one of a source electrode and a drain electrode of the first transistor;
The other of the source electrode and the drain electrode of the first transistor is electrically connected to one electrode of the light-emitting element, and is electrically connected to one of the source electrode and the drain electrode of the second transistor. ,
The other of the source electrode and the drain electrode of the second transistor is electrically connected to the fourth wiring;
The gate electrode of the first transistor and the gate electrode of the second transistor are electrically connected to one electrode of the capacitor, and electrically connected to one of the source electrode or the drain electrode of the third transistor. Connected,
The other electrode of the capacitive element is electrically connected to the first wiring;
The other of the source electrode and the drain electrode of the third transistor is connected to the second wiring;
A gate electrode of the third transistor is electrically connected to the third wiring;
When the source electrode and the drain electrode of the first transistor are electrically short-circuited and the potential of the first wiring is applied to one electrode of the light-emitting element, the potential of the third wiring To the third transistor to turn on the third transistor;
By turning on the third transistor, the potential of the second wiring is applied to the second transistor, and the second transistor is turned on.
By turning on the second transistor, the fourth wiring and one electrode of the light emitting element are short-circuited,
A driving method of a display device, wherein a potential difference between one electrode and the other electrode of the light-emitting element is less than a threshold voltage of the light-emitting element so as not to emit light.
前記第1のトランジスタと前記第2のトランジスタは、異なる導電型を有することを特徴とする表示装置の駆動方法。 In any one of Claims 1 thru | or 4,
The display device driving method, wherein the first transistor and the second transistor have different conductivity types.
前記第1のトランジスタは、飽和領域で動作することを特徴とする表示装置の駆動方法。 In any one of Claims 1 thru | or 5,
The display device driving method, wherein the first transistor operates in a saturation region.
発光強度をアナログ制御するアナログ方式を用いて、前記発光素子の発光強度を制御することを特徴とする表示装置の駆動方法。 In any one of Claims 1 thru | or 6,
A driving method of a display device, wherein the light emission intensity of the light emitting element is controlled using an analog method for controlling the light emission intensity in an analog manner.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006015807A JP2006235614A (en) | 2005-01-31 | 2006-01-25 | Driving method of display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005024616 | 2005-01-31 | ||
JP2006015807A JP2006235614A (en) | 2005-01-31 | 2006-01-25 | Driving method of display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006235614A true JP2006235614A (en) | 2006-09-07 |
JP2006235614A5 JP2006235614A5 (en) | 2009-01-22 |
Family
ID=37043251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006015807A Pending JP2006235614A (en) | 2005-01-31 | 2006-01-25 | Driving method of display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006235614A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014067039A (en) * | 2005-09-16 | 2014-04-17 | Semiconductor Energy Lab Co Ltd | Display device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000347621A (en) * | 1999-06-09 | 2000-12-15 | Nec Corp | Method and device for image display |
JP2001034231A (en) * | 1999-07-22 | 2001-02-09 | Seiko Epson Corp | El display device |
JP2002221937A (en) * | 2000-11-07 | 2002-08-09 | Semiconductor Energy Lab Co Ltd | Light emission device and electronic equipment |
JP2002323873A (en) * | 2001-02-21 | 2002-11-08 | Semiconductor Energy Lab Co Ltd | Light emission device and electronic equipment |
JP2006231911A (en) * | 2005-01-27 | 2006-09-07 | Seiko Epson Corp | Pixel circuit, light emitting device, and electronic device |
-
2006
- 2006-01-25 JP JP2006015807A patent/JP2006235614A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000347621A (en) * | 1999-06-09 | 2000-12-15 | Nec Corp | Method and device for image display |
JP2001034231A (en) * | 1999-07-22 | 2001-02-09 | Seiko Epson Corp | El display device |
JP2002221937A (en) * | 2000-11-07 | 2002-08-09 | Semiconductor Energy Lab Co Ltd | Light emission device and electronic equipment |
JP2002323873A (en) * | 2001-02-21 | 2002-11-08 | Semiconductor Energy Lab Co Ltd | Light emission device and electronic equipment |
JP2006231911A (en) * | 2005-01-27 | 2006-09-07 | Seiko Epson Corp | Pixel circuit, light emitting device, and electronic device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014067039A (en) * | 2005-09-16 | 2014-04-17 | Semiconductor Energy Lab Co Ltd | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6956283B2 (en) | Display device | |
JP5917649B2 (en) | Semiconductor device, display module, and electronic device | |
JP5647757B2 (en) | Semiconductor device, light emitting device, module, and electronic device | |
US7442950B2 (en) | Light emitting device | |
JP4999351B2 (en) | Semiconductor device and display device | |
JP5740432B2 (en) | Display device | |
US7714816B2 (en) | Display device, display module, electronic apparatus and driving method of the display device | |
US7830340B2 (en) | Display device and driving method thereof, display module, and portable information terminal | |
US7733316B2 (en) | Display device, driving method thereof and electronic appliance | |
JP5072218B2 (en) | Display device | |
JP5164331B2 (en) | Display device, display module, and electronic device | |
JP2006235614A (en) | Driving method of display device | |
JP5072254B2 (en) | Display device | |
JP2006189804A (en) | Light-emitting device and electronic apparatus using the light-emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |