JP2002221937A - Light emission device and electronic equipment - Google Patents

Light emission device and electronic equipment

Info

Publication number
JP2002221937A
JP2002221937A JP2001337229A JP2001337229A JP2002221937A JP 2002221937 A JP2002221937 A JP 2002221937A JP 2001337229 A JP2001337229 A JP 2001337229A JP 2001337229 A JP2001337229 A JP 2001337229A JP 2002221937 A JP2002221937 A JP 2002221937A
Authority
JP
Japan
Prior art keywords
tfts
tft
driving
discharge
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001337229A
Other languages
Japanese (ja)
Other versions
JP2002221937A5 (en
JP4101863B2 (en
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001337229A priority Critical patent/JP4101863B2/en
Publication of JP2002221937A publication Critical patent/JP2002221937A/en
Publication of JP2002221937A5 publication Critical patent/JP2002221937A5/ja
Application granted granted Critical
Publication of JP4101863B2 publication Critical patent/JP4101863B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce crosstalk in a light emission device. SOLUTION: A TFT (TFT for discharge) for controlling the magnitude of a current which is made to flow through a power source supplying line when an EL element does not emit light is provided in each pixel in order to suppress a potential difference which is to be generated by the part of the power source supplying line from being fluctuated by a picture to be displayed. When a TFT (TFT for driving the EL element) controlling the light emission of the EL element is turned ON and the element emits light, the TFT for discharge is turned OFF and, conversely, when the TFT for driving the element is turned OFF and the element does not emits light, the TFT for discharge is turned ON. As a result, the potential difference which is to be generated by the part of the power supplying line is suppressed from being fluctuated by the picture to be displayed and the difference of the magnitude of the current flowing through the element emitting light which is generated in adjacent element each other is suppressed and the crosstalk is suppressed from being generated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板上に形成され
たEL素子を、該基板とカバー材の間に封入したELパ
ネルに関する。また、該ELパネルにICを実装したE
Lモジュールに関する。なお本明細書において、ELパ
ネル及びELモジュールを発光装置と総称する。本発明
はさらに、該発光装置を用いた電子機器に関する。
The present invention relates to an EL panel in which an EL element formed on a substrate is sealed between the substrate and a cover material. In addition, E in which an IC is mounted on the EL panel
Regarding the L module. In this specification, the EL panel and the EL module are collectively referred to as a light emitting device. The invention further relates to an electronic device using the light emitting device.

【0002】[0002]

【従来の技術】EL素子は、自ら発光するため視認性が
高く、液晶表示装置(LCD)で必要なバックライトが
要らず薄型化に最適であると共に、視野角にも制限が無
い。そのため、近年、EL素子を用いた発光装置はCR
TやLCDに代わる表示装置として注目されている。
2. Description of the Related Art An EL element emits light by itself and thus has high visibility, does not require a backlight necessary for a liquid crystal display (LCD), is optimal for thinning, and has no restriction on a viewing angle. Therefore, in recent years, light emitting devices using EL
It is attracting attention as a display device replacing T and LCD.

【0003】EL素子は、電場を加えることで発生する
ルミネッセンス(Electro Luminescence)が得られる有
機化合物を含む層(以下、EL層と記す)と、陽極層
と、陰極層とを有する。有機化合物におけるルミネッセ
ンスには、一重項励起状態から基底状態に戻る際の発光
(蛍光)と三重項励起状態から基底状態に戻る際の発光
(リン光)とがあるが、本発明の発光装置では、どちら
の発光を用いていても良い。
An EL element has a layer containing an organic compound capable of obtaining luminescence (Electro Luminescence) generated by applying an electric field (hereinafter, referred to as an EL layer), an anode layer, and a cathode layer. The luminescence of the organic compound includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state. In the light emitting device of the present invention, Either light emission may be used.

【0004】なお、本明細書では、陽極と陰極の間に形
成された全ての層をEL層と定義する。EL層には具体
的に、発光層、正孔注入層、電子注入層、正孔輸送層、
電子輸送層等が含まれる。基本的にEL素子は、陽極/
発光層/陰極が順に積層された構造を有しており、この
構造に加えて、陽極/正孔注入層/発光層/陰極や、陽
極/正孔注入層/発光層/電子輸送層/陰極等の順に積
層した構造を有していることもある。
[0004] In this specification, all layers formed between an anode and a cathode are defined as EL layers. Specifically, the EL layer includes a light emitting layer, a hole injection layer, an electron injection layer, a hole transport layer,
An electron transport layer and the like are included. Basically, the EL element has an anode /
It has a structure in which a light emitting layer / cathode is laminated in order. In addition to this structure, an anode / hole injection layer / light emitting layer / cathode or anode / hole injection layer / light emitting layer / electron transport layer / cathode Etc. in some cases.

【0005】本明細書中では、陽極、EL層及び陰極で
形成される発光素子をEL素子と呼ぶ。また本明細書に
おいて、EL素子が発光することを、EL素子が駆動す
ると呼ぶ。
[0005] In this specification, a light emitting element formed by an anode, an EL layer and a cathode is called an EL element. In this specification, emission of an EL element is referred to as driving of the EL element.

【0006】ところで、EL素子を有する発光装置の駆
動方法には、主にアナログ駆動とデジタル駆動とがあ
る。デジタル駆動は、放送電波のデジタル化に対応し
て、画像情報を有するデジタルのビデオ信号(デジタル
ビデオ信号)をアナログに変換せずにそのまま用いて画
像を表示することが可能なため、有望視されている。
By the way, the driving method of a light emitting device having an EL element mainly includes analog driving and digital driving. Digital driving is promising because digital video signals (digital video signals) having image information can be used as they are without converting them into analog signals in response to the digitization of broadcast radio waves. ing.

【0007】以下に、時間分割駆動法で駆動する一般的
な発光装置の画素部の構成について、図17を用い説明
する。
The configuration of a pixel portion of a general light emitting device driven by the time division driving method will be described below with reference to FIG.

【0008】図17に、一般的な発光装置の画素部の回
路図を示す。画素部9001は、ソース信号線S1〜S
xと、電源供給線V1〜Vxと、ゲート信号線G1〜G
yとを有している。画素部9001には複数の画素90
02がマトリクス状に形成されている。
FIG. 17 is a circuit diagram of a pixel portion of a general light emitting device. The pixel portion 9001 includes source signal lines S1 to S
x, power supply lines V1 to Vx, and gate signal lines G1 to G
y. The pixel portion 9001 includes a plurality of pixels 90
02 are formed in a matrix.

【0009】画素9002は、ソース信号線S1〜Sx
の1つと、電源供給線V1〜Vxの1つと、ゲート信号
線G1〜Gyの1つとを有している。また画素9002
はスイッチング用TFT9003とEL駆動用TFT9
004とEL素子9006を有している。
The pixel 9002 includes source signal lines S1 to Sx
, One of the power supply lines V1 to Vx, and one of the gate signal lines G1 to Gy. Pixel 9002
Is a switching TFT 9003 and an EL driving TFT 9
004 and an EL element 9006.

【0010】スイッチング用TFT9003のゲート電
極は、ゲート信号線G1〜Gyのいずれか1つに接続さ
れている。スイッチング用TFT9003のソース領域
とドレイン領域は、一方がソース信号線S1〜Sxのい
ずれか1つに、もう一方がEL駆動用TFT9004の
ゲート電極、各画素が有するコンデンサ9005にそれ
ぞれ接続されている。
The gate electrode of the switching TFT 9003 is connected to any one of the gate signal lines G1 to Gy. One of a source region and a drain region of the switching TFT 9003 is connected to one of the source signal lines S1 to Sx, the other is connected to a gate electrode of the EL driving TFT 9004, and a capacitor 9005 included in each pixel.

【0011】コンデンサ9005はスイッチング用TF
T9003が非選択状態(オフ状態)にある時、EL駆
動用TFT9004のゲート電圧(ゲート電極とソース
領域間の電位差)を保持するために設けられている。
The capacitor 9005 is a switching TF
When T9003 is in a non-selection state (off state), it is provided to hold a gate voltage (a potential difference between a gate electrode and a source region) of the EL driving TFT 9004.

【0012】また、EL駆動用TFT9004のソース
領域は電源供給線V1〜Vxのいずれか1つに接続さ
れ、ドレイン領域はEL素子9006に接続される。電
源供給線V1〜Vxは各画素のコンデンサ9005に接
続されている。
The source region of the EL driving TFT 9004 is connected to one of the power supply lines V1 to Vx, and the drain region is connected to the EL element 9006. The power supply lines V1 to Vx are connected to the capacitors 9005 of each pixel.

【0013】EL素子9006は陽極と陰極と、陽極と
陰極の間に設けられたEL層とからなる。陽極がEL駆
動用TFT9004のドレイン領域に接続している場
合、陽極が画素電極、陰極が対向電極となる。逆に陰極
がEL駆動用TFT9004のドレイン領域に接続して
いる場合、陰極が画素電極、陽極が対向電極となる。
The EL element 9006 includes an anode and a cathode, and an EL layer provided between the anode and the cathode. When the anode is connected to the drain region of the EL driving TFT 9004, the anode serves as a pixel electrode and the cathode serves as a counter electrode. Conversely, when the cathode is connected to the drain region of the EL driving TFT 9004, the cathode is a pixel electrode and the anode is a counter electrode.

【0014】EL素子9006の対向電極はELパネル
の外部に設けられた電源によって電位(対向電位)が与
えられている。また電源供給線V1〜Vxにも、ELパ
ネルの外部に設けられた電源によって電位(電源電位V
p)が与えられている。
A potential (counter potential) is applied to a counter electrode of the EL element 9006 by a power supply provided outside the EL panel. The power supply lines V1 to Vx are also supplied with a potential (power supply potential V) by a power supply provided outside the EL panel.
p) is given.

【0015】次に、図17に示した画素部9001の動
作について説明する。
Next, the operation of the pixel portion 9001 shown in FIG. 17 will be described.

【0016】ゲート信号線G1に入力された選択信号に
よってゲート信号線G1が選択され、ゲート信号線G1
にゲート電極が接続されたスイッチング用TFT900
3が全てオンになる。なお本明細書において、信号線が
選択されるというのは、該信号線にゲート電極が接続さ
れた全てのTFTがオンになることを意味する。
The gate signal line G1 is selected by the selection signal input to the gate signal line G1, and the gate signal line G1 is selected.
Switching TFT 900 with gate electrode connected to
3 are all turned on. Note that in this specification, selecting a signal line means that all TFTs whose gate electrodes are connected to the signal line are turned on.

【0017】そして、ソース信号線S1〜Sxに入力さ
れた画像情報を有するデジタル信号(以下、デジタルビ
デオ信号と呼ぶ)が、オンのスイッチング用TFT90
03を介してEL駆動用TFT9004のゲート電極に
入力される。
A digital signal (hereinafter, referred to as a digital video signal) having image information input to the source signal lines S1 to Sx is turned on by a switching TFT 90.
The signal is input to the gate electrode of the EL driving TFT 9004 via the input terminal 03.

【0018】EL駆動用TFT9004のゲート電極に
入力されたデジタルビデオ信号が有する1または0の情
報によって、EL駆動用TFT9004のスイッチング
が制御される。
The switching of the EL driving TFT 9004 is controlled by 1 or 0 information included in the digital video signal input to the gate electrode of the EL driving TFT 9004.

【0019】EL駆動用TFT9004がオフになった
場合、電源供給線V1〜Vxの電位がEL素子9006
の有する画素電極に与えられないので、EL素子900
6は発光しない。またEL駆動用TFT9004がオン
になった場合、電源供給線V1〜Vxの電位がEL素子
9006の有する画素電極に与えられ、EL素子900
6が発光する。
When the EL driving TFT 9004 is turned off, the potentials of the power supply lines V1 to Vx change to the EL element 9006.
Is not given to the pixel electrode of the EL element 900
6 does not emit light. When the EL driving TFT 9004 is turned on, the potentials of the power supply lines V1 to Vx are supplied to the pixel electrodes of the EL element 9006,
6 emits light.

【0020】次に、ゲート信号線G1の選択が終了し、
ゲート信号線G2が選択され、同様に上述した動作が繰
り返される。全てのゲート信号線G1〜Gyが選択さ
れ、各画素において上記動作が行われることにより、画
像が表示される。
Next, the selection of the gate signal line G1 is completed.
The gate signal line G2 is selected, and the above-described operation is similarly repeated. An image is displayed by selecting all the gate signal lines G1 to Gy and performing the above operation in each pixel.

【0021】[0021]

【発明が解決しようとする課題】上記駆動方法におい
て、ELパネルの外部に設けられた電源によって各電源
供給線に与えられた電源電位Vpは、各画素が有するE
L駆動用TFT9004のソース領域に与えられる。そ
して、同じ電源供給線に接続された全てのEL駆動用T
FT9004のソース領域には、理想的には同じ高さの
電位Vpが与えられる。
In the above driving method, the power supply potential Vp applied to each power supply line by a power supply provided outside the EL panel is equal to the E potential of each pixel.
This is supplied to the source region of the L driving TFT 9004. Then, all the EL driving Ts connected to the same power supply line
The source region of the FT9004 is ideally supplied with the same potential Vp.

【0022】しかし実際には、電源供給線自体に抵抗
(配線抵抗)があるため、電源供給線の部位によって電
位に差が生じる。電源供給線の電位は、電源から遠ざか
っている部位ほどグラウンドの電位に近くなり、配線抵
抗によって電源の電位Vpとより大きな電位差を有する
ようになる。そのため、同じ電源供給線に接続されてい
ても、接続される部位によってEL駆動用TFT900
4のソース領域に与えられる電位が異なってしまう。
However, actually, since the power supply line itself has a resistance (wiring resistance), a potential difference occurs depending on a portion of the power supply line. The potential of the power supply line is closer to the ground potential as the position is farther from the power supply, and has a larger potential difference from the power supply potential Vp due to wiring resistance. Therefore, even if they are connected to the same power supply line, the EL driving TFT 900 depends on the connected part.
In this case, the potentials applied to the source regions 4 are different.

【0023】さらに、電源供給線に流れる電流が大きく
なればなるほど、電源供給線の部位によって生じる電位
差は大きくなる。つまり、電源から同じだけ遠ざかって
いる部位であっても、電源供給線に流れる電流が大きく
なればなるほど、配線抵抗によって生じる電位差がより
大きくなり、電源の電位Vpから、よりグラウンドの電
位に近づく。
Further, the larger the current flowing through the power supply line, the larger the potential difference caused by the portion of the power supply line. In other words, even at the same distance from the power supply, as the current flowing through the power supply line increases, the potential difference caused by the wiring resistance increases and approaches the ground potential from the power supply potential Vp.

【0024】そして電源供給線に流れる電流の大きさ
は、表示する画像によって変化する。これは、画像によ
って、同じ電源供給線を有する複数の画素のうち、発光
する画素と発光しない画素の割合が変わるためである。
The magnitude of the current flowing through the power supply line changes depending on the image to be displayed. This is because the ratio of the pixels that emit light to the pixels that do not emit light varies among the plurality of pixels having the same power supply line depending on the image.

【0025】表示する画像によって発光する画素が多く
なると、電源供給線に流れる電流は大きくなり、電源供
給線の部位によって生じる電位差は大きくなる。逆に表
示する画像によって発光しない画素が多くなると、電源
供給線に流れる電流は小さくなり、電源供給線の部位に
よって生じる電位差は小さくなる。
When the number of pixels that emit light according to the displayed image increases, the current flowing through the power supply line increases, and the potential difference generated by the portion of the power supply line increases. Conversely, when the number of pixels that do not emit light due to an image to be displayed increases, the current flowing through the power supply line decreases, and the potential difference caused by the portion of the power supply line decreases.

【0026】ソース領域に与えられる電位に差がある
と、EL駆動用TFT9004を介してEL素子900
6の画素電極に与えられる電位にも差が生じる。よっ
て、EL駆動用TFT9004を介して同じ電源供給線
に画素電極が接続されていても、画素の位置によってE
L素子に流れる電流の大きさが異なってしまい、EL素
子の発光の輝度が異なってしまう。なお、本明細書にお
いて輝度とは、EL素子が発光した瞬間における、EL
素子の単位面積あたりの明るさを意味する。
If there is a difference in the potential applied to the source region, the EL element 900
A difference also occurs in the potentials applied to the six pixel electrodes. Therefore, even if the pixel electrode is connected to the same power supply line via the EL driving TFT 9004, E is changed depending on the position of the pixel.
The magnitude of the current flowing through the L element differs, and the luminance of the light emitted from the EL element differs. Note that, in this specification, luminance refers to EL at the moment when the EL element emits light.
It means the brightness per unit area of the element.

【0027】そして、電源供給線の部位による電位差が
大きければ大きいほど、各画素の輝度の差も大きくな
る。
The larger the potential difference between the power supply lines, the greater the difference in luminance between the pixels.

【0028】図18は、画素部が有する画素の階調を模
式的に示した図である。なお図18では説明を簡単にす
るために、画素部において画素が9つ設けられている場
合について説明する。
FIG. 18 is a diagram schematically showing the gradation of a pixel included in the pixel portion. Note that FIG. 18 illustrates a case where nine pixels are provided in the pixel portion for simplicity.

【0029】画素(1,1)、画素(1,2)及び画素
(1,3)は同じ電源供給線V1を有している。言い換
えると、画素(1,1)、画素(1,2)及び画素
(1,3)が有するEL素子の画素電極は、EL駆動用
TFTを介して同じ電源供給線V1に接続されている。
また画素(2,1)、画素(2,2)及び画素(2,
3)は同じ電源供給線V2を有している。画素(3,
1)、画素(3,2)及び画素(3,3)は同じ電源供
給線V3を有している。
The pixel (1,1), the pixel (1,2) and the pixel (1,3) have the same power supply line V1. In other words, the pixel electrodes of the EL elements included in the pixel (1, 1), the pixel (1, 2), and the pixel (1, 3) are connected to the same power supply line V1 via the EL driving TFT.
Pixel (2, 1), pixel (2, 2) and pixel (2, 2)
3) has the same power supply line V2. Pixel (3,
1), the pixel (3, 2) and the pixel (3, 3) have the same power supply line V3.

【0030】そして、画素(1,1)、画素(2,1)
及び画素(3,1)が有するEL駆動用TFTのソース
領域が、電源供給線V1、V2、V3の電源に最も近い
側に接続されているとする。
Then, the pixel (1, 1) and the pixel (2, 1)
In addition, it is assumed that the source region of the EL driving TFT included in the pixel (3, 1) is connected to the power supply lines V1, V2, and V3 closest to the power supply.

【0031】全ての画素において、同じ中間の階調の表
示をさせようとした場合、電源供給線V1、V2、V3
のそれぞれに流れる電流の大きさは同じである。そし
て、電源から遠ざかるほど電源供給線の電位が配線抵抗
によってグラウンドの電位に近づく。よって、画素
(1,1)、画素(2,1)及び画素(3,1)が最も
明るくなり、画素(1,3)、画素(2,3)及び画素
(3,3)が最も暗くなる。
When it is intended to display the same intermediate gradation in all the pixels, the power supply lines V1, V2, V3
Are the same. Then, as the distance from the power supply increases, the potential of the power supply line approaches the potential of the ground due to the wiring resistance. Therefore, the pixel (1, 1), the pixel (2, 1), and the pixel (3, 1) become the brightest, and the pixel (1, 3), the pixel (2, 3), and the pixel (3, 3) become the darkest. Become.

【0032】しかしこの場合、隣同士の画素の輝度の差
は人間の目に視認されるほど大きくはない。また、電源
供給線の電源に最も近い画素と、最も遠い画素の輝度の
差が、最も大きくなるが、人間から見ると離れている画
素同士の輝度の差は目立ちにくい。
However, in this case, the difference in luminance between adjacent pixels is not so large as to be visually recognized by human eyes. Further, the difference in luminance between the pixel closest to the power supply of the power supply line and the pixel farthest from the power supply line is the largest, but the difference in luminance between pixels far from the human eyes is not noticeable.

【0033】次に、画素(2,2)において画素を発光
させず、残りの全ての画素において同じ中間の階調を表
示させようとした場合について考える。電源供給線V2
に流れる電流は、電源供給線V1、V3のそれぞれに流
れる電流よりも小さくなる。よって、電源供給線V2の
部位によって生じる電位差は、電源供給線V1、V3の
部位によって生じる電位差より小さくなる。
Next, let us consider a case where the pixel (2, 2) does not emit light, and all the remaining pixels display the same intermediate gradation. Power supply line V2
Is smaller than the current flowing through each of the power supply lines V1 and V3. Therefore, the potential difference caused by the portions of the power supply lines V2 is smaller than the potential difference caused by the portions of the power supply lines V1 and V3.

【0034】電源供給線の部位によって生じる電位差が
小さくなるほど、電源供給線の電位はグラウンドの電位
から電源の電位Vpに近づく。よってEL素子の画素電
極と対向電極の電位差が大きくなるため、EL素子に流
れる電流が大きくなり、該電源供給線を有する画素の輝
度が高くなる。
As the potential difference caused by the portion of the power supply line decreases, the potential of the power supply line approaches the power supply potential Vp from the ground potential. Accordingly, the potential difference between the pixel electrode and the counter electrode of the EL element is increased, so that the current flowing through the EL element is increased and the luminance of the pixel having the power supply line is increased.

【0035】よって、図18(A)に示すように、画素
(2,1)の輝度が、画素(1,1)、画素(3,1)
の輝度よりも高くなる。また、画素(2,3)の輝度
が、画素(1,3)、画素(3,3)の輝度よりも高く
なる。
Therefore, as shown in FIG. 18A, the luminance of the pixel (2, 1) is changed to the pixel (1, 1) and the pixel (3, 1).
Brightness. Further, the luminance of the pixel (2, 3) becomes higher than the luminance of the pixel (1, 3) and the pixel (3, 3).

【0036】人間から見ると、離れている画素同士の輝
度の差は目立ちにくい。よって、画素(1,1)及び画
素(3,1)の輝度と、画素(1,3)及び画素(3,
3)の輝度の差は、人間の目に付きにくい。しかし、隣
同士の画素の輝度の差が大きいと、人間の目に付きやす
く、視認されやすい。そのため、画素(2,1)と画素
(1,1)及び画素(3,1)の輝度の差は人間の目に
付きやすい。また画素(2,3)と画素(1,3)及び
画素(3,3)の輝度の差も人間の目に付きやすい。
When viewed from a human, the difference in luminance between distant pixels is less noticeable. Therefore, the luminance of the pixel (1,1) and the pixel (3,1) and the luminance of the pixel (1,3) and the pixel (3,1)
The difference in luminance of 3) is hardly noticeable to human eyes. However, if the difference in luminance between adjacent pixels is large, the pixels are easily noticeable to human eyes and easily recognized. Therefore, the difference in luminance between the pixel (2, 1), the pixel (1, 1), and the pixel (3, 1) is easily noticeable to human eyes. Also, the difference in luminance between the pixel (2, 3) and the pixel (1, 3) and the pixel (3, 3) tends to be noticeable to human eyes.

【0037】また、画素(2,2)において一番輝度の
高い階調を表示させ、残りの全ての画素において中間の
階調を表示させた場合について考える。この場合、電源
供給線V2に流れる電流は、電源供給線V1、V3のそ
れぞれに流れる電流より大きくなる。よって、電源供給
線V2の部位によって生じる電位差は、電源供給線V
1、V3の部位によって生じる電位差より大きくなる。
Also, consider a case in which the pixel (2, 2) displays a gray level having the highest luminance and all the remaining pixels display an intermediate gray level. In this case, the current flowing through the power supply line V2 is larger than the current flowing through each of the power supply lines V1 and V3. Therefore, the potential difference caused by the portion of the power supply line V2 is
1. The potential difference is larger than the potential difference caused by V3.

【0038】電源供給線の部位によって生じる電位差が
大きくなるほど、電源供給線の電位は電源の電位Vpか
らグラウンドの電位に近づく。よってEL素子の画素電
極と対向電極の電位差が小さくなるため、EL素子に流
れる電流が小さくなり、該電源供給線を有する画素の輝
度が低くなる。
As the potential difference caused by the portion of the power supply line increases, the potential of the power supply line approaches the ground potential from the power supply potential Vp. Therefore, the potential difference between the pixel electrode and the counter electrode of the EL element is reduced, so that the current flowing through the EL element is reduced and the luminance of the pixel including the power supply line is reduced.

【0039】よって、図18(B)に示すように、画素
(2,1)の輝度が、画素(1,1)、画素(3,1)
の輝度よりも低くなる。また、画素(2,3)の輝度
が、画素(1,3)、画素(3,3)の輝度よりも低く
なる。
Therefore, as shown in FIG. 18B, the luminance of the pixel (2, 1) is changed to the pixel (1, 1) and the pixel (3, 1).
Is lower than the brightness of. Further, the luminance of the pixel (2, 3) is lower than the luminance of the pixel (1, 3) and the pixel (3, 3).

【0040】図18(A)の場合と同様に、図18
(B)の場合も、人間から見ると離れている画素同士の
輝度の差は目立ちにくい。よって、画素(1,1)及び
画素(3,1)の輝度と、画素(1,3)及び画素
(3,3)の輝度の差は、人間の目に付きにくい。しか
し、隣同士の画素の輝度の差が大きいと、人間の目に付
きやすく視認されやすい。そのため、画素(2,1)と
画素(1,1)及び画素(3,1)の輝度の差は人間の
目に付きやすい。また画素(2,3)と画素(1,3)
及び画素(3,3)の輝度の差も人間の目に付きやす
い。
As in the case of FIG.
Also in the case of (B), the difference in luminance between pixels that are distant from human eyes is not noticeable. Therefore, the difference between the luminance of the pixel (1, 1) and the luminance of the pixel (3, 1) and the luminance of the pixel (1, 3) and the luminance of the pixel (3, 3) are hardly noticeable to human eyes. However, if the difference in luminance between adjacent pixels is large, the pixels are easily visible to human eyes and easily recognized. Therefore, the difference in luminance between the pixel (2, 1), the pixel (1, 1), and the pixel (3, 1) is easily noticeable to human eyes. Pixel (2, 3) and pixel (1, 3)
Also, the difference in luminance between the pixels (3, 3) is easily noticeable to human eyes.

【0041】図18(A)及び図18(B)に示した現
象はクロストークと呼ばれている。クロストークは画素
部の面積が大きくなり、電源供給線の配線抵抗が大きく
なればなるほど顕著に現れる。
The phenomenon shown in FIGS. 18A and 18B is called crosstalk. Crosstalk becomes more prominent as the area of the pixel portion increases and the wiring resistance of the power supply line increases.

【0042】本発明は、クロストークの発生を抑えるこ
とが可能な、発光装置の考案を課題とする。
[0042] It is an object of the present invention to devise a light emitting device capable of suppressing occurrence of crosstalk.

【0043】[0043]

【課題を解決するための手段】本発明者は、クロストー
クの発生を抑えるためには、表示する画像により、電源
供給線の部位によって生じる電位差が変動するのを抑え
ることが重要だと考えた。そのために、EL素子が発光
していないときに電源供給線に流れる電流の大きさを制
御するためのTFT(放電用TFT)を各画素に設け
た。
The present inventor has considered that in order to suppress the occurrence of crosstalk, it is important to suppress a variation in a potential difference caused by a portion of a power supply line depending on an image to be displayed. . Therefore, a TFT (discharge TFT) for controlling the amount of current flowing to the power supply line when the EL element does not emit light is provided in each pixel.

【0044】放電用TFTのソース領域とドレイン領域
は、一方は電源供給線に接続され、もう一方には所定の
電位(基準電位)が与えられている。電源供給線の電位
(電源電位)よりも対向電極の電位(対向電位)が高い
場合、基準電位を電源電位よりも高くする。逆に、電源
供給線の電位(電源電位)よりも対向電極の電位(対向
電位)が低い場合、基準電位を電源電位よりも低くす
る。
One of a source region and a drain region of the discharge TFT is connected to a power supply line, and the other is supplied with a predetermined potential (reference potential). When the potential of the counter electrode (counter potential) is higher than the potential of the power supply line (power supply potential), the reference potential is set higher than the power supply potential. Conversely, when the potential of the counter electrode (counter potential) is lower than the potential of the power supply line (power potential), the reference potential is set lower than the power supply potential.

【0045】なお本明細書において、接続とは電気的な
接続を意味している。
In this specification, the term “connection” means an electrical connection.

【0046】本発明では、EL素子の発光はEL駆動用
TFTによって制御している。そして、デジタルビデオ
信号によってEL駆動用TFTのスイッチングが制御さ
れ、EL駆動用TFTがオンになるとEL素子が発光
し、放電用TFTはオフになる。
In the present invention, the light emission of the EL element is controlled by the EL driving TFT. The switching of the EL driving TFT is controlled by the digital video signal. When the EL driving TFT is turned on, the EL element emits light, and the discharging TFT is turned off.

【0047】逆に、デジタルビデオ信号によってEL駆
動用TFTのスイッチングが制御され、EL駆動用TF
TがオフになるとEL素子が発光せず非発光の状態にな
る。このとき放電用TFTはオンになり、放電用TFT
のチャネル形成領域に電流が流れる。
Conversely, the switching of the EL driving TFT is controlled by the digital video signal, and the EL driving TF
When T is turned off, the EL element does not emit light and enters a non-emission state. At this time, the discharge TFT is turned on, and the discharge TFT is turned on.
A current flows through the channel formation region of.

【0048】放電用TFTのチャネル形成領域に流れる
電流は、放電用TFTがnチャネル型TFTのとき、ド
レイン領域からソース領域に流れる。逆にpチャネル型
TFTのとき、ソース領域からドレイン領域に流れる。
The current flowing in the channel forming region of the discharge TFT flows from the drain region to the source region when the discharge TFT is an n-channel type TFT. Conversely, in the case of a p-channel TFT, the current flows from the source region to the drain region.

【0049】このとき流れる電流は、EL素子が発光し
ているときにEL素子に流れる電流の大きさと同じであ
ることが好ましいが、本発明はこの構成に限定されな
い。放電用TFTのチャネル形成領域に流れる電流は、
クロストークの発生を抑えられる程度の大きさであれば
良い。
The current flowing at this time is preferably the same as the current flowing to the EL element when the EL element emits light, but the present invention is not limited to this configuration. The current flowing in the channel forming region of the discharge TFT is:
It is sufficient that the size is small enough to suppress the occurrence of crosstalk.

【0050】上記構成によって、電源供給線の部位によ
って生じる電位差が、表示する画像によって変動するの
を抑えることができる。よって、表示する画像によっ
て、隣り合う画素どうしで生じていた、発光しているE
L素子に流れる電流の大きさの差を抑えることができ、
クロストークの発生を抑えることができる。
According to the above configuration, it is possible to suppress a potential difference caused by a portion of the power supply line from fluctuating depending on an image to be displayed. Therefore, depending on the image to be displayed, the light emitting E which is generated between adjacent pixels.
The difference in the magnitude of the current flowing through the L element can be suppressed,
The occurrence of crosstalk can be suppressed.

【0051】また本発明では、電源供給線の部位によっ
て生じていた電位差が、表示する画像に依存しなくな
る。よって、画素の位置によってのみ、EL素子の画素
電極の電位の高さを予測することができる。そこで、画
素の位置によって算出した画素電極の電位の高さに基づ
いて、デジタルビデオ信号を補正してEL素子の発光す
る期間を調整し、画素の位置によってEL素子に輝度の
差が生じても同じ階調を表示することができるようにし
た。
Further, according to the present invention, the potential difference caused by the portion of the power supply line does not depend on the image to be displayed. Therefore, the height of the potential of the pixel electrode of the EL element can be predicted only by the position of the pixel. Therefore, based on the height of the potential of the pixel electrode calculated based on the position of the pixel, the digital video signal is corrected to adjust the period during which the EL element emits light. The same gradation can be displayed.

【0052】以下に、本発明の構成を示す。The configuration of the present invention will be described below.

【0053】本発明によって、1つの電源供給線に、複
数のEL駆動用TFTのソース領域と、複数の放電用T
FTのドレイン領域が接続されており、前記複数のEL
駆動用TFTのドレイン領域に複数のEL素子の画素電
極がそれぞれ接続されており、前記複数の放電用TFT
のソース領域には所定の電位が与えられており、前記複
数のEL素子が発光していないときに、前記複数の放電
用TFTのチャネル形成領域に電流が流れており、前記
複数のEL素子が発光しているときに、前記複数の放電
用TFTはオフになっていることを特徴とする発光装置
が提供される。
According to the present invention, one power supply line is provided with a plurality of EL driving TFT source regions and a plurality of discharging TFTs.
The drain region of the FT is connected to the plurality of ELs.
Pixel electrodes of a plurality of EL elements are respectively connected to a drain region of the driving TFT, and the plurality of discharging TFTs are connected to each other.
Is supplied with a predetermined potential, and when the plurality of EL elements do not emit light, a current flows in the channel forming region of the plurality of discharge TFTs, and the plurality of EL elements A light emitting device is provided, wherein the plurality of discharge TFTs are off when emitting light.

【0054】本発明によって、1つの電源供給線に、複
数のEL駆動用TFTのソース領域と、複数の放電用T
FTのドレイン領域が接続されており、前記複数のEL
駆動用TFTのドレイン領域に複数のEL素子の画素電
極がそれぞれ接続されており、前記複数の放電用TFT
のソース領域には所定の電位が与えられており、前記複
数のEL素子が発光しているときに、前記複数のEL駆
動用TFTのチャネル形成領域に電流が流れており、前
記複数のEL素子が発光していないときに、前記複数の
放電用TFTのチャネル形成領域に電流が流れており、
前記複数のEL素子が発光しているときに、前記複数の
放電用TFTはオフになっていることを特徴とする発光
装置が提供される。
According to the present invention, one power supply line has a plurality of source regions of EL driving TFTs and a plurality of discharge TFTs.
The drain region of the FT is connected to the plurality of ELs.
Pixel electrodes of a plurality of EL elements are respectively connected to a drain region of the driving TFT, and the plurality of discharging TFTs are connected to each other.
Is supplied with a predetermined potential, and when the plurality of EL elements emit light, a current flows through a channel forming region of the plurality of EL driving TFTs. Is not emitting light, a current is flowing through the channel forming regions of the plurality of discharge TFTs,
When the plurality of EL elements emit light, the plurality of discharge TFTs are turned off.

【0055】本発明によって、1つの電源供給線に、複
数のEL駆動用TFTのソース領域と、複数の放電用T
FTのドレイン領域が接続されており、前記複数のEL
駆動用TFTのドレイン領域に複数のEL素子の画素電
極がそれぞれ接続されており、前記複数の放電用TFT
のソース領域には所定の電位が与えられており、前記複
数のEL素子が発光しているときに、前記複数のEL駆
動用TFTのチャネル形成領域に電流が流れており、か
つ前記複数の放電用TFTはオフになっており、前記複
数のEL素子が発光していないときに、前記複数の放電
用TFTのチャネル形成領域に電流が流れており、前記
複数のEL駆動用TFTのチャネル形成領域に流れる電
流が、ソース領域からドレイン領域に流れている場合、
前記複数の放電用TFTのチャネル形成領域に流れる電
流は、ドレイン領域からソース領域に流れており、前記
複数のEL駆動用TFTのチャネル形成領域に流れる電
流が、ドレイン領域からソース領域に流れている場合、
前記複数の放電用TFTのチャネル形成領域に流れる電
流は、ソース領域からドレイン領域に流れていることを
特徴とする発光装置が提供される。
According to the present invention, a single power supply line is provided with a plurality of source regions of EL driving TFTs and a plurality of discharging TFTs.
The drain region of the FT is connected to the plurality of ELs.
Pixel electrodes of a plurality of EL elements are respectively connected to a drain region of the driving TFT, and the plurality of discharging TFTs are connected to each other.
A predetermined potential is applied to the source region of the plurality of EL elements, and when the plurality of EL elements emit light, a current flows through the channel formation region of the plurality of EL driving TFTs and the plurality of discharges When the plurality of EL elements do not emit light, a current flows through the channel forming regions of the plurality of discharging TFTs, and the channel forming regions of the plurality of EL driving TFTs are turned off. Current flowing from the source region to the drain region,
The current flowing in the channel forming regions of the plurality of discharge TFTs flows from the drain region to the source region, and the current flowing in the channel forming regions of the plurality of EL driving TFTs flows from the drain region to the source region. If
A light emitting device is provided, wherein a current flowing in a channel forming region of the plurality of discharge TFTs flows from a source region to a drain region.

【0056】本発明によって、1つの電源供給線に、複
数のEL駆動用TFTのソース領域と、複数の放電用T
FTのドレイン領域が接続されており、前記複数のEL
駆動用TFTのドレイン領域に複数のEL素子の画素電
極がそれぞれ接続されており、前記複数の放電用TFT
のソース領域には所定の電位が与えられており、前記複
数のEL素子が発光しているときに、前記複数のEL駆
動用TFTのチャネル形成領域に電流が流れており、か
つ前記複数の放電用TFTはオフになっており、前記複
数のEL素子が発光していないときに、前記複数の放電
用TFTのチャネル形成領域に電流が流れており、前記
複数のEL駆動用TFTのチャネル形成領域に流れる電
流が、ソース領域からドレイン領域に流れている場合、
前記複数の放電用TFTのチャネル形成領域に流れる電
流は、ドレイン領域からソース領域に流れており、前記
複数のEL駆動用TFTのチャネル形成領域に流れる電
流が、ドレイン領域からソース領域に流れている場合、
前記複数の放電用TFTのチャネル形成領域に流れる電
流は、ソース領域からドレイン領域に流れており、前記
複数のEL駆動用TFTのチャネル形成領域に流れる電
流と、前記複数の放電用TFTのチャネル形成領域に流
れる電流とは大きさが同じであることを特徴とする発光
装置が提供される。
According to the present invention, one power supply line is provided with a plurality of source regions of EL driving TFTs and a plurality of discharge TFTs.
The drain region of the FT is connected to the plurality of ELs.
Pixel electrodes of a plurality of EL elements are respectively connected to a drain region of the driving TFT, and the plurality of discharging TFTs are connected to each other.
A predetermined potential is applied to the source region of the plurality of EL elements, and when the plurality of EL elements emit light, a current flows through the channel formation region of the plurality of EL driving TFTs and the plurality of discharges When the plurality of EL elements do not emit light, a current flows through the channel forming regions of the plurality of discharging TFTs, and the channel forming regions of the plurality of EL driving TFTs are turned off. Current flowing from the source region to the drain region,
The current flowing in the channel forming regions of the plurality of discharge TFTs flows from the drain region to the source region, and the current flowing in the channel forming regions of the plurality of EL driving TFTs flows from the drain region to the source region. If
The current flowing in the channel forming regions of the plurality of discharge TFTs flows from the source region to the drain region, and the current flowing in the channel forming regions of the plurality of EL driving TFTs and the channel forming region of the plurality of discharge TFTs. A light-emitting device is provided, wherein the light-emitting device has the same magnitude as the current flowing in the region.

【0057】本発明によって、1つの電源供給線に、複
数のEL駆動用TFTのソース領域と、複数の放電用T
FTのドレイン領域が接続されており、前記複数のEL
駆動用TFTのドレイン領域に複数のEL素子の画素電
極がそれぞれ接続されており、前記複数の放電用TFT
のソース領域には所定の電位が与えられており、前記複
数のEL駆動用TFTのゲート電極と、前記複数の放電
用TFTのゲート電極は、それぞれが互いに接続されて
おり、前記複数のEL素子が発光していないときに、前
記複数の放電用TFTのチャネル形成領域に電流が流れ
ており、前記複数のEL素子が発光しているときに、前
記複数の放電用TFTはオフになっていることを特徴と
する発光装置が提供される。
According to the present invention, one power supply line is provided with a plurality of source regions of EL driving TFTs and a plurality of discharging TFTs.
The drain region of the FT is connected to the plurality of ELs.
Pixel electrodes of a plurality of EL elements are respectively connected to a drain region of the driving TFT, and the plurality of discharging TFTs are connected to each other.
A predetermined potential is applied to the source region of the plurality of EL driving TFTs, and the gate electrodes of the plurality of EL driving TFTs and the gate electrodes of the plurality of discharging TFTs are connected to each other. When no light is emitted, a current flows in the channel forming region of the plurality of discharge TFTs, and when the plurality of EL elements emit light, the plurality of discharge TFTs are off. A light emitting device characterized by the above is provided.

【0058】本発明によって、1つの電源供給線に、複
数のEL駆動用TFTのソース領域と、複数の放電用T
FTのドレイン領域が接続されており、前記複数のEL
駆動用TFTのドレイン領域に複数のEL素子の画素電
極がそれぞれ接続されており、前記複数の放電用TFT
のソース領域には所定の電位が与えられており、前記複
数のEL駆動用TFTのゲート電極と、前記複数の放電
用TFTのゲート電極は、それぞれが互いに接続されて
おり、前記複数のEL駆動用TFTと前記複数の放電用
TFTは極性が異なっており、前記複数のEL素子が発
光していないときに、前記複数の放電用TFTのチャネ
ル形成領域に電流が流れており、前記複数のEL素子が
発光しているときに、前記複数の放電用TFTはオフに
なっていることを特徴とする発光装置が提供される。
According to the present invention, one power supply line has a plurality of source regions of EL driving TFTs and a plurality of discharge TFTs.
The drain region of the FT is connected to the plurality of ELs.
Pixel electrodes of a plurality of EL elements are respectively connected to a drain region of the driving TFT, and the plurality of discharging TFTs are connected to each other.
A predetermined potential is applied to the source regions of the plurality of EL driving TFTs, and the gate electrodes of the plurality of EL driving TFTs and the gate electrodes of the plurality of discharging TFTs are connected to each other. And the plurality of discharge TFTs have different polarities. When the plurality of EL elements do not emit light, a current flows through the channel forming region of the plurality of discharge TFTs, and A light emitting device is provided, wherein the plurality of discharge TFTs are off when the element emits light.

【0059】本発明によって、1つの電源供給線に、複
数のEL駆動用TFTのソース領域と、複数の放電用T
FTのドレイン領域が接続されており、前記複数のEL
駆動用TFTのドレイン領域に複数のEL素子の画素電
極がそれぞれ接続されており、前記複数の放電用TFT
のソース領域には所定の電位が与えられており、前記複
数のEL駆動用TFTのゲート電極と、前記複数の放電
用TFTのゲート電極は、それぞれが互いに接続されて
おり、前記複数のEL素子が発光しているときに、前記
複数のEL駆動用TFTのチャネル形成領域に電流が流
れており、かつ前記複数の放電用TFTはオフになって
おり、前記複数のEL素子が発光していないときに、前
記複数の放電用TFTのチャネル形成領域に電流が流れ
ることを特徴とする発光装置が提供される。
According to the present invention, a single power supply line has a plurality of source regions of EL driving TFTs and a plurality of discharge TFTs.
The drain region of the FT is connected to the plurality of ELs.
Pixel electrodes of a plurality of EL elements are respectively connected to a drain region of the driving TFT, and the plurality of discharging TFTs are connected to each other.
A predetermined potential is applied to the source region of the plurality of EL driving TFTs, and the gate electrodes of the plurality of EL driving TFTs and the gate electrodes of the plurality of discharging TFTs are connected to each other. Is emitting light, a current is flowing in the channel forming region of the plurality of EL driving TFTs, and the plurality of discharging TFTs are off, and the plurality of EL elements are not emitting light. In some cases, a light emitting device is provided in which a current flows through a channel forming region of the plurality of discharge TFTs.

【0060】本発明によって、1つの電源供給線に、複
数のEL駆動用TFTのソース領域と、複数の放電用T
FTのドレイン領域が接続されており、前記複数のEL
駆動用TFTのドレイン領域に複数のEL素子の画素電
極がそれぞれ接続されており、前記複数の放電用TFT
のソース領域には所定の電位が与えられており、前記複
数のEL駆動用TFTのゲート電極と、前記複数の放電
用TFTのゲート電極は、それぞれが互いに接続されて
おり、前記複数のEL素子が発光しているときに、前記
複数のEL駆動用TFTのチャネル形成領域に電流が流
れており、かつ前記複数の放電用TFTはオフになって
おり、前記複数のEL素子が発光していないときに、前
記複数の放電用TFTのチャネル形成領域に電流が流れ
ており、前記複数のEL駆動用TFTのチャネル形成領
域に流れる電流が、ソース領域からドレイン領域に流れ
ている場合、前記複数の放電用TFTのチャネル形成領
域に流れる電流は、ドレイン領域からソース領域に流れ
ており、前記複数のEL駆動用TFTのチャネル形成領
域に流れる電流が、ドレイン領域からソース領域に流れ
ている場合、前記複数の放電用TFTのチャネル形成領
域に流れる電流は、ソース領域からドレイン領域に流れ
ていることを特徴とする発光装置が提供される。
According to the present invention, one power supply line is provided with a plurality of source regions of EL driving TFTs and a plurality of discharging TFTs.
The drain region of the FT is connected to the plurality of ELs.
Pixel electrodes of a plurality of EL elements are respectively connected to a drain region of the driving TFT, and the plurality of discharging TFTs are connected to each other.
A predetermined potential is applied to the source region of the plurality of EL driving TFTs, and the gate electrodes of the plurality of EL driving TFTs and the gate electrodes of the plurality of discharging TFTs are connected to each other. Is emitting light, a current is flowing in the channel forming region of the plurality of EL driving TFTs, and the plurality of discharging TFTs are off, and the plurality of EL elements are not emitting light. When current flows in the channel forming regions of the plurality of discharge TFTs and current flows in the channel forming regions of the plurality of EL driving TFTs from the source region to the drain region, The current flowing in the channel forming region of the discharge TFT flows from the drain region to the source region, and the current flowing in the channel forming region of the plurality of EL driving TFTs is If the drain region flows to the source region, the current flowing through the channel formation region of the plurality of the discharge TFT, the light emitting apparatus characterized by flowing from the source region to the drain region is provided.

【0061】本発明によって、1つの電源供給線に、複
数のEL駆動用TFTのソース領域と、複数の放電用T
FTのドレイン領域が接続されており、前記複数のEL
駆動用TFTのドレイン領域に複数のEL素子の画素電
極がそれぞれ接続されており、前記複数の放電用TFT
のソース領域には所定の電位が与えられており、前記複
数のEL駆動用TFTのゲート電極と、前記複数の放電
用TFTのゲート電極は、それぞれが互いに接続されて
おり、前記複数のEL素子が発光しているときに、前記
複数のEL駆動用TFTのチャネル形成領域に電流が流
れており、かつ前記複数の放電用TFTはオフになって
おり、前記複数のEL素子が発光していないときに、前
記複数の放電用TFTのチャネル形成領域に電流が流れ
ており、前記複数のEL駆動用TFTのチャネル形成領
域に流れる電流が、ソース領域からドレイン領域に流れ
ている場合、前記複数の放電用TFTのチャネル形成領
域に流れる電流は、ドレイン領域からソース領域に流れ
ており、前記複数のEL駆動用TFTのチャネル形成領
域に流れる電流が、ドレイン領域からソース領域に流れ
ている場合、前記複数の放電用TFTのチャネル形成領
域に流れる電流は、ソース領域からドレイン領域に流れ
ており、前記複数のEL駆動用TFTのチャネル形成領
域に流れる電流と、前記複数の放電用TFTのチャネル
形成領域に流れる電流とは大きさが同じであることを特
徴とする発光装置が提供される。
According to the present invention, one power supply line has a plurality of source regions of a plurality of EL driving TFTs and a plurality of discharge TFTs.
The drain region of the FT is connected to the plurality of ELs.
Pixel electrodes of a plurality of EL elements are respectively connected to a drain region of the driving TFT, and the plurality of discharging TFTs are connected to each other.
A predetermined potential is applied to the source region of the plurality of EL driving TFTs, and the gate electrodes of the plurality of EL driving TFTs and the gate electrodes of the plurality of discharging TFTs are connected to each other. Is emitting light, a current is flowing in the channel forming region of the plurality of EL driving TFTs, and the plurality of discharging TFTs are off, and the plurality of EL elements are not emitting light. When current flows in the channel forming regions of the plurality of discharge TFTs and current flows in the channel forming regions of the plurality of EL driving TFTs from the source region to the drain region, The current flowing in the channel forming region of the discharge TFT flows from the drain region to the source region, and the current flowing in the channel forming region of the plurality of EL driving TFTs is When the current flows from the drain region to the source region, the current flowing to the channel forming region of the plurality of discharge TFTs flows from the source region to the drain region, and the current flows to the channel forming region of the plurality of EL driving TFTs. And a current flowing through the channel forming region of the plurality of discharge TFTs is the same in magnitude.

【0062】本発明によって、1つの電源供給線に、複
数のEL駆動用TFTのソース領域と、複数の放電用T
FTのドレイン領域が接続されており、前記複数のEL
駆動用TFTのドレイン領域に複数のEL素子の画素電
極がそれぞれ接続されており、前記複数の放電用TFT
のソース領域には所定の電位が与えられており、前記複
数のEL駆動用TFTのゲート電極と、前記複数の放電
用TFTのゲート電極は、それぞれが互いに接続されて
おり、前記複数のEL駆動用TFTと前記複数の放電用
TFTは極性が異なっており、前記複数のEL素子が発
光しているときに、前記複数のEL駆動用TFTのチャ
ネル形成領域に電流が流れており、かつ前記複数の放電
用TFTはオフになっており、前記複数のEL素子が発
光していないときに、前記複数の放電用TFTのチャネ
ル形成領域に電流が流れることを特徴とする発光装置が
提供される。
According to the present invention, a single power supply line is provided with a plurality of source regions of EL driving TFTs and a plurality of discharging TFTs.
The drain region of the FT is connected to the plurality of ELs.
Pixel electrodes of a plurality of EL elements are respectively connected to a drain region of the driving TFT, and the plurality of discharging TFTs are connected to each other.
A predetermined potential is applied to the source regions of the plurality of EL driving TFTs, and the gate electrodes of the plurality of EL driving TFTs and the gate electrodes of the plurality of discharging TFTs are connected to each other. And the plurality of discharge TFTs have different polarities. When the plurality of EL elements emit light, a current flows in a channel formation region of the plurality of EL drive TFTs, and The discharge TFT is turned off, and when the plurality of EL elements do not emit light, a current flows through a channel forming region of the plurality of discharge TFTs.

【0063】本発明によって、1つの電源供給線に、複
数のEL駆動用TFTのソース領域と、複数の放電用T
FTのドレイン領域が接続されており、前記複数のEL
駆動用TFTのドレイン領域に複数のEL素子の画素電
極がそれぞれ接続されており、前記複数の放電用TFT
のソース領域には所定の電位が与えられており、前記複
数のEL駆動用TFTのゲート電極と、前記複数の放電
用TFTのゲート電極は、それぞれが互いに接続されて
おり、前記複数のEL駆動用TFTと前記複数の放電用
TFTは極性が異なっており、前記複数のEL素子が発
光しているときに、前記複数のEL駆動用TFTのチャ
ネル形成領域に電流が流れており、かつ前記複数の放電
用TFTはオフになっており、前記複数のEL素子が発
光していないときに、前記複数の放電用TFTのチャネ
ル形成領域に電流が流れており、前記複数のEL駆動用
TFTのチャネル形成領域に流れる電流が、ソース領域
からドレイン領域に流れている場合、前記複数の放電用
TFTのチャネル形成領域に流れる電流は、ドレイン領
域からソース領域に流れており、前記複数のEL駆動用
TFTのチャネル形成領域に流れる電流が、ドレイン領
域からソース領域に流れている場合、前記複数の放電用
TFTのチャネル形成領域に流れる電流は、ソース領域
からドレイン領域に流れていることを特徴とする発光装
置が提供される。
According to the present invention, a single power supply line is provided with a plurality of EL drive TFT source regions and a plurality of discharge TFTs.
The drain region of the FT is connected to the plurality of ELs.
Pixel electrodes of a plurality of EL elements are respectively connected to a drain region of the driving TFT, and the plurality of discharging TFTs are connected to each other.
A predetermined potential is applied to the source regions of the plurality of EL driving TFTs, and the gate electrodes of the plurality of EL driving TFTs and the gate electrodes of the plurality of discharging TFTs are connected to each other. And the plurality of discharge TFTs have different polarities. When the plurality of EL elements emit light, a current flows in a channel formation region of the plurality of EL drive TFTs, and Is turned off, and when the plurality of EL elements do not emit light, a current flows in the channel forming region of the plurality of discharge TFTs and the channel of the plurality of EL drive TFTs When the current flowing in the formation region flows from the source region to the drain region, the current flowing in the channel formation region of the plurality of discharge TFTs changes from the drain region to the source region. When the current flowing to the channel forming regions of the plurality of EL driving TFTs flows from the drain region to the source region, the current flowing to the channel forming regions of the plurality of discharging TFTs is changed from the source region to the drain region. There is provided a light emitting device characterized by flowing in an area.

【0064】本発明によって、1つの電源供給線に、複
数のEL駆動用TFTのソース領域と、複数の放電用T
FTのドレイン領域が接続されており、前記複数のEL
駆動用TFTのドレイン領域に複数のEL素子の画素電
極がそれぞれ接続されており、前記複数の放電用TFT
のソース領域には所定の電位が与えられており、前記複
数のEL駆動用TFTのゲート電極と、前記複数の放電
用TFTのゲート電極は、それぞれが互いに接続されて
おり、前記複数のEL駆動用TFTと前記複数の放電用
TFTは極性が異なっており、前記複数のEL素子が発
光しているときに、前記複数のEL駆動用TFTのチャ
ネル形成領域に電流が流れており、かつ前記複数の放電
用TFTはオフになっており、前記複数のEL素子が発
光していないときに、前記複数の放電用TFTのチャネ
ル形成領域に電流が流れており、前記複数のEL駆動用
TFTのチャネル形成領域に流れる電流が、ソース領域
からドレイン領域に流れている場合、前記複数の放電用
TFTのチャネル形成領域に流れる電流は、ドレイン領
域からソース領域に流れており、前記複数のEL駆動用
TFTのチャネル形成領域に流れる電流が、ドレイン領
域からソース領域に流れている場合、前記複数の放電用
TFTのチャネル形成領域に流れる電流は、ソース領域
からドレイン領域に流れており、前記複数のEL駆動用
TFTのチャネル形成領域に流れる電流と、前記複数の
放電用TFTのチャネル形成領域に流れる電流とは大き
さが同じであることを特徴とする発光装置が提供され
る。
According to the present invention, a plurality of EL driving TFT source regions and a plurality of discharging T
The drain region of the FT is connected to the plurality of ELs.
Pixel electrodes of a plurality of EL elements are respectively connected to a drain region of the driving TFT, and the plurality of discharging TFTs are connected to each other.
A predetermined potential is applied to the source regions of the plurality of EL driving TFTs, and the gate electrodes of the plurality of EL driving TFTs and the gate electrodes of the plurality of discharging TFTs are connected to each other. And the plurality of discharge TFTs have different polarities. When the plurality of EL elements emit light, a current flows in a channel formation region of the plurality of EL drive TFTs, and Is turned off, and when the plurality of EL elements do not emit light, a current flows in the channel forming region of the plurality of discharge TFTs and the channel of the plurality of EL drive TFTs When the current flowing in the formation region flows from the source region to the drain region, the current flowing in the channel formation region of the plurality of discharge TFTs changes from the drain region to the source region. When the current flowing to the channel forming regions of the plurality of EL driving TFTs flows from the drain region to the source region, the current flowing to the channel forming regions of the plurality of discharging TFTs is changed from the source region to the drain region. A light-emitting device, wherein a current flowing in a region and flowing in a channel forming region of the plurality of EL driving TFTs and a current flowing in a channel forming region of the plurality of discharging TFTs are the same. Is provided.

【0065】本発明は、前記複数のEL駆動用TFTの
ゲート電極及び前記複数の放電用TFTのゲート電極に
デジタルビデオ信号が入力されることで、前記複数のE
L駆動用TFT及び前記複数の放電用TFTのスイッチ
ングが制御されることを特徴としていても良い。
According to the present invention, the digital video signals are input to the gate electrodes of the plurality of EL driving TFTs and the gate electrodes of the plurality of discharge TFTs, whereby the plurality of EL driving TFTs are input.
The switching of the L driving TFT and the plurality of discharging TFTs may be controlled.

【0066】本発明は、前記デジタルビデオ信号は、複
数のスイッチング用TFTのそれぞれを介して、前記複
数のEL駆動用TFTのゲート電極及び前記複数の放電
用TFTのゲート電極に入力されることを特徴としてい
ても良い。
According to the present invention, the digital video signal is inputted to the gate electrodes of the plurality of EL driving TFTs and the plurality of discharge TFTs via the plurality of switching TFTs. It may be a feature.

【0067】本発明は、前記複数の放電用TFTのソー
ス領域またはドレイン領域のうちの前記電源供給線に接
続されていない方と、前記複数のスイッチング用TFT
のゲート電極とは一対一で接続されることを特徴として
いても良い。
According to the present invention, it is preferable that one of the source region or the drain region of the plurality of discharge TFTs, which is not connected to the power supply line, is connected to the plurality of switching TFTs.
May be characterized by being connected one-to-one with the gate electrode.

【0068】本発明は、前記複数の放電用TFTのソー
ス領域またはドレイン領域のうちの前記電源供給線に接
続されていない方と、前記複数のスイッチング用TFT
のゲート電極とは一対一で接続されており、前記複数の
スイッチング用TFTを介して、前記デジタルビデオ信
号が、対応する前記複数の放電用TFTのゲート電極に
それぞれ入力されることを特徴としていても良い。
According to the present invention, it is preferable that one of the source region or the drain region of the plurality of discharge TFTs, which is not connected to the power supply line, is connected to the plurality of switching TFTs.
And the digital video signal is input to the gate electrodes of the corresponding plurality of discharge TFTs via the plurality of switching TFTs, respectively. Is also good.

【0069】本発明は、前記複数の放電用TFTのソー
ス領域またはドレイン領域のうちの前記電源供給線に接
続されていない方と、前記複数のEL素子の対向電極と
がそれぞれ接続されていることを特徴としていても良
い。
According to the present invention, the one of the source and drain regions of the plurality of discharge TFTs, which is not connected to the power supply line, is connected to the opposing electrodes of the plurality of EL elements. May be featured.

【0070】本発明は、前記複数の放電用TFTのソー
ス領域またはドレイン領域のうちの前記電源供給線に接
続されていない方と、前記複数のスイッチング用TFT
のゲート電極とが、第1の電流制御素子を介してそれぞ
れ接続されていることを特徴としていても良い。
According to the present invention, the one of the plurality of discharge TFTs, which is not connected to the power supply line among the source region or the drain region, and the plurality of switching TFTs are
May be connected to each other through the first current control element.

【0071】本発明は、前記複数のスイッチング用TF
Tと前記複数の放電用TFTの極性が同じであることを
特徴としていても良い。
According to the present invention, the plurality of switching TFs
T and the plurality of discharge TFTs may have the same polarity.

【0072】本発明は、前記複数の放電用TFTのソー
ス領域またはドレイン領域のうちの前記電源供給線に接
続されていない方と、前記EL素子の対向電極とが第1
の電流制御素子を介してそれぞれ接続されていることを
特徴としていても良い。
According to the present invention, the one of the plurality of discharge TFTs, which is not connected to the power supply line among the source region or the drain region, and the opposing electrode of the EL element are provided with a first electrode.
The current control elements may be connected to each other.

【0073】本発明は、前記複数の放電用TFTのソー
ス領域に第1の電流制御素子が接続されており、前記複
数の放電用TFTのソース領域には前記第1の電流制御
素子を介して所定の電位が与えられていることを特徴と
していても良い。
According to the present invention, a first current control element is connected to a source region of the plurality of discharge TFTs, and a source region of the plurality of discharge TFTs is connected to the source region of the plurality of discharge TFTs via the first current control element. It may be characterized in that a predetermined potential is given.

【0074】本発明は、前記第1の電流制御素子は抵
抗、ダイオードまたはTFTであることを特徴としてい
ても良い。
The present invention may be characterized in that the first current control element is a resistor, a diode or a TFT.

【0075】本発明は、前記複数の放電用TFTのドレ
イン領域は、第2の電流制御素子を介して前記電源供給
線に接続されていることを特徴としていても良い。
The present invention may be characterized in that the drain regions of the plurality of discharge TFTs are connected to the power supply line via a second current control element.

【0076】本発明は、前記第2の電流制御素子は抵
抗、ダイオードまたはTFTであることを特徴としてい
ても良い。
In the present invention, the second current control element may be a resistor, a diode or a TFT.

【0077】本発明は、前記複数のEL駆動用TFTの
ソース領域またはドレイン領域と接続されている電源供
給線の位置によって、前記複数のEL駆動用TFTのソ
ース領域またはドレイン領域の前記電源供給線とは接続
されていない方とそれぞれ接続されている前記複数のE
L素子の発光する期間を調整することを特徴としていて
も良い。
According to the present invention, the power supply lines of the source regions or the drain regions of the plurality of EL driving TFTs are changed depending on the positions of the power supply lines connected to the source regions or the drain regions of the plurality of EL driving TFTs. And the plurality of Es respectively connected to the unconnected one
The light emission period of the L element may be adjusted.

【0078】本発明は、前記発光装置を有することを特
徴とする電子機器であっても良い。
The present invention may be an electronic device having the light emitting device.

【0079】[0079]

【発明の実施の形態】(実施の形態1)図1に本発明の
発光装置の画素の構成を示す。本発明の発光装置が有す
る画素部には複数の画素101が設けられている。画素
101は、ソース信号線Si(S1〜Sxの1つ)と、
電源供給線Vi(V1〜Vxの1つ)と、ゲート信号線
Gj(G1〜Gyの1つ)と、基準電源線Cj(C1〜
Cyの1つ)を有している。また画素101はスイッチ
ング用TFT102と、EL駆動用TFT103と、放
電用TFT104と、EL素子105と、コンデンサ1
06とを有している。
(Embodiment 1) FIG. 1 shows a configuration of a pixel of a light emitting device of the present invention. A plurality of pixels 101 are provided in a pixel portion included in the light emitting device of the present invention. The pixel 101 includes a source signal line Si (one of S1 to Sx),
A power supply line Vi (one of V1 to Vx), a gate signal line Gj (one of G1 to Gy), and a reference power line Cj (C1 to Cx)
Cy). The pixel 101 includes a switching TFT 102, an EL driving TFT 103, a discharging TFT 104, an EL element 105, and a capacitor 1
06.

【0080】EL駆動用TFT103と放電用TFT1
04の極性は互いに反転している。よってEL駆動用T
FT103がnチャネル型TFTの場合、放電用TFT
104はpチャネル型TFTである。逆にEL駆動用T
FT103がpチャネル型TFTの場合、放電用TFT
104はnチャネル型TFTである。
EL driving TFT 103 and discharging TFT 1
04 have mutually inverted polarities. Therefore, the EL drive T
When the FT103 is an n-channel TFT, a discharging TFT
104 is a p-channel TFT. Conversely, T for EL drive
When the FT103 is a p-channel TFT, a discharging TFT
Reference numeral 104 denotes an n-channel TFT.

【0081】スイッチング用TFT102のゲート電極
は、ゲート信号線Gjに接続されている。スイッチング
用TFT102のソース領域とドレイン領域は、一方が
ソース信号線Siに、もう一方がEL駆動用TFT10
3及び放電用TFT104のゲート電極にそれぞれ接続
されている。
The gate electrode of the switching TFT 102 is connected to the gate signal line Gj. One of the source region and the drain region of the switching TFT 102 is connected to the source signal line Si, and the other is connected to the EL driving TFT 10.
3 and the gate electrode of the discharge TFT 104.

【0082】また、EL駆動用TFT103及び放電用
TFT104のゲート電極と、電源供給線Viとの間に
コンデンサ106が設けられている。コンデンサ106
はスイッチング用TFT102が非選択状態(オフの状
態)にある時、EL駆動用TFT103及び放電用TF
T104のゲート電極の電位を保持するために設けられ
ている。
A capacitor 106 is provided between the gate electrodes of the EL driving TFT 103 and the discharging TFT 104 and the power supply line Vi. Capacitor 106
When the switching TFT 102 is in a non-selected state (off state), the EL driving TFT 103 and the discharging TF
It is provided to hold the potential of the gate electrode of T104.

【0083】また、EL駆動用TFT103のソース領
域は電源供給線Viに接続され、ドレイン領域はEL素
子105が有する画素電極に接続されている。
The source region of the EL driving TFT 103 is connected to the power supply line Vi, and the drain region is connected to the pixel electrode of the EL element 105.

【0084】また放電用TFT104のソース領域とド
レイン領域は、一方は電源供給線Viに接続されてお
り、もう一方は基準電源線Cjに接続されている。
One of the source region and the drain region of the discharge TFT 104 is connected to the power supply line Vi, and the other is connected to the reference power line Cj.

【0085】EL素子105は陽極と陰極と、陽極と陰
極の間に設けられたEL層とからなる。陽極がEL駆動
用TFT103のドレイン領域に接続している場合、陽
極が画素電極、陰極が対向電極となる。逆に陰極がEL
駆動用TFT103のドレイン領域に接続している場
合、陰極が画素電極、陽極が対向電極となる。
The EL element 105 includes an anode and a cathode, and an EL layer provided between the anode and the cathode. When the anode is connected to the drain region of the EL driving TFT 103, the anode serves as a pixel electrode and the cathode serves as a counter electrode. Conversely, the cathode is EL
When connected to the drain region of the driving TFT 103, the cathode is a pixel electrode and the anode is a counter electrode.

【0086】EL素子105の対向電極はELパネルの
外部に設けられた電源によって電位(対向電位)が与え
られている。また電源供給線Viにも、ELパネルの外
部に設けられた電源によって電位(電源電位)が与えら
れている。基準電源線Cjにも、ELパネルの外部に設
けられた電源によって電位(基準電位)が与えられてい
る。
A potential (counter potential) is applied to a counter electrode of the EL element 105 by a power supply provided outside the EL panel. The power supply line Vi is also provided with a potential (power supply potential) by a power supply provided outside the EL panel. The reference power supply line Cj is also supplied with a potential (reference potential) by a power supply provided outside the EL panel.

【0087】次に、図1に示した画素101の動作につ
いて説明する。本発明の発光装置の駆動では、1フレー
ム期間中に複数のサブフレーム期間が設けられている。
そして、1つのサブフレーム期間における各画素の動作
は、書き込み期間と表示期間とに分けて説明することが
できる。
Next, the operation of the pixel 101 shown in FIG. 1 will be described. In driving the light emitting device of the present invention, a plurality of subframe periods are provided in one frame period.
The operation of each pixel in one sub-frame period can be described separately for a writing period and a display period.

【0088】まず書き込み期間において、電源供給線V
iの電源電位と対向電極の対向電位は同じ高さに保たれ
ている。より厳密には、電源供給線Viの電源電位と対
向電極の対向電位は、電源電位が画素電極に与えられた
ときにEL素子105が発光しない程度の電位差を有し
ている。また書き込み期間において、電源供給線Viの
電源電位と基準電源線Cjの基準電位は、同じ高さに保
たれている。
First, in the writing period, the power supply line V
The power supply potential of i and the counter potential of the counter electrode are kept at the same height. More strictly, the power supply potential of the power supply line Vi and the counter potential of the counter electrode have such a potential difference that the EL element 105 does not emit light when the power supply potential is applied to the pixel electrode. In the writing period, the power supply potential of the power supply line Vi and the reference potential of the reference power supply line Cj are kept at the same height.

【0089】そして、画素部が有する全てのゲート信号
線G1〜Gyが、選択信号によって順に選択される。ま
た、各ゲート信号線が選択されている期間において、ソ
ース信号線S1〜Sxに各画素に対応したデジタルビデ
オ信号が入力される。ソース信号線Si、ゲート信号線
Gjを有する画素を例にして、書き込み期間中における
各画素のより詳しい動作を説明する。
Then, all the gate signal lines G1 to Gy included in the pixel portion are sequentially selected by the selection signal. Further, during a period in which each gate signal line is selected, a digital video signal corresponding to each pixel is input to the source signal lines S1 to Sx. A more detailed operation of each pixel during a writing period will be described using a pixel having a source signal line Si and a gate signal line Gj as an example.

【0090】ゲート信号線Gjに入力される選択信号に
よって、ゲート信号線Gjが選択さると、ゲート信号線
Gjにゲート電極が接続されたスイッチング用TFT1
02が全てオンになる。
When the gate signal line Gj is selected by the selection signal input to the gate signal line Gj, the switching TFT 1 having the gate electrode connected to the gate signal line Gj.
02 are all turned on.

【0091】そして、ソース信号線Siに入力された1
ビット分のデジタルビデオ信号が、オンのスイッチング
用TFT102を介してEL駆動用TFT103及び放
電用TFT104のゲート電極に入力される。
Then, 1 input to the source signal line Si
A digital video signal corresponding to bits is input to the gate electrodes of the EL driving TFT 103 and the discharging TFT 104 via the ON switching TFT 102.

【0092】1ビット分のデジタルビデオ信号は1また
は0の情報を有している。そして、1ビット分のデジタ
ルビデオ信号が有する1または0の情報によって、EL
駆動用TFT103と放電用TFT104のスイッチン
グが制御される。EL駆動用TFT103と放電用TF
T104の極性は互いに反転しているので、EL駆動用
TFT103がオンの時は放電用TFT104がオフに
なり、EL駆動用TFT103がオフの時は放電用TF
T104がオンになる。
The digital video signal for one bit has information of 1 or 0. The information of 1 or 0 included in the 1-bit digital video signal is used to generate EL.
Switching between the driving TFT 103 and the discharging TFT 104 is controlled. EL drive TFT 103 and discharge TF
Since the polarity of T104 is inverted, the discharge TFT 104 is turned off when the EL drive TFT 103 is on, and the discharge TF is turned off when the EL drive TFT 103 is off.
T104 is turned on.

【0093】全ての画素に1ビット分のデジタルビデオ
信号が入力されると書き込み期間が終了する。なお本明
細書において画素にデジタルビデオ信号が入力されると
いうのは、該画素が有するEL駆動用TFT及び放電用
TFTのゲート電極にデジタルビデオ信号が入力される
ことを意味する。
When a 1-bit digital video signal is input to all the pixels, the writing period ends. Note that input of a digital video signal to a pixel in this specification means that a digital video signal is input to a gate electrode of an EL driving TFT and a discharge TFT included in the pixel.

【0094】書き込み期間が終了すると表示期間が開始
される。表示期間において、電源供給線Viの電源電位
と対向電極の対向電位は、電源電位が画素電極に与えら
れたときにEL素子105が発光する程度に、電位差を
有するようになる。また表示期間において、電源供給線
Viの電源電位と基準電源線Cjの基準電位も電位差を
有するようになる。
When the writing period ends, the display period starts. In the display period, the power supply potential of the power supply line Vi and the counter potential of the counter electrode have a potential difference such that the EL element 105 emits light when the power supply potential is applied to the pixel electrode. In the display period, the power supply potential of the power supply line Vi and the reference potential of the reference power supply line Cj also have a potential difference.

【0095】書き込み期間に画素に入力された1ビット
分のデジタルビデオ信号によって、EL駆動用TFT1
03がオン、放電用TFT104がオフになっている場
合、オンのEL駆動用TFTを介して電源供給線Viの
電源電位がEL素子105の画素電極に与えられる。そ
の結果、EL素子105は発光する。
The one-bit digital video signal input to the pixel during the writing period causes the EL driving TFT 1
When 03 is on and the discharge TFT 104 is off, the power supply potential of the power supply line Vi is applied to the pixel electrode of the EL element 105 via the ON EL drive TFT. As a result, the EL element 105 emits light.

【0096】逆に、書き込み期間に画素に入力された1
ビット分のデジタルビデオ信号によって、EL駆動用T
FT103がオフ、放電用TFT104がオンになって
いる場合、電源供給線Viの電源電位はEL素子105
の画素電極に与えられない。その結果、EL素子105
は発光しない。そして、電源供給線Viの電源電位と、
基準電源線Cjの基準電位との電位差によって、電源供
給線Viと基準電源線Cjとの間に放電用TFT104
を介して電流が流れる。この電流は、EL素子が発光し
たときに電源供給線Viに流れる電流と同じ方向に流れ
る。
On the contrary, the 1 input to the pixel during the writing period
A bit of digital video signal allows the EL drive T
When the FT 103 is off and the discharging TFT 104 is on, the power supply potential of the power supply line Vi is changed to the EL element 105.
Are not provided to the pixel electrodes of As a result, the EL element 105
Does not emit light. Then, the power supply potential of the power supply line Vi,
The potential difference between the reference power supply line Cj and the reference potential causes a discharge TFT 104 between the power supply line Vi and the reference power supply line Cj.
The current flows through. This current flows in the same direction as the current flowing in the power supply line Vi when the EL element emits light.

【0097】より好ましくは、放電用TFT104がオ
ンのときに、放電用TFT104のチャネル形成領域に
流れる電流は、EL素子105が発光したときにEL駆
動用TFT103のチャネル形成領域に流れる電流と同
じ大きさであるのが良い。そのためには、電源供給線V
iの電源電位と、基準電源線Cjの基準電位との電位差
を調整することが必要である。
More preferably, the current flowing in the channel forming region of the discharge TFT 104 when the discharging TFT 104 is on is the same as the current flowing in the channel forming region of the EL driving TFT 103 when the EL element 105 emits light. It is good to be. To do so, the power supply line V
It is necessary to adjust the potential difference between the power supply potential of i and the reference potential of the reference power supply line Cj.

【0098】表示期間が終了すると、次のサブフレーム
期間の書き込み期間が開始され、再び上述した動作が行
われる。ただし、次のサブフレーム期間の書き込み期間
では、次のビットのデジタルビデオ信号が各画素に入力
される。
When the display period ends, the writing period of the next subframe period starts, and the above-described operation is performed again. However, in the writing period of the next subframe period, a digital video signal of the next bit is input to each pixel.

【0099】全てのサブフレーム期間が終了すると、1
フレーム期間が終了する。
When all the sub-frame periods end, 1
The frame period ends.

【0100】図2に1フレーム期間において、n個のサ
ブフレーム期間の出現するタイミングを示す。横軸は時
間を示しており、縦軸は画素が有するゲート信号線の位
置を示している。
FIG. 2 shows the timing at which n subframe periods appear in one frame period. The horizontal axis indicates time, and the vertical axis indicates the position of the gate signal line of the pixel.

【0101】n個のサブフレーム期間は、それぞれ書き
込み期間と表示期間を有している。よって1つのフレー
ム期間において、少なくともn個の書き込み期間(Ta
1〜Tan)とn個の表示期間(Td1〜Tdn)とが
出現する。
Each of the n sub-frame periods has a writing period and a display period. Therefore, in one frame period, at least n write periods (Ta
1 to Tan) and n display periods (Td1 to Tdn) appear.

【0102】n個の書き込み期間(Ta1〜Tan)
と、n個の表示期間(Td1〜Tdn)は、nビットの
デジタルビデオ信号の各ビットに対応している。nビッ
トのデジタルビデオ信号によって画像を表示する場合、
少なくともn個の書き込み期間と、n個の表示期間とが
1フレーム期間内に設けられる。
N writing periods (Ta1 to Tan)
And n display periods (Td1 to Tdn) correspond to each bit of the n-bit digital video signal. When displaying an image using an n-bit digital video signal,
At least n writing periods and n display periods are provided in one frame period.

【0103】1フレーム期間中に書き込み期間Taと表
示期間Tdとが繰り返し出現する。1フレーム期間が終
了すると、1つの画像が表示される。
A writing period Ta and a display period Td appear repeatedly during one frame period. When one frame period ends, one image is displayed.

【0104】表示期間Td1〜Tdnの長さは、Td
1:Td2:…:Tdn=20:21:…:2n-1を満た
す。1フレーム期間中において発光した全ての表示期間
の長さの和から、各画素の階調が求められる。よって、
1フレーム期間中における発光する表示期間の長さの和
を制御することで、所望の階調を表示することができ
る。
The length of the display periods Td1 to Tdn is Td
1: Td2: ...: Tdn = 2 0: 2 1: ...: meet the 2 n-1. The gradation of each pixel is obtained from the sum of the lengths of all the display periods that emit light during one frame period. Therefore,
By controlling the sum of the lengths of the light-emitting display periods in one frame period, a desired gradation can be displayed.

【0105】なお、サブフレーム期間の出現する順序
は、図2に示した構成に限定されない。サブフレーム期
間SF1〜SFnの出現する順序に決まりはなく、どの
ような順序で出現していても良い。
Note that the order in which the sub-frame periods appear is not limited to the configuration shown in FIG. The order in which the subframe periods SF1 to SFn appear is not limited, and they may appear in any order.

【0106】また、本実施の形態では、書き込み期間に
おいて全てのEL素子を発光させない構成について説明
したが、本発明はこの構成に限定されない。書き込み期
間においてもEL素子が発光することによって表示を行
う構成にしても良い。
In this embodiment mode, a structure in which all the EL elements do not emit light during the writing period has been described. However, the present invention is not limited to this structure. In the writing period, display may be performed by emitting light from the EL element.

【0107】この場合、書き込み期間において、電源供
給線Viの電源電位と対向電極の対向電位は、電源電位
が画素電極に与えられたときにEL素子105が発光す
る程度の電位差を有している。そして、表示期間Td1
〜Tdnの長さは、Td1:Td2:…:Tdn=
0:21:…:2n-1を満たさなくても良く、代わりに
サブフレーム期間SF1〜SFnの長さが、SF1:S
F2:…:SFn=20:21:…:2n-1を満たす。
In this case, during the writing period, the power supply potential of the power supply line Vi and the counter potential of the counter electrode have such a potential difference that the EL element 105 emits light when the power supply potential is applied to the pixel electrode. . Then, the display period Td1
The length of Tdn is Td1: Td2: ...: Tdn =
2 0 : 2 1 : ...: 2 n-1 does not have to be satisfied, and instead, the length of the sub-frame periods SF1 to SFn is SF1: S
F2: ...: SFn = 2 0 : 2 1: ...: meet 2 n-1.

【0108】また、本実施の形態では、書き込み期間に
おいて、電源供給線Viの電源電位と基準電源線Cjの
基準電位が同じ高さに保たれているが、本発明はこの構
成に限定されない。書き込み期間においても表示期間と
同様に、電源供給線Viの電源電位と基準電源線Cjの
基準電位が電位差を有していても良い。
In the present embodiment, the power supply potential of the power supply line Vi and the reference potential of the reference power supply line Cj are kept at the same height during the writing period, but the present invention is not limited to this configuration. In the writing period, similarly to the display period, the power supply potential of the power supply line Vi and the reference potential of the reference power supply line Cj may have a potential difference.

【0109】本発明は、EL素子が発光していない画素
においても、放電用TFTを介して電源供給線と基準電
源線との間に電流が流れるので、電源供給線の部位によ
って生じる電位差が、表示する画像によって変動するの
を抑えることができ、隣り合う画素どうしで生じてい
た、発光しているEL素子に流れる電流の大きさの差を
抑えることができる。よって、隣り合う画素同士の輝度
の差を小さくすることができ、クロストークの発生を抑
えることができる。
According to the present invention, even in a pixel in which the EL element does not emit light, a current flows between the power supply line and the reference power supply line via the discharge TFT. Fluctuation depending on the displayed image can be suppressed, and the difference in the magnitude of the current flowing through the light-emitting EL element, which occurs between adjacent pixels, can be suppressed. Therefore, the difference in luminance between adjacent pixels can be reduced, and the occurrence of crosstalk can be suppressed.

【0110】(実施の形態2)本実施の形態では、図1
で示した発光装置の画素において、放電用TFTのソー
ス領域もしくはドレイン領域と、電源供給線Viとの間
に電流制御素子を設け、さらに、放電用TFTのソース
領域もしくはドレイン領域と、基準電源線Cjとの間に
も電流制御素子を設ける構成について説明する。
(Embodiment 2) In this embodiment, FIG.
In the pixel of the light emitting device indicated by the mark, a current control element is provided between the source or drain region of the discharge TFT and the power supply line Vi, and the source or drain region of the discharge TFT is connected to the reference power supply line Vi. A configuration in which a current control element is provided also between Cj and Cj will be described.

【0111】図3に本実施の形態の画素の構成を示す。
画素201は、ソース信号線Si(S1〜Sxの1つ)
と、電源供給線Vi(V1〜Vxの1つ)と、ゲート信
号線Gj(G1〜Gyの1つ)と、基準電源線Cj(C
1〜Cyの1つ)を有している。また画素201はスイ
ッチング用TFT202と、EL駆動用TFT203
と、放電用TFT204と、EL素子205と、コンデ
ンサ206と、電流制御素子207a、207bとを有
している。
FIG. 3 shows a configuration of a pixel according to the present embodiment.
The pixel 201 has a source signal line Si (one of S1 to Sx)
, A power supply line Vi (one of V1 to Vx), a gate signal line Gj (one of G1 to Gy), and a reference power line Cj (C
1 to Cy). The pixel 201 includes a switching TFT 202 and an EL driving TFT 203.
, A discharge TFT 204, an EL element 205, a capacitor 206, and current control elements 207a and 207b.

【0112】図1の場合と同様に、EL駆動用TFT2
03と放電用TFT204の極性は互いに反転してい
る。よってEL駆動用TFT203がnチャネル型TF
Tの場合、放電用TFT204はpチャネル型TFTで
ある。逆にEL駆動用TFT203がpチャネル型TF
Tの場合、放電用TFT204はnチャネル型TFTで
ある。
As in the case of FIG. 1, the EL driving TFT 2
03 and the discharge TFT 204 have opposite polarities. Therefore, the EL driving TFT 203 is an n-channel type TF
In the case of T, the discharging TFT 204 is a p-channel TFT. Conversely, the EL driving TFT 203 is a p-channel type TF
In the case of T, the discharging TFT 204 is an n-channel TFT.

【0113】そして、スイッチング用TFT202のゲ
ート電極は、ゲート信号線Gjに接続されている。スイ
ッチング用TFT202のソース領域とドレイン領域
は、一方がソース信号線Siに、もう一方がEL駆動用
TFT203及び放電用TFT204のゲート電極にそ
れぞれ接続されている。
The gate electrode of the switching TFT 202 is connected to the gate signal line Gj. One of a source region and a drain region of the switching TFT 202 is connected to the source signal line Si, and the other is connected to the gate electrodes of the EL driving TFT 203 and the discharging TFT 204.

【0114】また、EL駆動用TFT203及び放電用
TFT204のゲート電極と、電源供給線Viとの間に
コンデンサ206が設けられている。コンデンサ206
はスイッチング用TFT202が非選択状態(オフの状
態)にある時、EL駆動用TFT203及び放電用TF
T204のゲート電極の電位を保持するために設けられ
ている。
A capacitor 206 is provided between the gate electrodes of the EL driving TFT 203 and the discharging TFT 204 and the power supply line Vi. Capacitor 206
When the switching TFT 202 is in a non-selected state (off state), the EL driving TFT 203 and the discharging TF
It is provided to hold the potential of the gate electrode of T204.

【0115】また、EL駆動用TFT203のソース領
域は電源供給線Viに接続され、ドレイン領域はEL素
子205が有する画素電極に接続されている。
The source region of the EL driving TFT 203 is connected to the power supply line Vi, and the drain region is connected to the pixel electrode of the EL element 205.

【0116】そして本実施の形態では、放電用TFT2
04のソース領域とドレイン領域は、一方は電流制御素
子207aを介して電源供給線Viに接続されており、
もう一方は電流制御素子207bを介して基準電源線C
jに接続されている。
In this embodiment, the discharge TFT 2
One of a source region and a drain region of the transistor 04 is connected to a power supply line Vi via a current control element 207a.
The other is connected to the reference power supply line C via the current control element 207b.
j.

【0117】EL素子205は陽極と陰極と、陽極と陰
極の間に設けられたEL層とからなる。陽極がEL駆動
用TFT203のドレイン領域に接続している場合、陽
極が画素電極、陰極が対向電極となる。逆に陰極がEL
駆動用TFT203のドレイン領域に接続している場
合、陰極が画素電極、陽極が対向電極となる。
The EL element 205 comprises an anode and a cathode, and an EL layer provided between the anode and the cathode. When the anode is connected to the drain region of the EL driving TFT 203, the anode serves as a pixel electrode and the cathode serves as a counter electrode. Conversely, the cathode is EL
When connected to the drain region of the driving TFT 203, the cathode is a pixel electrode and the anode is a counter electrode.

【0118】EL素子205の対向電極はELパネルの
外部に設けられた電源によって電位(対向電位)が与え
られている。また電源供給線Viにも、ELパネルの外
部に設けられた電源によって電位(電源電位)が与えら
れている。基準電源線Cjにも、ELパネルの外部に設
けられた電源によって電位(基準電位)が与えられてい
る。
A potential (counter potential) is applied to a counter electrode of the EL element 205 by a power supply provided outside the EL panel. The power supply line Vi is also provided with a potential (power supply potential) by a power supply provided outside the EL panel. The reference power supply line Cj is also supplied with a potential (reference potential) by a power supply provided outside the EL panel.

【0119】画素201の詳しい動作については、実施
の形態1の場合と同じであるので、ここでは説明を省略
する。
Since the detailed operation of the pixel 201 is the same as that of the first embodiment, the description is omitted here.

【0120】電流制御素子207a及び207bは、放
電用TFT204のチャネル形成領域を流れる電流の大
きさを制御することができる素子である。電流制御素子
207a及び207bを設けることによって、放電用T
FT204がオンのときに電源供給線Viの電源電位
と、基準電源線Cjの基準電位とが固定されていたとし
ても、放電用TFT204のチャネル形成領域に流れる
電流を、EL素子205が発光したときにEL駆動用T
FT203のチャネル形成領域に流れる電流とより等し
くすることができる。
The current control elements 207a and 207b are elements that can control the magnitude of the current flowing through the channel forming region of the discharge TFT 204. By providing the current control elements 207a and 207b, the discharge T
Even when the power supply potential of the power supply line Vi and the reference potential of the reference power supply line Cj are fixed when the FT 204 is on, the EL element 205 emits light when the current flowing in the channel formation region of the discharging TFT 204 is emitted. T for EL drive
The current can be made equal to the current flowing in the channel formation region of the FT 203.

【0121】なお、本実施の形態では、電流制御素子を
放電用TFT204のソース領域側とドレイン領域側の
両方に設けたが、本発明はこの構成に限定されない。電
流制御素子は放電用TFT204のソース領域側だけに
設けても良いし、ドレイン領域側だけに設けても良い。
また、放電用TFT204のソース領域側に2つ以上の
電流制御素子を設けても良いし、ドレイン領域側に2つ
以上の電流制御素子を設けても良い。
In the present embodiment, the current control elements are provided on both the source region side and the drain region side of the discharge TFT 204, but the present invention is not limited to this configuration. The current control element may be provided only on the source region side of the discharge TFT 204 or may be provided only on the drain region side.
Further, two or more current control elements may be provided on the source region side of the discharge TFT 204, or two or more current control elements may be provided on the drain region side.

【0122】ただし、放電用TFT204のソース領域
は、間に電流制御素子を設けずに直接配線と接続した方
が、放電用TFT204のチャネル形成領域に流れる電
流の大きさを制御しやすいので好ましい。
However, it is preferable that the source region of the discharge TFT 204 be directly connected to a wiring without providing a current control element between them, because the magnitude of the current flowing in the channel formation region of the discharge TFT 204 can be easily controlled.

【0123】本発明は、EL素子が発光していない画素
においても、放電用TFTを介して電源供給線と基準電
源線との間に電流が流れるので、電源供給線の部位によ
って生じる電位差が、表示する画像によって変動するの
を抑えることができ、隣り合う画素どうしで生じてい
た、発光しているEL素子に流れる電流の大きさの差を
抑えることができる。よって、隣り合う画素同士の輝度
の差を小さくすることができ、クロストークの発生を抑
えることができる。
According to the present invention, even in a pixel where the EL element does not emit light, a current flows between the power supply line and the reference power supply line via the discharging TFT, so that a potential difference caused by a portion of the power supply line is reduced. Fluctuation depending on the displayed image can be suppressed, and the difference in the magnitude of the current flowing through the light-emitting EL element, which occurs between adjacent pixels, can be suppressed. Therefore, the difference in luminance between adjacent pixels can be reduced, and the occurrence of crosstalk can be suppressed.

【0124】(実施の形態3)本実施の形態では、図1
で示した発光装置の画素において、基準電源線Cjの代
わりにゲート信号線Gjを用いた場合の、画素の構成に
ついて説明する。
(Embodiment 3) In this embodiment, FIG.
In the pixel of the light emitting device indicated by, the configuration of the pixel when the gate signal line Gj is used instead of the reference power supply line Cj will be described.

【0125】図4に本実施の形態の画素の構成を示す。
画素301は、ソース信号線Si(S1〜Sxの1つ)
と、電源供給線Vi(V1〜Vxの1つ)と、ゲート信
号線Gj(G1〜Gyの1つ)とを有している。また画
素301はスイッチング用TFT302と、EL駆動用
TFT303と、放電用TFT304と、EL素子30
5と、コンデンサ306とを有している。
FIG. 4 shows a configuration of a pixel according to the present embodiment.
The pixel 301 has a source signal line Si (one of S1 to Sx)
And a power supply line Vi (one of V1 to Vx) and a gate signal line Gj (one of G1 to Gy). The pixel 301 includes a switching TFT 302, an EL driving TFT 303, a discharging TFT 304, and an EL element 30.
5 and a capacitor 306.

【0126】そして、スイッチング用TFT302のゲ
ート電極は、ゲート信号線Gjに接続されている。スイ
ッチング用TFT302のソース領域とドレイン領域
は、一方がソース信号線Siに、もう一方がEL駆動用
TFT303及び放電用TFT304のゲート電極にそ
れぞれ接続されている。
The gate electrode of the switching TFT 302 is connected to the gate signal line Gj. One of a source region and a drain region of the switching TFT 302 is connected to the source signal line Si, and the other is connected to the gate electrodes of the EL driving TFT 303 and the discharging TFT 304.

【0127】また、EL駆動用TFT303及び放電用
TFT304のゲート電極と、電源供給線Viとの間に
コンデンサ306が設けられている。コンデンサ306
はスイッチング用TFT302が非選択状態(オフの状
態)にある時、EL駆動用TFT303及び放電用TF
T304のゲート電極の電位を保持するために設けられ
ている。
Further, a capacitor 306 is provided between the gate electrodes of the EL driving TFT 303 and the discharging TFT 304 and the power supply line Vi. Capacitor 306
When the switching TFT 302 is in a non-selected state (off state), the EL driving TFT 303 and the discharging TF
It is provided to hold the potential of the gate electrode of T304.

【0128】また、EL駆動用TFT303のソース領
域は電源供給線Viに接続され、ドレイン領域はEL素
子305が有する画素電極に接続されている。
Further, the source region of the EL driving TFT 303 is connected to the power supply line Vi, and the drain region is connected to the pixel electrode of the EL element 305.

【0129】そして本実施の形態では、放電用TFT3
04のソース領域とドレイン領域は、一方は電源供給線
Viに接続されており、もう一方はゲート信号線Gjに
接続されている。
In this embodiment, the discharge TFT 3
One of the source region and the drain region 04 is connected to the power supply line Vi, and the other is connected to the gate signal line Gj.

【0130】放電用TFT304のソース領域またはド
レイン領域と、ゲート信号線とが接続されている場合、
EL駆動用TFT303がpチャネル型TFTだと、選
択されていないときのゲート信号線の電位を電源電位よ
りも低くしなくてはならない。また、逆にEL駆動用T
FT303がnチャネル型TFTだと、選択されていな
いときのゲート信号線の電位を電源電位よりも高くしな
くてはならない。よって、本実施の形態では、スイッチ
ング用TFT302と放電用TFT304の極性が同じ
である。そしてスイッチング用TFT302及び放電用
TFT304と、EL駆動用TFT303の極性は互い
に反転している。よってEL駆動用TFTがnチャネル
型TFTの場合、スイッチング用TFT302及び放電
用TFTはpチャネル型TFTである。逆にEL駆動用
TFTがpチャネル型TFTの場合、スイッチング用T
FT302及び放電用TFTはnチャネル型TFTであ
る。
When the source region or the drain region of the discharge TFT 304 is connected to the gate signal line,
When the EL driving TFT 303 is a p-channel TFT, the potential of the gate signal line when it is not selected must be lower than the power supply potential. Conversely, the EL driving T
If the FT 303 is an n-channel TFT, the potential of the gate signal line when it is not selected must be higher than the power supply potential. Therefore, in the present embodiment, the switching TFT 302 and the discharging TFT 304 have the same polarity. The switching TFT 302, the discharging TFT 304, and the EL driving TFT 303 have opposite polarities. Therefore, when the EL driving TFT is an n-channel TFT, the switching TFT 302 and the discharging TFT are p-channel TFTs. Conversely, when the EL driving TFT is a p-channel TFT, the switching T
The FT 302 and the discharge TFT are n-channel TFTs.

【0131】EL素子305は陽極と陰極と、陽極と陰
極の間に設けられたEL層とからなる。陽極がEL駆動
用TFT303のドレイン領域に接続している場合、陽
極が画素電極、陰極が対向電極となる。逆に陰極がEL
駆動用TFT303のドレイン領域に接続している場
合、陰極が画素電極、陽極が対向電極となる。
The EL element 305 includes an anode and a cathode, and an EL layer provided between the anode and the cathode. When the anode is connected to the drain region of the EL driving TFT 303, the anode serves as a pixel electrode and the cathode serves as a counter electrode. Conversely, the cathode is EL
When connected to the drain region of the driving TFT 303, the cathode is a pixel electrode and the anode is a counter electrode.

【0132】EL素子305の対向電極はELパネルの
外部に設けられた電源によって電位(対向電位)が与え
られている。また電源供給線Viにも、ELパネルの外
部に設けられた電源によって電位(電源電位)が与えら
れている。
A potential (counter potential) is applied to a counter electrode of the EL element 305 by a power supply provided outside the EL panel. The power supply line Vi is also provided with a potential (power supply potential) by a power supply provided outside the EL panel.

【0133】次に、図4に示した画素301の動作につ
いて説明する。本実施の形態においても実施の形態1と
同様に、1フレーム期間中に複数のサブフレーム期間が
設けられている。そして、1つのサブフレーム期間にお
ける各画素の動作は、書き込み期間と表示期間とに分け
て説明することができる。
Next, the operation of the pixel 301 shown in FIG. 4 will be described. Also in the present embodiment, as in the first embodiment, a plurality of subframe periods are provided in one frame period. The operation of each pixel in one sub-frame period can be described separately for a writing period and a display period.

【0134】まず書き込み期間において、電源供給線V
iの電源電位と対向電極の対向電位は同じ高さに保たれ
ている。より厳密には、電源供給線Viの電源電位と対
向電極の対向電位は、電源電位が画素電極に与えられた
ときにEL素子305が発光しない程度の電位差を有し
ている。
First, in the writing period, the power supply line V
The power supply potential of i and the counter potential of the counter electrode are kept at the same height. More precisely, the power supply potential of the power supply line Vi and the counter potential of the counter electrode have such a potential difference that the EL element 305 does not emit light when the power supply potential is applied to the pixel electrode.

【0135】また本実施の形態では、選択されていない
ときのゲート信号線Gjと、電源供給線Viの電源電位
との電位差は、選択されているときのゲート信号線Gj
と、電源供給線Viの電源電位との電位差より大きい。
そして本実施の形態では、電源供給線Viの電源電位は
常に一定である。
In this embodiment, the potential difference between the gate signal line Gj when not selected and the power supply potential of the power supply line Vi is equal to the gate signal line Gj when selected.
Is larger than the potential difference between the power supply potential and the power supply potential of the power supply line Vi.
In the present embodiment, the power supply potential of the power supply line Vi is always constant.

【0136】そして、画素部が有する全てのゲート信号
線G1〜Gyが、選択信号によって順に選択される。ま
た、各ゲート信号線が選択されている期間において、ソ
ース信号線S1〜Sxに各画素に対応したデジタルビデ
オ信号が入力される。ソース信号線Si、ゲート信号線
Gjを有する画素を例にして、書き込み期間中における
各画素のより詳しい動作を説明する。
Then, all the gate signal lines G1 to Gy included in the pixel portion are sequentially selected by the selection signal. Further, during a period in which each gate signal line is selected, a digital video signal corresponding to each pixel is input to the source signal lines S1 to Sx. A more detailed operation of each pixel during a writing period will be described using a pixel having a source signal line Si and a gate signal line Gj as an example.

【0137】ゲート信号線Gjに入力される選択信号に
よって、ゲート信号線Gjが選択さると、ゲート信号線
Gjにゲート電極が接続されたスイッチング用TFT3
02が全てオンになる。
When the gate signal line Gj is selected by the selection signal input to the gate signal line Gj, the switching TFT 3 having the gate electrode connected to the gate signal line Gj.
02 are all turned on.

【0138】そして、ソース信号線Siに入力された1
ビット分のデジタルビデオ信号が、オンのスイッチング
用TFT302を介してEL駆動用TFT303及び放
電用TFT304のゲート電極に入力される。
[0138] Then, the 1 input to the source signal line Si is
A digital video signal for bits is input to the gate electrodes of the EL driving TFT 303 and the discharging TFT 304 via the ON switching TFT 302.

【0139】1ビット分のデジタルビデオ信号は1また
は0の情報を有している。そして、1ビット分のデジタ
ルビデオ信号が有する1または0の情報によって、EL
駆動用TFT303と放電用TFT304のスイッチン
グが制御される。EL駆動用TFT303と放電用TF
T304の極性は互いに反転しているので、EL駆動用
TFT303がオンの時は放電用TFT304がオフに
なり、EL駆動用TFT303がオフの時は放電用TF
T304がオンになる。
A 1-bit digital video signal has 1 or 0 information. The information of 1 or 0 included in the 1-bit digital video signal is used to generate EL.
Switching between the driving TFT 303 and the discharging TFT 304 is controlled. EL driving TFT 303 and discharging TF
Since the polarity of T304 is inverted, the discharge TFT 304 is turned off when the EL drive TFT 303 is on, and the discharge TF is turned off when the EL drive TFT 303 is off.
T304 is turned on.

【0140】全ての画素に1ビット分のデジタルビデオ
信号が入力されると書き込み期間が終了する。
When a 1-bit digital video signal is input to all the pixels, the writing period ends.

【0141】書き込み期間が終了すると表示期間が開始
される。表示期間において、対向電極の対向電位の高さ
が変わり、電源供給線Viの電源電位と対向電極の対向
電位は、電源電位が画素電極に与えられたときにEL素
子305が発光する程度に、電位差を有するようにな
る。
When the writing period ends, the display period starts. In the display period, the height of the counter potential of the counter electrode changes, and the power potential of the power supply line Vi and the counter potential of the counter electrode are set such that the EL element 305 emits light when the power potential is applied to the pixel electrode. It has a potential difference.

【0142】書き込み期間に画素に入力された1ビット
分のデジタルビデオ信号によって、EL駆動用TFT3
03がオン、放電用TFT304がオフになっている場
合、オンのEL駆動用TFT303を介して電源供給線
Viの電源電位がEL素子305の画素電極に与えられ
る。その結果、EL素子305は発光する。
In response to the 1-bit digital video signal input to the pixel during the writing period, the EL driving TFT 3
When the reference numeral 03 is ON and the discharge TFT 304 is OFF, the power supply potential of the power supply line Vi is supplied to the pixel electrode of the EL element 305 via the ON EL driving TFT 303. As a result, the EL element 305 emits light.

【0143】逆に、書き込み期間に画素に入力された1
ビット分のデジタルビデオ信号によって、EL駆動用T
FT303がオフ、放電用TFT304がオンになって
いる場合、電源供給線Viの電源電位はEL素子305
の画素電極に与えられない。その結果、EL素子305
は発光しない。そして、電源供給線Viの電源電位と、
ゲート信号線Gjの基準電位との電位差によって、放電
用TFT304のチャネル形成領域を介して電源供給線
Viとゲート信号線Gjとの間に電流が流れる。この電
流は、EL素子が発光したときに電源供給線Viに流れ
る電流と同じ方向に流れる。
Conversely, the 1 input to the pixel during the writing period
A bit of digital video signal allows the EL drive T
When the FT 303 is off and the discharge TFT 304 is on, the power supply potential of the power supply line Vi is the EL element 305
Are not provided to the pixel electrodes of As a result, the EL element 305
Does not emit light. Then, the power supply potential of the power supply line Vi,
Due to a potential difference from the reference potential of the gate signal line Gj, a current flows between the power supply line Vi and the gate signal line Gj via the channel forming region of the discharging TFT 304. This current flows in the same direction as the current flowing in the power supply line Vi when the EL element emits light.

【0144】より好ましくは、放電用TFT304がオ
ンのときに、放電用TFT304のチャネル形成領域に
流れる電流は、EL素子305が発光したときにEL駆
動用TFT303のチャネル形成領域に流れる電流と同
じ大きさであるのが良い。
More preferably, the current flowing in the channel forming region of the discharge TFT 304 when the discharging TFT 304 is on is the same as the current flowing in the channel forming region of the EL driving TFT 303 when the EL element 305 emits light. It is good to be.

【0145】表示期間が終了すると、次のサブフレーム
期間の書き込み期間が開始され、再び上述した動作が行
われる。ただし、次のサブフレーム期間の書き込み期間
では、次のビットのデジタルビデオ信号が各画素に入力
される。
When the display period ends, the writing period of the next subframe period starts, and the above-described operation is performed again. However, in the writing period of the next subframe period, a digital video signal of the next bit is input to each pixel.

【0146】全てのサブフレーム期間が終了すると、1
フレーム期間が終了する。
When all the sub-frame periods end, 1
The frame period ends.

【0147】1フレーム期間において、n個のサブフレ
ーム期間の出現するタイミングは、画素301の詳しい
動作については、実施の形態1の場合と同じであるの
で、ここでは説明を省略する。
The timing at which the n sub-frame periods appear in one frame period is the same as that of the first embodiment with respect to the detailed operation of the pixel 301, and therefore the description is omitted here.

【0148】本実施の形態では、書き込み期間において
全てのEL素子を発光させない構成について説明した
が、本発明はこの構成に限定されない。書き込み期間に
おいてもEL素子が発光することによって表示を行う構
成にしても良い。
In this embodiment mode, a structure in which all the EL elements do not emit light during the writing period has been described. However, the present invention is not limited to this structure. In the writing period, display may be performed by emitting light from the EL element.

【0149】この場合、書き込み期間において、電源供
給線Viの電源電位と対向電極の対向電位は、電源電位
が画素電極に与えられたときにEL素子305が発光す
る程度の電位差を有している。そして、表示期間Td1
〜Tdnの長さは、Td1:Td2:…:Tdn=
0:21:…:2n-1を満たさなくても良く、代わりに
サブフレーム期間SF1〜SFnの長さが、SF1:S
F2:…:SFn=20:21:…:2n-1を満たす。
In this case, during the writing period, the power supply potential of the power supply line Vi and the counter potential of the counter electrode have such a potential difference that the EL element 305 emits light when the power supply potential is applied to the pixel electrode. . Then, the display period Td1
The length of Tdn is Td1: Td2: ...: Tdn =
2 0 : 2 1 : ...: 2 n-1 does not have to be satisfied, and instead, the length of the sub-frame periods SF1 to SFn is SF1: S
F2: ...: SFn = 2 0 : 2 1: ...: meet 2 n-1.

【0150】また、本実施の形態においても、実施の形
態2で示したように電流制御素子を設けても良い。本実
施の形態において電流制御素子を設ける場合、放電用T
FT304のソース領域もしくはドレイン領域と、電源
供給線Viとの間に電流制御素子を設け、放電用TFT
304のソース領域もしくはドレイン領域と、ゲート信
号線Gjとの間に電流制御素子を設ける。また、電流制
御素子を放電用TFT304のソース領域側だけに設け
ても良いし、ドレイン領域側だけに設けても良い。ま
た、放電用TFT304のソース領域側に2つ以上の電
流制御素子を設けても良いし、ドレイン領域側に2つ以
上の電流制御素子を設けても良い。
In this embodiment, a current control element may be provided as described in the second embodiment. When the current control element is provided in the present embodiment, the discharge T
A current control element is provided between a source region or a drain region of the FT 304 and the power supply line Vi, and a discharge TFT is provided.
A current control element is provided between the source or drain region 304 and the gate signal line Gj. Further, the current control element may be provided only on the source region side of the discharge TFT 304 or may be provided only on the drain region side. Further, two or more current control elements may be provided on the source region side of the discharge TFT 304, or two or more current control elements may be provided on the drain region side.

【0151】電流制御素子を設けることによって、放電
用TFT304がオンのときに電源供給線Viの電源電
位と、ゲート信号線Gjの電位とが固定されていても、
放電用TFT304のチャネル形成領域に流れる電流
を、EL素子305が発光したときにEL駆動用TFT
303のチャネル形成領域に流れる電流とより等しくす
ることができる。
By providing the current control element, even when the power supply potential of the power supply line Vi and the potential of the gate signal line Gj are fixed when the discharge TFT 304 is on,
When the EL element 305 emits light, the current flowing through the channel forming region of the discharge TFT 304 is used as the EL driving TFT.
The current can be made more equal to the current flowing through the channel formation region 303.

【0152】なお、放電用TFT304のソース領域又
はドレイン領域に接続されるゲート信号線は、別の画素
が有するゲート信号線であっても良い。特に、書き込み
期間においてもEL素子が発光する駆動方法の場合、ゲ
ート信号線Gjが選択されているとき、前段のゲート信
号線G(j−1)の電位は既に一定になっているので、
放電用TFT304のソース領域又はドレイン領域を前
段のゲート信号線G(j−1)に接続するのが好まし
い。
The gate signal line connected to the source or drain region of the discharge TFT 304 may be a gate signal line of another pixel. In particular, in the case of the driving method in which the EL element emits light even in the writing period, when the gate signal line Gj is selected, the potential of the preceding gate signal line G (j-1) is already constant.
It is preferable to connect the source region or the drain region of the discharge TFT 304 to the gate signal line G (j-1) in the preceding stage.

【0153】本発明は、EL素子が発光していない画素
においても、放電用TFTを介して電源供給線とゲート
信号線との間に電流が流れるので、電源供給線の部位に
よって生じる電位差が、表示する画像によって変動する
のを抑えることができ、隣り合う画素どうしで生じてい
た、発光しているEL素子に流れる電流の大きさの差を
抑えることができる。よって、隣り合う画素同士の輝度
の差を小さくすることができ、クロストークの発生を抑
えることができる。
According to the present invention, even in a pixel where the EL element does not emit light, a current flows between the power supply line and the gate signal line via the discharging TFT, so that the potential difference generated by the portion of the power supply line is reduced. Fluctuation depending on the displayed image can be suppressed, and the difference in the magnitude of the current flowing through the light-emitting EL element, which occurs between adjacent pixels, can be suppressed. Therefore, the difference in luminance between adjacent pixels can be reduced, and the occurrence of crosstalk can be suppressed.

【0154】また、本実施の形態では、実施の形態1に
示した画素とは違い、基準電源線を設ける必要がないの
で、歩留まりを高くすることができる。そして、EL素
子から基板の方向に向かって光が発せられる場合におい
て、実施の形態1に示した画素に比べて開口率が高くな
る。開口率が高くなると、EL素子に流れる電流が同じ
でも、画素の輝度は高くなる。
In the present embodiment, unlike the pixel shown in the first embodiment, there is no need to provide a reference power supply line, so that the yield can be increased. When light is emitted from the EL element toward the substrate, the aperture ratio is higher than that of the pixel described in Embodiment 1. When the aperture ratio increases, the luminance of the pixel increases even if the current flowing through the EL element is the same.

【0155】(実施の形態4)本実施の形態では、図1
で示した発光装置の画素において、基準電源線Cjを用
いずに、EL素子の対向電極に電位を与えている電源と
放電用TFTのソース領域またはドレイン領域とを接続
する場合の、画素の構成について説明する。
(Embodiment 4) In this embodiment, FIG.
In the pixel of the light emitting device indicated by, the structure of the pixel in the case where the power supply that applies the potential to the opposite electrode of the EL element and the source region or the drain region of the discharge TFT are connected without using the reference power supply line Cj Will be described.

【0156】図5に本実施の形態の画素の構成を示す。
画素401は、ソース信号線Si(S1〜Sxの1つ)
と、電源供給線Vi(V1〜Vxの1つ)と、ゲート信
号線Gj(G1〜Gyの1つ)とを有している。また画
素401はスイッチング用TFT402と、EL駆動用
TFT403と、放電用TFT404と、EL素子40
5と、コンデンサ406とを有している。
FIG. 5 shows a configuration of a pixel according to the present embodiment.
The pixel 401 has a source signal line Si (one of S1 to Sx)
And a power supply line Vi (one of V1 to Vx) and a gate signal line Gj (one of G1 to Gy). The pixel 401 includes a switching TFT 402, an EL driving TFT 403, a discharging TFT 404, and an EL element 40.
5 and a capacitor 406.

【0157】EL駆動用TFT403と放電用TFT4
04の極性は互いに反転している。よってEL駆動用T
FT403がnチャネル型TFTの場合、放電用TFT
404はpチャネル型TFTである。逆にEL駆動用T
FT403がpチャネル型TFTの場合、放電用TFT
404はnチャネル型TFTである。
EL driving TFT 403 and discharging TFT 4
04 have mutually inverted polarities. Therefore, the EL drive T
When the FT403 is an n-channel TFT, a discharging TFT
Reference numeral 404 denotes a p-channel TFT. Conversely, T for EL drive
When the FT403 is a p-channel TFT, a discharging TFT
Reference numeral 404 denotes an n-channel TFT.

【0158】そして、スイッチング用TFT402のゲ
ート電極は、ゲート信号線Gjに接続されている。スイ
ッチング用TFT402のソース領域とドレイン領域
は、一方がソース信号線Siに、もう一方がEL駆動用
TFT403及び放電用TFT404のゲート電極にそ
れぞれ接続されている。
The gate electrode of the switching TFT 402 is connected to the gate signal line Gj. One of a source region and a drain region of the switching TFT 402 is connected to the source signal line Si, and the other is connected to the gate electrodes of the EL driving TFT 403 and the discharging TFT 404.

【0159】また、EL駆動用TFT403及び放電用
TFT404のゲート電極と、電源供給線Viとの間に
コンデンサ406が設けられている。コンデンサ406
はスイッチング用TFT402が非選択状態(オフの状
態)にある時、EL駆動用TFT403及び放電用TF
T404のゲート電極の電位を保持するために設けられ
ている。
Further, a capacitor 406 is provided between the gate electrodes of the EL driving TFT 403 and the discharging TFT 404 and the power supply line Vi. Capacitor 406
When the switching TFT 402 is in a non-selected state (off state), the EL driving TFT 403 and the discharging TF
It is provided for holding the potential of the gate electrode of T404.

【0160】また、EL駆動用TFT403のソース領
域は電源供給線Viに接続され、ドレイン領域はEL素
子405が有する画素電極に接続されている。
The source region of the EL driving TFT 403 is connected to the power supply line Vi, and the drain region is connected to the pixel electrode of the EL element 405.

【0161】そして本実施の形態では、放電用TFT4
04のソース領域とドレイン領域は、一方は電源供給線
Viに接続されており、もう一方はEL素子405の対
向電極に接続されている電源(対向電源)407に接続
されている。
In the present embodiment, the discharge TFT 4
One of the source region and the drain region 04 is connected to a power supply line Vi, and the other is connected to a power supply (opposite power supply) 407 connected to a counter electrode of the EL element 405.

【0162】EL素子405は陽極と陰極と、陽極と陰
極の間に設けられたEL層とからなる。陽極がEL駆動
用TFT403のドレイン領域に接続している場合、陽
極が画素電極、陰極が対向電極となる。逆に陰極がEL
駆動用TFT403のドレイン領域に接続している場
合、陰極が画素電極、陽極が対向電極となる。
The EL element 405 includes an anode and a cathode, and an EL layer provided between the anode and the cathode. When the anode is connected to the drain region of the EL driving TFT 403, the anode serves as a pixel electrode and the cathode serves as a counter electrode. Conversely, the cathode is EL
When connected to the drain region of the driving TFT 403, the cathode serves as a pixel electrode and the anode serves as a counter electrode.

【0163】EL素子405の対向電極はELパネルの
外部に設けられた対向電源407によって電位(対向電
位)が与えられている。また、放電用TFT404のソ
ース領域とドレイン領域のうち、対向電源407に接続
されたいずれか一方にも、対向電位が与えられている。
また、電源供給線Viにも、ELパネルの外部に設けら
れた電源によって電位(電源電位)が与えられている。
A potential (counter potential) is applied to a counter electrode of the EL element 405 by a counter power supply 407 provided outside the EL panel. Further, one of the source region and the drain region of the discharge TFT 404 connected to the opposite power supply 407 is supplied with the opposite potential.
The power supply line Vi is also supplied with a potential (power supply potential) by a power supply provided outside the EL panel.

【0164】次に、図5に示した画素401の動作につ
いて説明する。本実施の形態においても実施の形態1と
同様に、1フレーム期間中に複数のサブフレーム期間が
設けられている。そして、1つのサブフレーム期間にお
ける各画素の動作は、書き込み期間と表示期間とに分け
て説明することができる。
Next, the operation of the pixel 401 shown in FIG. 5 will be described. Also in the present embodiment, as in the first embodiment, a plurality of subframe periods are provided in one frame period. The operation of each pixel in one sub-frame period can be described separately for a writing period and a display period.

【0165】まず書き込み期間において、電源供給線V
iの電源電位と対向電極の対向電位は同じ高さに保たれ
ている。より厳密には、電源供給線Viの電源電位と対
向電極の対向電位は、電源電位が画素電極に与えられた
ときにEL素子405が発光しない程度の電位差を有し
ている。
First, in the writing period, the power supply line V
The power supply potential of i and the counter potential of the counter electrode are kept at the same height. More strictly, the power supply potential of the power supply line Vi and the counter potential of the counter electrode have such a potential difference that the EL element 405 does not emit light when the power supply potential is applied to the pixel electrode.

【0166】そして、画素部が有する全てのゲート信号
線G1〜Gyが、選択信号によって順に選択される。ま
た、各ゲート信号線が選択されている期間において、ソ
ース信号線S1〜Sxに各画素に対応したデジタルビデ
オ信号が入力される。ソース信号線Si、ゲート信号線
Gjを有する画素を例にして、書き込み期間中における
各画素のより詳しい動作を説明する。
Then, all the gate signal lines G1 to Gy of the pixel portion are sequentially selected by the selection signal. Further, during a period in which each gate signal line is selected, a digital video signal corresponding to each pixel is input to the source signal lines S1 to Sx. A more detailed operation of each pixel during a writing period will be described using a pixel having a source signal line Si and a gate signal line Gj as an example.

【0167】ゲート信号線Gjに入力される選択信号に
よって、ゲート信号線Gjが選択さると、ゲート信号線
Gjにゲート電極が接続されたスイッチング用TFT4
02が全てオンになる。
When the gate signal line Gj is selected by the selection signal input to the gate signal line Gj, the switching TFT 4 having the gate electrode connected to the gate signal line Gj.
02 are all turned on.

【0168】そして、ソース信号線Siに入力された1
ビット分のデジタルビデオ信号が、オンのスイッチング
用TFT402を介してEL駆動用TFT403及び放
電用TFT404のゲート電極に入力される。
Then, 1 input to the source signal line Si
A digital video signal for bits is input to the gate electrodes of the EL driving TFT 403 and the discharging TFT 404 via the ON switching TFT 402.

【0169】1ビット分のデジタルビデオ信号は1また
は0の情報を有している。そして、1ビット分のデジタ
ルビデオ信号が有する1または0の情報によって、EL
駆動用TFT403と放電用TFT404のスイッチン
グが制御される。EL駆動用TFT403と放電用TF
T404の極性は互いに反転しているので、EL駆動用
TFT403がオンの時は放電用TFT404がオフに
なり、EL駆動用TFT403がオフの時は放電用TF
T404がオンになる。
A 1-bit digital video signal has information of 1 or 0. The information of 1 or 0 included in the 1-bit digital video signal is used to generate EL.
Switching between the driving TFT 403 and the discharging TFT 404 is controlled. EL driving TFT 403 and discharge TF
Since the polarity of T404 is inverted, the discharge TFT 404 is turned off when the EL driving TFT 403 is on, and the discharge TF is turned off when the EL driving TFT 403 is off.
T404 is turned on.

【0170】全ての画素に1ビット分のデジタルビデオ
信号が入力されると書き込み期間が終了する。
When a 1-bit digital video signal is input to all the pixels, the writing period ends.

【0171】書き込み期間が終了すると表示期間が開始
される。表示期間において、対向電極の対向電位の高さ
が変わり、電源供給線Viの電源電位と対向電極の対向
電位は、電源電位が画素電極に与えられたときにEL素
子405が発光する程度に、電位差を有するようにな
る。
When the writing period ends, the display period starts. In the display period, the height of the common potential of the common electrode changes, and the power supply potential of the power supply line Vi and the common potential of the common electrode are set such that the EL element 405 emits light when the power supply potential is applied to the pixel electrode. It has a potential difference.

【0172】書き込み期間に画素に入力された1ビット
分のデジタルビデオ信号によって、EL駆動用TFT4
03がオン、放電用TFT404がオフになっている場
合、オンのEL駆動用TFTを介して電源供給線Viの
電源電位がEL素子405の画素電極に与えられる。そ
の結果、EL素子405は発光する。
The 1-bit digital video signal input to the pixel during the writing period causes the EL driving TFT 4
When 03 is on and the discharge TFT 404 is off, the power supply potential of the power supply line Vi is supplied to the pixel electrode of the EL element 405 via the ON EL driving TFT. As a result, the EL element 405 emits light.

【0173】逆に、書き込み期間に画素に入力された1
ビット分のデジタルビデオ信号によって、EL駆動用T
FT403がオフ、放電用TFT404がオンになって
いる場合、電源供給線Viの電源電位はEL素子405
の画素電極に与えられない。その結果、EL素子405
は発光しない。そして、電源供給線Viの電源電位と、
対向電位との電位差によって、電源供給線Viと対向電
源との間に放電用TFT404を介して電流が流れる。
この電流は、EL素子405が発光したときに電源供給
線Viに流れる電流と同じ方向に流れる。
Conversely, the 1 input to the pixel during the writing period
A bit of digital video signal allows the EL drive T
When the FT 403 is off and the discharging TFT 404 is on, the power supply potential of the power supply line Vi is changed to the EL element 405.
Are not provided to the pixel electrodes of As a result, the EL element 405
Does not emit light. Then, the power supply potential of the power supply line Vi,
A current flows between the power supply line Vi and the opposite power supply via the discharge TFT 404 due to a potential difference from the opposite potential.
This current flows in the same direction as the current flowing through the power supply line Vi when the EL element 405 emits light.

【0174】より好ましくは、放電用TFT404がオ
ンのときに、放電用TFT404のチャネル形成領域に
流れる電流は、EL素子405が発光したときにEL駆
動用TFT403のチャネル形成領域に流れる電流と同
じ大きさであるのが良い。
More preferably, the current flowing in the channel forming region of the discharge TFT 404 when the discharging TFT 404 is on is the same as the current flowing in the channel forming region of the EL driving TFT 403 when the EL element 405 emits light. It is good to be.

【0175】表示期間が終了すると、次のサブフレーム
期間の書き込み期間が開始され、再び上述した動作が行
われる。ただし、次のサブフレーム期間の書き込み期間
では、次のビットのデジタルビデオ信号が各画素に入力
される。
When the display period ends, the writing period of the next subframe period starts, and the above-described operation is performed again. However, in the writing period of the next subframe period, a digital video signal of the next bit is input to each pixel.

【0176】全てのサブフレーム期間が終了すると、1
フレーム期間が終了する。
When all the sub-frame periods end, 1
The frame period ends.

【0177】1フレーム期間において、n個のサブフレ
ーム期間の出現するタイミングは、画素401の詳しい
動作については、実施の形態1の場合と同じであるの
で、ここでは説明を省略する。
The timing at which the n sub-frame periods appear in one frame period is the same as that of the first embodiment with respect to the detailed operation of the pixel 401, and the description is omitted here.

【0178】本実施の形態では、書き込み期間において
全てのEL素子を発光させない構成について説明した
が、本発明はこの構成に限定されない。書き込み期間に
おいてもEL素子が発光することによって表示を行う構
成にしても良い。
[0178] In this embodiment, the structure in which all the EL elements are not caused to emit light during the writing period has been described. However, the present invention is not limited to this structure. In the writing period, display may be performed by emitting light from the EL element.

【0179】この場合、書き込み期間において、電源供
給線Viの電源電位と対向電極の対向電位は、電源電位
が画素電極に与えられたときにEL素子405が発光す
る程度の電位差を有している。そして、表示期間Td1
〜Tdnの長さは、Td1:Td2:…:Tdn=
0:21:…:2n-1を満たさなくても良く、代わりに
サブフレーム期間SF1〜SFnの長さが、SF1:S
F2:…:SFn=20:21:…:2n-1を満たす。
In this case, in the writing period, the power supply potential of the power supply line Vi and the counter potential of the counter electrode have such a potential difference that the EL element 405 emits light when the power supply potential is applied to the pixel electrode. . Then, the display period Td1
The length of Tdn is Td1: Td2: ...: Tdn =
2 0 : 2 1 : ...: 2 n-1 does not have to be satisfied, and instead, the length of the sub-frame periods SF1 to SFn is SF1: S
F2: ...: SFn = 2 0 : 2 1: ...: meet 2 n-1.

【0180】また、本実施の形態においても、実施の形
態2で示したように電流制御素子を設けても良い。本実
施の形態において電流制御素子を設ける場合、放電用T
FT404のソース領域もしくはドレイン領域と、電源
供給線Viとの間に電流制御素子を設け、放電用TFT
404のソース領域もしくはドレイン領域と、対向電極
との間に電流制御素子を設ける。また、電流制御素子を
放電用TFT404のソース領域側だけに設けても良い
し、ドレイン領域側だけに設けても良い。また、放電用
TFT404のソース領域側に2つ以上の電流制御素子
を設けても良いし、ドレイン領域側に2つ以上の電流制
御素子を設けても良い。
In this embodiment, a current control element may be provided as described in the second embodiment. When the current control element is provided in the present embodiment, the discharge T
A current control element is provided between the source or drain region of the FT 404 and the power supply line Vi, and a discharge TFT is provided.
A current control element is provided between the source or drain region 404 and the counter electrode. Further, the current control element may be provided only on the source region side of the discharge TFT 404, or may be provided only on the drain region side. Further, two or more current control elements may be provided on the source region side of the discharge TFT 404, or two or more current control elements may be provided on the drain region side.

【0181】電流制御素子を設けることによって、放電
用TFT404がオンのときに電源供給線Viの電源電
位と、対向電位とが固定されていても、放電用TFT4
04のチャネル形成領域に流れる電流を、EL素子40
5が発光したときにEL駆動用TFT403のチャネル
形成領域に流れる電流とより等しくすることができる。
By providing the current control element, even if the power supply potential of the power supply line Vi and the opposite potential are fixed when the discharge TFT 404 is on, the discharge TFT 4
The current flowing through the channel forming region of the EL element 40
5 can be made more equal to the current flowing in the channel formation region of the EL driving TFT 403 when light is emitted.

【0182】本発明は、EL素子が発光していない画素
においても、放電用TFTを介して電源供給線と対向電
源との間に電流が流れるので、電源供給線の部位によっ
て生じる電位差が、表示する画像によって変動するのを
抑えることができ、隣り合う画素どうしで生じていた、
発光しているEL素子に流れる電流の大きさの差を抑え
ることができる。よって、隣り合う画素同士の輝度の差
を小さくすることができ、クロストークの発生を抑える
ことができる。
According to the present invention, even in a pixel where the EL element does not emit light, a current flows between the power supply line and the opposite power supply via the discharging TFT, so that the potential difference caused by the portion of the power supply line is displayed. Can be suppressed by the image to be performed, and it occurred between adjacent pixels,
The difference in the magnitude of the current flowing through the light emitting EL element can be suppressed. Therefore, the difference in luminance between adjacent pixels can be reduced, and the occurrence of crosstalk can be suppressed.

【0183】また、本実施の形態では、実施の形態1に
示した画素とは違い、基準電源線を設ける必要がないの
で、歩留まりを高くすることができる。そして、EL素
子から基板の方向に向かって光が発せられる場合におい
て、実施の形態1に示した画素に比べて開口率が高くな
る。開口率が高くなると、EL素子に流れる電流が同じ
でも、画素の輝度は高くなる。
In the present embodiment, unlike the pixel shown in the first embodiment, there is no need to provide a reference power supply line, so that the yield can be increased. When light is emitted from the EL element toward the substrate, the aperture ratio is higher than that of the pixel described in Embodiment 1. When the aperture ratio increases, the luminance of the pixel increases even if the current flowing through the EL element is the same.

【0184】なお、全ての実施の形態において、陽極を
画素電極として用い、陰極を対向電極として用いる場
合、EL駆動用TFTはpチャネル型TFTの方が好ま
しい。逆に、陰極を画素電極として用い、陽極を対向電
極として用いる場合、EL駆動用TFTはnチャネル型
TFTの方が好ましい。
In all the embodiments, when the anode is used as the pixel electrode and the cathode is used as the counter electrode, the p-channel TFT is more preferable as the EL driving TFT. Conversely, when the cathode is used as the pixel electrode and the anode is used as the counter electrode, the EL driving TFT is preferably an n-channel TFT.

【0185】[0185]

【実施例】以下に、本発明の実施例について説明する。Embodiments of the present invention will be described below.

【0186】(実施例1)本実施例では、図3に示した
画素が有する電流制御素子として、抵抗を用いた場合に
ついて説明する。
(Embodiment 1) In this embodiment, a case where a resistor is used as a current control element of the pixel shown in FIG. 3 will be described.

【0187】図6に本実施例の画素の構成を示す。図3
において既に示したものには同じ符号を付している。本
実施例では図3で示した電流制御素子207a、207
bとして、抵抗(電流制御用抵抗)を用いている。
FIG. 6 shows the structure of a pixel according to this embodiment. FIG.
Are already given the same reference numerals. In this embodiment, the current control elements 207a and 207 shown in FIG.
As b, a resistor (current control resistor) is used.

【0188】電流制御用抵抗207a及び207bは、
スイッチング用TFT202、EL駆動用TFT203
及び放電用TFT204と同時に形成することが可能で
あるので、電流制御用抵抗207a及び207bを設け
ても工程数の増加にはつながらない。
The current control resistors 207a and 207b are
Switching TFT 202, EL driving TFT 203
Since the current control resistors 207a and 207b can be formed simultaneously with the discharge TFT 204, the number of steps does not increase.

【0189】なお、電流制御用抵抗207a及び207
bは、放電用TFT204のチャネル形成領域を流れる
電流の大きさを制御することができる。よって、電流制
御用抵抗207a及び207bを設けることによって、
放電用TFT204がオンのときに電源供給線Viの電
源電位と、基準電源線Cjの基準電位とが固定されてい
たとしても、放電用TFT204のチャネル形成領域に
流れる電流を、EL素子205が発光したときにEL駆
動用TFT203のチャネル形成領域に流れる電流とよ
り等しくすることができる。
The current control resistors 207a and 207
“b” can control the magnitude of the current flowing through the channel forming region of the discharge TFT 204. Therefore, by providing the current control resistors 207a and 207b,
Even when the power supply potential of the power supply line Vi and the reference potential of the reference power supply line Cj are fixed when the discharge TFT 204 is on, the EL element 205 emits light by flowing a current flowing in the channel formation region of the discharge TFT 204. Then, the current can be made more equal to the current flowing in the channel forming region of the EL driving TFT 203.

【0190】なお、本実施例では、電流制御用抵抗を放
電用TFT204のソース領域側とドレイン領域側の両
方に設けたが、本発明はこの構成に限定されない。電流
制御素子は放電用TFT204のソース領域側だけに設
けても良いし、ドレイン領域側だけに設けても良い。ま
た、放電用TFT204のソース領域側に2つ以上の電
流制御用抵抗を設けても良いし、ドレイン領域側に2つ
以上の電流制御用抵抗を設けても良い。
In this embodiment, the current control resistors are provided on both the source region side and the drain region side of the discharge TFT 204, but the present invention is not limited to this configuration. The current control element may be provided only on the source region side of the discharge TFT 204 or may be provided only on the drain region side. Further, two or more current control resistors may be provided on the source region side of the discharge TFT 204, and two or more current control resistors may be provided on the drain region side.

【0191】なお本実施例で用いた電流制御用抵抗は、
図4及び図5に示した画素に電流制御素子として設ける
ことができる。
The current control resistors used in this embodiment are:
The pixel shown in FIGS. 4 and 5 can be provided as a current control element.

【0192】なお本発明の電流制御素子は、本実施例に
おいて示した構成に限定されない。電流の大きさを制御
できる素子であれば、本発明の電流制御素子として用い
ることが可能である。 (実施例2)本実施例では、図3に示した画素が有する
電流制御素子として、ダイオードを用いた場合について
説明する。
The current control element of the present invention is not limited to the structure shown in this embodiment. Any element that can control the magnitude of the current can be used as the current control element of the present invention. Embodiment 2 In this embodiment, a case will be described in which a diode is used as a current control element included in the pixel shown in FIG.

【0193】図7に本実施例の画素の構成を示す。図3
において既に示したものには同じ符号を付している。本
実施例では図3で示した電流制御素子207a、207
bとして、ダイオード(電流制御用ダイオード)を用い
ている。
FIG. 7 shows the structure of a pixel according to this embodiment. FIG.
Are already given the same reference numerals. In this embodiment, the current control elements 207a and 207 shown in FIG.
As b, a diode (current control diode) is used.

【0194】電流制御用ダイオード207a及び207
bは、一方向にしか電流を流さない整流という働きを有
する半導体ダイオードである。電流制御用ダイオード2
07a及び207bとして、例えば、pn接合を利用す
るpn接合ダイオード、pin接合を利用するpin接
合ダイオード、金属と半導体との接触を利用するショッ
トキー・ダイオード、MOSダイオード(MOS(モス)
素子)などを利用することが可能である。
Current Control Diodes 207a and 207
b is a semiconductor diode having a function of rectification that allows current to flow only in one direction. Current control diode 2
As 07a and 207b, for example, a pn junction diode using a pn junction, a pin junction diode using a pin junction, a Schottky diode using contact between a metal and a semiconductor, a MOS diode (MOS (MOS))
Element) can be used.

【0195】電流制御用ダイオード207a及び207
bは、放電用TFT204のチャネル形成領域に流れる
電流の方向を順方向とするように接続されている。
Current Control Diodes 207a and 207
b is connected so that the direction of the current flowing through the channel forming region of the discharge TFT 204 is set to the forward direction.

【0196】電流制御用ダイオード207a及び207
bは、スイッチング用TFT202、EL駆動用TFT
203及び放電用TFT204と同時に形成することが
可能であるので、電流制御用ダイオード207a及び2
07bを設けても工程数の増加にはつながらない。
Current control diodes 207a and 207
b is a switching TFT 202, an EL driving TFT
Since it can be formed simultaneously with the TFT 203 and the discharge TFT 204, the current control diodes 207 a and 207 a
Providing 07b does not lead to an increase in the number of steps.

【0197】なお、電流制御用ダイオード207a及び
207bは、放電用TFT204のチャネル形成領域を
流れる電流の大きさを制御することができる。よって、
電流制御用ダイオード207a及び207bを設けるこ
とによって、放電用TFT204がオンのときに電源供
給線Viの電源電位と、基準電源線Cjの基準電位とが
固定されていたとしても、放電用TFT204のチャネ
ル形成領域に流れる電流を、EL素子205が発光した
ときにEL駆動用TFT203のチャネル形成領域に流
れる電流とより等しくすることができる。
The current control diodes 207a and 207b can control the magnitude of the current flowing through the channel forming region of the discharge TFT 204. Therefore,
By providing the current control diodes 207a and 207b, even if the power supply potential of the power supply line Vi and the reference potential of the reference power supply line Cj are fixed when the discharge TFT 204 is on, the channel of the discharge TFT 204 is fixed. The current flowing in the formation region can be made more equal to the current flowing in the channel formation region of the EL driving TFT 203 when the EL element 205 emits light.

【0198】なお、本実施例では、電流制御用ダイオー
ドを放電用TFT204のソース領域側とドレイン領域
側の両方に設けたが、本発明はこの構成に限定されな
い。電流制御素子は放電用TFT204のソース領域側
だけに設けても良いし、ドレイン領域側だけに設けても
良い。また、放電用TFT204のソース領域側に2つ
以上の電流制御用ダイオードを設けても良いし、ドレイ
ン領域側に2つ以上の電流制御用ダイオードを設けても
良い。
In this embodiment, the current controlling diodes are provided on both the source region side and the drain region side of the discharging TFT 204, but the present invention is not limited to this configuration. The current control element may be provided only on the source region side of the discharge TFT 204 or may be provided only on the drain region side. Further, two or more current control diodes may be provided on the source region side of the discharge TFT 204, and two or more current control diodes may be provided on the drain region side.

【0199】なお本実施例で用いた電流制御用ダイオー
ドは、図4及び図5に示した画素に電流制御素子として
設けることができる。
The current control diode used in this embodiment can be provided as a current control element in the pixels shown in FIGS.

【0200】特に、図4のように基準電源線の代わりに
ゲート信号線を用いた場合、対向電位が電源電位より高
くても、選択されているゲート信号線の電位が電源電位
より低くなることがある。逆に対向電位が電源電位より
低くても、選択されているゲート信号線の電位が電源電
位より高くなることがある。この場合、放電用TFTの
チャネル形成領域に流れる電流が、放電用TFTがnチ
ャネル型の場合にソース領域からドレイン領域へ流れ、
放電用TFTがpチャネル型の場合にドレイン領域から
ソース領域へ流れてしまう。それを防止するために電流
制御用ダイオードを設けることは有効である。
In particular, when a gate signal line is used instead of the reference power supply line as shown in FIG. 4, the potential of the selected gate signal line becomes lower than the power supply potential even if the opposite potential is higher than the power supply potential. There is. Conversely, even when the opposite potential is lower than the power supply potential, the potential of the selected gate signal line may be higher than the power supply potential. In this case, the current flowing in the channel forming region of the discharge TFT flows from the source region to the drain region when the discharge TFT is an n-channel type,
When the discharge TFT is of a p-channel type, it flows from the drain region to the source region. It is effective to provide a current control diode to prevent this.

【0201】なお本発明の電流制御素子は、本実施例に
おいて示した構成に限定されない。電流の大きさを制御
できる素子であれば、本発明の電流制御素子として用い
ることが可能である。
The current control element of the present invention is not limited to the configuration shown in this embodiment. Any element that can control the magnitude of the current can be used as the current control element of the present invention.

【0202】なお本実施例は、実施例1の構成と組み合
わせて実施することが可能である。 (実施例3)本実施例では、図3に示した画素が有する
電流制御素子として、TFTを用いた場合について説明
する。
This embodiment can be implemented in combination with the structure of the first embodiment. Embodiment 3 In this embodiment, a case where a TFT is used as a current control element included in the pixel shown in FIG. 3 will be described.

【0203】図8に本実施例の画素の構成を示す。図3
において既に示したものには同じ符号を付している。た
だし本実施例では説明を容易にするために、EL駆動用
TFT203がpチャネル型TFT、放電用TFT20
4がnチャネル型TFTの場合について説明する。
FIG. 8 shows a configuration of a pixel according to this embodiment. FIG.
Are already given the same reference numerals. However, in this embodiment, the EL driving TFT 203 is a p-channel TFT and the discharging TFT 20
The case where 4 is an n-channel TFT will be described.

【0204】また、本実施例では図3で示した電流制御
素子207a、207bとして、TFT(電流制御用T
FT)を用いている。図8では、電流制御用TFTはp
チャネル型TFTである。
In this embodiment, the current control elements 207a and 207b shown in FIG.
FT). In FIG. 8, the current control TFT is p
It is a channel type TFT.

【0205】電流制御用TFT207aのソース領域と
ドレイン領域は、一方は電源供給線Viに接続されてお
り、もう一方は放電用TFTのドレイン領域に接続され
ている。電流制御用TFT207bのソース領域とドレ
イン領域は、一方は基準電源線Cjに接続されており、
もう一方は放電用TFTのソース領域に接続されてい
る。
One of the source region and the drain region of the current control TFT 207a is connected to the power supply line Vi, and the other is connected to the drain region of the discharge TFT. One of a source region and a drain region of the current control TFT 207b is connected to the reference power supply line Cj,
The other is connected to the source region of the discharge TFT.

【0206】電流制御素子207a、207bのゲート
電極は、電流制御素子207a、207bのドレイン領
域と同じ電位に保たれている。よって、放電用TFTが
オンだと、放電用TFTのチャネル形成領域に流れる電
流が、放電用TFTがnチャネル型の場合にドレイン領
域からソース領域へ流れ、放電用TFTがpチャネル型
の場合にソース領域からドレイン領域へ流れる。
The gate electrodes of the current control elements 207a and 207b are kept at the same potential as the drain regions of the current control elements 207a and 207b. Therefore, when the discharge TFT is on, the current flowing in the channel forming region of the discharge TFT flows from the drain region to the source region when the discharge TFT is n-channel type, and flows when the discharge TFT is p-channel type. It flows from the source region to the drain region.

【0207】電流制御用TFT207a及び207b
は、スイッチング用TFT202、EL駆動用TFT2
03及び放電用TFT204と同時に形成することが可
能であるので、電流制御用TFT207a及び207b
を設けても工程数の増加にはつながらない。
The current controlling TFTs 207a and 207b
Are the switching TFT 202 and the EL driving TFT 2
03 and the discharge TFT 204 can be formed at the same time, so that the current control TFTs 207a and 207b
Does not lead to an increase in the number of steps.

【0208】なお、電流制御用TFT207a及び20
7bは、放電用TFT204のチャネル形成領域を流れ
る電流の大きさを制御することができる。よって、電流
制御用TFT207a及び207bを設けることによっ
て、放電用TFT204がオンのときに電源供給線Vi
の電源電位と、基準電源線Cjの基準電位とが固定され
ていたとしても、放電用TFT204のチャネル形成領
域に流れる電流を、EL素子205が発光したときにE
L駆動用TFT203のチャネル形成領域に流れる電流
とより等しくすることができる。
The current control TFTs 207a and 207a
7b can control the magnitude of the current flowing through the channel forming region of the discharge TFT 204. Therefore, by providing the current control TFTs 207a and 207b, the power supply line Vi is supplied when the discharge TFT 204 is turned on.
Current and the reference potential of the reference power supply line Cj are fixed, the current flowing through the channel forming region of the discharging TFT 204 is reduced by the E when the EL element 205 emits light.
The current can be made more equal to the current flowing in the channel forming region of the L driving TFT 203.

【0209】なお、本実施例では、電流制御用TFTを
放電用TFT204のソース領域側とドレイン領域側の
両方に設けたが、本発明はこの構成に限定されない。電
流制御素子は放電用TFT204のソース領域側だけに
設けても良いし、ドレイン領域側だけに設けても良い。
また、放電用TFT204のソース領域側に2つ以上の
電流制御用TFTを設けても良いし、ドレイン領域側に
2つ以上の電流制御用TFTを設けても良い。
In this embodiment, the current control TFTs are provided on both the source region side and the drain region side of the discharge TFT 204, but the present invention is not limited to this configuration. The current control element may be provided only on the source region side of the discharge TFT 204 or may be provided only on the drain region side.
Further, two or more current control TFTs may be provided on the source region side of the discharge TFT 204, and two or more current control TFTs may be provided on the drain region side.

【0210】また本実施例の電流制御用TFTはpチャ
ネル型TFTに限定されない。図9に電流制御用TFT
がnチャネル型TFTである場合の画素の構成を示す。
図9においても図8と同様に、電流制御用TFT207
a及び207bのゲート電極は、電流制御用TFT20
7a及び207bのドレイン領域と同じ電位に保たれて
いる。
The current controlling TFT of this embodiment is not limited to the p-channel type TFT. FIG. 9 shows a current controlling TFT.
Shows the configuration of a pixel when is an n-channel TFT.
In FIG. 9, similarly to FIG.
The gate electrodes a and 207b are connected to the current control TFT 20.
It is kept at the same potential as the drain regions 7a and 207b.

【0211】そして本実施例では、EL駆動用TFT2
03がpチャネル型TFT、放電用TFT204がnチ
ャネル型TFTの場合について説明したが、本実施例で
はこの構成に限定されない。EL駆動用TFT203が
nチャネル型TFTで放電用TFT204がpチャネル
型TFTの場合であっても、電流制御素子として電流制
御用TFTを用いることができる。
In this embodiment, the EL driving TFT 2
Although the case where 03 is a p-channel TFT and the discharging TFT 204 is an n-channel TFT has been described, the present embodiment is not limited to this configuration. Even when the EL driving TFT 203 is an n-channel TFT and the discharging TFT 204 is a p-channel TFT, a current control TFT can be used as a current control element.

【0212】なお本実施例で用いた電流制御用TFT
は、図4及び図5に示した画素に電流制御素子として設
けることができる。
The current controlling TFT used in this embodiment
Can be provided as a current control element in the pixel shown in FIGS.

【0213】特に、図4のように基準電源線の代わりに
ゲート信号線を用いた場合、対向電位が電源電位より高
くても、選択されているゲート信号線の電位が電源電位
より低くなることがある。逆に対向電位が電源電位より
低くても、選択されているゲート信号線の電位が電源電
位より高くなることがある。この場合、放電用TFTの
チャネル形成領域に流れる電流が、放電用TFTがnチ
ャネル型の場合にソース領域からドレイン領域へ流れ、
放電用TFTがpチャネル型の場合にドレイン領域から
ソース領域へ流れてしまう。それを防止するために電流
制御用TFTを設けることは有効である。
In particular, when a gate signal line is used instead of the reference power supply line as shown in FIG. 4, the potential of the selected gate signal line becomes lower than the power supply potential even if the opposite potential is higher than the power supply potential. There is. Conversely, even when the opposite potential is lower than the power supply potential, the potential of the selected gate signal line may be higher than the power supply potential. In this case, the current flowing in the channel forming region of the discharge TFT flows from the source region to the drain region when the discharge TFT is an n-channel type,
When the discharge TFT is of a p-channel type, it flows from the drain region to the source region. It is effective to provide a current controlling TFT to prevent this.

【0214】なお本発明の電流制御素子は、本実施例に
おいて示した構成に限定されない。電流の大きさを制御
できる素子であれば、本発明の電流制御素子として用い
ることが可能である。
The current control element of the present invention is not limited to the configuration shown in this embodiment. Any element that can control the magnitude of the current can be used as the current control element of the present invention.

【0215】なお本実施例は、実施例1または2の構成
と組み合わせて実施することが可能である。
Note that this embodiment can be implemented in combination with the configuration of the first or second embodiment.

【0216】(実施例4)本実施例では、nビットのデ
ジタルビデオ信号に対応した本発明の発光装置の駆動に
おいて、サブフレーム期間SF1〜SFnの出現する順
序について説明する。
(Embodiment 4) In this embodiment, the order in which the sub-frame periods SF1 to SFn appear in driving the light emitting device of the present invention corresponding to an n-bit digital video signal will be described.

【0217】図10に1フレーム期間において、n個の
書き込み期間(Ta1〜Tan)とn個の表示期間(T
d1〜Tdn)とが出現するタイミングを示す。横軸は
時間を示しており、縦軸は画素が有するゲート信号線の
位置を示している。各画素の詳しい駆動の仕方について
は実施の形態を参照すれば良いので、ここでは省略す
る。
In FIG. 10, in one frame period, n writing periods (Ta1 to Tan) and n display periods (T
d1 to Tdn). The horizontal axis indicates time, and the vertical axis indicates the position of the gate signal line of the pixel. For the detailed driving method of each pixel, the embodiment mode can be referred to; therefore, the description is omitted here.

【0218】本実施例の駆動方法では、1フレーム期間
中で1番長い表示期間を有するサブフレーム期間(本実
施例ではSFn)を、1フレーム期間の最初及び最後に
設けない。言い換えると、1フレーム期間中で1番長い
表示期間を有するサブフレーム期間の前後に、同じフレ
ーム期間に含まれる他のサブフレーム期間が出現するよ
うな構成にしている。
In the driving method of this embodiment, the subframe period (SFn in this embodiment) having the longest display period in one frame period is not provided at the beginning and end of one frame period. In other words, another subframe period included in the same frame period appears before and after the subframe period having the longest display period in one frame period.

【0219】上記構成によって、中間階調の表示を行っ
たときに、隣り合うフレーム期間同士で発光する表示期
間が隣接することによって起きていた表示むらを、人間
の目に認識されずらくすることができる。
With the above structure, when performing display of an intermediate gradation, display unevenness caused by adjacent display periods emitting light between adjacent frame periods can be hardly recognized by human eyes. Can be.

【0220】本実施例では、書き込み期間において全て
のEL素子を発光させない構成について説明したが、本
発明はこの構成に限定されない。書き込み期間において
もEL素子が発光することによって表示を行う構成にし
ても良い。
In this embodiment, the structure in which all the EL elements do not emit light during the writing period has been described. However, the present invention is not limited to this structure. In the writing period, display may be performed by emitting light from the EL element.

【0221】この場合、書き込み期間において、電源供
給線の電源電位と対向電極の対向電位は、電源電位が画
素電極に与えられたときにEL素子が発光する程度の電
位差を有している。そして、表示期間Td1〜Tdnの
長さは、Td1:Td2:…:Tdn=20:21:…:
n-1を満たさなくても良く、代わりにサブフレーム期
間SF1〜SFnの長さが、SF1:SF2:…:SF
n=20:21:…:2 n-1を満たす。
In this case, during the writing period, the power supply
The power supply potential of the supply line and the counter potential of the counter electrode
The EL element emits light when applied to the
It has a difference. Then, the display periods Td1 to Tdn are
The length is Td1: Td2: ...: Tdn = 20: 21:…:
2n-1Does not need to be satisfied, instead
The length of the interval SF1 to SFn is SF1: SF2: ...: SF
n = 20: 21:…: 2 n-1Meet.

【0222】なお本実施例の構成はn≧3の場合におい
て有効である。また、本実施例は実施例1〜3と自由に
組み合わせて実施することが可能である。
The configuration of this embodiment is effective when n ≧ 3. This embodiment can be implemented by freely combining with Embodiments 1 to 3.

【0223】(実施例5)本実施例では、本発明の発光
装置を6ビットのデジタルビデオ信号を用いて駆動させ
る例について説明する。
Embodiment 5 In this embodiment, an example will be described in which the light emitting device of the present invention is driven by using a 6-bit digital video signal.

【0224】図11に、1フレーム期間において、6個
の書き込み期間(Ta1〜Ta6)と6個の表示期間
(Td1〜Td6)とが出現するタイミングを示す。横
軸は時間を示しており、縦軸は画素が有するゲート信号
線の位置を示している。各画素の詳しい駆動の仕方につ
いては実施の形態を参照すれば良いので、ここでは省略
する。
FIG. 11 shows timings at which six writing periods (Ta1 to Ta6) and six display periods (Td1 to Td6) appear in one frame period. The horizontal axis indicates time, and the vertical axis indicates the position of the gate signal line of the pixel. For the detailed driving method of each pixel, the embodiment mode can be referred to; therefore, the description is omitted here.

【0225】6ビットのデジタルビデオ信号を用いて駆
動する場合、1フレーム期間内に少なくとも6つのサブ
フレーム期間SF1〜SF6が設けられる。
In the case of driving using a 6-bit digital video signal, at least six sub-frame periods SF1 to SF6 are provided in one frame period.

【0226】サブフレーム期間SF1〜SF6は、6ビ
ットのデジタル信号の各ビットに対応している。そして
サブフレーム期間SF1〜SF6は、6個の書き込み期
間(Ta1〜Ta6)と、6個の表示期間(Td1〜T
d6)とを有している。
The subframe periods SF1 to SF6 correspond to each bit of the 6-bit digital signal. The sub-frame periods SF1 to SF6 include six writing periods (Ta1 to Ta6) and six display periods (Td1 to Td6).
d6).

【0227】m(mは1〜6の任意の数)ビット目に対
応している書き込み期間Tamと表示期間Tdmとを有
するサブフレーム期間はSFmとなる。書き込み期間T
amの次には、同じビット数に対応する表示期間、この
場合Tdmが出現する。
The sub-frame period including the writing period Tam and the display period Tdm corresponding to the m-th (m is an arbitrary number from 1 to 6) bit is SFm. Write period T
After am, a display period corresponding to the same bit number, in this case, Tdm appears.

【0228】1フレーム期間中に書き込み期間Taと表
示期間Tdとが繰り返し出現することで、1つの画像を
表示することが可能である。
A single image can be displayed by repeatedly appearing the writing period Ta and the display period Td during one frame period.

【0229】表示期間Td1〜Td6の長さは、Td
1:Td2:…:Td6=20:21:…:25を満た
す。
The length of the display periods Td1 to Td6 is Td
1: Td2: ...: Td6 = 2 0: 2 1: ...: meet the 2 5.

【0230】本発明の駆動方法では、1フレーム期間中
における発光する表示期間の長さの和を制御すること
で、階調を表示する。
In the driving method of the present invention, gradation is displayed by controlling the sum of the lengths of the display periods during which light is emitted during one frame period.

【0231】本実施例では、書き込み期間において全て
のEL素子を発光させない構成について説明したが、本
発明はこの構成に限定されない。書き込み期間において
もEL素子が発光することによって表示を行う構成にし
ても良い。
In this embodiment, the structure in which all the EL elements do not emit light during the writing period has been described, but the present invention is not limited to this structure. In the writing period, display may be performed by emitting light from the EL element.

【0232】この場合、書き込み期間において、電源供
給線の電源電位と対向電極の対向電位は、電源電位が画
素電極に与えられたときにEL素子が発光する程度の電
位差を有している。そして、表示期間Td1〜Td6の
長さは、Td1:Td2:…:Td6=20:21:…:
5を満たさなくても良く、代わりにサブフレーム期間
SF1〜SF6の長さが、SF1:SF2:…:SF6
=20:21:…:25を満たす。
In this case, in the writing period, the power supply potential of the power supply line and the counter potential of the counter electrode have such a potential difference that the EL element emits light when the power supply potential is applied to the pixel electrode. The length of the display periods Td1 to Td6 is Td1: Td2:...: Td6 = 2 0 : 2 1 :.
25 may not be satisfied, and instead, the length of the sub-frame periods SF1 to SF6 is SF1: SF2: ...: SF6
= 2 0 : 2 1 : ...: 2 5 is satisfied.

【0233】なお本実施例の構成は、実施例1〜4と自
由に組み合わせて実施することが可能である。
The structure of this embodiment can be implemented by freely combining with Embodiments 1 to 4.

【0234】(実施例6)本実施例では、nビットのデ
ジタルビデオ信号を用いた、図2とは異なる駆動方法の
一例について説明する。
Embodiment 6 In this embodiment, an example of a driving method different from that in FIG. 2 using an n-bit digital video signal will be described.

【0235】図12に、1フレーム期間において、n+
1個の書き込み期間(Ta1〜Ta(n+1))とn個
の表示期間(Td1〜Td(n+1))とが出現するタ
イミングを示す。横軸は時間を示しており、縦軸は画素
が有するゲート信号線の位置を示している。各画素の詳
しい駆動の仕方については実施の形態を参照すれば良い
ので、ここでは省略する。
FIG. 12 shows that n +
The timing at which one writing period (Ta1 to Ta (n + 1)) and n display periods (Td1 to Td (n + 1)) appear is shown. The horizontal axis indicates time, and the vertical axis indicates the position of the gate signal line of the pixel. For the detailed driving method of each pixel, the embodiment mode can be referred to; therefore, the description is omitted here.

【0236】本実施例ではnビットのデジタルビデオ信
号に対応して、1フレーム期間内にn+1のサブフレー
ム期間SF1〜SFn+1が設けられる。そしてサブフ
レーム期間SF1〜SFn+1は、n+1個の書き込み
期間(Ta1〜Ta(n+1))と、n個の表示期間
(Td1〜Td(n+1))とを有している。
In this embodiment, n + 1 sub-frame periods SF1 to SFn + 1 are provided within one frame period corresponding to an n-bit digital video signal. The sub-frame periods SF1 to SFn + 1 have n + 1 writing periods (Ta1 to Ta (n + 1)) and n display periods (Td1 to Td (n + 1)).

【0237】書き込み期間Tam(mは1〜n+1の任
意の数)と表示期間Tdmとを有するサブフレーム期間
はSFmとなる。書き込み期間Tamの次には、同じビ
ット数に対応する表示期間、この場合Tdmが出現す
る。
The sub-frame period including the writing period Tam (m is an arbitrary number from 1 to n + 1) and the display period Tdm is SFm. After the writing period Tam, a display period corresponding to the same bit number, in this case, Tdm appears.

【0238】サブフレーム期間SF1〜SF(n−1)
は、1〜(n−1)ビットのデジタル信号の各ビットに
対応している。サブフレーム期間SFn及びSF(n+
1)はnビット目のデジタルビデオ信号に対応してい
る。
Subframe periods SF1 to SF (n-1)
Corresponds to each bit of the digital signal of 1 to (n-1) bits. The sub-frame periods SFn and SF (n +
1) corresponds to the n-th bit digital video signal.

【0239】また本実施例では、同じビットのデジタル
ビデオ信号に対応するサブフレーム期間SFnとSF
(n+1)は連続して出現しない。言い換えると、同じ
ビットのデジタルビデオ信号に対応するサブフレーム期
間SFnとSF(n+1)の間に、他のサブフレーム期
間が設けられている。
In this embodiment, the sub-frame periods SFn and SF corresponding to the digital video signal of the same bit are used.
(N + 1) does not appear continuously. In other words, another subframe period is provided between the subframe periods SFn and SF (n + 1) corresponding to the digital video signal of the same bit.

【0240】1フレーム期間中に書き込み期間Taと表
示期間Tdとが繰り返し出現することで、1つの画像を
表示することが可能である。
[0240] One image can be displayed by the repetition of the writing period Ta and the display period Td during one frame period.

【0241】表示期間Td1〜Tdn+1の長さは、T
d1:Td2:…:(Tdn+Td(n+1))=
0:21:…:2n-1を満たす。
The length of the display periods Td1 to Tdn + 1 is T
d1: Td2:...: (Tdn + Td (n + 1)) =
2 0 : 2 1 : ...: 2 n-1 is satisfied.

【0242】本発明の駆動方法では、1フレーム期間中
における発光する表示期間の長さの和を制御すること
で、階調を表示する。
In the driving method of the present invention, gradation is displayed by controlling the sum of the lengths of the light emitting display periods in one frame period.

【0243】本実施例は上記構成によって、中間階調の
表示を行ったときに、隣り合うフレーム期間同士で発光
する表示期間が隣接することによって起きていた表示む
らを、図2、図10の場合に比べて人間の目に認識され
ずらくすることができる。
In the present embodiment, the display unevenness caused by the adjacent display periods being adjacent to each other during the display of the intermediate gray scale due to the above-described configuration is shown in FIGS. 2 and 10. This makes it harder for human eyes to recognize as compared with the case.

【0244】なお本実施例では、同じビットに対応する
サブフレーム期間が2つある場合について説明したが、
本発明はこれに限定されない。1フレーム期間内に同じ
ビットに対応するサブフレーム期間が3つ以上設けられ
ていても良い。
In this embodiment, the case where there are two subframe periods corresponding to the same bit has been described.
The present invention is not limited to this. Three or more subframe periods corresponding to the same bit may be provided in one frame period.

【0245】また、本実施例では最上位ビットのデジタ
ルビデオ信号に対応するサブフレーム期間を複数設けた
が、本発明はこれに限定されない。最上位ビット以外の
ビットのデジタルビデオ信号に対応するサブフレーム期
間を複数設けても良い。また、対応するサブフレーム期
間が複数設けられたビットは1つだけに限られず、いく
つかのビットのそれぞれに複数のサブフレーム期間が対
応するような構成にしても良い。
In this embodiment, a plurality of subframe periods corresponding to the most significant bit digital video signal are provided, but the present invention is not limited to this. A plurality of subframe periods corresponding to digital video signals of bits other than the most significant bit may be provided. Further, the number of bits provided with a plurality of corresponding subframe periods is not limited to one, and a configuration may be employed in which a plurality of subframe periods correspond to each of several bits.

【0246】本実施例では、書き込み期間において全て
のEL素子を発光させない構成について説明したが、本
発明はこの構成に限定されない。書き込み期間において
もEL素子が発光することによって表示を行う構成にし
ても良い。
In this embodiment, the structure in which all the EL elements do not emit light during the writing period has been described, but the present invention is not limited to this structure. In the writing period, display may be performed by emitting light from the EL element.

【0247】この場合、書き込み期間において、電源供
給線の電源電位と対向電極の対向電位は、電源電位が画
素電極に与えられたときにEL素子が発光する程度の電
位差を有している。そして、表示期間Td1〜Td(n
+1)の長さは、Td1:Td2:…:(Tdn+Td
(n+1))=20:21:…:2n-1を満たさなくても
良く、代わりにサブフレーム期間SF1〜SFnの長さ
が、SF1:SF2:…:(SFn+SF(n+1))
=20:21:…:2n-1を満たす。
In this case, in the writing period, the power supply potential of the power supply line and the counter potential of the counter electrode have such a potential difference that the EL element emits light when the power supply potential is applied to the pixel electrode. Then, the display periods Td1 to Td (n
+1) is Td1: Td2: ... :( Tdn + Td
(N + 1)) = 2 0 : 2 1 :...: 2 n-1 need not be satisfied. Instead, the length of the subframe periods SF1 to SFn is SF1: SF2:...: (SFn + SF (n + 1)).
= 2 0 : 2 1 : ...: 2 n-1 is satisfied.

【0248】なお本実施例の構成はn≧2の場合におい
て有効である。また、本実施例は実施例1〜5と自由に
組み合わせて実施することが可能である。
The configuration of this embodiment is effective when n ≧ 2. This embodiment can be implemented in any combination with Embodiments 1 to 5.

【0249】(実施例7)本実施例では、本発明の発光
装置の画素部のTFT(スイッチング用TFT510
0、放電用TFT5101、EL駆動用TFT510
2)を作製する方法について説明する。なお、画素部の
周辺に設けられる駆動回路(ソース信号線側駆動回路、
書き込み用ゲート信号線側駆動回路、表示用ゲート信号
線側駆動回路)が有するTFTを、画素部のTFTと同
一基板上に同時に形成しても良い。
(Embodiment 7) In this embodiment, the TFT (switching TFT 510) of the pixel portion of the light emitting device of the present invention is used.
0, discharge TFT 5101, EL drive TFT 510
The method of manufacturing 2) will be described. Note that a driver circuit (source signal line side driver circuit,
The TFTs included in the writing gate signal line side driver circuit and the display gate signal line side driver circuit) may be simultaneously formed over the same substrate as the TFTs in the pixel portion.

【0250】まず、図13(A)に示すように、コーニ
ング社の#7059ガラスや#1737ガラスなどに代
表されるバリウムホウケイ酸ガラス、またはアルミノホ
ウケイ酸ガラスなどのガラスから成る基板5001上に
酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ
ン膜などの絶縁膜から成る下地膜5002を形成する。
例えば、プラズマCVD法でSiH4、NH3、N2Oか
ら作製される酸化窒化シリコン膜5002aを10〜2
00[nm](好ましくは50〜100[nm])形成し、
同様にSiH4、N2Oから作製される酸化窒化水素化シ
リコン膜5002bを50〜200[nm](好ましくは
100〜150[nm])の厚さに積層形成する。本実施
例では下地膜5002を2層構造として示したが、前記
絶縁膜の単層膜または2層以上積層させた構造として形
成しても良い。
First, as shown in FIG. 13 (A), oxidation is performed on a substrate 5001 made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass, or aluminoborosilicate glass. A base film 5002 made of an insulating film such as a silicon film, a silicon nitride film, or a silicon oxynitride film is formed.
For example, a plasma CVD method SiH 4, NH 3, N 2 silicon oxynitride film 5002a made from O 10 to 2
00 [nm] (preferably 50-100 [nm]),
Similarly, a silicon oxynitride hydride film 5002b made of SiH 4 and N 2 O is formed in a thickness of 50 to 200 [nm] (preferably 100 to 150 [nm]). Although the base film 5002 has a two-layer structure in this embodiment, the base film 5002 may have a single-layer structure or a structure in which two or more insulating films are stacked.

【0251】島状半導体層5004〜5006は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体層5004〜5006の厚さは25〜8
0[nm](好ましくは30〜60[nm])の厚さで形成
する。結晶質半導体膜の材料に限定はないが、好ましく
はシリコンまたはシリコンゲルマニウム(SiGe)合
金などで形成すると良い。
[0251] The island-shaped semiconductor layers 5004 to 5006 are formed using a crystalline semiconductor film formed by using a semiconductor film having an amorphous structure by a laser crystallization method or a known thermal crystallization method.
The thickness of the island-shaped semiconductor layers 5004 to 5006 is 25 to 8
It is formed with a thickness of 0 [nm] (preferably 30 to 60 [nm]). The material of the crystalline semiconductor film is not limited, but is preferably formed of silicon or a silicon germanium (SiGe) alloy.

【0252】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやYAGレーザー、YVO4レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザーを用
いる場合はパルス発振周波数300[Hz]とし、レーザ
ーエネルギー密度を100〜400[mJ/cm2](代表
的には200〜300[mJ/cm2])とする。また、Y
AGレーザーを用いる場合にはその第2高調波を用いパ
ルス発振周波数30〜300[kHz]とし、レーザーエ
ネルギー密度を300〜600[mJ/cm2](代表的に
は350〜500[mJ/cm2])とすると良い。そして
幅100〜1000[μm]、例えば400[μm]で線状
に集光したレーザー光を基板全面に渡って照射し、この
時の線状レーザー光の重ね合わせ率(オーバーラップ
率)を50〜90[%]として行う。
In order to form a crystalline semiconductor film by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, a YAG laser, or a YVO 4 laser is used.
In the case of using these lasers, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly condensed by an optical system and irradiated on a semiconductor film. The crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is set to 300 [Hz], and the laser energy density is set to 100 to 400 [mJ / cm 2 ] (typically, 200 to 300 [mJ / cm 2 ]). Also, Y
When an AG laser is used, the pulse oscillation frequency is set to 30 to 300 [kHz] using the second harmonic, and the laser energy density is set to 300 to 600 [mJ / cm 2 ] (typically 350 to 500 [mJ / cm]. 2 ]) Then, a laser beam condensed linearly at a width of 100 to 1000 [μm], for example, 400 [μm] is irradiated over the entire surface of the substrate, and the superposition rate (overlap rate) of the linear laser light at this time is 50. Perform as ~ 90 [%].

【0253】なおレーザーは、連続発振またはパルス発
振の気体レーザもしくは固体レーザを用いることができ
る。気体レーザーとして、エキシマレーザ、Arレー
ザ、Krレーザなどがあり、固体レーザとして、YAG
レーザ、YVO4レーザ、YLFレーザ、YAlO3レー
ザ、ガラスレーザ、ルビーレーザ、アレキサンドライド
レーザ、Ti:サファイアレーザなどが挙げられる。固
体レーザーとしては、Cr、Nd、Er、Ho、Ce、
Co、Ti又はTmがドーピングされたYAG、YVO
4、YLF、YAlO3などの結晶を使ったレーザー等も
使用可能である。当該レーザーの基本波はドーピングす
る材料によって異なり、1μm前後の基本波を有するレ
ーザー光が得られる。基本波に対する高調波は、非線形
光学素子を用いることで得ることができる。
As a laser, a continuous wave or pulsed gas laser or solid laser can be used. Excimer lasers, Ar lasers, Kr lasers, and the like are available as gas lasers.
Laser, YVO 4 laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, and the like. As solid-state lasers, Cr, Nd, Er, Ho, Ce,
YAG, YVO doped with Co, Ti or Tm
4 , a laser using a crystal such as YLF, YAlO 3 or the like can also be used. The fundamental wave of the laser depends on the material to be doped, and a laser beam having a fundamental wave of about 1 μm can be obtained. Harmonics with respect to the fundamental wave can be obtained by using a nonlinear optical element.

【0254】非晶質半導体膜の結晶化に際し、大粒径に
結晶を得るためには、連続発振が可能な固体レーザを用
い、基本波の第2高調波〜第4高調波を適用するのが好
ましい。代表的には、Nd:YVO4レーザー(基本波1
064nm)の第2高調波(532nm)や第3高調波(3
55nm)を適用するのが望ましい。具体的には、出力
10Wの連続発振のYVO4レーザから射出されたレー
ザ光を非線形光学素子により高調波に変換する。また、
共振器の中にYVO4結晶と非線形光学素子を入れて、
高調波を射出する方法もある。そして、好ましくは光学
系により照射面にて矩形状または楕円形状のレーザ光に
成形して、被処理体に照射する。このときのエネルギー
密度は0.01〜100MW/cm2程度(好ましくは
0.1〜10MW/cm2)が必要である。そして、1
0〜2000cm/s程度の速度でレーザ光に対して相
対的に半導体膜を移動させて照射する。
In order to obtain a crystal having a large grain size during crystallization of an amorphous semiconductor film, a solid-state laser capable of continuous oscillation is used, and the second to fourth harmonics of a fundamental wave are applied. Is preferred. Typically, an Nd: YVO 4 laser (fundamental wave 1
064 nm) or the third harmonic (332.
(55 nm). Specifically, laser light emitted from a continuous-wave YVO 4 laser having an output of 10 W is converted into a harmonic by a nonlinear optical element. Also,
Put YVO 4 crystal and nonlinear optical element in the resonator,
There is also a method of emitting harmonics. Then, the laser light is preferably shaped into a rectangular or elliptical laser beam on the irradiation surface by an optical system, and the laser light is irradiated on the object to be processed. At this time, the energy density of approximately 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. And 1
Irradiation is performed by moving the semiconductor film relatively to laser light at a speed of about 0 to 2000 cm / s.

【0255】次いで、島状半導体層5003〜5006
を覆うゲート絶縁膜5007を形成する。ゲート絶縁膜
5007はプラズマCVD法またはスパッタ法を用い、
厚さを40〜150[nm]としてシリコンを含む絶縁膜
で形成する。本実施例では、120[nm]の厚さで酸化
窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこの
ような酸化窒化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。例えば、酸化シリコン膜を用いる場合に
は、プラズマCVD法でTEOS(Tetraethyl Orthosi
licate)とO2とを混合し、反応圧力40[Pa]、基板
温度300〜400[℃]とし、高周波(13.56[M
Hz])、電力密度0.5〜0.8[W/cm2]で放電さ
せて形成することが出来る。このようにして作製される
酸化シリコン膜は、その後400〜500[℃]の熱アニ
ールによりゲート絶縁膜として良好な特性を得ることが
出来る。
Next, island-like semiconductor layers 5003 to 5006
Is formed to cover the gate insulating film 5007. The gate insulating film 5007 is formed by a plasma CVD method or a sputtering method.
The insulating film containing silicon is formed with a thickness of 40 to 150 [nm]. In this embodiment, a silicon oxynitride film is formed with a thickness of 120 [nm]. Needless to say, the gate insulating film is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure. For example, when a silicon oxide film is used, TEOS (Tetraethyl Orthosi
licate) and O 2 , a reaction pressure of 40 [Pa], a substrate temperature of 300 to 400 [° C.]
Hz]) and discharge at a power density of 0.5 to 0.8 [W / cm 2 ]. The silicon oxide film thus manufactured can obtain favorable characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 [° C.].

【0256】そして、ゲート絶縁膜5007上にゲート
電極を形成するための第1の導電膜5008と第2の導
電膜5009とを形成する。本実施例では、第1の導電
膜5008をTaで50〜100[nm]の厚さに形成
し、第2の導電膜5009をWで100〜300[nm]
の厚さに形成する。
[0256] Then, a first conductive film 5008 and a second conductive film 5009 for forming a gate electrode are formed over the gate insulating film 5007. In this embodiment, the first conductive film 5008 is formed to a thickness of 50 to 100 [nm] by Ta, and the second conductive film 5009 is formed to 100 to 300 [nm] by W.
Formed to a thickness of

【0257】Ta膜はスパッタ法で、Taのターゲット
をArでスパッタすることにより形成する。この場合、
Arに適量のXeやKrを加えると、Ta膜の内部応力
を緩和して膜の剥離を防止することが出来る。また、α
相のTa膜の抵抗率は20[μΩcm]程度でありゲート
電極に使用することが出来るが、β相のTa膜の抵抗率
は180[μΩcm]程度でありゲート電極とするには不
向きである。α相のTa膜を形成するために、Taのα
相に近い結晶構造をもつ窒化タンタルを10〜50[n
m]程度の厚さでTaの下地に形成しておくとα相のT
a膜を容易に得ることが出来る。
The Ta film is formed by a sputtering method by sputtering a Ta target with Ar. in this case,
When an appropriate amount of Xe or Kr is added to Ar, the internal stress of the Ta film can be relaxed and the film can be prevented from peeling. Also, α
The phase Ta film has a resistivity of about 20 [μΩcm] and can be used for a gate electrode, but the β phase Ta film has a resistivity of about 180 [μΩcm] and is not suitable for a gate electrode. . In order to form an α-phase Ta film, α
Tantalum nitride having a crystal structure close to the phase is 10 to 50 [n
m] and a thickness of about α m
The film a can be easily obtained.

【0258】W膜を形成する場合には、Wをターゲット
としたスパッタ法で形成する。その他に6フッ化タング
ステン(WF6)を用いる熱CVD法で形成することも
出来る。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、W膜の抵抗率は20
[μΩcm]以下にすることが望ましい。W膜は結晶粒を
大きくすることで低抵抗率化を図ることが出来るが、W
中に酸素などの不純物元素が多い場合には結晶化が阻害
され高抵抗化する。このことより、スパッタ法による場
合、純度99.9999[%]のWターゲットを用い、さ
らに成膜時に気相中からの不純物の混入がないように十
分配慮してW膜を形成することにより、抵抗率9〜20
[μΩcm]を実現することが出来る。
When a W film is formed, it is formed by a sputtering method using W as a target. Alternatively, it can be formed by a thermal CVD method using tungsten hexafluoride (WF 6 ). In any case, it is necessary to lower the resistance in order to use it as a gate electrode.
It is desirable to set it to [μΩcm] or less. The resistivity of the W film can be reduced by enlarging the crystal grains.
When there are many impurity elements such as oxygen therein, crystallization is inhibited and the resistance is increased. From this, in the case of using the sputtering method, a W target having a purity of 99.9999 [%] is used, and a W film is formed by giving sufficient consideration so as not to mix impurities from the gas phase during film formation. Resistivity 9-20
[μΩcm] can be realized.

【0259】なお、本実施例では、第1の導電膜500
8をTa、第2の導電膜5009をWとしたが、特に限
定されず、いずれもTa、W、Ti、Mo、Al、Cu
などから選ばれた元素、または前記元素を主成分とする
合金材料もしくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングした多結晶シリコン膜
に代表される半導体膜を用いてもよい。本実施例以外の
他の組み合わせの一例で望ましいものとしては、第1の
導電膜5008を窒化タンタル(TaN)で形成し、第
2の導電膜5009をWとする組み合わせ、第1の導電
膜5008を窒化タンタル(TaN)で形成し、第2の
導電膜5009をAlとする組み合わせ、第1の導電膜
5008を窒化タンタル(TaN)で形成し、第2の導
電膜5009をCuとする組み合わせが挙げられる。
(図13(A))
In this embodiment, the first conductive film 500
8 was Ta, and the second conductive film 5009 was W. However, there is no particular limitation, and any of Ta, W, Ti, Mo, Al, and Cu was used.
Alternatively, it may be formed of an element selected from the above, or an alloy material or a compound material containing the element as a main component. Also,
A semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. As a desirable example of another combination other than this embodiment, a combination in which the first conductive film 5008 is formed of tantalum nitride (TaN) and the second conductive film 5009 is W, Is formed of tantalum nitride (TaN), the second conductive film 5009 is made of Al, the first conductive film 5008 is made of tantalum nitride (TaN), and the second conductive film 5009 is made of Cu. No.
(FIG. 13A)

【0260】次に、レジストによるマスク5010を形
成し、電極及び配線を形成するための第1のエッチング
処理を行う。本実施例ではICP(Inductively Couple
d Plasma:誘導結合型プラズマ)エッチング法を用い、
エッチング用ガスにCF4とCl2を混合し、1[Pa]の
圧力でコイル型の電極に500[W]のRF(13.56
[MHz])電力を投入してプラズマを生成して行う。基
板側(試料ステージ)にも100[W]のRF(13.5
6[MHz])電力を投入し、実質的に負の自己バイアス
電圧を印加する。CF4とCl2を混合した場合にはW膜
及びTa膜とも同程度にエッチングされる。
Next, a mask 5010 made of a resist is formed, and a first etching process for forming electrodes and wirings is performed. In this embodiment, ICP (Inductively Coupled)
d Plasma: Inductively coupled plasma) etching method,
CF 4 and Cl 2 are mixed as an etching gas, and 500 (W) RF (13.56) is applied to the coil-type electrode at a pressure of 1 [Pa].
[MHz]) Power is supplied to generate plasma. 100 [W] RF (13.5) is also provided on the substrate side (sample stage).
6 [MHz]) Power is applied and a substantially negative self-bias voltage is applied. When CF 4 and Cl 2 are mixed, both the W film and the Ta film are etched to the same extent.

【0261】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第1の導電層及び第
2の導電層の端部がテーパー形状となる。テーパー部の
角度は15〜45°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、10〜20[%]程
度の割合でエッチング時間を増加させると良い。W膜に
対する酸化窒化シリコン膜の選択比は2〜4(代表的に
は3)であるので、オーバーエッチング処理により、酸
化窒化シリコン膜が露出した面は20〜50[nm]程度
エッチングされることになる。こうして、第1のエッチ
ング処理により第1の導電層と第2の導電層から成る第
1の形状の導電層5011〜5015(第1の導電層5
011a〜5015aと第2の導電層5011b〜50
15b)を形成する。このとき、ゲート絶縁膜5007
においては、第1の形状の導電層5011〜5015で
覆われない領域は20〜50[nm]程度エッチングされ
薄くなった領域が形成される。
[0261] Under the above etching conditions, the shape of the resist mask is made appropriate, and the edges of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. Become. The angle of the tapered portion is 15 to 45 °. In order to perform etching without leaving a residue on the gate insulating film, the etching time may be increased by about 10 to 20%. Since the selectivity ratio of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the exposed surface of the silicon oxynitride film is etched by about 20 to 50 [nm] by the over-etching process. become. Thus, by the first etching process, the first shape conductive layers 5011 to 5015 (the first conductive layer 5) including the first conductive layer and the second conductive layer are formed.
011a to 5015a and second conductive layers 5011b to 5011b
15b) is formed. At this time, the gate insulating film 5007
In the above, the region not covered with the first shape conductive layers 5011 to 5015 is etched by about 20 to 50 [nm] to form a thinned region.

【0262】そして、第1のドーピング処理を行いn型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法もしくはイオン注入法で行えば良い。イ
オンドープ法の条件はドーズ量を1×1013〜5×10
14[atoms/cm2]とし、加速電圧を60〜100
[keV]として行う。n型を付与する不純物元素として
15族に属する元素、典型的にはリン(P)または砒素
(As)を用いるが、ここではリン(P)を用いる。こ
の場合、導電層5012〜5015がn型を付与する不
純物元素に対するマスクとなり、自己整合的に第1の不
純物領域5017〜5023が形成される。第1の不純
物領域5017〜5023には1×10 20〜1×1021
[atoms/cm3]の濃度範囲でn型を付与する不純
物元素を添加する。(図13(B))
Then, a first doping process is performed to perform an n-type
Is added. The doping method is
This may be performed by an ion doping method or an ion implantation method. I
The condition of the on-doping method is that the dose amount is 1 × 1013~ 5 × 10
14[atoms / cmTwo] And the acceleration voltage is 60 to 100
Performed as [keV]. As an impurity element imparting n-type
Group 15 elements, typically phosphorus (P) or arsenic
(As) is used, but phosphorus (P) is used here. This
In this case, the conductive layers 5012 to 5015 do not provide n-type.
It acts as a mask for the pure element and is self-aligned with the first defect.
Pure regions 5017 to 5023 are formed. The first impurity
1 × 10 in object areas 5017 to 5023 20~ 1 × 10twenty one
[atoms / cmThreeImpurities that give n-type in the concentration range of
Substance element is added. (FIG. 13 (B))

【0263】次に、図13(C)に示すように、レジス
トマスクは除去しないまま、第2のエッチング処理を行
う。エッチングガスにCF4とCl2とO2とを用い、W
膜を選択的にエッチングする。この時、第2のエッチン
グ処理により第2の形状の導電層5025〜5029
(第1の導電層5025a〜5029aと第2の導電層
5025b〜5029b)を形成する。このとき、ゲー
ト絶縁膜5007においては、第2の形状の導電層50
25〜5029で覆われない領域はさらに20〜50
[nm]程度エッチングされ薄くなった領域が形成され
る。
Next, as shown in FIG. 13C, a second etching process is performed without removing the resist mask. Using CF 4 , Cl 2 and O 2 as an etching gas,
The film is selectively etched. At this time, the second shape conductive layers 5025 to 5029 are formed by the second etching process.
(First conductive layers 5025a to 5029a and second conductive layers 5025b to 5029b) are formed. At this time, in the gate insulating film 5007, the second shape conductive layer 50 is formed.
The area not covered by 25 to 5029 is another 20 to 50
A thinned region is formed by etching about [nm].

【0264】W膜やTa膜のCF4とCl2の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することが出来る。
WとTaのフッ化物と塩化物の蒸気圧を比較すると、W
のフッ化物であるWF6が極端に高く、その他のWC
5、TaF5、TaCl5は同程度である。従って、C
4とCl2の混合ガスではW膜及びTa膜共にエッチン
グされる。しかし、この混合ガスに適量のO2を添加す
るとCF4とO2が反応してCOとFになり、Fラジカル
またはFイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いW膜のエッチング速度が増大する。一
方、TaはFが増大しても相対的にエッチング速度の増
加は少ない。また、TaはWに比較して酸化されやすい
ので、O2を添加することでTaの表面が酸化される。
Taの酸化物はフッ素や塩素と反応しないためさらにT
a膜のエッチング速度は低下する。従って、W膜とTa
膜とのエッチング速度に差を作ることが可能となりW膜
のエッチング速度をTa膜よりも大きくすることが可能
となる。
The etching reaction of the W film or the Ta film by the mixed gas of CF 4 and Cl 2 can be inferred from the generated radical or ion species and the vapor pressure of the reaction product.
Comparing the vapor pressures of fluorides and chlorides of W and Ta, W
WF 6 is extremely high and other WC
l 5 , TaF 5 and TaCl 5 are comparable. Therefore, C
With the mixed gas of F 4 and Cl 2 , both the W film and the Ta film are etched. However, when an appropriate amount of O 2 is added to this mixed gas, CF 4 and O 2 react to form CO and F, and a large amount of F radicals or F ions are generated. As a result, the etching rate of the W film having a high fluoride vapor pressure increases. On the other hand, in Ta, the increase in the etching rate is relatively small even if F increases. Further, since Ta is more easily oxidized than W, the surface of Ta is oxidized by adding O 2 .
Since the oxide of Ta does not react with fluorine or chlorine,
The etching rate of the a film decreases. Therefore, the W film and Ta
It is possible to make a difference in the etching rate with the film, and it is possible to make the etching rate of the W film larger than that of the Ta film.

【0265】そして、図14(A)に示すように第2の
ドーピング処理を行う。この場合、第1のドーピング処
理よりもドーズ量を下げて高い加速電圧の条件としてn
型を付与する不純物元素をドーピングする。例えば、加
速電圧を70〜120[keV]とし、1×1013[at
oms/cm2]のドーズ量で行い、図13(B)で島状
半導体層に形成された第1の不純物領域の内側に新たな
不純物領域を形成する。ドーピングは、第2の形状の導
電層5026〜5029を不純物元素に対するマスクと
して用い、第1の導電層5026a〜5029aの下側
の領域にも不純物元素が添加されるようにドーピングす
る。こうして、第3の不純物領域5032〜5035が
形成される。この第3の不純物領域5032〜5035
に添加されたリン(P)の濃度は、第1の導電層502
6a〜5029aのテーパー部の膜厚に従って緩やかな
濃度勾配を有している。なお、第1の導電層5026a
〜5029aのテーパー部と重なる半導体層において、
第1の導電層5026a〜5029aのテーパー部の端
部から内側に向かって若干、不純物濃度が低くなってい
るものの、ほぼ同程度の濃度である。
Then, a second doping process is performed as shown in FIG. In this case, the dose is lower than that of the first doping process, and n is set as a condition of a high acceleration voltage.
Doping with an impurity element for giving a mold. For example, the acceleration voltage is set to 70 to 120 [keV], and 1 × 10 13 [at
oms / cm 2 ], and a new impurity region is formed inside the first impurity region formed in the island-shaped semiconductor layer in FIG. The doping is performed using the second shape conductive layers 5026 to 5029 as a mask for the impurity element, so that the impurity element is also added to the region below the first conductive layers 5026a to 5029a. Thus, third impurity regions 5032 to 5035 are formed. The third impurity regions 5032 to 5035
The concentration of phosphorus (P) added to the first conductive layer 502
It has a gentle concentration gradient according to the thickness of the tapered portion of 6a to 5029a. Note that the first conductive layer 5026a
In the semiconductor layer overlapping the tapered portion of 5029a to 5029a,
Although the impurity concentration is slightly reduced from the end of the tapered portion of the first conductive layers 5026a to 5029a toward the inside, the impurity concentration is substantially the same.

【0266】図14(B)に示すように第3のエッチン
グ処理を行う。エッチングガスにCHF6を用い、反応
性イオンエッチング法(RIE法)を用いて行う。第3
のエッチング処理により、第1の導電層5025a〜5
029aのテーパー部を部分的にエッチングして、第1
の導電層が半導体層と重なる領域が縮小される。第3の
エッチング処理によって、第3の形状の導電層5036
〜5040(第1の導電層5036a〜5040aと第
2の導電層5036b〜5040b)を形成する。この
とき、ゲート絶縁膜5007においては、第3の形状の
導電層5036〜5040で覆われない領域はさらに2
0〜50[nm]程度エッチングされ薄くなった領域が形
成される。
A third etching process is performed as shown in FIG. This is performed using a reactive ion etching method (RIE method) using CHF 6 as an etching gas. Third
The first conductive layers 5025a to 5025a-5
029a is partially etched to form the first
The region where the conductive layer overlaps with the semiconductor layer is reduced. By the third etching treatment, the third shape conductive layer 5036 is formed.
To 5040 (first conductive layers 5036a to 5040a and second conductive layers 5036b to 5040b). At this time, in the gate insulating film 5007, a region which is not covered with the third shape conductive layers 5036 to 5040 is two more.
A region that is etched and thinned by about 0 to 50 [nm] is formed.

【0267】第3のエッチング処理によって、第3の不
純物領域5032〜5035においては、第1の導電層
5037a〜5040aと重なる第3の不純物領域50
32a〜5035aと、第1の不純物領域と第3の不純
物領域との間の第2の不純物領域5032b〜5035
bとが形成される。
By the third etching process, third impurity regions 5032 to 5035 overlap with first conductive layers 5037a to 5040a in third impurity regions 5032 to 5035a.
32a to 5035a, and second impurity regions 5032b to 5035 between the first impurity region and the third impurity region.
b is formed.

【0268】そして、図14(C)に示すように、pチ
ャネル型TFTを形成する島状半導体層5006に第1
の導電型とは逆の導電型の第4の不純物領域5049〜
5054を形成する。第3の形状の導電層5040bを
不純物元素に対するマスクとして用い、自己整合的に不
純物領域を形成する。このとき、nチャネル型TFTを
形成する島状半導体層5004、5005および配線部
5036はレジストマスク5200で全面を被覆してお
く。不純物領域5049〜5054にはそれぞれ異なる
濃度でリンが添加されているが、ジボラン(B26)を
用いたイオンドープ法で形成し、そのいずれの領域にお
いても不純物濃度が2×1020〜2×1021[atom
s/cm3]となるようにする。
Then, as shown in FIG. 14C, the first island-like semiconductor layer 5006 forming the p-channel type TFT is formed.
4th impurity region 5049-of the conductivity type opposite to the conductivity type of
5054 is formed. Using the conductive layer 5040b having the third shape as a mask for an impurity element, an impurity region is formed in a self-aligned manner. At this time, the entire surface of the island-shaped semiconductor layers 5004 and 5005 and the wiring portion 5036 forming the n-channel TFT is covered with a resist mask 5200. Each of the impurity regions 5049 to 5054 is doped with phosphorus at a different concentration, but is formed by an ion doping method using diborane (B 2 H 6 ), and the impurity concentration in each of the regions is 2 × 10 20 to 50 ×. 2 × 10 21 [atom
s / cm 3 ].

【0269】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。島状半導体層と重なる第3
の形状の導電層5037〜5040がゲート電極として
機能する。また、5036は島状のソース信号線として
機能する。
Through the above steps, impurity regions are formed in the respective island-like semiconductor layers. Third overlapping with the island-shaped semiconductor layer
Of conductive layers 5037 to 5040 function as gate electrodes. 5036 functions as an island-shaped source signal line.

【0270】レジストマスク5200を除去した後、導
電型の制御を目的として、それぞれの島状半導体層に添
加された不純物元素を活性化する工程を行う。この工程
はファーネスアニール炉を用いる熱アニール法で行う。
その他に、レーザーアニール法、またはラピッドサーマ
ルアニール法(RTA法)を適用することが出来る。熱
アニール法では酸素濃度が1[ppm]以下、好ましくは
0.1[ppm]以下の窒素雰囲気中で400〜700
[℃]、代表的には500〜600[℃]で行うものであ
り、本実施例では500[℃]で4時間の熱処理を行う。
ただし、第3の形状の導電層5036〜5040に用い
た配線材料が熱に弱い場合には、配線等を保護するため
層間絶縁膜(シリコンを主成分とする)を形成した後で
活性化を行うことが好ましい。
After the resist mask 5200 is removed, a step of activating the impurity elements added to the respective island-shaped semiconductor layers is performed for the purpose of controlling the conductivity type. This step is performed by a thermal annealing method using a furnace annealing furnace.
In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, the oxygen concentration is 400 to 700 in a nitrogen atmosphere of 1 [ppm] or less, preferably 0.1 [ppm] or less.
In this embodiment, the heat treatment is performed at 500 ° C. for 4 hours.
However, when the wiring material used for the third shape conductive layers 5036 to 5040 is weak to heat, activation is performed after forming an interlayer insulating film (mainly containing silicon) to protect the wiring and the like. It is preferred to do so.

【0271】レーザーアニール法を用いる場合、結晶化
の際に用いたレーザーを使用することが可能である。活
性化の場合は、移動速度は結晶化と同じにし、0.01
〜100MW/cm2程度(好ましくは0.01〜10
MW/cm2)のエネルギー密度が必要となる。
When the laser annealing method is used, the laser used for crystallization can be used. In the case of activation, the moving speed is the same as the crystallization, and 0.01
About 100 MW / cm 2 (preferably 0.01 to 10 MW / cm 2)
MW / cm 2 ) of energy density is required.

【0272】さらに、3〜100[%]の水素を含む雰囲
気中で、300〜450[℃]で1〜12時間の熱処理を
行い、島状半導体層を水素化する工程を行う。この工程
は熱的に励起された水素により半導体層のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化(プラズマにより励起された水素を
用いる)を行っても良い。
Further, a heat treatment is performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% of hydrogen to hydrogenate the island-like semiconductor layer. In this step, dangling bonds in the semiconductor layer are terminated by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

【0273】次いで、図15(A)に示すように、第1
の層間絶縁膜5055を酸化窒化シリコン膜から100
〜200[nm]の厚さで形成する。その上に有機絶縁物
材料から成る第2の層間絶縁膜5056を形成した後、
第1の層間絶縁膜5055、第2の層間絶縁膜505
6、およびゲート絶縁膜5007に対してコンタクトホ
ールを形成し、接続配線5058〜5063をパターニ
ング形成した後、接続配線(ドレイン配線)5063に
接する画素電極5064をパターニング形成する。な
お、接続配線にはソース配線とドレイン配線とが含まれ
る。ソース配線とは、活性層のソース領域に接続された
配線であり、ドレイン配線とはドレイン領域に接続され
た配線を意味する。
Next, as shown in FIG.
Of the interlayer insulating film 5055 from the silicon oxynitride film to 100
It is formed with a thickness of about 200 [nm]. After forming a second interlayer insulating film 5056 made of an organic insulating material thereon,
First interlayer insulating film 5055, second interlayer insulating film 505
6, a contact hole is formed in the gate insulating film 5007, and the connection wirings 5058 to 5063 are formed by patterning. Then, the pixel electrode 5064 in contact with the connection wiring (drain wiring) 5063 is formed by patterning. Note that the connection wiring includes a source wiring and a drain wiring. The source wiring is a wiring connected to the source region of the active layer, and the drain wiring is a wiring connected to the drain region.

【0274】第2の層間絶縁膜5056としては、有機
樹脂を材料とする膜を用い、その有機樹脂としてはポリ
イミド、ポリアミド、アクリル、BCB(ベンゾシクロ
ブテン)等を使用することが出来る。特に、第2の層間
絶縁膜5056は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではTFTによ
って形成される段差を十分に平坦化しうる膜厚でアクリ
ル膜を形成する。好ましくは1〜5[μm](さらに好ま
しくは2〜4[μm])とすれば良い。
As the second interlayer insulating film 5056, a film made of an organic resin is used, and as the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used. In particular, since the second interlayer insulating film 5056 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, an acrylic film is formed with a thickness that can sufficiently flatten a step formed by a TFT. Preferably, it is 1-5 [μm] (more preferably, 2-4 [μm]).

【0275】コンタクトホールの形成は、ドライエッチ
ングまたはウェットエッチングを用い、n型の不純物領
域5017〜5021またはp型の不純物領域504
9、5054に達するコンタクトホール、配線5036
に達するコンタクトホール、電源供給線に達するコンタ
クトホール(図示せず)、およびゲート電極に達するコ
ンタクトホール(図示せず)をそれぞれ形成する。
The contact holes are formed by dry etching or wet etching to form n-type impurity regions 5017 to 5021 or p-type impurity regions 504.
9, contact hole reaching 5054, wiring 5036
, A contact hole (not shown) reaching the power supply line, and a contact hole (not shown) reaching the gate electrode.

【0276】また、接続配線5058〜5063とし
て、Ti膜を100[nm]、Tiを含むアルミニウム膜
を300[nm]、Ti膜150[nm]をスパッタ法で連
続形成した3層構造の積層膜を所望の形状にパターニン
グしたものを用いる。勿論、他の導電膜を用いても良
い。
As the connection wirings 5058 to 5063, a laminated film having a three-layer structure in which a Ti film is 100 [nm], an aluminum film containing Ti is 300 [nm], and a Ti film 150 [nm] is continuously formed by sputtering. Is used by patterning it into a desired shape. Of course, another conductive film may be used.

【0277】また、本実施例では、画素電極5064と
してITO膜を110[nm]の厚さに形成し、パターニ
ングを行った。画素電極5064を接続配線5063と
接して重なるように配置することでコンタクトを取って
いる。また、酸化インジウムに2〜20[%]の酸化亜鉛
(ZnO)を混合した透明導電膜を用いても良い。この
画素電極5064がEL素子の陽極となる。(図15
(A))
In this embodiment, an ITO film having a thickness of 110 [nm] was formed as the pixel electrode 5064, and patterning was performed. A contact is made by arranging the pixel electrode 5064 so as to be in contact with and overlap with the connection wiring 5063. Alternatively, a transparent conductive film in which 2 to 20% of zinc oxide (ZnO) is mixed with indium oxide may be used. This pixel electrode 5064 becomes the anode of the EL element. (FIG. 15
(A))

【0278】次に、図15(B)に示すように、珪素を
含む絶縁膜(本実施例では酸化珪素膜)を500[nm]
の厚さに形成し、画素電極5064に対応する位置に開
口部を形成して、バンクとして機能する第3の層間絶縁
膜5065を形成する。開口部を形成する際、ウェット
エッチング法を用いることで容易にテーパー形状の側壁
とすることが出来る。開口部の側壁が十分になだらかで
ないと段差に起因するEL層の劣化が顕著な問題となっ
てしまうため、注意が必要である。
Next, as shown in FIG. 15B, an insulating film containing silicon (a silicon oxide film in this embodiment) is formed to a thickness of 500 nm.
And an opening is formed at a position corresponding to the pixel electrode 5064, and a third interlayer insulating film 5065 functioning as a bank is formed. When the opening is formed, a tapered side wall can be easily formed by using a wet etching method. Care must be taken because if the side wall of the opening is not sufficiently smooth, deterioration of the EL layer due to the step will become a significant problem.

【0279】次に、EL層5066および陰極(MgA
g電極)5067を、真空蒸着法を用いて大気解放しな
いで連続形成する。なお、EL層5066の膜厚は80
〜200[nm](典型的には100〜120[nm])、
陰極5067の厚さは180〜300[nm](典型的に
は200〜250[nm])とすれば良い。
Next, the EL layer 5066 and the cathode (MgA
g electrode) 5067 is continuously formed using a vacuum deposition method without opening to the atmosphere. Note that the thickness of the EL layer 5066 is 80
~ 200 [nm] (typically 100-120 [nm]),
The thickness of the cathode 5067 may be 180 to 300 [nm] (typically 200 to 250 [nm]).

【0280】この工程では、赤色に対応する画素、緑色
に対応する画素および青色に対応する画素に対して順
次、EL層および陰極を形成する。但し、EL層は溶液
に対する耐性に乏しいためフォトリソグラフィ技術を用
いずに各色個別に形成しなくてはならない。そこでメタ
ルマスクを用いて所望の画素以外を隠し、必要箇所だけ
選択的にEL層を形成するのが好ましい。
In this step, an EL layer and a cathode are sequentially formed for a pixel corresponding to red, a pixel corresponding to green, and a pixel corresponding to blue. However, since the EL layer has poor resistance to a solution, it must be formed individually for each color without using a photolithography technique. Therefore, it is preferable that a metal mask is used to hide portions other than the desired pixels and an EL layer is selectively formed only at a necessary portion.

【0281】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
EL層を選択的に形成する。次いで、緑色に対応する画
素以外を全て隠すマスクをセットし、そのマスクを用い
て緑色発光のEL層を選択的に形成する。次いで、同様
に青色に対応する画素以外を全て隠すマスクをセット
し、そのマスクを用いて青色発光のEL層を選択的に形
成する。なお、ここでは全て異なるマスクを用いるよう
に記載しているが、同じマスクを使いまわしても構わな
い。
That is, first, a mask for hiding all pixels other than pixels corresponding to red is set, and an EL layer for emitting red light is selectively formed using the mask. Next, a mask for hiding all pixels other than pixels corresponding to green is set, and a green light-emitting EL layer is selectively formed using the mask. Next, a mask for covering all pixels other than the pixel corresponding to blue is similarly set, and an EL layer for emitting blue light is selectively formed using the mask. Note that all the masks are described herein as being different, but the same mask may be used again.

【0282】ここではRGBに対応した3種類のEL素
子を形成する方式を用いたが、白色発光のEL素子とカ
ラーフィルタを組み合わせた方式、青色または青緑発光
のEL素子と蛍光体(蛍光性の色変換層:CCM)とを
組み合わせた方式、陰極(対向電極)に透明電極を利用
してRGBに対応したEL素子を重ねる方式などを用い
ても良い。
Here, a method of forming three types of EL elements corresponding to RGB is used. However, a method of combining a white light emitting EL element and a color filter, a blue or blue-green light emitting EL element and a phosphor (fluorescent And a method in which an EL element corresponding to RGB is stacked on a cathode (a counter electrode) using a transparent electrode.

【0283】なお、EL層5066としては公知の材料
を用いることが出来る。公知の材料としては、駆動電圧
を考慮すると有機材料を用いるのが好ましい。例えば正
孔注入層、正孔輸送層、発光層および電子注入層でなる
4層構造をEL層とすれば良い。
A known material can be used for the EL layer 5066. As a known material, it is preferable to use an organic material in consideration of a driving voltage. For example, a four-layer structure including a hole injection layer, a hole transport layer, a light emitting layer, and an electron injection layer may be used as the EL layer.

【0284】次に陰極5067を形成する。なお本実施
例では陰極5067としてMgAgを用いたが、本発明
はこれに限定されない。陰極5067として他の公知の
材料を用いても良い。
Next, a cathode 5067 is formed. In this embodiment, MgAg is used as the cathode 5067, but the present invention is not limited to this. As the cathode 5067, another known material may be used.

【0285】最後に、窒化珪素膜でなるパッシベーショ
ン膜5068を300[nm]の厚さに形成する。パッシ
ベーション膜5068を形成しておくことで、EL層5
066を水分等から保護することができ、EL素子の信
頼性をさらに高めることが出来る。なおパッシベーショ
ン膜5068は必ずしも設ける必要はない。
Finally, a passivation film 5068 made of a silicon nitride film is formed to a thickness of 300 [nm]. By forming the passivation film 5068, the EL layer 5
066 can be protected from moisture and the like, and the reliability of the EL element can be further improved. Note that the passivation film 5068 is not necessarily provided.

【0286】こうして図15(B)に示すような構造の
発光装置が完成する。なお、本実施例における発光装置
の作成工程においては、回路の構成および工程の関係
上、ゲート電極を形成している材料であるTa、Wによ
ってソース信号線を形成し、ソース、ドレイン電極を形
成している配線材料であるAlによってゲート信号線を
形成しているが、異なる材料を用いても良い。
Thus, a light emitting device having a structure as shown in FIG. 15B is completed. In the manufacturing process of the light emitting device in this embodiment, a source signal line is formed by Ta and W which are materials forming a gate electrode, and a source and a drain electrode are formed in view of a circuit configuration and a process. Although the gate signal line is formed of Al, which is the wiring material used, a different material may be used.

【0287】ところで、本実施例の発光装置は、画素部
だけでなく駆動回路にも最適な構造のTFTを配置する
ことにより、非常に高い信頼性を示し、動作特性も向上
しうる。また結晶化工程においてNi等の金属触媒を添
加し、結晶性を高めることも可能である。それによっ
て、ソース信号線駆動回路の駆動周波数を10[MHz]
以上にすることが可能である。
By the way, the light emitting device of this embodiment exhibits extremely high reliability and can improve the operating characteristics by arranging the TFT having the optimum structure not only for the pixel portion but also for the driving circuit. It is also possible to add a metal catalyst such as Ni in the crystallization step to enhance the crystallinity. Thereby, the driving frequency of the source signal line driving circuit is set to 10 [MHz].
It is possible to do the above.

【0288】なお、実際には図15(B)の状態まで完
成したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム(ラミネートフィル
ム、紫外線硬化樹脂フィルム等)や透光性のシーリング
材でパッケージング(封入)することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料(例えば酸化バリウム)を配置したりする
とEL素子の信頼性が向上する。
When the structure shown in FIG. 15B is actually completed, a protective film (laminate film, ultraviolet curable resin film, etc.) with high airtightness and little degassing or a transparent film is provided so as not to be further exposed to the outside air. It is preferable to package (enclose) with an optical sealing material. At this time, the reliability of the EL element is improved by setting the inside of the sealing material to an inert atmosphere or disposing a hygroscopic material (for example, barium oxide) inside.

【0289】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クタ(フレキシブルプリントサーキット:FPC)を取
り付ける。
When the airtightness is enhanced by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting terminals routed from elements or circuits formed on the substrate to external signal terminals. Attach.

【0290】また、本実施例で示す工程に従えば、発光
装置の作製に必要なフォトマスクの数を抑えることが出
来る。その結果、工程を短縮し、製造コストの低減及び
歩留まりの向上に寄与することが出来る。
According to the steps described in this embodiment, the number of photomasks required for manufacturing a light emitting device can be reduced. As a result, the process can be shortened, which can contribute to a reduction in manufacturing cost and an improvement in yield.

【0291】本実施例は、実施例1〜6と自由に組み合
わせて実施することが可能である。
This embodiment can be implemented by freely combining with Embodiments 1 to 6.

【0292】(実施例8)本発明において、三重項励起
子からの燐光を発光に利用できるEL材料を用いること
で、外部発光量子効率を飛躍的に向上させることができ
る。これにより、EL素子の低消費電力化、長寿命化、
および軽量化が可能になる。
(Embodiment 8) In the present invention, by using an EL material capable of utilizing phosphorescence from triplet excitons for emission, external light emission quantum efficiency can be remarkably improved. As a result, the power consumption and the life of the EL element can be reduced,
And weight reduction becomes possible.

【0293】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。(T.Tsutsui, C.Adac
hi, S.Saito, Photochemical Processes in Organized
Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub.,
Tokyo,1991) p.437.)
Here, a report is shown in which the triplet exciton is used to improve the external emission quantum efficiency. (T.Tsutsui, C.Adac
hi, S. Saito, Photochemical Processes in Organized
Molecular Systems, ed.K. Honda, (Elsevier Sci. Pub.,
Tokyo, 1991) p.437.)

【0294】上記の論文により報告されたEL材料(ク
マリン色素)の分子式を以下に示す。
The molecular formula of the EL material (coumarin dye) reported in the above paper is shown below.

【0295】[0295]

【化1】 Embedded image

【0296】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)
(MABaldo, DFO'Brien, Y. You, A. Shou
stikov, S. Sibley, METhompson, SRForrest, Nature
395 (1998) p.151.)

【0297】上記の論文により報告されたEL材料(P
t錯体)の分子式を以下に示す。
The EL materials (P
The molecular formula of (t complex) is shown below.

【0298】[0298]

【化2】 Embedded image

【0299】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)
(MABaldo, S. Lamansky, PEBurrrows,
METhompson, SRForrest, Appl.Phys.Lett., 75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)

【0300】上記の論文により報告されたEL材料(I
r錯体)の分子式を以下に示す。
The EL materials (I
The molecular formula of (r complex) is shown below.

【0301】[0301]

【化3】 Embedded image

【0302】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より3〜4倍の高い外部発光量子効率の実
現が可能となる。
As described above, if the phosphorescence emission from the triplet exciton can be used, the external emission quantum efficiency three to four times higher than the case of using the fluorescence emission from the singlet exciton can be realized in principle. .

【0303】なお、本実施例の構成は、実施例1〜実施
例7のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。
The structure of this embodiment can be implemented by freely combining with any structure of Embodiments 1 to 7.

【0304】(実施例9)本実施例では、画素の位置に
よって算出した画素電極の電位の高さに基づいて、デジ
タルビデオ信号を補正してEL素子の発光する期間を調
整する例について説明する。
(Embodiment 9) In this embodiment, an example will be described in which a digital video signal is corrected to adjust a period during which an EL element emits light, based on a potential of a pixel electrode calculated based on a pixel position. .

【0305】図19に本実施例の発光装置のブロック図
を示す。画素部700はソース信号線S1〜Sxと、電
源供給線V1〜Vxと、ゲート信号線G1〜Gyと、基
準電源線C1〜Cyとを有している。
FIG. 19 is a block diagram of a light emitting device of this embodiment. The pixel portion 700 has source signal lines S1 to Sx, power supply lines V1 to Vx, gate signal lines G1 to Gy, and reference power lines C1 to Cy.

【0306】ソース信号線S1〜Sxの1つと、電源供
給線V1〜Vxの1つと、ゲート信号線G1〜Gyの1
つと、基準電源線C1〜Cyの1つとを有している領域
が、画素701に相当する。
One of the source signal lines S1 to Sx, one of the power supply lines V1 to Vx, and one of the gate signal lines G1 to Gy
And a region having one of the reference power supply lines C1 to Cy corresponds to the pixel 701.

【0307】また、本発明の発光装置は、駆動回路とし
て、ソース信号線駆動回路702とゲート信号線駆動回
路703とを有している。なお図19には、ソース信号
線駆動回路702とゲート信号線駆動回路703とを1
つずつ有している発光装置を示しているが、本実施例は
この構成に限定されない。ソース信号線駆動回路702
を2つ以上有していても良いし、ゲート信号線駆動回路
703を2つ以上有していても良い。また、駆動回路は
画素部700と同一基板上に形成していても良いし、異
なる基板上に形成して、FPC等のコネクターを介して
接続していても良い。
[0307] Further, the light emitting device of the present invention has a source signal line driving circuit 702 and a gate signal line driving circuit 703 as driving circuits. Note that FIG. 19 shows that the source signal line driving circuit 702 and the gate signal line driving circuit 703 are
Although the light-emitting devices each having one light-emitting device are shown, this embodiment is not limited to this structure. Source signal line driving circuit 702
May be provided, or two or more gate signal line driving circuits 703 may be provided. Further, the driver circuit may be formed over the same substrate as the pixel portion 700 or may be formed over a different substrate and connected through a connector such as an FPC.

【0308】そしてさらに、本発明の発光装置は補正回
路704と、VRAM705と、デジタルビデオ信号発
生回路706とを有している。
Further, the light emitting device of the present invention has a correction circuit 704, a VRAM 705, and a digital video signal generation circuit 706.

【0309】ELパネルの外部から入力された映像信号
は、補正回路704に入力される。なお、映像信号がデ
ジタルの場合は補正回路704にそのまま入力するが、
アナログだった場合は補正回路704に入力する前また
は後に、デジタルに変換する。
A video signal input from outside the EL panel is input to the correction circuit 704. When the video signal is digital, it is directly input to the correction circuit 704.
If it is analog, it is converted to digital before or after input to the correction circuit 704.

【0310】補正回路704では、入力された映像信号
を、以下の式1に従って補正する。なおLinは、補正回
路704に入力される信号が情報として有する階調数を
意味し、Loutは、補正回路704から出力される信号
が情報として有する階調数を意味する。
The correction circuit 704 corrects the input video signal according to the following equation (1). Note that L in means the number of tones that the signal input to the correction circuit 704 has as information, and L out means the number of tones that the signal output from the correction circuit 704 has as information.

【0311】[0311]

【式1】Lout=Lin×(β+α×ゲート数)[Equation 1] L out = L in × (β + α × number of gates)

【0312】α及びβは定数であり、αは、配線抵抗
や、EL駆動用TFTがオンのときにEL素子に流れる
電流の大きさによって定まる定数(補正係数)である。
またβは配線抵抗がないと仮定したときに各画素が表示
する階調数である。ゲート数は、ゲート信号線の番号で
あり、電源供給線の電源に最も近い画素が有するゲート
信号線を1番目とし、電源から遠くなるにつれて順に番
号が大きくなっていく。
Α and β are constants, and α is a constant (correction coefficient) determined by the wiring resistance and the magnitude of the current flowing through the EL element when the EL driving TFT is on.
Β is the number of gradations displayed by each pixel when it is assumed that there is no wiring resistance. The number of gates is the number of the gate signal line. The gate signal line of the pixel closest to the power supply of the power supply line is the first, and the number increases in order as the distance from the power supply increases.

【0313】図20に、補正回路704において補正し
なかった場合の、各ゲート信号線を有する画素の実際の
階調数(実線)と、補正回路704において補正した場
合の、各ゲート信号線を有する画素の実際の階調数(点
線)とを示す。実線はゲート信号線の番号が増えて、画
素が電源供給線の電源から遠ざかるにつれて、実際に表
示される階調数は小さくなっている。しかし補正回路7
04において補正した後は、点線で示すように、全ての
画素において階調数は一定になる。
FIG. 20 shows the actual gradation number (solid line) of the pixel having each gate signal line when the correction is not made by the correction circuit 704 and the number of the gate signal lines when the correction is made by the correction circuit 704. And the actual number of gradations (dotted line) of the pixel. In the solid line, the number of the gate signal line increases, and as the pixel moves away from the power supply line, the number of gray scales actually displayed decreases. However, the correction circuit 7
After the correction in step 04, the number of gradations becomes constant in all the pixels, as indicated by the dotted line.

【0314】式1に基づいて算出された階調数Lout
情報として有する映像信号(補正後映像信号)は、VR
AM705においていったん記憶され、それからデジタ
ルビデオ信号発生回路706に入力される。
A video signal (corrected video signal) having as information the number of gradations L out calculated based on Equation 1 is VR
Once stored in the AM 705, it is input to the digital video signal generation circuit 706.

【0315】デジタルビデオ信号発生回路706におい
ては、補正後映像信号が時分割階調を行うためのデジタ
ルビデオ信号に変換され、ラッチA702bに入力され
る。またこのデジタルビデオ信号発生回路706は、時
分割階調表示を行うために必要なタイミングパルス等を
発生させる回路でもある。
[0315] In the digital video signal generation circuit 706, the corrected video signal is converted into a digital video signal for performing time-division gray scale, and is input to the latch A 702b. The digital video signal generation circuit 706 is also a circuit that generates a timing pulse and the like necessary for performing time-division gray scale display.

【0316】このデジタルビデオ信号発生回路706
は、本発明の発光装置の外部に設けられても良い。その
場合、そこで形成されたデジタルビデオ信号が本発明の
発光装置に入力される構成となる。この場合、本発明の
発光装置を表示部に有する電子機器は、本発明の発光装
置とデジタルビデオ信号発生回路を別の部品として含む
ことになる。
This digital video signal generation circuit 706
May be provided outside the light emitting device of the present invention. In that case, the digital video signal formed there is input to the light emitting device of the present invention. In this case, an electronic device including the light emitting device of the present invention in the display portion includes the light emitting device of the present invention and a digital video signal generation circuit as separate components.

【0317】また、デジタルビデオ信号発生回路706
をICチップ上に形成し、本発明の発光装置に実装して
も良い。その場合、そのICチップで形成されたデジタ
ルビデオ信号が本発明の発光装置に入力される構成とな
る。この場合、本発明の発光装置を表示部に有する電子
機器は、デジタルビデオ信号発生回路を含むICチップ
を実装した本発明の発光装置を部品として含むことにな
る。
Also, the digital video signal generation circuit 706
May be formed on an IC chip and mounted on the light emitting device of the present invention. In that case, a digital video signal formed by the IC chip is input to the light emitting device of the present invention. In this case, an electronic device having the light emitting device of the present invention in the display portion includes, as a component, the light emitting device of the present invention on which an IC chip including a digital video signal generation circuit is mounted.

【0318】また最終的には、デジタルビデオ信号発生
回路706を画素部700、ソース信号線駆動回路70
2、ゲート信号線駆動回路703と同一の基板上にTF
Tを用いて形成しうる。この場合、発光装置に画像情報
を含むビデオ信号を入力すれば全て基板上で処理するこ
とができる。この場合のデジタルビデオ信号発生回路は
ポリシリコン膜を活性層とするTFTで形成しても良
い。また、この場合、本発明の発光装置をディスプレイ
として有する電子機器は、デジタルビデオ信号発生回路
が発光装置自体に内蔵されており、電子機器の小型化を
図ることが可能である。
Finally, the digital video signal generating circuit 706 is connected to the pixel section 700 and the source signal line driving circuit 70.
2. TF on the same substrate as the gate signal line driving circuit 703
It can be formed using T. In this case, if a video signal containing image information is input to the light-emitting device, all can be processed on the substrate. In this case, the digital video signal generation circuit may be formed by a TFT using a polysilicon film as an active layer. In this case, in the electronic device having the light-emitting device of the present invention as a display, the digital video signal generation circuit is incorporated in the light-emitting device itself, so that the size of the electronic device can be reduced.

【0319】デジタルビデオ信号発生回路706から出
力されたデジタルビデオ信号は、ソース信号線駆動回路
702が有するラッチA702bに入力される。
[0319] The digital video signal output from the digital video signal generation circuit 706 is input to a latch A 702b of the source signal line driver circuit 702.

【0320】ソース信号線駆動回路702は、シフトレ
ジスタ702a、ラッチA702b、ラッチB702c
を有している。
The source signal line driver circuit 702 includes a shift register 702a, a latch A 702b, and a latch B 702c.
have.

【0321】ソース信号線駆動回路702において、シ
フトレジスタ702aにクロック信号(CLK)および
スタートパルス(SP)が入力される。シフトレジスタ
702aは、これらのクロック信号(CLK)およびス
タートパルス(SP)に基づきタイミング信号を順に発
生させ、バッファ等(図示せず)を通して後段の回路へ
タイミング信号を順次入力する。
[0321] In the source signal line driver circuit 702, a clock signal (CLK) and a start pulse (SP) are input to the shift register 702a. The shift register 702a sequentially generates a timing signal based on the clock signal (CLK) and the start pulse (SP), and sequentially inputs the timing signal to a subsequent circuit through a buffer or the like (not shown).

【0322】シフトレジスタ702aからのタイミング
信号は、バッファ等によって緩衝増幅される。タイミン
グ信号が入力される配線には、多くの回路あるいは素子
が接続されているために負荷容量(寄生容量)が大き
い。この負荷容量が大きいために生ずるタイミング信号
の立ち上がりまたは立ち下がりの”鈍り”を防ぐため
に、このバッファが設けられる。なおバッファは必ずし
も設ける必要はない。
The timing signal from shift register 702a is buffer-amplified by a buffer or the like. The wiring to which the timing signal is input has a large load capacitance (parasitic capacitance) because many circuits or elements are connected. This buffer is provided to prevent "dulling" of the rise or fall of the timing signal caused by the large load capacitance. It is not always necessary to provide a buffer.

【0323】バッファによって緩衝増幅されたタイミン
グ信号は、ラッチA702bに入力される。ラッチA7
02bは、nビットのデジタルビデオ信号を処理する複
数のステージのラッチを有している。ラッチA702b
は、前記タイミング信号が入力されると、デジタルビデ
オ信号発生回路706から入力されるnビットのデジタ
ルビデオ信号を順次取り込み、保持する。
The timing signal buffer-amplified by the buffer is input to the latch A 702b. Latch A7
02b has a plurality of stages of latches for processing an n-bit digital video signal. Latch A 702b
Receives the timing signal, sequentially captures and holds the n-bit digital video signal input from the digital video signal generation circuit 706.

【0324】なお、ラッチA702bにデジタルビデオ
信号を取り込む際に、ラッチA702bが有する複数の
ステージのラッチに、順にデジタルビデオ信号を入力し
ても良い。しかし本発明はこの構成に限定されない。ラ
ッチA702bが有する複数のステージのラッチをいく
つかのグループに分け、各グループごとに並行して同時
にデジタルビデオ信号を入力する、いわゆる分割駆動を
行っても良い。なおこのときのグループの数を分割数と
呼ぶ。例えば4つのステージごとにラッチをグループに
分けた場合、4分割で分割駆動すると言う。
When a digital video signal is taken into the latch A 702b, the digital video signal may be sequentially input to a plurality of stages of latches of the latch A 702b. However, the present invention is not limited to this configuration. The so-called divided drive in which the latches of the plurality of stages included in the latch A 702b are divided into several groups and digital video signals are input simultaneously in parallel for each group may be performed. The number of groups at this time is called a division number. For example, when the latch is divided into groups for every four stages, it is referred to as divided drive in four divisions.

【0325】ラッチA702bの全てのステージのラッ
チにデジタルビデオ信号の書き込みが一通り終了するま
での時間を、ライン期間と呼ぶ。実際には、上記ライン
期間に水平帰線期間が加えられた期間をライン期間に含
むことがある。
The time until the writing of the digital video signal to the latches of all the stages of the latch A 702b is completed is called a line period. Actually, the line period may include a period obtained by adding the horizontal retrace period to the line period.

【0326】1ライン期間が終了すると、ラッチB70
2cにラッチシグナル(Latch Signal)が入力される。
この瞬間、ラッチA702bに書き込まれ保持されてい
るデジタルビデオ信号は、ラッチB702cに一斉に送
出され、ラッチB702cの全ステージのラッチに書き
込まれ、保持される。
When one line period ends, latch B70
A latch signal (Latch Signal) is input to 2c.
At this moment, the digital video signal written and held in the latch A 702b is simultaneously sent to the latch B 702c, and written and held in all the latches of the latch B 702c.

【0327】デジタルビデオ信号をラッチB702cに
送出し終えたラッチA702bには、シフトレジスタ7
02aからのタイミング信号に基づき、デジタルビデオ
信号の書き込みが順次行われる。
[0327] The latch A 702b which has finished sending the digital video signal to the latch B 702c has a shift register 7
Digital video signals are sequentially written based on the timing signal from 02a.

【0328】この2順目の1ライン期間中には、ラッチ
B702cに書き込まれ、保持されているデジタルビデ
オ信号がソース信号線に入力される。
During the second one line period, the digital video signal written and held in the latch B 702c is input to the source signal line.

【0329】ゲート信号線駆動回路703は、それぞれ
シフトレジスタ(図示せず)、バッファ(図示せず)を
有している。また場合によってはレベルシフトを有して
いても良い。
The gate signal line driving circuit 703 has a shift register (not shown) and a buffer (not shown). In some cases, a level shift may be provided.

【0330】ゲート信号線駆動回路703において、シ
フトレジスタからのタイミング信号がバッファに入力さ
れ、対応するゲート信号線に入力される。ゲート信号線
には、1ライン分の画素のスイッチング用TFTのゲー
ト電極が接続されている。そして、1ライン分の画素の
スイッチング用TFTを一斉にONにしなくてはならな
いので、バッファは大きな電流を流すことが可能なもの
が用いられる。
[0330] In the gate signal line driver circuit 703, a timing signal from the shift register is input to the buffer and input to the corresponding gate signal line. The gate signal line is connected to the gate electrode of the switching TFT of one line of pixels. Since the switching TFTs of the pixels for one line must be turned ON all at once, a buffer capable of flowing a large current is used.

【0331】本発明は、補正回路を設けることで、画素
の位置によってEL素子に輝度の差が生じても同じ階調
を表示することができるようにした。
According to the present invention, by providing the correction circuit, the same gradation can be displayed even if a difference in luminance occurs in the EL element depending on the position of the pixel.

【0332】なお、本実施例の構成は、実施例1〜実施
例8のいずれの構成とも自由に組み合わせて実施するこ
とが可能である。 (実施例10)EL素子を用いた発光装置は自発光型で
あるため、液晶表示装置に比べ、明るい場所での視認性
に優れ、視野角が広い。従って、様々な電子機器の表示
部に用いることができる。
The structure of this embodiment can be implemented by freely combining with any structure of Embodiments 1 to 8. Embodiment 10 Since a light emitting device using an EL element is a self-luminous type, it has better visibility in a bright place and a wider viewing angle than a liquid crystal display device. Therefore, it can be used for display portions of various electronic devices.

【0333】本発明の発光装置を用いた電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ(ヘッドマウントディスプレイ)、ナビゲーショ
ンシステム、音響再生装置(カーオーディオ、オーディ
オコンポ等)、ノート型パーソナルコンピュータ、ゲー
ム機器、携帯情報端末(モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等)、記録媒体を備
えた画像再生装置(具体的にはデジタルビデオディスク
(DVD)等の記録媒体を再生し、その画像を表示しう
るディスプレイを備えた装置)などが挙げられる。特
に、斜め方向から画面を見る機会が多い携帯情報端末
は、視野角の広さが重要視されるため、発光装置を用い
ることが望ましい。それら電子機器の具体例を図16に
示す。
As electronic equipment using the light emitting device of the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproducing device (car audio, audio component, etc.), a notebook personal computer, Game devices, portable information terminals (mobile computers, mobile phones, portable game machines or electronic books, etc.), and image reproducing devices provided with recording media (specifically, reproducing a recording medium such as a digital video disc (DVD), Device having a display capable of displaying the image). In particular, it is desirable to use a light-emitting device for a portable information terminal that often has a chance to see a screen from an oblique direction because a wide viewing angle is important. FIG. 16 shows specific examples of these electronic devices.

【0334】図16(A)はEL表示装置であり、筐体
2001、支持台2002、表示部2003、スピーカ
ー部2004、ビデオ入力端子2005等を含む。本発
明の発光装置は表示部2003に用いることができる。
発光装置は自発光型であるためバックライトが必要な
く、液晶表示装置よりも薄い表示部とすることができ
る。なお、EL表示装置は、パソコン用、TV放送受信
用、広告表示用などの全ての情報表示用表示装置が含ま
れる。
[0334] FIG. 16A illustrates an EL display device which includes a housing 2001, a support base 2002, a display portion 2003, a speaker portion 2004, a video input terminal 2005, and the like. The light emitting device of the present invention can be used for the display portion 2003.
Since the light-emitting device is a self-luminous type, it does not require a backlight and can have a thinner display portion than a liquid crystal display device. Note that the EL display device includes all information display devices for personal computers, TV broadcast reception, advertisement display, and the like.

【0335】図16(B)はデジタルスチルカメラであ
り、本体2101、表示部2102、受像部2103、
操作キー2104、外部接続ポート2105、シャッタ
ー2106等を含む。本発明の発光装置は表示部210
2に用いることができる。
FIG. 16B shows a digital still camera, which includes a main body 2101, a display portion 2102, an image receiving portion 2103,
An operation key 2104, an external connection port 2105, a shutter 2106, and the like are included. The light emitting device of the present invention has a display unit 210.
2 can be used.

【0336】図16(C)はノート型パーソナルコンピ
ュータであり、本体2201、筐体2202、表示部2
203、キーボード2204、外部接続ポート220
5、ポインティングマウス2206等を含む。本発明の
発光装置は表示部2203に用いることができる。
[0336] FIG. 16C illustrates a notebook personal computer, which includes a main body 2201, a housing 2202, and a display portion 2.
203, keyboard 2204, external connection port 220
5, including a pointing mouse 2206 and the like. The light emitting device of the present invention can be used for the display portion 2203.

【0337】図16(D)はモバイルコンピュータであ
り、本体2301、表示部2302、スイッチ230
3、操作キー2304、赤外線ポート2305等を含
む。本発明の発光装置は表示部2302に用いることが
できる。
FIG. 16D shows a mobile computer, which includes a main body 2301, a display portion 2302, and a switch 230.
3, an operation key 2304, an infrared port 2305, and the like. The light emitting device of the present invention can be used for the display portion 2302.

【0338】図16(E)は記録媒体を備えた携帯型の
画像再生装置(具体的にはDVD再生装置)であり、本
体2401、筐体2402、表示部A2403、表示部
B2404、記録媒体(DVD等)読み込み部240
5、操作キー2406、スピーカー部2407等を含
む。表示部A2403は主として画像情報を表示し、表
示部B2404は主として文字情報を表示するが、本発
明の発光装置はこれら表示部A、B2403、2404
に用いることができる。なお、記録媒体を備えた画像再
生装置には家庭用ゲーム機器なども含まれる。
FIG. 16E shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, and includes a main body 2401, a housing 2402, a display portion A 2403, a display portion B 2404, a recording medium ( DVD, etc.) reading unit 240
5, operation keys 2406, a speaker unit 2407, and the like. The display portion A 2403 mainly displays image information, and the display portion B 2404 mainly displays character information. In the light emitting device of the present invention, the display portions A, B 2403 and 2404 are used.
Can be used. Note that the image reproducing device provided with the recording medium includes a home game machine and the like.

【0339】図16(F)はゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)であり、本体250
1、表示部2502、アーム部2503を含む。本発明
の発光装置は表示部2502に用いることができる。
FIG. 16F shows a goggle-type display (head-mounted display).
1, including a display unit 2502 and an arm unit 2503. The light emitting device of the present invention can be used for the display portion 2502.

【0340】図16(G)はビデオカメラであり、本体
2601、表示部2602、筐体2603、外部接続ポ
ート2604、リモコン受信部2605、受像部260
6、バッテリー2607、音声入力部2608、操作キ
ー2609等を含む。本発明の発光装置は表示部260
2に用いることができる。
FIG. 16G shows a video camera, which includes a main body 2601, a display portion 2602, a housing 2603, an external connection port 2604, a remote control receiving portion 2605, and an image receiving portion 260.
6, a battery 2607, a voice input unit 2608, operation keys 2609, and the like. The light emitting device of the present invention has a display section 260.
2 can be used.

【0341】ここで図16(H)は携帯電話であり、本
体2701、筐体2702、表示部2703、音声入力
部2704、音声出力部2705、操作キー2706、
外部接続ポート2707、アンテナ2708等を含む。
本発明の発光装置は表示部2703に用いることができ
る。なお、表示部2703は黒色の背景に白色の文字を
表示することで携帯電話の消費電力を抑えることができ
る。
Here, FIG. 16H shows a mobile phone, which includes a main body 2701, a housing 2702, a display portion 2703, a voice input portion 2704, a voice output portion 2705, operation keys 2706,
An external connection port 2707, an antenna 2708, and the like are included.
The light emitting device of the present invention can be used for the display portion 2703. Note that the display portion 2703 displays white characters on a black background, so that power consumption of the mobile phone can be suppressed.

【0342】なお、将来的にEL材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。
If the emission luminance of the EL material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front-type or rear-type projector.

【0343】また、上記電子機器はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。EL材料の応答速
度は非常に高いため、発光装置は動画表示に好ましい。
[0343] The electronic device may be the Internet or C.
Information distributed through an electronic communication line such as an ATV (cable television) is frequently displayed, and in particular, opportunities to display moving image information are increasing. Since the response speed of the EL material is extremely high, the light-emitting device is preferable for displaying moving images.

【0344】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。
In the light emitting device, the light emitting portion consumes power. Therefore, it is desirable to display information so that the light emitting portion is reduced as much as possible. Therefore, when a light emitting device is used for a portable information terminal, particularly a display portion mainly for character information such as a mobile phone or a sound reproducing device, the light emitting portion is driven to form character information with a non-light emitting portion as a background. It is desirable to do.

【0345】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例1〜9に示した
いずれの構成の発光装置を用いても良い。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be used for electronic devices in various fields. Further, the electronic apparatus of this embodiment may use the light emitting device having any of the structures shown in Embodiments 1 to 9.

【0346】[0346]

【発明の効果】上記構成によって、電源供給線の部位に
よって生じる電位差が、表示する画像によって変動する
のを抑えることができる。よって、表示する画像によっ
て、隣り合う画素どうしで生じていた、発光しているE
L素子に流れる電流の大きさの差を抑えることができ、
クロストークの発生を抑えることができる。
According to the above configuration, it is possible to suppress a potential difference caused by a portion of the power supply line from fluctuating depending on an image to be displayed. Therefore, depending on the image to be displayed, the light emitting E which is generated between adjacent pixels.
The difference in the magnitude of the current flowing through the L element can be suppressed,
The occurrence of crosstalk can be suppressed.

【0347】また本発明では、電源供給線の部位によっ
て生じていた電位差が、表示する画像に依存しなくな
る。よって、画素の位置によってのみ、EL素子の画素
電極の電位の高さを予測することができる。そこで、画
素の位置によって算出した画素電極の電位の高さに基づ
いて、デジタルビデオ信号を補正してEL素子の発光す
る期間を調整し、画素の位置によってEL素子に輝度の
差が生じても同じ階調を表示することができるようにし
た。
Further, in the present invention, the potential difference caused by the portion of the power supply line does not depend on the image to be displayed. Therefore, the height of the potential of the pixel electrode of the EL element can be predicted only by the position of the pixel. Therefore, based on the height of the potential of the pixel electrode calculated based on the position of the pixel, the digital video signal is corrected to adjust the period during which the EL element emits light. The same gradation can be displayed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の発光装置の画素の回路図。FIG. 1 is a circuit diagram of a pixel of a light emitting device of the present invention.

【図2】 本発明の発光装置の駆動方法を示す図。FIG. 2 illustrates a method for driving a light emitting device of the present invention.

【図3】 本発明の発光装置の画素の回路図。FIG. 3 is a circuit diagram of a pixel of the light emitting device of the present invention.

【図4】 本発明の発光装置の画素の回路図。FIG. 4 is a circuit diagram of a pixel of the light emitting device of the present invention.

【図5】 本発明の発光装置の画素の回路図。FIG. 5 is a circuit diagram of a pixel of the light emitting device of the present invention.

【図6】 本発明の発光装置の画素の回路図。FIG. 6 is a circuit diagram of a pixel of the light emitting device of the present invention.

【図7】 本発明の発光装置の画素の回路図。FIG. 7 is a circuit diagram of a pixel of the light emitting device of the present invention.

【図8】 本発明の発光装置の画素の回路図。FIG. 8 is a circuit diagram of a pixel of the light emitting device of the present invention.

【図9】 本発明の発光装置の画素の回路図。FIG. 9 is a circuit diagram of a pixel of the light emitting device of the present invention.

【図10】 本発明の発光装置の駆動方法を示す図。FIG. 10 illustrates a method for driving a light-emitting device of the present invention.

【図11】 本発明の発光装置の駆動方法を示す図。FIG. 11 illustrates a method for driving a light emitting device of the present invention.

【図12】 本発明の発光装置の駆動方法を示す図。FIG. 12 illustrates a method for driving a light emitting device of the present invention.

【図13】 発光装置の作製方法を示す図。FIG. 13 illustrates a method for manufacturing a light-emitting device.

【図14】 発光装置の作製方法を示す図。FIG. 14 illustrates a method for manufacturing a light-emitting device.

【図15】 発光装置の作製方法を示す図。FIG. 15 illustrates a method for manufacturing a light-emitting device.

【図16】 本発明の発光装置を用いた電子機器の図。FIG. 16 is a diagram of an electronic device using the light-emitting device of the present invention.

【図17】 一般的な発光装置の画素部の回路図。FIG. 17 is a circuit diagram of a pixel portion of a general light-emitting device.

【図18】 クロストークが生じている画素部の図。FIG. 18 is a diagram of a pixel portion where crosstalk occurs.

【図19】 補正回路を有する発光装置のブロック図。FIG. 19 is a block diagram of a light-emitting device having a correction circuit.

【図20】 画素の位置による補正前の階調数と、補正
後の階調数。
FIG. 20 shows the number of gradations before correction and the number of gradations after correction depending on the position of a pixel.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 624 G09G 3/20 624B 641 641E H05B 33/14 H05B 33/14 A Fターム(参考) 3K007 AB02 AB17 BA06 CA01 CB01 DA01 DB03 EB00 GA04 5C080 AA06 BB05 DD05 DD10 EE29 FF11 JJ02 JJ03 JJ05 JJ06 5C094 AA04 AA07 AA08 AA09 AA53 BA03 BA12 BA27 CA19 CA24 DA09 DA13 DB01 DB04 EA04 EA05 EA07 EB02 FA01 FB01 FB12 FB14 FB15 FB20 GA10──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/20 624 G09G 3/20 624B 641 641E H05B 33/14 H05B 33/14 A F term (Reference) 3K007 AB02 AB17 BA06 CA01 CB01 DA01 DB03 EB00 GA04 5C080 AA06 BB05 DD05 DD10 EE29 FF11 JJ02 JJ03 JJ05 JJ06 5C094 AA04 AA07 AA08 AA09 AA53 BA03 BA12 BA27 CA19 CA24 DA09 DA13 DB01 DB04 EA04 EB01 EB01 FB05

Claims (30)

【特許請求の範囲】[Claims] 【請求項1】1つの電源供給線を共有している複数の画
素を有し、 前記複数の画素は、EL駆動用TFTと、放電用TFT
と、EL素子と、基準電源線とをそれぞれ有する発光装
置であって、 前記EL駆動用TFTは、ソース領域が前記電源供給線
に、ドレイン領域が前記EL素子の画素電極に接続され
ており、 前記放電用TFTは、ドレイン領域が前記電源供給線に
接続されており、ソース領域が前記基準電源線に接続さ
れていることを特徴とする発光装置。
1. A plurality of pixels sharing one power supply line, wherein the plurality of pixels includes an EL driving TFT and a discharging TFT.
And an EL element and a reference power supply line, wherein the EL driving TFT has a source region connected to the power supply line, a drain region connected to a pixel electrode of the EL element, The light emitting device according to claim 1, wherein the discharge TFT has a drain region connected to the power supply line and a source region connected to the reference power line.
【請求項2】1つの電源供給線を共有している複数の画
素を有し、 前記複数の画素は、EL駆動用TFTと、放電用TFT
と、EL素子と、基準電源線とをそれぞれ有する発光装
置であって、 前記EL駆動用TFTは、ソース領域が前記電源供給線
に、ドレイン領域が前記EL素子の画素電極に接続され
ており、 前記放電用TFTは、ドレイン領域が前記電源供給線に
接続されており、ソース領域が前記基準電源線に接続さ
れており、 前記EL駆動用TFTと前記放電用TFTはゲート電極
が互いに接続されており、 前記EL駆動用TFTと前記放電用TFTは極性が反転
していることを特徴とする発光装置。
2. A pixel having a plurality of pixels sharing one power supply line, wherein the plurality of pixels includes an EL driving TFT and a discharging TFT.
And an EL element and a reference power supply line, wherein the EL driving TFT has a source region connected to the power supply line, a drain region connected to a pixel electrode of the EL element, In the discharging TFT, a drain region is connected to the power supply line, a source region is connected to the reference power line, and the EL driving TFT and the discharging TFT have gate electrodes connected to each other. A light emitting device, wherein the EL driving TFT and the discharging TFT have reversed polarities.
【請求項3】1つの電源供給線を共有している複数の画
素を有し、 前記複数の画素は、EL駆動用TFTと、放電用TFT
と、EL素子と、基準電源線とをそれぞれ有する発光装
置であって、 前記EL駆動用TFTは、前記電源供給線から前記EL
素子に供給される電流の大きさを制御しており、 前記放電用TFTは、前記EL駆動用TFTがオフのと
きに前記電源供給線から前記基準電源線に供給される電
流の大きさを制御していることを特徴とする発光装置。
3. A plurality of pixels sharing one power supply line, wherein the plurality of pixels includes an EL driving TFT and a discharging TFT.
And an EL element, and a reference power supply line, wherein the EL driving TFT is connected to the power supply line through the EL device.
The discharge TFT controls the amount of current supplied from the power supply line to the reference power supply line when the EL driving TFT is off. A light-emitting device, comprising:
【請求項4】1つの電源供給線に、複数のEL駆動用T
FTのソース領域と、複数の放電用TFTのドレイン領
域が接続されており、 前記複数のEL駆動用TFTのドレイン領域に複数のE
L素子の画素電極がそれぞれ接続されており、 前記複数の放電用TFTのソース領域には所定の電位が
与えられており、 前記複数のEL素子が発光していないときに、前記複数
の放電用TFTのチャネル形成領域に電流が流れてお
り、 前記複数のEL素子が発光しているときに、前記複数の
放電用TFTはオフになっていることを特徴とする発光
装置。
4. A plurality of EL driving T-lines are connected to one power supply line.
A source region of the FT is connected to a drain region of the plurality of discharge TFTs, and a plurality of E are connected to the drain region of the plurality of EL driving TFTs.
The pixel electrodes of the L elements are connected to each other, a predetermined potential is applied to the source regions of the plurality of discharge TFTs, and when the plurality of EL elements do not emit light, the plurality of discharge TFTs are A light-emitting device, wherein a current flows in a channel formation region of a TFT, and the plurality of discharge TFTs are off when the plurality of EL elements emit light.
【請求項5】1つの電源供給線に、複数のEL駆動用T
FTのソース領域と、複数の放電用TFTのドレイン領
域が接続されており、 前記複数のEL駆動用TFTのドレイン領域に複数のE
L素子の画素電極がそれぞれ接続されており、 前記複数の放電用TFTのソース領域には所定の電位が
与えられており、 前記複数のEL素子が発光しているときに、前記複数の
EL駆動用TFTのチャネル形成領域に電流が流れてお
り、 前記複数のEL素子が発光していないときに、前記複数
の放電用TFTのチャネル形成領域に電流が流れてお
り、 前記複数のEL素子が発光しているときに、前記複数の
放電用TFTはオフになっていることを特徴とする発光
装置。
5. A plurality of EL driving T-lines are connected to one power supply line.
A source region of the FT is connected to a drain region of the plurality of discharge TFTs, and a plurality of E are connected to the drain region of the plurality of EL driving TFTs.
The pixel electrodes of the L elements are connected to each other, a predetermined potential is applied to the source regions of the plurality of discharge TFTs, and the plurality of EL drivings are performed when the plurality of EL elements emit light. When a current flows in the channel forming region of the discharge TFT and the plurality of EL elements do not emit light, a current flows in the channel forming region of the plurality of discharge TFTs and the plurality of EL elements emit light. Wherein the plurality of discharge TFTs are turned off during the operation.
【請求項6】1つの電源供給線に、複数のEL駆動用T
FTのソース領域と、複数の放電用TFTのドレイン領
域が接続されており、 前記複数のEL駆動用TFTのドレイン領域に複数のE
L素子の画素電極がそれぞれ接続されており、 前記複数の放電用TFTのソース領域には所定の電位が
与えられており、 前記複数のEL素子が発光しているときに、前記複数の
EL駆動用TFTのチャネル形成領域に電流が流れてお
り、かつ前記複数の放電用TFTはオフになっており、 前記複数のEL素子が発光していないときに、前記複数
の放電用TFTのチャネル形成領域に電流が流れてお
り、 前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流が、ソース領域からドレイン領域に流れている場
合、前記複数の放電用TFTのチャネル形成領域に流れ
る電流は、ドレイン領域からソース領域に流れており、
前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流が、ドレイン領域からソース領域に流れている場
合、前記複数の放電用TFTのチャネル形成領域に流れ
る電流は、ソース領域からドレイン領域に流れているこ
とを特徴とする発光装置。
6. A plurality of EL driving T-lines are connected to one power supply line.
A source region of the FT is connected to a drain region of the plurality of discharge TFTs, and a plurality of E are connected to the drain region of the plurality of EL driving TFTs.
The pixel electrodes of the L elements are connected to each other, a predetermined potential is applied to the source regions of the plurality of discharge TFTs, and the plurality of EL drivings are performed when the plurality of EL elements emit light. Current flows in the channel forming region of the discharge TFT, and the plurality of discharge TFTs are turned off, and when the plurality of EL elements do not emit light, the channel formation region of the plurality of discharge TFTs When the current flowing in the channel forming regions of the plurality of EL driving TFTs flows from the source region to the drain region, the current flowing in the channel forming regions of the plurality of discharging TFTs is From the region to the source region,
When the current flowing in the channel forming regions of the plurality of EL driving TFTs flows from the drain region to the source region, the current flowing in the channel forming regions of the plurality of discharging TFTs flows from the source region to the drain region. A light-emitting device, characterized in that:
【請求項7】1つの電源供給線に、複数のEL駆動用T
FTのソース領域と、複数の放電用TFTのドレイン領
域が接続されており、 前記複数のEL駆動用TFTのドレイン領域に複数のE
L素子の画素電極がそれぞれ接続されており、 前記複数の放電用TFTのソース領域には所定の電位が
与えられており、 前記複数のEL素子が発光しているときに、前記複数の
EL駆動用TFTのチャネル形成領域に電流が流れてお
り、かつ前記複数の放電用TFTはオフになっており、 前記複数のEL素子が発光していないときに、前記複数
の放電用TFTのチャネル形成領域に電流が流れてお
り、 前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流が、ソース領域からドレイン領域に流れている場
合、前記複数の放電用TFTのチャネル形成領域に流れ
る電流は、ドレイン領域からソース領域に流れており、
前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流が、ドレイン領域からソース領域に流れている場
合、前記複数の放電用TFTのチャネル形成領域に流れ
る電流は、ソース領域からドレイン領域に流れており、 前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流と、前記複数の放電用TFTのチャネル形成領域
に流れる電流とは大きさが同じであることを特徴とする
発光装置。
7. A plurality of EL driving T-lines are connected to one power supply line.
A source region of the FT is connected to a drain region of the plurality of discharge TFTs, and a plurality of E are connected to the drain region of the plurality of EL driving TFTs.
The pixel electrodes of the L elements are connected to each other, a predetermined potential is applied to the source regions of the plurality of discharge TFTs, and the plurality of EL drivings are performed when the plurality of EL elements emit light. Current flows in the channel forming region of the discharge TFT, and the plurality of discharge TFTs are turned off, and when the plurality of EL elements do not emit light, the channel formation region of the plurality of discharge TFTs When the current flowing in the channel forming regions of the plurality of EL driving TFTs flows from the source region to the drain region, the current flowing in the channel forming regions of the plurality of discharging TFTs is From the region to the source region,
When the current flowing in the channel forming regions of the plurality of EL driving TFTs flows from the drain region to the source region, the current flowing in the channel forming regions of the plurality of discharging TFTs flows from the source region to the drain region. And a current flowing in the channel forming regions of the plurality of EL driving TFTs and a current flowing in the channel forming regions of the plurality of discharging TFTs are equal in magnitude.
【請求項8】1つの電源供給線に、複数のEL駆動用T
FTのソース領域と、複数の放電用TFTのドレイン領
域が接続されており、 前記複数のEL駆動用TFTのドレイン領域に複数のE
L素子の画素電極がそれぞれ接続されており、 前記複数の放電用TFTのソース領域には所定の電位が
与えられており、 前記複数のEL駆動用TFTのゲート電極と、前記複数
の放電用TFTのゲート電極は、それぞれが互いに接続
されており、 前記複数のEL素子が発光していないときに、前記複数
の放電用TFTのチャネル形成領域に電流が流れてお
り、 前記複数のEL素子が発光しているときに、前記複数の
放電用TFTはオフになっていることを特徴とする発光
装置。
8. A plurality of EL driving T-lines are connected to one power supply line.
A source region of the FT is connected to a drain region of the plurality of discharge TFTs, and a plurality of E are connected to the drain region of the plurality of EL driving TFTs.
The pixel electrodes of the L element are connected to each other, a predetermined potential is applied to the source regions of the plurality of discharge TFTs, the gate electrodes of the plurality of EL driving TFTs, and the plurality of discharge TFTs. Are connected to each other, and when the plurality of EL elements do not emit light, a current flows in the channel forming region of the plurality of discharge TFTs, and the plurality of EL elements emit light. Wherein the plurality of discharge TFTs are turned off during the operation.
【請求項9】1つの電源供給線に、複数のEL駆動用T
FTのソース領域と、複数の放電用TFTのドレイン領
域が接続されており、 前記複数のEL駆動用TFTのドレイン領域に複数のE
L素子の画素電極がそれぞれ接続されており、 前記複数の放電用TFTのソース領域には所定の電位が
与えられており、 前記複数のEL駆動用TFTのゲート電極と、前記複数
の放電用TFTのゲート電極は、それぞれが互いに接続
されており、 前記複数のEL駆動用TFTと前記複数の放電用TFT
は極性が異なっており、 前記複数のEL素子が発光していないときに、前記複数
の放電用TFTのチャネル形成領域に電流が流れてお
り、 前記複数のEL素子が発光しているときに、前記複数の
放電用TFTはオフになっていることを特徴とする発光
装置。
9. A plurality of EL driving T-lines are connected to one power supply line.
A source region of the FT is connected to a drain region of the plurality of discharge TFTs, and a plurality of E are connected to the drain region of the plurality of EL driving TFTs.
The pixel electrodes of the L element are connected to each other, a predetermined potential is applied to the source regions of the plurality of discharge TFTs, the gate electrodes of the plurality of EL driving TFTs, and the plurality of discharge TFTs. The plurality of EL driving TFTs and the plurality of discharging TFTs are connected to each other.
Have different polarities, and when the plurality of EL elements do not emit light, a current flows in the channel forming region of the plurality of discharge TFTs, and when the plurality of EL elements emit light, 2. The light emitting device according to claim 1, wherein the plurality of discharge TFTs are off.
【請求項10】1つの電源供給線に、複数のEL駆動用
TFTのソース領域と、複数の放電用TFTのドレイン
領域が接続されており、 前記複数のEL駆動用TFTのドレイン領域に複数のE
L素子の画素電極がそれぞれ接続されており、 前記複数の放電用TFTのソース領域には所定の電位が
与えられており、 前記複数のEL駆動用TFTのゲート電極と、前記複数
の放電用TFTのゲート電極は、それぞれが互いに接続
されており、 前記複数のEL素子が発光しているときに、前記複数の
EL駆動用TFTのチャネル形成領域に電流が流れてお
り、かつ前記複数の放電用TFTはオフになっており、 前記複数のEL素子が発光していないときに、前記複数
の放電用TFTのチャネル形成領域に電流が流れること
を特徴とする発光装置。
10. A plurality of EL driving TFT source regions and a plurality of discharging TFT drain regions are connected to one power supply line, and a plurality of EL driving TFT drain regions are connected to the plurality of EL driving TFT drain regions. E
The pixel electrodes of the L element are connected to each other, a predetermined potential is applied to the source regions of the plurality of discharge TFTs, the gate electrodes of the plurality of EL driving TFTs, and the plurality of discharge TFTs. Are connected to each other, and when the plurality of EL elements emit light, a current flows through a channel forming region of the plurality of EL driving TFTs, and the plurality of discharge electrodes A light emitting device, wherein the TFT is off, and a current flows to a channel forming region of the plurality of discharge TFTs when the plurality of EL elements do not emit light.
【請求項11】1つの電源供給線に、複数のEL駆動用
TFTのソース領域と、複数の放電用TFTのドレイン
領域が接続されており、 前記複数のEL駆動用TFTのドレイン領域に複数のE
L素子の画素電極がそれぞれ接続されており、 前記複数の放電用TFTのソース領域には所定の電位が
与えられており、 前記複数のEL駆動用TFTのゲート電極と、前記複数
の放電用TFTのゲート電極は、それぞれが互いに接続
されており、 前記複数のEL素子が発光しているときに、前記複数の
EL駆動用TFTのチャネル形成領域に電流が流れてお
り、かつ前記複数の放電用TFTはオフになっており、 前記複数のEL素子が発光していないときに、前記複数
の放電用TFTのチャネル形成領域に電流が流れてお
り、 前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流が、ソース領域からドレイン領域に流れている場
合、前記複数の放電用TFTのチャネル形成領域に流れ
る電流は、ドレイン領域からソース領域に流れており、
前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流が、ドレイン領域からソース領域に流れている場
合、前記複数の放電用TFTのチャネル形成領域に流れ
る電流は、ソース領域からドレイン領域に流れているこ
とを特徴とする発光装置。
11. A power supply line connected to source regions of a plurality of EL driving TFTs and drain regions of a plurality of discharging TFTs, wherein a plurality of EL driving TFTs have drain regions connected thereto. E
The pixel electrodes of the L element are connected to each other, a predetermined potential is applied to the source regions of the plurality of discharge TFTs, the gate electrodes of the plurality of EL driving TFTs, and the plurality of discharge TFTs. Are connected to each other, and when the plurality of EL elements emit light, a current flows through a channel forming region of the plurality of EL driving TFTs, and the plurality of discharge electrodes The TFT is turned off, and when the plurality of EL elements do not emit light, current flows to the channel forming regions of the plurality of discharge TFTs. When the flowing current flows from the source region to the drain region, the current flowing to the channel forming regions of the plurality of discharge TFTs flows from the drain region to the source region. And,
When the current flowing in the channel forming regions of the plurality of EL driving TFTs flows from the drain region to the source region, the current flowing in the channel forming regions of the plurality of discharging TFTs flows from the source region to the drain region. A light-emitting device, characterized in that:
【請求項12】1つの電源供給線に、複数のEL駆動用
TFTのソース領域と、複数の放電用TFTのドレイン
領域が接続されており、 前記複数のEL駆動用TFTのドレイン領域に複数のE
L素子の画素電極がそれぞれ接続されており、 前記複数の放電用TFTのソース領域には所定の電位が
与えられており、 前記複数のEL駆動用TFTのゲート電極と、前記複数
の放電用TFTのゲート電極は、それぞれが互いに接続
されており、 前記複数のEL素子が発光しているときに、前記複数の
EL駆動用TFTのチャネル形成領域に電流が流れてお
り、かつ前記複数の放電用TFTはオフになっており、 前記複数のEL素子が発光していないときに、前記複数
の放電用TFTのチャネル形成領域に電流が流れてお
り、 前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流が、ソース領域からドレイン領域に流れている場
合、前記複数の放電用TFTのチャネル形成領域に流れ
る電流は、ドレイン領域からソース領域に流れており、
前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流が、ドレイン領域からソース領域に流れている場
合、前記複数の放電用TFTのチャネル形成領域に流れ
る電流は、ソース領域からドレイン領域に流れており、 前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流と、前記複数の放電用TFTのチャネル形成領域
に流れる電流とは大きさが同じであることを特徴とする
発光装置。
12. A power supply line connected to source regions of a plurality of EL driving TFTs and drain regions of a plurality of discharge TFTs, wherein a plurality of EL driving TFTs have drain regions connected thereto. E
The pixel electrodes of the L element are connected to each other, a predetermined potential is applied to the source regions of the plurality of discharge TFTs, the gate electrodes of the plurality of EL driving TFTs, and the plurality of discharge TFTs. Are connected to each other, and when the plurality of EL elements emit light, a current flows through a channel forming region of the plurality of EL driving TFTs, and the plurality of discharge electrodes The TFT is turned off, and when the plurality of EL elements do not emit light, current flows to the channel forming regions of the plurality of discharge TFTs. When the flowing current flows from the source region to the drain region, the current flowing to the channel forming regions of the plurality of discharge TFTs flows from the drain region to the source region. And,
When the current flowing in the channel forming regions of the plurality of EL driving TFTs flows from the drain region to the source region, the current flowing in the channel forming regions of the plurality of discharging TFTs flows from the source region to the drain region. And a current flowing in the channel forming regions of the plurality of EL driving TFTs and a current flowing in the channel forming regions of the plurality of discharging TFTs are equal in magnitude.
【請求項13】1つの電源供給線に、複数のEL駆動用
TFTのソース領域と、複数の放電用TFTのドレイン
領域が接続されており、 前記複数のEL駆動用TFTのドレイン領域に複数のE
L素子の画素電極がそれぞれ接続されており、 前記複数の放電用TFTのソース領域には所定の電位が
与えられており、 前記複数のEL駆動用TFTのゲート電極と、前記複数
の放電用TFTのゲート電極は、それぞれが互いに接続
されており、 前記複数のEL駆動用TFTと前記複数の放電用TFT
は極性が異なっており、 前記複数のEL素子が発光しているときに、前記複数の
EL駆動用TFTのチャネル形成領域に電流が流れてお
り、かつ前記複数の放電用TFTはオフになっており、 前記複数のEL素子が発光していないときに、前記複数
の放電用TFTのチャネル形成領域に電流が流れること
を特徴とする発光装置。
13. A plurality of EL driving TFT source regions and a plurality of discharging TFT drain regions are connected to one power supply line, and a plurality of EL driving TFT drain regions are connected to the plurality of EL driving TFT drain regions. E
The pixel electrodes of the L element are connected to each other, a predetermined potential is applied to the source regions of the plurality of discharge TFTs, the gate electrodes of the plurality of EL driving TFTs, and the plurality of discharge TFTs. The plurality of EL driving TFTs and the plurality of discharging TFTs are connected to each other.
Have different polarities. When the plurality of EL elements emit light, a current flows in the channel forming region of the plurality of EL driving TFTs, and the plurality of discharge TFTs are turned off. A light-emitting device wherein current flows through a channel formation region of the plurality of discharge TFTs when the plurality of EL elements do not emit light.
【請求項14】1つの電源供給線に、複数のEL駆動用
TFTのソース領域と、複数の放電用TFTのドレイン
領域が接続されており、 前記複数のEL駆動用TFTのドレイン領域に複数のE
L素子の画素電極がそれぞれ接続されており、 前記複数の放電用TFTのソース領域には所定の電位が
与えられており、 前記複数のEL駆動用TFTのゲート電極と、前記複数
の放電用TFTのゲート電極は、それぞれが互いに接続
されており、 前記複数のEL駆動用TFTと前記複数の放電用TFT
は極性が異なっており、 前記複数のEL素子が発光しているときに、前記複数の
EL駆動用TFTのチャネル形成領域に電流が流れてお
り、かつ前記複数の放電用TFTはオフになっており、 前記複数のEL素子が発光していないときに、前記複数
の放電用TFTのチャネル形成領域に電流が流れてお
り、 前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流が、ソース領域からドレイン領域に流れている場
合、前記複数の放電用TFTのチャネル形成領域に流れ
る電流は、ドレイン領域からソース領域に流れており、
前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流が、ドレイン領域からソース領域に流れている場
合、前記複数の放電用TFTのチャネル形成領域に流れ
る電流は、ソース領域からドレイン領域に流れているこ
とを特徴とする発光装置。
14. A plurality of EL driving TFT source regions and a plurality of discharging TFT drain regions are connected to one power supply line, and a plurality of EL driving TFT drain regions are connected to the plurality of EL driving TFT drain regions. E
The pixel electrodes of the L element are connected to each other, a predetermined potential is applied to the source regions of the plurality of discharge TFTs, the gate electrodes of the plurality of EL driving TFTs, and the plurality of discharge TFTs. The plurality of EL driving TFTs and the plurality of discharging TFTs are connected to each other.
Have different polarities. When the plurality of EL elements emit light, a current flows in the channel forming region of the plurality of EL driving TFTs, and the plurality of discharge TFTs are turned off. When the plurality of EL elements do not emit light, a current flows through the channel forming regions of the plurality of discharge TFTs, and a current flows through the channel forming regions of the plurality of EL driving TFTs. When the current flows from the drain region to the drain region, the current flowing to the channel forming region of the plurality of discharge TFTs flows from the drain region to the source region,
When the current flowing in the channel forming regions of the plurality of EL driving TFTs flows from the drain region to the source region, the current flowing in the channel forming regions of the plurality of discharging TFTs flows from the source region to the drain region. A light-emitting device, characterized in that:
【請求項15】1つの電源供給線に、複数のEL駆動用
TFTのソース領域と、複数の放電用TFTのドレイン
領域が接続されており、 前記複数のEL駆動用TFTのドレイン領域に複数のE
L素子の画素電極がそれぞれ接続されており、 前記複数の放電用TFTのソース領域には所定の電位が
与えられており、 前記複数のEL駆動用TFTのゲート電極と、前記複数
の放電用TFTのゲート電極は、それぞれが互いに接続
されており、 前記複数のEL駆動用TFTと前記複数の放電用TFT
は極性が異なっており、 前記複数のEL素子が発光しているときに、前記複数の
EL駆動用TFTのチャネル形成領域に電流が流れてお
り、かつ前記複数の放電用TFTはオフになっており、 前記複数のEL素子が発光していないときに、前記複数
の放電用TFTのチャネル形成領域に電流が流れてお
り、 前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流が、ソース領域からドレイン領域に流れている場
合、前記複数の放電用TFTのチャネル形成領域に流れ
る電流は、ドレイン領域からソース領域に流れており、
前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流が、ドレイン領域からソース領域に流れている場
合、前記複数の放電用TFTのチャネル形成領域に流れ
る電流は、ソース領域からドレイン領域に流れており、 前記複数のEL駆動用TFTのチャネル形成領域に流れ
る電流と、前記複数の放電用TFTのチャネル形成領域
に流れる電流とは大きさが同じであることを特徴とする
発光装置。
15. A plurality of EL driving TFT source regions and a plurality of discharging TFT drain regions are connected to one power supply line, and a plurality of EL driving TFT drain regions are connected to the plurality of EL driving TFT drain regions. E
The pixel electrodes of the L element are connected to each other, a predetermined potential is applied to the source regions of the plurality of discharge TFTs, the gate electrodes of the plurality of EL driving TFTs, and the plurality of discharge TFTs. The plurality of EL driving TFTs and the plurality of discharging TFTs are connected to each other.
Have different polarities. When the plurality of EL elements emit light, a current flows in the channel forming region of the plurality of EL driving TFTs, and the plurality of discharge TFTs are turned off. When the plurality of EL elements do not emit light, a current flows through the channel forming regions of the plurality of discharge TFTs, and a current flows through the channel forming regions of the plurality of EL driving TFTs. When the current flows from the drain region to the drain region, the current flowing to the channel forming region of the plurality of discharge TFTs flows from the drain region to the source region,
When the current flowing in the channel forming regions of the plurality of EL driving TFTs flows from the drain region to the source region, the current flowing in the channel forming regions of the plurality of discharging TFTs flows from the source region to the drain region. And a current flowing in the channel forming regions of the plurality of EL driving TFTs and a current flowing in the channel forming regions of the plurality of discharging TFTs are equal in magnitude.
【請求項16】請求項8乃至請求項15のいずれか1項
において、前記複数のEL駆動用TFTのゲート電極及
び前記複数の放電用TFTのゲート電極にデジタルビデ
オ信号が入力されることで、前記複数のEL駆動用TF
T及び前記複数の放電用TFTのスイッチングが制御さ
れることを特徴とする発光装置。
16. A digital video signal according to claim 8, wherein a digital video signal is inputted to a gate electrode of said plurality of EL driving TFTs and a gate electrode of said plurality of discharge TFTs. The plurality of EL driving TFs
A light emitting device, wherein switching of T and the plurality of discharge TFTs is controlled.
【請求項17】請求項16において、前記デジタルビデ
オ信号は、複数のスイッチング用TFTのそれぞれを介
して、前記複数のEL駆動用TFTのゲート電極及び前
記複数の放電用TFTのゲート電極に入力されることを
特徴とする発光装置。
17. The digital video signal according to claim 16, wherein the digital video signal is input to a gate electrode of the plurality of EL driving TFTs and a gate electrode of the plurality of discharge TFTs via each of a plurality of switching TFTs. A light-emitting device, characterized in that:
【請求項18】請求項17において、前記複数の放電用
TFTのソース領域またはドレイン領域のうちの前記電
源供給線に接続されていない方と、前記複数のスイッチ
ング用TFTのゲート電極とは一対一で接続されること
を特徴とする発光装置。
18. The switching TFT according to claim 17, wherein one of a source region or a drain region of the plurality of discharge TFTs which is not connected to the power supply line and a gate electrode of the plurality of switching TFTs are one-to-one. A light emitting device characterized by being connected by:
【請求項19】請求項16において、前記複数の放電用
TFTのソース領域またはドレイン領域のうちの前記電
源供給線に接続されていない方と、前記複数のスイッチ
ング用TFTのゲート電極とは一対一で接続されてお
り、前記複数のスイッチング用TFTを介して、前記デ
ジタルビデオ信号が、対応する前記複数の放電用TFT
のゲート電極にそれぞれ入力されることを特徴とする発
光装置。
19. The device according to claim 16, wherein one of a source region or a drain region of the plurality of discharge TFTs that is not connected to the power supply line and a gate electrode of the plurality of switching TFTs have a one-to-one correspondence. The digital video signal is connected to the plurality of discharge TFTs via the plurality of switching TFTs.
A light emitting device characterized in that the light is input to each of the gate electrodes.
【請求項20】請求項18または請求項19において、
前記複数のスイッチング用TFTと前記複数の放電用T
FTの極性が同じであることを特徴とする発光装置。
20. The method according to claim 18, wherein
The plurality of switching TFTs and the plurality of discharge TFTs
A light emitting device having the same FT polarity.
【請求項21】請求項4乃至請求項17のいずれか1項
において、前記複数の放電用TFTのソース領域または
ドレイン領域のうちの前記電源供給線に接続されていな
い方と、前記複数のEL素子の対向電極とがそれぞれ接
続されていることを特徴とする発光装置。
21. The plurality of ELs according to claim 4, wherein one of the source region or the drain region of the plurality of discharge TFTs which is not connected to the power supply line and the plurality of ELs. A light-emitting device, wherein opposing electrodes of the element are connected to each other.
【請求項22】請求項17において、前記複数の放電用
TFTのソース領域またはドレイン領域のうちの前記電
源供給線に接続されていない方と、前記複数のスイッチ
ング用TFTのゲート電極とが、第1の電流制御素子を
介してそれぞれ接続されていることを特徴とする発光装
置。
22. The switching TFT according to claim 17, wherein one of a source region or a drain region of the plurality of discharge TFTs that is not connected to the power supply line and a gate electrode of the plurality of switching TFTs are connected to each other. A light-emitting device, wherein the light-emitting devices are connected to each other via one current control element.
【請求項23】請求項22において、前記複数のスイッ
チング用TFTと前記複数の放電用TFTの極性が同じ
であることを特徴とする発光装置。
23. A light emitting device according to claim 22, wherein said plurality of switching TFTs and said plurality of discharge TFTs have the same polarity.
【請求項24】請求項4乃至請求項17のいずれか1項
において、前記複数の放電用TFTのソース領域または
ドレイン領域のうちの前記電源供給線に接続されていな
い方と、前記EL素子の対向電極とが第1の電流制御素
子を介してそれぞれ接続されていることを特徴とする発
光装置。
24. The device according to claim 4, wherein a source region or a drain region of the plurality of discharge TFTs that is not connected to the power supply line is connected to the plurality of discharge TFTs. A light-emitting device, wherein the light-emitting device is connected to the counter electrode via a first current control element.
【請求項25】請求項4乃至請求項17のいずれか1項
において、前記複数の放電用TFTのソース領域に第1
の電流制御素子が接続されており、前記複数の放電用T
FTのソース領域には前記第1の電流制御素子を介して
所定の電位が与えられていることを特徴とする発光装
置。
25. The method according to claim 4, wherein a first region is provided in a source region of the plurality of discharge TFTs.
Are connected, and the plurality of discharge T
A light-emitting device, wherein a predetermined potential is applied to the source region of the FT via the first current control element.
【請求項26】請求項22乃至請求項25のいずれか1
項において、前記第1の電流制御素子は抵抗、ダイオー
ドまたはTFTであることを特徴とする発光装置。
26. One of claims 22 to 25.
3. The light emitting device according to claim 1, wherein the first current control element is a resistor, a diode, or a TFT.
【請求項27】請求項4乃至請求項26のいずれか1項
において、前記複数の放電用TFTのドレイン領域は、
第2の電流制御素子を介して前記電源供給線に接続され
ていることを特徴とする発光装置。
27. The drain region of the plurality of discharge TFTs according to claim 4, wherein:
The light emitting device is connected to the power supply line via a second current control element.
【請求項28】請求項27において、前記第2の電流制
御素子は抵抗、ダイオードまたはTFTであることを特
徴とする発光装置。
28. A light emitting device according to claim 27, wherein said second current control element is a resistor, a diode or a TFT.
【請求項29】請求項4乃至請求項28のいずれか1項
において、前記複数のEL駆動用TFTのソース領域ま
たはドレイン領域と接続されている電源供給線の位置に
よって、前記複数のEL駆動用TFTのソース領域また
はドレイン領域の前記電源供給線とは接続されていない
方とそれぞれ接続されている前記複数のEL素子の発光
する期間を調整することを特徴とする発光装置。
29. The plurality of EL driving TFTs according to claim 4, wherein a position of a power supply line connected to a source region or a drain region of the plurality of EL driving TFTs is determined. A light emitting device, wherein a light emitting period of the plurality of EL elements respectively connected to a source region or a drain region of a TFT which is not connected to the power supply line is adjusted.
【請求項30】請求項1乃至請求項29のいずれか1項
において、前記発光装置を有することを特徴とする電子
機器。
30. An electronic apparatus according to claim 1, comprising the light emitting device.
JP2001337229A 2000-11-07 2001-11-02 LIGHT EMITTING DEVICE, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE Expired - Lifetime JP4101863B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001337229A JP4101863B2 (en) 2000-11-07 2001-11-02 LIGHT EMITTING DEVICE, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000339752 2000-11-07
JP2000-339752 2000-11-07
JP2001337229A JP4101863B2 (en) 2000-11-07 2001-11-02 LIGHT EMITTING DEVICE, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE

Publications (3)

Publication Number Publication Date
JP2002221937A true JP2002221937A (en) 2002-08-09
JP2002221937A5 JP2002221937A5 (en) 2005-07-07
JP4101863B2 JP4101863B2 (en) 2008-06-18

Family

ID=26603551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001337229A Expired - Lifetime JP4101863B2 (en) 2000-11-07 2001-11-02 LIGHT EMITTING DEVICE, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE

Country Status (1)

Country Link
JP (1) JP4101863B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004264793A (en) * 2003-01-10 2004-09-24 Kodak Kk Organic el display device
JP2005157123A (en) * 2003-11-27 2005-06-16 Dainippon Printing Co Ltd Organic el display device
KR100517664B1 (en) * 2002-08-30 2005-09-28 인더스트리얼 테크놀로지 리써치 인스티튜트 Active matrix led pixel driving circuit
JP2006235614A (en) * 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd Driving method of display device
US8405584B2 (en) 2005-09-05 2013-03-26 Au Optronics Corp. Display and thin-film-transistor discharge method therefor
JP2015163963A (en) * 2004-04-28 2015-09-10 株式会社半導体エネルギー研究所 Display device and electronic apparatus
JP2021184495A (en) * 2006-06-02 2021-12-02 株式会社半導体エネルギー研究所 Light-emitting element, light-emitting module, lighting device and electronic apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0854835A (en) * 1994-08-09 1996-02-27 Nec Corp Drive circuit for active matrix type current controlling light emitting element
JP2000163015A (en) * 1998-11-25 2000-06-16 Lucent Technol Inc Display device with systematic smart pixel
JP2000235370A (en) * 1999-02-16 2000-08-29 Nec Corp Drive assembly for organic electroluminescent element
JP2002152565A (en) * 2000-11-06 2002-05-24 Canon Inc Constant current supply device, solid-state image pickup device, image pickup system, and light-emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0854835A (en) * 1994-08-09 1996-02-27 Nec Corp Drive circuit for active matrix type current controlling light emitting element
JP2000163015A (en) * 1998-11-25 2000-06-16 Lucent Technol Inc Display device with systematic smart pixel
JP2000235370A (en) * 1999-02-16 2000-08-29 Nec Corp Drive assembly for organic electroluminescent element
JP2002152565A (en) * 2000-11-06 2002-05-24 Canon Inc Constant current supply device, solid-state image pickup device, image pickup system, and light-emitting device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100517664B1 (en) * 2002-08-30 2005-09-28 인더스트리얼 테크놀로지 리써치 인스티튜트 Active matrix led pixel driving circuit
JP2004264793A (en) * 2003-01-10 2004-09-24 Kodak Kk Organic el display device
JP2005157123A (en) * 2003-11-27 2005-06-16 Dainippon Printing Co Ltd Organic el display device
JP2015163963A (en) * 2004-04-28 2015-09-10 株式会社半導体エネルギー研究所 Display device and electronic apparatus
JP2016128917A (en) * 2004-04-28 2016-07-14 株式会社半導体エネルギー研究所 Display device and electronic apparatus
US9997099B2 (en) 2004-04-28 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2006235614A (en) * 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd Driving method of display device
US8405584B2 (en) 2005-09-05 2013-03-26 Au Optronics Corp. Display and thin-film-transistor discharge method therefor
JP2021184495A (en) * 2006-06-02 2021-12-02 株式会社半導体エネルギー研究所 Light-emitting element, light-emitting module, lighting device and electronic apparatus
US11631826B2 (en) 2006-06-02 2023-04-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and electronic device

Also Published As

Publication number Publication date
JP4101863B2 (en) 2008-06-18

Similar Documents

Publication Publication Date Title
US8711065B2 (en) Light emitting device and electronic device
KR100806234B1 (en) Display device
US6989805B2 (en) Light emitting device
US6809482B2 (en) Light emitting device and method of driving the same
JP4364727B2 (en) Driving method of light emitting device
EP1227466B1 (en) Light emitting device
JP4155389B2 (en) LIGHT EMITTING DEVICE, ITS DRIVE METHOD, AND ELECTRONIC DEVICE
US20010048106A1 (en) Electronic device and method of driving the same
JP2002251166A (en) Light emission device and electronic equipment
JP2012027479A (en) Light-emitting device and electronic apparatus
JP2002333862A (en) Light emission device and electronic equipment
JP2013029843A (en) Semiconductor device, display device, and electronic equipment
JP2001343911A (en) Electronic device
JP2002040990A (en) Electronic device and method for driving device therefor
JP2002014653A (en) Electronic device and its driving method
JP2002032057A (en) Light emitting device and driving method therefor
JP2002202755A (en) Light-emitting device and its drive method
JP4101863B2 (en) LIGHT EMITTING DEVICE, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE
JP5639988B2 (en) Light emitting device
JP2004302485A (en) Display device
JP2007179066A (en) Display device and electronic equipment
JP4932209B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080320

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4101863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term