JP5072218B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP5072218B2 JP5072218B2 JP2005338064A JP2005338064A JP5072218B2 JP 5072218 B2 JP5072218 B2 JP 5072218B2 JP 2005338064 A JP2005338064 A JP 2005338064A JP 2005338064 A JP2005338064 A JP 2005338064A JP 5072218 B2 JP5072218 B2 JP 5072218B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- transistor
- potential
- electrode
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 71
- 239000010408 film Substances 0.000 description 42
- 239000000758 substrate Substances 0.000 description 41
- 238000000034 method Methods 0.000 description 35
- 239000010410 layer Substances 0.000 description 33
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 31
- 239000004065 semiconductor Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 15
- 239000003566 sealing material Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 239000002585 base Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 125000001424 substituent group Chemical group 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- -1 Li and Cs Chemical class 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 2
- 150000001342 alkaline earth metals Chemical class 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- WPYMKLBDIGXBTP-UHFFFAOYSA-N benzoic acid Chemical compound OC(=O)C1=CC=CC=C1 WPYMKLBDIGXBTP-UHFFFAOYSA-N 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000005711 Benzoic acid Substances 0.000 description 1
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 235000010233 benzoic acid Nutrition 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- CFBGXYDUODCMNS-UHFFFAOYSA-N cyclobutene Chemical compound C1CC=C1 CFBGXYDUODCMNS-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000003230 hygroscopic agent Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- Y02B20/343—
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
本発明はアクティブマトリクス型の表示装置及びその駆動方法に関する。本発明は特に、薄膜トランジスタ(以下、TFTと表記する)等のスイッチング素子と発光素子とを画素毎に有する表示装置及びその駆動方法に関する。また、表示装置及びその駆動方法を用いた電子機器に関する。 The present invention relates to an active matrix display device and a driving method thereof. The present invention particularly relates to a display device having a switching element such as a thin film transistor (hereinafter referred to as TFT) and a light emitting element for each pixel, and a driving method thereof. The present invention also relates to an electronic device using the display device and a driving method thereof.
近年、TFTを形成する技術が大幅に進歩し、アクティブマトリクス型の表示装置への応用開発が進められている。特に、活性層としてポリシリコン膜を用いたTFTは、従来のアモルファスシリコン膜を用いたTFTよりも電界効果移動度(モビリティともいう)が高いので、高速動作が可能である。そのため、画素が形成された基板と同一の基板上にTFTを用いて形成した駆動回路によって、画素の制御を行うことが可能となっている。画素が形成された基板と同一基板上にTFTによって形成された様々な回路を有する表示装置では、製造のコストの低減、小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。 In recent years, the technology for forming TFTs has greatly advanced, and application development to active matrix display devices has been promoted. In particular, a TFT using a polysilicon film as an active layer has higher field effect mobility (also referred to as mobility) than a TFT using a conventional amorphous silicon film, and thus can operate at high speed. Therefore, the pixel can be controlled by a driver circuit formed using a TFT over the same substrate on which the pixel is formed. In a display device having various circuits formed of TFTs on the same substrate as a substrate on which pixels are formed, various advantages such as a reduction in manufacturing cost, a reduction in size, an increase in yield, and a reduction in throughput can be obtained.
表示装置の各画素が有する表示素子として、発光素子であるエレクトロルミネッセンス素子(以下、EL素子と表記する)を有したアクティブマトリクス型のEL表示装置の研究が活発化している。EL表示装置は有機ELディスプレイ(OELD:Organic EL Display)又は有機ライトエミッティングダイオード(OLED:Organic Light Emitting Diode)とも呼ばれている。 As a display element included in each pixel of the display device, research on an active matrix EL display device having an electroluminescence element (hereinafter referred to as an EL element) which is a light emitting element has been activated. The EL display device is also called an organic EL display (OELD) or an organic light emitting diode (OLED).
一般に、EL素子に流れる電流値とEL素子の発光輝度とは比例関係にあるため、EL素子を表示素子として用いたEL表示装置では、電流値で輝度を制御する。そのため、EL表示装置では、電圧値で輝度を制御する液晶表示装置とは異なる画素構成が提案されている(特許文献1参照)。
また、特許文献1に記載されているEL表示装置の各画素に映像信号を入力する駆動回路が提案されている(特許文献2参照)。
上記特許文献1に記載の発明では、映像信号として階調に比例した電流値の電流を各画素に入力し、各画素のEL素子に流れる電流値を決める駆動方法を用いている。しかし、この駆動方法では、上記特許文献2で示されるように、画素に映像信号を入力する駆動回路は、アナログの電流値の電流を出力するために、多数の電流源を有する構成とする必要がある。そのため、駆動回路の構成が複雑となる。また、画素への映像信号の入力は、黒に近い中間階調の映像信号の入力が不完全になりやすく、中間階調の表示品位が低下する。また、EL素子の電流値を制御するために、EL素子と直列接続されたTFTを飽和領域で動作させるため、EL表示装置の消費電力が高くなり、発熱も大きい。
In the invention described in
本発明では上記欠点を解決し、画素に映像信号を入力する駆動回路の構成が簡略で、しかも中間階調の表示品位の高く、消費電力の低い、表示装置及びその駆動方法を提供することを目的とする。 The present invention solves the above-described drawbacks, and provides a display device and a driving method thereof in which the configuration of a driving circuit for inputting a video signal to a pixel is simple, the display quality of intermediate gradation is high, and the power consumption is low. Objective.
本発明は、複数の画素と、複数の画素それぞれに、一対の電極に狭持された発光素子と、一対の電極の間に電圧を保持する容量素子とを有し、発光素子の一対の電極のうち一方は容量素子の他方の電極に接続され、発光素子の一方の電極に発光素子のしきい値電圧Vth以上の電圧を印加する。そして、発光素子の一方の電極と容量素子の他方の電極が接続されたノードの電位はしきい値電圧Vthと等しくなった状態となり、容量素子に発光素子のしきい値電圧Vthに対応した電圧が保持される。さらに、容量素子の一方の電極の電位を変化させることで、発光素子の一方の電極の電位はしきい値電圧Vthと容量素子の電位の変化量Vgを総和した電位となり、発光素子を発光させることを特徴としている。例えば、容量素子の一方の電極の電位を上昇させることによって、容量素子の一方の電極の電位が上昇した分だけ容量素子の他方の電極の電位、及び発光素子の一方の電極の電位を上昇させる。こうして、発光素子を発光させる。 The present invention includes a plurality of pixels, a light emitting element sandwiched between a pair of electrodes in each of the plurality of pixels, and a capacitor element that holds a voltage between the pair of electrodes, and the pair of electrodes of the light emitting element One of them is connected to the other electrode of the capacitor, and a voltage equal to or higher than the threshold voltage Vth of the light emitting element is applied to one electrode of the light emitting element. Then, the potential of the node where one electrode of the light emitting element and the other electrode of the capacitor element are connected is equal to the threshold voltage Vth, and the voltage corresponding to the threshold voltage Vth of the light emitting element is applied to the capacitor element. Is retained. Further, by changing the potential of one electrode of the capacitor, the potential of one electrode of the light emitting element becomes the sum of the threshold voltage Vth and the change amount Vg of the potential of the capacitor, and the light emitting element emits light. It is characterized by that. For example, by increasing the potential of one electrode of the capacitor, the potential of the other electrode of the capacitor and the potential of one electrode of the light-emitting element are increased by the increase in the potential of one electrode of the capacitor. . Thus, the light emitting element emits light.
つまり、本発明の構成は、複数の画素を有し、複数の画素は、それぞれ、一対の電極に狭持された発光素子と、一対の電極の間に電圧を保持する容量素子とを有し、発光素子の一方の電極は容量素子の他方の電極に接続され、発光素子の一方の電極に発光素子のしきい値電圧Vth以上の電圧を印加し、容量素子の一方の電極の電位を変化させて、発光素子の一方の電極の電位を変化させることで発光素子を発光させることを特徴としている。 In other words, the structure of the present invention includes a plurality of pixels, and each of the plurality of pixels includes a light-emitting element sandwiched between a pair of electrodes and a capacitor element that holds a voltage between the pair of electrodes. One electrode of the light emitting element is connected to the other electrode of the capacitor element, and a voltage equal to or higher than the threshold voltage Vth of the light emitting element is applied to one electrode of the light emitting element to change the potential of one electrode of the capacitor element. The light emitting element emits light by changing the potential of one electrode of the light emitting element.
上記構成は、容量素子と発光素子とで容量分割した電圧を考慮しない場合に適応できる。なお、容量分割した電圧を考慮する場合は、上記構成について、発光素子の一方の電極と容量素子の他方の電極が接続されたノードの電位(すなわち発光素子の一方の電極)において、容量素子の一方の電極における電位の変化量Vgは、容量素子と発光素子とで容量分割した電圧分上昇させることになる。つまり、発光素子の一方の電極の電位は(容量素子の容量C/(容量素子の容量C+発光素子の容量Cel))×(容量素子の一方の電極における電位の変化量Vg)+しきい値電圧Vthとなる。 The above-described configuration can be applied when the voltage divided by the capacitive element and the light emitting element is not considered. Note that in the case of considering the capacitance-divided voltage, in the above structure, at the potential of the node where one electrode of the light-emitting element and the other electrode of the capacitor are connected (that is, one electrode of the light-emitting element), The potential change amount Vg at one electrode is increased by the voltage divided by the capacitive element and the light emitting element. That is, the potential of one electrode of the light-emitting element is (capacitance element capacitance C / (capacitance element capacitance C + light-emitting element capacitance Cel)) × (potential change Vg at one electrode of the capacitance element) + threshold value. The voltage becomes Vth.
発光素子のしきい値電圧Vthとは、発光素子に電流が流れて、発光し始めるときに発光素子に印加される電圧のことである。つまり、発光素子は、しきい値電圧Vth以上の電圧を印加されると発光する。 The threshold voltage Vth of the light emitting element is a voltage applied to the light emitting element when current starts to flow through the light emitting element. That is, the light emitting element emits light when a voltage equal to or higher than the threshold voltage Vth is applied.
容量素子の一方の電極の電位(電位の変化量Vg)を制御して発光素子の輝度を制御し、表示部の階調を表現しても良い。また、デジタル時間階調のように、各画素の発光素子が発光している時間を制御して発光素子の輝度を制御し、表示部の階調を表現してもよい。 The luminance of the light-emitting element may be controlled by controlling the potential of one electrode of the capacitor (the potential change amount Vg) to express the gray level of the display portion. Further, like the digital time gradation, the luminance of the light emitting element may be controlled by controlling the time during which the light emitting element of each pixel emits light, thereby expressing the gradation of the display portion.
上記駆動方法で表示を行う表示装置の構成について、以下に説明する。 A structure of a display device that performs display by the above driving method will be described below.
(第1の構成)
本発明は、第1の配線と、第2の配線と、第3の配線と、複数の画素とを有し、複数の画素それぞれは、スイッチング素子と、一対の電極を有する容量素子と、一対の電極を有する発光素子とを有し、容量素子の一方の電極は第1の配線に接続され、容量素子の他方の電極は発光素子の一方の電極、及びON状態となったスイッチング素子を介して第2の配線と接続され、スイッチング素子のON状態またはOFF状態は、第3の配線に入力される信号によって制御されることを特徴とする表示装置である。
(First configuration)
The present invention includes a first wiring, a second wiring, a third wiring, and a plurality of pixels. Each of the plurality of pixels includes a switching element, a capacitor having a pair of electrodes, and a pair. And one electrode of the capacitor element is connected to the first wiring, and the other electrode of the capacitor element is connected to one electrode of the light emitting element and the switching element in the ON state. The display device is connected to the second wiring, and an ON state or an OFF state of the switching element is controlled by a signal input to the third wiring.
なお、上記構成において、発光素子の他方の電極には、所定の電位が与えられている。 Note that in the above structure, a predetermined potential is applied to the other electrode of the light-emitting element.
(第2の構成)
本発明は、第1の配線と、第2の配線と、第3の配線と、第4の配線と、第5の配線と、複数の画素とを有し、複数の画素それぞれは、第1のスイッチング素子、第2のスイッチング素子、第3のスイッチング素子、一対の電極を有する第1の容量素子、一対の電極を有する第2の容量素子、一対の電極を有する発光素子とを有し、第1の容量素子の一方の電極は第1の配線と接続され、第1の容量素子の他方の電極は、発光素子の一方の電極、及びON状態となった第1のスイッチング素子とON状態となった第2のスイッチング素子とを順に介して第3の配線と接続され、第2のスイッチング素子のON状態またはOFF状態を制御する電極は第2の容量素子の一方の電極、及びON状態となった第3のスイッチング素子を介して第4の配線に接続され、第1のスイッチング素子のON状態またはOFF状態は、第2の配線に入力される信号によって制御され、第3のスイッチング素子のON状態またはOFF状態は、第5の配線に入力される信号によって制御されることを特徴とする表示装置である。
(Second configuration)
The present invention includes a first wiring, a second wiring, a third wiring, a fourth wiring, a fifth wiring, and a plurality of pixels. A switching element, a second switching element, a third switching element, a first capacitor element having a pair of electrodes, a second capacitor element having a pair of electrodes, and a light emitting element having a pair of electrodes, One electrode of the first capacitor element is connected to the first wiring, and the other electrode of the first capacitor element is one electrode of the light emitting element and the first switching element in the ON state and the ON state. The second switching element is connected to the third wiring through the second switching element in order, and the electrode for controlling the ON state or the OFF state of the second switching element is one electrode of the second capacitor element and the ON state. The fourth switching element via the third switching element The ON state or OFF state of the first switching element is controlled by a signal input to the second wiring, and the ON state or OFF state of the third switching element is input to the fifth wiring. The display device is controlled by a signal to be transmitted.
なお、上記構成において、発光素子の他方の電極には、所定の電位が与えられる構成とすることができる。 Note that in the above structure, a predetermined potential can be applied to the other electrode of the light-emitting element.
また、第2の容量素子の他方の電極は、第2のスイッチング素子の動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。 Further, the other electrode of the second capacitor element may be connected anywhere as long as it is kept at a constant potential during the operation of the second switching element. For example, it may be connected to the other electrode of the light emitting element, or may be connected to other wiring.
(第3の構成)
上記第1の構成のスイッチング素子として、トランジスタを用いることができる。スイッチング素子として、トランジスタを用いた場合の構成について説明する。
(Third configuration)
A transistor can be used as the switching element having the first structure. A configuration in which a transistor is used as the switching element will be described.
本発明は、第1の配線と、第2の配線と、第3の配線と、複数の画素とを有し、複数の画素それぞれは、トランジスタと、一対の電極を有する容量素子と、一対の電極を有する発光素子とを有し、容量素子の一方の電極は第1の配線に接続され、容量素子の他方の電極は発光素子の一方の電極、及びトランジスタのソースとドレインのうち一方と接続され、トランジスタのソースとドレインのうち他方は第2の配線と接続され、トランジスタのゲートは第3の配線と接続されることを特徴とする表示装置である。 The present invention includes a first wiring, a second wiring, a third wiring, and a plurality of pixels. Each of the plurality of pixels includes a transistor, a capacitor having a pair of electrodes, and a pair of pixels. And one electrode of the capacitor is connected to the first wiring, and the other electrode of the capacitor is connected to one electrode of the light-emitting element and one of a source and a drain of the transistor The other of the source and the drain of the transistor is connected to the second wiring, and the gate of the transistor is connected to the third wiring.
なお、上記構成において、発光素子の他方の電極には、所定の電位が与えられる構成とすることができる。 Note that in the above structure, a predetermined potential can be applied to the other electrode of the light-emitting element.
(第4の構成)
上記第2の構成のスイッチング素子として、トランジスタを用いることができる。スイッチング素子として、トランジスタを用いた場合の構成について説明する。
(Fourth configuration)
A transistor can be used as the switching element of the second configuration. A configuration in which a transistor is used as the switching element will be described.
本発明は、第1の配線と、第2の配線と、第3の配線と、第4の配線と、第5の配線と、複数の画素とを有し、複数の画素それぞれは、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、一対の電極を有する第1の容量素子、一対の電極を有する第2の容量素子、一対の電極を有する発光素子とを有し、第1の容量素子の一方の電極は第1の配線と接続され、第1の容量素子の他方の電極は、前記第1のトランジスタのソースとドレインのうち一方、及び発光素子の一方の電極と接続され、第1のトランジスタのソースとドレインのうち他方は第2のトランジスタのソースとドレインのうち一方と接続され、第1のトランジスタのゲートは第2の配線と接続され、第2のトランジスタのソースとドレインのうち他方は第3の配線と接続され、第2のトランジスタのゲートは、第3のトランジスタのソースとドレインのうち一方、及び第2の容量素子の一方の電極に接続され、第3のトランジスタのソースとドレインのうち他方は第4の配線に接続され、第3のトランジスタのゲートは第5の配線と接続されることを特徴とする表示装置である。 The present invention includes a first wiring, a second wiring, a third wiring, a fourth wiring, a fifth wiring, and a plurality of pixels. A first capacitor having a pair of electrodes, a second capacitor having a pair of electrodes, and a light-emitting element having a pair of electrodes, One electrode of the capacitor element is connected to the first wiring, the other electrode of the first capacitor element is connected to one of the source and drain of the first transistor, and one electrode of the light emitting element, The other of the source and drain of the first transistor is connected to one of the source and drain of the second transistor, the gate of the first transistor is connected to the second wiring, and the source and drain of the second transistor. The other is the third The gate of the second transistor is connected to one of the source and drain of the third transistor and one electrode of the second capacitor, and the other of the source and drain of the third transistor is The display device is connected to the fourth wiring and the gate of the third transistor is connected to the fifth wiring.
なお、上記構成において、発光素子の他方の電極には、所定の電位が与えられる構成とすることができる。 Note that in the above structure, a predetermined potential can be applied to the other electrode of the light-emitting element.
また、第2の容量素子の他方の電極は、第2のトランジスタの動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。 Further, the other electrode of the second capacitor element may be connected anywhere as long as it is kept at a constant potential during the operation of the second transistor. For example, it may be connected to the other electrode of the light emitting element, or may be connected to other wiring.
なお、トランジスタのゲートとソース間にしきい値を超える電圧が印加され、ソースとドレイン間に電流が流れる状態になることをトランジスタがON状態になると呼ぶ。また、トランジスタのゲートとソース間にしきい値以下の電圧が印加され、ソースとドレイン間に電流が流れない状態になることをトランジスタがOFF状態になると呼ぶ。 Note that a state in which a voltage exceeding a threshold is applied between the gate and the source of the transistor and a current flows between the source and the drain is referred to as turning on the transistor. In addition, when a voltage equal to or lower than the threshold voltage is applied between the gate and the source of the transistor and no current flows between the source and the drain, the transistor is turned off.
本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明の構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(例えば、スイッチや、トランジスタ、ダイオード、容量等の素子)が配置されていてもよい。 In the present invention, being connected is synonymous with being electrically connected. Therefore, in the configuration of the present invention, in addition to a predetermined connection relationship, other elements (for example, elements such as a switch, a transistor, a diode, and a capacitor) that can be electrically connected may be disposed therebetween. .
第3の構成及び第4の構成では、スイッチング素子の一例としてトランジスタを用いた例を示したが、本発明はこれに限定されるものではない。スイッチング素子としては、電流の流れを制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いてもよい。 In the third configuration and the fourth configuration, an example in which a transistor is used as an example of the switching element is shown, but the present invention is not limited to this. The switching element may be an electrical switch or a mechanical switch as long as it can control the flow of current. As the switching element, a diode may be used, or a logic circuit combining a diode and a transistor may be used.
また、本発明において、スイッチング素子として適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いたTFT、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが形成される基板の種類に限定はなく、単結晶基板、SOI基板、石英基板、ガラス基板、樹脂基板などを自由に用いることができる。 In the present invention, there is no limitation on the type of transistor that can be used as a switching element, and a TFT, a semiconductor substrate, or an SOI substrate using a non-single-crystal semiconductor film typified by amorphous silicon or polycrystalline silicon is used. A MOS transistor, a junction transistor, a bipolar transistor, a transistor using an organic semiconductor or a carbon nanotube, and other transistors can be applied. There is no limitation on the type of the substrate over which the transistor is formed, and a single crystal substrate, an SOI substrate, a quartz substrate, a glass substrate, a resin substrate, or the like can be used freely.
トランジスタは単なるスイッチング素子として動作させるため、極性(導電型)は特に限定されず、N型トランジスタでもP型トランジスタでもどちらでもよい。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない特性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、チャネル形成領域とソースまたはドレイン領域との間に低濃度で導電型を付与する不純物元素が添加された領域(LDD領域という。)が設けられたトランジスタがある。 Since the transistor operates as a simple switching element, the polarity (conductivity type) is not particularly limited, and may be either an N-type transistor or a P-type transistor. However, in the case where it is desirable that the off-state current is small, it is desirable to use a transistor having characteristics with a small off-state current. As a transistor with low off-state current, there is a transistor in which a region to which an impurity element imparting a conductivity type is added at a low concentration (referred to as an LDD region) is provided between a channel formation region and a source or drain region.
また、トランジスタのソースの電位がドレインの電位よりも低電位側電源に近い値で動作する場合には、当該トランジスタはN型とするのが望ましい。反対に、トランジスタのソースの電位が高電位側電源に近い状態で動作する場合には、当該トランジスタはP型とするのが望ましい。このような構成とすることによって、トランジスタのゲートとソース間の電圧の絶対値を大きくできるので、当該トランジスタをスイッチとして動作させやすい。なお、N型トランジスタとP型トランジスタとの両方を用いて、CMOS型のトランジスタをスイッチング素子としてもよい。 In the case where the source potential of the transistor operates with a value closer to the power supply on the lower potential side than the drain potential, the transistor is preferably N-type. On the other hand, when the transistor operates in a state where the source potential is close to the high-potential side power supply, the transistor is preferably P-type. With such a structure, the absolute value of the voltage between the gate and the source of the transistor can be increased, so that the transistor can be easily operated as a switch. Note that a CMOS transistor may be used as a switching element by using both an N-type transistor and a P-type transistor.
本発明は、発光素子として、一対の電極間に流れる電流値と輝度が比例関係にある素子を用いた表示装置に適用することができる。例えば、発光素子としてEL素子や発光ダイオードを用いた表示装置に適用することができる。 The present invention can be applied to a display device using an element in which a luminance value and a luminance flowing between a pair of electrodes are in a proportional relationship as a light emitting element. For example, the present invention can be applied to a display device using an EL element or a light emitting diode as a light emitting element.
また、本発明の構成を用いた電子機器、携帯情報端末、及び表示モジュールも本発明の範疇に含めるものとする。 In addition, electronic devices, portable information terminals, and display modules using the configuration of the present invention are also included in the scope of the present invention.
本発明は、各画素において、発光素子のしきい値電圧に対応する電圧を容量素子に保持し、所定の電圧にしきい値電圧分だけ加算した電圧を発光素子に印加する。そのため、発光素子のしきい値電圧によらず発光素子を発光させることができる。こうして、画素間で発光素子のしきい値電圧がばらついても、また発光素子が劣化しても、その影響を受けずに、正しい階調が表示でき、高品質表示が可能な表示装置を提供することができる。 In the present invention, in each pixel, a voltage corresponding to the threshold voltage of the light emitting element is held in the capacitor element, and a voltage obtained by adding a threshold voltage to a predetermined voltage is applied to the light emitting element. Therefore, the light emitting element can emit light regardless of the threshold voltage of the light emitting element. In this way, a display device capable of displaying a correct gradation and displaying high quality without being affected by variations in threshold voltage of the light emitting element between pixels or deterioration of the light emitting element is provided. can do.
また、本発明は、映像信号として電圧を用いるので、画素に映像信号を入力する駆動回路の構成を簡略にすることができる。 In addition, since a voltage is used as a video signal in the present invention, the configuration of a drive circuit that inputs a video signal to a pixel can be simplified.
更に、本発明の第3の構成及び第4の構成において、画素毎に配置されたトランジスタは単なるスイッチング素子として機能するため、表示装置の消費電力を低減することができる。 Furthermore, in the third structure and the fourth structure of the present invention, the transistor arranged for each pixel functions as a mere switching element, so that power consumption of the display device can be reduced.
本発明の実施の形態について図面を用いて説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施の形態の記載内容に限定して解釈されるものではない。 Embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.
(実施の形態1)
[課題を解決するための手段]において説明した第3の構成の表示装置について、画素の構成を図1を用いて説明する。
(Embodiment 1)
The structure of the pixel in the display device having the third structure described in [Means for Solving the Problems] is described with reference to FIG.
図1において、画素はそれぞれ、容量素子101、発光素子102、TFT103を有し、104はソース信号線、105はゲート信号線、106は発光制御線、107はノードVmを示し、108は発光素子102の一対の電極のうちの他方を示す。
In FIG. 1, each pixel has a
容量素子101の一方の電極は発光制御線106に接続され、容量素子101の他方の電極は発光素子102の一方の電極、及びTFT103のソースとドレインのうち一方と接続され、TFT103のソースとドレインのうち他方はソース信号線104に接続され、TFT103のゲートはゲート信号線105に接続されている。
One electrode of the
容量素子101の他方の電極と発光素子102の一方の電極との接続点をノードVm107とする。
A connection point between the other electrode of the
図1の画素の駆動方法について、図2のタイミングチャートを用いて説明する。 A driving method of the pixel in FIG. 1 will be described with reference to a timing chart in FIG.
容量素子101に発光素子102のしきい値電圧を保持する方法について説明する。発光素子102のしきい値電圧は、図2においてVthで示す。図2にT1で示すData書き込み期間において、TFT103をON状態にさせ、ソース信号線104に与えられた電位をノードVm107に入力する。ここで、ソース信号線104に与えられる電位は、発光素子102の他方の電極108の電位との電位差が、発光素子102のしきい値電圧以上となるように定めれば良い。ソース信号線104に与えられる電位を図2においてVdataで示す。発光素子102の他方の電極108の電位を図2においてVoで示す。さらに、容量素子101の容量値を図2においてC101で示し、発光素子102の容量値を図2においてCelで示す。こうして、容量素子101には、ソース信号線104の電位と発光制御線106の電位との電位差に相当する電圧が保持される。次いで、図2にT2で示す発光素子しきい値電圧取得期間で、TFT103をOFF状態にすると、ノードVm107の電位は減少する。ノードVm107の電位の減少は、ノードVm107の電位と発光素子102の他方の電極108の電位との電位差が発光素子102のしきい値電圧に等しくなるまで続く。こうして、ノードVm107の電位は、発光素子102のしきい値電圧Vthに対応した値となる。
A method for holding the threshold voltage of the light-emitting
次に、図2にT3示す表示期間で、容量素子101に接続されている発光制御線106の電位をVgだけ上昇させる。こうして、容量素子101の他方の電極の電位、すなわちノードVm107の電位を発光制御線106の上昇した電圧Vgにおいて、容量素子101と発光素子102とで容量分割した電圧分上昇させる。つまり、(C101/(C101+Cel))×Vg分上昇する。ここで図2にT2で示す発光素子しきい値電圧取得期間において、ノードVm107の電位と発光素子102の他方の電極108の電位との電位差は、発光素子102のしきい値電圧となっている。そのため、表示期間T3において発光制御線106の電位をVgだけ上昇させると、ノードVm107の電位と発光素子102の他方の電極108の電位との電位差は、発光制御線106の上昇した電圧Vgにおいて容量素子101と発光素子102とで容量分割した電圧分と、発光素子102のしきい値電圧との和((C101/(C101+Cel))×Vg+Vth)となる。これにより、発光素子102には、発光素子102のしきい値電圧を補正した電圧を印加することができ、発光素子102を発光状態とすることができる。
Next, in the display period indicated by T3 in FIG. 2, the potential of the light
ここで、階調の表現方法について説明する。本発明の表示装置は、アナログ電圧階調方式やデジタル時間階調方式で階調を表現することができる。アナログ電圧階調方式では、図2のVgの値をアナログで変化させることによって階調を表現する。デジタル時間階調方式では、1フレームを複数の発光時間が異なる(発光時間が同じでもよい)サブフレームに分割し、サブフレーム毎に発光素子102の発光状態または非発光状態を選択する。そして、1フレームあたりで発光状態が選択された時間を制御することによって階調を表現する。
Here, a gradation expression method will be described. The display device of the present invention can express gradation by an analog voltage gradation method or a digital time gradation method. In the analog voltage gradation method, gradation is expressed by changing the value of Vg in FIG. 2 in an analog manner. In the digital time gray scale method, one frame is divided into a plurality of subframes having different light emission times (the light emission times may be the same), and the light emitting state or the non-light emitting state of the
上記ではアナログ電圧階調方式とデジタル時間階調方式を説明したが、別の方式でも階調を表現できる。1フレームを、複数の図2のVgが異なる(Vgが同じでもよい)サブフレームに分割し、サブフレーム毎に発光素子102の発光状態または非発光状態を選択する。そして、1フレームあたりの発光素子102に供給される電荷の総和を制御することによって階調を表現する。
Although the analog voltage gray scale method and the digital time gray scale method have been described above, the gray scale can be expressed by another method. One frame is divided into a plurality of subframes having different Vg's in FIG. 2 (Vg may be the same), and the light emitting state or the non-light emitting state of the
デジタル時間階調方式では、表示する階調にかかわらず、表示期間T3では一定の電圧Vgたけ発光制御線106の電位を上昇させる。よって、非発光状態を選択する際は、表示期間T3において、発光制御線106の電位を電圧Vgだけ上昇させても発光素子102が発光状態とならないように、ノードVm107の電位を低く設定する必要がある。以下、ノードVm107の電位を低く設定する動作を消去動作という。消去動作について、図1と図2を用いて以下に説明する。
In the digital time gray scale method, the potential of the light
図2にT1で示すData書き込み期間において、TFT103をON状態にさせ、ソース信号線104に与えられた電位をノードVm107に入力する。消去動作において、ソース信号線104に与えられる電位は、発光素子102の他方の電極108の電位に対して、発光素子102のしきい値電圧から図2に示す電圧(C101/(C101+Cel))×Vgの絶対値を引いた電圧以下とする。次いで、図2にT2で示す発光素子しきい値電圧取得期間で、TFT103をOFF状態にしても、ノードVm107の電位は変化しない。図2にT3で示す表示期間において発光制御線106の電位が電圧(C101/(C101+Cel))×Vgだけ上昇しても、発光素子102の他方の電極108の電位に対するノードVm107の電位の電位差は発光素子102のしきい値電圧以下となるため、発光素子102は非発光状態とすることができる。
In the Data writing period indicated by T1 in FIG. 2, the
デジタル時間階調方式において非発光状態を選択する方法としては、上記消去動作を行う方法とは別の方法もある。表示期間T3においても発光制御線106の電位を変化させないようにして、非発光状態を選択してもよい。
As a method of selecting the non-light emitting state in the digital time gray scale method, there is a method different from the method of performing the erasing operation. The non-light emitting state may be selected without changing the potential of the light
また、本発明では、また、本発明ではする駆動回路として公知なものを用いることができる。 In the present invention, a known driving circuit can be used in the present invention.
なおアナログ電圧階調方式において、発光制御線106は駆動回路に接続され、図2に示す電圧Vgは駆動回路によって制御されている。また、デジタル時間階調方式において、発光制御線106はFPCを介して外部回路に接続されており、外部回路から供給されるクロック信号が発光制御線106に供給されている。
Note that in the analog voltage gradation method, the light
図1及び図2に示す本発明の表示装置及びその駆動方法によって、画素間で発光素子102のしきい値電圧がばらついても、また発光素子102が劣化しても、その影響を受けずに、正しい階調が表示でき、高品質表示が可能な表示装置を提供することができる。
The display device of the present invention and the driving method thereof shown in FIGS. 1 and 2 are not affected even if the threshold voltage of the
(実施の形態2)
[課題を解決するための手段]において説明した第4の構成の表示装置の画素構成について、図3を用いて説明する。
(Embodiment 2)
A pixel structure of the display device having the fourth structure described in [Means for Solving the Problems] will be described with reference to FIGS.
図3において、画素はそれぞれ、容量素子300と、容量素子301と、発光素子302と、TFT303と、TFT304と、TFT305とを有する。
In FIG. 3, each pixel includes a
また、306はソース信号線、307はゲート信号線、308はプリチャージ選択線、309はクロック信号線、310は発光素子302の他方の電極、311はノードVm、312は電源線Vpcである。
容量素子301の一方の電極はクロック信号線309に接続され、容量素子301の他方の電極は発光素子302の一方の電極、及びTFT305のソースとドレインのうち一方と接続され、TFT305のソースとドレインのうち他方はTFT304のソースとドレインのうち一方と接続され、TFT305のゲートはプリチャージ選択線308と接続され、TFT304のゲートは容量素子300の一方の電極、及びTFT303のソースとドレインのうち一方と接続され、TFT304のソースとドレインのうち他方は電源線Vpc312、及び容量素子300の他方の電極と接続され、TFT303のソースとドレインのうち他方はソース信号線306と接続され、TFT303のゲートはゲート信号線307と接続されている。
One electrode of the
また、容量素子301の他方の電極と発光素子302の一方の電極との接続点をノードVm311とする。
A connection point between the other electrode of the
次に、図3の画素の駆動方法について、図4のタイミングチャートを用いて説明する。 Next, a driving method of the pixel in FIG. 3 will be described with reference to a timing chart in FIG.
画素の駆動方法において、ソース信号線が発光素子の発光状態を選択するまでの一連の動作について説明する。まず、発光素子302のしきい値電圧を容量素子301に保持する方法について説明する。
In the pixel driving method, a series of operations until the source signal line selects the light emitting state of the light emitting element will be described. First, a method for holding the threshold voltage of the
まず、TFT303をON状態にさせ、ソース信号線306に与えられた電位をTFT304のゲートに入力する。このときのソース信号線306に与えられる電位は、発光状態を選択する場合にはTFT304をON状態になるように設定する。その後、TFT303をOFF状態にさせる。TFT303をON状態にさせるゲートとソース間の電圧は、容量素子300に保持されている。よって、次にゲート信号線307によりTFT303が選択されるまでTFT304はON状態を維持し続ける。
First, the
図4の書き込み期間T1において、TFT305をON状態にする。TFT304は、ON状態にしているため、TFT305がON状態になるとノードVm311には電源線Vpc312の電位が供給される。電源線Vpc312の電位を図4中Vpcで示す。
In the writing period T1 in FIG. 4, the
TFT305のON状態もしくはOFF状態は、図3に示すプリチャージ選択線308に入力される信号によって選択される。図3に示す構成では、TFT305はN型トランジスタなので、プリチャージ選択線308の信号がHiになるときにTFT305がON状態になる。TFT305がP型トランジスタの場合は、図4のタイミングチャートにおいて、プリチャージ選択線308の信号の極性を逆転させればよい。
The ON or OFF state of the
期間T1において、TFT305をON状態にすると、ノードVm311に電源線Vpc312の電位が供給される。ここで、電源線Vpc312に与えられる電位Vpcは、発光素子302の他方の電極310の電位(Vo)との電位差が、発光素子302のしきい値電圧以上となるように定めれば良い。発光素子302の他方の電極310の電位を図4においてVoで示す。容量素子301の容量値を図4においてC301で示し、発光素子302の容量値を図4においてCelで示す。こうして、容量素子301には、電源線Vpc312の電位とクロック信号線309の電位との電位差に相当する電圧が保持される。次いで、図4にT2で示す発光素子しきい値電圧取得期間で、TFT305をOFF状態にすると、ノードVm311の電位は減少する。ノードVm311の電位の減少は、ノードVm311の電位と発光素子302の他方の電極310の電位との電位差が発光素子302のしきい値電圧Vthに等しくなるまで続く。こうして、ノードVm311の電位は、発光素子302のしきい値電圧Vthに対応した値となる。
In the period T1, when the
次に、図4にT3示す表示期間で、容量素子301に接続されているクロック信号線309の電位をVgだけ上昇させる。こうして、容量素子301の他方の電極の電位、すなわちノードVm311の電位をクロック信号線309の上昇した電圧Vgが容量素子301と発光素子302とで容量分割した電圧分上昇させる。つまり、(C301/(C301+Cel))×Vg分上昇する。ここで図4にT2で示す発光素子しきい値電圧取得期間において、ノードVm311の電位と発光素子302の他方の電極310の電位との電位差は、発光素子302のしきい値電圧となっている。そのため、表示期間T3においてクロック信号線309の電位をVgだけ上昇させると、ノードVm311の電位と発光素子302の他方の電極310の電位との電位差は、クロック信号線309の上昇した電圧Vgを容量素子301と発光素子302とで容量分割した電圧、つまり、(C301/(C301+Cel))×Vg分上昇し、発光素子302のしきい値電圧との和((C301/(C301+Cel))×Vg+Vth)となる。これにより、発光素子302には、発光素子302のしきい値電圧を補正した電圧を印加することができる。
Next, in the display period indicated by T3 in FIG. 4, the potential of the
次に、非発光状態を選択する場合の動作について説明する。 Next, the operation when the non-light emitting state is selected will be described.
TFT303をON状態にさせ、ソース信号線306に与えられた電位をTFT304のゲートに入力する。このときのソース信号線306に与えられる電位は、非発光状態を選択する場合にはTFT304をOFF状態にさせるように設定する。その後、TFT303をOFF状態にさせる。TFT303をOFF状態にさせるゲートとソース間の電圧は、容量素子300に保持されている。よって、次にゲート信号線307によりTFT303が選択されるまでTFT304はOFF状態を維持し続ける。
The
図4の書き込み期間T1において、TFT305をON状態にする。TFT304は、OFF状態としているため、TFT305がON状態にしても、ノードVm311の電位は変化しない。
In the writing period T1 in FIG. 4, the
次いで、図4にT2で示す発光素子しきい値電圧取得期間で、TFT305をOFF状態にする。
Next, the
次に、図4にT3示す表示期間で、容量素子301に接続されているクロック信号線309の電位をVgだけ上昇させる。クロック信号線309の電位がVgだけ上昇しても、発光素子302の他方の電極310の電位に対するノードVm311の電位の電位差は、発光素子302のしきい値電圧以下となる。
Next, in the display period indicated by T3 in FIG. 4, the potential of the
非発光状態を選択された場合に、図4のT3に示す表示期間において、発光素子302の他方の電極310の電位に対するノードVm311の電位の電位差が、発光素子302のしきい値電圧以下となる理由を以下に説明する。
When the non-light-emitting state is selected, the potential difference of the potential of the
発光状態を選択された後非発光状態を選択する場合、書き込み期間T1以前では、発光素子302の他方の電極310の電位に対するノードVm311の電位の電位差は、発光素子302のしきい値電圧となっている。書き込み期間T1において、クロック信号線309の電位がLowとなり、ノードVm311の電位が電圧(C301/(C301+Cel))×Vgだけ減少すると、発光素子302の他方の電極310の電位に対するノードVm311の電位の電位差は、発光素子302のしきい値電圧から(C301/(C301+Cel))×Vgの絶対値を引いた電圧(Vth−|(C301/(C301+Cel))×Vg|)となる。これにより、次にクロック信号線309の電位がHiとなっても、発光素子302の他方の電極310の電位に対するノードVm311の電位の電位差は、前記発光素子302のしきい値電圧以上になることはない。
When the non-light-emitting state is selected after the light-emitting state is selected, the potential difference of the potential of the
こうして、発光素子302を、非発光状態とすることができる。
Thus, the light-emitting
図3及び図4に示す本発明の表示装置及びその駆動方法によって、画素間で発光素子302のしきい値電圧がばらついても、また発光素子302が劣化しても、その影響を受けずに、正しい階調が表示でき、高品質表示が可能な表示装置を提供することができる。また、実施の形態1と同様の方式で、階調を表現することができる。
3 and 4, the display device of the present invention and the driving method thereof are not affected even if the threshold voltage of the
なお、図3では、容量素子300の他方の電極と電源線Vpc312とを接続したが、容量素子300の他方の電極は、TFT304を動作させるときに一定の電位に保たれれば、どこに接続してもよい。
In FIG. 3, the other electrode of the
なお、電源線Vpc312は、TFT305がON状態にしているときに、所定の電位にな保たれていればよく、ゲート信号線307に接続しても、プリチャージ選択線308に接続しても、クロック信号線309に接続してもよい。
Note that the power
また、プリチャージ選択線308、及びクロック信号線309は、それぞれFPCを介して外部回路に接続されている。これらの信号線は、それぞれレベルシフト回路、インバータ回路などを介して外部回路に接続されていてもよい。
Further, the
なお、プリチャージ選択線308、及びクロック信号線309には、それぞれ一定のデューティ比を持つクロック信号が供給されている。そのため、プリチャージ選択線308、及びクロック信号線309に供給される信号は、タイミングを制御する駆動回路を介さずに、外部回路からFPCを介して直接入力されていればよい。
Note that a clock signal having a fixed duty ratio is supplied to the
実施の形態1及び実施の形態2において、図1及び図3を用いてTFTの配置を説明した。しかし、本発明において、TFTの配置は、図1及び図3の配置に限定されない。図2や図4で示すタイミングチャートで画素を動作させられれば、任意の場所にTFTを配置することが可能である。また、図1及び図3のTFTとして、N型TFTを示したが、各TFTの極性はこれに限定されない。
In
なお、本発明では、画素に信号を入力する駆動回路として公知なものを用いることができる。 In the present invention, a known driver circuit for inputting a signal to a pixel can be used.
本実施例において、発明を実施するための最良の形態において、図1や図3で示した構成の画素を有する表示装置について説明する。図5に表示装置の構成例を示す。複数の画素500がm行(mは自然数)n列(nは自然数)のマトリクス状に配置された表示部505を有し、表示部505の周辺には、ソース信号線駆動回路503、書き込み用ゲート信号線駆動回路504、消去用ゲート信号線駆動回路507を有している。S1〜Snで表記されたソース信号線501は画素500の各列に対応して配置されており、G1〜Gmで表記されたゲート信号線502は画素500の各行に対応して配置されている。
In this embodiment, in the best mode for carrying out the invention, a display device having a pixel having the structure shown in FIGS. 1 and 3 will be described. FIG. 5 shows a configuration example of the display device. A plurality of
図1におけるソース信号線104は、図5におけるソース信号線501に対応する。図1におけるゲート信号線105は、図5におけるゲート信号線502に対応する。図3におけるソース信号線306は、図5におけるソース信号線501に対応する。図3におけるゲート信号線307は、図5におけるゲート信号線502に対応する。なお、図1や図3で示したその他の配線は、図5においては図示していない。
The
図5に示す表示装置では、1つのゲート選択期間を書き込み期間と消去期間に分けることによって、1つのゲート信号線502で書き込みと消去を可能とする駆動を用いる。
In the display device illustrated in FIG. 5, driving in which writing and erasing can be performed with one
なお、ソース信号線駆動回路503、書き込み用ゲート信号線駆動回路504、及び消去用ゲート信号線駆動回路507の構成については、公知なものを用いればよい。
The source signal
本発明の表示装置を実際に作製した例について説明する。 An example in which the display device of the present invention is actually manufactured will be described.
図7(A)及び図7(B)は、発明を実施するための最良の形態で説明した第3の構成または第4の構成の表示装置の画素の断面図である。第3の構成または第4の構成の画素に配置されるトランジスタとして、TFTを用いた例を示す。 7A and 7B are cross-sectional views of a pixel of the display device having the third structure or the fourth structure described in the best mode for carrying out the invention. An example in which a TFT is used as a transistor arranged in a pixel having the third structure or the fourth structure will be described.
図7(A)及び図7(B)において、1000は基板、1001は下地膜、1002は半導体層、1102は半導体層、1003は第1の絶縁膜、1004はゲート電極、1104は電極、1005は第2の絶縁膜、1006は電極、1007は第1の電極、1008は第3の絶縁膜、1009は発光層、1010は第2の電極である。また、1100はTFT、1011は発光素子、1101は容量素子である。
7A and 7B, 1000 is a substrate, 1001 is a base film, 1002 is a semiconductor layer, 1102 is a semiconductor layer, 1003 is a first insulating film, 1004 is a gate electrode, 1104 is an electrode, 1005 Is a second insulating film, 1006 is an electrode, 1007 is a first electrode, 1008 is a third insulating film, 1009 is a light emitting layer, and 1010 is a second electrode.
図7(A)及び図7(B)では、画素を構成する素子として、TFT1100と、容量素子1101とを代表で示した。
In FIGS. 7A and 7B, the
図7(A)の構成について説明する。 The structure in FIG. 7A will be described.
基板1000としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良く、プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。なお、基板1000の表面を、CMP法などの研磨により平坦化しておいても良い。
As the
下地膜1001としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地膜1001によって、基板1000に含まれるNaなどのアルカリ金属やアルカリ土類金属が半導体層1002に拡散しTFT1100の特性に悪影響をおよぼすのを防ぐことができる。図7(A)ででは、下地膜1001を単層の構造としているが、2層あるいはそれ以上の複数層で形成してもよい。なお、石英基板など、不純物の拡散がさして問題とならない基板を用いた場合は、下地膜1001を必ずしも設ける必要はない。
As the
半導体層1002及び半導体層1102としては、パターニングされた結晶性半導体膜や非晶質半導体膜を用いることができる。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、RTA法又はファーネスアニール法を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層1002は、チャネル形成領域と、導電型を付与する不純物元素が添加された一対の不純物領域とを有する。なお、チャネル形成領域と一対の不純物領域のうち少なくとも1つとの間に、前記不純物元素が低濃度で添加された不純物領域を有していてもよい。半導体層1102には、全体に導電型を付与する不純物元素が添加された構成とすることができる。
As the
第1の絶縁膜1003としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。
As the first insulating
ゲート電極1004及び電極1104としては、Ta、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。
As the
TFT1100は、半導体層1002と、ゲート電極1004と、半導体層1002とゲート電極1004との間の第1の絶縁膜1003とによって構成される。図7(A)では、画素を構成するTFTとして、発光素子1011の第1の電極1007に電気的に接続されたTFT1100のみを示したが、画素部が複数のTFTを有する構成としてもよい。また、本実施例では、TFT1100をトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。
The
容量素子1101は、第1の絶縁膜1003を誘電体とし、第1の絶縁膜1003を挟んで対向する半導体層1102と電極1104とを一対の電極として構成される。なお、図7(A)では、画素の有する容量素子1101として、一対の電極の一方の電極をTFT1100の半導体層1002と同時に形成される半導体層1102とし、他方の電極をTFT1100のゲート電極1004と同時に形成される電極1104とした例を示したが、この構成に限定されない。
The capacitor 1101 includes a first
第2の絶縁膜1005としては、無機絶縁膜や有機絶縁膜の単層または積層を用いることができる。無機絶縁膜としては、CVD法により形成された酸化シリコン膜や、SOG(Spin On Glass)法により塗布された酸化シリコン膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
As the second
また、第2の絶縁膜1005として、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)を有する化合物を用いることができる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基とフルオロ基とを用いてもよい。これらの材料の代表例としては、シロキサンを有するポリマーが挙げられる。
As the second
電極1006としては、Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、Mnから選ばれた一種の元素または該元素を複数含む合金からなる単層または積層構造を用いることができる。
As the
第1の電極1007及び第2の電極1010の一方もしくは両方を透明電極とすることができる。透明電極としては、インジウム錫酸化物(以下ITOと示す、Indium Tin Oxide)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることができる。ITO及び酸化珪素を含むインジウム錫酸化物(以下、ITSOと記す)や、ITO及び酸化チタンを含む酸化インジウムスズ(以下、ITTOと記す)や、ITO及び酸化モリブデンを含む酸化インジウムスズ(以下、ITMOと記す)や、ITOにチタン、モリブデン又はガリウムを添加したものや、酸化珪素を含んだ酸化インジウムにさらに2〜20atomic%の酸化亜鉛(ZnO)を添加したものを用いても良い。
One or both of the
第1の電極1007及び第2の電極1010のどちらか一方は、透光性を有さない材料で形成されていてもよい。例えば、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、窒化カルシウム)の他、YbやEr等の希土類金属を用いることができる。
One of the
第3の絶縁膜1008としては、第2の絶縁膜1005と同様の材料を用いて形成することができる。第3の絶縁膜1008は、第1の電極1007の端部を覆うように第1の電極1007の周辺に形成され、隣り合う画素において発光層1009を分離する機能を有する。
The third
発光層1009は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。なお、各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機材料、無機材料を用いることが可能である。また、有機材料として、高分子材料、中分子材料、低分子材料のいずれの材料も用いることが可能である。
The
発光素子1011は、発光層1009と、発光層1009を介して重なる第1の電極1007及び第2の電極1010とによって構成される。第1の電極1007及び第2の電極1010の一方が陽極に相当し、他方が陰極に相当する。発光素子1011は、陽極と陰極の間にしきい値電圧より大きい電圧が順バイアスで印加されると、陽極から陰極に電流が流れて発光する。
The light-emitting
図7(B)の構成について説明する。なお、図7(A)と同じ部分は同じ符号を用いて示し、説明は省略する。 The structure of FIG. 7B will be described. Note that the same portions as those in FIG. 7A are denoted by the same reference numerals, and description thereof is omitted.
図7(B)は、図7(A)において、第2の絶縁膜1005と第3の絶縁膜1008の間に絶縁膜1108を有する構成である。
FIG. 7B illustrates a structure in which the insulating
また、電極1006と第1の電極1007とは、絶縁膜1108に設けられたコンタクトホールにおいて、電極1106によって接続されている。
The
絶縁膜1108は、第2の絶縁膜1005と同様の構成とすることができる。電極1106は、電極1006と同様の構成とすることができる。
The insulating
本実施例は、発明を実施する最良の形態や、実施例1と自由に組み合わせて実施することができる。
This embodiment can be carried out in any combination with the best mode for carrying out the invention and
本実施例では、表示装置の封止を行った構成について、図8(A)及至図8(C)を用いて説明する。図8(A)は、表示装置を封止することによって形成された表示パネルの上面図であり、図8(B)、図8(C)はそれぞれ図8(A)のA−A’における断面図である。なお、図8(B)と図8(C)とは、異なる方法で封止を行った例である。 In this embodiment, a structure in which a display device is sealed will be described with reference to FIGS. FIG. 8A is a top view of a display panel formed by sealing a display device. FIGS. 8B and 8C are respectively taken along line AA ′ of FIG. 8A. It is sectional drawing. 8B and 8C are examples in which sealing is performed by different methods.
図8(A)乃至図8(C)において、基板1301上には、複数の画素を有する表示部1302が配置され、これらを囲むようにしてシール材1306が設けられシーリング材1307が貼り付けられている。画素の構造については、上述の発明を実施するための最良の形態や、実施例1及び実施例2で示した構成を用いることができる。
8A to 8C, a
図8(B)の表示パネルでは、図8(A)のシーリング材1307は、対向基板1321に相当する。シール材1306を接着層として用いて透明な対向基板1321が貼り付けられ、基板1301、対向基板1321及びシール材1306によって密閉空間1322が形成される。対向基板1321には、カラーフィルタ1320と該カラーフィルタを保護する保護膜1323が設けられる。表示部1302に配置された発光素子から発せられる光は、該カラーフィルタ1320を介して外部に放出される。密閉空間1322は、不活性な樹脂もしくは液体などで充填される。なお、密閉空間1322に充填する樹脂として、吸湿材を分散させた透光性を有する樹脂を用いても良い。また、シール材1306と密閉空間1322に充填される材料とを同一の材料として、対向基板1321の接着と表示部1302の封止とを同時に行っても良い。
In the display panel in FIG. 8B, the sealing
図8(C)に示した表示パネルでは、図8(A)のシーリング材1307は、シーリング材1324に相当する。シール材1306を接着層として用いてシーリング材1324が貼り付けられ、基板1301、シール材1306及びシーリング材1324によって密閉空間1308が形成される。シーリング材1324には予め凹部の中に吸湿剤1309が設けられ、上記密閉空間1308の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、発光素子の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材1310で覆われている。カバー材1310は空気や水分は通すが、吸湿剤1309は通さない。なお、密閉空間1308は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
In the display panel illustrated in FIG. 8C, the sealing
基板1301上には、表示部1302等に信号を伝達するための入力端子部1311が設けられ、該入力端子部1311へはFPC(フレキシブルプリントサーキット)1312を介して映像信号等の信号が伝達される。入力端子部1311では、基板1301上に形成された配線とFPC1312に設けられた配線とを、導電体を分散させた樹脂(異方性導電樹脂:ACF)を用いて電気的に接続してある。
An
表示部1302が形成された基板1301上に、表示部1302に信号を入力する駆動回路が一体形成されていても良い。表示部1302に信号を入力する駆動回路をICチップで形成し、基板1301上にCOG(Chip On Glass)で接続しても良いし、ICチップをTAB(Tape Auto Bonding)やプリント基板を用いて基板1301上に配置しても良い。
A driver circuit that inputs a signal to the
本実施例は、発明を実施するための最良の形態、実施例1、実施例2と自由に組み合わせて実施することができる。
This embodiment can be carried out in any combination with the best mode for carrying out the invention,
本発明は、表示パネルに、表示パネルに信号を入力する回路を実装した表示モジュールに適用することができる。 The present invention can be applied to a display module in which a circuit for inputting a signal to the display panel is mounted on the display panel.
図9は表示パネル900と回路基板904を組み合わせた表示モジュールを示している。
FIG. 9 shows a display module in which a
図9では、回路基板904上にコントロール回路905や信号分割回路906などが形成されている例を示した。回路基板904上に形成される回路はこれに限定されない。表示パネルを制御する信号を生成する回路であればどのような回路が形成されていてもよい。
FIG. 9 shows an example in which the
回路基板904上に形成されたこれらの回路から出力された信号は、接続配線907によって表示パネル900に入力される。
Signals output from these circuits formed on the
表示パネル900は、表示部901と、ソース信号線駆動回路902と、ゲート信号線駆動回路903とを有する。表示パネル900の構成は、実施例2等で示した構成と同様とすることができる。図9では、表示部901が形成された基板と同一基板上に、ソース信号線駆動回路902及びゲート信号線駆動回路903が形成されている例を示した。しかし、本発明の表示モジュールはこれに限定されない。表示部901が形成された基板と同一基板上にゲート信号線駆動回路903のみが形成され、ソース信号線駆動回路は回路基板上に形成されていても良い。ソース信号線駆動回路及びゲート信号線駆動回路の両方が回路基板上に形成されていても良い。
The
このような表示モジュールを組み込んで、様々な電子機器の表示部を形成することができる。 By incorporating such a display module, display portions of various electronic devices can be formed.
本実施例は、発明を実施するための最良の形態、及び実施例1乃至実施例3と自由に組み合わせて実施することができる。
This embodiment can be carried out in any combination with the best mode for carrying out the invention and
本発明の表示モジュールを用いた電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、自発光型の表示装置を用いることが望ましい。本発明は、消費電力低減が重要な課題となる携帯情報機器に特に有効である。 As an electronic device using the display module of the present invention, a camera such as a video camera or a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, Reproducing a recording medium such as a game machine, a portable information terminal (mobile computer, cellular phone, portable game machine, electronic book, etc.), an image reproducing apparatus (specifically, Digital Versatile Disc (DVD)) equipped with a recording medium, And a device provided with a display capable of displaying the image). In particular, a portable information terminal that often has an opportunity to see the screen from an oblique direction emphasizes the wide viewing angle, and thus it is desirable to use a self-luminous display device. The present invention is particularly effective for portable information devices in which reduction of power consumption is an important issue.
電子機器の具体例を図6(A)及至図6(H)に示す。なお、ここで示す電子機器はごく一例であり、これらの用途に限定するものではない。 Specific examples of the electronic devices are illustrated in FIGS. 6A to 6H. Note that the electronic device shown here is just an example, and the present invention is not limited to these applications.
図6(A)はディスプレイ(表示装置)であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明の表示モジュールは表示部2003に用いることが出来る。なお、ディスプレイには、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
FIG. 6A illustrates a display (display device) which includes a
図6(B)はデジタルカメラ(デジタルスチルカメラ)であり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明の表示モジュールは表示部2102に用いることが出来る。
FIG. 6B shows a digital camera (digital still camera), which includes a
図6(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングパッド2206等を含む。本発明の表示モジュールは表示部2203に用いることが出来る。
FIG. 6C illustrates a laptop personal computer including a
図6(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明の表示モジュールは表示部2302に用いることが出来る。
FIG. 6D illustrates a mobile computer, which includes a
図6(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明の表示モジュールはこれら表示部A2403、表示部B2404に用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
FIG. 6E illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
図6(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明の表示モジュールは表示部2502に用いることが出来る。
FIG. 6F illustrates a goggle type display (head mounted display), which includes a
図6(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。本発明の表示モジュールは表示部2602に用いることが出来る。
FIG. 6G illustrates a video camera, which includes a
図6(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明の表示モジュールは表示部2703に用いることが出来る。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電力を更に抑えることが出来る。
FIG. 6H illustrates a mobile phone, which includes a
なお、将来的に発光素子の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。 If the light emission luminance of the light emitting element is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front type or rear type projector.
また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度(発光材料を有する発光素子に電流を流してから発光するまでの速度)は非常に高いため、本発明の表示モジュールは動画情報の表示に好適である。 In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the light-emitting material (the speed from when an electric current is applied to the light-emitting element including the light-emitting material until light is emitted) is very high, the display module of the present invention is suitable for displaying moving image information.
また、本発明の表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に表示モジュールを用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。 In the display device of the present invention, since the light emitting portion consumes power, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a display module is used for a display unit mainly including character information such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。 As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields.
本実施例は、発明を実施するための最良の形態、及び実施例1乃至実施例4と自由に組み合わせて実施することができる。
This embodiment can be carried out in any combination with the best mode for carrying out the invention and
Claims (5)
前記容量素子の一方の電極は、前記第1の配線と電気的に接続され、
前記容量素子の他方の電極は、前記発光素子の一方の電極と電気的に接続され、
前記容量素子の他方の電極は、前記第1のスイッチング素子と前記第2のスイッチング素子とを順に介して前記第2の配線と電気的に接続され、
前記第2のスイッチング素子のオン状態またはオフ状態を制御する電極は、前記第3のスイッチング素子を介して前記第3の配線と電気的に接続され、
前記第1の配線は、前記発光素子の一方の電極の電位を変化させるための、第1の電位または第2の電位を供給する機能を有し、
前記第2の配線は、前記発光素子の一対の電極間の電圧が前記発光素子のしきい値電圧以上の電圧となるような電位を供給する機能を有し、
前記第3の配線は、前記第2のスイッチング素子のオン状態またはオフ状態を制御するための信号を供給する機能を有し、
前記第1のスイッチング素子がオン状態になり、前記第2のスイッチング素子がオン状態またはオフ状態となり、前記第3のスイッチング素子がオフ状態となり、前記第1の電位が前記第1の配線により供給される第1の期間と、前記第1のスイッチング素子がオフ状態になり、前記第2のスイッチング素子がオン状態またはオフ状態となり、前記第3のスイッチング素子がオフ状態となり、前記第1の電位が前記第1の配線により供給される第2の期間と、前記第1のスイッチング素子がオフ状態になり、前記第2のスイッチング素子がオン状態またはオフ状態となり、前記第3のスイッチング素子がオフ状態となり、前記第2の電位が前記第1の配線により供給される第3の期間と、を有し、
前記第1の期間よりも前に、前記第3のスイッチング素子がオン状態になり、前記第3の配線から前記第2のスイッチング素子のオン状態またはオフ状態を制御するための信号が前記第2のスイッチング素子のオン状態またはオフ状態を制御する電極に供給されることを特徴とする表示装置。 A first wiring, a second wiring, a third wiring, a first switching element, a second switching element, a third switching element, a capacitor having a pair of electrodes, and a pair of A light emitting device having an electrode,
One electrode of the capacitive element is electrically connected to the first wiring,
The other electrode of the capacitive element is electrically connected to one electrode of the light emitting element,
The other electrode of the capacitive element is electrically connected to the second wiring through the first switching element and the second switching element in order,
An electrode that controls an on state or an off state of the second switching element is electrically connected to the third wiring through the third switching element,
The first wiring has a function of supplying a first potential or a second potential for changing a potential of one electrode of the light emitting element ,
The second wiring has a function of supplying a potential such that a voltage between a pair of electrodes of the light emitting element is equal to or higher than a threshold voltage of the light emitting element.
The third wiring has a function of supplying a signal for controlling an on state or an off state of the second switching element,
The first switching element is turned on, the second switching element is turned on or off, the third switching element is turned off, and the first potential is supplied by the first wiring. The first switching element is turned off, the second switching element is turned on or off, the third switching element is turned off, and the first potential is changed. Is supplied by the first wiring, the first switching element is turned off, the second switching element is turned on or off, and the third switching element is turned off. a state, have a, a third period supplied by said second potential is the first wiring,
Prior to the first period, the third switching element is turned on, and a signal for controlling the on or off state of the second switching element from the third wiring is the second signal. A display device comprising: an electrode for controlling an on state or an off state of the switching element .
前記容量素子の一方の電極は、前記第1の配線と電気的に接続され、
前記容量素子の他方の電極は、前記発光素子の一方の電極と電気的に接続され、
前記容量素子の他方の電極は、前記トランジスタのソースとドレインのうち一方と電気的に接続され、
前記トランジスタのソースとドレインのうち他方は、前記第2の配線と電気的に接続され、
前記トランジスタのゲートは、前記第3の配線と電気的に接続され、
前記第1の配線は、前記発光素子の一方の電極の電位を変化させるための、第1の電位または第2の電位を供給する機能を有し、
前記第2の配線は、前記発光素子の一対の電極間の電圧が前記発光素子のしきい値電圧以上の電圧となるような電位を供給する機能を有し、
前記第3の配線は、前記トランジスタのオン状態またはオフ状態を制御するための信号を供給する機能を有し、
前記トランジスタがオン状態になり、前記第1の電位が前記第1の配線により供給される第1の期間と、前記トランジスタがオフ状態になり、前記第1の電位が前記第1の配線により供給される第2の期間と、前記トランジスタがオフ状態になり、前記第2の電位が前記第1の配線により供給される第3の期間と、を有することを特徴とする表示装置。 A first wiring, a second wiring, a third wiring, a transistor, a capacitor having a pair of electrodes, and a light-emitting element having a pair of electrodes,
One electrode of the capacitive element is electrically connected to the first wiring,
The other electrode of the capacitive element is electrically connected to one electrode of the light emitting element,
The other electrode of the capacitor is electrically connected to one of a source and a drain of the transistor;
The other of the source and the drain of the transistor is electrically connected to the second wiring,
A gate of the transistor is electrically connected to the third wiring;
The first wiring has a function of supplying a first potential or a second potential for changing a potential of one electrode of the light emitting element ,
The second wiring has a function of supplying a potential such that a voltage between a pair of electrodes of the light emitting element is equal to or higher than a threshold voltage of the light emitting element
The third wiring has a function of supplying a signal for controlling an on state or an off state of the transistor;
A first period in which the transistor is turned on and the first potential is supplied by the first wiring; and the transistor is turned off and the first potential is supplied by the first wiring. a second time period that is, the transistor is turned off, the display device characterized by having a third period supplied to said second potential by the first wiring.
前記容量素子の一方の電極は、前記第1の配線と電気的に接続され、
前記容量素子の他方の電極は、前記第1のトランジスタのソースとドレインのうち一方と電気的に接続され、
前記容量素子の他方の電極は、前記発光素子の一方の電極と電気的に接続され、
前記第1のトランジスタのソースとドレインのうち他方は、前記第2のトランジスタのソースとドレインのうち一方と電気的に接続され、
前記第1のトランジスタのゲートは、前記第2の配線と電気的に接続され、
前記第2のトランジスタのソースとドレインのうち他方は、前記第3の配線と電気的に接続され、
前記第2のトランジスタのゲートは、前記第3のトランジスタのソースとドレインのうち一方と電気的に接続され、
前記第3のトランジスタのソースとドレインのうち他方は、前記第4の配線と電気的に接続され、
前記第3のトランジスタのゲートは、前記第5の配線と電気的に接続され、
前記第1の配線は、前記発光素子の一方の電極の電位を変化させるための、第1の電位または第2の電位を供給する機能を有し、
前記第2の配線は、前記1のトランジスタのオン状態またはオフ状態を制御するための信号を供給する機能を有し、
前記第3の配線は、前記発光素子の一対の電極間の電圧が前記発光素子のしきい値電圧以上の電圧となるような電位を供給する機能を有し、
前記第4の配線は、前記第2のトランジスタのオン状態またはオフ状態を制御するための信号を供給する機能を有し、
前記第5の配線は、前記第3のトランジスタのオン状態またはオフ状態を制御するための信号を供給する機能を有し、
前記第1のトランジスタがオン状態になり、前記第2のトランジスタがオン状態またはオフ状態となり、前記第3のトランジスタがオフ状態となり、前記第1の電位が前記第1の配線により供給される第1の期間と、前記第1のトランジスタがオフ状態になり、前記第2のトランジスタがオン状態またはオフ状態となり、前記第3のトランジスタがオフ状態となり、前記第1の電位が前記第1の配線により供給される第2の期間と、前記第1のトランジスタがオフ状態になり、前記第2のトランジスタがオン状態またはオフ状態となり、前記第3のトランジスタがオフ状態となり、前記第2の電位が前記第1の配線により供給される第3の期間と、を有し、
前記第1の期間よりも前に、前記第3のトランジスタがオン状態になり、前記第4の配線から前記第2のトランジスタのオン状態またはオフ状態を制御するための信号が前記第2のトランジスタのゲートに供給されることを特徴とする表示装置。 A first wiring, a second wiring, a third wiring, a fourth wiring, a fifth wiring, a first transistor, a second transistor, a third transistor, and a pair A capacitor having electrodes and a light emitting element having a pair of electrodes,
One electrode of the capacitive element is electrically connected to the first wiring,
The other electrode of the capacitor is electrically connected to one of a source and a drain of the first transistor;
The other electrode of the capacitive element is electrically connected to one electrode of the light emitting element,
The other of the source and drain of the first transistor is electrically connected to one of the source and drain of the second transistor;
A gate of the first transistor is electrically connected to the second wiring;
The other of the source and the drain of the second transistor is electrically connected to the third wiring,
A gate of the second transistor is electrically connected to one of a source and a drain of the third transistor;
The other of the source and the drain of the third transistor is electrically connected to the fourth wiring,
A gate of the third transistor is electrically connected to the fifth wiring;
The first wiring has a function of supplying a first potential or a second potential for changing a potential of one electrode of the light emitting element ,
The second wiring has a function of supplying a signal for controlling an on state or an off state of the first transistor;
The third wiring has a function of supplying a potential such that a voltage between a pair of electrodes of the light emitting element is equal to or higher than a threshold voltage of the light emitting element
The fourth wiring has a function of supplying a signal for controlling an on state or an off state of the second transistor;
The fifth wiring has a function of supplying a signal for controlling an on state or an off state of the third transistor;
The first transistor is turned on, the second transistor is turned on or off, the third transistor is turned off, and the first potential is supplied from the first wiring. In the first period, the first transistor is turned off, the second transistor is turned on or off, the third transistor is turned off, and the first potential is changed to the first wiring. The second transistor is turned off, the second transistor is turned on or off, the third transistor is turned off, and the second potential is have a, a third period provided by the first wiring,
Prior to the first period, the third transistor is turned on, and a signal for controlling an on state or an off state of the second transistor from the fourth wiring is the second transistor. A display device, characterized by being supplied to the gate .
前記表示装置を用いたことを特徴とする表示モジュール。 In any one of Claim 1 thru | or 3 ,
A display module using the display device.
前記表示装置を用いたことを特徴とする携帯情報端末。 In any one of Claim 1 thru | or 3 ,
A portable information terminal using the display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005338064A JP5072218B2 (en) | 2004-12-01 | 2005-11-24 | Display device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004348697 | 2004-12-01 | ||
JP2004348697 | 2004-12-01 | ||
JP2005338064A JP5072218B2 (en) | 2004-12-01 | 2005-11-24 | Display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006184878A JP2006184878A (en) | 2006-07-13 |
JP2006184878A5 JP2006184878A5 (en) | 2008-10-23 |
JP5072218B2 true JP5072218B2 (en) | 2012-11-14 |
Family
ID=36737990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005338064A Expired - Fee Related JP5072218B2 (en) | 2004-12-01 | 2005-11-24 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5072218B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009099777A (en) * | 2007-10-17 | 2009-05-07 | Sony Corp | Display unit, and electronic apparatus |
JP5385577B2 (en) * | 2008-09-30 | 2014-01-08 | セイコーエプソン株式会社 | Display device driving method, display device, and electronic apparatus |
JP5630210B2 (en) * | 2010-10-25 | 2014-11-26 | セイコーエプソン株式会社 | Pixel circuit driving method, electro-optical device, and electronic apparatus |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3619299B2 (en) * | 1995-09-29 | 2005-02-09 | パイオニア株式会社 | Light emitting element drive circuit |
JP3281848B2 (en) * | 1996-11-29 | 2002-05-13 | 三洋電機株式会社 | Display device |
JP4406951B2 (en) * | 1999-03-25 | 2010-02-03 | Tdk株式会社 | Driving method and driving circuit for thin film light emitting device |
JP2000276075A (en) * | 1999-03-26 | 2000-10-06 | Matsushita Electric Ind Co Ltd | Driving circuit of light-emitting element of current control type |
JP3822029B2 (en) * | 2000-06-07 | 2006-09-13 | シャープ株式会社 | Light emitter, light emitting device, and display panel |
JP3757797B2 (en) * | 2001-01-09 | 2006-03-22 | 株式会社日立製作所 | Organic LED display and driving method thereof |
JP4485119B2 (en) * | 2001-11-13 | 2010-06-16 | 株式会社半導体エネルギー研究所 | Display device |
JP2003280585A (en) * | 2002-03-26 | 2003-10-02 | Sanyo Electric Co Ltd | Display device |
JP3908084B2 (en) * | 2002-04-26 | 2007-04-25 | 株式会社半導体エネルギー研究所 | Light emitting device, electronic equipment |
JP4604455B2 (en) * | 2003-04-08 | 2011-01-05 | セイコーエプソン株式会社 | Electro-optical device, driving method of electro-optical device, and electronic apparatus |
-
2005
- 2005-11-24 JP JP2005338064A patent/JP5072218B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006184878A (en) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7021377B2 (en) | Display device | |
JP5917649B2 (en) | Semiconductor device, display module, and electronic device | |
JP2021060598A (en) | Display device | |
US7442950B2 (en) | Light emitting device | |
JP5740432B2 (en) | Display device | |
JP2004361424A (en) | Element substrate, light emitting device and driving method of light emitting device | |
US8354794B2 (en) | Light emitting device and driving method thereof | |
US7471271B2 (en) | Display device and driving method of the same | |
US7714816B2 (en) | Display device, display module, electronic apparatus and driving method of the display device | |
JP2006113564A (en) | Display device and driving method of the same | |
JP4034122B2 (en) | Light emitting device and element substrate | |
US7830340B2 (en) | Display device and driving method thereof, display module, and portable information terminal | |
US7733316B2 (en) | Display device, driving method thereof and electronic appliance | |
JP5072218B2 (en) | Display device | |
JP5164331B2 (en) | Display device, display module, and electronic device | |
US7705821B2 (en) | Driving method using divided frame period | |
JP2006235614A (en) | Driving method of display device | |
JP5072254B2 (en) | Display device | |
JP4515051B2 (en) | Element substrate and light emitting device | |
JP5089046B2 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120321 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5072218 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |