JP2003280585A - Display device - Google Patents

Display device

Info

Publication number
JP2003280585A
JP2003280585A JP2002086268A JP2002086268A JP2003280585A JP 2003280585 A JP2003280585 A JP 2003280585A JP 2002086268 A JP2002086268 A JP 2002086268A JP 2002086268 A JP2002086268 A JP 2002086268A JP 2003280585 A JP2003280585 A JP 2003280585A
Authority
JP
Japan
Prior art keywords
potential
optical element
transistor
organic
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002086268A
Other languages
Japanese (ja)
Inventor
Terushi Sasaki
昭史 佐々木
Hiroshi Tsuchiya
博 土屋
Eiji Taguchi
英二 田口
Yukihiro Noguchi
幸宏 野口
Koichi Yamada
光一 山田
Yoshiyuki Ishizuka
良行 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002086268A priority Critical patent/JP2003280585A/en
Publication of JP2003280585A publication Critical patent/JP2003280585A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To prevent an optical element from being deteriorated. <P>SOLUTION: The display device has an interrupting circuit Tr3 which is provided between a current driven type optical element OLED (organic light emitting diode) 1 and a power source Vdd and a potential changing circuit C2 for pulling down the potential of one end nearer to the power source of the optical element OLED 1. The potential changing circuit C2 pulls down the potential of one end of the optical element 1 and applies a bias opposite to that at the time of performing light emission to the optical element 1 whilst the interval between the optical element 1 and the power source Vdd is interrupted by the interrupting circuit Tr3. Thus, the degradation of the optical elements is lowered. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、表示装置に関す
る。本発明は特に、アクティブマトリックス型の表示装
置に関する。
TECHNICAL FIELD The present invention relates to a display device. The present invention particularly relates to an active matrix type display device.

【0002】[0002]

【従来の技術】近年、発光素子として機能する有機EL
(OLED:Organic Light Emitt
ing Diode)素子を用いた表示装置が、CRT
やLCDに代わる表示装置として注目されている。特
に、複数の画素が縦横にマトリックス状に多数配置され
たアクティブマトリックス型の表示装置の研究開発が盛
んに進められている。アクティブマトリックス型の表示
装置において、各画素にはスイッチング用の素子が配置
され、映像データはスイッチング用の素子によって走査
ラインごとに順次書き込まれる。
2. Description of the Related Art In recent years, organic ELs functioning as light emitting devices
(OLED: Organic Light Emitt
ing diode) display device is a CRT
It is drawing attention as a display device that replaces LCDs and LCDs. In particular, active research and development of an active matrix type display device in which a plurality of pixels are arranged in a matrix in the vertical and horizontal directions has been actively pursued. In an active matrix display device, a switching element is arranged in each pixel, and video data is sequentially written by the switching element for each scanning line.

【0003】有機EL素子を用いた表示装置の実用化設
計は草創期にあり、様々な画素回路が提案されている。
図11にそのような回路の一例を示す。
The practical design of a display device using an organic EL element is in its infancy, and various pixel circuits have been proposed.
FIG. 11 shows an example of such a circuit.

【0004】この回路は、薄膜トランジスタ(Thin
Film Transistor:以下、単にTFT
という)であるトランジスタTr10およびトランジス
タTr20、並びに容量Cを含む。トランジスタTr1
0はスイッチング用、トランジスタTr20は有機EL
素子OLED10を駆動する駆動用である。トランジス
タTr10において、ゲート電極は走査線110に接続
され、ソース電極(またはドレイン電極)はデータ線1
12に接続され、ドレイン電極(またはソース電極)は
トランジスタTr20のゲート電極および容量Cの一方
の電極に接続される。容量Cの他方の電極はトランジス
タTr20のソース電極に接続される。データ線112
は図示しない定電圧源に接続され、有機EL素子OLE
D10に流れる電流を決定する輝度データを伝達する。
This circuit is a thin film transistor (Thin).
Film Transistor: Hereinafter, simply TFT
That is, the transistor Tr10 and the transistor Tr20, and the capacitor C. Transistor Tr1
0 is for switching, transistor Tr20 is organic EL
It is for driving the element OLED10. In the transistor Tr10, the gate electrode is connected to the scan line 110, and the source electrode (or drain electrode) is the data line 1.
The drain electrode (or the source electrode) is connected to the gate electrode of the transistor Tr20 and one electrode of the capacitor C. The other electrode of the capacitor C is connected to the source electrode of the transistor Tr20. Data line 112
Is connected to a constant voltage source (not shown), and the organic EL element OLE
The brightness data that determines the current flowing through D10 is transmitted.

【0005】トランジスタTr20において、ソース電
極は有機EL素子OLED10のアノードに接続され、
ドレイン電極は電源線114に接続される。電源線11
4は画素領域外に設けられた電源Vddに接続され、実
際に有機EL素子OLED10を発光させるための電圧
が印加される。
In the transistor Tr20, the source electrode is connected to the anode of the organic EL element OLED10,
The drain electrode is connected to the power supply line 114. Power line 11
Reference numeral 4 is connected to a power supply Vdd provided outside the pixel region, and a voltage for actually causing the organic EL element OLED10 to emit light is applied.

【0006】有機EL素子OLED10は、アノードと
カソードとの間に挟まれた発光素子層を含む。有機EL
素子OLED10のアノードはトランジスタTr2のソ
ース電極に接続され、カソードは接地される。
The organic EL element OLED10 includes a light emitting element layer sandwiched between an anode and a cathode. Organic EL
The anode of the element OLED10 is connected to the source electrode of the transistor Tr2, and the cathode is grounded.

【0007】以上の構成による表示装置の動作を説明す
る。まず、走査線110をハイにして、トランジスタT
r10をオンとした後、データ線112にデータ電位を
与える。このとき、容量Cの電極の電位が上昇する。同
時に、トランジスタTr20のゲート電極の電位も容量
Cの電極の電位と同じに推移する。
The operation of the display device having the above configuration will be described. First, the scanning line 110 is set to high, and the transistor T
After turning on r10, a data potential is applied to the data line 112. At this time, the potential of the electrode of the capacitor C rises. At the same time, the potential of the gate electrode of the transistor Tr20 changes to the same as the potential of the electrode of the capacitor C.

【0008】トランジスタTr20のゲート電極の電位
が所定値以上になると、その電圧に応じた電流が電源線
114から有機EL素子OLED10に流れ、有機EL
素子OLED10が発光する。走査線110をローにし
ても、トランジスタTr20のゲート電位は容量Cによ
り保持されるので、有機EL素子OLED10は、トラ
ンジスタTr20のゲート電極に印加されるデータ電位
に応じた輝度で発光しつづける。
When the potential of the gate electrode of the transistor Tr20 exceeds a predetermined value, a current corresponding to the voltage flows from the power source line 114 to the organic EL element OLED10, and the organic EL element.
The element OLED10 emits light. Even if the scanning line 110 is set to low, the gate potential of the transistor Tr20 is held by the capacitor C, so that the organic EL element OLED10 continues to emit light with the brightness according to the data potential applied to the gate electrode of the transistor Tr20.

【0009】[0009]

【発明が解決しようとする課題】しかし、有機EL素子
を用いた表示装置においては、経年変化により素子劣化
が生じ、そのために輝度のばらつきが発生するという問
題がある。また、このような劣化のために素子の寿命が
短くなるという問題もある。素子劣化の原因の一つに、
有機EL素子における有機層と無機層の界面や有機層と
有機層の界面、またはバルク状に形成された有機層内に
生じるキャリアのトラップ現象が挙げられる。この現象
によれば、有機EL素子内でトラップされたキャリアが
内部電界を形成するため、有機EL素子に印加される電
圧による電界が実質的に減少してしまい、駆動初期にお
いて輝度低下が見られる。そこで、逆方向に電界を与え
てトラップされたキャリアを解放すれば輝度低下を緩和
できるとされている(城戸淳二監修「有機EL材料とデ
ィスプレイ」、株式会社シーエムシー発行)。
However, in a display device using an organic EL element, there is a problem in that element deterioration occurs due to aging, which causes variations in brightness. There is also a problem that the life of the device is shortened due to such deterioration. One of the causes of element deterioration,
Examples thereof include a carrier trap phenomenon that occurs in the interface between the organic layer and the inorganic layer in the organic EL element, the interface between the organic layer and the organic layer, or the bulk-shaped organic layer. According to this phenomenon, the carriers trapped in the organic EL element form an internal electric field, so that the electric field due to the voltage applied to the organic EL element is substantially reduced, and the luminance is reduced in the initial stage of driving. . Therefore, it is said that the decrease in brightness can be alleviated by applying an electric field in the opposite direction to release the trapped carriers (published by Junji Kido, "Organic EL Materials and Displays," CMC Corporation).

【0010】また、データ電位により設定される輝度デ
ータが大きい場合、輝度データを書き換えて小さな輝度
データを設定しようとしても、前の大きな輝度データに
対応する電荷が有機EL素子から抜けずに残ってしま
い、正確な輝度データの設定ができないという、いわゆ
る残像現象が見られることもある。特に、動きの速い動
画を表示する際に視認性が低下するおそれがある。
Further, when the brightness data set by the data potential is large, even if the brightness data is rewritten to set the small brightness data, the charges corresponding to the previous large brightness data remain without being discharged from the organic EL element. In some cases, there is a so-called afterimage phenomenon in which accurate luminance data cannot be set. In particular, when displaying a fast-moving moving image, the visibility may be reduced.

【0011】本発明はこうした状況に鑑みなされたもの
であり、その目的は光学素子の劣化を低減させる点にあ
る。本発明の別の目的は光学素子の劣化を低減させるこ
とにより輝度のばらつきを解消する点にある。本発明の
また別の目的は光学素子の寿命を延ばすことにある。本
発明のさらに別の目的は残像現象を低減させることにあ
る。
The present invention has been made in view of such circumstances, and an object thereof is to reduce deterioration of an optical element. Another object of the present invention is to eliminate variations in brightness by reducing deterioration of optical elements. Another object of the present invention is to extend the life of the optical element. Still another object of the present invention is to reduce the afterimage phenomenon.

【0012】[0012]

【課題を解決するための手段】本発明のある態様は表示
装置に関する。この装置は、電流駆動型の光学素子と電
源との間に設けられ、光学素子の電源に近い方の一端の
電位を引下げる電位変動回路を有し、電位変動回路が光
学素子の一端の電位を引下げることにより、光学素子に
対して発光時とは逆のバイアスがかけられる。
One aspect of the present invention relates to a display device. This device is provided between a current-driven optical element and a power supply, and has a potential fluctuation circuit that lowers the potential at one end of the optical element closer to the power supply. By pulling down, a bias reverse to that at the time of light emission is applied to the optical element.

【0013】本発明の別の態様も表示装置に関する。こ
の装置は、電流駆動型の光学素子と電源との間に設けら
れた遮断回路と、光学素子の電源に近い方の一端の電位
を引下げる電位変動回路とを有し、電位変動回路は、遮
断回路により光学素子と電源との間が遮断されている間
に、光学素子の一端の電位を引下げ、光学素子に対して
発光時とは逆のバイアスがかけられる。ここで、光学素
子の一端とは、光学素子のアノードであってよい。光学
素子に対して発光時とは逆のバイアスがかけられること
により、光学素子の界面等にトラップされたキャリアを
解放することができ、素子劣化を低減することができ
る。
Another aspect of the present invention also relates to a display device. This device has a cutoff circuit provided between a current-driven optical element and a power source, and a potential variation circuit that lowers the potential at one end of the optical element closer to the power source. While the optical circuit and the power supply are being cut off by the cutoff circuit, the potential at one end of the optical element is lowered, and a bias reverse to that at the time of light emission is applied to the optical element. Here, the one end of the optical element may be an anode of the optical element. By biasing the optical element in the opposite direction to that at the time of light emission, carriers trapped at the interface of the optical element can be released, and element deterioration can be reduced.

【0014】本発明の別の態様も表示装置に関する。こ
の装置は、電流駆動型の光学素子と電源との間に設けら
れた遮断用トランジスタと、光学素子の電源に近い方の
一端の電位を引下げる電位変動回路と、を有し、遮断用
トランジスタをオフにして光学素子と電源との間を遮断
するための信号と電位を引下げるための信号とが同じタ
イミングで入力され、光学素子に対して発光時とは逆の
バイアスがかけられる。遮断用トランジスタをオフにす
る信号と電位を引下げるための信号とは同じもの、また
は反転の関係にあるものであってよい。これにより、回
路構成を簡略化して、素子劣化の低減を図ることができ
る。
Another aspect of the present invention also relates to a display device. This device includes a cutoff transistor provided between a current-driven optical element and a power supply, and a potential fluctuation circuit that lowers the potential of one end of the optical element closer to the power supply. Is turned off and a signal for cutting off between the optical element and the power supply and a signal for lowering the potential are input at the same timing, and a bias reverse to that at the time of light emission is applied to the optical element. The signal for turning off the cutoff transistor and the signal for lowering the potential may be the same or may have an inversion relationship. As a result, the circuit configuration can be simplified and element deterioration can be reduced.

【0015】電位変動回路は容量を有してよく、容量を
介して一端の電位を引下げてよい。容量を介することに
より、その容量の光学素子に遠い側の電極の電位を所定
の電位差引下げることにより、近い側の電極の電位差を
もその所定の電位差引下げることができ、光学素子の一
端の電位を容易に引下げることができる。
The potential fluctuation circuit may have a capacitance, and the potential at one end may be lowered via the capacitance. Through the capacitance, by reducing the potential of the electrode on the side far from the optical element of the capacitance by a predetermined potential difference, the potential difference of the electrode on the near side can also be reduced by the predetermined potential difference. The potential can be easily lowered.

【0016】光学素子と電源との間の遮断および電位の
引下げは、光学素子への輝度データ設定タイミングとは
異なるタイミングで行われてもよい。輝度データ設定タ
イミングと光学素子と電源との間の遮断および電位の引
下げを異なるタイミングで行うことにより、光学素子の
一端の電位が安定した状態で輝度データを設定すること
ができる。
The disconnection between the optical element and the power source and the reduction of the potential may be performed at a timing different from the timing for setting the luminance data to the optical element. By performing the brightness data setting timing, the disconnection between the optical element and the power supply, and the lowering of the potential at different timings, the luminance data can be set in a state where the potential at one end of the optical element is stable.

【0017】電位変動回路は、並列に設けられ、相補的
にオンオフする二つのトランジスタを有してよく、二つ
のトランジスタのうち、低電位源に接続されたトランジ
スタをオフからオンに変動させることにより電位を引下
げてよい。この構成によれば、新たな信号線を設ける必
要がなく、回路構成をより簡易に保ったまま、回路構成
を簡略化して、素子劣化の低減を図ることができる。
The potential variation circuit may have two transistors which are provided in parallel and which are turned on and off in a complementary manner, and by changing the transistor connected to the low potential source from off to on, of the two transistors. The potential may be lowered. According to this configuration, it is not necessary to provide a new signal line, and the circuit configuration can be simplified and the deterioration of the element can be reduced while keeping the circuit configuration simpler.

【0018】なお、以上の構成要素の任意の組合せ、本
発明の表現を方法、装置、システム、などの間で変換し
たものもまた、本発明の態様として有効である。
It is to be noted that any combination of the above constituent elements and the expression of the present invention converted between methods, devices, systems, etc. are also effective as an aspect of the present invention.

【0019】[0019]

【発明の実施の形態】以下の実施の形態においては、表
示装置としてアクティブマトリックス型有機ELディス
プレイを想定する。
BEST MODE FOR CARRYING OUT THE INVENTION In the following embodiments, an active matrix organic EL display is assumed as a display device.

【0020】(第一の実施の形態)図1は、第一の実施
の形態における表示装置の2画素分の画素回路の構成を
示す。この画素回路10は、第n−1画素Pn−1およ
び第n画素Pを含む。各画素Pn−1およびPは、
第一のトランジスタTr1、第二のトランジスタTr
2、第三のトランジスタTr3、第一の容量C1、第二
の容量C2、および有機EL素子OLED1をそれぞれ
有する。第一のトランジスタTr1はスイッチング用、
第二のトランジスタTr2は有機EL素子OLED1を
駆動する駆動用である。第三のトランジスタTr3は、
電源Vddと有機EL素子OLED1との間を遮断する
遮断用である。本実施の形態において、第一のトランジ
スタTr1はnチャネル型、第二のトランジスタTr2
はpチャネル型、第三のトランジスタTr3はpチャネ
ル型である。
(First Embodiment) FIG. 1 shows a configuration of a pixel circuit for two pixels of a display device according to the first embodiment. The pixel circuit 10 includes an (n-1) th pixel Pn-1 and an nth pixel Pn . Each pixel P n-1 and P n is
First transistor Tr1 and second transistor Tr
2, a third transistor Tr3, a first capacitor C1, a second capacitor C2, and an organic EL element OLED1. The first transistor Tr1 is for switching,
The second transistor Tr2 is for driving the organic EL element OLED1. The third transistor Tr3 is
It is for shutting off between the power supply Vdd and the organic EL element OLED1. In the present embodiment, the first transistor Tr1 is an n-channel type and the second transistor Tr2 is
Is a p-channel type, and the third transistor Tr3 is a p-channel type.

【0021】第n−1画素Pn−1および第n画素P
は、同じ構成を有するので、ここでは第n画素Pにつ
いてのみ説明する。第一のトランジスタTr1におい
て、ゲート電極は第n走査線16に接続され、ソース電
極(またはドレイン電極)はデータ線20に接続され、
ドレイン電極(またはソース電極)は第二のトランジス
タTr2のゲート電極および第一の容量C1の一方の電
極に接続される。第一の容量C1の他方の電極は接地さ
れる。データ線20は図示しない定電圧源に接続され、
有機EL素子OLED1に流れる電流を決定する輝度デ
ータを伝達する。
The n-1 th pixel P n-1 and the n th pixel P n
Have the same configuration, only the n-th pixel P n will be described here. In the first transistor Tr1, the gate electrode is connected to the nth scan line 16, the source electrode (or drain electrode) is connected to the data line 20,
The drain electrode (or source electrode) is connected to the gate electrode of the second transistor Tr2 and one electrode of the first capacitor C1. The other electrode of the first capacitor C1 is grounded. The data line 20 is connected to a constant voltage source (not shown),
It transmits the brightness data that determines the current flowing through the organic EL element OLED1.

【0022】第二のトランジスタTr2において、ソー
ス電極は第三のトランジスタTr3のドレイン電極に接
続され、ドレイン電極は有機EL素子OLED1のアノ
ードおよび第二の容量C2の一方の電極に接続される。
第二の容量C2の他方の電極は、第n−1走査線12に
伝搬される信号の反転信号が入力される第n−1反転走
査線14に接続される。
In the second transistor Tr2, the source electrode is connected to the drain electrode of the third transistor Tr3, and the drain electrode is connected to the anode of the organic EL element OLED1 and one electrode of the second capacitor C2.
The other electrode of the second capacitor C2 is connected to the (n-1) th inversion scanning line 14 to which the inversion signal of the signal propagated to the n-1th scanning line 12 is input.

【0023】第三のトランジスタTr3において、ゲー
ト電極は第n−1走査線12に接続され、ソース電極は
電源線22に接続される。電源線22は画素領域外に設
けられた電源Vddに接続され、実際に有機EL素子O
LED1を発光させるための電圧が印加される。
In the third transistor Tr3, the gate electrode is connected to the (n-1) th scanning line 12 and the source electrode is connected to the power supply line 22. The power supply line 22 is connected to the power supply Vdd provided outside the pixel area, and the organic EL element O is actually connected.
A voltage is applied to cause the LED 1 to emit light.

【0024】有機EL素子OLED1は、アノードとカ
ソードとの間に挟まれた発光素子層を含む。有機EL素
子OLED1のアノードは第二のトランジスタTr2の
ドレイン電極および第二の容量C2の一方の電極に接続
され、カソードは接地される。
The organic EL element OLED1 includes a light emitting element layer sandwiched between an anode and a cathode. The anode of the organic EL element OLED1 is connected to the drain electrode of the second transistor Tr2 and one electrode of the second capacitor C2, and the cathode is grounded.

【0025】図2は、第n−1走査線12、第n−1反
転走査線14、第n走査線16、および第n反転走査線
18における信号のタイミングを示す図である。まず、
A点以前のタイミングにおいては、第n−1走査線12
および第n走査線16のいずれもローである。A点のタ
イミングで第n−1走査線12がハイになる。B点のタ
イミングで第n−1走査線12はローとなり、第n走査
線16がハイとなる。C点のタイミングで第n走査線1
6はローとなる。第n−1走査線12がローのとき、第
n−1反転走査線14はハイ、第n走査線16がローの
とき、第n反転走査線18はハイである。
FIG. 2 is a diagram showing the timing of signals in the (n-1) th scanning line 12, the (n-1) th inversion scanning line 14, the nth scanning line 16, and the nth inversion scanning line 18. First,
At the timing before point A, the (n-1) th scanning line 12
Both the scan line 16 and the nth scan line 16 are low. At the timing of point A, the n−1th scanning line 12 becomes high. At the timing of point B, the (n-1) th scanning line 12 becomes low and the nth scanning line 16 becomes high. Scanning line 1 at the timing of point C
6 is low. When the (n-1) th scan line 12 is low, the (n-1) th inversion scan line 14 is high, and when the nth scan line 16 is low, the nth inversion scan line 18 is high.

【0026】次に、図1および2を参照にして、第n画
素Pにおける回路の動作を説明する。第n−1走査線
12がローのとき(A点以前のタイミング)、第三のト
ランジスタTr3はオン状態である。そのため、第二の
トランジスタTr2のソース電極は電源Vddと接続さ
れている。また、このとき、第n−1反転走査線14は
ハイなので、第二の容量C2の他方の電極の電位はハイ
の電位となる。
Next, the operation of the circuit in the nth pixel P n will be described with reference to FIGS. When the (n-1) th scan line 12 is low (timing before point A), the third transistor Tr3 is in the on state. Therefore, the source electrode of the second transistor Tr2 is connected to the power supply Vdd. At this time, since the (n-1) th inversion scanning line 14 is high, the potential of the other electrode of the second capacitor C2 is high.

【0027】次に、第n−1走査線12をハイにすると
(A点)、第三のトランジスタTr3はオフとなり、第
二のトランジスタTr2と電源Vddとが遮断される。
このとき、第n−1反転走査線14はローになるので、
第二の容量C2の他方の電極の電位がローの電位とな
り、第二の容量C2の他方の電極の電位はハイとローの
差分Δhlだけ引下げられる。これに伴い、第二の容量
C2の一方の電極の電位もΔhlだけ引下げられる。第
二の容量C2の一方の電極は有機EL素子OLED1の
アノードに接続されているので、有機EL素子OLED
1のアノードの電位がΔhl下がる。このとき、Δhl
を有機EL素子OLED1にかかっていた電位差以上に
設定しておけば、有機EL素子OLED1のアノードの
電位はカソードの電位より低くなり、有機EL素子OL
ED1に逆バイアスがかかる。
Next, when the (n-1) th scanning line 12 is made high (point A), the third transistor Tr3 is turned off, and the second transistor Tr2 and the power supply Vdd are cut off.
At this time, the n−1th inversion scanning line 14 becomes low,
The potential of the other electrode of the second capacitor C2 becomes a low potential, and the potential of the other electrode of the second capacitor C2 is lowered by the difference Δhl between high and low. Along with this, the potential of one electrode of the second capacitor C2 is also lowered by Δ hl . Since one electrode of the second capacitor C2 is connected to the anode of the organic EL element OLED1, the organic EL element OLED
The potential of the anode of No. 1 drops by Δ hl . At this time, Δ hl
Is set to be equal to or higher than the potential difference applied to the organic EL element OLED1, the potential of the anode of the organic EL element OLED1 becomes lower than the potential of the cathode, and the organic EL element OL
Reverse bias is applied to ED1.

【0028】続いて、第n走査線16をハイにして第n
−1走査線12をローにすると(B点)、第三のトラン
ジスタTr3がオンとなる。このとき、第一のトランジ
スタTr1もオンとなり、データ線20に与えられたデ
ータ電位が第二のトランジスタTr2のゲート電極に書
き込まれ、輝度データが設定される。第二のトランジス
タTr2のソース電極は第三のトランジスタTr3を介
して電源Vddに接続されているので、有機EL素子O
LED1にはデータ電位に応じた電流が流れ、有機EL
素子OLED1が発光する。
Subsequently, the nth scanning line 16 is set to high and the nth scanning line 16
When the −1 scan line 12 is set low (point B), the third transistor Tr3 is turned on. At this time, the first transistor Tr1 is also turned on, the data potential applied to the data line 20 is written in the gate electrode of the second transistor Tr2, and the brightness data is set. Since the source electrode of the second transistor Tr2 is connected to the power supply Vdd via the third transistor Tr3, the organic EL element O
A current according to the data potential flows through the LED 1 and the organic EL
The element OLED1 emits light.

【0029】次に、第n走査線16をローにすると(C
点)、第一のトランジスタTr1はオフとなる。このと
き、第n−1走査線12もローなので、第三のトランジ
スタTr3はオン状態を保ち、第二のトランジスタTr
2のソース電極は電源Vddと接続されている。第二の
トランジスタTr2のゲート電極には第一の容量C1に
よりデータ電位が保持されるので、有機EL素子OLE
D1は、データ電位に応じた輝度で発光し続ける。
Next, when the nth scan line 16 is set to low (C
Point), the first transistor Tr1 is turned off. At this time, since the (n−1) th scanning line 12 is also low, the third transistor Tr3 is kept on and the second transistor Tr3 is turned on.
The second source electrode is connected to the power supply Vdd. Since the data potential is held by the first capacitor C1 at the gate electrode of the second transistor Tr2, the organic EL element OLE
D1 continues to emit light with a brightness according to the data potential.

【0030】このように、本実施の形態においては、輝
度データの設定に先立ち、有機EL素子OLED1に逆
バイアスがかけられるので、有機EL素子OLED1中
の界面等にトラップされたキャリアを解放することがで
き、有機EL素子OLED1の素子劣化を低減すること
ができる。これにより、有機EL素子OLED1の輝度
低下を緩和することができ、表示装置における輝度のば
らつきを防ぐこともできる。また、有機EL素子OLE
D1の寿命を延ばすこともできる。さらに、既存の走査
信号またはその反転信号を用いて逆バイアスをかけるこ
とができるので、回路構成を簡略化して、逆バイアスの
メリットを得ることができる。
As described above, in the present embodiment, the reverse bias is applied to the organic EL element OLED1 prior to the setting of the luminance data, so that the carriers trapped at the interface or the like in the organic EL element OLED1 are released. Therefore, element deterioration of the organic EL element OLED1 can be reduced. As a result, it is possible to mitigate the decrease in brightness of the organic EL element OLED1, and it is also possible to prevent brightness variations in the display device. In addition, the organic EL element OLE
The life of D1 can be extended. Further, since the reverse bias can be applied using the existing scanning signal or its inverted signal, the circuit configuration can be simplified and the advantage of the reverse bias can be obtained.

【0031】(第二の実施の形態)図3は、本発明の第
二の実施の形態における表示装置の2画素分の画素回路
の構成を示す。本実施の形態における画素回路30は、
図1に示した画素回路10の構成に加えて、第四のトラ
ンジスタTr4および第五のトランジスタTr5を含む
点で第一の実施の形態と異なる。第四のトランジスタT
r4はpチャネル型、第五のトランジスタTr5はnチ
ャネル型である。本実施の形態において、第一の実施の
形態と同様の構成要素には同様の符号を付し、適宜説明
を省略する。
(Second Embodiment) FIG. 3 shows a configuration of a pixel circuit for two pixels of a display device according to a second embodiment of the present invention. The pixel circuit 30 according to the present embodiment is
In addition to the configuration of the pixel circuit 10 shown in FIG. 1, it differs from the first embodiment in that it includes a fourth transistor Tr4 and a fifth transistor Tr5. Fourth transistor T
The r4 is a p-channel type and the fifth transistor Tr5 is an n-channel type. In the present embodiment, the same components as those in the first embodiment are designated by the same reference numerals, and the description thereof will be omitted as appropriate.

【0032】第四のトランジスタTr4および第五のト
ランジスタTr5のゲート電極は、第n−1走査線12
に接続される。第四のトランジスタTr4において、ソ
ース電極は接地され、ドレイン電極は第二の容量C2の
他方の電極に接続される。第五のトランジスタTr5に
おいて、ソース電極は第n+1走査線32に接続され、
ドレイン電極は第二の容量C2の他方の電極に接続され
る。
The gate electrodes of the fourth transistor Tr4 and the fifth transistor Tr5 are the n-1th scanning line 12
Connected to. In the fourth transistor Tr4, the source electrode is grounded and the drain electrode is connected to the other electrode of the second capacitor C2. In the fifth transistor Tr5, the source electrode is connected to the (n + 1) th scanning line 32,
The drain electrode is connected to the other electrode of the second capacitor C2.

【0033】図4は、第n−1走査線12、第n走査線
16、および第n+1走査線32における信号のタイミ
ングを示す図である。まず、A点以前のタイミングにお
いては、第n−1走査線12、第n走査線16、第n+
1走査線32のいずれもローである。A点のタイミング
で第n−1走査線12がハイになる。B点のタイミング
で第n−1走査線12はローとなり、第n走査線16が
ハイとなる。C点のタイミングで第n走査線16はロー
となり、第n+1走査線32がハイとなる。D点のタイ
ミングで第n+1走査線32はローになる。
FIG. 4 is a diagram showing signal timings in the (n-1) th scan line 12, the nth scan line 16, and the (n + 1) th scan line 32. First, at the timing before point A, the (n-1) th scanning line 12, the nth scanning line 16, and the (n + th) scanning line
All one scan line 32 is low. At the timing of point A, the n−1th scanning line 12 becomes high. At the timing of point B, the (n-1) th scanning line 12 becomes low and the nth scanning line 16 becomes high. At the timing of point C, the nth scanning line 16 becomes low and the (n + 1) th scanning line 32 becomes high. The n + 1th scanning line 32 becomes low at the timing of point D.

【0034】次に、図3および4を参照にして、第n画
素Pにおける回路の動作を説明する。第n−1走査線
12、第n走査線16、および第n+1走査線32がロ
ーのとき(A点以前のタイミング)、第三のトランジス
タTr3はオン状態である。このとき、第二のトランジ
スタTr2のソース電極は電源Vddと接続されてい
る。また、このとき、第四のトランジスタTr4がオン
状態であり、第二の容量C2の他方の電極の電位は接地
電位となる。
Next, with reference to FIGS. 3 and 4, the operation of the circuit in the nth pixel P n will be described. When the (n-1) th scan line 12, the nth scan line 16, and the (n + 1) th scan line 32 are low (timing before point A), the third transistor Tr3 is on. At this time, the source electrode of the second transistor Tr2 is connected to the power supply Vdd. At this time, the fourth transistor Tr4 is in the ON state, and the potential of the other electrode of the second capacitor C2 becomes the ground potential.

【0035】次に、第n−1走査線12をハイにすると
(A点)、第三のトランジスタTr3はオフとなり、第
二のトランジスタTr2と電源Vddとが遮断される。
このとき、第四のトランジスタTr4がオフになると共
に第五のトランジスタTr5がオンとなる。ここで、第
n+1走査線32はローなので、第二の容量C2の他方
の電極の電位はローの電位となる。ローの電位を接地電
位よりも低くしておけば、第二の容量C2の他方の電極
の電位は接地電位とローの差分Δ0lだけ引下げられ
る。これに伴い、第二の容量C2の一方の電極の電位も
Δ0lだけ引下げられる。そのため、有機EL素子OL
ED1のアノードの電位もΔ0l下がる。このとき、Δ
0lを有機EL素子OLED1にかかっていた電位差以
上に設定しておけば、有機EL素子OLED1のアノー
ドの電位はカソードの電位より低くなり、有機EL素子
OLED1に逆バイアスがかかる。
Next, when the (n-1) th scanning line 12 is made high (point A), the third transistor Tr3 is turned off, and the second transistor Tr2 and the power supply Vdd are cut off.
At this time, the fourth transistor Tr4 is turned off and the fifth transistor Tr5 is turned on. Here, since the (n + 1) th scanning line 32 is low, the potential of the other electrode of the second capacitor C2 is low. If the low potential is set lower than the ground potential, the potential of the other electrode of the second capacitor C2 is lowered by the difference Δ 0l between the ground potential and the low. Along with this, the potential of one electrode of the second capacitor C2 is also lowered by Δ 0l . Therefore, the organic EL element OL
The potential of the anode of ED1 also decreases by Δ 0l . At this time, Δ
If 0l is set to be equal to or higher than the potential difference applied to the organic EL element OLED1, the potential of the anode of the organic EL element OLED1 becomes lower than the potential of the cathode, and the organic EL element OLED1 is reverse biased.

【0036】その後、第n走査線16をハイにすると共
に第n−1走査線12をローにすると(B点)、第三の
トランジスタTr3が再びオンになる。このとき、第四
のトランジスタTr4がオンになると共に第五のトラン
ジスタTr5がオフとなる。また、第一のトランジスタ
Tr1もオンとなり、データ線20に与えられたデータ
電位が第二のトランジスタTr2のゲート電極に書き込
まれる。第二のトランジスタTr2のソース電極は第三
のトランジスタTr3を介して電源Vddに接続されて
いるので、有機EL素子OLED1にはデータ電位に応
じた電流が流れ、有機EL素子OLED1が発光する。
After that, when the nth scanning line 16 is made high and the n-1th scanning line 12 is made low (point B), the third transistor Tr3 is turned on again. At this time, the fourth transistor Tr4 is turned on and the fifth transistor Tr5 is turned off. In addition, the first transistor Tr1 is also turned on, and the data potential applied to the data line 20 is written in the gate electrode of the second transistor Tr2. Since the source electrode of the second transistor Tr2 is connected to the power supply Vdd via the third transistor Tr3, a current according to the data potential flows through the organic EL element OLED1 and the organic EL element OLED1 emits light.

【0037】これ以降のタイミングにおいては、第一の
実施の形態と同様に、次のサイクルに至るまで、有機E
L素子OLED1は、データ電位に応じた輝度で発光し
続ける。
At subsequent timings, as in the first embodiment, the organic E is used until the next cycle.
The L element OLED1 continues to emit light with a brightness according to the data potential.

【0038】本実施の形態においては、第n−1走査線
12および第n走査線16に伝搬される走査信号の反転
信号を用いる必要が無いため、既存の信号線のみを用い
て、第一の実施の形態と同様のメリットを得ることがで
きる。これにより、回路構成をより簡易に保ったまま、
有機EL素子OLED1の輝度低下を緩和することがで
き、表示装置における輝度のばらつきを防ぐこともでき
る。
In the present embodiment, since it is not necessary to use the inversion signal of the scanning signal propagated to the (n-1) th scanning line 12 and the nth scanning line 16, only the existing signal line is used and the first signal line is used. It is possible to obtain the same advantages as those of the embodiment. This keeps the circuit configuration simpler,
It is possible to mitigate the decrease in brightness of the organic EL element OLED1 and prevent variations in brightness in the display device.

【0039】(第三の実施の形態)図5は、本発明の第
三の実施の形態における表示装置の2画素分の画素回路
の構成を示す。本実施の形態における画素回路40は、
第四のトランジスタTr4のソース電極が電源に接続さ
れ、第五のトランジスタTr5のソース電極が接地され
ている点で第二の実施の形態と異なる。本実施の形態に
おいて、第二の実施の形態と同様の構成要素には同様の
符号を付し、適宜説明を省略する。
(Third Embodiment) FIG. 5 shows a configuration of a pixel circuit for two pixels of a display device according to a third embodiment of the present invention. The pixel circuit 40 according to the present embodiment is
This is different from the second embodiment in that the source electrode of the fourth transistor Tr4 is connected to the power supply and the source electrode of the fifth transistor Tr5 is grounded. In the present embodiment, the same components as those in the second embodiment are designated by the same reference numerals, and the description thereof will be omitted as appropriate.

【0040】本実施の形態において、第n−1走査線1
2および第n走査線16の走査のタイミングは図4に示
したのと同様である。第n−1走査線12がローのとき
(A点以前)、第四のトランジスタTr4がオンとな
り、第五のトランジスタTr5はオフとなる。このと
き、第二の容量C2の他方の電極の電位は電源電位であ
る。次に、第n−1走査線12がハイになると(A
点)、第四のトランジスタTr4がオフになると共に第
五のトランジスタTr5がオンとなる。このとき、第二
の容量C2の他方の電極の電位は接地電位となる。従っ
て、第二の容量C2の他方の電極の電位は電源電位と接
地電位との差分ΔVddだけ引下げられる。これに伴
い、第二の容量C2の一方の電極の電位もΔVddだけ
引下げられる。これにより、有機EL素子OLED1の
アノードの電位はカソードの電位より低くなり、有機E
L素子OLED1に逆バイアスがかかる。これ以降のタ
イミングにおいては、第二の実施の形態と同様である。
In the present embodiment, the (n-1) th scan line 1
The scanning timings of the 2nd and nth scanning lines 16 are the same as those shown in FIG. When the (n-1) th scan line 12 is low (before the point A), the fourth transistor Tr4 is turned on and the fifth transistor Tr5 is turned off. At this time, the potential of the other electrode of the second capacitor C2 is the power source potential. Next, when the (n-1) th scan line 12 becomes high (A
Point), the fourth transistor Tr4 is turned off and the fifth transistor Tr5 is turned on. At this time, the potential of the other electrode of the second capacitor C2 becomes the ground potential. Therefore, the potential of the second of the other electrode of the capacitor C2 is pulled by the difference delta Vdd of the power supply potential and the ground potential. Accordingly, the potential of one electrode of the second capacitor C2 also pulled by delta Vdd. As a result, the potential of the anode of the organic EL element OLED1 becomes lower than the potential of the cathode,
Reverse bias is applied to the L element OLED1. The subsequent timings are the same as in the second embodiment.

【0041】本実施の形態においては、第二の実施の形
態と同様に、既存の信号線のみを用いて、有機EL素子
OLED1に逆バイアスをかけることができる。また、
第n−1走査線12への信号の切替えにより、第二の容
量C2の電位がΔVddだけ引下げられるので、有機E
L素子OLED1に確実に逆バイアスをかけることがで
きる。これにより、有機EL素子OLED1の輝度低下
を緩和することができ、表示装置における輝度のばらつ
きを防ぐこともできる。
In this embodiment, similarly to the second embodiment, the organic EL element OLED1 can be reverse-biased by using only the existing signal line. Also,
By switching the signal to the (n-1) th scan line 12, the potential of the second capacitor C2 is lowered by delta Vdd, organic E
It is possible to reliably apply the reverse bias to the L element OLED1. As a result, it is possible to mitigate the decrease in brightness of the organic EL element OLED1, and it is also possible to prevent brightness variations in the display device.

【0042】(第四の実施の形態)図6は、本発明の第
四の実施の形態における表示装置の1画素分の画素回路
の構成を示す。本実施の形態における画素回路50は、
第二のトランジスタTr2がnチャネル型であり、第二
の容量C2の一方の電極が第二のトランジスタTr2と
第三のトランジスタTr3との間に接続されている点
で、第一の実施の形態と異なる。また、第二の容量C2
の他方の電極は、第n反転走査線18に接続される。第
三のトランジスタTr3のゲート電極は第n走査線16
に接続される。第一の容量C1の他方の電極は所定の電
位Vに保たれるが、第一の実施の形態と同様に接地され
ていてもよい。本実施の形態において、第一の実施の形
態と同様の構成要素には同様の符号を付し、適宜説明を
省略する。
(Fourth Embodiment) FIG. 6 shows the configuration of a pixel circuit for one pixel of a display device according to a fourth embodiment of the present invention. The pixel circuit 50 according to the present embodiment is
In the first embodiment, the second transistor Tr2 is an n-channel type, and one electrode of the second capacitor C2 is connected between the second transistor Tr2 and the third transistor Tr3. Different from Also, the second capacitance C2
The other electrode of is connected to the nth inversion scanning line 18. The gate electrode of the third transistor Tr3 is the nth scanning line 16
Connected to. The other electrode of the first capacitor C1 is kept at a predetermined potential V, but may be grounded as in the first embodiment. In the present embodiment, the same components as those in the first embodiment are designated by the same reference numerals, and the description thereof will be omitted as appropriate.

【0043】図7は、第n走査線16および第n反転走
査線18における信号のタイミングを示す図である。図
6および図7を参照にして、第n画素Pにおける回路
の動作を説明する。まず、第n走査線16がロー、第n
反転走査線18がハイのとき(B点以前のタイミン
グ)、第三のトランジスタTr3はオン状態である。こ
のとき、第二のトランジスタTr2のドレイン電極は電
源Vddと接続されている。また、このとき、第二の容
量C2の他方の電極の電位はハイの電位となる。
FIG. 7 is a diagram showing the timing of signals in the nth scanning line 16 and the nth inversion scanning line 18. The operation of the circuit in the nth pixel P n will be described with reference to FIGS. 6 and 7. First, the nth scan line 16 is low,
When the inversion scanning line 18 is high (timing before the point B), the third transistor Tr3 is in the on state. At this time, the drain electrode of the second transistor Tr2 is connected to the power supply Vdd. At this time, the potential of the other electrode of the second capacitor C2 becomes high potential.

【0044】続いて、第n走査線16をハイ、第n反転
走査線18をローとすると(B点)、第三のトランジス
タTr3はオフとなり、第二のトランジスタTr2と電
源Vddとの間が遮断される。このとき、第二の容量C
2の他方の電極の電位はローの電位となり、第二の容量
C2の他方の電極の電位はハイとローの差分Δhlだけ
引下げられる。これに伴い、第二の容量C2の一方の電
極の電位および第二のトランジスタTr2のドレイン電
極の電位もΔhlだけ引下げられる。図7に示すよう
に、図6中のaおよびbの位置における電位は、B点の
タイミングで引下げられ、徐々に電位が上昇する。
Subsequently, when the nth scanning line 16 is set to high and the nth inversion scanning line 18 is set to low (point B), the third transistor Tr3 is turned off, and the second transistor Tr2 and the power supply Vdd are separated from each other. Be cut off. At this time, the second capacitance C
The potential of the other electrode of 2 becomes a low potential, and the potential of the other electrode of the second capacitor C2 is lowered by the difference Δhl between high and low. Along with this, the potential of one electrode of the second capacitor C2 and the potential of the drain electrode of the second transistor Tr2 are also lowered by Δ hl . As shown in FIG. 7, the potentials at the positions a and b in FIG. 6 are lowered at the timing of point B, and the potential gradually rises.

【0045】ここで、Δhlを第二のトランジスタTr
2および有機EL素子OLED1にかかっていた電位差
以上に設定しておけば、第二のトランジスタTr2のド
レイン電極の電位は有機EL素子OLED1のカソード
の電位よりも低くなる。そのため、第二のトランジスタ
Tr2はドレイン電極とソース電極が入れ替わり、有機
EL素子OLED1のアノードに残存していた電荷が第
二のトランジスタTr2を介して第二の容量C2から抜
ける。これにより、有機EL素子OLED1に逆バイア
スがかかる。
Where Δ hl is the second transistor Tr
2 and the potential difference applied to the organic EL element OLED1 or more, the potential of the drain electrode of the second transistor Tr2 becomes lower than the potential of the cathode of the organic EL element OLED1. Therefore, the drain electrode and the source electrode of the second transistor Tr2 are replaced with each other, and the electric charge remaining in the anode of the organic EL element OLED1 escapes from the second capacitor C2 via the second transistor Tr2. As a result, a reverse bias is applied to the organic EL element OLED1.

【0046】第n走査線16がハイの間、データ電位は
第一のトランジスタTr1を経由して第二のトランジス
タTr2にかかっているので、データ電位自体は正しく
設定されている。第n走査線16がローになると(C
点)、第三のトランジスタTr3がオンとなり、有機E
L素子OLED1にはデータ電位に応じた電流が流れ、
有機EL素子OLED1が発光する。図7に示すよう
に、図6中のaおよびbの位置における電位は、C点の
タイミングで再びもとの電位に戻る。
Since the data potential is applied to the second transistor Tr2 via the first transistor Tr1 while the nth scanning line 16 is high, the data potential itself is set correctly. When the nth scan line 16 becomes low (C
Point), the third transistor Tr3 is turned on, and the organic E
A current according to the data potential flows through the L element OLED1,
The organic EL element OLED1 emits light. As shown in FIG. 7, the potentials at the positions a and b in FIG. 6 return to the original potential again at the timing of point C.

【0047】このように、本実施の形態においては、第
n走査線16に伝搬される走査信号およびその反転信号
を用いることにより、輝度データの設定前に有機EL素
子OLED1に逆バイアスをかけることができる。これ
により、有機EL素子OLED1の輝度低下を緩和する
ことができ、表示装置における輝度のばらつきを防ぐこ
ともできる。
As described above, in the present embodiment, the organic EL element OLED1 is reverse-biased before setting the brightness data by using the scanning signal propagated to the nth scanning line 16 and its inverted signal. You can As a result, it is possible to mitigate the decrease in brightness of the organic EL element OLED1, and it is also possible to prevent brightness variations in the display device.

【0048】(第五の実施の形態)図8は、本発明の第
五の実施の形態における表示装置の1画素分の画素回路
の構成を示す。本実施の形態における画素回路60は、
第三のトランジスタTr3がnチャネル型であり、第三
のトランジスタTr3のゲート電極および第二の容量C
2の他方の電極が制御信号線62に接続される点で、第
四の実施の形態と異なる。本実施の形態において、第四
の実施の形態と同様の構成要素には同様の符号を付し、
適宜説明を省略する。
(Fifth Embodiment) FIG. 8 shows the configuration of a pixel circuit for one pixel of a display device according to a fifth embodiment of the present invention. The pixel circuit 60 according to the present embodiment is
The third transistor Tr3 is an n-channel type, and the gate electrode of the third transistor Tr3 and the second capacitor C
This is different from the fourth embodiment in that the other electrode of No. 2 is connected to the control signal line 62. In the present embodiment, the same components as those in the fourth embodiment are designated by the same reference numerals,
Description is omitted as appropriate.

【0049】図9は、第n走査線16および制御信号線
62における信号のタイミングを示す図である。図8お
よび図9を参照にして、第n画素Pにおける回路の動
作を説明する。まず、第n走査線16をロー、制御信号
線62をハイとすると(A点以前のタイミング)、第三
のトランジスタTr3はオン状態となる。このとき、第
二のトランジスタTr2のドレイン電極は電源Vddと
接続されている。また、このとき、第二の容量C2の他
方の電極の電位はハイの電位となる。
FIG. 9 is a diagram showing the timing of signals on the nth scan line 16 and the control signal line 62. The operation of the circuit in the nth pixel P n will be described with reference to FIGS. 8 and 9. First, when the n-th scanning line 16 is set low and the control signal line 62 is set high (timing before point A), the third transistor Tr3 is turned on. At this time, the drain electrode of the second transistor Tr2 is connected to the power supply Vdd. At this time, the potential of the other electrode of the second capacitor C2 becomes high potential.

【0050】続いて、制御信号線62をローにすると
(A点)、第三のトランジスタTr3がオフとなり、第
二のトランジスタTr2と電源Vddとの間が遮断され
る。このとき、第二の容量C2の他方の電極の電位はロ
ーの電位となり、第二の容量C2の他方の電極の電位は
ハイとローの差分Δhlだけ引下げられる。これに伴
い、第二の容量C2の一方の電極の電位および第二のト
ランジスタTr2のドレイン電極の電位もΔhlだけ引
下げられる。図9に示すように、図8中のcおよびdの
位置における電位は、B点のタイミングで引下げられ、
徐々に電位が上昇する。
Then, when the control signal line 62 is set low (point A), the third transistor Tr3 is turned off, and the second transistor Tr2 and the power supply Vdd are cut off. At this time, the potential of the other electrode of the second capacitor C2 becomes a low potential, and the potential of the other electrode of the second capacitor C2 is lowered by the difference Δhl between high and low. Along with this, the potential of one electrode of the second capacitor C2 and the potential of the drain electrode of the second transistor Tr2 are also lowered by Δ hl . As shown in FIG. 9, the potentials at the positions c and d in FIG. 8 are lowered at the timing of point B,
The potential gradually rises.

【0051】ここで、第四の実施の形態と同様に、Δ
hlを第二のトランジスタTr2および有機EL素子O
LED1にかかっていた電位差以上に設定しておくこと
により、有機EL素子OLED1に逆バイアスをかける
ことができる。
Here, as in the fourth embodiment, Δ
hl is the second transistor Tr2 and the organic EL element O
By setting the potential difference applied to the LED1 or more, the organic EL element OLED1 can be reverse-biased.

【0052】次に、第n走査線16をハイにすると共に
制御信号線62をハイにすると(B点)、第一のトラン
ジスタTr1および第三のトランジスタTr3がオンと
なり、第二のトランジスタTr2のゲート電極にはデー
タ電位が書き込まれ、有機EL素子OLED1にはデー
タ電位に応じた電流が流れ、有機EL素子OLED1が
発光する。図9に示すように、図8中のcおよびdの位
置における電位は、B点のタイミングで再びもとの電位
に戻る。その後、第n走査線16をローにしても(C
点)、有機EL素子OLED1にはデータ電位に応じた
電流が流れ続け、有機EL素子OLED1が発光する。
Next, when the nth scanning line 16 is set to high and the control signal line 62 is set to high (point B), the first transistor Tr1 and the third transistor Tr3 are turned on, and the second transistor Tr2 is turned on. A data potential is written in the gate electrode, a current corresponding to the data potential flows through the organic EL element OLED1, and the organic EL element OLED1 emits light. As shown in FIG. 9, the potentials at the positions c and d in FIG. 8 return to their original potentials at the timing of point B. After that, the nth scan line 16 is set to low (C
Point), the current corresponding to the data potential continues to flow in the organic EL element OLED1, and the organic EL element OLED1 emits light.

【0053】本実施の形態において、制御信号線62に
は、一段前の第n−1画素Pn−1画素における走査線
の反転信号が入力されてもよい。また、第一の容量C1
の他方の電極が有機EL素子OLED1のアノードに接
続されてもよい。
In the present embodiment, the control signal line 62 may be supplied with the inverted signal of the scanning line in the ( n−1) th pixel P n−1 pixel in the previous stage. Also, the first capacitance C1
The other electrode of may be connected to the anode of the organic EL element OLED1.

【0054】本実施の形態においては、輝度データ設定
のタイミングに先がけて有機EL素子OLED1に逆バ
イアスをかけるので、有機EL素子OLED1のアノー
ド側の電位が安定した状態で輝度データを設定すること
ができる。そのため、第一の容量C1の他端を有機EL
素子OLED1のアノードに接続しておいても、輝度デ
ータが安定的に保持される。
In this embodiment, since the organic EL element OLED1 is reverse-biased prior to the timing of setting the luminance data, the luminance data can be set in a state where the potential on the anode side of the organic EL element OLED1 is stable. it can. Therefore, the other end of the first capacitor C1 is connected to the organic EL.
Even if it is connected to the anode of the element OLED1, the luminance data is held stably.

【0055】(第六の実施の形態)図10は、本発明の
第六の実施の形態における表示装置の2画素分の画素回
路の構成を示す。本実施の形態における画素回路70
は、第三のトランジスタTr3を有しない点で第一の実
施の形態と異なる。第二のトランジスタTr2のドレイ
ン電極は電源線22に接続される。本実施の形態におい
て、第一の実施の形態と同様の構成要素には同様の符号
を付し、適宜説明を省略する。
(Sixth Embodiment) FIG. 10 shows the structure of a pixel circuit for two pixels of a display device according to a sixth embodiment of the present invention. Pixel circuit 70 according to the present embodiment
Differs from the first embodiment in that the third transistor Tr3 is not provided. The drain electrode of the second transistor Tr2 is connected to the power supply line 22. In the present embodiment, the same components as those in the first embodiment are designated by the same reference numerals, and the description thereof will be omitted as appropriate.

【0056】本実施の形態において、第n−1走査線1
2、第n−1反転走査線14、第n走査線16、および
第n反転走査線18の走査のタイミングは図2に示した
のと同様である。第一の実施の形態において説明したの
と同様、A点のタイミングで、第二の容量C2の他方の
電極の電位はハイの電位とローの電位との差分Δhl
け引下げられる。これに伴い、第二の容量C2の一方の
電極の電位もΔhlだけ引下げられる。これにより、有
機EL素子OLED1のアノードの電位はカソードの電
位より低くなり、有機EL素子OLED1に逆バイアス
がかかる。
In the present embodiment, the (n-1) th scan line 1
The scanning timings of 2, the (n-1) th inversion scanning line 14, the nth scanning line 16, and the nth inversion scanning line 18 are the same as those shown in FIG. As described in the first embodiment, at the timing of point A, the potential of the other electrode of the second capacitor C2 is lowered by the difference Δhl between the high potential and the low potential. Along with this, the potential of one electrode of the second capacitor C2 is also lowered by Δ hl . As a result, the potential of the anode of the organic EL element OLED1 becomes lower than the potential of the cathode, and the organic EL element OLED1 is reverse biased.

【0057】また、他の例において、第二の容量C2の
他方の電極は、例えば第五の実施の形態で説明した制御
信号線62のように、走査線とは独立して制御される信
号線に接続されてもよい。この場合、その信号線には、
図2に示したA点のタイミングで、有機EL素子OLE
D1に逆バイアスがかかるのに充分な電位差を第二の容
量C2に生じさせる信号が伝搬される。
In another example, the other electrode of the second capacitor C2 is a signal that is controlled independently of the scanning line, such as the control signal line 62 described in the fifth embodiment. It may be connected to a wire. In this case, the signal line
At the timing of point A shown in FIG. 2, the organic EL element OLE
A signal is propagated that causes a potential difference in the second capacitor C2 that is sufficient to apply a reverse bias to D1.

【0058】本実施の形態においては、第二の容量C2
の電位引下げ時に電源Vddと有機EL素子OLED1
との間が遮断されていないため短期間となるが、有機E
L素子OLED1に逆バイアスをかけることができる。
これにより、有機EL素子OLED1の輝度低下を緩和
することができ、表示装置における輝度のばらつきを防
ぐこともできる。
In the present embodiment, the second capacitor C2
Power supply Vdd and organic EL element OLED1 when the potential of
Since there is no disconnection between the
Reverse bias can be applied to the L element OLED1.
As a result, it is possible to mitigate the decrease in brightness of the organic EL element OLED1, and it is also possible to prevent brightness variations in the display device.

【0059】以上、本発明を実施の形態をもとに説明し
た。これらの実施の形態は例示であり、それらの各構成
要素や各処理プロセスの組合せにいろいろな変形例が可
能なこと、またそうした変形例も本発明の範囲にあるこ
とは当業者に理解されるところである。以下、そうした
例を説明する。
The present invention has been described above based on the embodiments. It is understood by those skilled in the art that these embodiments are mere examples, and that various modifications can be made to the combinations of the respective constituent elements and the respective processing processes, and such modifications are also within the scope of the present invention. By the way. Hereinafter, such an example will be described.

【0060】例えば、第一の実施の形態において、第三
のトランジスタTr3はpチャネル型としたが、第三の
トランジスタTr3をnチャネル型として、第三のトラ
ンジスタTr3のゲート電極を第n−1反転走査線14
に接続しても、同様の効果が得られる。同様に、第四の
実施の形態および第五の実施の形態においても、nチャ
ネル型とpチャネル型とを逆のものにしてよい。その場
合、第二の容量C2の電位を引下げるタイミングで第三
のトランジスタTr3がオフとなるようにされていれば
よい。
For example, although the third transistor Tr3 is a p-channel type in the first embodiment, the third transistor Tr3 is an n-channel type and the gate electrode of the third transistor Tr3 is the n-1th. Reverse scan line 14
The same effect can be obtained by connecting to. Similarly, the n-channel type and the p-channel type may be reversed in the fourth and fifth embodiments. In that case, the third transistor Tr3 may be turned off at the timing of lowering the potential of the second capacitor C2.

【0061】また、第一の実施の形態、第二の実施の形
態および第三の実施の形態において、第二のトランジス
タTr2はpチャネル型としたが、これらはnチャネル
型であってもよい。
Further, in the first embodiment, the second embodiment and the third embodiment, the second transistor Tr2 is of p-channel type, but it may be of n-channel type. .

【0062】なお、第六の実施の形態で説明したのと同
様に、第二から第五の実施の形態の画素回路において
も、遮断用の第三のトランジスタTr3を設けない構成
としてもよい。
As in the case of the sixth embodiment, the pixel circuits of the second to fifth embodiments may not have the third transistor Tr3 for shutting off.

【0063】駆動用トランジスタにデータを設定するス
イッチング用のトランジスタは、ふたつ以上直列におか
れてもよい。その際、電流増幅率など、それらのトラン
ジスタの特性を異ならせてもよい。例えば、駆動用トラ
ンジスタに近い側のトランジスタの電流増幅率を低めに
設定すれば、漏れ電流を減らす効果が大きい。
Two or more switching transistors for setting data in the driving transistor may be arranged in series. At that time, the characteristics of these transistors such as the current amplification factor may be different. For example, if the current amplification factor of the transistor close to the driving transistor is set to be low, the effect of reducing the leakage current is great.

【0064】さらに、スイッチング用トランジスタと駆
動用トランジスタの特性を変えてもよい。例えば、駆動
用トランジスタの電流増幅率を小さくした場合、同じ輝
度レンジに対応する設定データのレンジが広がるため、
輝度の制御が容易になる。
Further, the characteristics of the switching transistor and the driving transistor may be changed. For example, if the current amplification factor of the driving transistor is reduced, the range of setting data corresponding to the same brightness range will expand,
The brightness can be easily controlled.

【0065】[0065]

【発明の効果】本発明によれば、光学素子の劣化を低減
させることができる。
According to the present invention, the deterioration of the optical element can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】 第一の実施の形態における表示装置の2画素
分の画素回路の構成を示す図である。
FIG. 1 is a diagram showing a configuration of a pixel circuit for two pixels of a display device according to a first embodiment.

【図2】 各信号線における信号がそれぞれハイとロー
になるタイミングを示す図である。
FIG. 2 is a diagram showing timings at which a signal on each signal line becomes high and low, respectively.

【図3】 第二の実施の形態における表示装置の2画素
分の画素回路の構成を示す図である。
FIG. 3 is a diagram showing a configuration of a pixel circuit for two pixels of a display device according to a second embodiment.

【図4】 各信号線における信号がそれぞれハイとロー
になるタイミングを示す図である。
FIG. 4 is a diagram showing timings at which a signal on each signal line becomes high and low, respectively.

【図5】 本発明の第三の実施の形態における表示装置
の2画素分の画素回路の構成を示す図である。
FIG. 5 is a diagram showing a configuration of a pixel circuit for two pixels of a display device according to a third embodiment of the present invention.

【図6】 本発明の第四の実施の形態における表示装置
の1画素分の画素回路の構成を示す図である。
FIG. 6 is a diagram showing a configuration of a pixel circuit for one pixel of a display device according to a fourth embodiment of the present invention.

【図7】 各信号線における信号がそれぞれハイとロー
になるタイミングを示す図である。
FIG. 7 is a diagram showing timings at which a signal on each signal line becomes high and low, respectively.

【図8】 本発明の第五の実施の形態における表示装置
の1画素分の画素回路の構成を示す図である。
FIG. 8 is a diagram showing a configuration of a pixel circuit for one pixel of a display device according to a fifth embodiment of the present invention.

【図9】 各信号線における信号がそれぞれハイとロー
になるタイミングを示す図である。
FIG. 9 is a diagram showing timings at which a signal on each signal line becomes high and low, respectively.

【図10】 本発明の第六の実施の形態における表示装
置の2画素分の画素回路の構成を示す図である。
FIG. 10 is a diagram showing a configuration of a pixel circuit for two pixels of a display device according to a sixth embodiment of the present invention.

【図11】 従来の表示装置の1画素分の画素回路の構
成を示す図である。
FIG. 11 is a diagram showing a configuration of a pixel circuit for one pixel of a conventional display device.

【符号の説明】[Explanation of symbols]

10 画素回路、 12 第n−1走査線、 14 第
n−1反転走査線、 16 第n走査線、 18 第n
反転走査線、 20 データ線、 22 電源線、 T
r1 第一のトランジスタ、 Tr2 第二のトランジ
スタ、 Tr3第三のトランジスタ、 Tr4 第四の
トランジスタ、 Tr5 第五のトランジスタ、 C1
第一の容量、 C2 第二の容量、 OLED1 第
一の有機EL素子、 Vdd 電源
10 pixel circuits, 12 n-1 scan lines, 14 n-1 inverted scan lines, 16 n scan lines, 18 n scan lines
Inversion scan line, 20 data line, 22 power line, T
r1 first transistor, Tr2 second transistor, Tr3 third transistor, Tr4 fourth transistor, Tr5 fifth transistor, C1
1st capacity, C2 2nd capacity, OLED1 1st organic EL element, Vdd power supply

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 670 G09G 3/20 670K H05B 33/14 H05B 33/14 A (72)発明者 田口 英二 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 野口 幸宏 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 山田 光一 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 石塚 良行 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 3K007 AB02 AB11 AB17 BB07 DB03 GA02 GA04 5C080 AA06 BB05 DD05 DD22 DD29 EE19 EE29 FF11 HH09 JJ03 JJ04 5C094 AA03 AA07 AA13 AA31 AA53 AA54 BA03 BA27 CA19 CA25 DB01 DB04 EA04 EA07 FB01 FB20 GA10 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/20 670 G09G 3/20 670K H05B 33/14 H05B 33/14 A (72) Inventor Eiji Taguchi Osaka Moriguchi City 2-5-5 Keihan Hondori Sanyo Electric Co., Ltd. (72) Inventor Yukihiro Noguchi Osaka Prefecture Moriguchi City 2-5-5 Keihan Hondori Sanyo Electric Co., Ltd. (72) Koichi Yamada Osaka Prefecture 2-5-5 Keihan Hondori, Moriguchi Sanyo Electric Co., Ltd. (72) Inventor Yoshiyuki Ishizuka 2-5-5 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. F-term (reference) 3K007 AB02 AB11 AB17 BB07 DB03 GA02 GA04 5C080 AA06 BB05 DD05 DD22 DD29 EE19 EE29 FF11 HH09 JJ03 JJ04 5C094 AA03 AA07 AA13 AA31 AA53 AA54 BA03 BA27 CA19 CA25 DB01 DB04 EA04 EA07 FB01 FB20 GA10

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 電流駆動型の光学素子と電源との間に設
けられ、前記光学素子の電源に近い方の一端の電位を引
下げる電位変動回路を有し、 前記電位変動回路が前記光学素子の前記一端の電位を引
下げることにより、前記光学素子に対して発光時とは逆
のバイアスがかけられることを特徴とする表示装置。
1. A potential variation circuit provided between a current-driven optical element and a power source for lowering the potential at one end of the optical element closer to the power source, wherein the potential variation circuit is the optical element. By lowering the potential of the one end, a bias reverse to that at the time of light emission is applied to the optical element.
【請求項2】 電流駆動型の光学素子と電源との間に設
けられた遮断回路と、 前記光学素子の電源に近い方の一端の電位を引下げる電
位変動回路と、 を有し、 前記電位変動回路は、前記遮断回路により前記光学素子
と電源との間が遮断されている間に、前記光学素子の前
記一端の電位を引下げ、前記光学素子に対して発光時と
は逆のバイアスがかけられることを特徴とする表示装
置。
2. A potential cutoff circuit provided between a current-driven optical element and a power supply; and a potential fluctuation circuit that lowers the potential at one end of the optical element closer to the power supply, the potential The fluctuation circuit pulls down the potential of the one end of the optical element while the optical element and the power supply are cut off by the cutoff circuit, and applies a reverse bias to the light emitting element to the optical element. A display device characterized by being provided.
【請求項3】 電流駆動型の光学素子と電源との間に設
けられた遮断用トランジスタと、 前記光学素子の電源に近い方の一端の電位を引下げる電
位変動回路と、 を有し、 前記遮断用トランジスタをオフにして前記光学素子と電
源との間を遮断するための信号と前記電位を引下げるた
めの信号とが同じタイミングで入力され、前記光学素子
に対して発光時とは逆のバイアスがかけられることを特
徴とする表示装置。
3. A cut-off transistor provided between a current-driven optical element and a power supply; and a potential fluctuation circuit that lowers the potential at one end of the optical element closer to the power supply, A signal for turning off the shutoff transistor to shut off between the optical element and the power source and a signal for lowering the potential are input at the same timing, and the signal opposite to that at the time of light emission is input to the optical element. A display device characterized by being biased.
【請求項4】 前記電位変動回路は容量を有し、前記容
量を介して前記一端の電位を引下げることを特徴とする
請求項1から3のいずれかに記載の表示装置。
4. The display device according to claim 1, wherein the potential change circuit has a capacitance, and the potential at the one end is lowered via the capacitance.
【請求項5】 前記光学素子と電源との間の遮断および
前記電位の引下げは、前記光学素子への輝度データ設定
タイミングとは異なるタイミングで行われることを特徴
とする請求項2から4のいずれかに記載の表示装置。
5. The disconnection between the optical element and the power source and the reduction of the potential are performed at a timing different from the timing of setting the luminance data to the optical element. The display device according to claim 1.
【請求項6】 前記電位変動回路は、並列に設けられ、
相補的にオンオフする二つのトランジスタを有し、前記
二つのトランジスタのうち、低電位源に接続されたトラ
ンジスタをオフからオンに変動させることにより前記電
位を引下げることを特徴とする請求項1から5のいずれ
かに記載の表示装置。
6. The potential change circuit is provided in parallel,
2. The device according to claim 1, further comprising two transistors that are turned on and off in a complementary manner, and the potential connected to the low potential source is changed from off to on to lower the potential. 5. The display device according to any one of 5.
JP2002086268A 2002-03-26 2002-03-26 Display device Pending JP2003280585A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002086268A JP2003280585A (en) 2002-03-26 2002-03-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002086268A JP2003280585A (en) 2002-03-26 2002-03-26 Display device

Publications (1)

Publication Number Publication Date
JP2003280585A true JP2003280585A (en) 2003-10-02

Family

ID=29232925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002086268A Pending JP2003280585A (en) 2002-03-26 2002-03-26 Display device

Country Status (1)

Country Link
JP (1) JP2003280585A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005017485A (en) * 2003-06-24 2005-01-20 Seiko Epson Corp Electro-optical device, driving method of electro-optical device, and electronic apparatus
JP2006184878A (en) * 2004-12-01 2006-07-13 Semiconductor Energy Lab Co Ltd Display device and its driving method, display module, and personal digital assistant
JP2008310033A (en) * 2007-06-14 2008-12-25 Sony Corp Display device and pixel-driving method
JP2010181903A (en) * 2010-03-19 2010-08-19 Seiko Epson Corp Electro-optical apparatus, method of driving the same, and electronic device
JP2010266554A (en) * 2009-05-13 2010-11-25 Sony Corp Display device and drive control method
JP2014041376A (en) * 2005-12-08 2014-03-06 Thomson Licensing Luminous display and method for controlling the same
WO2018223493A1 (en) * 2017-06-08 2018-12-13 深圳市华星光电半导体显示技术有限公司 Amoled display panel structure
US10181505B2 (en) 2017-06-08 2019-01-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Active matrix organic light emitting diode display panel structure

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005017485A (en) * 2003-06-24 2005-01-20 Seiko Epson Corp Electro-optical device, driving method of electro-optical device, and electronic apparatus
JP2006184878A (en) * 2004-12-01 2006-07-13 Semiconductor Energy Lab Co Ltd Display device and its driving method, display module, and personal digital assistant
JP2014041376A (en) * 2005-12-08 2014-03-06 Thomson Licensing Luminous display and method for controlling the same
US9454931B2 (en) 2005-12-08 2016-09-27 Thomson Licensing Luminous display and method for controlling the same
JP2008310033A (en) * 2007-06-14 2008-12-25 Sony Corp Display device and pixel-driving method
JP2010266554A (en) * 2009-05-13 2010-11-25 Sony Corp Display device and drive control method
US8665256B2 (en) 2009-05-13 2014-03-04 Sony Corporation Display apparatus and driving controlling method with temporary lowering of power supply potential during mobility correction
US8797312B2 (en) 2009-05-13 2014-08-05 Sony Corporation Display apparatus and driving controlling method with temporary lowering of power supply potential during mobility correction
US8890858B2 (en) 2009-05-13 2014-11-18 Sony Corporation Display apparatus and driving controlling method with temporary lowering of power supply potential during mobility correction
JP2010181903A (en) * 2010-03-19 2010-08-19 Seiko Epson Corp Electro-optical apparatus, method of driving the same, and electronic device
WO2018223493A1 (en) * 2017-06-08 2018-12-13 深圳市华星光电半导体显示技术有限公司 Amoled display panel structure
US10181505B2 (en) 2017-06-08 2019-01-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Active matrix organic light emitting diode display panel structure

Similar Documents

Publication Publication Date Title
US10964264B1 (en) Electroluminescent display panel having pixel driving circuit
US10192485B2 (en) Pixel compensation circuit and AMOLED display device
KR100433216B1 (en) Apparatus and method of driving electro luminescence panel
US8941309B2 (en) Voltage-driven pixel circuit, driving method thereof and display panel
WO2020233491A1 (en) Pixel circuit and drive method therefor, array substrate, and display device
JP5173196B2 (en) Image display apparatus, driving method thereof, and driving method of electronic device
WO2019037499A1 (en) Pixel circuit and driving method thereof, and display device
US20060256058A1 (en) Pixel circuit, display device method for controlling pixel circuit
KR101868715B1 (en) Drive circuit and drive method for active-matrix organic light-emitting diode panel
US20060208976A1 (en) Active matrix type display device and driving method thereof
JP2009169239A (en) Self-luminous type display, and driving method therefor
US8624801B2 (en) Pixel structure having a transistor gate voltage set by a reference voltage
WO2020100616A1 (en) Pixel circuit, display device, drive method for pixel circuit, and electronic device
WO2019159651A1 (en) Pixel circuit, display apparatus, drive method for pixel circuit and electronic device
WO2023115533A1 (en) Pixel circuit and display panel
JP2019082548A (en) Pixel circuit, display device, driving method of pixel circuit, and electronic apparatus
JP2003280585A (en) Display device
US11881170B2 (en) Light emitting display device and driving method thereof
WO2021120290A1 (en) Pixel circuit and driving method therefor, and display panel
WO2020220402A1 (en) Pixel compensation circuit, driving method, and display device
JP2003280582A (en) Display device and driving method therefor
US11282442B2 (en) Pixel driving circuit and driving method thereof, and display panel
JP2006038965A (en) Pixel circuit, display device, and their driving method
JP7011449B2 (en) Pixel circuits, display devices and electronic devices
JP4687044B2 (en) Display device and driving method of display device