JP5067288B2

JP5067288B2 - センサ

Info

Publication number: JP5067288B2
Application number: JP2008177703A
Authority: JP
Inventors: 和彦相田; 進雄小岩
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2008-07-08
Filing date: 2008-07-08
Publication date: 2012-11-07
Anticipated expiration: 2028-07-08
Also published as: JP2010019568A

Description

本発明は、検出素子としてピエゾ抵抗素子を用いたセンサに係り、特にピエゾ抵抗素子のブリッジ回路の温度補償が容易に行えるセンサに関する。

近年、ＭＥＭＳ（Micro Electromechanical Systems）技術を用いた小型のセンサの開発が進んでおり、加速度等の物理量を検出するセンサが携帯電話やゲーム機等の種々の用途に使用され、また、応用の検討がなされている。このようなセンサは、例えば、シリコン層／酸化シリコン層／シリコン層の３層構造を有するＳＯＩウェーハを用いて作製され、ＳＯＩウェーハを刳り貫くように形成された開口を有するフレームと、このフレームに複数の梁を介して支持された変位可能な錘と、梁に配設されたピエゾ抵抗素子を備えている。ピエゾ抵抗素子は、梁上にある２つの直交する検出軸（Ｘ軸とＹ軸）、および梁に垂直な１つの検出軸（Ｚ軸）に対応し、各軸方向に４個配置され、これらは配線で接続されてブリッジ回路を形成している。そして、ピエゾ抵抗素子に電圧を印加した状態とすることにより、錘に加わった外力に応じて梁に撓みが生じたときに、梁に配設されたピエゾ抵抗素子の抵抗が梁の撓み量に応じて変化するのを検出し、加速度等の物理量を検出している（特許文献１）。

このようなセンサを構成する上記のブリッジ回路では、静止時の出力電圧は常温でゼロであることが望ましいが、ピエゾ抵抗素子の抵抗値のバラツキによりブリッジ回路のバランスが崩れて不要な出力成分が生じる。このため、センサの温度補償を行う必要があり、例えば、予めピエゾ抵抗素子に直列に温度補償用厚膜抵抗を備えたブリッジ回路を用意し、ブリッジ回路の温度特性を測定した結果に基づいて、上記の温度補償用厚膜抵抗をレーザートリミングする半導体加速度センサの温度補償方法が開示されている（特許文献２）。
特開２００３−９２４１３号公報特開平９−１６６６１９号公報

しかし、特許文献２に開示されている温度補償方法では、レーザートリミングを行うための高価な装置が必要となり、製造コストの増大を来すという問題があった。
また、レーザートリミングを用いる方法では、ウェーハ状態（多面付け状態）のセンサに対して出力補正を行うことは可能であるが、チップ状態、あるいは最終的なパッケージ封止後のセンサの出力補正を行なうことは困難である。しかし、零点、零点温度特性はウェーハ状態だけではなく、その後のパッケージ封止工程においても影響を受けるため、特許文献２に開示されている温度補償方法では、最終的なパッケージ封止後のセンサの出力補正に対応できないという問題があった。
本発明は、上記のような実情に鑑みてなされたものであり、最終的なパッケージ封止後であってもピエゾ抵抗素子のブリッジ回路の温度補償を容易に行うことができ高感度のセンサ機能を安定して発現するセンサを提供することを目的とする。

このような目的を達成するために、本発明は、枠部と、該枠部から内側方向に突出する複数の梁部と、該梁により支持される錘部と、前記梁部に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子により構成されたブリッジ回路を有する検出部と、を備えたセンサにおいて、前記ピエゾ抵抗素子は直交するＸ軸、Ｙ軸、Ｚ軸の各軸方向の物理量を検出するように少なくとも４個づつ配設されており、前記ブリッジ回路の４辺の少なくとも１つの辺には前記ピエゾ抵抗素子と直列に温度補償回路が接続され、該温度補償回路は前記ピエゾ抵抗素子と直列に接続された少なくとも１個の温度補償用抵抗と、各温度補償用抵抗と並列に接続された調整用配線と、各調整用配線に接続された複数の調整用パッドからなり、前記調整用配線は前記ブリッジ回路を構成する配線と同じ材質であるような構成とした。
本発明の他の態様として、前記温度補償回路は、ブリッジ回路の隣接する２つの対角間に配設されているような構成とした。
本発明の他の態様として、前記温度補償用抵抗は、厚膜抵抗またはピエゾ抵抗素子であるような構成とした。
本発明の他の態様として、前記温度補償用抵抗は、前記枠部に配設されているような構成とした。

このような本発明のセンサは、温度補償回路の所望の調整用パッド間に過電流を流して調整用配線を断線させることにより、ブリッジ回路を構成する抵抗値の変更が可能であり、ウェーハ状態（多面付け状態）のみならず、チップ状態、あるいは最終的なパッケージ封止後であっても、レーザートリミングという高価な装置を要せずにセンサの温度補償（出力補正）が可能である。

以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明のセンサの一実施形態である加速度センサを示す平面図であり、図２は図１に示されるセンサのＩ−Ｉ線における断面図であり、図３は図１に示されるセンサのII−II線における断面図である。図１〜図３において、センサ１は、センサ本体２と、このセンサ本体２に接合された支持基板３とを有している。センサ本体２は、酸化シリコン層１３をシリコン層１２（活性層シリコン）とシリコン層１４（基板シリコン）で挟持した３層構造を有するＳＯＩ（Silicon On Insulator）基板１１からなる。

センサ本体２を構成するシリコン層１２（活性層シリコン）は、錘部２１を構成する錘接合部２４と、この錘接合部２４を支持するための４本の梁部２２と、枠部２３と、各梁部２２と枠部２３で囲まれた４箇所の窓部２５とを備えている。また、４本の梁部２２には、Ｘ軸方向の外力を検出する４個のピエゾ抵抗素子Ｒ_X1、Ｒ_X2、Ｒ_X3、Ｒ_X4と、Ｙ軸方向の外力を検出する４個のピエゾ抵抗素子Ｒ_Y1、Ｒ_Y2、Ｒ_Y3、Ｒ_Y4と、Ｚ軸方向の外力を検出する４個のピエゾ抵抗素子Ｒ_Z1、Ｒ_Z2、Ｒ_Z3、Ｒ_Z4が配設されている。このように配設されたピエゾ抵抗素子は、後述のように、各軸方向の４個毎にブリッジ回路を構成するように接続され、検出部３１Ｘ、３１Ｙ、３１Ｚをなしている。

センサ本体２を構成するシリコン層１４（基板シリコン）は、錘部２１を構成する錘２６と、この錘２６の周囲に開口部を介して位置する枠部２７とを備えている。錘２６は、その厚みが枠部２７よりも薄いものであり、基部２６Ａと、この基部２６Ａから十字型の梁部２２の間（窓部２５）方向に突出している４個の突出部２６Ｂからなる。そして、錘２６の基部２６Ａは、酸化シリコン層１３を介してシリコン層１２（活性層シリコン）の錘接合部２４に接合され、錘部２１が構成されている。
センサ１を構成する支持基板３は、例えば、ガラス、シリコン、ＳＵＳ板、インバー（Ｆｅ−３６％Ｎｉ合金）等の金属板、絶縁性樹脂板等を用いることができ、厚みは５０〜１０００μｍ程度の範囲で適宜設定することができる。尚、本発明のセンサは、センサ本体２からなり、支持基板３を備えていないものであってもよく、この場合、パッケージ用基板に直接搭載してもよい。

このセンサ１では、４本の梁部２２で支持された錘部２１に、Ｘ軸、Ｙ軸、あるいは、Ｚ軸（図１参照）方向に外力が作用すると、錘部２１に変位が生じる。この変位により、梁部２２に撓みが生じて、錘部２１に作用した外力がピエゾ抵抗素子により検出される。ピエゾ抵抗素子は、フォトレジストあるいは酸化珪素膜等をマスクとして梁部２２（シリコン層１２（活性層シリコン））に、ボロン、リン等の不純物をイオン打ち込み等の方法により低濃度（例えば、不純物濃度が１０¹⁷〜１０¹⁹ａｔｍ／ｃｍ³程度）で拡散させて形成することができる。また、ピエゾ抵抗素子の寸法は適宜設定することができ、例えば、長さ２０〜２００μｍ、幅０．５〜１０μｍの範囲で適宜設定することができる。
尚、ピエゾ抵抗素子の保護を目的として、ピエゾ抵抗素子を被覆するように、センサ本体２を構成するシリコン層１２（活性層シリコン）上に絶縁層を設けてもよい。このような絶縁層は、例えば、二酸化珪素膜、窒化珪素等であってよく、厚みは０．１〜１μｍ程度の範囲で適宜設定することができる。

図４は、検出部３１Ｘ、３１Ｙ、３１Ｚをなす配線の一例を示す図であり、図５はブリッジ回路を示す図である。図４および図５に示されるように、各軸の４個のピエゾ抵抗素子は、ブリッジ回路を構成するように接続され検出部３１Ｘ、３１Ｙ、３１Ｚを構成し、各検出部に接続された１１個の端子４１（Ｖｄ、Ｘ＋、Ｘ−、ＸＧ、Ｙ＋、Ｙ−、ＹＧ、ＹＧ、Ｚ＋、Ｚ−、ＺＧ）が枠部２３に設けられている。各ピエゾ抵抗素子を接続する配線は、例えば、アルミニウム、アルミニウムを主とした合金、銅、チタン、窒化チタン、およびこれらの積層膜等の金属薄膜を形成し、この金属薄膜上にフォトリソグラフィーによってマスクパターンを形成し、不要箇所をエッチングにより除去して形成することができる。そして、各ブリッジ回路の左右両辺にはピエゾ抵抗素子と直列にそれぞれ温度補償回路３２が接続されている。

すなわち、Ｘ軸方向の外力を検出する４個のピエゾ抵抗素子Ｒ_X1、Ｒ_X2、Ｒ_X3、Ｒ_X4は、ブリッジ回路を構成するように接続され検出部３１Ｘを構成し、ブリッジ回路の左右両辺にはピエゾ抵抗素子（この例では、ピエゾ抵抗素子Ｒ_X1とＲ_X4）と直列にそれぞれ温度補償回路３２が接続されている。各温度補償回路３２は、ピエゾ抵抗素子Ｒ_X1とＲ_X4と直列に接続された１個の温度補償用抵抗Ｒ_Sと、各温度補償用抵抗Ｒ_Sに並列に接続された調整用配線３３と、各調整用配線３３に接続された複数の調整用パッドＰ、図示例では各調整用配線３３に接続された１組の調整用パッドＰ（Ｐ_X1とＰ_X2、Ｐ_X3とＰ_X4）からなる。
また、Ｙ軸方向の外力を検出する４個のピエゾ抵抗素子Ｒ_Y1、Ｒ_Y2、Ｒ_Y3、Ｒ_Y4は、ブリッジ回路を構成するように接続され検出部３１Ｙを構成し、ブリッジ回路の左右両辺にはピエゾ抵抗素子（この例では、ピエゾ抵抗素子Ｒ_Y1とＲ_Y4）と直列にそれぞれ温度補償回路３２が接続されている。各温度補償回路３２は、ピエゾ抵抗素子Ｒ_Y1とＲ_Y4と直列に接続された２個の温度補償用抵抗Ｒ_Sと、各温度補償用抵抗Ｒ_Sに並列に接続された調整用配線３３と、各調整用配線３３に接続された複数の調整用パッドＰ、図示例では各調整用配線３３に接続された１組の調整用パッドＰ（Ｐ_Y1とＰ_Y2、Ｐ_Y3とＰ_Y4、Ｐ_Y5とＰ_Y6、Ｐ_Y7とＰ_Y8）からなる。

さらに、Ｚ軸方向の外力を検出する４個のピエゾ抵抗素子Ｒ_Z1、Ｒ_Z2、Ｒ_Z3、Ｒ_Z4は、ブリッジ回路を構成するように接続され検出部３１Ｚを構成し、ブリッジ回路の左右両辺にはピエゾ抵抗素子（この例では、ピエゾ抵抗素子Ｒ_Z1とＲ_Z4）と直列にそれぞれ温度補償回路３２が接続されている。各温度補償回路３２は、ピエゾ抵抗素子Ｒ_Z1とＲ_Z4と直列に接続された１個の温度補償用抵抗Ｒ_Sと、各温度補償用抵抗Ｒ_Sに並列に接続された調整用配線３３と、各調整用配線３３に接続された複数の調整用パッドＰ、図示例では各調整用配線３３に接続された１組の調整用パッドＰ（Ｐ_Z1とＰ_Z2、Ｐ_Z3とＰ_Z4）からなる。

このような温度補償回路３２は、外力に応じた梁部２２の撓みを阻害しないため、あるいは駆動時における発熱に伴うオフセット電圧の影響を抑えるために、枠部２３に設けられていることが好ましい。温度補償回路３２を構成する温度補償用抵抗Ｒ_Sの抵抗値は、ピエゾ抵抗素子の抵抗値の０．０１〜１０％の範囲であることが好ましく、０．０１％未満であると、ピエゾ抵抗素子の抵抗値のバラツキに対抗した十分な温度補償を行うことが難しくなり、また、１０％を超えると、温度補償に要求される微調整の域を逸脱するおそれがある。また、図示例で８個配設されている温度補償用抵抗Ｒ_Sは、抵抗値が同一であってもよく、また、異なるものであってもよい。温度補償用抵抗Ｒ_Sとしては、ＲｕＯ₂、Ｐｂ₂Ｒｕ₂Ｏ₇、Ｂｉ₂Ｒｕ₂Ｏ₇等のＲｕ酸化物の導電材料を用いた厚膜抵抗（厚みは、例えば５〜２０μｍ程度）、あるいは、不純物濃度および／または形状寸法を適宜調整したピエゾ抵抗素子を用いることができる。このように、温度補償用抵抗Ｒ_Sが厚膜抵抗である場合には、温度変化による抵抗変化が理想的には零となる点で好ましく、一方、ピエゾ抵抗素子である場合には、ブリッジ回路用のピエゾ抵抗素子と同時に作製することも可能であり、製造上有利である。また、調整用配線３３は、ブリッジ回路を形成するための上記の配線と同じ材質である。

このような本発明のセンサは、温度補償回路３２の所望の調整用パッドＰ間に過電流を流して調整用配線３３を断線させることにより、ブリッジ回路を構成する抵抗値の変更が可能である。図６は、上記の例における検出部３１Ｙのピエゾ抵抗素子Ｒ_Y4に直列に接続された温度補償回路３２を示す図である。温度補償を行わない場合は、ピエゾ抵抗素子Ｒ_Y4から端子Ｖｄへの電流は、図６（Ａ）に示されるように、温度補償用抵抗Ｒ_Sを流れずに調整用配線３３を流れる。そして、熱変動あるいは製造上のバラツキによってブリッジ回路のバランスが崩れ不要な出力成分が生じて温度補償が必要な場合、例えば、調整用パッドＰ_Y5とＰ_Y6間に過電流を流して調整用配線３３を断線させる。これにより、ピエゾ抵抗素子Ｒ_Y4から端子Ｖｄへの電流は、図６（Ｂ）に示されるように、１個目の温度補償用抵抗Ｒ_Sを流れ、２個目の温度補償用抵抗Ｒ_Sは流れずに調整用配線３３を流れることになる。したがって、本発明のセンサは、ウェーハ状態（多面付け状態）のみならず、チップ状態、あるいは最終的なパッケージ封止後であっても、レーザートリミングという高価な装置を要せずにセンサの温度補償（出力補正）が可能である。

上述の実施形態では、各ブリッジ回路の左右両辺のピエゾ抵抗素子として、ピエゾ抵抗素子Ｒ_X1とＲ_X4、ピエゾ抵抗素子Ｒ_Y1とＲ_Y4、ピエゾ抵抗素子Ｒ_Z1とＲ_Z4にのみ温度補償回路３２が直列に接続されているが、ピエゾ抵抗素子Ｒ_X2とＲ_X3、ピエゾ抵抗素子Ｒ_Y2とＲ_Y3、ピエゾ抵抗素子Ｒ_Z2とＲ_Z3に対しても温度補償回路３２を直列に接続してもよい。

また、温度補償回路３２を構成する温度補償用抵抗Ｒ_Sの数には特に制限はない。例えば、図７（Ａ）に示されるように、ピエゾ抵抗素子Ｒに５個の温度補償用抵抗Ｒ_S（抵抗値２００Ω）を直列に接続し、これらと並列に接続されている調整用配線３３に５組の調整用パッド（Ｐ₁とＰ₂、Ｐ₃とＰ₄、Ｐ₅とＰ₆、Ｐ₇とＰ₈、Ｐ₉とＰ₁₀）を設けてもよい。そして、ピエゾ抵抗素子Ｒの抵抗値が設計値の１０ｋΩに対して０．５％（５００Ω）変動した場合、調整用パッドＰ₁とＰ₂、調整用パッドＰ₃とＰ₄間に過電流を流して２箇所の調整用配線３３を断線させる（図７（Ｂ））ことにより、ピエゾ抵抗素子Ｒの抵抗値は、
１０ｋΩ×（１−０．００５）＋３×２００Ω＝１０．０１ｋΩ
となる。また、調整用パッドＰ₁とＰ₂、調整用パッドＰ₃とＰ₄、調整用パッドＰ₅とＰ₆間に過電流を流して調整用配線３３を断線させる（図７（Ｃ））ことにより、ピエゾ抵抗素子Ｒの抵抗値は、
１０ｋΩ×（１−０．００５）＋２×２００Ω＝９．９９ｋΩ
となる。このように、本発明のセンサでは、温度補償前の抵抗値のバラツキ０．５％に対して、±０．１％までバラツキを抑えることができる。

上述のセンサの実施形態は例示であり、本発明はこれに限定されるものではない。例えば、上述の実施形態では、ピエゾ抵抗素子は直交するＸ軸、Ｙ軸、Ｚ軸の各軸方向の物理量を検出するように４個づつ配設されているが、本発明では、直交するＸ軸、Ｙ軸、Ｚ軸の３軸の各軸につき５個以上のピエゾ抵抗素子を配設することもできる。
また、上述の実施形態では、各ブリッジ回路の４辺の左右２辺にピエゾ抵抗素子と直列に温度補償回路３２が接続されているが、これに限定されるものではなく、本発明では、ブリッジ回路の４辺の少なくとも１つの辺にピエゾ抵抗素子と直列に温度補償回路が接続されていればよい。

ここで、本発明のセンサを構成する枠部、梁部、錘部の形成について、上述のセンサ１のセンサ本体２の製造を例として説明する。図８は、本発明のセンサの製造例を示す工程図であり、図３に示した断面形状に相当する部位を示している。
図８において、シリコン層１２（活性層シリコン）、酸化シリコン層１３、シリコン層１４（基板シリコン）の３層構造を有するＳＯＩウェーハ１１′に多面付けで加工が行われる。まず、各面付け毎に、梁部２２、枠部２３、錘接合部２４を形成する部位を設定し、梁部２２となるシリコン層１２（活性層シリコン）の所定箇所に熱拡散法あるいはイオン注入法を用いて検出部３１Ｘ、３１Ｙ、３１Ｚ（図示せず）を形成する。この検出部３１Ｘ、３１Ｙ、３１Ｚの形成において、温度補償用抵抗Ｒ_Sがピエゾ抵抗素子である場合には、ブリッジ回路用のピエゾ抵抗素子と同時に形成することができ、また、別の工程で形成してもよい。温度補償用抵抗Ｒ_Sが厚膜抵抗である場合には、例えば、ペースト状の厚膜抵抗を所定位置に配設し、８００〜１０００℃程度で焼結して形成することができる。

次に、梁部２２、枠部２３、錘接合部２４を形成するための溝部１６をシリコン層１２（活性層シリコン）に形成し、また、錘２６の厚みを設定するための凹部１７をシリコン層１４（基板シリコン）に形成する（図８（Ａ））。この溝部１６、凹部１７の形成は、例えば、マスクパターンを介して、プラズマを利用したドライエッチング法であるＤＲＩＥ（Deep Reactive Ion Etching）法により行うことができる。また、サンドブラスト法、ウエットエッチング法、フェムト秒レーザ法により溝部１６、凹部１７を形成することもできる。次いで、各ピエゾ抵抗素子等を接続する配線等を、例えば、蒸着法、スパッタリング法等により配線形成用の導電性膜を成膜し、その後、パターニングすることにより形成する。尚、検出部３１Ｘ、３１Ｙ、３１Ｚとオーミック接触を形成するために、４００℃程度で熱処理を施す。

次に、各面付け毎に、ＳＯＩウェーハ１１′のシリコン層１４（基板シリコン）側（凹部１７側）からマスクパターン１９を介して酸化シリコン層１３が露出するまで開口部１８を穿設して錘２６（基部２６Ａ、突出部２６Ｂ）と枠部２７を形成する（図８（Ｂ））。その後、開口部１８と溝部１６とに露出する酸化シリコン層１３を除去する（図８（Ｃ））。これによりセンサ本体２が得られる。開口部１８の形成は、マスクパターン１９を介してＤＲＩＥ法により行うことができる。また、酸化シリコン層１３の除去は、例えば、反応性ガスによるドライエッチングにより行うことができる。マスクパターン３１の形成方法には特に制限はなく、例えば、感光性レジストを用いてフォトリソグラフィーによる形成する方法、樹脂層や金属層を配設し、これにレーザ描画により直接パターニングする方法等を用いることができる。
このようなセンサを構成する枠部、梁部、錘部の形成と、ピエゾ抵抗素子を備えた検出部、配線等の形成の工程順序は特に制限はない。
そして、ピエゾ抵抗素子が形成されたセンサ本体２に支持基板３を接合することにより上述のセンサ１が得られる。センサ本体２と支持基板３との接合は、例えば、陽極接合、直接接合、共晶接合、接着剤を用いた接合等により行うことができる。

小型で高信頼性のセンサが要求される種々の分野において適用できる。

本発明のセンサの一実施形態を示す平面図である。図１に示されるセンサのＩ−Ｉ線における断面図である。図１に示されるセンサのII−II線における断面図である。検出部をなす配線の一例を示す図である。ブリッジ回路を示す図である。ブリッジ回路に設けられた温度補償回路と、温度補償を説明するための図である。ブリッジ回路に設けられる温度補償回路の他の例と、温度補償を説明するための図である。本発明のセンサの製造方法の一例を説明するための工程図である。

符号の説明

１…センサ
２…センサ本体
３…支持基板
２１…錘部
２２…梁部
２３…枠部
２４…錘接合部
２６…錘
３１Ｘ，３１ｙ，３１Ｚ…検出部
３２…温度補償回路
３３…調整用配線
Ｐ…調整用パッド
Ｒ（Ｒ_X1、Ｒ_X2、Ｒ_X3、Ｒ_X4、Ｒ_Y1、Ｒ_Y2、Ｒ_Y3、Ｒ_Y4、Ｒ_Z1、Ｒ_Z2、Ｒ_Z3、Ｒ_Z4）…ピエゾ抵抗素子
Ｒ_S…温度補償用抵抗

Claims

枠部と、該枠部から内側方向に突出する複数の梁部と、該梁により支持される錘部と、前記梁部に配設されたピエゾ抵抗素子と、該ピエゾ抵抗素子により構成されたブリッジ回路を有する検出部と、を備えたセンサにおいて、
前記ピエゾ抵抗素子は直交するＸ軸、Ｙ軸、Ｚ軸の各軸方向の物理量を検出するように少なくとも４個づつ配設されており、前記ブリッジ回路の４辺の少なくとも１つの辺には前記ピエゾ抵抗素子と直列に温度補償回路が接続され、該温度補償回路は前記ピエゾ抵抗素子と直列に接続された少なくとも１個の温度補償用抵抗と、各温度補償用抵抗と並列に接続された調整用配線と、各調整用配線に接続された複数の調整用パッドからなり、前記調整用配線は前記ブリッジ回路を構成する配線と同じ材質であることを特徴とするセンサ。
前記温度補償回路は、ブリッジ回路の隣接する２つの対角間に配設されていることを特徴とする請求項１に記載のセンサ。
前記温度補償用抵抗は、厚膜抵抗またはピエゾ抵抗素子であることを特徴とする請求項１または請求項２に記載のセンサ。
前記温度補償用抵抗は、前記枠部に配設されていることを特徴とする請求項１乃至請求項３のいずれかに記載のセンサ。