JP5057421B2 - シミュレーション方法 - Google Patents
シミュレーション方法 Download PDFInfo
- Publication number
- JP5057421B2 JP5057421B2 JP2006031868A JP2006031868A JP5057421B2 JP 5057421 B2 JP5057421 B2 JP 5057421B2 JP 2006031868 A JP2006031868 A JP 2006031868A JP 2006031868 A JP2006031868 A JP 2006031868A JP 5057421 B2 JP5057421 B2 JP 5057421B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- simulation
- node
- voltage source
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1には本発明に係るシミュレーション方法の前提となる概念を結果出力区分の一例と共に示す。
前記オンザフライシミュレーションにおいてボルテージソースループの発生を予め抑制するための方法について説明する。先ず図29乃至図42を参照しながら上位階層にインタフェースする上位インタフェースノードN1〜NNに関するボルテージソースループの抑制について説明する。
2 データ保存領域としての回路領域
3 データ非保存領域としての回路領域
4 データ保存領域2の保存結果データ
5 オンザフライシミュレーションによる結果データ
Nui 上位階層へのインタフェースノード
Ndi 下位階層へのインタフェースノード
Nis 内部ノード
VLC 電圧源とインダクタから成る部分回路
VLCv 電圧源から成る部分回路
Vs 部分回路に含まれる電圧源
Lt 部分回路に含まれるインダクタ
N1〜NN 上位インタフェースノード
M1〜MN 下位インタフェースノード
GND グランド電位
VLP ボルテージソースループ
IN1〜INN 電流源
IM1〜IMN 電流源
VN1〜VNN 電圧源
VM1〜VMN 電圧源
CIR 部分回路に結合するその他の回路
V(IN1)〜V(INN) 電圧0の電圧源
V(IM1)〜V(IMN) 電圧0の電圧源
3i 下位階層の状態に依存する上位階層の電流源
3g 下位階層の状態に依存する上位階層の電圧源
Claims (8)
- コンピュータを用いたシミュレーション方法であって、
複数階層に階層化された階層化回路データを用いて前記コンピュータで得られた回路シミュレーション結果に対し、上位側と下位側への階層間のインタフェースノードに関して上記回路シミュレーションによって得られた結果データを前記コンピュータが保存する第1処理と、
第1処理にて保存された結果データを用いて、第1処理では保存されていない内部ノードのデータを前記コンピュータが回路シミュレーションを行って再現する第2処理と、を含み、
前記コンピュータは、前記第2処理におけるシミュレーションを、前記第1処理におけるシミュレーションと同じ初期条件で行ない、
前記コンピュータは、前記第2処理の対象とされる内部ノードを有する階層化回路が、1個の電圧源又は2個以上の連結された電圧源から構成された部分回路と、前記部分回路を別の階層の階層化回路に接続する1個以上の特定ノードと、前記部分回路に接続する他の回路とを有し、前記部分回路がグランド電位に接続されているとき、前記第2処理において前記部分回路の電圧源に流れる電流を見ないとき全ての前記特定ノードをフローティングとすることにより、ボルテージソースループの形成を阻止する、シミュレーション方法。 - コンピュータを用いたシミュレーション方法であって、
複数階層に階層化された階層化回路データを用いて前記コンピュータで得られた回路シミュレーション結果に対し、上位側と下位側への階層間のインタフェースノードに関して上記回路シミュレーションによって得られた結果データを前記コンピュータが保存する第1処理と、
第1処理にて保存された結果データを用いて、第1処理では保存されていない内部ノードのデータを前記コンピュータが回路シミュレーションを行って再現する第2処理と、を含み、
前記コンピュータは、前記第2処理におけるシミュレーションを、前記第1処理におけるシミュレーションと同じ初期条件で行ない、
前記コンピュータは、前記第2処理の対象とされる内部ノードを有する階層化回路が、電圧源とインダクタの何れか1個の素子又は電圧源とインダクタの少なくとも2個以上の連結された素子から構成された部分回路と、前記部分回路を別の階層の階層化回路に接続する1個以上の特定ノードとを有し、前記部分回路がグランド電位に接続されているとき、前記第2処理において前記部分回路の全ての素子に流れる電流を見ないとき前記部分回路を削除することにより、ボルテージソースループの形成を阻止する、シミュレーション方法。 - コンピュータを用いたシミュレーション方法であって、
複数階層に階層化された階層化回路データを用いて前記コンピュータで得られた回路シミュレーション結果に対し、上位側と下位側への階層間のインタフェースノードに関して上記回路シミュレーションによって得られた結果データを前記コンピュータが保存する第1処理と、
第1処理にて保存された結果データを用いて、第1処理では保存されていない内部ノードのデータを前記コンピュータが回路シミュレーションを行って再現する第2処理と、を含み、
前記コンピュータは、前記第2処理におけるシミュレーションを、前記第1処理におけるシミュレーションと同じ初期条件で行ない、
前記コンピュータは、前記第2処理の対象とされる内部ノードを有する階層化回路が、1個の電圧源又は2個以上の連結された電圧源から構成された部分回路と、前記部分回路を別の階層の階層化回路に接続する2個以上の特定ノードと、前記部分回路に接続する他の回路とを含み、前記部分回路がグランド電位に非接続とされているとき、前記第2処理において前記部分回路の電圧源に流れる電流を見ないとき、一つの特定ノードに与える入出力情報を電圧源情報とし、残りの特定ノードをフローティングとすることにより、ボルテージソースループの形成を阻止する、シミュレーション方法。 - コンピュータを用いたシミュレーション方法であって、
複数階層に階層化された階層化回路データを用いて前記コンピュータで得られた回路シミュレーション結果に対し、上位側と下位側への階層間のインタフェースノードに関して上記回路シミュレーションによって得られた結果データを前記コンピュータが保存する第1処理と、
第1処理にて保存された結果データを用いて、第1処理では保存されていない内部ノードのデータを前記コンピュータが回路シミュレーションを行って再現する第2処理と、を含み、
前記コンピュータは、前記第2処理におけるシミュレーションを、前記第1処理におけるシミュレーションと同じ初期条件で行ない、
前記コンピュータは、前記第2処理の対象とされる内部ノードを有する階層化回路が、電圧源とインダクタの何れか1個の素子又は電圧源とインダクタの少なくとも2個以上の連結された素子から構成された部分回路と、前記部分回路を別の階層の階層化回路に接続する1個以上の特定ノードとを有し、前記部分回路がグランド電位に非接続されているとき、前記第2処理において前記部分回路の全ての素子に流れる電流を見ないとき前記部分回路を削除することにより、ボルテージソースループの形成を阻止する、シミュレーション方法。 - コンピュータを用いたシミュレーション方法であって、
前記コンピュータが、指定された階層の回路ノードを階層化回路データから抽出する抽出処理と、
前記コンピュータが、前記抽出処理で抽出された回路ノードを結果出力ノードとして回路シミュレーションを行うシミュレーション実行処理と、
前記シミュレーション実行処理により結果出力ノードに得られた結果データのうち、上位側と下位側への階層間のインターフェースノードに関するものを前記コンピュータが保存する保存処理と、
前記コンピュータが、所要階層の一つ上位又は一つ下位の階層との間の前記保存されたインタフェースノードに関する結果データを用いて、当該所要階層の回路ノードについて回路シミュレーションを行って結果データを得るシミュレーション再実行処理と、を含み、
前記コンピュータは、前記シミュレーション再実行処理の対象とされる内部ノードを有する階層化回路が、1個の電圧源又は2個以上の連結された電圧源から構成された部分回路と、前記部分回路を別の階層の階層化回路に接続する1個以上の特定ノードと、前記部分回路に接続する他の回路とを有し、前記部分回路がグランド電位に接続されているとき、前記シミュレーション再実行処理において前記部分回路の電圧源に流れる電流を見ないとき全ての前記特定ノードをフローティングとすることにより、ボルテージソースループの形成を阻止する、シミュレーション方法。 - コンピュータを用いたシミュレーション方法であって、
前記コンピュータが、指定された階層の回路ノードを階層化回路データから抽出する抽出処理と、
前記コンピュータが、前記抽出処理で抽出された回路ノードを結果出力ノードとして回路シミュレーションを行うシミュレーション実行処理と、
前記シミュレーション実行処理により結果出力ノードに得られた結果データのうち、上位側と下位側への階層間のインターフェースノードに関するものを前記コンピュータが保存する保存処理と、
前記コンピュータが、所要階層の一つ上位又は一つ下位の階層との間の前記保存されたインタフェースノードに関する結果データを用いて、当該所要階層の回路ノードについて回路シミュレーションを行って結果データを得るシミュレーション再実行処理と、を含み、
前記コンピュータは、前記シミュレーション再実行処理の対象とされる内部ノードを有する階層化回路が、電圧源とインダクタの何れか1個の素子又は電圧源とインダクタの少なくとも2個以上の連結された素子から構成された部分回路と、前記部分回路を別の階層の階層化回路に接続する1個以上の特定ノードとを有し、前記部分回路がグランド電位に接続されているとき、前記シミュレーション再実行処理において前記部分回路の全ての素子に流れる電流を見ないとき前記部分回路を削除することにより、ボルテージソースループの形成を阻止する、シミュレーション方法。 - コンピュータを用いたシミュレーション方法であって、
前記コンピュータが、指定された階層の回路ノードを階層化回路データから抽出する抽出処理と、
前記コンピュータが、前記抽出処理で抽出された回路ノードを結果出力ノードとして回路シミュレーションを行うシミュレーション実行処理と、
前記シミュレーション実行処理により結果出力ノードに得られた結果データのうち、上位側と下位側への階層間のインターフェースノードに関するものを前記コンピュータが保存する保存処理と、
前記コンピュータが、所要階層の一つ上位又は一つ下位の階層との間の前記保存されたインタフェースノードに関する結果データを用いて、当該所要階層の回路ノードについて回路シミュレーションを行って結果データを得るシミュレーション再実行処理と、を含み、
前記コンピュータは、前記シミュレーション再実行処理の対象とされる内部ノードを有する階層化回路が、1個の電圧源又は2個以上の連結された電圧源から構成された部分回路と、前記部分回路を別の階層の階層化回路に接続する2個以上の特定ノードと、前記部分回路に接続する他の回路とを含み、前記部分回路がグランド電位に非接続とされているとき、前記シミュレーション再実行処理において前記部分回路の電圧源に流れる電流を見ないとき、一つの特定ノードに与える入出力情報を電圧源情報とし、残りの特定ノードをフローティングとすることにより、ボルテージソースループの形成を阻止する、シミュレーション方法。 - コンピュータを用いたシミュレーション方法であって、
前記コンピュータが、指定された階層の回路ノードを階層化回路データから抽出する抽出処理と、
前記コンピュータが、前記抽出処理で抽出された回路ノードを結果出力ノードとして回路シミュレーションを行うシミュレーション実行処理と、
前記シミュレーション実行処理により結果出力ノードに得られた結果データのうち、上位側と下位側への階層間のインターフェースノードに関するものを前記コンピュータが保存する保存処理と、
前記コンピュータが、所要階層の一つ上位又は一つ下位の階層との間の前記保存されたインタフェースノードに関する結果データを用いて、当該所要階層の回路ノードについて回路シミュレーションを行って結果データを得るシミュレーション再実行処理と、を含み、
前記コンピュータは、前記シミュレーション再実行処理の対象とされる内部ノードを有する階層化回路が、電圧源とインダクタの何れか1個の素子又は電圧源とインダクタの少なくとも2個以上の連結された素子から構成された部分回路と、前記部分回路を別の階層の階層化回路に接続する1個以上の特定ノードとを有し、前記部分回路がグランド電位に非接続されているとき、前記シミュレーション再実行処理において前記部分回路の全ての素子に流れる電流を見ないとき前記部分回路を削除することにより、ボルテージソースループの形成を阻止する、シミュレーション方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006031868A JP5057421B2 (ja) | 2006-02-09 | 2006-02-09 | シミュレーション方法 |
US11/619,885 US7721234B2 (en) | 2006-02-09 | 2007-01-04 | Simulation method and simulation program |
US12/753,832 US20100199239A1 (en) | 2006-02-09 | 2010-04-02 | Simulation method and simulation program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006031868A JP5057421B2 (ja) | 2006-02-09 | 2006-02-09 | シミュレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007213274A JP2007213274A (ja) | 2007-08-23 |
JP5057421B2 true JP5057421B2 (ja) | 2012-10-24 |
Family
ID=38335431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006031868A Expired - Fee Related JP5057421B2 (ja) | 2006-02-09 | 2006-02-09 | シミュレーション方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7721234B2 (ja) |
JP (1) | JP5057421B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8370786B1 (en) * | 2010-05-28 | 2013-02-05 | Golden Gate Technology, Inc. | Methods and software for placement improvement based on global routing |
CN103745062B (zh) * | 2014-01-16 | 2017-07-14 | 广东电网公司电力科学研究院 | 一种发电机氢气冷却系统的检修方法及系统 |
CN104462666B (zh) * | 2014-11-20 | 2017-12-19 | 神华集团有限责任公司 | 煤直接液化模拟方法及装置 |
US10346573B1 (en) * | 2015-09-30 | 2019-07-09 | Cadence Design Systems, Inc. | Method and system for performing incremental post layout simulation with layout edits |
US10395000B1 (en) * | 2015-12-17 | 2019-08-27 | Cadence Design Systems, Inc. | Methods, systems, and computer program products for implementing an electronic design using voltage-based electrical analyses and simulations with corrections |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5247468A (en) * | 1988-09-27 | 1993-09-21 | Tektronix, Inc. | System for calculating and displaying user-defined output parameters describing behavior of subcircuits of a simulated circuit |
US5416717A (en) * | 1989-09-06 | 1995-05-16 | Hitachi, Ltd. | Circuit simulation method for a circuit realized by an LSI layout pattern based upon a circuit of a logic gate level realized by the layout pattern |
US5555201A (en) * | 1990-04-06 | 1996-09-10 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information |
US5544067A (en) * | 1990-04-06 | 1996-08-06 | Lsi Logic Corporation | Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation |
JP2884951B2 (ja) * | 1992-10-14 | 1999-04-19 | 日本電気株式会社 | 回路分割形シミュレーションの行列定式化方式 |
US5980096A (en) * | 1995-01-17 | 1999-11-09 | Intertech Ventures, Ltd. | Computer-based system, methods and graphical interface for information storage, modeling and stimulation of complex systems |
US6983227B1 (en) * | 1995-01-17 | 2006-01-03 | Intertech Ventures, Ltd. | Virtual models of complex systems |
JPH09259151A (ja) | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | 回路シミュレーション方法 |
JP3604539B2 (ja) | 1997-09-24 | 2004-12-22 | 株式会社東芝 | データ圧縮・復元方法、データ管理方法、データ転送方法、シミュレーション方法、データ圧縮・復元システム、及びデータ圧縮・復元プログラムを格納したコンピュータ読み取り可能な記録媒体 |
US20060117274A1 (en) * | 1998-08-31 | 2006-06-01 | Tseng Ping-Sheng | Behavior processor system and method |
US7480606B2 (en) * | 1998-08-31 | 2009-01-20 | Versity Design, Inc. | VCD-on-demand system and method |
JP2000315222A (ja) * | 1999-04-30 | 2000-11-14 | Matsushita Electric Ind Co Ltd | 集積回路装置の設計用データベース及び集積回路装置の設計方法 |
US6539522B1 (en) * | 2000-01-31 | 2003-03-25 | International Business Machines Corporation | Method of developing re-usable software for efficient verification of system-on-chip integrated circuit designs |
EP1168117A1 (de) * | 2000-06-21 | 2002-01-02 | ALSTOM Power N.V. | Verfahren zur Darstellung und Verarbeitung von Prozessabläufen und Computerprogramm zur Simulation derselben |
JP4743944B2 (ja) * | 2000-08-25 | 2011-08-10 | 鎮男 角田 | シミュレーションモデル作成方法及びそのシステムと記憶媒体 |
US20020069039A1 (en) * | 2000-12-01 | 2002-06-06 | Ricks Kenneth G. | System and method for creating architectural descriptions of real-time simulations |
US7092864B2 (en) * | 2000-12-29 | 2006-08-15 | International Business Machines Corporation | Signal override for simulation models |
US7080365B2 (en) * | 2001-08-17 | 2006-07-18 | Sun Microsystems, Inc. | Method and apparatus for simulation system compiler |
WO2003036523A1 (fr) * | 2001-10-24 | 2003-05-01 | Renesas Technology Corp. | Procede et programme de simulation et procede d'affichage |
US7206732B2 (en) * | 2002-04-04 | 2007-04-17 | International Business Machines Corporation | C-API instrumentation for HDL models |
US20030195736A1 (en) * | 2002-04-11 | 2003-10-16 | Sun Microsystems, Inc. | Method of storing cross-hierarchy coupling data in a hierarchical circuit model |
US7181383B1 (en) * | 2003-11-26 | 2007-02-20 | Cadence Design Systems, Inc. | System and method for simulating a circuit having hierarchical structure |
US7392169B2 (en) * | 2004-10-21 | 2008-06-24 | International Business Machines Corporation | Method, system and program product for defining and recording minimum and maximum event counts of a simulation utilizing a high level language |
US7343572B1 (en) * | 2005-03-31 | 2008-03-11 | Xilinx, Inc. | Vector interface to shared memory in simulating a circuit design |
JP4554464B2 (ja) * | 2005-08-03 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | シミュレーション装置 |
US20070043547A1 (en) * | 2005-08-19 | 2007-02-22 | Jerome Plun | Integrated debugging environment for a network simulation |
US7483825B2 (en) * | 2005-09-12 | 2009-01-27 | International Business Machines Corporation | Method for the creation of a hybrid cycle simulation model |
US7596769B2 (en) * | 2006-04-14 | 2009-09-29 | Cadence Design Systems, Inc. | Simulation of power domain isolation |
US7707533B2 (en) * | 2006-07-21 | 2010-04-27 | Solido Design Automation Inc. | Data-mining-based knowledge extraction and visualization of analog/mixed-signal/custom digital circuit design flow |
-
2006
- 2006-02-09 JP JP2006031868A patent/JP5057421B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-04 US US11/619,885 patent/US7721234B2/en active Active
-
2010
- 2010-04-02 US US12/753,832 patent/US20100199239A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20070186194A1 (en) | 2007-08-09 |
JP2007213274A (ja) | 2007-08-23 |
US20100199239A1 (en) | 2010-08-05 |
US7721234B2 (en) | 2010-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100153897A1 (en) | System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce leakage power in an electronic circuit and electronic design automation tool incorporating the same | |
WO2010004668A1 (ja) | 遅延ライブラリ、遅延ライブラリの作成方法、および遅延計算方法 | |
JP5057421B2 (ja) | シミュレーション方法 | |
CN103164585B (zh) | 缓冲器的插入方法及装置 | |
US8713506B2 (en) | System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce dynamic power in an electronic circuit and an apparatus incorporating the same | |
JP5935544B2 (ja) | 論理セルのアナログモデルを生成する方法、製品及びコンピュータシステム | |
KR101127515B1 (ko) | 집적회로 설계시스템, 집적회로 설계프로그램 및 집적회로 설계방법 | |
US10275553B2 (en) | Custom circuit power analysis | |
JP4964685B2 (ja) | 半導体集積回路の電源変動検証装置及び方法並びにそのプログラム | |
US8712752B2 (en) | IR(voltage) drop analysis in integrated circuit timing | |
US8281269B2 (en) | Method of semiconductor integrated circuit device and program | |
US8069024B1 (en) | Replicant simulation | |
TW201738789A (zh) | 電腦可讀存儲介質及積體電路的電壓降和電遷移的分析方法 | |
US20100050144A1 (en) | System and method for employing signoff-quality timing analysis information to reduce leakage power in an electronic circuit and electronic design automation tool incorporating the same | |
US7149674B1 (en) | Methods for analyzing integrated circuits and apparatus therefor | |
JP2008041097A (ja) | ゲートレベルでの動的シミュレーション方法及び装置 | |
JP4554464B2 (ja) | シミュレーション装置 | |
US8818784B1 (en) | Hardware description language (HDL) incorporating statistically derived data and related methods | |
JP2006323873A (ja) | シミュレーション方法 | |
US7107198B2 (en) | Automatic generation of reduced-size circuit models including inductive interaction | |
JP3862882B2 (ja) | 回路データ縮約方法及び回路シミュレーション方法 | |
JP3905885B2 (ja) | シミュレーション方法、シミュレーションプログラム及び表示処理方法 | |
US8745558B1 (en) | Deployment of transmission gate logic cells in application specific integrated circuits | |
JP4855283B2 (ja) | 半導体集積回路の設計装置 | |
JP4983609B2 (ja) | 半導体設計方法、装置、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090202 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120726 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |