JP2884951B2 - 回路分割形シミュレーションの行列定式化方式 - Google Patents
回路分割形シミュレーションの行列定式化方式Info
- Publication number
- JP2884951B2 JP2884951B2 JP4275788A JP27578892A JP2884951B2 JP 2884951 B2 JP2884951 B2 JP 2884951B2 JP 4275788 A JP4275788 A JP 4275788A JP 27578892 A JP27578892 A JP 27578892A JP 2884951 B2 JP2884951 B2 JP 2884951B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- node
- current
- block
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、特に有限計算機リソー
ス下での分割シミュレーション又はマルチＣＰＵ（中央
演算処理装置）下での並列シミュレーション等を目的と
したＬＳＩ（大規模集積回路）の回路分割形シミュレー
ションの行列定式化方式に関する。
ス下での分割シミュレーション又はマルチＣＰＵ（中央
演算処理装置）下での並列シミュレーション等を目的と
したＬＳＩ（大規模集積回路）の回路分割形シミュレー
ションの行列定式化方式に関する。
【０００２】
【従来の技術】ＬＳＩの電子回路シミュレーションは、
大規模且つＣＰＵ依存度が高い計算機処理のうちの一つ
であり、計算コストの低減と処理の速応性の改善とを目
的として、種々の改良方式が提案されている。例えば、
有限計算機リソース下での分割処理又はマルチＣＰＵ下
での並列処理方式としては、特開昭61-026293 号及び特
開昭63-135877 号に開示されているものがある。これら
の方式は、設計データのコンパイル、リンク及びシミュ
レーション実行等の計算機処理の全フェーズに亘り、分
割処理又は並列処理を適用し得るものであり、大規模回
路シミュレーションの有効な手段である。
大規模且つＣＰＵ依存度が高い計算機処理のうちの一つ
であり、計算コストの低減と処理の速応性の改善とを目
的として、種々の改良方式が提案されている。例えば、
有限計算機リソース下での分割処理又はマルチＣＰＵ下
での並列処理方式としては、特開昭61-026293 号及び特
開昭63-135877 号に開示されているものがある。これら
の方式は、設計データのコンパイル、リンク及びシミュ
レーション実行等の計算機処理の全フェーズに亘り、分
割処理又は並列処理を適用し得るものであり、大規模回
路シミュレーションの有効な手段である。
【０００３】これらの方式は、例えば図１に示すよう
に、回路ブロック１，２，３と、これらの回路ブロック
１，２，３間を接続する外部ノード４，５，６，７とか
らなる階層化回路に対し、各回路ブロック１，２，３を
独立に計算機で処理し、一方、回路ブロック間の結合処
理は、各回路ブロックを外部ノードから眺めたマクロモ
デルで表した上でブロック間接続回路網の行列式をたて
て、これを解くことによって解決される。
に、回路ブロック１，２，３と、これらの回路ブロック
１，２，３間を接続する外部ノード４，５，６，７とか
らなる階層化回路に対し、各回路ブロック１，２，３を
独立に計算機で処理し、一方、回路ブロック間の結合処
理は、各回路ブロックを外部ノードから眺めたマクロモ
デルで表した上でブロック間接続回路網の行列式をたて
て、これを解くことによって解決される。
【０００４】回路方程式の定式化には、どのようなシミ
ュレーション方式をとるにせよ、汎用性が高いことか
ら、節点電位並びに電圧源素子及びインダクタンス素子
等電流変数独立な素子の電流とを回路変数とする修正節
点法が用いられることが多い（IEEE Trans on Circuit
& Systems 第22巻 第 504〜509 頁 1975年）。
ュレーション方式をとるにせよ、汎用性が高いことか
ら、節点電位並びに電圧源素子及びインダクタンス素子
等電流変数独立な素子の電流とを回路変数とする修正節
点法が用いられることが多い（IEEE Trans on Circuit
& Systems 第22巻 第 504〜509 頁 1975年）。
【０００５】この修正節点法を回路方程式の定式化に適
用する場合、逆行列処理（ＬＵ分解）課程で、対角項に
よる零割計算を回避するために、通常、コンパイル又は
リンク段階で予め行列のリオーダリングが施されている
（IEEE trans on Circuit &Systems 第28巻 第 271〜2
79 頁 1981年）。
用する場合、逆行列処理（ＬＵ分解）課程で、対角項に
よる零割計算を回避するために、通常、コンパイル又は
リンク段階で予め行列のリオーダリングが施されている
（IEEE trans on Circuit &Systems 第28巻 第 271〜2
79 頁 1981年）。
【０００６】以下に、この修正節点法を具体的に説明す
る。
る。
【０００７】図２は、電圧源素子８、インダクタンス素
子１０、コンダクタンス素子１２，１３及びノード１
４，１５，１６，１７から構成される回路である。な
お、電圧源素子８の素子電流をｉE 、インダクタンス素
子１０の素子電流をｉL 、ノード１７は基準電位（接地
電位）とする。この回路に上述の修正節点法を適用する
と、下記数式１が得られる。
子１０、コンダクタンス素子１２，１３及びノード１
４，１５，１６，１７から構成される回路である。な
お、電圧源素子８の素子電流をｉE 、インダクタンス素
子１０の素子電流をｉL 、ノード１７は基準電位（接地
電位）とする。この回路に上述の修正節点法を適用する
と、下記数式１が得られる。
【０００８】
【数１】 但し、ｈ：時間積分幅 Δｖ1 ：ノード１４電位のニュートン反復差分 Δｖ2 ：ノード１５電位のニュートン反復差分 Δｖ3 ：ノード１６電位のニュートン反復差分 ΔｉE ：電圧源素子電流ｉE のニュートン反復差分 ΔｉL ：インダクタンス素子電流ｉL のニュートン反復
差分 Ｊ1 ：ノード１４の電流和残差 Ｊ2 ：ノード１５の電流和残差 Ｊ3 ：ノード１６の電流和残差 ＥE ：電圧源素子８の電圧残差 ＥL ：インダクタンス素子１０の電圧残差
差分 Ｊ1 ：ノード１４の電流和残差 Ｊ2 ：ノード１５の電流和残差 Ｊ3 ：ノード１６の電流和残差 ＥE ：電圧源素子８の電圧残差 ＥL ：インダクタンス素子１０の電圧残差
【０００９】この数式１で示す行列式の各行は、変数ベ
クトルの要素順に対応させた定式化をとっている。即
ち、第１，第２，第３行は、夫々ノード１４，１５，１
６におけるキルヒホッフ電流則を表し、また第４，第５
行は夫々電圧源素子８及びインダクタンス素子１０の枝
電圧定義を表している。
クトルの要素順に対応させた定式化をとっている。即
ち、第１，第２，第３行は、夫々ノード１４，１５，１
６におけるキルヒホッフ電流則を表し、また第４，第５
行は夫々電圧源素子８及びインダクタンス素子１０の枝
電圧定義を表している。
【００１０】数式１から明らかなように、第１対角項は
零であり、このままＬＵ分解を行なうと、零割計算が発
生する。従って、数式１のままでは、逆行列計算が不可
能である。その定性的な理由は、数式１においては、第
１行、即ちノード１４のキルヒホッフ電流則に、第１
列、即ちノード１４の電位が関与せず、電圧源素子電流
ｉE とインダクタンス素子電流ｉL とにより、上述のキ
ルヒホッフ電流則が成立してしまっていることである。
より広義には、電流定義素子からなるカットセットが存
在する回路を修正節点法により定式化すると、ＬＵ分解
課程での部分行列が特異になる可能性があるということ
である。ちなみに、図２の回路では、電圧源素子８とイ
ンダクタンス素子１０とがカットセット１８を構成して
いる。
零であり、このままＬＵ分解を行なうと、零割計算が発
生する。従って、数式１のままでは、逆行列計算が不可
能である。その定性的な理由は、数式１においては、第
１行、即ちノード１４のキルヒホッフ電流則に、第１
列、即ちノード１４の電位が関与せず、電圧源素子電流
ｉE とインダクタンス素子電流ｉL とにより、上述のキ
ルヒホッフ電流則が成立してしまっていることである。
より広義には、電流定義素子からなるカットセットが存
在する回路を修正節点法により定式化すると、ＬＵ分解
課程での部分行列が特異になる可能性があるということ
である。ちなみに、図２の回路では、電圧源素子８とイ
ンダクタンス素子１０とがカットセット１８を構成して
いる。
【００１１】行列のリオーダリングは、このような部分
行列の特異点を回避するために施される。即ち、先ず、
変数ベクトルを電流変数独立な素子電流、この素子の正
ノード電位、その他のノード電位にグループ分けし、こ
のグループ順で変数ベクトルを定義する。ここで、電流
変数独立な素子の正ノードとは、その素子の両側のノー
ドのうちの一つを選ぶとし、他の電流変数独立な素子と
の間で選択を共有しないノードのことをいう。正ノード
は、電流変数独立な素子のみでループを構成しない限
り、必ず選択できる。電流変数独立な素子のみでループ
を構成する回路を設計するのは非現実的であるから、そ
のような回路は除外してもよい。
行列の特異点を回避するために施される。即ち、先ず、
変数ベクトルを電流変数独立な素子電流、この素子の正
ノード電位、その他のノード電位にグループ分けし、こ
のグループ順で変数ベクトルを定義する。ここで、電流
変数独立な素子の正ノードとは、その素子の両側のノー
ドのうちの一つを選ぶとし、他の電流変数独立な素子と
の間で選択を共有しないノードのことをいう。正ノード
は、電流変数独立な素子のみでループを構成しない限
り、必ず選択できる。電流変数独立な素子のみでループ
を構成する回路を設計するのは非現実的であるから、そ
のような回路は除外してもよい。
【００１２】変数ベクトルを上述の順に定義した上で、
行は電流変数独立な素子の正ノードについてのキルヒホ
ッフ電流則、電流変数独立な素子の枝電圧定義、前記正
ノード以外のノードについてのキルヒホッフ電流則、以
上の順で設定する。このようにリオーダリングすれば、
前述の数式１は下記数式２に定式化される。
行は電流変数独立な素子の正ノードについてのキルヒホ
ッフ電流則、電流変数独立な素子の枝電圧定義、前記正
ノード以外のノードについてのキルヒホッフ電流則、以
上の順で設定する。このようにリオーダリングすれば、
前述の数式１は下記数式２に定式化される。
【００１３】
【数２】
【００１４】この数式２の定性的な意味は、前記リオー
ダリングに基づく定式化によれば、対角項は決して零値
になり得ないこと、また、前述のように、グループ化さ
れ、定式化された部分行列と部分変数ベクトルとの間に
正則関係が成り立ち、以上から必ずＬＵ分解可能、即ち
逆行列計算可能となることである。
ダリングに基づく定式化によれば、対角項は決して零値
になり得ないこと、また、前述のように、グループ化さ
れ、定式化された部分行列と部分変数ベクトルとの間に
正則関係が成り立ち、以上から必ずＬＵ分解可能、即ち
逆行列計算可能となることである。
【００１５】
【発明が解決しようとする課題】以上の従来技術を踏ま
え、有限計算機リソース下での分割シミュレーション又
はマルチＣＰＵ下での並列シミュレーションを目的とし
た回路分割形シミュレーションの行列定式化の問題点を
説明する。
え、有限計算機リソース下での分割シミュレーション又
はマルチＣＰＵ下での並列シミュレーションを目的とし
た回路分割形シミュレーションの行列定式化の問題点を
説明する。
【００１６】図３は図２の回路に対しノード１５を外部
ノードとした回路の階層化構成例であり、上位回路はブ
ロック１９とブロック２０とにより構成されている。
ノードとした回路の階層化構成例であり、上位回路はブ
ロック１９とブロック２０とにより構成されている。
【００１７】前述の特開昭61-026293 号に開示された方
法によれば、回路分割形シミュレーションの行列定式化
は以下に示すようになる。
法によれば、回路分割形シミュレーションの行列定式化
は以下に示すようになる。
【００１８】先ず、各ブロックに対して個別的に回路を
定式化する。その際、変数ベクトルは、ブロックの内部
ノード電位、電流変数及び外部ノード電位のグループに
分け、この順で変数ベクトルを構成する。
定式化する。その際、変数ベクトルは、ブロックの内部
ノード電位、電流変数及び外部ノード電位のグループに
分け、この順で変数ベクトルを構成する。
【００１９】これにより、図３のブロック１９及びブロ
ック２０の部分回路は夫々下記数式３及び数式４により
定式化される。
ック２０の部分回路は夫々下記数式３及び数式４により
定式化される。
【００２０】
【数３】 但し、Δｖ1 ：内部ノード１６電位のニュートン反復差
分 Δｖ2 ：外部ノード１５電位のニュートン反復差分 Ｊ1 ：内部ノード１６の電流和残差 Ｊ2 ：外部ノード１５の電流和残差
分 Δｖ2 ：外部ノード１５電位のニュートン反復差分 Ｊ1 ：内部ノード１６の電流和残差 Ｊ2 ：外部ノード１５の電流和残差
【００２１】
【数４】 但し、ΔｉE ：電圧源素子電流ｉE のニュートン反復差
分 ΔｉL ：インダクタンス素子電流ｉL のニュートン反復
差分 Δｖ1 ：内部ノード１４電位のニュートン反復差分 Δｖ2 ：外部ノード１５電位のニュートン反復差分
分 ΔｉL ：インダクタンス素子電流ｉL のニュートン反復
差分 Δｖ1 ：内部ノード１４電位のニュートン反復差分 Δｖ2 ：外部ノード１５電位のニュートン反復差分
【００２２】数式３及び数式４の行列、ベクトル中の点
線は、内部変数に関する行列式と外部変数に関する行列
式との境界を表す。
線は、内部変数に関する行列式と外部変数に関する行列
式との境界を表す。
【００２３】この回路分割形シミュレーションの行列定
式化では、外部変数に関する行列式は上位回路に対して
外部ノードから眺めたマクロモデルを生成する必要上、
これを縁に定式化する必要がある。更に、内部変数に関
する行列式は、当該ブロックの完結した回路方程式を表
すので、この行列式独自で逆行列可能であること、即ち
正則であることが必要である。
式化では、外部変数に関する行列式は上位回路に対して
外部ノードから眺めたマクロモデルを生成する必要上、
これを縁に定式化する必要がある。更に、内部変数に関
する行列式は、当該ブロックの完結した回路方程式を表
すので、この行列式独自で逆行列可能であること、即ち
正則であることが必要である。
【００２４】数式３の内部変数に関する行列式は、下記
数式５であり、正則条件を満たしている。
数式５であり、正則条件を満たしている。
【００２５】
【数５】（Ｇ1 ＋Ｇ2 ）Δｖ1 ＝Ｊ1
【００２６】一方、数式４の内部変数に関する行列式は
下記数式６となる。
下記数式６となる。
【００２７】
【数６】
【００２８】この数式６は正則条件を満たしていない。
なぜなら、回路の定常動作においては、時間積分幅ｈは
無限大となり、数式６中のＬ／ｈは零値をとるからであ
る。つまり、この定式化では、図３のブロック２０の部
分回路はシミュレーション不可能である。その原因は、
図３のブロック２０においては、電流変数独立が素子で
ある電圧源素子８とインダクタンス素子１０とが外部ノ
ード１５，１７間で電流パスを構成しているからであ
る。この場合、前述した修正節点法でのリオーダリング
方式によれば、電圧源素子８及びインダクタンス素子１
０に対して、夫々正ノード１４及び正ノード１５を選択
すべきであるが、ノード１５はブロック２０の外部ノー
ドであるため、このノードに関するキルヒホッフ電流則
を内部変数に関する行列式に取り込むことができない。
つまり、ノード１５は正ノードとして選択することが不
可能となる。
なぜなら、回路の定常動作においては、時間積分幅ｈは
無限大となり、数式６中のＬ／ｈは零値をとるからであ
る。つまり、この定式化では、図３のブロック２０の部
分回路はシミュレーション不可能である。その原因は、
図３のブロック２０においては、電流変数独立が素子で
ある電圧源素子８とインダクタンス素子１０とが外部ノ
ード１５，１７間で電流パスを構成しているからであ
る。この場合、前述した修正節点法でのリオーダリング
方式によれば、電圧源素子８及びインダクタンス素子１
０に対して、夫々正ノード１４及び正ノード１５を選択
すべきであるが、ノード１５はブロック２０の外部ノー
ドであるため、このノードに関するキルヒホッフ電流則
を内部変数に関する行列式に取り込むことができない。
つまり、ノード１５は正ノードとして選択することが不
可能となる。
【００２９】この課題を解決する手段として、回路の階
層化の段階で、予め外部ノード間で電流変数独立な素子
のみからなる電流パスを避けるようにブロック化（又
は、外部ノードの選択）を行なう方法がある。しかし、
有限計算機リソース下での分割シミュレーション又はマ
ルチＣＰＵ下での並列シミュレーションでは、計算処理
の高速化のために、ブロックの回路規模の均等化及び外
部ノード数の最小化を目標とした階層化処理が優先され
る。一方、論理ＬＳＩの高速化に伴い、電源配線、グラ
ンド配線の電位変動及び論理信号のリンキング等のイン
ダクタンスが関与する設計要素が増大しており、これに
伴って、シミュレーション設計データ中のインダクタン
スネットの割合が増大してきている。また、アナログ設
計においては、オペアンプモデルは基本素子であるが、
オペアンプの出力端子と基準端子との間の電気特性は電
流変数独立な素子であり、従ってアナログ回路のシミュ
レーション設計データは多数の電流変数独立な素子から
構成されているといってもよい。
層化の段階で、予め外部ノード間で電流変数独立な素子
のみからなる電流パスを避けるようにブロック化（又
は、外部ノードの選択）を行なう方法がある。しかし、
有限計算機リソース下での分割シミュレーション又はマ
ルチＣＰＵ下での並列シミュレーションでは、計算処理
の高速化のために、ブロックの回路規模の均等化及び外
部ノード数の最小化を目標とした階層化処理が優先され
る。一方、論理ＬＳＩの高速化に伴い、電源配線、グラ
ンド配線の電位変動及び論理信号のリンキング等のイン
ダクタンスが関与する設計要素が増大しており、これに
伴って、シミュレーション設計データ中のインダクタン
スネットの割合が増大してきている。また、アナログ設
計においては、オペアンプモデルは基本素子であるが、
オペアンプの出力端子と基準端子との間の電気特性は電
流変数独立な素子であり、従ってアナログ回路のシミュ
レーション設計データは多数の電流変数独立な素子から
構成されているといってもよい。
【００３０】即ち、従来の回路分割形シミュレーション
の行列定式化においては、外部ノード間で電流変数独立
な素子のみからなる電流パスが存在するブロックはシミ
ュレーション不可能であることと、回路の階層化の段階
でこの問題点を回避する手段は、回路分割形シミュレー
ションの目的及びシミュレーション設計データの特質上
汎用性に欠けることになるという問題点がある。
の行列定式化においては、外部ノード間で電流変数独立
な素子のみからなる電流パスが存在するブロックはシミ
ュレーション不可能であることと、回路の階層化の段階
でこの問題点を回避する手段は、回路分割形シミュレー
ションの目的及びシミュレーション設計データの特質上
汎用性に欠けることになるという問題点がある。
【００３１】本発明はかかる問題点に鑑みてなされたも
のであって、従来の回路分割形シミュレーション方式で
は適用不可能な回路にも適用できる回路分割形シミュレ
ーションの行列定式化方式を提供することを目的とす
る。
のであって、従来の回路分割形シミュレーション方式で
は適用不可能な回路にも適用できる回路分割形シミュレ
ーションの行列定式化方式を提供することを目的とす
る。
【００３２】
【課題を解決するための手段】本発明に係る回路分割形
シミュレーションの行列定式化方式は、回路をブロック
分割して回路シミュレーションを行なう回路分割形シミ
ュレーションの行列定式化方式において、前記ブロック
間の接続をつかさどるノードを外部ノードとし、前記ブ
ロック内部の回路接続をつかさどるノードのうち前記外
部ノード以外のノードを内部ノードとして、前記ブロッ
クの内部で電流変数独立な素子のみにより外部ノード間
に電流パスが存在する場合に、外部ノードに接続する電
流変数独立な素子の一つを選択し、この素子の電流変数
を上位回路の変数に取り込むことを特徴とする。
シミュレーションの行列定式化方式は、回路をブロック
分割して回路シミュレーションを行なう回路分割形シミ
ュレーションの行列定式化方式において、前記ブロック
間の接続をつかさどるノードを外部ノードとし、前記ブ
ロック内部の回路接続をつかさどるノードのうち前記外
部ノード以外のノードを内部ノードとして、前記ブロッ
クの内部で電流変数独立な素子のみにより外部ノード間
に電流パスが存在する場合に、外部ノードに接続する電
流変数独立な素子の一つを選択し、この素子の電流変数
を上位回路の変数に取り込むことを特徴とする。
【００３３】
【作用】本発明においては、ブロック内部で外部ノード
間に電流変数独立な素子のみにより電流パスが存在する
場合に、外部ノードに接続する電流変数独立な素子の一
つを選択し、この素子の電流変数を前記ブロックの内部
変数から除外して上位回路（即ち、ブロック間接続回
路）に取り込むので、前記ブロックの内部変数に関する
回路方程式が正則となり、解析可能となる。
間に電流変数独立な素子のみにより電流パスが存在する
場合に、外部ノードに接続する電流変数独立な素子の一
つを選択し、この素子の電流変数を前記ブロックの内部
変数から除外して上位回路（即ち、ブロック間接続回
路）に取り込むので、前記ブロックの内部変数に関する
回路方程式が正則となり、解析可能となる。
【００３４】特に、アナログ回路においてはオペアンプ
を使用することが多いが、従来のシミュレーション方式
ではこのようなアナログ回路に適用することが困難であ
った。しかし、本発明に係る回路分割形シミュレーショ
ンの行列定式化方式は、このようなアナログ回路のシミ
ュレーションにも適用することが可能である。
を使用することが多いが、従来のシミュレーション方式
ではこのようなアナログ回路に適用することが困難であ
った。しかし、本発明に係る回路分割形シミュレーショ
ンの行列定式化方式は、このようなアナログ回路のシミ
ュレーションにも適用することが可能である。
【００３５】
【実施例】次に、本発明の実施例について図３を参照し
て具体的に説明する。
て具体的に説明する。
【００３６】先ず、図３の各ブロック１９，２０に対応
するデータをコンパイルするが、その際、ブロックの外
部ノード間に電流変数独立な素子のみからなる電流パス
の存在を検出する。この電流パスが検出された場合に、
外部ノードに接続する電流変数独立な素子の一つを選択
する。以上の処理は、前述の修正節点法におけるリオー
ダリング処理の正ノード選択機構がそのまま適用可能で
ある。即ち、電流変数独立な素子に対し、ブロックの内
部ノードから正ノードを選択していき、正ノードとして
外部ノードしか残されなくなった時点で、外部ノード間
に電流変数独立な素子のみからなる電流パスが検出され
たことになり、同時に外部ノード及びこの外部ノードに
接続する電流変数独立なユニークな素子が選択される。
するデータをコンパイルするが、その際、ブロックの外
部ノード間に電流変数独立な素子のみからなる電流パス
の存在を検出する。この電流パスが検出された場合に、
外部ノードに接続する電流変数独立な素子の一つを選択
する。以上の処理は、前述の修正節点法におけるリオー
ダリング処理の正ノード選択機構がそのまま適用可能で
ある。即ち、電流変数独立な素子に対し、ブロックの内
部ノードから正ノードを選択していき、正ノードとして
外部ノードしか残されなくなった時点で、外部ノード間
に電流変数独立な素子のみからなる電流パスが検出され
たことになり、同時に外部ノード及びこの外部ノードに
接続する電流変数独立なユニークな素子が選択される。
【００３７】ここで、電流変数独立な素子のみからなる
ループが存在する場合には、前記処理はユニークな解に
到達しないが、前述したように、このようなループ回路
は設計データから除外できる。
ループが存在する場合には、前記処理はユニークな解に
到達しないが、前述したように、このようなループ回路
は設計データから除外できる。
【００３８】次に、前述の処理により選択された電流変
数独立な素子の電流変数を上位回路、即ちブロック間接
続回路の変数に取り込む。その結果、選択された素子自
体はブロックを構成する内部素子でありながら、この電
流変数は外部ノード電位変数と共にブロックの内部変数
から除外され、上位回路で解決されるべき外部変数とな
る。
数独立な素子の電流変数を上位回路、即ちブロック間接
続回路の変数に取り込む。その結果、選択された素子自
体はブロックを構成する内部素子でありながら、この電
流変数は外部ノード電位変数と共にブロックの内部変数
から除外され、上位回路で解決されるべき外部変数とな
る。
【００３９】これを図３の回路に適用すると、先ず、ブ
ロック１９の回路の定式化は本発明方式においては影響
を受けず、従って前述の数式３となる。次に、ブロック
２０の回路では、電圧源素子８の正ノードには内部ノー
ド１４が選択され、インダクタンス素子１０の電流変数
ｉL は、外部ノード１５と共にブロック２０の内部変数
から除外される。その結果、ブロック２０の回路の定式
化は下記数式７で示すようになる。
ロック１９の回路の定式化は本発明方式においては影響
を受けず、従って前述の数式３となる。次に、ブロック
２０の回路では、電圧源素子８の正ノードには内部ノー
ド１４が選択され、インダクタンス素子１０の電流変数
ｉL は、外部ノード１５と共にブロック２０の内部変数
から除外される。その結果、ブロック２０の回路の定式
化は下記数式７で示すようになる。
【００４０】
【数７】
【００４１】即ち、内部変数に関する行列式は正則とな
り、このブロックの回路方程式は求解可能である。上位
回路の定式化は、数式３及び数式７により、外部ノード
から眺めたマクロモデルである下記数式８及び数式９を
生成し、上位回路の変数ベクトルに関して数式８と数式
９とをマージさせ、下記数式１０で表すことができる。
り、このブロックの回路方程式は求解可能である。上位
回路の定式化は、数式３及び数式７により、外部ノード
から眺めたマクロモデルである下記数式８及び数式９を
生成し、上位回路の変数ベクトルに関して数式８と数式
９とをマージさせ、下記数式１０で表すことができる。
【００４２】
【数８】
【００４３】
【数９】
【００４４】
【数１０】
【００４５】ここで、数式７，数式９、数式１０におい
てＪ2*は、数式３及び数式８のＪ2との識別のために＊
を付けてある。
てＪ2*は、数式３及び数式８のＪ2との識別のために＊
を付けてある。
【００４６】本発明について、別の例である図４を用い
て説明する。
て説明する。
【００４７】図４はアナログ回路の基本素子であるオペ
アンプから構成されているブロックである。利得Ａ1 の
オペアンプ２１の出力は、内部ノード２３を介して利得
Ａ2のオペアンプ２２の入力に接続されている。ブロッ
ク２７の外部ノードは、オペアンプ２１の入力端子２
４、オペアンプ２２の出力端子２５及び基準ノード２６
である。
アンプから構成されているブロックである。利得Ａ1 の
オペアンプ２１の出力は、内部ノード２３を介して利得
Ａ2のオペアンプ２２の入力に接続されている。ブロッ
ク２７の外部ノードは、オペアンプ２１の入力端子２
４、オペアンプ２２の出力端子２５及び基準ノード２６
である。
【００４８】従来の回路分割側シミュレーションの行列
定式化によれば、ブロック２７は下記数式１１で示すよ
うになる。
定式化によれば、ブロック２７は下記数式１１で示すよ
うになる。
【００４９】
【数１１】 但し、Δｉ1 ：オペアンプ２１出力電流のニュートン反
復差分 Δｉ2 ：オペアンプ２２出力電流のニュートン反復差分 Δｖ1 ：内部ノード２３電位のニュートン反復差分 Δｖ2 ：外部ノード２５電位のニュートン反復差分 Δｖ3 ：外部ノード２４電位のニュートン反復差分 Ｊ1 ：内部ノード２３の電流和残差 Ｅ1 ：オペアンプ２１出力の電圧残差 Ｅ2 ：オペアンプ２２出力の電圧残差 Ｊ2 ：外部ノード２５の電流和残差 Ｊ3 ：外部ノード２４の電流和残差
復差分 Δｉ2 ：オペアンプ２２出力電流のニュートン反復差分 Δｖ1 ：内部ノード２３電位のニュートン反復差分 Δｖ2 ：外部ノード２５電位のニュートン反復差分 Δｖ3 ：外部ノード２４電位のニュートン反復差分 Ｊ1 ：内部ノード２３の電流和残差 Ｅ1 ：オペアンプ２１出力の電圧残差 Ｅ2 ：オペアンプ２２出力の電圧残差 Ｊ2 ：外部ノード２５の電流和残差 Ｊ3 ：外部ノード２４の電流和残差
【００５０】この数式１１より、内部変数に関する行列
式は正則条件を満たさない。従って、この定式化ではブ
ロック２７は解析不可能である。しかしながら、本発明
に係る回路分割形シミュレーションの行列定式化方式に
おいては、オペアンプ２１の出力電流の正ノードには内
部ノード２３が選択され、オペアンプ２２の出力電流変
数は外部ノード２５と共にブロック２７の内部変数から
除外され、上位回路の変数となる。その結果、ブロック
２７の回路の定式化は下記数式１２となる。
式は正則条件を満たさない。従って、この定式化ではブ
ロック２７は解析不可能である。しかしながら、本発明
に係る回路分割形シミュレーションの行列定式化方式に
おいては、オペアンプ２１の出力電流の正ノードには内
部ノード２３が選択され、オペアンプ２２の出力電流変
数は外部ノード２５と共にブロック２７の内部変数から
除外され、上位回路の変数となる。その結果、ブロック
２７の回路の定式化は下記数式１２となる。
【００５１】
【数１２】
【００５２】即ち、内部変数に関する行列式は正則とな
り、このブロックの回路方程式は求解可能である。
り、このブロックの回路方程式は求解可能である。
【００５３】
【発明の効果】以上説明したように本発明によれば、回
路のブロック分割に基づく回路シミュレーション方式に
おいて、ブロックの内部で、外部ノード間に電流変数独
立な素子のみにより電流パスが存在する場合に、外部ノ
ードに接続する電流変数独立な素子の一つを選択し、こ
の素子の電流変数を前記ブロックの内部変数から除外
し、上位回路の取り込むので、前記ブロックの内部変数
に関する回路方程式が正則となり、解析可能となる効果
を有する。
路のブロック分割に基づく回路シミュレーション方式に
おいて、ブロックの内部で、外部ノード間に電流変数独
立な素子のみにより電流パスが存在する場合に、外部ノ
ードに接続する電流変数独立な素子の一つを選択し、こ
の素子の電流変数を前記ブロックの内部変数から除外
し、上位回路の取り込むので、前記ブロックの内部変数
に関する回路方程式が正則となり、解析可能となる効果
を有する。
【図１】回路分割シミュレーション方式におけるデータ
の構成を示す図である。
の構成を示す図である。
【図２】回路分割シミュレーション方式を説明するため
の回路図である。
の回路図である。
【図３】回路分割形シミュレーションの行列定式化を説
明するための回路図である。
明するための回路図である。
【図４】アナログ回路における回路分割形シミュレーシ
ョンの行列定式化を説明するための回路図である。
ョンの行列定式化を説明するための回路図である。
１〜３；ブロック ４〜７；外部ノード ８；電圧源素子 １０；インダクタンス素子 １２，１３；コンダクタンス １４〜１７；ノード
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (2)
- 【請求項１】 回路をブロック分割して回路シミュレー
ションを行なう回路分割形シミュレーションの行列定式
化方式において、前記ブロック間の接続をつかさどるノ
ードを外部ノードとし、前記ブロック内部の回路接続を
つかさどるノードのうち前記外部ノード以外のノードを
内部ノードとして、前記ブロックの内部で電流変数独立
な素子のみにより外部ノード間に電流パスが存在する場
合に、外部ノードに接続する電流変数独立な素子の一つ
を選択し、この素子の電流変数を上位回路の変数に取り
込むことを特徴とする回路分割形シミュレーションの行
列定式化方式。 - 【請求項２】 前記電流変数独立な素子はオペアンプで
あることを特徴とする請求項１に記載の回路分割形シミ
ュレーションの行列定式化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4275788A JP2884951B2 (ja) | 1992-10-14 | 1992-10-14 | 回路分割形シミュレーションの行列定式化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4275788A JP2884951B2 (ja) | 1992-10-14 | 1992-10-14 | 回路分割形シミュレーションの行列定式化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06124317A JPH06124317A (ja) | 1994-05-06 |
| JP2884951B2 true JP2884951B2 (ja) | 1999-04-19 |
Family
ID=17560420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4275788A Expired - Lifetime JP2884951B2 (ja) | 1992-10-14 | 1992-10-14 | 回路分割形シミュレーションの行列定式化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2884951B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4554464B2 (ja) * | 2005-08-03 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | シミュレーション装置 |
| JP5057421B2 (ja) * | 2006-02-09 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | シミュレーション方法 |
| JP4575896B2 (ja) * | 2006-04-10 | 2010-11-04 | 株式会社日本総合研究所 | シミュレータ、シミュレーション方法、及びプログラム |
| WO2012169000A1 (ja) | 2011-06-06 | 2012-12-13 | 富士通株式会社 | アナログ回路シミュレータおよびアナログ回路検証方法 |
-
1992
- 1992-10-14 JP JP4275788A patent/JP2884951B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会論文誌，ｖｏｌ．Ｊ７２−Ａ，ｎｏ．８，ｐｐ．１２６８−１２７６，水谷光ほか「トランジスタ回路網の動作状態探索過程における非正則回路方程式の解法」 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06124317A (ja) | 1994-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7509596B2 (en) | Power distribution network simulation method using variable reduction method | |
| JPS61206075A (ja) | 電子回路シミユレーシヨンシステム | |
| US6031979A (en) | Circuit partitioning apparatus for executing parallel circuit simulation and method therefor | |
| US20090132975A1 (en) | Circuit Splitting in Analysis of Circuits at Transistor Level | |
| JP2884951B2 (ja) | 回路分割形シミュレーションの行列定式化方式 | |
| US5629877A (en) | Process and device composite simulation system and simulation method | |
| US6311146B1 (en) | Circuit simulation with improved circuit partitioning | |
| Walscharts et al. | Symbolic simulation of analog circuits in s-and z-domain | |
| Echtenkamp et al. | Implementation issues for symbolic sensitivity analysis | |
| JP2001076020A (ja) | 活性化パスシミュレーション装置及び活性化パスシミュレーション方法 | |
| JP2002503850A (ja) | 電子デバイスおよび電子装置を製造および設計する方法 | |
| Saviz et al. | Dynamic circuit restructuring for hierarchical waveform relaxation | |
| JP2806112B2 (ja) | Ｌｓｉシミュレーション装置 | |
| GE et al. | Topological analysis of firing activities of data-flow program nets | |
| Suda | Large scale circuit analysis by preconditioned relaxation methods | |
| Nakagawa et al. | Bipolar MOS power device simulator TONADDEIIC taking into account external circuit | |
| JP3964483B2 (ja) | 集積回路の論理シミュレーション方法 | |
| JP2863239B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| JP2961970B2 (ja) | 論理シミュレータ | |
| Hong et al. | Parallel transient stability analysis on distributed memory message passing multiprocessors | |
| Sriram et al. | A parallel min-cut technique for standard cell placement using a modified Hopfield neural network | |
| JPH0916640A (ja) | 回路シミュレータ及びブロック緩和反復シミュレーション方法 | |
| Caisso et al. | Interconnection delays in hierarchical timing simulation | |
| YAMAMURA | Finding all solutions of piecewise-linear resistive circuits containing neither voltage nor current controlled resistors | |
| US6412103B1 (en) | Routing method removing cycles in vertical constraint graph |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |