JP5055578B2 - ホログラフィック記憶のための連結コード - Google Patents

Description

本発明は大まかに言って、データ記憶チャネル上にデータを読み書きするのに利用されるエラー訂正コードを設計するシステムおよび方法に関する。特に、本発明の実施形態は、ホログラフィックデータ記憶チャネルのための高性能の連結コードを構築するシステムおよび方法に関する。

デジタルデータ記憶容量に対する要求が高まるにつれ、データ記憶システムは、正確に、確実に、且つ迅速にデータを記憶、取得し続けねばならない。データ記憶の正確さ、確実さ、および処理量は、任意の数のエラー源により減少する場合がある。例えば、データ記憶チャネル内に存在するノイズあるいは干渉、データ記憶媒体内の欠陥、および符号間干渉が、データ読み書きエラーを生じる場合がある。幾らかの通信あるいはデータ記憶チャネルは、データ記憶チャネルに対して書き込まれる、あるいはデータ記憶チャネルから読み取られる特定のデータ符号に依存するエラーも被りやすい。つまり、平均値および分散などの、データ符号に対応する信号を破損させるノイズの統計値は、異なる、あるいは非対称である。必然的に、データ記憶システムにこのようなチャネルを利用して記憶されるデータは、書き込まれたデータの歪曲版ということになる。

データ記憶システムはしばしば、データ記憶の正確さ、確実さ、および処理量を増すためにエラー訂正コードを利用する。エラー訂正コードはこれらの改善を、しばしばデータ書き込みプロセス中に、送信機においてデータを一式のデータ符号にエンコードすることにより達成している。このエンコードプロセスにより余剰が与えられ、データ記憶媒体に書き込まれるデータブロック長がしばしば元々送信されたデータの量より長くなるようになっている。デコードは、データをデータ記憶媒体から読み取った後で、効率的なデコードアルゴリズムを利用することで行われてよい。このデコードアルゴリズムは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）あるいは特定用途向け集積回路（ＡＳＩＣ）のようなデータプロセシング回路に実施されてよい。

エラーを起こしやすいデータ記憶システムの一つに、ホログラフィックデータ記憶システムがあり、これはホログラフィックディスクをデータ記憶媒体として利用して、データをホログラフィックデータ記憶チャネルを介して送信する。あるホログラフィックデータ記憶システムにおいては、データは約百万（あるいはそれ以上）ビットの列状、あるいはページ状に配置されている。ページはその後チャプタに組織化されてよく、チャプタは本に組織化されてよい。一冊の本当たり３２０ページまでの高いデータ記憶密度が達成されている。これらページは同一の三次元ディスクスペース内に記憶され、各ページは次ページから極僅かな角度（例えば、．０６７度のオフセット）でオフセットされている。加えて、高い記憶密度を達成すべく、本と本との間のスペースは最小限であってよい（例えば、７００マイクロメータの本スペースが達成されている）。さらには、ホログラフィックデータ記憶チャネルはしばしば非対称チャネルである。

これらおよび他のホログラフィックデータ記憶システムの特徴により、システムのビット誤り率（ＢＥＲ）および／またはセクタ誤り率（ＳＥＲ）を最小限にして、システムのコーディング利得を最大限にすべく強力なエラー訂正コードが必要とされている。ＢＥＲは、不正確にデコードされたデータビットの数の、送信された全データビット数に対する比率である。同様にＳＥＲは、不正確にデコードされたセクタ／ブロックの数の、送信された全セクタ／ブロック数に対する比率である。最後に、信号／ノイズの比率は、データをホログラフィックデータ記憶チャネルのようなチャネル上に送信する際の信号電力／ノイズ電力の比率である。ホログラフィック記憶チャネルには厳格なシステム要件があるので、大きなＳＮＲ利得を達成する非常に強力なエラー訂正コードが必要である。

特に長いコードを利用せずに、より高い性能の順方向誤り訂正コードを達成する一方法には、連結コードと称されるコード族を利用する方法がある。例えば、図１は、連結コードを利用してユーザ情報をエンコード・デコードするシステム１００を示す。単一の連結コードが二つのコード（（ｎ_１，ｋ_１）コードＣ_１および（ｎ_２，ｋ_２）コードＣ_２）から形成されている。他の連結コード実施例においては二を超えるコードを利用することもできる。二つのエラー訂正コードを連結することには、典型的に内側エンコーダあるいはデコーダ、および外側エンコーダあるいはデコーダが利用される。「内側」「外側」という用語は、共通チャネルと比較した際の送信システム内のエンコーダ／デコーダの物理位置のことを言う。システム１００の例に示すように、内側エンコーダ１０４および内側デコーダ１０８はチャネル１０６により近く配置され、外側エンコーダ１０２および外側デコーダ１１０は内側エンコーダ１０４および内側デコーダ１０８それぞれの外側に配置される。

システム１００は連結エンコーダ１０２、１０４を含み、外側エンコーダ１０２は（ｎ_２，ｋ_２）コードを持ち、（ｎ_１，ｋ_１）コードを持つ内側エンコーダ１０４に連結される。エンコーダ１０４の出力はチャネル１０６に記憶あるいは書き込まれる。記憶データは連結されたデコーダ１０８、１１０を含む受信機により受信されてよい。内側デコーダ１０８はコード（ｎ_１，ｋ_１）をデコードしてよく、外側デコーダ１１０はコード（ｎ_２，ｋ_２）をデコードしてよい。

図１は、連結コードと共に利用される典型的なエンコードプロセスを示す。このエンコードプロセスは典型的に二つのステップからなる。第一に、バイナリユーザ情報データがｋ_２ユーザ情報ディジットのブロックにそれぞれ解析される。これらｋ_２ビットはその後Ｃ_２の規則に則りエンコードされ、ｎ_２ビットのコードワードが形成される。第二に、ｎ_２ビットのコードワードが分類分けされ（またおそらくはインターリーブされ）、その後ｋ_１ビットのブロックに解析される。そして、ｋ_１ビットの各ブロックがＣ_１のコードワードにエンコードされ、これにより、Ｃ_１のコードワード列が生じる。これらのディジットはその後、一度に一コードワードずつ、連続してチャネル１０６へ送信されてよい。

デコードプロセスはさらに一般的に二つのステップで行われる。各Ｃ_１コードワードが到着する毎に、先ず内側コードのデコードアルゴリズムを利用してデコードが行われ、その後チェックディジット（あるいはパリティビット）が除去される。これらビットはその後Ｃ_２外側コードのデコードアルゴリズムを利用してデコードされ、最終的に訂正されたユーザ情報が生じる。システム１００の例は１レベルの連結を示しているが、多レベルの連結を利用してもよい。多レベルの連結では、幾らかのコードを利用して多数の連結コードが形成されてよい。これらコードはその後組み合わせられ、一つの全体連結コードが形成されてよい。

ホログラフィックデータ記憶システムの正確さ、確実さは、ＳＮＲが低い場合に被害を被るので、特定のデータ記憶チャネル上に実施された際にＳＮＲを顕著に向上させる、効率的な連結コードを構築することには継続的に関心がある。

本発明の原理に則り、連結コードを構成するシステムおよび方法が提供される。概して、システムおよび方法はこの構成を、付随するデコーダに実施した場合に連結コードの望ましい性能、処理量、およびメモリ利用に関するパラメータを考慮に入れた一連のプロセシングステップにより実現する。概して、デコーダは一部には、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）あるいは特定用途向け集積回路（ＡＳＩＣ）の資源あるいはメモリの一部に実施される。

具体的には、外側Ｂｏｓｅ、Ｃｈａｕｄｈｕｒｉ、およびＨｏｃｑｕｅｎｇｈｅｍ（ＢＣＨ）エンコーダが、ユーザ情報をエンコードしＢＣＨコードワードを出力するよう構成される。低密度パリティチェック（ＬＤＰＣ）あるいはターボエンコーダなどの、内側反復エンコーダがＢＣＨエンコーダの出力に反応し、生じるコードワードを出力し、これらコードワードがその後ホログラフィックデータ記憶チャネルなどのチャネルに書き込まれる。チャネル上のエンコードされた情報をデコードすべく、ＬＤＰＣあるいはターボデコーダなどの内側反復デコーダが、エンコードされた情報を受信する。ＢＣＨデコーダは内側反復デコーダの出力に反応して、デコードされた、訂正済みユーザ情報を出力する。

幾らかの実施形態においては、外側コード（例えば、ＢＣＨコード）がＴエラーまでを除去するよう設計されてよい。故に、外側ＢＣＨコードの訂正力Ｔ_ＢＣＨは、推定された、あるいは予測された欠陥の大きさによって選択されてよい。外側ＢＣＨデコーダはコードワードレベルで操作してよく、各コードワードは典型的に、ホログラフィック記憶チャネルの一ページからのインターリーブされたビットを含んでよい。幾らかの実施形態においては、外側ＢＣＨエンコーダは、それに加えて、あるいはその代りに、このページレベルで操作してよい。

外側ＢＣＨコードの訂正力が選択された後、内側コードレートが、全体システムコードレート要件に基づき選択されてよい。この全体システムコードレート要件は、少なくとも部分的に、必要なあるいは望ましいＳＮＲコーディング利得に基づいてよい。例えば、内側コードレートは以下の数式に則って選択されてよい。

ここで、Ｒ_{ｉｎｎｅｒ}は内側コードのコードレートであり、Ｒ_ｓは全体システムコードレートであり、Ｒ_ＢＣＨは外側ＢＣＨコードのコードレートである。

内側コードレートが全体システムコードレート要件に則り選択された後、反復的にデコード可能な内側コードが任意の内側コードレートについて設定されてよい。最後に、外側ＢＣＨコードが任意の外側コードレート（つまり、訂正力Ｔ_ＢＣＨ）について設計されてよい。

幾らかの実施形態においては、一以上の内側コードおよび外側コードが、訂正力あるいはコードレートが必要なチャネル条件に則り設定できるように（例えば、任意の欠陥条件について）、プログラム可能であってよい。ＥＣＣプロセッサあるいはソフトウェアのサブルーチンは、内側コード、外側コード、あるいは内側コードおよび外側コードの両方の訂正力あるいはコードレートを設定してよい。プログラム可能な入力信号がさらにフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）あるいは特定用途向け集積回路（ＡＳＩＣ）上に提供されてよい。プログラム可能な入力信号が、望ましい訂正力あるいはコードレートをプログラムするのに利用されてよい。任意のこれらコードの訂正力あるいはコードレートは、可変（時変的な）欠陥条件に適合するように動的に設定あるいは調節されて、より堅牢な連結コード実施例を生じてよい。

幾らかの実施形態においては、準巡回パリティ検査行列のマザー行列表示が特定のＬＤＰＣ内側コードについて構築される。マザー行列内の、行の数Ｍ_ｐはその後、幾らかの数の行減らされ、余分なビットを外側コード（例えばＢＣＨコード）に利用してよい。これにより、より高い外側コード（例えばＢＣＨコード）訂正力が可能となる。内側ＬＤＰＣコード用の任意の残りの情報ビットが幾らかの既知のパターンに設定されてよい（例えば、残りのビットはゼロビットで埋められてよい）。幾らかの実施形態においては、内側コードレートに対して外側コードレートにおいてさらにより高い柔軟性を達成すべく、マザー行列の行の一箇所のみが利用されてよい。マザー行列の行の一箇所のみを利用することで、実施の複雑性は増すかもしれないが、より幅広いコーディングレートのスペクトルが可能となる。

別のプログラム可能なコードは、各々のコードがＭ_ｐの異なる値と同じサーキュラントサイズ（circulant size）Ｓ_ｃとを持つ、一式の記憶された内側コードを利用する（例えば一式の記憶されたＬＤＰＣコード）。その後、一式のコード内の内側コードの一つは、チャネル条件、チャネル検知器性能、および／または望ましいセクタ誤り率（ＳＥＲ）に基づきプログラム可能に選択されてよい。上記の実施形態同様、外側エンコーダの出力は、内側エンコードステップの前に、既知の値（例えばゼロ埋め込みが利用されてよい）で埋められてよい。

上記又は他の本発明の効果は以下の詳細な説明を、付随図面と共に考慮することで明らかとなろう。図面においては同様の参照記号は同様の部材を表しており、図面は以下のようである。

本発明の一実施形態による、連結エンコードおよびデコード列の例を示す。

本発明の一実施形態による、非対称ガウスチャネルの一式の信号統計値の例を示す。

本発明の一実施形態による、ホログラフィック記憶チャネルからインターリーブされたコードワードを生成するシステムの例を示す。

本発明の一実施形態による、欠陥ラインがＬＤＰＣコードの一例に対して及ぼす影響の例を示す。

本発明の一実施形態による、連結エンコードおよびデコードシステムの例を示す。

本発明の一実施形態による、内側コードおよび外側コードを設計するプロセスの例である。

開示技術を利用できるハードディスクドライブの一例のブロック図を示す。

開示技術を利用できるデジタル多用途ディスクの一例のブロック図を示す。

開示技術を利用できる高品位テレビの例のブロック図を示す。

開示技術を利用できる車両の例のブロック図である。

開示技術を利用できる携帯電話（cell phone）の例のブロック図を示す。

開示技術を利用できるセットトップボックスの例のブロック図を示す。

開示技術を利用できるメディアプレーヤの例のブロック図を示す。

本発明のシステムおよび方法は、概して、データの通信および／または記憶に伴うエラー訂正および／または検知に関する。概して、以下でさらに詳述するように、このような通信あるいはデータ記憶は、チャネル上で起こり、チャネルとは、データ搬送信号の通信および／または記憶される媒体、および物理的に該媒体に影響することのあるイベントのことを言う。チャネルの様々な局面により、そこで通信、あるいはそこに記憶されているデータが壊れることがあり、通信あるいは記憶に続いて復帰されるデータは意図した値とは異なっている場合がある。このような差異がエラーと称される。

通信および／またはデータ記憶チャネルの中には、送信中のデータ符号に依存するエラーに曝されるものもある。つまり、データ符号に対応する信号を破壊するノイズの平均値あるいは分散などの統計値は異なる、ということである。そのようなチャネルの例が、信号統計値が図２に図示されているチャネルである。

図２は非対称ガウスチャネルの非対称信号統計値を持つノイズコンポーネントの一式の例を示す。グラフ２００は、ｙ軸２０１のチャネルの確率密度関数の値、およびｘ軸２０２の確率密度関数への入力値を示す。ビット「０」に対応するノイズコンポーネントの信号統計値は第１確率密度関数２１０として示されている。第１確率密度関数２１０はガウス型であり、平均値μ₀２１１および分散σ₀ ^２とを持つ。ビット「１」に対応するノイズコンポーネントの信号統計値は第２確率密度関数２２０として示されている。第２確率密度関数２２０はガウス型であり、平均値μ₁２２１および分散σ₁ ^２とを持つ。図２では、μ₀はμ₁と等しくなく、σ₀ ^２はσ₁ ^２と等しくないことに注意されたい。

様々な実施形態においては、グラフ２００に示す非対称チャネル統計値は、１、２、３、４、５、８、１０、１５、２０、３０、４０、５０、７５、１００を含む任意の数の確率密度関数２１０、２２０、あるいは同様の数のデータ符号を持つノイズコンポーネントに対応する、１００を超える確率密度関数を含むことができる。加えて確率密度関数は、均一の確率変数、指数の確率変数、幾何学の確率変数、ポアソン確率変数、あるいはランダムプロセスをあらわす任意のこの種の適切な確率関数の値をあらわしてよい。

グラフ２００に示す非対称信号統計値は、データ通信チャネル、磁気記憶チャネル、ホログラフィック記憶チャネル、あるいは任意のこの種のチャネルの信号統計値であってよい。ここに記載するシステムおよび方法は、汎用の非対称チャネルに適用できるが、特にホログラフィック記憶チャネルに適用できる。ホログラフィック記憶システムにおいては、データは百万（あるいはそれ以上）ビットの列状、あるいはページ状に配置されてよい。ページはチャプタに組織化されてよく、チャプタは本に組織化されてよく、本は巻に組織化されてよい。ホログラフィック記憶システムのホログラフィック記憶チャネルから任意の巻に書かれたデータを読み出すには、レーザビームをホログラムから偏向させて、原記憶データの歪曲版である３‐Ｄの画像を生成する。この３−Ｄ画像はその後、ホログラフィック記憶システムのホログラフィック記憶チャネルからデータを並列に読み出す変更器に投影される。このデータの並列読み出しにより、ホログラフィック記憶チャネルのデータ転送レートが速くなる。

先に述べたように、ホログラフィック記憶システムは典型的にページのデータを記憶する。図３のシステム３００に示すように、データはページ３０１、３０３、３０５上に、あるいはそれらに亘り記憶されてよい。単一ページのＳＮＲは通常、ページ全体に亘り均一であることはない。例えば、ホログラフィック記憶チャネルの特性によると、ページ３０１の周囲に沿って記憶されたデータは、該ページの中央領域に記憶されたデータよりもＳＮＲが低い。という訳で、ページ３０１は幾らかの異なるＳＮＲ値を呈する。図３の一般化された例に示すように、ページ３０１は三つの異なるＳＮＲ値（ＳＮＲ_１、ＳＮＲ_２、ＳＮＲ_３）を呈する。ＳＮＲは典型的に一ページに亘り均一であることはないので、コードワード３０９をデコード目的で生成すべく、ページ３０１に記憶されたデータが典型的にインターリーブ器３０７によりインターリーブされる。インターリーブは、コードワード３０９のＳＮＲを一様にする一助となるであろう。サンプルのコードワード３１１は、ページ３０１のインターリーブされた部分から形成されたコードワードを示す。

先に述べたように、ホログラフィック記憶システムには幾らかの潜在的エラー源がある。ガウス型ノイズ、一ページにわたる非均一ＳＮＲという問題に加えて、ホログラフィックチャネルおよび／またはチャネル検知器は時折エラーあるいは欠陥ビットをも導入することがある。例えば、一ページ内の全ライン（あるいはストリップ）は不正確に読み書きされることがある。この全体ストリップあるいはラインは欠陥ビットを含むことがある。図４のシステム４００が示すように、ページ４０２は、欠陥ライン４０４などの、少なくとも一つの欠陥ラインを含むことがある。欠陥ライン４０４はエンコード／デコードの前にインターリーブされてよいので、欠陥ライン４０４内のビットは複数の異なるコードワードに広がることがある。

例えば、図４の右側に示すＬＤＰＣコードの包括的二部グラフ（タナーグラフとしても知られている）表示が示すように、変数ノード４０６のような幾らかの変数ノードは、欠陥ライン４０４からのビットを含んでよい。これら欠陥ビットは順列ブロック４０８により利用され、チェックノード４１０のようなチェックノードに接続してよい。加えて、欠陥ライン４０４からのビットを異なるコードワードにインターリーブしてよい。ＬＤＰＣあるいはターボコードなどのインターリーブコードは、これら種類の欠陥の影響を非常に受けやすい。

インターリーブアルゴリズム（例えば、ＢＣＪＲあるいはＳＯＶＡなどの、信念伝播あるいは一般的にはソフトインプット／ソフトアウトプットアルゴリズム）は、検知決定を下す際にソフト情報を利用することがある。故に、これら種類のアルゴリズムは特に、欠陥入力対数尤度比率（入力ＬＬＲｓ）の被害を受けやすく、特に、大きな規模の欠陥入力ＬＬＲｓの影響を受けやすい。例えば、ビットｉのＬＬＲは、以下の数式により得ることができる。

ここで、検知信号ｙが与えられた場合、Ｐ（ｂ_ｉ＝０）はビットｉが「０」の確率であり、Ｐ（ｂ_ｉ＝１）は、ビットｉが「１」の確率である。検知ＬＬＲ値について最大（あるいは大きな）ＬＬＲ振幅を仮定すると、ＬＤＰＣコード（あるいは他の反復コード）のホログラフィックチャネル上の性能は、多数の欠陥ＬＬＲにより大きな被害を被る。

しかし、これらチャネルに（特にホログラフィック記憶チャネル上に）連結コードを利用すると、広いＳＮＲ範囲においてエラー比率が低く改善された性能を呈すことになる。図５のシステム５００に示すように、ＢＣＨコードを外側コードとして利用でき、反復的にデコード可能なコード（ＬＤＰＣコードあるいはターボコードのような）を内側コードとして利用する場合に、連結コードを利用することができる。ユーザ情報５０２は先ずＢＣＨエンコーダ５０４によりエンコードされてよい。ＢＣＨコードワード５０６はＢＣＨエンコーダ５０４により出力されてよい。ＢＣＨエンコーダ５０４はさらに、ＢＣＨコードの様々な特性を設定すべく、プログラム可能な入力５０３のような一以上のユーザプログラム可能な入力を受け取ってよい。例えば、以下でさらに詳細に記載するように、ユーザはＢＣＨコードのＢＣＨ訂正力Ｔ_ＢＣＨを設定してよい。プログラム可能な入力５０３はさらに、一つの特定ＢＣＨコードを、それぞれ異なる比率および／または性能特性を持つ一式の入手可能なＢＣＨコードから選択するのに利用されてもよい。幾らかの実施形態においては、プログラム可能な入力５０３は、Ｔ_ＢＣＨパラメタ値を動的に調節する、および／または、望ましいＢＣＨコードをリアルタイムに選択するＥＣＣプロセッサあるいはソフトウェアサブルーチンに連結される。

ＢＣＨコードワード５０６はその後、反復エンコーダ５０８によりエンコードされてよい。たとえば、反復エンコーダ５０８はＬＤＰＣエンコーダ、ターボエンコーダ、あるいは、反復的にデコード可能なコード用の他の任意のエンコーダを含んでよい。幾らかの実施形態においては、反復エンコーダ５０８は、各モードのエンコードに異なる種類のコードが利用される、複数の異なるモードで操作するよう構成される。例えば、プログラム可能な入力５０７は利用するコード種別を選択してよい。以下でさらに詳述するように、プログラム可能な入力５０７はさらに、一つの特定ＬＤＰＣコードを、それぞれ異なる比率および／または性能特性を持つ一式の入手可能なＬＤＰＣコードから選択するのに利用されてもよい。幾らかの実施形態においては、プログラム可能な入力５０７は、望ましいＬＤＰＣコードを、リアルタイムに、可変チャネルエラー統計値に基づき、動的に選択する、ＥＣＣプロセッサあるいはソフトウェアサブルーチンに連結される。結果生じるコードワード５１０はその後、チャネル５１２へ記憶、あるいはチャネル５１２を介して通信されてよい。チャネル５１２は、磁気記憶チャネル、光学式記憶チャネル、ホログラフィック記憶チャネル、あるいは他の任意の適切な種類のチャネル、といった任意のデータ通信（あるいは記憶）チャネルを含んでよい。チャネル５１２でエンコードされた情報をデコードすべく、受け取られた波形５１４がチャネル５１２から読み出される。受け取られた波形５１４は先ず反復デコーダ５１６によりデコードされてよい。ＢＣＨデコーダ５１８はその後、反復デコーダ５１６の出力に反応してもよい。最後に、ＢＣＨデコーダ５１８は訂正済・デコード済ユーザ情報５２０を出力することができる。

外側ＢＣＨコードは、Ｔエラーまでが除去されるよう、選択されてよい。つまり、ＢＣＨコードの訂正力Ｔ_ＢＣＨは、内側反復デコーダ（つまり、反復デコーダ５１６）の後の全て（あるいは殆どの）エラーを除去するよう選択されてよい。先に述べたように、デコードプロセスでソフト情報を利用する反復デコーダ５１６は、しばしばＬＬＲｓが欠陥ライン４０４にあるビットの幾らかで失敗することがある（図４）。ハード情報を利用するＢＣＨデコーダ５１８は、反復デコーダ５１６の出力の残りのエラーを訂正するよう設計される。

幾らかの実施形態においては、外側ＢＣＨコードはコードワードレベルで操作してよい（ここで、各コードワードは典型的に単一ページからインターリーブされたビットを複数含む）。他の実施形態においては、ＢＣＨエンコード／デコードはページレベルで操作するよう多重化されてよい。いずれの実施例においても、連結コードは、反復的にデコード可能なコードのみを利用するときよりも、よりよい性能（つまり、より低いエラー比率）をもたらす。

図６は通信チャネルあるいは記憶チャネル（例えばホログラフィック記憶チャネル）上でユーザ情報をエンコードおよびデコードするための連結コードを構築するプロセス６００の例を示す。ステップ６０２において、外側ＢＣＨコード訂正力Ｔ_ＢＣＨが、予測された欠陥の大きさに基づき選択されてよい。例えば、内側反復エンコーダ／デコーダからの出力エラーの数は、ある対象ＳＮＲで実験的に決定されてよい。この決定は、システムあるいはチャネル内で予測された（あるいは推定された）ノイズベル、あるいは特定のチャネルの、既知の（あるいは推定された）エラー統計値に基づいてもよい。幾らかの実施形態においては、以下でさらに詳述するように、Ｔ_ＢＣＨの値はプログラム可能な入力であってもよい。

ステップ６０４において、内側コードレートが、全体システムコードレート要件に基づき選択されてよい。全体システムコードレート要件は、少なくとも一部には、必要な、あるいは望ましいＳＮＲコーディング利得に基づいてよい。例えば、内側コードレートは、いくらかの実施形態においてはＥＱ１によって算出されてよい。外側ＢＣＨコード訂正力がステップ６０２で選択され、内側コードレートがステップ６０４で選択された後、内側コードおよび外側コードがステップ６０６および６０８でそれぞれ設計されてもよい。幾らかの実施形態においては、ステップ６０６、６０８は、両方のコードの訂正統計値を考慮に入れ、単一のジョイント実施ステップに組み合わせられてよい。ステップ６０６で設計される内側コードは、ＬＤＰＣあるいはターボコードなどの、任意の反復的にデコード可能なコードであってよい。例えば内側コードは、ここにその全体を参照として組み込む同一出願人による２００７年８月１７日提出の米国特許出願シリアル番号１１／８９３，９３６に記載の方法およびシステムにより構築あるいは設計されるＬＤＰＣコードであってよい。

実際には、プロセス６００が示す一以上のステップは他のステップと組み合わせられてよく、任意の順序で行われてよく、並列に行われてよく（例えば、同時に、あるいは略同時に）、あるいは除去されてもよい。

幾らかの実施形態においては、内側コード、外側コード、あるいは内側コードと外側コード両方は、少なくとも部分的にユーザプログラム可能であってよい。例えば、幾らかの実施形態においては、準巡回パリティ検査行列のマザー行列表示が特定のＬＤＰＣ内側コードについて構築されてよい。マザー行列内の、行の数Ｍ_ｐはその後、幾らかの数の行減らされ、余分なビットを外側コード（例えばＢＣＨコード）に利用してよい。これにより、より高い外側コード（例えばＢＣＨコード）訂正力が可能となる。内側ＬＤＰＣコード用の任意の残りの情報ビットが幾らかの既知のパターンに設定されてよい（例えば、残りのビットはゼロビットで埋められてよい）。幾らかの実施形態においては、内側コードレートに対する外側コードレートにおいてさらにより高い柔軟性を達成すべく、マザー行列の行の一箇所のみが利用されてよい。マザー行列の行の一箇所のみを利用することで、実施の複雑性は増すかもしれないが、より幅広いコーディングレートのスペクトルが可能となる。

ユーザは、一以上のプログラム可能な入力５０３および５０７を利用することで、Ｍ_ｐパラメタおよび／または望ましいＢＣＨ訂正電量を選択してよい（図５）。例えば、ＢＣＨ訂正力Ｔ_ＢＣＨ＝３４を示すよう、ユーザは、ある所定の値に対してプログラム可能な入力５０３（図５）を設定してよい。プログラム可能な入力５０３（図５）を、ある他の所定の値に設定することで任意の適切な訂正力が選択されてよい。

一例としては、一実施形態において、マザー行列に３２行および６４列の準巡回ＬＤＰＣコードを利用してよい。マザー行列内の行数Ｍ_ｐを減らすことで、ＬＤＰＣコードのより高いコードレートが達成され、故にさらに高いＢＣＨ訂正力が可能となる。一例としては、５１２というサーキュラントサイズＳ_Ｃで、もしＭ_ｐの値が３２から３１へ減らされると、５１２の余剰ビットが外側ＢＣＨコードにより利用されることがある。ＢＣＨコードの訂正力はその後、例えば、ｍ＝１５でＴ_ＢＣＨ＝３４に設定することができる。残りのビット（例えば、上記の例においては５１２‐（３４Ｘ１５）、あるいは２ビット）を、任意の既知のパターンに設定することができる。例えば、残りのビットはゼロビットで埋められてよい。より複雑な実施例においては、マザー行列の一行の一部を利用してよい。これにより、コーディングレートおよび訂正力のより幅広い範囲が可能となる。

別のプログラム可能なアプローチでは、各コードが異なるＭ_ｐの値、および同じサーキュラントサイズＳ_Ｃを持つ、一式の一より大きい内側（例えばＬＤＰＣ）コードが利用される。そして、コード一式の内側コードの一つが、チャネル条件、チャネル検知器性能、および／または望ましいセクタ誤り率（ＳＥＲ）に基づき、プログラム可能に選択されてよい。上記の実施形態同様、外側エンコーダの出力は、内側デコードステップの前に、既知の値（例えば、ゼロパッドを利用してもよい）で埋められてよい。ユーザは、一以上のプログラム可能な入力５０３、５０７を利用して、コード一式から望ましいＬＤＰＣコードを選択してもよい（図５）。

一例としては、マザー行列（Ｎ_ｐ＝１２８）の２５６および１２８列のサーキュラントサイズＳ_Ｃを利用することで、全体ブロック長が、１２８ｘ２５６、あるいは３２Ｋビットで与えられてもよい。一式のＬＤＰＣコードは異なる比率割り当てで設計されてよい。その後、全体システムコードレート要件（例えばＲ_ｓ＝１／２）を維持しながら、異なるＢＣＨ訂正力が支援されてもよい。正確なコードレートは、ゼロビットなどの、一以上の既知のビットパターンを挿入することで達成されてよい。下記の表１は、ＢＣＨ訂正力Ｔ_ＢＣＨに対応する幾らかの例示的なＬＤＰＣコードレートＲ_ＬＤＰＣ、および全体システムコードレート要件（下記の図１に示す例ではＲ_ｓ＝１／２）を達成するのに埋められるべきビット数を示す。ＥＣＣプロセッサあるいはソフトウェアルーチンは、例えばチャネル条件および／またはチャネル検知器性能に基づき、適切なＬＤＰＣコードを選択してよい。

図７Ａ−図７Ｇを参照すると、本発明の様々な例示的実施例が示されている。

図７Ａを参照すると、本発明はハードディスクドライブ７００に実施することができる。本発明は、図７Ａでは概して７０２で表される信号プロセシングおよび／または制御回路のいずれかあるいは両方を実施してよい。幾らかの実施例においては、ＨＤＤ７００の信号プロセシングおよび／または制御回路７０２および／または他の回路（不図示）は、データをプロセスしてよく、コーディングを行ってよく、および／または暗号化してよく、計算してよく、および／または磁気記憶媒体７０６に出力される、および／または磁気記憶媒体７０６から受信されるデータをフォーマットしてよい。

ＨＤＤ７００は、コンピュータ、携帯型情報機器などのモバイルコンピューティングデバイス、携帯電話（cellular phone）、メディアあるいはＭＰ３プレーヤなどのホストデバイス（不図示）、あるいは他のデバイスと、一以上の有線あるいは無線の通信リンク７０８を介して通信してもよい。ＨＤＤ７００は、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリなどの低遅延不揮発性メモリ、読出し専用記憶素子（ＲＯＭ）および／または他の適切な電子データ記憶装置などのメモリ７０９に接続されてもよい。

図７Ｂを参照すると、本発明はデジタル多用途ディスク（ＤＶＤ）ドライブ７１０に実施することもできる。本発明は、図７Ｂでは概して７１２で表される信号プロセシングおよび／または制御回路、および／またはＤＶＤドライブ７１０の大量データ記憶装置を実施してもよい。ＤＶＤ７１０の信号プロセシングおよび／または制御回路７１２および／または他の回路（不図示）は、データをプロセスしてよく、コーディングを行ってよく、および／または暗号化してよく、計算してよく、および／または光学式記憶媒体７１６から読み取られるデータを、および／または光学式記憶媒体７１６に書き込まれるデータをフォーマットしてよい。幾らかの実施例においては、ＤＶＤ７１０の信号プロセシングおよび／または制御回路７１２および／または他の回路（不図示）はさらに、エンコードおよび／またはデコードおよび／またはＤＶＤドライブに関連する任意の他の信号プロセシング機能を行うこともできる。

ＤＶＤドライブ７１０はコンピュータ、テレビ、あるいは他のデバイスなどの出力デバイス（不図示）と、一以上の有線あるいは無線通信リンク７１７を介して通信してもよい。ＤＶＤ７１０は、不揮発式にデータを記憶する大量データ記憶装置７１８と通信することもできる。大量データ記憶装置７１８はハードディスクドライブ（ＨＤＤ）を含むことができる。ＨＤＤは図７Ａに示す構成を持ってもよい。ＨＤＤは、直径が約１．８"より小さい一以上のプラッタを含むミニＨＤＤであってもよい。ＤＶＤ７１０はＲＡＭ、ＲＯＭ、フラッシュメモリなどの低遅延不揮発性メモリ、および／または他の適切な電子データ記憶装置などのメモリ７１９に接続されてもよい。

図７Ｃを参照すると、本発明は高品位テレビ（ＨＤＴＶ）７２０に実施することもできる。本発明は図７Ｃでは概して７２２で表される信号プロセシングおよび／または制御回路のいずれかあるいは両方、ＷＬＡＮインタフェース、および／またはＨＤＴＶ７２０の大量データ記憶装置を実施してもよい。ＨＤＴＶ７２０はＨＤＴＶ入力信号を、有線あるいは無線の形式で受信して、ディスプレイ７２６向けにＨＤＴＶ出力信号を生成する。幾らかの実施例においては、ＨＤＴＶ７２０の信号プロセシング回路および／または制御回路７２２および／または他の回路（不図示）は、データプロセス、コーディングおよび／または暗号化、計算、データフォーマット、および／または任意の他の種類の必要であってよいＨＤＴＶプロセシングを行ってよい。

ＨＤＴＶ７２０は、データを不揮発式に記憶する、例えばハードディスクドライブＨＤＤおよび／またはＤＶＤである、光学式および／または磁気記憶デバイスのような、大量データ記憶装置７２７と通信してよい。少なくとも一つのＨＤＤが図７Ａに示すような構成を持ってよく、および／または少なくとも一つのＤＶＤが図７Ｂに示す構成をもってよい。ＨＤＤは、直径が約１．８"より小さい一以上のプラッタを含むミニＨＤＤであってもよい。ＨＤＴＶ７２０はＲＡＭ、ＲＯＭ、フラッシュメモリなどの低遅延不揮発性メモリ、および／または他の適切な電子データ記憶装置などのメモリ７２８に接続されてもよい。ＨＤＴＶ７２０はさらに、ＷＬＡＮとの接続をＷＬＡＮネットワークインタフェース７２９を介して支援してもよい。

図７Ｄを参照すると、本発明は車両７３０、ＷＬＡＮインタフェース、および／または車両制御システムの大量データ記憶装置の制御システムを実施する。幾らかの実施形態においては、本発明は、温度センサ、圧力センサ、回転センサ、気流センサなどの一以上のセンサ、および／または任意の他の適切なセンサから入力を受け取り、および／または、エンジン操作パラメタ、送信操作パラメタなどの一以上の出力制御信号、および／または他の制御信号を生成する。

本発明はさらに、車両７３０の他の制御システム７４０に実施されてもよい。制御システム７４０は同様に、入力センサ７４２からの信号を受け取り、および／または制御信号を一以上の出力デバイス７４４に出力してもよい。幾らかの実施形態においては、制御システム７４０はアンチロック・ブレーキ・システム（ＡＢＳ）、ナビゲーションシステム、テレマティックスシステム、車両テレマティックスシステム、車線逸脱システム、車間距離適応走行制御システム、ステレオ、ＤＶＤ、コンパクトディスクなどの車両娯楽システムなどの一部であってよい。さらなるほかの実施例が考えられる。

パワートレイン制御システム７３２は、データを不揮発式に記憶する大量データ記憶装置７４６と通信してよい。大量データ記憶装置７４６は、例えばハードディスクドライブＨＤＤおよび／またはＤＶＤなどの光学式および／または磁気記憶デバイスを含んでよい。少なくとも一つのＨＤＤが図７Ａに示すような構成を持ってよく、および／または少なくとも一つのＤＶＤが図７Ｂに示す構成をもってよい。ＨＤＤは、直径が約１．８"より小さい一以上のプラッタを含むミニＨＤＤであってもよい。パワートレイン制御システム７３２は、ＲＡＭ、ＲＯＭ、フラッシュメモリなどの低遅延不揮発性メモリ、および／または他の適切な電子データ記憶装置などのメモリ７４７に接続されてもよい。パワートレイン制御システム７３２はさらに、ＷＬＡＮとの接続をＷＬＡＮネットワークインタフェース７４８を介して支援してもよい。制御システム７４０はさらに大量データ記憶装置、メモリ、および／またはＷＬＡＮインタフェース（全て不図示）を含んでよい。

図７Ｅを参照すると、本発明は、携帯アンテナ７５１（cellular antenna）を含むことのできる携帯電話（cellular phone）７５０に実施することができる。本発明は、図７Ｅでは概して７５２で表される信号プロセシングおよび／または制御回路のいずれかあるいは両方、ＷＬＡＮインタフェース、および／または携帯電話７５０の大量データ記憶装置を実施してよい。幾らかの実施例においては、携帯電話７５０はマイクロフォン７５６、スピーカおよび／または音声出力ジャックなどの音声出力７５８、ディスプレイ７６０および／またはキーパッド、ポインティングデバイス、音声駆動および／または他の入力デバイスなどの入力デバイス７６２を含む。携帯電話７５０の信号プロセシングおよび／または制御回路７５２および／または他の回路（不図示）は、データをプロセスしてよく、コーディングを行ってよく、および／または暗号化してよく、計算してよく、データをフォーマットしてよく、および／または他の携帯電話機能を行ってよい。

携帯電話７５０は、例えばハードディスクドライブＨＤＤおよび／またはＤＶＤなどの光学式および／または磁気記憶デバイスなどの、データを不揮発式に記憶する大量データ記憶装置７６４と通信してよい。少なくとも一つのＨＤＤが図７Ａに示すような構成を持ってよく、および／または少なくとも一つのＤＶＤが図７Ｂに示す構成をもってよい。ＨＤＤは、直径が約１．８"より小さい一以上のプラッタを含むミニＨＤＤであってもよい。携帯電話７５０はＲＡＭ、ＲＯＭ、フラッシュメモリなどの低遅延不揮発性メモリ、および／または他の適切な電子データ記憶装置などのメモリ７６６に接続されてもよい。携帯電話７５０はさらに、ＷＬＡＮとの接続をＷＬＡＮネットワークインタフェース７６８を介して支援してもよい。

図７Ｆを参照すると、本発明はセットトップボックス７８０に実施することができる。本発明は図７Ｆでは概して７８４で表される信号プロセシングおよび／または制御回路のいずれかあるいは両方、ＷＬＡＮインタフェース、および／またはセットトップボックス７８０の大量データ記憶装置を実施してもよい。セットトップボックス７８０は、ブロードバンド源などの源から信号を受信し、テレビおよび／またはモニタおよび／または他のビデオおよび／または音声出力デバイスなどのディスプレイ７８８に適した標準および／または高品位音声／ビデオ信号を出力する。セットトップボックス７８０の信号プロセシング回路および／または制御回路７８４および／または他の回路（不図示）は、データプロセス、コーディングおよび／または暗号化、計算、データフォーマット、および／または任意の他のセットトップボックス機能を行ってよい。

セットトップボックス７８０は、データを不揮発式に記憶する大量データ記憶装置７９０と通信してよい。大量データ記憶装置７９０は例えばハードディスクドライブＨＤＤおよび／またはＤＶＤである、光学式および／または磁気記憶デバイスを含んでよい。少なくとも一つのＨＤＤが図７Ａに示すような構成を持ってよく、および／または少なくとも一つのＤＶＤが図７Ｂに示す構成をもってよい。ＨＤＤは、直径が約１．８"より小さい一以上のプラッタを含むミニＨＤＤであってもよい。セットトップボックス７８０は、ＲＡＭ、ＲＯＭ、フラッシュメモリなどの低遅延不揮発性メモリ、および／または他の適切な電子データ記憶装置などのメモリ７９４に接続されてもよい。セットトップボックス７８０はさらに、ＷＬＡＮとの接続をＷＬＡＮネットワークインタフェース７９６を介して支援してもよい。

図７Ｇを参照すると、本発明はメディアプレーヤ８００に実施することができる。本発明は、図７Ｇでは概して８０４で表される信号プロセシングおよび／または制御回路のいずれかあるいは両方、ＷＬＡＮインタフェース、および／またはメディアプレーヤ８００の大量データ記憶装置を実施してよい。幾らかの実施例においては、メディアプレーヤ８００は、ディスプレイ８０７、および／または、キーパッド、タッチパッドなどのユーザ入力８０８を含む。幾らかの実施例においては、メディアプレーヤ８００は、典型的にメニュー、ドロップダウンメニュー、アイコン、および／またはポイントアンドクリックインタフェースをディスプレイ８０７および／またはユーザ入力８０８を介して利用する、グラフィカルユーザインタフェース（ＧＵＩ）を利用してよい。メディアプレーヤ８００はさらに、スピーカおよび／または音声出力ジャックなどの音声出力８０９を含む。メディアプレーヤ８００の信号プロセシングおよび／または制御回路８０４および／または他の回路（不図示）は、データをプロセスしてよく、コーディングを行ってよく、および／または暗号化してよく、計算してよく、データをフォーマットしてよく、および／または任意の他のメディアプレーヤ機能を行ってよい。

メディアプレーヤ８００は、圧縮音声および／またはビデオコンテンツなどのデータを不揮発式に記憶する大量データ記憶装置８１０と通信してよい。幾らかの実施例においては、圧縮音声ファイルは、ＭＰ３形式あるいは他の適切な圧縮音声および／またはビデオ形式に準拠するファイルを含む。大量データ記憶装置は、例えばハードディスクドライブＨＤＤおよび／またはＤＶＤなどの、光学式および／または磁気記憶デバイスを含んでよい。少なくとも一つのＨＤＤが図７Ａに示すような構成を持ってよく、および／または少なくとも一つのＤＶＤが図７Ｂに示す構成をもってよい。ＨＤＤは、直径が約１．８"より小さい一以上のプラッタを含むミニＨＤＤであってもよい。メディアプレーヤ８００はＲＡＭ、ＲＯＭ、フラッシュメモリなどの低遅延不揮発性メモリ、および／または他の適切な電子データ記憶装置などのメモリ８１４に接続されてもよい。メディアプレーヤ８００はさらに、ＷＬＡＮとの接続をＷＬＡＮネットワークインタフェース８１６を介して支援してもよい。さらに他の実施例が、上述されたものに加えて考えられる。

前述したのは、ホログラフィック記憶用に連結コードを提供するシステムおよび方法である。関連技術の当業者であれば、本発明が、記載の実施形態とは異なるものによっても実施できることが理解されよう。というのも記載の実施形態は例示目的で記載されたものであり、限定的なものではないからである。本発明は添付の請求項によってのみ限定を受ける。

Claims (22)

1. データ記憶チャネル上に一の連結コードを実施する方法であって、
   外側ＢＣＨコードに対して訂正力を選択することと、
   全体システムコードレート要件に少なくとも部分的に基づいて、反復的にデコード可能な内側コードに対して内側コードレートを選択することと、
   前記内側コードレートに対して、行列表示を持ち前記反復的にデコード可能な内側コードを設計することと、
   前記訂正力に対して前記外側ＢＣＨコードを設計することと、
   前記反復的にデコード可能な内側コードの前記行列表示から１以上のビットを前記外側ＢＣＨコードに対して割り当てることにより、前記外部ＢＣＨコードに対する前記訂正力を動的に増やすことと、
   ユーザ情報を、前記外側ＢＣＨコードと前記反復的にデコード可能な内側コードとでエンコードすることと、
   前記エンコードされたユーザ情報を前記データ記憶チャネルに記憶することと、を含む方法。
2. 前記外側ＢＣＨコードに対して前記訂正力を選択することは、
   前記訂正力を示す少なくとも一つのユーザプログラム可能な入力を受信することを含む、請求項１に記載の方法。
3. 予期される内側コードエラー比率に基づき、前記訂正力を動的に調節することをさらに含む、請求項２に記載の方法。
4. 前記反復的にデコード可能な内側コードは、ＬＤＰＣコードおよびターボコードからなる群から選択される、請求項１から３のいずれか一項に記載の方法。
5. 前記データ記憶チャネルは、ホログラフィックデータ記憶チャネルを含む、請求項１から４のいずれか一項に記載の方法。
6. 前記ホログラフィックデータ記憶チャネルに記憶された前記エンコードされたユーザ情報をインターリーブすることと、
   前記インターリーブおよびエンコードされたユーザ情報から、複数のコードワードを生成することと、を含む、請求項５に記載の方法。
7. 前記エンコードされたユーザ情報をインターリーブすることは、
   前記ホログラフィックデータ記憶チャネルの一を超えるページに亘り記憶されるエンコードされたユーザ情報をインターリーブすることを含む、請求項６に記載の方法。
8. 前記反復的にデコード可能な内側コードはＬＤＰＣコードを含み、前記方法は、
   前記ＬＤＰＣコードに対して準巡回パリティ検査行列のマザー行列表示を構築することと、
   前記マザー行列表示の行数を減らすことと、
   をさらに含み、
   前記外部ＢＣＨコードに対する前記訂正力を動的に増やすことは、一定の全体システムコードレートを維持しながら、前記外側ＢＣＨコードに対する前記訂正力を増やすことを含む、請求項１から７のいずれか一項に記載の方法。
9. 前記反復的にデコード可能な内側コードは少なくとも二つの異なるＬＤＰＣコードを含む、請求項１から８のいずれか一項に記載の方法。
10. 前記少なくとも二つの異なるＬＤＰＣコードに対して少なくとも二つの準巡回パリティ検査行列の少なくとも二つのマザー行列表示を構築することと、
    前記少なくとも二つの異なるＬＤＰＣコードの一つを選択するユーザプログラム可能な入力を受け取ることとをさらに含み、
    前記少なくとも二つの異なるＬＤＰＣコードは同じサーキュラントサイズＳ_ｃに関連付けられており、前記少なくとも二つのマザー行列表示は異なる数の行を持つ、請求項９に記載の方法。
11. 前記データ記憶チャネルに関連するエラー統計値に少なくとも部分的に基づき、前記少なくとも二つの異なるＬＤＰＣコードのうちの一つを動的に選択することをさらに含む、請求項１０に記載の方法。
12. 連結コードを実施するシステムであって、
    訂正力と関連する外側ＢＣＨコードと、
    少なくとも部分的に全体システムコードレート要件に基づく内側コードレートおよび行列表示に関連する反復的にデコード可能な内側コードと、
    前記外側ＢＣＨコードと前記反復的にデコード可能な内側コードとを利用してユーザ情報をエンコードする、エンコーダと、
    前記エンコードされたユーザ情報を記憶するデータ記憶チャネルと、を含み、
    前記エンコーダは、前記反復的にデコード可能な内側コードの行列表示から１以上のビットを前記外側ＢＣＨコードに対して割り当てることにより、前記外側ＢＣＨコードの訂正力を動的に増やすことを行う
    システム。
13. 前記外側ＢＣＨコードの前記訂正力は、前記訂正力を示す少なくとも一つのユーザプログラム可能な入力に基づき選択される、請求項１２に記載のシステム。
14. 前記エンコーダは予期される内側コードエラー比率に基づき、前記訂正力を動的に調節するよう構成された、請求項１３に記載のシステム。
15. 前記反復的にデコード可能な内側コードは、ＬＤＰＣコードおよびターボコードからなる群から選択される、請求項１２から１４のいずれか一項に記載のシステム。
16. 前記データ記憶チャネルは、ホログラフィックデータ記憶チャネルを含む、請求項１２から１５のいずれか一項に記載のシステム。
17. 前記ホログラフィックデータ記憶チャネルに記憶された前記エンコードされたユーザ情報をインターリーブするよう構成されたインターリーブ器をさらに含み、
    前記エンコーダは、前記インターリーブおよびエンコードされたユーザ情報から、複数のコードワードを生成する、請求項１６に記載のシステム。
18. 前記インターリーブ器は、前記ホログラフィックデータ記憶チャネルの一を超えるページに亘り記憶されるエンコードされたユーザ情報をインターリーブするよう構成された、請求項１７に記載のシステム。
19. 前記反復的にデコード可能な内側コードはＬＤＰＣコードを含み、前記エンコーダは、
    前記ＬＤＰＣコードに対して準巡回パリティ検査行列のマザー行列表示を構築することと、
    前記マザー行列表示の行数を減らすことと、
    一定の全体システムコードレートを維持しながら、前記外側ＢＣＨコードに対する前記訂正力を動的に増やすこととを行うよう構成された、請求項１２から１８のいずれか一項に記載のシステム。
20. 前記反復的にデコード可能な内側コードは少なくとも二つの異なるＬＤＰＣコードを含む、請求項１２から１９のいずれか一項に記載のシステム。
21. 前記エンコーダは、
    前記少なくとも二つの異なるＬＤＰＣコードに対して少なくとも二つの準巡回パリティ検査行列の少なくとも二つのマザー行列表示を構築することと、
    前記少なくとも二つの異なるＬＤＰＣコードの一つを選択するユーザプログラム可能な入力を受け取ることとをさらに行うよう構成され、
    前記少なくとも二つの異なるＬＤＰＣコードは同じサーキュラントサイズＳ_ｃに関連付けられており、前記少なくとも二つのマザー行列表示は異なる数の行を持つ、請求項２０に記載のシステム。
22. 前記エンコーダは、
    前記データ記憶チャネルに関連するエラー統計値に少なくとも部分的に基づき、前記少なくとも二つの異なるＬＤＰＣコードのうちの一つを動的に選択するよう構成された、請求項２１に記載のシステム。

Images