JP5051127B2 - Power converter and control method thereof - Google Patents

Power converter and control method thereof Download PDF

Info

Publication number
JP5051127B2
JP5051127B2 JP2008511024A JP2008511024A JP5051127B2 JP 5051127 B2 JP5051127 B2 JP 5051127B2 JP 2008511024 A JP2008511024 A JP 2008511024A JP 2008511024 A JP2008511024 A JP 2008511024A JP 5051127 B2 JP5051127 B2 JP 5051127B2
Authority
JP
Japan
Prior art keywords
current
phase
value
output
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008511024A
Other languages
Japanese (ja)
Other versions
JPWO2007119855A1 (en
Inventor
智道 伊藤
庄一郎 古関
康弘 清藤
孝志 相原
修治 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008511024A priority Critical patent/JP5051127B2/en
Publication of JPWO2007119855A1 publication Critical patent/JPWO2007119855A1/en
Application granted granted Critical
Publication of JP5051127B2 publication Critical patent/JP5051127B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H02J3/1835—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control
    • H02J3/1842—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control wherein at least one reactive element is actively controlled by a bridge converter, e.g. active filters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/20—Active power filtering [APF]

Description

本発明は、交流系統に連系する電力変換装置、特に負荷変動により生じる電圧変動（フリッカ）を抑制する電力変換装置に関する。   The present invention relates to a power converter connected to an AC system, and more particularly to a power converter that suppresses voltage fluctuation (flicker) caused by load fluctuation.

系統に連系する負荷が変動すると、送電線や変圧器のインピーダンスにより発生する電圧降下が変動し、負荷の連系点において電圧変動（フリッカ）が発生する。
フリッカを抑制するフリッカ抑制装置は、例えば特許第２６７５２０６号公報にて提案されている。
上記装置は、負荷電流から有効電流と無効電流を算出し、ローパスフィルタを施すことで正相分を算出し、ハイパスフィルタを施すことで逆相分を算出する。検出した負荷電流と逆位相の電流を出力することで、系統から流入する電流の変動分をキャンセルし、それによりフリッカを抑制する。
しかし、負荷電流に高調波成分が含まれる場合、電流指令値に高調波成分が含まれる。
電流発生部を電力変換器で構成する場合、電流制御の遅れが存在するため、電力変換器の出力電流における高調波成分の位相が負荷電流中の高調波成分の位相に対して遅れる。そのため、系統に流れる高調波成分をキャンセルすることができず、十分な補償効果を得られないという問題が発生していた。When the load connected to the system fluctuates, the voltage drop generated by the impedance of the transmission line or the transformer fluctuates, and voltage fluctuation (flicker) occurs at the load connection point.
For example, Japanese Patent No. 2675206 proposes a flicker suppressing device that suppresses flicker.
The apparatus calculates an effective current and a reactive current from a load current, calculates a normal phase by applying a low pass filter, and calculates a reverse phase by applying a high pass filter. By outputting a current having a phase opposite to that of the detected load current, the fluctuation of the current flowing from the system is canceled, thereby suppressing the flicker.
However, when a harmonic component is included in the load current, the harmonic component is included in the current command value.
When the current generation unit is configured with a power converter, since there is a delay in current control, the phase of the harmonic component in the output current of the power converter is delayed with respect to the phase of the harmonic component in the load current. For this reason, the harmonic component flowing in the system cannot be canceled, and a sufficient compensation effect cannot be obtained.

上記課題を解決するために、本発明の電力変換装置は、交流出力電流を検出する電流検出器と、出力電流指令値と前記電流検出器の出力値が一致するよう交流出力電流を制御する電流制御手段を備え、負荷に流れ込む電流を検出する電流検出器の出力値をフーリエ級数展開し、該フーリエ級数展開の各出力値に応じて前記出力電流指令値を算出する電流指令値算出器を有することを特徴とするものである。
また、上記課題を解決するために、本発明の電力変換装置は、交流出力電流を検出する電流検出器と、出力電流指令値と前記電流検出器出力値が一致するよう交流出力電流を制御する電流制御手段と、同一周波数であり位相の９０度異なる二つの正弦波を発生する正弦波発生器を備え、該正弦波発生器出力値と負荷に流れ込む電流を検出する電流検出器の出力値を乗算し、該乗算結果を移動平均演算した結果より前記出力電流指令値を算出する電流指令値算出器を有することを特徴とするものである。
また、上記課題を解決するために、本発明の電力変換装置は、交流出力電流を検出する電流検出器と、出力電流指令値と前記電流検出器出力値が一致するよう交流出力電流を制御する電流制御手段と、同一周波数であり位相の９０度異なる二つの正弦波を発生する正弦波発生器を備え、該正弦波発生器出力値と負荷に流れ込む電流を検出する電流検出器の出力値を乗算し、該乗算結果を前記正弦波発生器の出力する正弦波の周期を積分期間とする周期積分を算出し、該周期積分値より出力電流指令値を算出する電流指令値算出器を有することを特徴とするものである。
また、上記課題を解決するために、本発明の電力変換装置は、交流出力電流を検出する電流検出器と、出力電流指令値と前記電流検出器出力値が一致するよう交流出力電流を制御する電流制御手段を備え、負荷に流れ込む電流を検出する電流検出器の出力値をフーリエ級数展開し、該フーリエ級数展開出力値に位相を進ませる位相補償フィルタ演算を施し、該フィルタ演算結果に応じて出力電流指令値を算出する電流指令値算出器を有することを特徴とするものである。
また、本発明の電力変換装置は、前記乗算結果を移動平均演算した値に位相を進ませる位相補償フィルタ演算を施し、該フィルタ演算結果に応じて出力電流指令値を算出する電流指令値算出器を有することを特徴とするものである。
また、本発明の電力変換装置は、位相補償フィルタが一次の進み遅れフィルタにより構成されることを特徴とするものである。
また、本発明の電力変換装置は、位相補償フィルタが一次の不完全微分により構成されることを特徴とするものである。
また、本発明の電力変換装置は、正弦波発生器の出力する正弦波の周波数が、連系する系統周波数と等しいことを特徴とするものである。
また、本発明の電力変換装置は、正弦波発生器の出力する正弦波の周波数が、連系する系統周波数の整数倍であることを特徴とするものである。
また、上記課題を解決するために、本発明の電力変換装置は、交流出力電流を検出する電流検出器と、出力電流指令値と前記電流検出器出力値が一致するよう交流出力電流を制御する電流制御手段を備え、負荷に流れ込む電流を検出する電流検出器の出力値をフーリエ級数展開し、該フーリエ級数展開出力値に、連系する系統周波数の２倍の周波数におけるゲインが系統周波数におけるゲインより小さいフィルタ演算を施し、該フィルタ演算結果に応じて出力電流指令値を算出する電流指令値算出器を有することを特徴とするものである。
また、上記課題を解決するために、本発明の電力変換装置は、交流出力電流を検出する電流検出器と、出力電流指令値と前記電流検出器出力値が一致するよう交流出力電流を制御する電流制御手段と、同一周波数であり位相の９０度異なる二つの正弦波を発生する正弦波発生器を備え、該正弦波発生器出力値と負荷に流れ込む電流を検出する電流検出器の出力値を乗算し、該乗算結果を前記正弦波発生器の出力する正弦波の周期を積分期間とする周期積分を算出し、該周期積分結果に連系する系統周波数の２倍の周波数におけるゲインが系統周波数におけるゲインより小さいフィルタ演算を施し、該フィルタ演算結果に応じて出力電流指令値を算出する電流指令値算出器を有することを特徴とするものである。
また、上記課題を解決するために、本発明の電力変換装置は、交流出力電流を検出する電流検出器と、出力電流指令値と前記電流検出器出力値が一致するよう交流出力電流を制御する電流制御手段と、同一周波数であり位相の９０度異なる二つの正弦波を発生する正弦波発生器を備え、前記正弦波発生器出力値と負荷に流れ込む電流を検出する電流検出器の出力値を乗算し、該乗算結果を移動平均演算した値に、連系する系統周波数の２倍の周波数におけるゲインが系統周波数におけるゲインより小さいフィルタ演算を施し、該フィルタ演算結果に応じて出力電流指令値を算出する電流指令値算出器を有することを特徴とするものである。
また、本発明の電力変換装置は、系統周波数の２倍の周波数におけるゲインが系統周波数におけるゲインより小さいフィルタを、ノッチフィルタで構成することを特徴とするものである。
また、本発明の電力変換装置は、系統周波数の２倍の周波数におけるゲインが系統周波数におけるゲインより小さいフィルタを、入力信号からバンドパスフィルタ出力値を減算することにより実現することを特徴とするものである。
また、上記課題を解決するために、本発明は振幅の変動する交流成分を含む信号から、該振幅値を検出する振幅検出方法において、フーリエ級数展開の出力値に位相補償フィルタを施した値から前記振幅値を算出することを特徴とするものである。
また、上記課題を解決するために、本発明は連系される交流系統の電圧もしくは系統に流れる電流に応じて運転条件を変化させる電力変換装置の制御方法において、検出した交流電圧もしくは系統電流をフーリエ級数展開し、該フーリエ級数展開により得られた値に位相補償フィルタを施した値を用いて電力変換器の交流出力電圧を変化させることを特徴とするものである。
また、上記課題を解決するために、本発明は振幅の変動する交流成分を含む信号から、該振幅値を検出する振幅検出方法において、フーリエ級数展開の出力値に位相補償フィルタを施した値から前記振幅値を算出し、算出値を用いて電流指令値を変化させることを特徴とするものである。
また、上記課題を解決するために、本発明は連系される交流系統の電圧もしくは系統に流れる電流に応じて運転条件を変化させる電力変換装置の制御方法において、検出した交流電圧もしくは系統電流をフーリエ級数展開し、該フーリエ級数展開により得られた値に位相補償フィルタを施した値を用いて電力変換器の交流出力電圧を変化させることを特徴とするものである。
また、上記課題を解決するために、本発明の電力変換装置は、負荷に流れ込む負荷電流を検出する電流検出器と、交流出力電流を検出する電流検出器と、電流指令値に従い交流出力電流を制御する電流制御手段を備え、前記負荷電流に含まれる基本波成分のみを補償することを特徴とするものである。
また、本発明の電力変換装置は、負荷電流の基本波成分を抽出する手段がフーリエ級数展開器であることを特徴とするものである。
また、上記課題を解決するために、本発明の電力変換装置は、交流出力電流を検出する電流検出器と、出力電流指令値と前記電流検出器出力値が一致するよう交流出力電流を制御する電流制御手段を備え、負荷に流れ込む電流を検出する電流検出器の出力値を入力とし、基本波のうち０．１Ｈｚ以上３０Ｈｚ以下で振幅が変動する成分を抽出し、該電流成分と同位相の電流を出力電流指令値に加算する出力電流指令値算出器を有することを特徴とするものである。
また、本発明の電力変換装置は、０．１Ｈｚ以上３０Ｈｚ以下で振幅が変動する基本波成分をフーリエ級数展開器により算出することを特徴とするものである。
また、本発明の電力変換装置は、抽出した負荷電流基本波成分に位相補正演算を施す位相補正演算器を有することを特徴とするものである。
また、本発明の電力変換装置は、位相補正演算器がフーリエ級数展開器の演算による位相遅れを補償することを特徴とするものである。
また、本発明の電力変換装置は、位相補正演算器がフーリエ級数展開器の演算による位相遅れと電流制御器の遅れを含めた位相補償をすることを特徴とするものである。
また、上記課題を解決するために、本発明の電力変換装置は、交流出力電流を検出する電流検出器と、出力電流指令値と前記電流検出器出力値が一致するよう交流出力電流を制御する電流制御手段を備え、負荷に流れ込む電流を検出する電流検出器を有する電力変換装置において、負荷電流中の高調波成分の振幅に対する電力変換装置の出力電流における前記高調波成分の振幅の比が、負荷電流中の次数間高調波成分の振幅に対する電力変換装置の出力電流における前記次数間高調波成分の振幅比より小さいことを特徴とするものである。
また、本発明の電力変換装置は、負荷に流れ込む電流を検出する代わりに系統電流を検出することを特徴とするものである。
また、本発明の電力変換装置は、前記系統電流の検出値と電力変換装置の出力する交流出力電流検出値より負荷電流を推定し、該負荷電流推定値を負荷に流れ込む電流の検出値として電流指令値を算出することを特徴とするものである。
また、上記課題を解決するために、本発明の電力変換装置は、交流出力電流を検出する電流検出器と、出力電流指令値と前記電流検出器出力値が一致するよう交流出力電流を制御する電流制御手段を備え、電流指令値が正相電流指令値と逆相電流指令値の合成値である電力変換装置において、前記逆相電流指令値を前記電力変換装置の定格電流より小さい所定値以下に制限し、かつ正相電流指令値を定格電流と、前記所定値以下に制限された逆相電流指令値の差の範囲に入るよう制限することを特徴とするものである。
また、上記課題を解決するために、本発明の電力変換装置は、交流出力電流を検出する電流検出器と、出力電流指令値と前記電流検出器出力値が一致するよう交流出力電流を制御する電流制御手段を備え、電流指令値が正相電流指令値と逆相電流指令値の合成値である電力変換装置において、前記正相電流指令値を前記電力変換装置の定格電流以下に制限し、かつ逆相電流指令値を定格電流と、定格電流で正相電流指令値の差の範囲に入るよう制限することを特徴とするものである。
また、本発明の電力変換装置は、逆相電流指令値は定格電流と正相電流指令値の差の範囲に入り、かつ定格電流より小さい所定の値以下に制限することを特徴とするものである。
また、本発明の電力変換装置は、逆相電流指令値に可変ゲインを乗算することにより逆相電流指令値を制限することを特徴とするものである。
また、本発明の電力変換装置は、逆相電流を円形リミッタにより制限することを特徴とするものであるIn order to solve the above problems, a power converter according to the present invention includes a current detector that detects an AC output current, and a current that controls the AC output current so that the output current command value matches the output value of the current detector. A current command value calculator that includes a control means, expands an output value of a current detector that detects a current flowing into a load, and expands the Fourier current series, and calculates the output current command value according to each output value of the Fourier series expansion; It is characterized by this.
Moreover, in order to solve the said subject, the power converter device of this invention controls an alternating current output current so that an output electric current command value and the said electric current detector output value may correspond with the electric current detector which detects alternating current output current. A current control means and a sine wave generator that generates two sine waves having the same frequency and a phase difference of 90 degrees, and outputs an output value of the sine wave generator and an output value of a current detector that detects a current flowing into a load; It has a current command value calculator for multiplying and calculating the output current command value from the result of moving average calculation of the multiplication result.
Moreover, in order to solve the said subject, the power converter device of this invention controls an alternating current output current so that an output electric current command value and the said electric current detector output value may correspond with the electric current detector which detects alternating current output current. A current control means and a sine wave generator that generates two sine waves having the same frequency and a phase difference of 90 degrees, and outputs an output value of the sine wave generator and an output value of a current detector that detects a current flowing into a load; A current command value calculator that multiplies the multiplication result, calculates a cycle integral in which the cycle of the sine wave output from the sine wave generator is an integration period, and calculates an output current command value from the cycle integral value; It is characterized by.
Moreover, in order to solve the said subject, the power converter device of this invention controls an alternating current output current so that an output electric current command value and the said electric current detector output value may correspond with the electric current detector which detects alternating current output current. A current control means is provided, and the output value of the current detector for detecting the current flowing into the load is expanded in a Fourier series, and a phase compensation filter operation for advancing the phase to the Fourier series expansion output value is performed. It has a current command value calculator for calculating an output current command value.
In addition, the power conversion device according to the present invention performs a phase compensation filter calculation for advancing the phase to a value obtained by moving average calculation of the multiplication result, and calculates an output current command value according to the filter calculation result It is characterized by having.
The power conversion device of the present invention is characterized in that the phase compensation filter is constituted by a primary advance / delay filter.
The power conversion device of the present invention is characterized in that the phase compensation filter is configured by first-order incomplete differentiation.
Moreover, the power converter of the present invention is characterized in that the frequency of the sine wave output from the sine wave generator is equal to the grid system frequency.
Moreover, the power conversion device of the present invention is characterized in that the frequency of the sine wave output from the sine wave generator is an integral multiple of the interconnected system frequency.
Moreover, in order to solve the said subject, the power converter device of this invention controls an alternating current output current so that an output electric current command value and the said electric current detector output value may correspond with the electric current detector which detects alternating current output current. An output value of a current detector that includes a current control means and detects a current flowing into a load is expanded in a Fourier series, and a gain at a frequency twice the system frequency connected to the Fourier series expansion output value is a gain at the system frequency. It has a current command value calculator that performs a smaller filter operation and calculates an output current command value according to the filter operation result.
Moreover, in order to solve the said subject, the power converter device of this invention controls an alternating current output current so that an output electric current command value and the said electric current detector output value may correspond with the electric current detector which detects alternating current output current. A current control means and a sine wave generator that generates two sine waves having the same frequency and a phase difference of 90 degrees, and outputs an output value of the sine wave generator and an output value of a current detector that detects a current flowing into a load; Multiplication is performed, and the multiplication result is calculated as a period integral with the period of the sine wave output from the sine wave generator as an integration period, and the gain at the frequency twice the system frequency linked to the period integration result is the system frequency. And a current command value calculator for calculating an output current command value according to the filter calculation result.
Moreover, in order to solve the said subject, the power converter device of this invention controls an alternating current output current so that an output electric current command value and the said electric current detector output value may correspond with the electric current detector which detects alternating current output current. A current control means, and a sine wave generator that generates two sine waves having the same frequency and 90 degrees in phase, and outputs an output value of the sine wave generator and an output value of a current detector that detects a current flowing into a load. Multiplication is performed, and a value obtained by moving average calculation of the multiplication result is subjected to a filter calculation in which the gain at a frequency twice as high as the grid system frequency is smaller than the gain at the system frequency, and an output current command value is set according to the filter calculation result. It has a current command value calculator for calculating.
The power converter of the present invention is characterized in that a filter having a gain at a frequency twice as high as the system frequency is smaller than the gain at the system frequency is configured by a notch filter.
The power conversion device of the present invention is characterized by realizing a filter having a gain at a frequency twice the system frequency smaller than the gain at the system frequency by subtracting the bandpass filter output value from the input signal. It is.
In order to solve the above-mentioned problem, the present invention provides an amplitude detection method for detecting an amplitude value from a signal including an alternating current component whose amplitude varies, from a value obtained by applying a phase compensation filter to an output value of Fourier series expansion. The amplitude value is calculated.
Further, in order to solve the above problems, the present invention provides a method for controlling a power converter that changes operating conditions in accordance with the voltage of an AC system to be connected or the current flowing through the system. It is characterized in that the AC output voltage of the power converter is changed using a value obtained by performing a Fourier series expansion and applying a phase compensation filter to a value obtained by the Fourier series expansion.
In order to solve the above-mentioned problem, the present invention provides an amplitude detection method for detecting an amplitude value from a signal including an alternating current component whose amplitude varies, from a value obtained by applying a phase compensation filter to an output value of Fourier series expansion. The amplitude value is calculated, and the current command value is changed using the calculated value.
Further, in order to solve the above problems, the present invention provides a method for controlling a power converter that changes operating conditions in accordance with the voltage of an AC system to be connected or the current flowing through the system. It is characterized in that the AC output voltage of the power converter is changed using a value obtained by performing a Fourier series expansion and applying a phase compensation filter to a value obtained by the Fourier series expansion.
In order to solve the above problems, a power converter according to the present invention includes a current detector that detects a load current flowing into a load, a current detector that detects an AC output current, and an AC output current according to a current command value. Current control means for controlling is provided, and only the fundamental wave component included in the load current is compensated.
The power converter of the present invention is characterized in that the means for extracting the fundamental component of the load current is a Fourier series expander.
Moreover, in order to solve the said subject, the power converter device of this invention controls an alternating current output current so that an output electric current command value and the said electric current detector output value may correspond with the electric current detector which detects alternating current output current. A current control means is provided, and an output value of a current detector that detects a current flowing into the load is input, and a component whose amplitude varies between 0.1 Hz and 30 Hz is extracted from the fundamental wave and has the same phase as the current component. It has an output current command value calculator for adding current to an output current command value.
The power conversion device of the present invention is characterized in that a fundamental wave component whose amplitude fluctuates between 0.1 Hz and 30 Hz is calculated by a Fourier series expander.
In addition, the power conversion device of the present invention includes a phase correction calculator that performs a phase correction calculation on the extracted load current fundamental wave component.
Moreover, the power conversion device of the present invention is characterized in that the phase correction computing unit compensates for the phase delay caused by the computation of the Fourier series expander.
Moreover, the power converter of the present invention is characterized in that the phase correction arithmetic unit performs phase compensation including the phase delay due to the calculation of the Fourier series expander and the delay of the current controller.
Moreover, in order to solve the said subject, the power converter device of this invention controls an alternating current output current so that an output electric current command value and the said electric current detector output value may correspond with the electric current detector which detects alternating current output current. In a power conversion device having a current control means and having a current detector that detects a current flowing into a load, a ratio of the amplitude of the harmonic component in the output current of the power conversion device to the amplitude of the harmonic component in the load current is The amplitude ratio of the inter-order harmonic component in the output current of the power converter with respect to the amplitude of the inter-order harmonic component in the load current is smaller than the amplitude ratio.
The power converter of the present invention is characterized by detecting a system current instead of detecting a current flowing into a load.
Moreover, the power converter of the present invention estimates a load current from the detected value of the grid current and the detected AC output current value output from the power converter, and uses the estimated load current as a detected value of the current flowing into the load. The command value is calculated.
Moreover, in order to solve the said subject, the power converter device of this invention controls an alternating current output current so that an output electric current command value and the said electric current detector output value may correspond with the electric current detector which detects alternating current output current. In a power converter comprising a current control means, wherein the current command value is a composite value of a normal phase current command value and a negative phase current command value, the negative phase current command value is less than a predetermined value smaller than the rated current of the power converter And the positive phase current command value is limited to fall within the range of the difference between the rated current and the negative phase current command value limited to the predetermined value or less.
Moreover, in order to solve the said subject, the power converter device of this invention controls an alternating current output current so that an output electric current command value and the said electric current detector output value may correspond with the electric current detector which detects alternating current output current. In a power converter comprising a current control means, wherein the current command value is a composite value of a normal phase current command value and a negative phase current command value, the positive phase current command value is limited to a rated current or less of the power converter, In addition, the negative phase current command value is limited so as to fall within the range of the difference between the rated current and the positive phase current command value at the rated current.
Further, the power conversion device of the present invention is characterized in that the negative phase current command value falls within a range of a difference between the rated current and the positive phase current command value and is limited to a predetermined value smaller than the rated current. is there.
The power converter of the present invention is characterized in that the negative phase current command value is limited by multiplying the negative phase current command value by a variable gain.
In addition, the power conversion device of the present invention is characterized in that the reverse-phase current is limited by a circular limiter.

第１図は本発明の第１実施例の説明図である。
第２図は本発明の第２実施例の説明図である。
第３図は本発明の第２実施例の位相補正フィルタによるゲイン特性改善効果と位相特性改善効果の説明図である。
第４図は本発明の第２実施例の位相補正フィルタのその他の実現例である。
第５図は本発明の第１実施例の説明図である。
第６図は本発明の第３実施例の説明図である。
第７図は本発明の第３実施例の基本波ＤＦＴ演算器の説明図である。
第８図は本発明の第３実施例の２次ＤＦＴ演算器の説明図である。
第９図は本発明の第１実施例の動作説明図である。
第１０図は本発明の第１実施例の変形例の説明図である。
第１１図は本発明の第４実施例の説明図である。
第１２図は本発明の第４実施例の位相補正フィルタのその他の実現例である。
第１３図は本発明の第４実施例の説明図である。FIG. 1 is an explanatory diagram of a first embodiment of the present invention.
FIG. 2 is an explanatory diagram of a second embodiment of the present invention.
FIG. 3 is an explanatory diagram of gain characteristic improvement effect and phase characteristic improvement effect by the phase correction filter of the second embodiment of the present invention.
FIG. 4 shows another embodiment of the phase correction filter according to the second embodiment of the present invention.
FIG. 5 is an explanatory diagram of the first embodiment of the present invention.
FIG. 6 is an explanatory diagram of the third embodiment of the present invention.
FIG. 7 is an explanatory diagram of a fundamental wave DFT calculator of the third embodiment of the present invention.
FIG. 8 is an explanatory diagram of a secondary DFT arithmetic unit according to the third embodiment of the present invention.
FIG. 9 is a diagram for explaining the operation of the first embodiment of the present invention.
FIG. 10 is an explanatory diagram of a modification of the first embodiment of the present invention.
FIG. 11 is an explanatory diagram of the fourth embodiment of the present invention.
FIG. 12 shows another implementation example of the phase correction filter according to the fourth embodiment of the present invention.
FIG. 13 is an explanatory view of a fourth embodiment of the present invention.

以下、本発明の一実施例を図面を用いて説明する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

本発明の第一実施例を第１図を用いて説明する。
本発明のフリッカ抑制装置１は負荷３と並列に接続し、系統インピーダンス７を介して交流電源２に接続している。系統インピーダンス７は、送電線インピーダンスや変圧器インピーダンスを意味する。フリッカ抑制装置１の連系点では、負荷電流が変動すると系統インピーダンス７で発生する電圧降下幅が変動し、電圧変動すなわちフリッカが発生する。本発明のフリッカ抑制装置は、負荷電流変動によるフリッカを抑制・低減するものである。
フリッカ抑制装置１は主回路部と制御演算部１００により構成される。主回路はＩＧＢＴとダイオードにより構成される電力変換器４，フィルタリアクトル５，直流コンデンサ６により構成され、電力変換器４の交流出力端子はフィルタリアクトル５を介して交流系統に連系し、電力変換器４の直流出力端子には直流コンデンサ６が並列接続される。
制御演算部１００は、フリッカ抑制装置１の連系点電圧検出値と交流電流検出値、及び直流コンデンサ電圧検出値を入力とし、直流コンデンサ電圧を維持するよう、電力変換器４の電流指令値を算出する。
また、負荷電流検出値と連系点電圧検出値よりフリッカを抑制するための電流指令値を算出し、その電流指令値と、前記直流コンデンサ電圧を維持するための電流指令値の和を新たな電力変換器４の電流指令値とし、該電流指令値と電力変換器４の交流電流検出値が一致するよう電力変換器４の交流出力電圧指令値を算出する。
制御演算部１００は該交流出力電圧指令値と搬送波と比較することで電力変換器４のＩＧＢＴへのゲート信号を算出し、電力変換器４に出力することで指令値に追従した交流電圧を出力する。
以降、電流指令値の作成方法について詳細に説明する。
まず、直流コンデンサ電圧を制御するための指令値算出方法について説明する。
直流コンデンサ電圧は電圧検出器１４により検出され、検出値ＶＤＣは減算器１０４に入力される。
減算器１０４は直流コンデンサ電圧指令値ＶＤＣＲＥＦとＶＤＣの差を算出し、直流電圧制御器１０５に出力する。
直流電圧制御器１０５は直流コンデンサ電圧偏差を入力とし、直流コンデンサ電圧を指令値ＶＤＣＲＥＦと一致するようフリッカ抑制装置１の有効電流指令値ＩＡＶＲを算出する。有効電流指令値ＩＡＶＲは逆ｄ−ｑ変換器１１２に入力される。逆ｄ−ｑ変換器１１２は次に述べるフリッカ抑制用電流指令値と直流電圧制御器１０５の出力によりフリッカ抑制装置１の電流指令値を算出する。
次にフリッカ抑制用電流指令値の演算方法について説明する。
フリッカ抑制装置１の系統連系点における電圧は電圧センサ１０により検出される。検出値Ｖｕ，Ｖｖ，Ｖｗは位相検出器１０１に入力され、基本波位相θが算出される。ここで、位相θはＶｕの基本波成分をＶｃｏｓθ、Ｖｖの基本波成分をＶｃｏｓ（θ−２／３π）、Ｖｗの基本波成分をＶｃｏｓ（θ−４／３π）としたときの位相である。
位相θは正弦波テーブル１０２，１０３に入力され、正弦波テーブル１０２，１０３はそれぞれｃｏｓθ，ｓｉｎθを算出する。ｃｏｓθ，ｓｉｎθは正相ＤＦＴ演算器１０７，逆相ＤＦＴ演算器１０８，逆ｄ−ｑ変換器１１２，ｄ−ｑ変換器１１３に出力される。
負荷電流は電流センサ２０，２１，２２により検出され、検出値ＩＬＵ，ＩＬＶ，ＩＬＷはα−β変換器１０６に出力される。
α−β変換器１０６は次式で示される演算によりＩＬα，ＩＬβを算出する。

Figure 0005051127
本発明で新規な点である、フーリエ級数係数算出による電流指令値算出について以降説明する。
α−β変換器１０６により算出されたＩＬα，ＩＬβは正相ＤＦＴ演算器１０７，逆相ＤＦＴ演算器１０８に出力される。
正相ＤＦＴ演算器１０７は（数式２）で示す演算により、負荷電流の正相実軸成分の振幅値ＩＬ１ＲＥと、正相虚軸成分の振幅値ＩＬ１ＩＭを算出する。
Figure 0005051127
 ここで、ｔは現在の時刻、ｆｓは連系する系統周波数、Ｔ＝１／ｆｓである。
（数式２）に示されるように、系統電圧と同期する正弦波との積を周期積分するため、系統周波数の整数倍の負荷電流成分、つまり高調波成分に対してはゲインが零となる。
ＩＬα，ＩＬβが逆相成分の場合、（数式２）のＩＬα×ｃｏｓθ＋ＩＬβ×ｓｉｎθおよび−ＩＬα×ｓｉｎθ＋ＩＬβ×ｃｏｓθは系統周波数の倍周波で振動する成分となるが、電源周期Ｔで積分されるため、出力値はゼロとなる。
逆相ＤＦＴ演算器１０９は（数式３）で示す演算により、負荷電流の逆相実軸成分の振幅値ＩＬ２ＲＥと、逆相虚軸成分の振幅値ＩＬ２ＩＭを算出する。
Figure 0005051127
 ここで、ｔは現在の時刻、ｆｓは連系する系統周波数、Ｔ＝１／ｆｓである。
（数式３）に示されるように、系統電圧と同期する正弦波との積を周期積分するため、系統周波数の整数倍の負荷電流成分、つまり高調波成分に対してはゲインが零となる。
ＩＬα，ＩＬβが正相成分の場合、（数式３）のＩＬα×ｃｏｓθ−ＩＬβ×ｓｉｎθおよびＩＬα×ｓｉｎθ＋ＩＬβ×ｃｏｓθは系統周波数の倍周波で振動する成分となるが、電源周期Ｔで積分されるため、出力値はゼロとなる。
負荷電流を（数式４）に示すように基本波周波数を６０Ｈｚ、正相振幅を１ｐｕ、逆相振幅を０．２ｐｕ、含有高調波次数を５次、高調波振幅を０．０５ｐｕとした場合のＩＬα，ＩＬβ，ＩＬ１ＲＥ，ＩＬ１ＩＭ，ＩＬ２ＲＥ，ＩＬ２ＩＭの波形を第９図に示す。
Figure 0005051127
 ここで、φは正相電流の位相、ηは逆相電流の位相であり、φ＝η＝０とした。
高調波を含むため、ＩＬα，ＩＬβにはひずみ成分を含むがＩＬ１ＲＥ，ＩＬ１ＩＭ，ＩＬ２ＲＥ，ＩＬ２ＩＭにはひずみ成分が発生せず、高調波を削除できていることがわかる。
また、ＩＬ１ＲＥ，ＩＬ２ＲＥは周期積分されることにより正相演算における逆相混入、逆相演算における正相混入を排除することができ、なおかつＩＬ１ＲＥ，ＩＬ２ＲＥの値はそれぞれ負荷電流中の正相成分振幅，逆相成分振幅と一致し、正しく振幅演算が実現できることがわかる。
負荷３が変動しない場合、ＩＬ１ＲＥ，ＩＬ１ＩＭ，ＩＬ２ＲＥ，ＩＬ２ＩＭはそれぞれ負荷電流の正相有効成分振幅値，正相無効成分振幅値，逆相実軸成分振幅値，逆相虚軸成分振幅値となるが、負荷３が変動する場合、正相ＤＦＴ演算器１０７における逆相成分と、逆相ＤＦＴ演算器１０９における正相成分の周期積分値が完全にゼロにならない。ゆえに、倍周波数成分は真の正相成分、逆相成分の振幅ではないため、指令値から除去することが望ましい。
以上の理由から、正相ＤＦＴ演算器１０７の出力ＩＬ１ＩＭをノッチフィルタ１０８に入力し、ノッチフィルタ１０８で系統周波数の倍周波数成分を除去した値ＩＬ１ＩＭ２を逆ｄ−ｑ変換器１１２へ入力する。
同様に、逆相ＤＦＴ演算器１０９の出力ＩＬ２ＲＥをノッチフィルタ１１０，ＩＬ２ＩＭをノッチフィルタ１１１に入力し、系統周波数の倍周波数成分を除去した値ＩＬ２ＲＥ２，ＩＬ２ＩＭ２をｄ−ｑ変換器１１３へ入力する。
逆ｄ−ｑ変換器１１２は直流電圧制御器１０５の出力とノッチフィルタ１０８、基準正弦波ｃｏｓθ，ｓｉｎθを入力とし、（数式５）で示される演算を実施し、正相分電流指令値ＩＬ１α，ＩＬ１βを算出する。
Figure 0005051127
 ｄ−ｑ変換器１１３はノッチフィルタ１０９，１１０の出力値ＩＬ２ＲＥ２，ＩＬ２ＩＭ２，基準正弦波ｃｏｓθ，ｓｉｎθを入力とし、（数式６）で示される演算を実施し、逆相分電流指令値ＩＬ２α，ＩＬ２βを算出する。
Figure 0005051127
 逆ｄ−ｑ変換器１１２，ｄ−ｑ変換器１１３の出力は加算器１１４，１１５に入力される。フリッカ抑制装置１は負荷電流と逆位相の電流を出力することによりフリッカを抑制するものであるため、加算器１１４，１１５の出力は符号反転器１１６，１１７により符号反転された値をフリッカ抑制装置１の電流指令値ＩＣαＲＥＦ，ＩＣβＲＥＦとする。
以上のように、電流指令値ＩＣαＲＥＦ，ＩＣβＲＥＦは直流電圧制御器１０５，正相ＤＦＴ演算器１０７，逆相ＤＦＴ演算器１０９により算出されるため、電流指令値には高調波成分が含まれない。
一方、フリッカ抑制装置１の出力する交流電流は電流センサ１１，１２，１３により検出され、検出値ＩＣＵ，ＩＣＶ，ＩＣＷはα−β変換器１１８で（数式１）と同様の演算を施され、その出力ＩＣα，ＩＣβはそれぞれ減算器１１９，１２０に出力される。
減算器１１９において電流指令値ＩＣαＲＥＦとＩＣαの偏差が演算され、減算器１２０において電流指令値ＩＣβＲＥＦとＩＣβの偏差が演算され、その出力は電流制御器１２１に入力される。
電流制御器１２１は減算器１１９，１２０により算出された電流偏差を低減すべく交流出力電圧補正量を算出する。
電流制御器１２１の出力値は、交流電圧検出値Ｖｕ，Ｖｖ，Ｖｗをα−β変換器１２２により変換された電圧Ｖα，Ｖβと加算器１２３，１２４により加算される。α−β変換器１２２の演算は（数式１）と同様である。
加算器１２３の出力値ＶαＲＥＦと、加算器１２４の出力値ＶβＲＥＦは２相−３相変換器１２５に入力され、（数式７）に示される演算により３相の電圧指令値ＶｕＲＥＦ，ＶｖＲＥＦ，ＶｗＲＥＦが算出される。
Figure 0005051127
 ２相−３相変換器１２５の出力値はＰＷＭ演算器１２６に入力され、搬送波算出器１２７により出力された三角波と大小比較される。ＰＷＭ演算器１２６は大小比較結果より電力変換器４のＩＧＢＴゲート信号を算出し、電力変換器４に出力する。
電力変換器４はＰＷＭ演算器１２６により出力されたゲート信号に従いＩＧＢＴをオン，オフすることで電圧指令値ＶｕＲＥＦ，ＶｖＲＥＦ，ＶｗＲＥＦに従った交流電圧を出力する。
以上のようにフリッカ抑制装置１の交流出力電流が制御されるため、フリッカ抑制装置は負荷電流の正相無効電流と逆相成分に対して逆位相の電流を出力するため、系統電流の変動分を低減でき、フリッカを抑制することができる。
本実施例では、負荷電流を電流センサ２０，２１，２２により検出していたが、第５図記載のように系統電流ＩＳＵ，ＩＳＶ，ＩＳＷとフリッカ抑制装置出力電流ＩＣＵ，ＩＣＶ，ＩＣＷから負荷電流ＩＬＵ，ＩＬＶ，ＩＬＷを推定しても同様の効果を得ることができる。
さらに、第１０図記載のように、系統電流を検出し、その正相無効電流と逆相成分に対して逆位相の電流を出力することでも同様の効果を得ることができる。
以上より、本発明のフリッカ抑制装置は負荷電流の正相無効電流と逆相成分と逆位相の電流を出力するため、系統電流の変動分を低減でき、フリッカを抑制することができる。
また、本発明によれば電流指令値には高調波が含まれないため、フリッカ抑制装置１から流出する高調波成分を低減でき、電流制御遅れによる高調波増大を回避することができる。A first embodiment of the present invention will be described with reference to FIG.
The flicker suppressing device 1 of the present invention is connected in parallel with a load 3 and connected to an AC power source 2 via a system impedance 7. The system impedance 7 means a transmission line impedance or a transformer impedance. At the interconnection point of the flicker suppressing device 1, when the load current varies, the voltage drop generated in the system impedance 7 varies, and voltage variation, that is, flicker occurs. The flicker suppressing apparatus of the present invention suppresses / reduces flicker due to load current fluctuation.
The flicker suppressing apparatus 1 includes a main circuit unit and a control calculation unit 100. The main circuit is composed of a power converter 4 composed of an IGBT and a diode, a filter reactor 5, and a DC capacitor 6. The AC output terminal of the power converter 4 is connected to the AC system via the filter reactor 5 to convert the power. A DC capacitor 6 is connected in parallel to the DC output terminal of the device 4.
The control calculation unit 100 receives the connection point voltage detection value, the AC current detection value, and the DC capacitor voltage detection value of the flicker suppression apparatus 1 as inputs, and sets the current command value of the power converter 4 so as to maintain the DC capacitor voltage. calculate.
Also, a current command value for suppressing flicker is calculated from the load current detection value and the connection point voltage detection value, and the sum of the current command value and the current command value for maintaining the DC capacitor voltage is newly calculated. The current command value of the power converter 4 is used, and the AC output voltage command value of the power converter 4 is calculated so that the current command value matches the AC current detection value of the power converter 4.
The control calculation unit 100 calculates the gate signal to the IGBT of the power converter 4 by comparing the AC output voltage command value with the carrier wave, and outputs the AC voltage following the command value by outputting to the power converter 4. To do.
Hereinafter, a method for creating a current command value will be described in detail.
First, a command value calculation method for controlling the DC capacitor voltage will be described.
The DC capacitor voltage is detected by the voltage detector 14, and the detection value VDC is input to the subtractor 104.
The subtractor 104 calculates the difference between the DC capacitor voltage command values VDCREF and VDC and outputs the difference to the DC voltage controller 105.
The DC voltage controller 105 receives the DC capacitor voltage deviation as an input, and calculates the effective current command value IAVR of the flicker suppression device 1 so that the DC capacitor voltage matches the command value VDCREF. The effective current command value IAVR is input to the inverse dq converter 112. The inverse dq converter 112 calculates the current command value of the flicker suppression device 1 based on the flicker suppression current command value described below and the output of the DC voltage controller 105.
Next, a method of calculating the flicker suppression current command value will be described.
The voltage at the grid connection point of the flicker suppressing apparatus 1 is detected by the voltage sensor 10. The detection values Vu, Vv, and Vw are input to the phase detector 101, and the fundamental wave phase θ is calculated. Here, the phase θ is a phase when the fundamental wave component of Vu is Vcosθ, the fundamental wave component of Vv is Vcos (θ-2 / 3π), and the fundamental wave component of Vw is Vcos (θ-4 / 3π). .
The phase θ is input to the sine wave tables 102 and 103, and the sine wave tables 102 and 103 calculate cos θ and sin θ, respectively. The cos θ and sin θ are output to the normal phase DFT calculator 107, the negative phase DFT calculator 108, the reverse dq converter 112, and the dq converter 113.
The load current is detected by the current sensors 20, 21, and 22, and the detected values ILU, ILV, and ILW are output to the α-β converter 106.
The α-β converter 106 calculates ILα and ILβ by an operation represented by the following equation.
Figure 0005051127
 The current command value calculation based on Fourier series coefficient calculation, which is a novel feature of the present invention, will be described below.
ILα and ILβ calculated by the α-β converter 106 are output to the normal phase DFT calculator 107 and the negative phase DFT calculator 108.
The positive phase DFT calculator 107 calculates the amplitude value IL1RE of the positive phase real axis component and the amplitude value IL1IM of the positive phase imaginary axis component of the load current by the calculation shown in (Formula 2).
Figure 0005051127
 Here, t is the current time, f s is the system frequency, which interconnects a T = 1 / f s.
As shown in (Formula 2), since the product of the sine wave synchronized with the system voltage is periodically integrated, the gain is zero for a load current component that is an integral multiple of the system frequency, that is, a harmonic component.
When ILα and ILβ are antiphase components, ILα × cos θ + ILβ × sin θ and −ILα × sin θ + ILβ × cos θ in (Equation 2) are components that vibrate at double the system frequency, but are integrated in the power supply cycle T. The output value is zero.
The anti-phase DFT calculator 109 calculates the amplitude value IL2RE of the anti-phase real axis component and the amplitude value IL2IM of the anti-phase imaginary axis component of the load current by the calculation shown in (Equation 3).
Figure 0005051127
 Here, t is the current time, f s is the system frequency, which interconnects a T = 1 / f s.
As shown in (Formula 3), since the product of the sine wave synchronized with the system voltage is periodically integrated, the gain is zero for a load current component that is an integral multiple of the system frequency, that is, a harmonic component.
When ILα and ILβ are positive phase components, ILα × cos θ−ILβ × sin θ and ILα × sin θ + ILβ × cos θ in (Equation 3) are components that vibrate at a frequency double the system frequency, but are integrated in the power cycle T. The output value becomes zero.
When the fundamental current frequency is 60 Hz, the positive phase amplitude is 1 pu, the negative phase amplitude is 0.2 pu, the contained harmonic order is 5th, and the harmonic amplitude is 0.05 pu as shown in (Formula 4), FIG. 9 shows waveforms of ILα, ILβ, IL1RE, IL1IM, IL2RE, and IL2IM.
Figure 0005051127
 Here, φ is the phase of the positive phase current, η is the phase of the negative phase current, and φ = η = 0.
Since harmonics are included, ILα and ILβ contain distortion components, but no distortion components are generated in IL1RE, IL1IM, IL2RE, and IL2IM, and it can be seen that harmonics can be eliminated.
In addition, IL1RE and IL2RE can be periodically integrated to eliminate reverse-phase mixing in the normal-phase calculation and positive-phase mixing in the negative-phase calculation, and the values of IL1RE and IL2RE are the positive-phase component amplitudes in the load current, respectively. Therefore, it can be seen that the amplitude calculation can be realized correctly in accordance with the amplitude of the negative phase component.
When the load 3 does not fluctuate, IL1RE, IL1IM, IL2RE, and IL2IM become the positive phase effective component amplitude value, the positive phase invalid component amplitude value, the negative phase real axis component amplitude value, and the negative phase imaginary axis component amplitude value of the load current, respectively. However, when the load 3 fluctuates, the cycle integral value of the negative phase component in the normal phase DFT calculator 107 and the positive phase component in the negative phase DFT calculator 109 does not become completely zero. Therefore, it is desirable to remove the double frequency component from the command value because it is not the amplitude of the true positive phase component and negative phase component.
For the above reason, the output IL1IM of the normal phase DFT computing unit 107 is input to the notch filter 108, and the value IL1IM2 obtained by removing the double frequency component of the system frequency by the notch filter 108 is input to the inverse dq converter 112.
Similarly, the output IL2RE of the anti-phase DFT calculator 109 is input to the notch filter 110 and IL2IM to the notch filter 111, and values IL2RE2 and IL2IM2 from which the double frequency component of the system frequency is removed are input to the dq converter 113.
The inverse dq converter 112 receives the output of the DC voltage controller 105, the notch filter 108, and the reference sine waves cos θ and sin θ, performs the calculation shown in (Formula 5), and outputs the current command value IL1α, IL1β is calculated.
Figure 0005051127
 The dq converter 113 receives the output values IL2RE2, IL2IM2 and the reference sine waves cos θ, sin θ of the notch filters 109, 110, performs the calculation represented by (Equation 6), and performs reverse phase current command values IL2α, IL2β. Is calculated.
Figure 0005051127
 Outputs of the inverse dq converter 112 and the dq converter 113 are input to adders 114 and 115. Since the flicker suppressing device 1 suppresses flicker by outputting a current having a phase opposite to that of the load current, the output of the adders 114 and 115 is obtained by changing the value of the sign inverted by the sign inverters 116 and 117 to the flicker suppressing device. 1 current command values ICαREF and ICβREF.
As described above, since the current command values ICαREF and ICβREF are calculated by the DC voltage controller 105, the normal phase DFT calculator 107, and the negative phase DFT calculator 109, the current command values do not include harmonic components.
On the other hand, the alternating current output from the flicker suppression device 1 is detected by the current sensors 11, 12, and 13, and the detected values ICU, ICV, and ICW are subjected to the same calculation as in (Formula 1) by the α-β converter 118, The outputs ICα and ICβ are output to the subtracters 119 and 120, respectively.
The subtractor 119 calculates the deviation between the current command values ICαREF and ICα, the subtractor 120 calculates the deviation between the current command values ICβREF and ICβ, and the output is input to the current controller 121.
The current controller 121 calculates an AC output voltage correction amount so as to reduce the current deviation calculated by the subtracters 119 and 120.
The output value of the current controller 121 is added by the adders 123 and 124 to the voltages Vα and Vβ obtained by converting the AC voltage detection values Vu, Vv, and Vw by the α-β converter 122. The calculation of the α-β converter 122 is the same as in (Formula 1).
The output value VαREF of the adder 123 and the output value VβREF of the adder 124 are input to the two-phase / three-phase converter 125, and the three-phase voltage command values VuREF, VvREF, and VwREF are obtained by the calculation shown in (Equation 7). Calculated.
Figure 0005051127
 The output value of the two-phase to three-phase converter 125 is input to the PWM calculator 126, and is compared in magnitude with the triangular wave output from the carrier wave calculator 127. The PWM calculator 126 calculates the IGBT gate signal of the power converter 4 from the magnitude comparison result and outputs it to the power converter 4.
The power converter 4 outputs an AC voltage according to the voltage command values VuREF, VvREF, and VwREF by turning on and off the IGBT according to the gate signal output from the PWM calculator 126.
As described above, since the AC output current of the flicker suppressing device 1 is controlled, the flicker suppressing device outputs a current in the reverse phase with respect to the positive phase reactive current and the negative phase component of the load current. And flicker can be suppressed.
In this embodiment, the load current is detected by the current sensors 20, 21, and 22. However, as shown in FIG. 5, the load current is calculated from the system currents ISU, ISV, and ISW and the flicker suppression device output currents ICU, ICV, and ICW. Similar effects can be obtained by estimating ILU, ILV, and ILW.
Further, as shown in FIG. 10, the same effect can be obtained by detecting the system current and outputting the current in the opposite phase to the normal phase reactive current and the opposite phase component.
As described above, since the flicker suppressing device of the present invention outputs the positive phase reactive current, the negative phase component, and the negative phase current of the load current, the fluctuation amount of the system current can be reduced and the flicker can be suppressed.
In addition, according to the present invention, since the harmonics are not included in the current command value, the harmonic component flowing out from the flicker suppressing apparatus 1 can be reduced, and an increase in harmonics due to a current control delay can be avoided.

本発明の第２の実施例を、第２図を用いて説明する。
本実施例と実施例１との相違は、ＤＦＴ演算器の出力に位相補正用フィルタを設けた点にある。位相補正用フィルタを設けることにより正相・逆相の負荷電流基本波振幅変動に対する応答遅れを改善することができる。
以降、先の実施例と異なる構成のみ説明する。また、第２図において特に言及する以外は第１図と同一機能部には同一符号をつけ、重複した説明は行っていない。
正相ＤＦＴ演算器１０７、および逆相ＤＦＴ演算器１０９はそれぞれ正相基本波成分および逆相基本波成分を抽出し、高調波成分を除去できる利点があるが、（数式２），（数式３）に示すように演算に積分を含むため、基本波の振幅が早く変動する場合、振幅演算結果にゲインの低下および位相遅れが発生する。
ゲイン低下および位相遅れはフリッカ抑制機能を低下させる原因となる。
本実施例のフリッカ抑制装置は、負荷電流における基本波振幅変動時の振幅演算結果のゲイン低下、および位相遅れを低減するものである。
本実施例のフリッカ抑制装置１は実施例１と同様に逆相ＤＦＴ演算器１０７により正相無効電流振幅値ＩＬ１ＩＭを算出する。その出力は位相補正フィルタ１３０に入力され、その出力がノッチフィルタ１０８に入力される。
位相補正フィルタ１３０の伝達関数Ｇ（ｓ）は、（数式８）で示される、進み遅れフィルタである。

Figure 0005051127
ここで、Ｔ１，Ｔ２は時定数、ｓはラプラス演算子である。本フィルタを用いることによりゲイン特性，位相特性を改善できる。
同様に、逆相ＤＦＴ演算器１０９の出力は位相補正フィルタ１３１，１３２に入力される。位相補正フィルタ１３１，１３２は位相補正フィルタ１３０と同じ進み遅れフィルタである。
たとえば、負荷電流を（数式９）に示すように振幅Ｉ（ｔ）が周波数ｆで変動する電流であるとする。
Figure 0005051127
 電流振幅Ｉ（ｔ）から位相補正フィルタ１３０の出力ＩＬ１ＩＭＦＩＬまでの伝達特性を第４図に示す。
横軸は振幅変動周波数ｆであり、縦軸は第３図（ａ）ではゲイン、第３図（ｂ）では位相を示す。また、位相補正フィルタを用いない場合の周波数特性を破線で、位相補正フィルタを用いた場合の周波数特性を実線で示す。ここで、系統周波数を６０Ｈｚとし、Ｔ１＝１／１００［ｓ］，Ｔ２＝１／３５０［ｓ］とした。
伝達特性はゲインが０ｄＢ、位相が０ｄｅｇに近いほど基本波振幅Ｉ（ｔ）に近い係数を抽出できることに相当するため、第３図より進み遅れフィルタを用いることでゲイン特性，位相特性を改善できることがわかる。人の視感度係数は特許第２７９３３２７号公報の第１２図記載のように０．１Ｈｚから３０Ｈｚの電圧変動に対して大きくなるため、フリッカ抑制機能を大きく向上することができる。
本実施例では位相補正フィルタを一次の進み遅れフィルタとしたが、一次の位相進み遅れフィルタを複数組み合わせたフィルタや、第４図記載のように不完全微分を組み合わせた位相補正フィルタでも同様の効果が得られる。
以上より、本発明のフリッカ抑制装置は負荷電流の正相無効電流と逆相成分と逆位相の電流を出力するため、系統電流の変動分を低減でき、フリッカを抑制することができる。
また、本発明によれば電流指令値には高調波が含まれないため、フリッカ抑制装置１から流出する高調波成分を低減でき、電流制御遅れによる高調波増大を回避することができる。
さらに、本実施例によればＤＦＴ演算器の伝達特性を改善できるため、基本波振幅が早く振動する場合のフリッカ抑制機能を向上できる。A second embodiment of the present invention will be described with reference to FIG.
The difference between the present embodiment and the first embodiment is that a phase correction filter is provided at the output of the DFT calculator. By providing the phase correction filter, it is possible to improve the response delay with respect to fluctuations in the amplitude of the load current fundamental wave in the normal phase and the reverse phase.
Hereinafter, only the configuration different from the previous embodiment will be described. Further, except for particular mention in FIG. 2, the same function parts as those in FIG.
The positive phase DFT calculator 107 and the negative phase DFT calculator 109 have an advantage that they can extract the positive phase fundamental wave component and the negative phase fundamental wave component, respectively, and remove the harmonic component. ), Since the calculation includes integration, when the amplitude of the fundamental wave fluctuates quickly, a decrease in gain and a phase delay occur in the amplitude calculation result.
Gain reduction and phase delay cause the flicker suppression function to deteriorate.
The flicker suppressing apparatus of the present embodiment reduces the gain reduction and phase delay of the amplitude calculation result when the fundamental wave amplitude varies in the load current.
The flicker suppressing apparatus 1 of the present embodiment calculates the positive-phase reactive current amplitude value IL1IM by the anti-phase DFT calculator 107 as in the first embodiment. The output is input to the phase correction filter 130, and the output is input to the notch filter 108.
The transfer function G (s) of the phase correction filter 130 is an advance / delay filter represented by (Equation 8).
Figure 0005051127
 Here, T 1 and T 2 are time constants, and s is a Laplace operator. Gain characteristics and phase characteristics can be improved by using this filter.
Similarly, the output of the anti-phase DFT calculator 109 is input to the phase correction filters 131 and 132. The phase correction filters 131 and 132 are the same advance / lag filters as the phase correction filter 130.
For example, it is assumed that the load current is a current whose amplitude I (t) fluctuates at the frequency f as shown in (Formula 9).
Figure 0005051127
 FIG. 4 shows the transfer characteristics from the current amplitude I (t) to the output IL1IMFIL of the phase correction filter 130.
The horizontal axis represents the amplitude fluctuation frequency f, and the vertical axis represents the gain in FIG. 3 (a) and the phase in FIG. 3 (b). Further, the frequency characteristic when the phase correction filter is not used is indicated by a broken line, and the frequency characteristic when the phase correction filter is used is indicated by a solid line. Here, the system frequency was 60 Hz, T 1 = 1/100 [s], and T 2 = 1/350 [s].
Since the transfer characteristic corresponds to the fact that the coefficient closer to the fundamental wave amplitude I (t) can be extracted as the gain is 0 dB and the phase is closer to 0 deg, the gain characteristic and the phase characteristic can be improved by using the advance / delay filter from FIG. I understand. As shown in FIG. 12 of Japanese Patent No. 2793327, the human visibility coefficient increases with respect to voltage fluctuations from 0.1 Hz to 30 Hz, so that the flicker suppression function can be greatly improved.
In this embodiment, the phase correction filter is a primary advance / delay filter, but the same effect can be obtained by a filter combining a plurality of primary phase advance / delay filters or a phase correction filter combining incomplete differentiation as shown in FIG. Is obtained.
As described above, since the flicker suppressing device of the present invention outputs the positive phase reactive current, the negative phase component, and the negative phase current of the load current, the fluctuation amount of the system current can be reduced and the flicker can be suppressed.
In addition, according to the present invention, since the harmonics are not included in the current command value, the harmonic component flowing out from the flicker suppressing apparatus 1 can be reduced, and an increase in harmonics due to a current control delay can be avoided.
Furthermore, according to the present embodiment, since the transfer characteristic of the DFT computing unit can be improved, it is possible to improve the flicker suppressing function when the fundamental wave amplitude vibrates quickly.

本発明第３の実施例を、第６図を用いて説明する。
本実施例と実施例１との相違は、基本波以外に２次のＤＦＴを設け、２次の高調波成分の振幅，位相を算出し、電流指令値に加える構成にある。
次数の低い高調波であれば、電流制御の遅れが小さい。ゆえに、基本波のみならず特定高調波の補償電流を出力することができる。例えば、電流制御応答を１０００ｒａｄ／ｓとした場合、カットオフ周波数が１６０Ｈｚとなるため、系統周波数が６０Ｈｚの場合は２次高調波程度まで電流制御特性を確保できる。本実施例では、特定高調波を２次の高調波とした。
以降、先の実施例と異なる構成のみ説明する。また、第５図において特に言及する以外は第１図と同一機能部には同一符号をつけ、重複した説明は行っていない。
直流電圧制御器１０５の出力と、負荷電流のα−β成分を算出するα−β変換器１０６の出力と、系統電圧位相を持つ正弦波を出力する正弦波テーブル１０２，１０３の出力は、基本波ＤＦＴ演算器１５０に入力される。基本波ＤＦＴ演算器１５０は第６図に示すように実施例１と同様の演算を実施し、電流指令値ＩＣαＲＥＦ，ＩＣβＲＥＦを算出する。
本実施例で新規な点である２次高調波電流算出方法について以降説明する。
位相検出器１０１により算出された位相θは乗算器１５４により２倍され、その出力は正弦波テーブル１５５，１５６に入力される。
正弦波テーブル１５５は乗算器１５４により出力された位相２θからｃｏｓ２θを、正弦波テーブル１５６はｓｉｎ２θを算出し、２次ＤＦＴ演算器１５１に出力する。
２次ＤＦＴ演算器１５１はそのほかにα−β変換器１０６の出力値を入力とし、負荷電流に含まれる２次高調波の実軸成分振幅，虚軸成分振幅を算出し、その値から負荷電流に含まれる２次高調波成分と逆位相の電流指令値ＩＣαＲＥＦ２，ＩＣβＲＥＦ２を算出する。
基本波ＤＦＴ演算器１５０の出力と、２次ＤＦＴ演算器１５１の出力はそれぞれ加算器１５２，１５３に入力され、新たな電流指令値ＩＣαＲＥＦ＿Ｎ，ＩＣＢＲＥＦ＿Ｎが算出される。
以上のように、本実施例のフリッカ抑制装置は、負荷電流の基本波成分および２次成分を抽出し、逆位相の電流指令値を算出する。２次のように低次の高調波電流指令に対しては電流制御における遅れが小さいため、高調波増大現象を回避できる。
次に２次ＤＦＴ演算器１５１の詳細について説明する。
２次ＤＦＴ演算器１５１の演算ブロックを第７図に示す。
負荷電流ＩＬα，ＩＬβと正弦波ｃｏｓ２θ，ｓｉｎ２θは正相ＤＦＴ演算器１５１１に入力される。正相ＤＦＴ演算器１５１１は（数式１０）に示される演算を実施し、出力ＩＬ１ＲＥ２，ＩＬ１ＩＭ２を算出する。

Figure 0005051127
ここで、ｆｓは系統周波数、Ｔ＝１／ｆｓである。（数式２）に比べ、積分係数が２倍、積分時間が１／２になっている点が異なる。
［０００１］
ＩＬ１ＲＥ２，ＩＬ１ＩＭ２は、（数式２）と同様に正弦波ｃｏｓ２θ，ｓｉｎ２θを基準とした場合の２次の正相実軸成分，正相虚軸成分となる。
逆相ＤＦＴ演算器１５１２は（数式１１）に示される演算を実施し、出力ＩＬ２ＲＥ２，ＩＬ２ＩＭ２を算出する。
Figure 0005051127
 ＩＬ２ＲＥ２，ＩＬ２ＩＭ２は、（数式３）と同様に正弦波ｃｏｓ２θ，ｓｉｎ２θを基準とした場合の５次の逆相実軸成分，逆相虚軸成分となる。
正相ＤＦＴ演算器１５１１の出力はノッチフィルタ１５１３，１５１４に入力され、系統周波数の４倍の周波数成分が除去され、逆ｄ−ｑ変換器１５１７に入力される。
逆ｄ−ｑ変換器１５１７はノッチフィルタ１５１３，１５１４の出力と正弦波ｃｏｓ２θ，ｓｉｎ２θより（数式１２）に示される演算を実施し、出力ＩＬ１α２，ＩＬ１β２を出力する。
Figure 0005051127
 逆ｄ−ｑ変換器１５１７の出力ＩＬ１α５，ＩＬ１β５の出力は加算器１５１９，１５２０に出力される。
逆相ＤＦＴ演算器１５１２の出力はノッチフィルタ１５１５，１５１６に入力され、系統周波数の４倍の周波数成分が除去され、ｄ−ｑ変換器１５１８に入力される。
ｄ−ｑ変換器１５１８はノッチフィルタ１５１５，１５１６の出力と正弦波ｃｏｓ５θ，ｓｉｎ５θより（数式１３）に示される演算を実施し、出力ＩＬ２α２，ＩＬ２β２を出力する。
Figure 0005051127
 ｄ−ｑ変換器１５１８の出力ＩＬ２α２，ＩＬ２β２の出力は加算器１５１９，１５２０に出力される。
加算器１５１９，１５２０は逆ｄ−ｑ変換器１５１７とｄ−ｑ変換器１５１８の出力を加算し、その和を符号反転器１５２１，１５２２に出力する。
符号反転器１５２１，１５２２により符号反転された値は負荷の２次高調波成分と逆位相となり、２次ＤＦＴ演算器１５１の出力となる。
以上より、本実施例によれば基本波に加え、負荷電流に含まれる２次の高調波成分と逆位相の電流指令値を算出することができる。
電流制御の遅れは低次高調波成分に対しては小さいため、系統に流出する２次成分を低減でき、２次高調波によるフリッカ抑制を実現できる。
本実施例では特定高調波として２次を選択しているが、高調波次数を３次などの低次高調波に選んでも良い。また、２次，３次など複数の低次高調波を補償するＤＦＴ演算器を備えても良い。
以上より、本発明のフリッカ抑制装置は負荷電流の正相無効電流と逆相成分と逆位相の電流を出力するため、系統電流の変動分を低減でき、フリッカを抑制することができる。
また、本発明によれば電流指令値には高調波が含まれないため、フリッカ抑制装置１から流出する高調波成分を低減でき、電流制御遅れによる高調波増大を回避することができる。
さらに、本実施例によれば負荷電流に含まれる特定高調波について補償電流を算出できるため、低次高調波により起こるフリッカを低減することができる。A third embodiment of the present invention will be described with reference to FIG.
The difference between the present embodiment and the first embodiment is that a second-order DFT is provided in addition to the fundamental wave, and the amplitude and phase of the second-order harmonic component are calculated and added to the current command value.
If the harmonics have a low order, the delay in current control is small. Therefore, it is possible to output a compensation current for a specific harmonic as well as the fundamental wave. For example, when the current control response is 1000 rad / s, the cut-off frequency is 160 Hz. Therefore, when the system frequency is 60 Hz, the current control characteristics can be secured up to about the second harmonic. In this embodiment, the specific harmonic is a second harmonic.
Hereinafter, only the configuration different from the previous embodiment will be described. Further, except for particular mention in FIG. 5, the same function parts as those in FIG.
The output of the DC voltage controller 105, the output of the α-β converter 106 for calculating the α-β component of the load current, and the outputs of the sine wave tables 102, 103 for outputting sine waves having the system voltage phase are basically Input to the wave DFT calculator 150. As shown in FIG. 6, the fundamental wave DFT calculator 150 performs the same calculation as that of the first embodiment to calculate current command values ICαREF and ICβREF.
The second harmonic current calculation method, which is a novel point in this embodiment, will be described below.
The phase θ calculated by the phase detector 101 is doubled by the multiplier 154 and the output is input to the sine wave tables 155 and 156.
The sine wave table 155 calculates cos 2θ from the phase 2θ output from the multiplier 154, and the sine wave table 156 calculates sin 2θ, and outputs it to the secondary DFT calculator 151.
In addition, the secondary DFT calculator 151 receives the output value of the α-β converter 106, calculates the real axis component amplitude and the imaginary axis component amplitude of the secondary harmonic included in the load current, and uses the load current as the load current. Current command values ICαREF2 and ICβREF2 having a phase opposite to that of the second harmonic component included in.
The outputs of the fundamental wave DFT calculator 150 and the secondary DFT calculator 151 are input to adders 152 and 153, respectively, and new current command values ICαREF_N and ICBREF_N are calculated.
As described above, the flicker suppressing apparatus of the present embodiment extracts the fundamental wave component and the secondary component of the load current, and calculates an antiphase current command value. Since the delay in the current control is small with respect to the lower-order harmonic current command such as the second order, the harmonic increase phenomenon can be avoided.
Next, details of the secondary DFT calculator 151 will be described.
FIG. 7 shows a calculation block of the secondary DFT calculator 151.
The load currents ILα and ILβ and the sine waves cos 2θ and sin 2θ are input to the positive phase DFT calculator 1511. The normal phase DFT calculator 1511 performs the calculation shown in (Formula 10) and calculates the outputs IL1RE2 and IL1IM2.
Figure 0005051127
 Here, fs is a system frequency, T = 1 / fs. Compared to (Formula 2), the difference is that the integration coefficient is doubled and the integration time is halved.
[0001]
IL1RE2 and IL1IM2 are second-order positive-phase real axis components and positive-phase imaginary axis components based on the sine waves cos2θ and sin2θ as in (Formula 2).
The anti-phase DFT calculator 1512 performs the calculation shown in (Formula 11) and calculates the outputs IL2RE2 and IL2IM2.
Figure 0005051127
 IL2RE2 and IL2IM2 are the fifth-order anti-phase real axis component and anti-phase imaginary axis component based on the sine waves cos 2θ and sin 2θ as in (Formula 3).
The output of the normal phase DFT calculator 1511 is input to the notch filters 1513 and 1514, the frequency component four times the system frequency is removed, and input to the inverse dq converter 1517.
The inverse dq converter 1517 performs the calculation shown in (Formula 12) from the outputs of the notch filters 1513 and 1514 and the sine waves cos2θ and sin2θ, and outputs the outputs IL1α2 and IL1β2.
Figure 0005051127
 The outputs of the outputs IL1α5 and IL1β5 of the inverse dq converter 1517 are output to the adders 1519 and 1520.
The output of the anti-phase DFT calculator 1512 is input to the notch filters 1515 and 1516, the frequency component four times the system frequency is removed, and input to the dq converter 1518.
The dq converter 1518 performs the calculation shown in (Formula 13) from the outputs of the notch filters 1515 and 1516 and the sine waves cos5θ and sin5θ, and outputs the outputs IL2α2 and IL2β2.
Figure 0005051127
 Outputs of the outputs IL2α2 and IL2β2 of the dq converter 1518 are output to adders 1519 and 1520, respectively.
Adders 1519 and 1520 add the outputs of inverse dq converter 1517 and dq converter 1518 and output the sum to sign inverters 1521 and 1522.
The value whose sign is inverted by the sign inverters 1521 and 1522 has an opposite phase to the second harmonic component of the load, and becomes the output of the secondary DFT calculator 151.
As described above, according to the present embodiment, in addition to the fundamental wave, it is possible to calculate a current command value having a phase opposite to that of the secondary harmonic component included in the load current.
Since the delay of the current control is small with respect to the low-order harmonic component, the secondary component flowing out to the system can be reduced, and flicker suppression by the secondary harmonic can be realized.
In this embodiment, the second order is selected as the specific harmonic, but the harmonic order may be selected as a lower order harmonic such as the third order. Moreover, you may provide the DFT calculator which compensates several low order harmonics, such as a 2nd order and a 3rd order.
As described above, since the flicker suppressing device of the present invention outputs the positive phase reactive current, the negative phase component, and the negative phase current of the load current, the fluctuation amount of the system current can be reduced and the flicker can be suppressed.
In addition, according to the present invention, since the harmonics are not included in the current command value, the harmonic component flowing out from the flicker suppressing apparatus 1 can be reduced, and an increase in harmonics due to a current control delay can be avoided.
Furthermore, according to the present embodiment, since the compensation current can be calculated for the specific harmonic contained in the load current, flicker caused by low-order harmonics can be reduced.

本発明第五実施例を、第１１図を用いて説明する。
本実施例と実施例１の差は、電流指令値にリミッタ１６０を設けた点にある。
逆相電流を出力すると、直流コンデンサに系統周波数の倍周波数の脈動が発生する。直流コンデンサ電圧の変動が大きい場合、コンデンサの発熱や、電力変換装置からの高調波流出の原因となるため、直流コンデンサ電圧は所定範囲内（例えば定格電圧に対して１０％）に抑制するのが望ましい。
しかし、固定値で逆相電流の実部成分、虚部成分を個別で制限すると電力変換装置から出力する逆相電流の位相と負荷の発生する逆相電流の位相関係が崩れ、フリッカ抑制効果が低下する恐れがある。
本発明は上記を考慮し、逆相電流を円形リミッタにより制限し、位相関係を保持し、補償量のみを制限するものである。
以降、詳細を説明する。
第１１図において、直流電圧制御器１０５の指令値ＩＡＶＲ、ノッチフィルタ１０８，１１０，１１１の出力値ＩＬ１ＩＭ２，ＩＬ２ＲＥ２，ＩＬ２ＩＭ２はリミッタ１６０に入力される。
リミッタ１６０は、電力変換器１の出力する系統電流ＩＣＵ，ＩＣＶ，ＩＣＷを定格出力電流ＩＭＡＸ以内に抑制するよう、電流指令値を制限する。
具体的には、優先度を直流電圧制御器１０５の出力ＩＡＶＲ、ノッチフィルタ１０８の出力値ＩＬ１ＩＭ２、そして逆相電流指令値となる電流指令値ＩＬ２ＲＥ２，ＩＬ２ＩＭ２の順番としたリミッタ演算を実施する。
リミッタ１６０の構成を第１２図に示す。
直流電圧制御器１０５の出力値ＩＡＶＲはリミッタ１６０１により−ＩＭＡＸ以上ＩＭＡＸ以下に制限され、新たな正相有効電流指令値ＩＡＶＲ２として逆ｄ−ｑ変換器１１２に出力される。
乗算器１６０２によりＩＭＡＸの二乗値を、乗算器１６０３によりＩＡＶＲ２の二乗値を算出し、それらの差を減算器１６０４で算出し、平方根算出器１６０５に出力する。
平方根算出器１６０５の出力値は正相無効電流のリミッタ１６０６の上限値となり、乗算器１６０７で符号反転された値はリミッタ１６０６の下限値となる。リミッタ１６０６の出力値は新たな正相無効電流指令値ＩＬ１ＩＭ３となり逆ｄ−ｑ変換器１１２に出力される。
本演算により、正相電流の振幅はＩＭＡＸ以下となる。
正相有効電流指令値ＩＡＶＲ２と正相無効電流指令値ＩＬ１ＩＭ３は振幅算出器１６０８に入力され、正相電流指令値振幅Ｉ１ＡＢＳが出力される。
電力変換装置ＩＭＡＸと振幅Ｉ１ＡＢＳは減算器１６０９に入力され、その差は最小値算出器１６１１に出力される。減算器１６０９の出力値は電力変換装置１の定格電流から正相電流指令値を減算した値であるため、逆相電流指令値の振幅値が該差より小さければ電力変換装置１の出力電流指令値は定格ＩＭＡＸを超えることは無い。
つぎに逆相電流の制限方法について説明する。
逆相電流実部成分ＩＬ２ＲＥ２と虚部成分ＩＬ２ＩＭ２は振幅算出器１６１０に入力され、逆相電流指令値振幅Ｉ２ＡＢＳが算出される。該振幅値は最小値算出器１６１１に入力される。
また、直流コンデンサ電圧の許容振動幅より決定される逆相電流最大値Ｉ２ＭＡＸも最小値算出器１６１１に入力される。
最小値算出器１６１１は定格電流に対する正相電流指令値振幅を差し引いた値と、逆相電流許容値Ｉ２ＭＡＸ，逆相電流指令値振幅Ｉ２ＡＢＳを入力とし、最も値の小さいものを除算器１６１２に出力する。
除算器１６１２は逆相電流指令値振幅で最小値算出器１６１１の除算し、その商を乗算器１６１３，１６１４に出力する。
乗算器１６１３，１６１４は逆相電流指令値ＩＬ２ＲＥ，ＩＬ２ＩＭ２と除算器１６１３の出力値を乗算し、新たな逆相電流ＩＬ２ＲＥ３，ＩＬ２ＩＭ３を算出する。
以上により、逆相電流指令値振幅は定格電流における電流出力の余力，逆相電流最大値，逆相電流のうち最も少ないものと一致するため、逆相電流を制限することができる。
逆相電流指令値を制限することができるため、直流コンデンサ電圧の変動幅を制限することができる。
本実施例では正相電流を優先とした場合の演算を示したが、逆相電流を優先に電流指令値を制限しても良い。
第１３図には逆相電流を優先した場合のリミッタ１６０を示す。
逆相電流指令値ＩＬ２ＲＥ２，ＩＬ２ＩＭ２は振幅算出器１６１０に入力され、振幅Ｉ２ＡＢＳが最小値算出器１６１１および除算器１６１２に出力される。
最小値算出器１６１１には逆相電流許容値Ｉ２ＭＡＸも入力され、値の小さいものが除算器１６１２および減算器１６０９に出力される。
除算器１６１２は最小値算出器の出力値をＩ２ＡＢＳで除算し、その値を乗算器１６１３，１６１４に出力する。
乗算器１６１３，１６１４にはそれぞれ逆相実部成分ＩＬ２ＲＥ２，逆相虚部成分ＩＬ２ＩＭ２が入力され、新たな逆相電流指令値ＩＬ２ＲＥ３，ＩＬ２ＩＭ３となり、ｄ−ｑ変換器１１３に出力される。
これにより、逆相電流指令値の振幅はＩ２ＭＡＸ以下となるため、直流コンデンサ電圧の振動幅を抑制することができる。
電力変換装置１の定格電流ＩＭＡＸと逆相電流指令値振幅値の差は減算器１６０９で差を算出され、正相電流指令値ＩＡＶＲを制限するリミッタ１６０１上限値と、減算器１６０９の符号半反転したものが下限値となる。
減算器１６０９の出力値は乗算器１６０７に入力され、二乗値が算出される。また、リミッタ１６０１により制限された正相有効成分ＩＡＶＲ２も乗算器１６０３に入力され、減算器１６０４で差を算出し、平方根演算したものがリミッタ１６０６の上限値および符号反転したものがリミッタ１６０６の下限値となる。
よって、逆相電流指令値を優先に制限し、定格電流に対する残りの電流範囲で正相電流を制限できる。
以上より、本発明のフリッカ抑制装置は負荷電流の正相無効電流と逆相成分と逆位相の電流を出力するため、系統電流の変動分を低減でき、フリッカを抑制することができる。
また、本発明によれば電流指令値には高調波が含まれないため、電力変換装置装置１から流出する高調波成分を低減でき、電流制御遅れによる高調波増大を回避することができる。
さらに、本実施例によれば逆相電流を所定値以下に抑制できるため、直流コンデンサ電圧の変動幅を抑制することができる。
以上に示した実施例では、フーリエ級数係数から電流指令値を算出することにより、電流指令値から系統周波数の整数倍の周波数成分を除去することができるため、フリッカ抑制装置はフリッカを抑制しつつ、フリッカ抑制装置から流出する高調波を低減することができる。A fifth embodiment of the present invention will be described with reference to FIG.
The difference between the present embodiment and the first embodiment is that a limiter 160 is provided for the current command value.
When a negative phase current is output, a pulsation having a frequency double the system frequency is generated in the DC capacitor. When the fluctuation of the DC capacitor voltage is large, it causes heat generation of the capacitor and outflow of harmonics from the power converter. Therefore, the DC capacitor voltage should be suppressed within a predetermined range (for example, 10% with respect to the rated voltage). desirable.
However, if the real part component and the imaginary part component of the negative phase current are individually limited at fixed values, the phase relationship between the negative phase current output from the power converter and the negative phase current generated by the load is disrupted, and flicker suppression effect is achieved. May fall.
In consideration of the above, the present invention limits the reverse phase current by a circular limiter, maintains the phase relationship, and limits only the compensation amount.
Hereinafter, details will be described.
In FIG. 11, command value IAVR of DC voltage controller 105 and output values IL1IM2, IL2RE2, and IL2IM2 of notch filters 108, 110, and 111 are input to limiter 160.
The limiter 160 limits the current command value so as to suppress the system currents ICU, ICV, ICW output from the power converter 1 within the rated output current IMAX.
Specifically, a limiter calculation is performed in which the priority is set in the order of the output IAVR of the DC voltage controller 105, the output value IL1IM2 of the notch filter 108, and the current command values IL2RE2 and IL2IM2 that are the negative phase current command values.
The configuration of the limiter 160 is shown in FIG.
The output value IAVR of the DC voltage controller 105 is limited to −IMAX or more and IMAX or less by a limiter 1601 and is output to the inverse dq converter 112 as a new positive phase active current command value IAVR2.
The multiplier 1602 calculates the square value of IMAX, the multiplier 1603 calculates the square value of IAVR2, and the difference between them is calculated by the subtractor 1604 and output to the square root calculator 1605.
The output value of the square root calculator 1605 is the upper limit value of the positive phase reactive current limiter 1606, and the value whose sign is inverted by the multiplier 1607 is the lower limit value of the limiter 1606. The output value of the limiter 1606 becomes a new positive phase reactive current command value IL1IM3 and is output to the inverse dq converter 112.
By this calculation, the amplitude of the positive phase current becomes IMAX or less.
Positive phase active current command value IAVR2 and positive phase reactive current command value IL1IM3 are input to amplitude calculator 1608, and positive phase current command value amplitude I1ABS is output.
The power converter IMAX and the amplitude I1ABS are input to the subtracter 1609 and the difference is output to the minimum value calculator 1611. Since the output value of the subtracter 1609 is a value obtained by subtracting the normal phase current command value from the rated current of the power converter 1, if the amplitude value of the negative phase current command value is smaller than the difference, the output current command of the power converter 1 The value does not exceed the rated IMAX.
Next, a method for limiting the negative phase current will be described.
The negative phase current real part component IL2RE2 and the imaginary part component IL2IM2 are input to the amplitude calculator 1610 to calculate the negative phase current command value amplitude I2ABS. The amplitude value is input to the minimum value calculator 1611.
Further, the maximum negative phase current value I2MAX determined from the allowable vibration width of the DC capacitor voltage is also input to the minimum value calculator 1611.
The minimum value calculator 1611 receives a value obtained by subtracting the positive phase current command value amplitude from the rated current, the negative phase current allowable value I2MAX, and the negative phase current command value amplitude I2ABS, and outputs the smallest value to the divider 1612. To do.
The divider 1612 divides the minimum value calculator 1611 by the negative phase current command value amplitude and outputs the quotient to the multipliers 1613 and 1614.
Multipliers 1613 and 1614 multiply the negative phase current command values IL2RE and IL2IM2 by the output value of the divider 1613 to calculate new negative phase currents IL2RE3 and IL2IM3.
As described above, the negative-phase current command value amplitude matches the smallest of the remaining current output, the maximum negative-phase current value, and the negative-phase current at the rated current, so that the negative-phase current can be limited.
Since the negative phase current command value can be limited, the fluctuation range of the DC capacitor voltage can be limited.
In the present embodiment, the calculation in the case where the positive phase current is prioritized is shown, but the current command value may be limited by giving the negative phase current priority.
FIG. 13 shows the limiter 160 when priority is given to the reverse phase current.
The negative phase current command values IL2RE2 and IL2IM2 are input to the amplitude calculator 1610, and the amplitude I2ABS is output to the minimum value calculator 1611 and the divider 1612.
The minimum value calculator 1611 is also supplied with the allowable negative-phase current value I2MAX, and the smaller value is output to the divider 1612 and the subtracter 1609.
The divider 1612 divides the output value of the minimum value calculator by I2ABS and outputs the value to the multipliers 1613 and 1614.
The multipliers 1613 and 1614 receive the anti-phase real part component IL2RE2 and the anti-phase imaginary part component IL2IM2, respectively, to obtain new anti-phase current command values IL2RE3 and IL2IM3, which are output to the dq converter 113.
Thereby, since the amplitude of the negative phase current command value becomes I2MAX or less, the vibration width of the DC capacitor voltage can be suppressed.
The difference between the rated current IMAX of the power conversion device 1 and the negative phase current command value amplitude value is calculated by a subtractor 1609, the limiter 1601 upper limit value for limiting the positive phase current command value IAVR, and the sign half-inverted by the subtractor 1609. This is the lower limit.
The output value of the subtracter 1609 is input to the multiplier 1607, and a square value is calculated. Further, the positive phase effective component IAVR2 limited by the limiter 1601 is also input to the multiplier 1603, the difference is calculated by the subtractor 1604, the square root operation is the upper limit value of the limiter 1606, and the one whose sign is inverted is the lower limit of the limiter 1606. Value.
Therefore, the negative phase current command value can be preferentially limited, and the positive phase current can be limited within the remaining current range with respect to the rated current.
As described above, since the flicker suppressing device of the present invention outputs the positive phase reactive current, the negative phase component, and the negative phase current of the load current, the fluctuation amount of the system current can be reduced and the flicker can be suppressed.
In addition, according to the present invention, since the harmonics are not included in the current command value, the harmonic components flowing out from the power converter device 1 can be reduced, and an increase in harmonics due to a current control delay can be avoided.
Furthermore, according to the present embodiment, since the reverse phase current can be suppressed to a predetermined value or less, the fluctuation range of the DC capacitor voltage can be suppressed.
In the embodiment described above, since the current command value is calculated from the Fourier series coefficient, the frequency component that is an integral multiple of the system frequency can be removed from the current command value. Therefore, the flicker suppression device suppresses flicker. The harmonics flowing out from the flicker suppressing device can be reduced.

本発明は、交流系統に連系する電力変換装置、特に負荷変動により生じる電圧変動（フリッカ）を抑制する電力変換装置に適用することが可能である。   The present invention can be applied to a power converter connected to an AC system, particularly a power converter that suppresses voltage fluctuation (flicker) caused by load fluctuation.

Claims (3)

交流出力電流を検出する電流検出器と、ＩＧＢＴとダイオードとより構成される電力変換器と、前記電力変換器の電力指令値を算出する制御演算部と、を有する電力変換装置において、
前記制御演算部は、
負荷に流れ込む負荷電流を３相から２相に変換するα−β変換器と、
前記α−β変換器により算出された出力値をフーリエ級数展開し、負荷電流の正相実軸成分の振幅値と負荷電流の正相虚軸成分の振幅値とを算出する正相ＤＦＴ演算器と、
前記α−β変換器により算出された出力値をフーリエ級数展開し、負荷電流の逆相実軸成分の振幅値と負荷電流の逆相虚軸成分の振幅値とを算出する逆相ＤＦＴ演算器と、
前記正相ＤＦＴ演算器の正相虚軸成分の振幅値の出力値と前記逆相ＤＦＴ演算器の逆相虚軸成分の振幅値の出力値とを加算し、電流指令値を算出する加算器と、
前記電流検出器の出力値を３相から２相に変換するα−β変換器と、
前記加算器の出力値と前記α−β変換器により算出された出力値を加算する加算器と、
前記電流指令値と前記電流検出器の出力値とが一致するように交流出力電流を制御する電流制御器と、
前記電流制御器の出力値を２相から３相に変換する２相−３相変換器と、
前記正相ＤＦＴ演算器の出力値と前記逆相ＤＦＴ演算器の出力値とについて、移動平均演算した値に位相を進ませる位相補償フィルタ演算を施す位相補償フィルタとを備えることを特徴とする電力変換装置。In a power converter having a current detector for detecting an AC output current, a power converter composed of an IGBT and a diode, and a control calculation unit for calculating a power command value of the power converter,
The control calculation unit is
An α-β converter that converts load current flowing into the load from three phases to two phases;
A positive phase DFT computing unit that expands the output value calculated by the α-β converter by Fourier series and calculates the amplitude value of the positive phase real axis component of the load current and the amplitude value of the positive phase imaginary axis component of the load current. When,
An anti-phase DFT computing unit which expands an output value calculated by the α-β converter and calculates an amplitude value of an anti-phase real axis component of a load current and an amplitude value of an anti-phase imaginary axis component of the load current. When,
An adder that calculates the current command value by adding the output value of the amplitude value of the positive phase imaginary axis component of the positive phase DFT calculator and the output value of the amplitude value of the negative phase imaginary axis component of the negative phase DFT calculator When,
An α-β converter for converting the output value of the current detector from three phases to two phases;
An adder for adding the output value of the adder and the output value calculated by the α-β converter;
A current controller that controls an alternating current output current so that the current command value and the output value of the current detector coincide;
A two-phase to three-phase converter for converting the output value of the current controller from two phases to three phases ;
And a phase compensation filter that performs a phase compensation filter operation for advancing the phase to a value obtained by calculating a moving average of the output value of the normal phase DFT arithmetic unit and the output value of the negative phase DFT arithmetic unit. Conversion device. 請求項１の電力変換装置において、
前記位相補償フィルタが、一次の進み遅れフィルタであることを特徴とする電力変換装置。 In the power converter device of Claim 1,
The power conversion apparatus, wherein the phase compensation filter is a primary advance / delay filter. 請求項１の電力変換装置において、
前記位相補償フィルタが、一次の不完全微分により構成されることを特徴とする電力変換装置。 In the power converter device of Claim 1,
The power conversion apparatus, wherein the phase compensation filter is configured by first-order incomplete differentiation.
JP2008511024A 2006-04-13 2007-04-11 Power converter and control method thereof Active JP5051127B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008511024A JP5051127B2 (en) 2006-04-13 2007-04-11 Power converter and control method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006110426 2006-04-13
JP2006110426 2006-04-13
JP2008511024A JP5051127B2 (en) 2006-04-13 2007-04-11 Power converter and control method thereof
PCT/JP2007/058377 WO2007119855A1 (en) 2006-04-13 2007-04-11 Power converting device, and control method therefor

Publications (2)

Publication Number Publication Date
JPWO2007119855A1 JPWO2007119855A1 (en) 2009-08-27
JP5051127B2 true JP5051127B2 (en) 2012-10-17

Family

ID=38609614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008511024A Active JP5051127B2 (en) 2006-04-13 2007-04-11 Power converter and control method thereof

Country Status (3)

Country Link
JP (1) JP5051127B2 (en)
CN (1) CN101421684B (en)
WO (1) WO2007119855A1 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2704795C (en) 2007-11-07 2016-01-05 Siemens Aktiengesellschaft Method for controlling a var compensator
JP4989499B2 (en) * 2008-01-28 2012-08-01 株式会社日立製作所 Power converter
US7881079B2 (en) * 2008-03-24 2011-02-01 American Power Conversion Corporation UPS frequency converter and line conditioner
JP5629613B2 (en) * 2011-03-07 2014-11-26 東芝三菱電機産業システム株式会社 Control device for self-excited reactive power compensator
CN102437576B (en) * 2011-12-20 2014-04-16 安徽佑赛科技有限公司 Active power filter (APF) controller and control method thereof
JP6379978B2 (en) * 2014-10-15 2018-08-29 ダイキン工業株式会社 Power converter control device
AU2018276600B2 (en) * 2017-05-30 2020-12-10 Daikin Industries, Ltd. Power Source Quality Management System and Air Conditioner
AU2018302846B2 (en) * 2017-07-18 2020-10-08 Daikin Industries, Ltd. Active filter system and air conditioning device
CN109617423B (en) * 2018-10-25 2019-12-31 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） High-power extremely-low-frequency power supply and secondary harmonic suppression device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223803A (en) * 1995-02-16 1996-08-30 Nissin Electric Co Ltd Method and device for controlling active filter
JP2793327B2 (en) * 1990-05-30 1998-09-03 株式会社東芝 Reactive power compensator
JPH10336897A (en) * 1997-06-03 1998-12-18 Mitsubishi Heavy Ind Ltd Power active filter control device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11122821A (en) * 1997-10-09 1999-04-30 Shinko Electric Co Ltd Single operation detector and detecting method for synchronous generator
JP3464384B2 (en) * 1998-06-03 2003-11-10 三菱電機株式会社 Control signal processing device and power system stabilizing device using control signal processing device
JP2002058163A (en) * 2000-08-07 2002-02-22 Fuji Electric Co Ltd Method for determining frequency characteristic of electric power system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793327B2 (en) * 1990-05-30 1998-09-03 株式会社東芝 Reactive power compensator
JPH08223803A (en) * 1995-02-16 1996-08-30 Nissin Electric Co Ltd Method and device for controlling active filter
JPH10336897A (en) * 1997-06-03 1998-12-18 Mitsubishi Heavy Ind Ltd Power active filter control device

Also Published As

Publication number Publication date
CN101421684A (en) 2009-04-29
JPWO2007119855A1 (en) 2009-08-27
WO2007119855A1 (en) 2007-10-25
CN101421684B (en) 2012-11-28

Similar Documents

Publication Publication Date Title
JP5051127B2 (en) Power converter and control method thereof
JP5097453B2 (en) Power converter
US8971066B2 (en) Harmonic current suppression method and harmonic current suppression device of power conversion device
US7643317B2 (en) Power converting device and method for controlling the same
JP5085224B2 (en) Signal extraction circuit and system interconnection inverter device including the same
AU2009228245A1 (en) DC bus voltage harmonics reduction
WO2009128312A1 (en) Converter control method
JP6237852B1 (en) Active filter control device
JP2012085500A (en) Reactive power compensation device
WO2014171233A1 (en) Control device
JP6145300B2 (en) Inverter device and inverter generator
JPH10225131A (en) Controller of power converter
JP5580095B2 (en) Grid-connected inverter device
JP2017060272A (en) Control device of three level invertor
JP5055184B2 (en) Power converter and its harmonic current suppression method
JP2008245349A (en) Systematically interconnecting inverter device
JP2010288437A (en) Control method for power converting device, uninterruptible power supply device, and parallel instantaneous-voltage-drop compensation device
WO2016114330A1 (en) Five-level power conversion device and control method
JP5988911B2 (en) Inverter control device
JP5742150B2 (en) Synchronous control device for AC / DC converter
JP6361398B2 (en) Control device for power conversion device for grid connection, and power conversion device for grid connection
JP4971758B2 (en) Power converter
JP4957099B2 (en) Power converter and control method thereof
JP2016015816A (en) Controller of 5 level converter
JP5527054B2 (en) Converter control device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

R151 Written notification of patent or utility model registration

Ref document number: 5051127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350