JPH08223803A - Method and device for controlling active filter - Google Patents

Method and device for controlling active filter

Info

Publication number
JPH08223803A
JPH08223803A JP7028317A JP2831795A JPH08223803A JP H08223803 A JPH08223803 A JP H08223803A JP 7028317 A JP7028317 A JP 7028317A JP 2831795 A JP2831795 A JP 2831795A JP H08223803 A JPH08223803 A JP H08223803A
Authority
JP
Japan
Prior art keywords
current
harmonic
active filter
load current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7028317A
Other languages
Japanese (ja)
Inventor
Koichi Sano
耕市 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP7028317A priority Critical patent/JPH08223803A/en
Publication of JPH08223803A publication Critical patent/JPH08223803A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40Arrangements for reducing harmonics

Abstract

PURPOSE: To perform high accurate compensation for harmonics by adding the harmonics obtained by adding an active filter current to a load current to a compensating command value computed on the basis of the load current as a correction value. CONSTITUTION: In a control device 22, the functions of detecting and correcting a harmonic current ISH made to flow into an active filter(AF) from a power supply is added to the function of a harmonic detection circuit 23. To the input stage, a current transformer 24 for detecting the current IAF, of the AF, an adder 25 for adding a load current IL to the detected current IAF and a changeover switch circuit 26 for switching and inputting the added value (IAF+IL) and the load current IL to the harmonic detection circuit 23. Namely, the harmonic current ISH made to flow into the AF from the power supply is obtained from the addition of a harmonic current ILH contained in the load current IL and the AF current IAF and added to a harmonic current ILH separated and extracted from the load current IL as a connection value, thereby obtaining a compensating aommand value IREF.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、負荷側で発生する高
調波電流が電源側に流入するのを抑制するアクティブフ
ィルタ(高調波抑制装置)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active filter (harmonic suppressing device) for suppressing a harmonic current generated on a load side from flowing into a power source side.

【0002】[0002]

【従来の技術】アクティブフィルタ1は、図4に示すよ
うに、高調波の補償電流IAFを系統に流出し、負荷側の
高調波発生源2が発生する高調波電流ILHと相殺させる
ことにより(IAF+ILH=0)、変電所等の電源3に流
れ込む高調波を抑制する。
2. Description of the Related Art As shown in FIG. 4, an active filter 1 allows a harmonic compensation current I AF to flow out to a system and be offset by a harmonic current I LH generated by a load side harmonic generation source 2. By (I AF + I LH = 0), harmonics flowing into the power source 3 such as a substation are suppressed.

【0003】図4のアクティブフィルタ1は、注入回路
方式のものを示し、系統母線4にコンデンサCとリアク
トルLの直列回路を接続し、リアクトルLの両端に接続
したインバータ5から、系統に高調波電流IAFを流入さ
せている。この注入回路方式は、基本波に対してXC
L、高調波に対してXC<XLの関係を成立させること
により、インバータ5の出力電圧を高調波に対応した低
いものとしてインバータ容量を小さくし、同時にコンデ
ンサCによって系統の力率改善もできるという特長を持
つ。上記アクティブフィルタの補償電流IAFの指令値I
REFは、図5に示すアクティブフィルタの制御装置6に
よって決定されている。
The active filter 1 shown in FIG. 4 is of an injection circuit type, in which a series circuit of a capacitor C and a reactor L is connected to a system bus 4 and inverters 5 connected to both ends of the reactor L lead to harmonics in the system. The current I AF is flowing. This injection circuit system has X C >
X L, by establishing the relationship between X C <X L against harmonics, to reduce the inverter capacity output voltage of the inverter 5 as low corresponding to harmonics, simultaneously improving the power factor of the system by the capacitor C It has the feature of being able to Command value I of the compensation current I AF of the active filter
REF is determined by the control device 6 of the active filter shown in FIG.

【0004】図5において、7は系統母線4の電圧VL
を検出する電圧変成器、8は負荷電流ILを検出する電
流変成器、9は系統電圧VLから電源同期信号fSを作る
同期検出回路、10は電源同期信号fSに基づき負荷電
流ILから高調波電流ILHを分離・抽出する高調波検出
回路、11は検出した高調波電流ILHに〔(XL−XC
/XL〕を掛けてインバータ5の出力電流に換算し、補
償指令値IREFとする係数器である。
In FIG. 5, 7 is the voltage V L of the system bus 4.
For detecting the load current I L , a current transformer for detecting the load current I L , a synchronization detection circuit 9 for generating a power supply synchronization signal f S from the system voltage V L, and a load current I for the power supply synchronization signal f S. harmonics detection circuit for separating and extracting the harmonic current I LH from L, 11 the detected harmonic current I LH [(X L -X C)
/ XL ] to convert the output current of the inverter 5 into a compensation command value I REF .

【0005】この補償指令値IREFは、加算器12で、
別に検出した現在のインバータ出力電流IINVで減算さ
れ、比較器13に出力される。この比較器13の出力に
よってインバータ制御が行なわれる。
This compensation command value I REF is
It is subtracted by the presently detected current inverter output current I INV and output to the comparator 13. Inverter control is performed by the output of the comparator 13.

【0006】上記高調波検出回路10は、図6のように
構成され、電源同期信号fSに基づき、次のフーリエ変
換公式に従って、負荷電流ILに含まれる高調波
電流ILHnを算出する。
The harmonic detection circuit 10 is constructed as shown in FIG. 6, and calculates the harmonic current I LHn contained in the load current I L based on the power supply synchronizing signal f S according to the following Fourier transform formula.

【数1】 [Equation 1]

【0007】図6において、14は電源同期信号fS
基づき、各フーリエ演算周期の終了毎にサンプルホール
ド信号SHを発生するサンプルホールド指令回路、15
はサンプルホールド信号の発生直後にリセット信号Rを
発生するリセット回路である。16aはcos波発生回
路,16bはsin波発生回路で、電源同期信号fS
基づき、系統電圧VLに同期した高調波電圧cos nω
t及びsin nωt(nは高調波次数)を発生する。
17a, 17bは乗算器で、前記同期高調波電圧と負荷
電流ILの乗算値を求める。18a, 18bは積分回路
で、上記リセット信号Rによりリセットされ、この乗算
値を各フーリエ演算周期毎に積分する。19a, 19b
はサンプルホールド回路で、この積分値を各フーリエ演
算周期の終了時毎に、フーリエ展開の対応次数における
正弦項と余弦項の係数(an, bn)としてサンプルホー
ルドする。20a, 20bは乗算器で、前記同期高調波
電圧に上記係数(an, bn)を掛けて、正弦項と余弦項
の電圧を作成する。21は加算器で、前記正弦項と余弦
項の電圧を加算して、検出対象とする次数の高調波(I
LHn=an・sin nωt+bn・cos nωt)を作
成する。
In FIG. 6, 14 is a sample hold command circuit for generating a sample hold signal S H at the end of each Fourier calculation cycle based on the power supply synchronizing signal f S , and 15
Is a reset circuit that generates the reset signal R immediately after the generation of the sample hold signal. Reference numeral 16a is a cos wave generation circuit, 16b is a sin wave generation circuit, and a harmonic voltage cos nω synchronized with the system voltage V L based on the power supply synchronization signal f S.
t and sin nωt, where n is the harmonic order.
Numerals 17a and 17b are multipliers for obtaining a product value of the synchronous harmonic voltage and the load current I L. Reference numerals 18a and 18b denote integrating circuits, which are reset by the reset signal R and integrate the multiplied value for each Fourier calculation cycle. 19a, 19b
Is a sample and hold circuit, which samples and holds the integrated value as coefficients (a n , b n ) of the sine term and the cosine term in the corresponding order of the Fourier expansion at the end of each Fourier calculation cycle. Reference numerals 20a and 20b denote multipliers, which multiply the synchronous harmonic voltage by the coefficient (a n , b n ) to generate voltages of a sine term and a cosine term. Reference numeral 21 denotes an adder, which adds the voltages of the sine term and the cosine term to obtain a harmonic (I
LHn = a n · sin nωt + b n · cos nωt) is created.

【0008】図6は、1つの次数の高調波の分離・抽出
を行なうフーリエ演算回路を示しているが、実際は、補
償すべき高調波の次数毎にフーリエ演算回路を設け、各
次数の演算値を加算して、補償指令値IREFを決定する
ことになる。
FIG. 6 shows a Fourier calculation circuit for separating / extracting harmonics of one order. In reality, however, a Fourier calculation circuit is provided for each order of the harmonics to be compensated, and the calculated value of each order is calculated. Will be added to determine the compensation command value I REF .

【0009】この補償指令値IREFにしたがって、アク
ティブフィルタ1が補償電流IAFを系統に供給すること
により、IAF+ILH=0とし、高調波電流ILが電源に
流出するのを抑制できる。
According to the compensation command value I REF , the active filter 1 supplies the compensation current I AF to the system, so that I AF + I LH = 0 and the harmonic current I L can be suppressed from flowing out to the power supply. .

【0010】[0010]

【発明が解決しようとする課題】上記従来のアクティブ
フィルタは、負荷電流ILのみから補償指令値IREFを算
出している。
The conventional active filter described above calculates the compensation command value I REF only from the load current I L.

【0011】したがって、電源側に高調波発生源(上流
側の負荷等)があり、電源側からアクティブフィルタ1
に高調波電流が流入する場合には、これを検出していな
いので、見掛け上ILH+IAF≠0となり、電源側に流れ
る高調波電流ISHが補償誤差として残留しているように
見える(図4)。
Therefore, there is a harmonic generation source (such as a load on the upstream side) on the power source side, and the active filter 1 is connected from the power source side.
When a harmonic current flows in, since it is not detected, it appears that IL H + I AF ≠ 0, and the harmonic current I SH flowing to the power source side seems to remain as a compensation error ( (Fig. 4).

【0012】そこで、本発明は、電源側に高調波発生源
があった場合でも、電源側を流れる高調波電流が零とな
るように改善できるアクティブフィルタの制御方法及び
その装置を提供することを目的とする。
Therefore, the present invention provides a control method and apparatus for an active filter which can be improved so that the harmonic current flowing on the power supply side becomes zero even if there is a harmonic generation source on the power supply side. To aim.

【0013】[0013]

【課題を解決するための手段】本発明が提供するアクテ
ィブフィルタの制御方法は、負荷電流ILからフーリエ
級数展開により高調波電流ILHを検出し、補償指令値I
REFとするアクティブフィルタにおいて、
A method of controlling an active filter provided by the present invention is to detect a harmonic current I LH from a load current I L by Fourier series expansion to obtain a compensation command value I L.
In the active filter to be REF ,

【0014】負荷電流に含まれる高調波電流ILHとアク
ティブフィルタの出力電流IAFを加算して、電源からア
クティブフィルタに流入する高調波電流ISHを求め、こ
れを負荷電流から検出した高調波電流ILHに補正値とし
て加え、補償指令値IREFとすることを特徴とする。上
記制御方法を具体化したアクティブフィルタの制御装置
は、負荷電流ILを検出する電流変成器と、アクティブ
フィルタの出力電流IAFを検出する電流変成器と、検出
した負荷電流ILとアクティブフィルタの出力電流IAF
を加算する加算器と、所定時間おきに、電源に同期した
所定サイクル期間の補正値算出信号fS *を発生する補正
値算出タイミングの決定回路と、
The harmonic current I LH contained in the load current and the output current I AF of the active filter are added to obtain the harmonic current I SH flowing into the active filter from the power supply, and the harmonic current I SH detected from the load current is calculated. It is characterized in that the compensation command value I REF is added to the current I LH as a correction value. An active filter control device embodying the above control method includes a current transformer for detecting a load current I L , a current transformer for detecting an output current I AF of the active filter, a detected load current I L and an active filter. Output current I AF
An adder for adding the correction value calculation timing and a correction value calculation timing determination circuit for generating a correction value calculation signal f S * for a predetermined cycle period synchronized with the power supply at predetermined intervals.

【0015】通常時は、負荷電流ILをフーリエ演算の
入力信号として通過させ、補正値算出信号fS *が発生し
たとき上記加算値(IL+IAF)をフーリエ演算の入力
信号として通過させる切換スイッチ回路と、
Normally, the load current I L is passed as an input signal for Fourier calculation, and when the correction value calculation signal f S * is generated, the added value (I L + I AF ) is passed as an input signal for Fourier calculation. A changeover switch circuit,

【0016】切換スイッチ回路を通過した入力信号を受
けてフーリエ演算の積分を行なう積分回路と、この積分
結果を、各フーリエ演算周期の終了時に、補正値算出信
号f S *にしたがい負荷電流に対するものと加算値に対す
るものを区別して記憶するサンプルホールド回路と、負
荷電流に対応するサンプル値(an,bn)に加算値に対
応するサンプル値(an *,bn *)を加えて補正を行なう
加算器を備え、入力信号から高調波を分離・抽出する高
調波検出回路と、
Receives an input signal that has passed through the changeover switch circuit.
And the integration circuit that performs the Fourier integration.
The result is sent to the correction value calculation signal at the end of each Fourier calculation cycle.
No. f S *For load current and added value according to
A sample and hold circuit that distinguishes and stores things
Sample value corresponding to load current (an, Bn) To the added value
Corresponding sample value (an *, Bn *) Is added to correct
Equipped with an adder to separate and extract harmonics from the input signal
A harmonic detection circuit,

【0017】高調波検出回路の出力に、所定の係数を掛
けてアクティブフィルタの出力電流に換算し、補償指令
値IREFとする計数器とを具備したことを特徴とする。
The output of the harmonic detection circuit is multiplied by a predetermined coefficient to be converted into the output current of the active filter, and the counter is used as the compensation command value I REF .

【0018】[0018]

【作用】上記アクティブフィルタの制御方法は、所定時
間おきに、電源からアクティブフィルタに流れ込む高調
波電流ISHを、負荷電流ILに含まれる高調波電流ILH
とアクティブフィルタ電流IAFの加算により求め、これ
を負荷電流ILから分離・抽出した高調波電流ILHに補
正値として加え、補償指令値IREFを得る。したがっ
て、電源側に高調波発生源があった場合でも、電源側に
流れる高調波電流を零となるように抑制できる。
According to the above active filter control method, the harmonic current I SH flowing from the power supply into the active filter is replaced with the harmonic current I LH included in the load current I L at predetermined intervals.
And the active filter current I AF are added, and this is added as a correction value to the harmonic current I LH separated and extracted from the load current I L to obtain a compensation command value I REF . Therefore, even if there is a harmonic generation source on the power supply side, the harmonic current flowing on the power supply side can be suppressed to zero.

【0019】また、上記方法を具体化するアクティブフ
ィルタの制御装置は、間欠的に補正値の算出期間を設
け、通常時は負荷電流ILに対するフーリエ演算を行っ
て高調波電流ILHの検出を行い、補正値の算出期間に
は、負荷電流ILとアクティブフィルタ電流IAFの加算
値に対するフーリエ演算を行なって、電源からアクティ
ブフィルタに流れ込む高調波電流ISHを検出する。これ
らの演算結果は、フーリエ演算公式の係数値(an,bn
及び an *,bn *)として別々のサンプルホールド回路
に記憶される。補償指令値IREFは、これらの和(an
n *,bn+bn *)を用い、フーリエ変換公式にしたが
って算出される。
Further, an active filter control device embodying the above method intermittently provides a correction value calculation period, and normally performs a Fourier operation on the load current I L to detect the harmonic current I LH . Then, during the calculation period of the correction value, the Fourier calculation is performed on the added value of the load current I L and the active filter current I AF to detect the harmonic current I SH flowing from the power supply into the active filter. These calculation results are the coefficient values (a n , b n of the Fourier calculation formula.
And a n * , b n * ) in separate sample and hold circuits. The compensation command value I REF is the sum (a n +
a n * , b n + b n * ) and is calculated according to the Fourier transform formula.

【0020】これにより、負荷電流ILに含まれる高調
波電流ILHを1サイクル毎に検出して行なうアクティブ
フィルタ制御の補償指令値IREFを、間欠的に測定・更
新される上記高調波電流ISHで補正することができる。
Thus, the compensation command value I REF of the active filter control performed by detecting the harmonic current I LH contained in the load current I L for each cycle is intermittently measured and updated. It can be corrected with I SH .

【0021】[0021]

【実施例】本発明の実施例を、図1〜図3について説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS.

【0022】図1のアクティブフィルタの制御装置22
は、その高調波検出回路23を、図5,図6に示す従来
の高調波検出回路10の機能に、電源からアクティブフ
ィルタに流れ込む高調波電流ISHを検出して補正する機
能を持たせたものである(図2)。
The controller 22 for the active filter of FIG.
Has added the function of detecting the harmonic current I SH flowing from the power supply to the active filter to the harmonic detection circuit 23 in addition to the function of the conventional harmonic detection circuit 10 shown in FIGS. (Fig. 2).

【0023】この高調波検出回路23の改良に伴って、
図1の装置の入力段は、図5の装置に、アクティブフィ
ルタの電流IAFを検出する電流変成器24と、検出され
た電流IAFを、負荷電流ILに加算する加算器25と、
この加算値(IAF+IL)と負荷電流ILを高調波検出回
路23に切換え入力する切換えスイッチ回路26を付加
している。
With the improvement of the harmonic detection circuit 23,
The input stage of the device of FIG. 1 is the same as the device of FIG. 5, except that a current transformer 24 that detects the current I AF of the active filter, an adder 25 that adds the detected current I AF to the load current I L ,
A changeover switch circuit 26 for additionally inputting the added value (I AF + I L ) and the load current I L to the harmonic detection circuit 23 is added.

【0024】図1の装置の他の構成部分は図5のものと
共通する。すなわち、系統の電圧V Lを検出する電圧変
成器7、負荷電流ILを検出する電流変成器8、系統電
圧VLから電源同期信号fSを作る同期検出回路9、検出
された高調波電流(ILH+IS H)をインバータの出力電
流に換算して補償指令値IREFとする係数器11、この
補償指令値IREFから現在のインバータ出力電流IINV
減算する加算器12、インバータ制御信号を出力する比
較器13は、図5と同等のものが使用される。図1の高
調波検出回路23は、図2に示すように構成されてい
る。初めに、図6から追加・変更された部分を説明す
る。
Other components of the apparatus of FIG. 1 are the same as those of FIG.
Common. That is, the system voltage V LVoltage change to detect
Generator 7, load current ILTransformer 8 for detecting current, system power
Pressure VLTo power supply synchronization signal fSDetection circuit 9 for detecting
Harmonic current (ILH+ IS H) Is the output voltage of the inverter
Compensation command value I converted to flowREFAnd the coefficient unit 11,
Compensation command value IREFTo the current inverter output current IINVTo
Adder 12 for subtraction, ratio for outputting inverter control signal
The same comparator 13 as that shown in FIG. 5 is used. 1 high
The harmonic detection circuit 23 is configured as shown in FIG.
It First, the parts added / changed from FIG. 6 will be explained.
It

【0025】27は補正値の算出タイミングの決定回路
で、所定時間おきに、電源に同期した所定サイクル期間
の補正値算出信号fS *を発生する。これは、例えば図6
に示すように、電源同期信号fSの30発(30サイク
ル期間)毎に、1サイクル期間の長さだけ出力をハイレ
ベルにし、これを補正値算出信号fS *とするものであ
る。
Reference numeral 27 denotes a correction value calculation timing determination circuit, which generates a correction value calculation signal f S * for a predetermined cycle period in synchronization with the power source at predetermined intervals. This is shown in FIG.
As shown in, the output is set to a high level for the length of one cycle every 30 shots of the power supply synchronization signal f S (30 cycle periods), and this is used as the correction value calculation signal f S * .

【0026】28a,28bは、前記加算値(IAF+I
L)用のサンプルホールド回路で、積分回路18a,1
8bが、加算値(IAF+IL)に対してフーリエ演算の
積分をしたとき、その演算周期の終了時点で、各積分値
を、フーリエ演算公式の正弦項と余弦項の各係数の補正
値(an *,bn *)として、個々に記憶する。
28a and 28b are the added values (I AF + I)
L ) sample hold circuit for integrating circuits 18a, 1
When 8b integrates the Fourier calculation with respect to the added value (I AF + I L ), at the end of the calculation cycle, each integrated value is a correction value of each coefficient of the sine term and cosine term of the Fourier calculation formula. It is individually stored as (a n * , b n * ).

【0027】29a,29bは加算器で、負荷電流IL
についてフーリエ演算したときの積分値を記憶するサン
プルホールド回路19a,19bの出力(an,bn
と、前記加算値(IAF+IL)用のサンプルホールド回
路28a,28bの補正出力(an *,bn *)を、対応す
るもの同士で加算する(an+an *,bn+bn *)。
29a and 29b are adders, which are load currents I L
Outputs (a n , b n ) of the sample hold circuits 19a and 19b that store the integrated value when Fourier calculation is performed on
And the correction outputs (a n * , b n * ) of the sample and hold circuits 28a and 28b for the added value (I AF + I L ) are added together (a n + a n * , b n + b). n * ).

【0028】14′はサンプルホールド指令回路で、電
源同期信号fSに基づき、各フーリエ演算周期の終了毎
にサンプルホールド信号SHを発生する。この回路は図
6に示した回路14と同様の機能のものであるが、本発
明が負荷電流ILのフーリエ演算に加え、前記加算値
(IAF+IL)に対するフーリエ演算をするようになっ
ていることから、各演算に対応させ、サンプルホールド
回路19a,19bに対する信号線と、サンプルホール
ド回路28a,28bに対する出力線の2つの出力を持
っている。フーリエ演算周期の終了時に、いずれの信号
線から出力するかは、前記決定回路27の補正値算出信
号fS *によって決定される。
A sample and hold command circuit 14 'generates a sample and hold signal S H at the end of each Fourier calculation cycle based on the power supply synchronizing signal f S. This circuit has a function similar to that of the circuit 14 shown in FIG. 6, but the present invention performs a Fourier operation on the added value (I AF + I L ) in addition to the Fourier operation on the load current I L. Therefore, it has two outputs, a signal line for the sample and hold circuits 19a and 19b and an output line for the sample and hold circuits 28a and 28b, corresponding to each calculation. At the end of the Fourier calculation cycle, which signal line to output is determined by the correction value calculation signal f S * of the determination circuit 27.

【0029】26は、図1で説明した切換えスイッチ回
路で、高調波検出回路23との接続関係を示すため図2
にも表している。すなわち、この切換えスイッチ回路2
6は、補正値算出信号fS *を受け、リセット信号Rの発
生タイミングで、負荷電流I Lの通過と、上記加算値
(IL+IAF)の通過を切換える。リセット信号Rを待
って切換えを行うのは、各フーリエ演算を1周期分ずつ
完全に行なわせるためである。
Numeral 26 is a switch switch number described in FIG.
In order to show the connection relationship with the harmonic detection circuit 23,
Is also shown. That is, this changeover switch circuit 2
6 is the correction value calculation signal fS *Receiving the reset signal R
Raw current, load current I LPassing and the added value above
(IL+ IAF) Switch the passage. Wait for reset signal R
Switching is performed by performing one Fourier calculation for each cycle.
This is to make it complete.

【0030】他の構成は、図6の従来の高調波検出回路
10と共通する。すなわち、リセット回路15、cos
波発生器16a、sin波発生器16b、乗算器17
a, 17b、積分回路18a, 18b、サンプルホール
ド回路19a, 19b、乗算器20a, 20b、加算器
21である。図1及び図2に示した回路の動作を、図3
の動作タイミング図に従って説明する。
The other structure is common to the conventional harmonic wave detection circuit 10 of FIG. That is, the reset circuit 15, cos
Wave generator 16a, sin wave generator 16b, multiplier 17
a, 17b, integration circuits 18a, 18b, sample hold circuits 19a, 19b, multipliers 20a, 20b, and an adder 21. The operation of the circuit shown in FIG. 1 and FIG.
This will be described with reference to the operation timing chart of FIG.

【0031】同期検出回路9は、商用電源周期の1サイ
クル毎に、同期信号パルスfSを出力する。補正値の算
出タイミングの決定回路17は、前述したように、電源
同期信号fSの,例えば30発(30サイクル期間)毎
に、1サイクル期間の長さだけハイレベルの補正値算出
信号fS *を発生する。
The synchronization detection circuit 9 outputs a synchronization signal pulse f S for each cycle of the commercial power supply cycle. As described above, the correction value calculation timing determination circuit 17 determines the correction value calculation signal f S at a high level for the length of one cycle every 30 times (30 cycle periods) of the power supply synchronization signal f S , for example. Generate * .

【0032】この出力は、切換えスイッチ回路26及び
サンプルホールド指令回路14′に入力され、高調波検
出回路23への入力信号の切換え及びサンプルホールド
の対象の切換えに利用される。
This output is input to the changeover switch circuit 26 and the sample hold command circuit 14 'and used for switching the input signal to the harmonic detection circuit 23 and for switching the sample hold target.

【0033】サンプルホールド指令回路14′は、同期
信号パルスfSの発生タイミングで、各サンプルホール
ド回路にサンプルホールド信号を出力するものである
が、ハイレベルの補正値算出信号fS *があるときは、前
記加算値に対応したサンプルホールド回路(28a,2
8b)にのみ出力SH *を行い、この信号がない通常時
は、負荷電流に対応したサンプルホールド回路(19
a,19b)にのみ出力SHを行なう。図6は、補正値
算出信号fS *の立ち下がりで、この切換えを行うことを
示している。
The sample and hold command circuit 14 'outputs a sample and hold signal to each sample and hold circuit at the timing of generation of the synchronizing signal pulse f S. When there is a high level correction value calculation signal f S * Is a sample hold circuit (28a, 2a) corresponding to the added value.
8b) only outputs S H * , and in the normal state without this signal, the sample hold circuit (19
The output S H is applied only to a, 19b). FIG. 6 shows that this switching is performed at the fall of the correction value calculation signal f S * .

【0034】リセット回路15は、サンプルホールド信
号の発生直後に、すなわち1回のフーリエ演算の終了時
に、積分回路18a,18bにリセット信号Rを出力
し、次回のフーリエ演算の積分を可能にする。
The reset circuit 15 outputs the reset signal R to the integrator circuits 18a and 18b immediately after the generation of the sample and hold signal, that is, at the end of one Fourier calculation, and enables integration of the next Fourier calculation.

【0035】切換えスイッチ回路26は、前述したよう
に、ハイレベルの補正値算出信号f S *が発生したとき、
リセット信号の発生タイミングで、負荷電流ILの通過
から、上記加算値(IL+IAF)の通過に切換え、次回
のリセット信号によって負荷電流ILの通過状態に復帰
する。これによって、ハイレベルの補正値算出信号fS *
が発生したとき1サイクル期間だけ上記加算値(IL
AF)のフーリエ演算を行わせ、他の期間は負荷電流I
Lに対するフーリエ演算を行なわせている。
The changeover switch circuit 26 is as described above.
And the high-level correction value calculation signal f S *When occurs,
At the timing of generation of the reset signal, the load current ILPassage of
From the above added value (IL+ IAF) Switch to next time
Load signal I by the reset signal ofLReturn to the passing state
I do. As a result, the high-level correction value calculation signal fS *
When the above occurs, the addition value (IL+
IAF) Of the load current I during the other period.
LThe Fourier operation for is performed.

【0036】上述のように、高調波検出回路23への入
力切り換え、サンプルホールド信号SH,SH *の切換出
力、及び積分回路(18a,18b)のリセットが行わ
れるので、通常時は、1サイクル期間毎に、負荷電流I
Lに含まれる高調波電流ILHの算出に必要なフーリエ変
換公式の正弦項と余弦項の係数(an,bn)がサンプル
ホールド回路(19a,19b)にサンプリングされ、
ハイレベルの補正値算出信号fS *が発生したときは、上
記加算値(IL+IAF)に対応する係数(an *,bn *
がサンプルホールド回路(28a,28b)にサンプリ
ングされる。
As described above, input switching to the harmonic detection circuit 23, switching output of the sample and hold signals S H and S H * , and resetting of the integration circuits (18a, 18b) are performed, so normally, For each cycle period, the load current I
Coefficients (a n , b n ) of the sine term and cosine term of the Fourier transform formula necessary for calculating the harmonic current I LH contained in L are sampled by the sample hold circuit (19a, 19b),
When the high-level correction value calculation signal f S * is generated, the coefficients (a n * , b n * ) corresponding to the above added value (I L + I AF )
Are sampled by the sample hold circuit (28a, 28b).

【0037】これらのサンプル値は、前記フーリエ変換
公式にしたがい、加算器で正弦項に対応するもの同士及
び余弦項に対応するもの同士で加算され、乗算器20
a,20b及び加算器21で演算して、高調波電流 ILH+ISH=(an+an *)・sin nωt+ (bn+bn *)・cos nωt として出力される。
These sample values are added by the adders corresponding to the sine term and those corresponding to the cosine term according to the Fourier transform formula, and the multiplier 20
a, 20b and the adder 21 calculate and output as a harmonic current I LH + I SH = (a n + a n * ) · sin nωt + (b n + b n * ) · cos nωt.

【0038】この高調波検出回路23の出力は、係数器
11で〔(XL−XC)/XL〕が掛けられてインバータ
5の出力電流に換算され、補償指令値IREFとして出力
される。この補償指令値IREFに基づき、加算器12と
比較器13によって、インバータ制御が行なわれる。
The output of the harmonics detection circuit 23 is multiplied by [(X L -X C) / X L ] in the coefficient unit 11 is converted into an output current of the inverter 5 is output as compensation command value I REF It Inverter control is performed by the adder 12 and the comparator 13 based on the compensation command value I REF .

【0039】図2は、1つの次数の高調波の分離・抽出
を行なうフーリエ演算回路を示しているが、実際は、補
償すべき高調波の次数毎にフーリエ演算回路を設け、各
次数の演算値を加算して、補償指令値IREFとすること
になのは、図6で説明した回路と同様である。
FIG. 2 shows a Fourier calculation circuit for separating / extracting harmonics of one order, but in reality, a Fourier calculation circuit is provided for each order of the harmonics to be compensated, and the calculated value of each order is set. Is added to obtain the compensation command value I REF , similar to the circuit described in FIG.

【0040】なお、補正値算出信号fS *のハイレベルへ
の切換えタイミング、すなわち前記加算値(IL
AF)をフーリエ演算するための1サイクル期間の挿入
間隔は、電源側からの流入分の変動周期に応じて適宜に
設定することになる。また、補正値の演算期間は、フー
リエ演算の複数サイクル期間とし、その平均値を補正デ
ータとする構成でも良い。
The timing for switching the correction value calculation signal f S * to the high level, that is, the addition value (I L +
The insertion interval of one cycle period for performing the Fourier calculation of I AF ) is set appropriately according to the fluctuation period of the inflow from the power supply side. The correction value calculation period may be a plurality of Fourier calculation cycle periods, and an average value thereof may be used as the correction data.

【0041】[0041]

【発明の効果】上述したように、見掛け上の補償誤差と
なる電源からアクティブフィルタに流入する電流を、負
荷電流ILとアクティブフィルタ電流IAFを加算するこ
とにより求め、これから検出した高調波ISHを、負荷電
流に基づいて算出した補償指令値に補正値として加える
ことにより、精度の高い高調波の補償を行なうことがで
きる。
As described above, the current flowing into the active filter from the power source which causes an apparent compensation error is obtained by adding the load current I L and the active filter current I AF , and the harmonic I detected from this is obtained. By adding SH as a correction value to the compensation command value calculated based on the load current, highly accurate harmonic compensation can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明のアクティブフィルタの制御装置の構
成例を示す図である。
FIG. 1 is a diagram showing a configuration example of a control device for an active filter according to the present invention.

【図2】図1の高調波検出回路の具体例を示す図であ
る。
FIG. 2 is a diagram showing a specific example of the harmonic detection circuit of FIG.

【図3】図2の高調波検出回路の電源同期信号に対する
各部分の動作タイミングを示す図である。
3 is a diagram showing the operation timing of each part with respect to the power supply synchronizing signal of the harmonic wave detection circuit of FIG.

【図4】注入回路方式アクティブフィルタの基本構成図
である。
FIG. 4 is a basic configuration diagram of an injection circuit type active filter.

【図5】負荷電流のみからアクティブフィルタの補償電
流を決定する従来のアクティブフィルタの制御装置を示
す図
FIG. 5 is a diagram showing a conventional active filter control device that determines a compensation current of an active filter only from a load current.

【図6】図5の高調波検出回路の具体例を示す図であ
る。
FIG. 6 is a diagram showing a specific example of the harmonic detection circuit of FIG.

【符号の説明】[Explanation of symbols]

7 系統電圧を検出する電圧変成器 8 負荷電流ILを検出する電流変成器 9 同期検出回路 11 係数器 12 補償指令値IREFと現在のインバータ出力との差
分を検出する加算器 13 比較器 18a,18b フーリエ演算の積分回路 19a,19b フーリエ変換公式の係数を得るサンプ
ルホールド回路 22 この発明のアクティブフィルタの制御装置 23 高調波検出回路 24 アクティブフィルタ電流IAFを検出する電流変成
器 25 電源からアクティブフィルタに流れ込む電流を、
L+IAFによって求める加算器 26 負荷電流に含まれる高調波電流ILHの算出期間中
に、補正値の算出サイクルを挟むために設けられた切換
えスイッチ回路 27 補正値算出のタイミングの決定回路 28a,28b フーリエ変換公式の係数の補正値を得
るサンプルホールド回路 29a,29b 負荷電流ILから求めた係数(an,b
n)に補正値(an *,bn *)を加える加算器
7 Voltage transformer for detecting system voltage 8 Current transformer for detecting load current I L 9 Synchronization detection circuit 11 Coefficient device 12 Adder for detecting difference between compensation command value I REF and current inverter output 13 Comparator 18a , 18b Integrator circuit for Fourier calculation 19a, 19b Sample-and-hold circuit for obtaining coefficients of Fourier transform formula 22 Control device for active filter of the present invention 23 Harmonic wave detection circuit 24 Current transformer for detecting active filter current I AF 25 Active from power supply The current flowing into the filter
Adder 26 obtained by I L + I AF 26 Changeover switch circuit provided for interposing a correction value calculation cycle during the calculation period of the harmonic current I LH contained in the load current 27 Correction value calculation timing determination circuit 28a , 28b Sample and hold circuits 29a and 29b for obtaining correction values of Fourier transform formula coefficients (a n , b) obtained from load current I L
adder for adding the correction value (a n * , b n * ) to ( n )

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 負荷電流ILからフーリエ級数展開によ
り高調波電流ILHを検出し、補償指令値IREFとするア
クティブフィルタにおいて、 負荷電流に含まれる高調波電流ILHとアクティブフィル
タの出力電流IAFを加算して、電源からアクティブフィ
ルタに流入する高調波電流ISHを求め、これを負荷電流
から検出した高調波電流ILHに補正値として加え、補償
指令値IREFとすることを特徴とするアクティブフィル
タの制御方法。
1. An active filter which detects a harmonic current I LH from a load current I L by Fourier series expansion and sets it as a compensation command value I REF , in which the harmonic current I LH included in the load current and an output current of the active filter are included. A feature is that I AF is added to obtain a harmonic current I SH flowing from the power supply into the active filter, and this is added as a correction value to the harmonic current I LH detected from the load current to obtain a compensation command value I REF. Control method of active filter.
【請求項2】 負荷電流ILを検出する電流変成器と、 アクティブフィルタの出力電流IAFを検出する電流変成
器と、 検出した負荷電流ILとアクティブフィルタの出力電流
AFを加算する加算器と、 所定時間おきに、電源に同期した所定サイクル期間の補
正値算出信号fS *を発生する補正値算出タイミングの決
定回路と、 通常時は、負荷電流ILをフーリエ演算の入力信号とし
て通過させ、補正値算出信号fS *が発生したとき上記加
算値(IL+IAF)をフーリエ演算の入力信号として通
過させる切換スイッチ回路と、 切換スイッチ回路を通過した入力信号を受けてフーリエ
演算の積分を行なう積分回路と、この積分結果を、各フ
ーリエ演算周期の終了時に、補正値算出信号にしたがい
負荷電流に対するものと加算値に対するものを区別して
記憶するサンプルホールド回路と、負荷電流に対応する
サンプル値(an,bn)に加算値に対応するサンプル値
(an *,bn *)を加えて補正を行なう加算器を備え、入
力信号から高調波を分離・抽出する高調波検出回路と、 高調波検出回路の出力に、所定の係数を掛けて補償指令
値IREFとする計数器とを具備したことを特徴とするア
クティブフィルタの制御装置。
2. A current transformer for detecting the load current I L , a current transformer for detecting the output current I AF of the active filter, and an addition for adding the detected load current I L and the output current I AF of the active filter. And a correction value calculation timing determination circuit that generates a correction value calculation signal f S * for a predetermined cycle period synchronized with the power supply at predetermined time intervals, and normally, the load current I L is used as an input signal for Fourier calculation. A selector switch circuit that allows the addition value (I L + I AF ) to pass as a Fourier calculation input signal when the correction value calculation signal f S * is generated, and a Fourier calculation that receives the input signal that has passed the selection switch circuit. And an integration circuit that performs the integration of the load current according to the correction value calculation signal at the end of each Fourier calculation cycle Includes a sample and hold circuit for storing the sample values (a n, b n) corresponding to the load current sample value corresponding to the addition value (a n *, b n * ) an adder for performing an addition correction Te, An active filter comprising: a harmonic detection circuit for separating / extracting harmonics from an input signal; and a counter for multiplying an output of the harmonic detection circuit by a predetermined coefficient to obtain a compensation command value I REF. Control device.
JP7028317A 1995-02-16 1995-02-16 Method and device for controlling active filter Pending JPH08223803A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7028317A JPH08223803A (en) 1995-02-16 1995-02-16 Method and device for controlling active filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7028317A JPH08223803A (en) 1995-02-16 1995-02-16 Method and device for controlling active filter

Publications (1)

Publication Number Publication Date
JPH08223803A true JPH08223803A (en) 1996-08-30

Family

ID=12245243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7028317A Pending JPH08223803A (en) 1995-02-16 1995-02-16 Method and device for controlling active filter

Country Status (1)

Country Link
JP (1) JPH08223803A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007119855A1 (en) * 2006-04-13 2007-10-25 Hitachi, Ltd. Power converting device, and control method therefor
JP2008017643A (en) * 2006-07-07 2008-01-24 Hitachi Ltd Power converter and control method thereof
JP2008306829A (en) * 2007-06-07 2008-12-18 Meidensha Corp Harmonic current compensator
CN111342466A (en) * 2020-03-17 2020-06-26 山东华天电气有限公司 Distributed three-phase unbalance and harmonic treatment device and method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007119855A1 (en) * 2006-04-13 2007-10-25 Hitachi, Ltd. Power converting device, and control method therefor
JP5051127B2 (en) * 2006-04-13 2012-10-17 株式会社日立製作所 Power converter and control method thereof
JP2008017643A (en) * 2006-07-07 2008-01-24 Hitachi Ltd Power converter and control method thereof
JP2008306829A (en) * 2007-06-07 2008-12-18 Meidensha Corp Harmonic current compensator
CN111342466A (en) * 2020-03-17 2020-06-26 山东华天电气有限公司 Distributed three-phase unbalance and harmonic treatment device and method
CN111342466B (en) * 2020-03-17 2024-01-09 山东华天电气有限公司 Distributed three-phase imbalance and harmonic wave treatment device and method

Similar Documents

Publication Publication Date Title
JP6352477B2 (en) Voltage balance control device and voltage balance control method for flying capacitor multi-level converter
CN109067393B (en) Phase locking method, device and equipment of power system
KR101757252B1 (en) Variable pfc and grid-tied bus voltage control
CN106685210A (en) Power factor correction circuit, control method and controller
EP0104999B1 (en) Gain switching device with reduced error for watt meter
RU2144197C1 (en) Gear and method measuring electric energy
JPH08223803A (en) Method and device for controlling active filter
JP2012029434A (en) Method for detecting phase jump in distribution type power source and system interconnection protecting apparatus
JP4003501B2 (en) Three-phase PWM rectifier controller
JP4156412B2 (en) Current sensor
JPH05232157A (en) Voltage drop detection device
US7447279B2 (en) Method and system for indicating zero-crossings of a signal in the presence of noise
JP4385931B2 (en) DC current detector
KR920020220A (en) High resistance ground fault detection device
JP2614285B2 (en) Method for removing residual output waveform from zero-phase output waveform detector
KR840002376B1 (en) Electronic electric-energy meter
JP5293554B2 (en) Power converter
JP5939666B2 (en) Digital control power supply
JPH11326428A (en) Parameter measuring device for inverter circuit
JP3162836B2 (en) Measuring method of water concentration and oxygen concentration in exhaust gas
JPH0566235A (en) Peak holding circuit, peak detecting circuit and peak-position detecting circuit
JPH039267A (en) Measuring method for dc current
JPS63144724A (en) Reactive power compensator
JPH061987B2 (en) Current detection circuit for inverter device
JPH0121361Y2 (en)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040302