JP5049744B2 - 配線基板の製造方法およびその配線基板 - Google Patents
配線基板の製造方法およびその配線基板 Download PDFInfo
- Publication number
- JP5049744B2 JP5049744B2 JP2007286865A JP2007286865A JP5049744B2 JP 5049744 B2 JP5049744 B2 JP 5049744B2 JP 2007286865 A JP2007286865 A JP 2007286865A JP 2007286865 A JP2007286865 A JP 2007286865A JP 5049744 B2 JP5049744 B2 JP 5049744B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- shaped
- wiring board
- channel
- electrode side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 20
- 239000002923 metal particle Substances 0.000 claims description 6
- 238000001035 drying Methods 0.000 claims description 5
- 239000002904 solvent Substances 0.000 claims description 5
- 238000010304 firing Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 45
- 238000000576 coating method Methods 0.000 description 35
- 239000011248 coating agent Substances 0.000 description 32
- 238000000034 method Methods 0.000 description 26
- 239000000463 material Substances 0.000 description 25
- 239000004020 conductor Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 239000007788 liquid Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000007639 printing Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 239000004793 Polystyrene Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- FOIXSVOLVBLSDH-UHFFFAOYSA-N Silver ion Chemical compound [Ag+] FOIXSVOLVBLSDH-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000002082 metal nanoparticle Substances 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09254—Branched layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は電子デバイスが設けられた配線基板の製造方法とその配線基板に関する。
近年、基板上にインクジェット方式を用いて所定のパターンの膜形成を行うことで低コスト化を狙った技術開発が進められている。特に有機半導体を用いる有機薄膜トランジスタでは、半導体膜のみならず、ゲート絶縁膜，ゲート電極，ソース電極，ドレイン電極などすべての構成材料はインクジェット法に適用可能な塗布材料で提供されるようになってきている。
しかしながら、インクジェット法では細長い膜パターンの幅寸法の制御には限界があり、例えば有機トランジスタのスイッチング性能向上の障害になっている。
これに対してバンクと呼ばれるダム状の段差構造の採用により、塗布材料の拡がりを制限しながらトランジスタ性能に必要な細線パターンを実現しようとする検討が進められている（例えば、特許文献１参照）。この場合、細長い溝の幅がトランジスタ性能に必要なパターン幅の完成寸法に大きく関係するので溝の中に充填する塗布材料の量の制御が難しい。また、インクジェット方式であると着弾精度との兼ね合いから着弾領域よりも狭い溝の中への充填も難しい。このため、この溝の一部は着弾領域サイズのバンクとしている。しかし溝の全長が長くなる場合には着弾用バンクからの塗布材料の流動距離が長く流動中の干上がりや溝内の付着異物によるパターン幅が不安定になってしまうことがある。この問題の対策として外部電極からの静電気力による流動の促進が提案されている（例えば、特許文献２参照）。
しかしながら、例えば有機薄膜トランジスタを塗布パターンにより構成する場合には多層構造となる。すなわち、下層に絶縁層，半導体層，導体層などのパターンが配置されている領域上に細長い形状の膜を形成するために、上記の溝内における流動障害は起こりやすくなるのに対して、外部電極からの静電気力は下層パターンの干渉を考慮しなければならず、有機薄膜トランジスタを適用した電子回路の形成は、これらの制約を受けながら実現されなければならない。このように、塗布材料で構成される電子デバイスを適用した電子回路には印刷技術からの技術展開による印刷並みのコストとスループットの実現に大きな期待が集まっているが、上記の問題が障害になっている。
一方、金属ナノ粒子を、有機保護コロイドを用いて溶媒中に分散させた導体用塗布材料では、有機保護膜分解時の影響により最終的に得られる導体組織の緻密度が低く、比抵抗がバルク金属値よりも桁違いに高くなってしまうため、導体抵抗の低減が必須になっている。
塗布材料による導体細線の実現には、導体抵抗低減のために上記の細線形成時の重ね塗りか、細線形成後の金属めっきによる厚膜化が必要になるが、設備コスト低減・工程短縮の理由から重ね塗り方式が望ましい。しかしながら、重ね塗り方式では２回目の塗布工程において上記の溝内における流動障害の発生がさらに起こりやすくなり、線幅の均一性が損なわれやすくなる。また１回目の塗布により導体膜が溝底部に存在する場合には静電気力による流動促進は難しくなる。
プリント配線基板などで要求される配線パターン幅であれば、インクジェット方式での直接描画が可能で多層化形成時の問題は起こらないが、上記のような多層構造を必要とする有機薄膜トランジスタを採用した電子回路を実現させるには、塗布材料を用いた多層化に対応可能な細線パターン形成方法が必要である。
上記の溝における流動障害への対策が課題である。上記提案は最下層向けの細線パターン形成には適用可能であるが、最下層向けの細線導体形成であれば導体膜付基板からのパターン加工基板を利用することも可能であり、下層パターンの形成よりもその上の層での細線パターン形成のほうが重要課題である。また重ね塗り方式による細線の厚膜化が課題である。
重ね塗り方式による細線の厚膜化では塗布工程と乾燥あるいは焼成工程を繰り返す必要があり、フレキシブル基板などは基板とパターン材料間の熱膨張係数の違いから局部的なうねりを生じやすく、高速に塗布材料を供給してパターン形成することが印刷並みの低コストとスループットの実現のための重要課題である。
特に有機薄膜トランジスタの場合には、細線幅のゲート長寸法で低抵抗となるゲート電極の実現のほかに、ソース電極とドレイン電極間の間隙をゲート長に近い寸法で実現し各電極の低抵抗・低寄生容量とする必要がある。このため電極の厚膜化と省面積化をめざすが重ね塗りの際に上記の間隙上を塗膜が覆ってしまう問題がある。トランジスタの性能が損なわれるのでゲート上の絶縁層を厚くすることは難しい。
本発明の目的は、特性のよい有機薄膜電子デバイスを備えた配線基板を安価に実現することにある。
上記課題を解決するために本発明における配線基板の製造方法は、金属粒子を分散させた溶液を供給して配線を形成する配線基板の製造方法において、基板上に、トランジジスタの細線幅のゲート長に近い寸法の間隙を持って配置され、細線用の溝であるソース電極側の溝型流路とドレイン電極側の溝型流路とを形成し、前記ソース電極側の溝型流路の長手方向とは垂直方向に連通するように形成される複数の溝型流路を有する第１の櫛歯状の溝型流路を形成し、該第１の櫛歯状の溝型流路は前記ソース電極側の溝型流路とは反対の一端で第１の共通溝型流路により互いに接続され、前記ドレイン電極側の溝型流路の長手方向とは垂直方向に連通するように形成される複数の溝型流路を有する第２の櫛歯状の溝型流路を形成し、該第２の櫛歯状の溝型流路は前記ドレイン電極側の溝型流路とは反対の一端で第２の共通溝型流路により互いに接続され、複数の各流路へ金属粒子を分散させた溶液を供給し、前記溶液の溶媒を乾燥させて、前記流路内に残った前記金属粒子を焼成して、前記基板上に配線を形成することを特徴とするものである。
上記により、良質な細線パターンとパターン間の良質な狭間隙を有する配線基板を実現することができる。
本発明によれば、良好な特性を備えた有機薄膜電子デバイスを有する配線基板を安価に実現することができる。
次に、本発明の詳細を以下の実施例の記述に従って説明する。図１は本発明の一実施例におけるに有機薄膜トランジスタが設けられた配線基板の平面図である。
まず図２を用いて配線基板の厚さ方向の構造について説明する。図１のＡＡ′断面図である図２に示したように、基板１に近い方からゲート電極２，ゲート絶縁膜４，有機半導体薄膜７，感光性樹脂８，ソース電極膜９，ドレイン電極膜１２が配置されたボトムゲート構造の電界効果型有機薄膜トランジスタである。図１および図２において基板１上にゲート電極２を形成する。
基板１としては、ポリイミド，ポリエーテルサルホン（ＰＥＳ），液晶ポリマー，ポリカーボネート（ＰＣ），ポリメタクリル酸メチル（ＰＭＭＡ），ポリエチレンテレフタレート（ＰＥＴ），ナイロン，ポリプロピレン（ＰＰ），ポリエチレン（ＰＥ），ポリスチレン（ＰＳ），ポリエチレンナフタレート（ＰＥＮ）などの樹脂があげられる。また、ガラス，セラミックスなどでもよい。また、シリコン基板や金属基板上に酸化膜や有機絶縁膜を形成して用いてもよい。
以下、本実施例における配線基板の製造方法について説明する。まず、塗布膜の膜厚均一性，密着性，接着強度などを向上する目的で基板１に対して、前処理として表面処理を実施する。この前処理の詳細については本実施例においては省略する。
図３はゲート電極２形成後を示している。ゲート電極２は、１０マイクロメートル以下の線幅の細線パターンにする必要がある。そこで、ゲート電極２は、基板１上に蒸着法やスパッタ法により金属膜を形成し、フォトリソグラフィを用いて金属膜をエッチング加工によって形成する。金属膜を設けるにあたっては、金属箔を接着シートなどにより貼り付けた基板を利用してもよい。
また、後述する方法と同様に導電性塗布材料を用いて形成してもよい。このゲート電極２の形成方法は、まず、基板１上にポリイミド系の感光性絶縁膜６を塗布し、フォトリソグラフィにより感光性絶縁膜６内に溝パターンを形成する。この溝パターンに、たとえば銀ナノ粒子を有機保護膜によって溶媒中に分散させた銀ナノインクのような導電性塗布材料を充填したのち、乾燥・焼成処理により電極形成する方法である。
前述の導電性塗布材料の充填方法としては、インクジェットやディスペンサなどによる吐出による滴下や、スプレーコータやロールコータなどによるコーティング方法が利用できる。また、感光性絶縁膜６表面の撥液性を利用すると充填しやすい。
コーティング方法で導電性塗布材料を充填する場合、ゲート電極２周囲の塗布材料が過剰になったときには、ゲート電極２になる溝から引き出し電極３になるバンクへ過剰分が流れ込む。また、逆に、コータの送り速度が速いなどゲート電極２になる溝への塗布材料が不足するときには、引き出し電極３になるバンクからゲート電極２になる溝へ塗布材料が流入する。これらにより、ゲート電極２が形成される溝と引き出し電極３が形成されるバンクとで、導電性塗布材料の過不足を自動調整するインクバッファ機能を実現し、コータによる高速印刷への対応が可能となる。
次に、このゲート電極２パターン上に同一形状のゲート絶縁膜４を形成する。エッチング法でゲート電極２を加工した場合には、感光性絶縁膜６をエッチングマスクとして代用することができる。ゲート電極２から引き出し電極３上の絶縁膜５は、後の工程でレーザアブレーションにより除去することで、各電極表面を露出させることができる。
ゲート絶縁膜４の形成方法としては、上記のほかに、裏面露光処理が利用できる光透過性の基板を利用した場合、ゲート電極２の形成後に感光性絶縁膜を塗布し基板裏面側からゲート電極２をマスクとして露光することにより形成することができる。
あるいは、ダイレクトイメージング露光方式などによって通常の位置あわせ露光処理で実施することも可能である。
また、ゲート耐圧向上のためにゲート電極２の側壁に絶縁樹脂を塗布材料充填方式で設ける場合には、上述の溝の深さをゲート絶縁膜厚分だけ余分に確保し、ゲート電極２の形成後の溝を絶縁インクで充填して、ゲート絶縁膜４を形成することができる。
次に、図４に示す有機半導体薄膜７の配線パターンの形成方法について説明する。これから説明する形成方法を実施すると、パターンサイズが大きくても形成することができ、インクジェットやディスペンサによる吐出滴下によって直接描画可能である。あるいは、感光性絶縁膜を塗布しフォトリソグラフィによりバンクを形成して、このバンク内に有機半導体塗布材料を充填してパターン形成することも可能である。
本発明の一実施例における配線基板の製造方法を用いて、ソース電極およびドレイン電極の形成について図５〜図９を用いて説明する。図５はソース電極膜９およびドレイン電極膜１２を上記のボトムゲート構造の電界効果型有機薄膜トランジスタへ適用した実施例を示している。図６は従来型のソース電極６１およびドレイン電極６２を適用した例を示す。図７は本実施例におけるソース電極７２，ドレイン電極７１の形状を示す。図８は従来のソース電極８２，ドレイン電極８１の形状を示す。
図７，図８に示すようにソース電極とドレイン電極間の間隙寸法Ｄ１，Ｄ２はトランジスタの性能面からトランジスタのゲート長に近い寸法が望ましい。
このため、従来は図６および図８に示すようなソース電極６１，８２，ドレイン電極６２，８１をバンク形成し、このバンク内に銀ナノ粒子を有機保護膜によって溶媒中に分散させた銀ナノインクのような導電性塗布材料を充填したのち、乾燥・焼成処理により電極形成をしていた。
しかしながら図８に示すようにソース電極８２とドレイン電極８１の間隙Ｄ２が狭いために導電性塗布材料が乗り越えショート８４が発生しやすい。このショート８４を防止するためには塗布量を減らして膜厚を薄くするしかなかった。けれども塗布量を減らしすぎると、バンクの外周部に塗液が引っ張られ電極パターンの中央部で干上がりがでやすくなる。すると電極の抵抗がばらつく原因になる。
本実施例においては、図５，図７に示しているようにチャネル端を構成するソース電極膜９，７２とドレイン電極膜１２，７１を細線用の溝とし、これに接続する複数の溝１０，１３，７３，７４とこれらの溝の他端に接続するバンク１１，１４，７５，７６によって構成する。
溝で構成される櫛歯状の電極では液状の塗布材料を保持する捕液性が高く、図８に示すような電極間ショート８４を起こすことが少なくなる。塗布材料が過剰に塗布された場合には、バンク１１，１４，７５，７６側がバッファ機能を有するため速やかに正常化される。膜厚を大きくするために重ね塗り工程を導入しても電極間ショートの可能性が低くなる。
図９に示すように溝の数が多くなる場合には塗液の保有量も多くなるのでバンクを不要とすることもできる。本実施例では上記のバッファ機能により溝内の液膜の厚さを自動調節できるため、ロールコータなどのように塗布材料の液膜を多めに基板表面に塗った後にエアーナイフなどの方法により上記の自動調節の適用範囲内に入るように液を飛ばすことによって印刷機並みの高速塗布・パターン形成が実現可能である。
以上により、良好な性能をもつ有機薄膜トランジスタを印刷並みの低価格とスループットで形成することが可能となる。また、トップゲート構造の電界効果型有機薄膜トランジスタについても同様の製造方法によって形成することができる。
本実施例によれば、塗布材料を用いた良質な細線パターンとパターン間の良質な狭間隙を有する配線基板，電子回路が作成可能となった。印刷技術の展開で実現可能であるため有機薄膜電子デバイスおよび電子回路の低価格化が実現できる。
１ 基板
２ ゲート電極
３ 引き出し電極
４ ゲート絶縁膜
５ 絶縁膜
６ 感光性絶縁膜
７ 有機半導体薄膜
９ ソース電極膜
１０，１３，７３，７４ 複数の溝
１１，１４，７５，７６ バンク
１２ ドレイン電極膜
２ ゲート電極
３ 引き出し電極
４ ゲート絶縁膜
５ 絶縁膜
６ 感光性絶縁膜
７ 有機半導体薄膜
９ ソース電極膜
１０，１３，７３，７４ 複数の溝
１１，１４，７５，７６ バンク
１２ ドレイン電極膜
Claims (2)
- 金属粒子を分散させた溶液を供給して配線を形成する配線基板の製造方法において、
基板上に、トランジジスタの細線幅のゲート長に近い寸法の間隙を持って配置され、細線用の溝であるソース電極側の溝型流路とドレイン電極側の溝型流路とを形成し、
前記ソース電極側の溝型流路の長手方向とは垂直方向に連通するように形成される複数の溝型流路を有する第１の櫛歯状の溝型流路を形成し、
該第１の櫛歯状の溝型流路は前記ソース電極側の溝型流路とは反対の一端で第１の共通溝型流路により互いに接続され、
前記ドレイン電極側の溝型流路の長手方向とは垂直方向に連通するように形成される複数の溝型流路を有する第２の櫛歯状の溝型流路を形成し、
該第２の櫛歯状の溝型流路は前記ドレイン電極側の溝型流路とは反対の一端で第２の共通溝型流路により互いに接続され、
複数の各流路へ金属粒子を分散させた溶液を供給し、
前記溶液の溶媒を乾燥させて、
前記流路内に残った前記金属粒子を焼成して、前記基板上に配線を形成することを特徴とする配線基板の製造方法。 - 請求項１において、
前記トランジジスタは、有機薄膜トランジスタであることを特徴とする配線基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007286865A JP5049744B2 (ja) | 2007-11-05 | 2007-11-05 | 配線基板の製造方法およびその配線基板 |
| CN200810166779.9A CN101431146B (zh) | 2007-11-05 | 2008-10-27 | 布线基板的制造方法以及该布线基板 |
| EP08019270A EP2056342B1 (en) | 2007-11-05 | 2008-11-04 | Wiring board |
| US12/264,936 US8120070B2 (en) | 2007-11-05 | 2008-11-05 | Wiring board and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007286865A JP5049744B2 (ja) | 2007-11-05 | 2007-11-05 | 配線基板の製造方法およびその配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009117498A JP2009117498A (ja) | 2009-05-28 |
| JP5049744B2 true JP5049744B2 (ja) | 2012-10-17 |
Family
ID=40377568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007286865A Expired - Fee Related JP5049744B2 (ja) | 2007-11-05 | 2007-11-05 | 配線基板の製造方法およびその配線基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8120070B2 (ja) |
| EP (1) | EP2056342B1 (ja) |
| JP (1) | JP5049744B2 (ja) |
| CN (1) | CN101431146B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9510458B2 (en) * | 2013-03-13 | 2016-11-29 | Imagine Tf, Llc | High aspect ratio traces, circuits, and methods for manufacturing and using the same |
| JP5924609B2 (ja) * | 2013-12-03 | 2016-05-25 | 国立大学法人山形大学 | 金属薄膜の製造方法及び導電構造の製造方法 |
| CN105674777B (zh) * | 2016-01-25 | 2017-08-04 | 云南科威液态金属谷研发有限公司 | 一种基于液态金属的智能器件 |
| CN111180523A (zh) * | 2019-12-31 | 2020-05-19 | 成都中电熊猫显示科技有限公司 | 薄膜晶体管、阵列基板以及液晶显示面板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275672A (ja) * | 1989-03-30 | 1990-11-09 | Nippon Steel Corp | 薄膜トランジスター |
| US5531020A (en) * | 1989-11-14 | 1996-07-02 | Poly Flex Circuits, Inc. | Method of making subsurface electronic circuits |
| DE19941401C1 (de) * | 1999-08-31 | 2001-03-08 | Infineon Technologies Ag | Verfahren zur Herstellung einer DRAM-Zellenanordnung |
| JP3324581B2 (ja) * | 1999-09-21 | 2002-09-17 | 日本電気株式会社 | 固体撮像装置及びその製造方法 |
| GB0103715D0 (en) * | 2001-02-15 | 2001-04-04 | Koninkl Philips Electronics Nv | Semicondutor devices and their peripheral termination |
| US7219978B2 (en) * | 2002-11-18 | 2007-05-22 | Osram Opto Semiconductors Gmbh | Ink jet bank substrates with channels |
| JP2004260364A (ja) * | 2003-02-25 | 2004-09-16 | Renesas Technology Corp | 半導体装置及び高出力電力増幅装置並びにパソコンカード |
| KR101100625B1 (ko) * | 2003-10-02 | 2012-01-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법 |
| WO2005048353A1 (en) * | 2003-11-14 | 2005-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing liquid crystal display device |
| JP4330492B2 (ja) * | 2004-06-09 | 2009-09-16 | シャープ株式会社 | 配線基板及びその製造方法 |
| JP4396414B2 (ja) * | 2004-06-24 | 2010-01-13 | セイコーエプソン株式会社 | 膜パターン形成方法および膜パターン形成装置 |
| JP2007158003A (ja) * | 2005-12-05 | 2007-06-21 | Canon Inc | 電子デバイスおよび電子デバイスの製造方法 |
| JP2007243081A (ja) * | 2006-03-13 | 2007-09-20 | Hitachi Ltd | 薄膜トランジスタ基板及び薄膜トランジスタ基板の生成方法 |
-
2007
- 2007-11-05 JP JP2007286865A patent/JP5049744B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-27 CN CN200810166779.9A patent/CN101431146B/zh not_active Expired - Fee Related
- 2008-11-04 EP EP08019270A patent/EP2056342B1/en not_active Not-in-force
- 2008-11-05 US US12/264,936 patent/US8120070B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009117498A (ja) | 2009-05-28 |
| CN101431146A (zh) | 2009-05-13 |
| US20090114958A1 (en) | 2009-05-07 |
| EP2056342B1 (en) | 2013-01-09 |
| EP2056342A3 (en) | 2011-04-06 |
| US8120070B2 (en) | 2012-02-21 |
| CN101431146B (zh) | 2011-12-07 |
| EP2056342A2 (en) | 2009-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8748242B2 (en) | Electronic circuit structure and method for forming same | |
| US8003533B2 (en) | Method for forming a laminated structure having a wettability-variable layer | |
| US9041123B2 (en) | Thin film transistors and high fill factor pixel circuits and methods for forming same | |
| JP5049744B2 (ja) | 配線基板の製造方法およびその配線基板 | |
| US20110159250A1 (en) | Patterning method | |
| EP2533103B1 (en) | Method of manufacturing interconnection member and electronic device, interconnection member, multilayered interconnections, electronic device, electronic device array and display device using the method | |
| US20100301337A1 (en) | Electronic device with self-aligned electrodes fabricated using additive liquid deposition | |
| EP1748502B1 (en) | Semiconductor device and process for producing same | |
| US8258514B2 (en) | Semiconductor device and display apparatus using the semiconductor device | |
| US8661973B2 (en) | Screen plate including dummy printing region and full surface solid printing region | |
| JP4622630B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20100112471A (ko) | 박막트랜지스터 기판의 제조 방법과 이에 의한 박막트랜지스터 기판 | |
| TW201419965A (zh) | 線路之製造方法 | |
| US8361372B2 (en) | Method of forming pattern and method of producing electronic element | |
| JP4843978B2 (ja) | 薄膜トランジスタの形成方法 | |
| US20180061892A1 (en) | Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate | |
| JP2010080552A (ja) | トランジスタの製造方法 | |
| US8796083B2 (en) | Fluoropolymer mask for transistor channel definition | |
| US9406896B2 (en) | Pre-fabricated substrate for printed electronic devices | |
| TWI717364B (zh) | 印刷超窄間隙線之方法 | |
| KR20170018609A (ko) | 패턴 구조체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |