JP5045564B2 - Non-reciprocal circuit element - Google Patents

Non-reciprocal circuit element Download PDF

Info

Publication number
JP5045564B2
JP5045564B2 JP2008152944A JP2008152944A JP5045564B2 JP 5045564 B2 JP5045564 B2 JP 5045564B2 JP 2008152944 A JP2008152944 A JP 2008152944A JP 2008152944 A JP2008152944 A JP 2008152944A JP 5045564 B2 JP5045564 B2 JP 5045564B2
Authority
JP
Japan
Prior art keywords
electrically connected
capacitor
port
output port
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008152944A
Other languages
Japanese (ja)
Other versions
JP2009302742A (en
Inventor
長谷川  隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008152944A priority Critical patent/JP5045564B2/en
Publication of JP2009302742A publication Critical patent/JP2009302742A/en
Application granted granted Critical
Publication of JP5045564B2 publication Critical patent/JP5045564B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。   The present invention relates to a nonreciprocal circuit device, and more particularly to a nonreciprocal circuit device such as an isolator or a circulator used in a microwave band.

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。   Conventionally, nonreciprocal circuit elements such as isolators and circulators have a characteristic of transmitting a signal only in a predetermined specific direction and not transmitting in a reverse direction. Utilizing this characteristic, for example, an isolator is used in a transmission circuit unit of a mobile communication device such as a car phone or a mobile phone.

この種の非可逆回路素子として2ポート型アイソレータとしては、特許文献1の図6に記載のように、フェライトの表面に第1中心電極及び第2中心電極を互いに絶縁状態で交差して配置し、入力ポートに接続された第1中心電極の一端と、出力ポートに接続された第2中心電極の一端との間に抵抗が接続され、かつ、該抵抗と直列にインダクタを接続したものが知られている。   As a non-reciprocal circuit device of this type, as a two-port isolator, as shown in FIG. 6 of Patent Document 1, the first center electrode and the second center electrode are arranged on the surface of ferrite so as to cross each other in an insulated state. A resistor is connected between one end of the first center electrode connected to the input port and one end of the second center electrode connected to the output port, and an inductor is connected in series with the resistor. It has been.

この2ポート型アイソレータは、第1及び第2中心電極の交差角を40°〜80°に設定することで実用に耐え得る挿入損失帯域幅とアイソレーション帯域幅を実現している。前記インダクタは交差角を90°からずらすことによる位相のずれを補償するために設けられている。しかし、挿入損失帯域幅を広くしようとするとアイソレーション帯域幅が狭くなり、逆に、アイソレーション帯域幅を広くしようとすると挿入損失帯域幅が狭くなるという問題点を有している。   This two-port isolator achieves an insertion loss bandwidth and an isolation bandwidth that can withstand practical use by setting the crossing angle of the first and second center electrodes to 40 ° to 80 °. The inductor is provided to compensate for a phase shift caused by shifting the crossing angle from 90 °. However, when the insertion loss bandwidth is widened, the isolation bandwidth is narrowed. Conversely, when the isolation bandwidth is widened, the insertion loss bandwidth is narrowed.

また、特許文献2の図6及び図7に記載のように、フェライトに第1中心電極及び第2中心電極を互いに絶縁状態で交差させて配置し、第1中心電極の一端を入力ポートに接続し、第1中心電極の他端と第2中心電極の一端とを出力ポートに接続し、第2中心電極の他端をグランドポートに接続し、さらに、入力ポートと出力ポートとの間に整合容量及び抵抗を並列に接続したものが知られている。   Also, as shown in FIGS. 6 and 7 of Patent Document 2, the first center electrode and the second center electrode are arranged so as to intersect with each other in an insulated state, and one end of the first center electrode is connected to the input port. The other end of the first center electrode and one end of the second center electrode are connected to the output port, the other end of the second center electrode is connected to the ground port, and the matching is performed between the input port and the output port. A capacitor and a resistor connected in parallel are known.

この2ポート型アイソレータは、挿入損失を大きく低下させる利点を有しているが、アイソレーション帯域幅をより大きくすることが要望されている。
特開2003−046307号公報 国際公開第2007/046229号パンフレット
Although this two-port isolator has the advantage of greatly reducing the insertion loss, it is desired to increase the isolation bandwidth.
JP 2003-046307 A International Publication No. 2007/046229 Pamphlet

そこで、本発明の目的は、挿入損失を増大させることなく、アイソレーション特性を向上させることのできる非可逆回路素子を提供することにある。   Therefore, an object of the present invention is to provide a non-reciprocal circuit device capable of improving the isolation characteristics without increasing the insertion loss.

前記目的を達成するため、本発明の第1の形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第1及び第2中心電極と、
前記永久磁石及び前記フェライトを保持する回路基板と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとの間に、前記抵抗と直列にLC共振回路が電気的に接続され、該LC共振回路は互いに直列に接続されたコンデンサとインダクタとからなり、前記コンデンサが前記入力ポート側に配置されるとともに前記インダクタが前記出力ポート側に配置され、
前記コンデンサ及び前記インダクタは、それぞれチップ状素子であり、前記回路基板の表面に実装されるとともに該回路基板に設けたストリップラインを介して互いに電気的に接続されていること、
を特徴とする。
In order to achieve the above object, the non-reciprocal circuit device according to the first aspect of the present invention comprises:
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
First and second center electrodes disposed in an insulated state intersecting with the ferrite;
A circuit board holding the permanent magnet and the ferrite;
With
The first center electrode has one end electrically connected to the input port and the other end electrically connected to the output port;
The second center electrode has one end electrically connected to the output port and the other end electrically connected to the ground port.
A first matching capacitor is electrically connected between the input port and the output port;
A second matching capacitor is electrically connected between the output port and the ground port;
A resistor is electrically connected between the input port and the output port,
An LC resonant circuit is electrically connected in series with the resistor between the input port and the output port, and the LC resonant circuit includes a capacitor and an inductor connected in series with each other, and the capacitor is connected to the input port. Arranged on the port side and the inductor is arranged on the output port side,
Each of the capacitor and the inductor is a chip-like element, and is mounted on the surface of the circuit board and electrically connected to each other via a strip line provided on the circuit board.
It is characterized by.

本発明の第2の形態である非可逆回路素子は、
前記LC共振回路は一つのコンデンサと該コンデンサの両側に電気的に接続された二つのインダクタとからなり、
前記コンデンサ及び前記インダクタは、それぞれチップ状素子であり、前記回路基板の表面に実装されるとともに該回路基板に設けたストリップラインを介して互いに電気的に接続されていること、
を特徴とする。
The non-reciprocal circuit device according to the second aspect of the present invention is
The LC resonant circuit comprises one capacitor and two inductors electrically connected to both sides of the capacitor,
Each of the capacitor and the inductor is a chip-like element, and is mounted on the surface of the circuit board and electrically connected to each other via a strip line provided on the circuit board.
It is characterized by.

本発明の第3の形態である非可逆回路素子は、
前記LC共振回路は一つのインダクタと該インダクタの両側に電気的に接続された二つのコンデンサとからなり、
前記インダクタ及び前記コンデンサは、それぞれチップ状素子であり、前記回路基板の表面に実装されるとともに該回路基板に設けたストリップラインを介して互いに電気的に接続されていること、
を特徴とする。
The non-reciprocal circuit device according to the third aspect of the present invention is
The LC resonant circuit comprises one inductor and two capacitors electrically connected to both sides of the inductor,
Each of the inductor and the capacitor is a chip-like element, mounted on the surface of the circuit board and electrically connected to each other via a strip line provided on the circuit board;
It is characterized by.

前記非可逆回路素子においては、入力ポートと出力ポートとの間に、抵抗と直列に、ストリップラインで互いに直列に接続されたチップ状素子からなるインダクタとコンデンサとからなるLC共振回路が接続されているため、出力ポートに高周波電流が入力されると、抵抗とLC共振回路のインピーダンス特性によって広帯域に整合され、アイソレーション特性が向上する。一方、入力ポートから出力ポートへ高周波電流が流れる動作時には、第2中心電極に大きな高周波電流が流れ、第1中心電極及び抵抗にはほとんど高周波電流が流れない。従って、前記LC共振回路が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。   In the nonreciprocal circuit device, an LC resonance circuit comprising an inductor and a capacitor made of chip-like elements connected in series with each other in a stripline is connected between the input port and the output port in series. Therefore, when a high frequency current is input to the output port, the impedance characteristics of the resistor and the LC resonance circuit are matched in a wide band, and the isolation characteristics are improved. On the other hand, during an operation in which a high frequency current flows from the input port to the output port, a large high frequency current flows through the second center electrode, and almost no high frequency current flows through the first center electrode and the resistor. Therefore, even if the LC resonance circuit is added, the loss due to it can be ignored, and the insertion loss does not increase.

本発明によれば、入力ポートと出力ポートとの間に、抵抗と直列に、チップ状素子からなるインダクタとコンデンサとをストリップラインを介して電気的に接続したLC共振回路を設けたため、挿入損失特性を維持したままアイソレーション特性を向上させることができる。   According to the present invention, since the LC resonance circuit in which the inductor and the capacitor made of the chip-like element are electrically connected via the strip line is provided between the input port and the output port in series with the resistor, the insertion loss Isolation characteristics can be improved while maintaining the characteristics.

以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。   Embodiments of a nonreciprocal circuit device according to the present invention will be described below with reference to the accompanying drawings.

(実施例1、図1〜図7参照)
実施例1である2ポート型アイソレータの等価回路を図1に示す。この2ポート型アイソレータは、集中定数型アイソレータであり、フェライト32に、インダクタL1を構成する第1中心電極35とインダクタL2を構成する第2中心電極36とを互いに絶縁状態で交差させて配置したものである。
(See Example 1, FIGS. 1 to 7)
FIG. 1 shows an equivalent circuit of a 2-port isolator that is Embodiment 1. In FIG. This two-port type isolator is a lumped constant type isolator, and is arranged on the ferrite 32 such that the first center electrode 35 constituting the inductor L1 and the second center electrode 36 constituting the inductor L2 cross each other in an insulated state. Is.

第1中心電極35の一端は、入力ポートP1に接続され、かつ、整合用コンデンサCS1を介して入力端子電極26に接続されている。第1中心電極35の他端と第2中心電極36の一端は、出力ポートP2に接続され、かつ、整合用コンデンサCS2を介して出力端子電極27に接続され、第2中心電極36の他端はグランドポートP3に接続されている。   One end of the first center electrode 35 is connected to the input port P1, and is connected to the input terminal electrode 26 via the matching capacitor CS1. The other end of the first center electrode 35 and one end of the second center electrode 36 are connected to the output port P2 and connected to the output terminal electrode 27 through the matching capacitor CS2, and the other end of the second center electrode 36 is connected. Is connected to the ground port P3.

入力ポートP1と出力ポートP2との間には第1中心電極35と並列に整合用コンデンサC1が接続され、出力ポートP2とグランドポートP3との間には第2中心電極36と並列に整合用コンデンサC2が接続されている。入力ポートP1と出力ポートP2との間には、抵抗RとLC直列共振回路(インダクタL3とコンデンサC3とからなる)とが第1中心電極35と並列に接続されている。   A matching capacitor C1 is connected in parallel with the first center electrode 35 between the input port P1 and the output port P2, and for matching in parallel with the second center electrode 36 between the output port P2 and the ground port P3. A capacitor C2 is connected. Between the input port P1 and the output port P2, a resistor R and an LC series resonance circuit (consisting of an inductor L3 and a capacitor C3) are connected in parallel with the first center electrode 35.

以上の回路構成からなる2ポート型アイソレータにおいては、入力端子電極26に高周波電流が入力されると、第2中心電極36に大きな高周波電流が流れ、第1中心電極35にはほとんど高周波電流が流れず、挿入損失が小さく、広帯域で動作する。この動作時において、抵抗RやLC直列共振回路(インダクタL3とコンデンサC3)にも高周波電流はほとんど流れないため、該LC直列共振回路による損失は無視でき、挿入損失が増大することはない。   In the two-port isolator having the above circuit configuration, when a high frequency current is input to the input terminal electrode 26, a large high frequency current flows through the second center electrode 36, and almost all high frequency current flows through the first center electrode 35. In addition, the insertion loss is small and it operates in a wide band. During this operation, almost no high-frequency current flows through the resistor R or the LC series resonance circuit (inductor L3 and capacitor C3). Therefore, the loss due to the LC series resonance circuit can be ignored and the insertion loss does not increase.

一方、出力端子電極27に高周波電流が入力されると、抵抗RとLC直列共振回路のインピーダンス特性によって広帯域に整合され、アイソレーション特性が向上する。なお、このようなアイソレーション、挿入損失及び入出力リターンロスの特性については、後に図7を参照して説明する。   On the other hand, when a high-frequency current is input to the output terminal electrode 27, the impedance characteristics of the resistor R and the LC series resonance circuit are matched in a wide band, and the isolation characteristics are improved. Such isolation, insertion loss, and input / output return loss characteristics will be described later with reference to FIG.

次に、図1に示した2ポート型アイソレータの具体的な構成について、図2〜図5を参照して説明する。この集中定数型の2ポート型アイソレータは、概略、回路基板20と、フェライト32と永久磁石41とからなるフェライト・磁石素子30と、チップ状素子からなる整合用回路素子C1,C2,CS1,CS2,R及びチップ状素子からなる共振回路用素子C3,L3とで構成されている。   Next, a specific configuration of the two-port isolator shown in FIG. 1 will be described with reference to FIGS. This lumped constant type two-port isolator is roughly composed of a circuit board 20, a ferrite / magnet element 30 composed of a ferrite 32 and a permanent magnet 41, and matching circuit elements C1, C2, CS1, CS2 composed of chip-shaped elements. , R, and resonant circuit elements C3 and L3 composed of chip-like elements.

フェライト32には、図3に示すように、表裏の主面32a,32bに互いに電気的に絶縁された第1中心電極35及び第2中心電極36が形成されている。ここで、フェライト32は互いに対向する平行な第1主面32a及び第2主面32bを有する直方体形状をなしている。   As shown in FIG. 3, the ferrite 32 is formed with a first center electrode 35 and a second center electrode 36 that are electrically insulated from each other on the front and back main surfaces 32a and 32b. Here, the ferrite 32 has a rectangular parallelepiped shape having a first main surface 32a and a second main surface 32b which are parallel to each other.

また、永久磁石41はフェライト32に対して直流磁界を主面32a,32bに略垂直方向に印加するように主面32a,32bに対向して、例えば、エポキシ系の接着剤42(図5参照)を介して接着され、フェライト・磁石素子30を形成している。永久磁石41の主面41aは前記フェライト32の主面32a,32bと同一寸法であり、互いの外形が一致するように主面32a,41a、主面32b,41aどうしを対向させて配置されている。   The permanent magnet 41 faces the main surfaces 32a and 32b so as to apply a DC magnetic field to the ferrite 32 in a direction substantially perpendicular to the main surfaces 32a and 32b, for example, an epoxy-based adhesive 42 (see FIG. 5). ) To form a ferrite / magnet element 30. The main surface 41a of the permanent magnet 41 has the same dimensions as the main surfaces 32a and 32b of the ferrite 32, and is arranged with the main surfaces 32a and 41a and the main surfaces 32b and 41a facing each other so that their external shapes coincide with each other. Yes.

第1中心電極35は導体膜にて形成されている。即ち、図3に示すように、フェライト32の第1主面32aにおいて右下から立ち上がって2本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面32c上の中継用電極35aを介して第2主面32bに回り込み、第2主面32bにおいて第1主面32aと透視状態で重なるように2本に分岐した状態で形成され、その一端は下面32dに形成された接続用電極35bに接続されている。また、第1中心電極35の他端は下面32dに形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。そして、第1中心電極35と以下に説明する第2中心電極36とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。   The first center electrode 35 is formed of a conductor film. That is, as shown in FIG. 3, the first main surface 32a of the ferrite 32 rises from the lower right and branches into two, and is formed at an upper left and inclined at a relatively small angle with respect to the long side. Is formed in a state where it branches into the second main surface 32b via the relay electrode 35a on the upper surface 32c and is branched into two so as to overlap the first main surface 32a in a transparent state on the second main surface 32b, One end thereof is connected to a connection electrode 35b formed on the lower surface 32d. The other end of the first center electrode 35 is connected to a connection electrode 35c formed on the lower surface 32d. Thus, the first center electrode 35 is wound around the ferrite 32 for one turn. And the 1st center electrode 35 and the 2nd center electrode 36 demonstrated below cross | intersect in the state insulated by mutually forming the insulating film.

第2中心電極36は導体膜にて形成されている。まず、0.5ターン目36aが第1主面32aにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して第1中心電極35と交差した状態で形成され、上面32c上の中継用電極36bを介して第2主面32bに回り込み、1ターン目36cが第2主面32bにおいて略垂直に第1中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下面32dの中継用電極36dを介して第1主面32aに回り込み、1.5ターン目36eが第1主面32aにおいて0.5ターン目36aと平行に第1中心電極35と交差した状態で形成され、上面32c上の中継用電極36fを介して第2主面32bに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36k、中継用電極36l、3.5ターン目36m、中継用電極36n、4ターン目36o、がフェライト32の表面にそれぞれ形成されている。また、第2中心電極36の両端は、それぞれフェライト32の下面32dに形成された接続用電極35c,36pに接続されている。なお、接続用電極35cは第1中心電極35及び第2中心電極36のそれぞれの端部の接続用電極として共用されている。   The second center electrode 36 is formed of a conductor film. First, the 0.5th turn 36a is formed on the first main surface 32a so as to be inclined from the lower right to the upper left with a relatively large angle with respect to the long side and intersecting the first center electrode 35, and on the upper surface 32c. The first turn 36c is formed so as to cross the first central electrode 35 substantially perpendicularly on the second main surface 32b by going around the second main surface 32b via the relay electrode 36b. The lower end of the first turn 36c wraps around the first main surface 32a via the relay electrode 36d on the lower surface 32d, and the 1.5th turn 36e is first in parallel with the 0.5th turn 36a on the first main surface 32a. It is formed in a state of intersecting with the center electrode 35 and wraps around the second main surface 32b via the relay electrode 36f on the upper surface 32c. Similarly, the second turn 36g, the relay electrode 36h, the 2.5th turn 36i, the relay electrode 36j, the third turn 36k, the relay electrode 36l, the 3.5th turn 36m, the relay electrode 36n, the fourth turn The eyes 36o are formed on the surface of the ferrite 32, respectively. Further, both ends of the second center electrode 36 are connected to connection electrodes 35c and 36p formed on the lower surface 32d of the ferrite 32, respectively. The connection electrode 35 c is shared as a connection electrode at each end of the first center electrode 35 and the second center electrode 36.

また、接続用電極35b,35c,36pや中継用電極35a,36b,36d,36f,36h,36j,36l,36nはフェライト32の上下面32c,32dに形成された凹部37(図4参照)に銀、銀合金、銅、銅合金などの電極用導電材を充填して形成されている。また、上下面32c,32dには各種電極と平行にダミー凹部38も形成され、かつ、ダミー電極39a,39b,39cが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導電材で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部37,38に導体膜として形成したものであってもよい。   Further, the connection electrodes 35b, 35c, 36p and the relay electrodes 35a, 36b, 36d, 36f, 36h, 36j, 36l, 36n are formed in the recesses 37 (see FIG. 4) formed in the upper and lower surfaces 32c, 32d of the ferrite 32. It is formed by filling a conductive material for an electrode such as silver, a silver alloy, copper, or a copper alloy. In addition, dummy recesses 38 are formed on the upper and lower surfaces 32c and 32d in parallel with various electrodes, and dummy electrodes 39a, 39b, and 39c are formed. This type of electrode is formed by forming a through hole in the mother ferrite substrate in advance, filling the through hole with an electrode conductive material, and then cutting the through hole at a position where the through hole is divided. Various electrodes may be formed as conductor films in the recesses 37 and 38.

フェライト32としてはYIGフェライトなどが用いられている。第1及び第2中心電極35,36や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極35,36の絶縁膜としてはガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。   As the ferrite 32, YIG ferrite or the like is used. The first and second center electrodes 35 and 36 and various electrodes can be formed as a thick film or thin film of silver or a silver alloy by a method such as printing, transfer, or photolithography. As the insulating film of the center electrodes 35 and 36, a dielectric thick film such as glass or alumina, a resin film such as polyimide, or the like can be used. These can also be formed by methods such as printing, transfer, and photolithography.

なお、フェライト32を絶縁膜及び各種電極を含めて磁性体材料にて一体的に焼成することが可能である。この場合、各種電極を高温焼成に耐えるCu,Pd,Ag又はPd/Agを用いることになる。   The ferrite 32 can be integrally fired with a magnetic material including an insulating film and various electrodes. In this case, Cu, Pd, Ag, or Pd / Ag that can withstand high-temperature firing of various electrodes is used.

永久磁石41は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石41とフェライト32とを接着する接着剤42としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。   As the permanent magnet 41, a strontium-based, barium-based, or lanthanum-cobalt-based ferrite magnet is usually used. As the adhesive 42 for adhering the permanent magnet 41 and the ferrite 32, it is optimal to use a one-component thermosetting epoxy adhesive.

回路基板20は、通常のプリント配線回路基板と同種の材料からなり、その表面には、前記フェライト・磁石素子30やチップ状素子からなる整合用回路素子C1,C2,CS1,CS2,R及びチップ状素子からなる共振回路用素子C3,L3を実装するための端子電極25a,25b,25c,25dや入力端子電極26、出力端子電極27、グランド端子電極28a,28bが形成されている。   The circuit board 20 is made of the same kind of material as that of a normal printed wiring circuit board, and on the surface thereof, the matching circuit elements C1, C2, CS1, CS2, R and the chip made of the ferrite / magnet element 30 or chip-like elements are formed. Terminal electrodes 25a, 25b, 25c, and 25d, input terminal electrodes 26, output terminal electrodes 27, and ground terminal electrodes 28a and 28b for mounting the resonant circuit elements C3 and L3, each of which is an element, are formed.

前記フェライト・磁石素子30は、回路基板20上に載置され、フェライト32の下面32dの電極35b,35c,36pが端子電極25a,25b,25cとリフローはんだ付けなどによって実装される。また、整合用回路素子C1,C2,CS1,CS2,R及び共振回路用素子C3,L3もそれぞれの回路(図1参照)を構成するように電極25a〜25d,26,27,28a,28bとリフローはんだ付けなどによって実装される。   The ferrite magnet element 30 is placed on the circuit board 20, and the electrodes 35b, 35c, 36p on the lower surface 32d of the ferrite 32 are mounted on the terminal electrodes 25a, 25b, 25c by reflow soldering or the like. Further, the matching circuit elements C1, C2, CS1, CS2, R and the resonant circuit elements C3, L3 are also formed of the electrodes 25a to 25d, 26, 27, 28a, 28b so as to constitute respective circuits (see FIG. 1). It is mounted by reflow soldering.

前記LC直列共振回路を構成するコンデンサC3は入力ポートP1側に配置され、インダクタL3は出力ポートP2側に配置されている。コンデンサC3は回路基板20上の端子電極25a,25c上に実装され、インダクタL3は端子電極25c,25d上に実装され、両者は互いに端子電極25c(ストリップラインSL1)を介して電気的に接続されている。   The capacitor C3 constituting the LC series resonance circuit is disposed on the input port P1 side, and the inductor L3 is disposed on the output port P2 side. The capacitor C3 is mounted on the terminal electrodes 25a and 25c on the circuit board 20, and the inductor L3 is mounted on the terminal electrodes 25c and 25d, and they are electrically connected to each other via the terminal electrode 25c (strip line SL1). ing.

ここで、実施例1である2ポート型アイソレータのアイソレーション、挿入損失、入力リターンロス及び出力リターンロスの特性について図7を参照して説明する。比較のため、図6に示す等価回路を有する比較例1についても、それらの特性を図7に合わせて示す。比較例1はLC直列共振回路をコンデンサC3とインダクタL3で構成するも、インダクタL3を入力ポートP1側に配置し、コンデンサC3を出力ポートP2側に配置したものである。それ以外は実施例1と同じ構成とされている。実施例1及び比較例1のそれぞれの条件は以下のとおりである。   Here, the characteristics of the isolation, insertion loss, input return loss, and output return loss of the 2-port isolator according to the first embodiment will be described with reference to FIG. For comparison, the characteristics of Comparative Example 1 having the equivalent circuit shown in FIG. 6 are also shown in FIG. In Comparative Example 1, the LC series resonance circuit is configured by the capacitor C3 and the inductor L3, but the inductor L3 is disposed on the input port P1 side and the capacitor C3 is disposed on the output port P2 side. The rest of the configuration is the same as that of the first embodiment. The conditions of Example 1 and Comparative Example 1 are as follows.

実施例1:
第1中心電極L1:2.0nH
第2中心電極L2:3.8nH
コンデンサC1:2.6pF
コンデンサC2:0.3pF
コンデンサCS1:1.1pF
コンデンサCS2:1.3pF
抵抗R:105Ω
コンデンサC3:0.1pF
インダクタL3:51nH
ストリップラインSL1:厚み0.2mm、誘電率4.5、ライン幅0.3mm、ライン長0.3mm
Example 1:
First center electrode L1: 2.0 nH
Second center electrode L2: 3.8 nH
Capacitor C1: 2.6 pF
Capacitor C2: 0.3 pF
Capacitor CS1: 1.1pF
Capacitor CS2: 1.3pF
Resistance R: 105Ω
Capacitor C3: 0.1 pF
Inductor L3: 51 nH
Strip line SL1: thickness 0.2 mm, dielectric constant 4.5, line width 0.3 mm, line length 0.3 mm

比較例1:
第1中心電極L1:2.0nH
第2中心電極L2:3.8nH
コンデンサC1:2.5pF
コンデンサC2:0.3pF
コンデンサCS1:1.5pF
コンデンサCS2:1.1pF
抵抗R:177Ω
コンデンサC3:0.1pF
インダクタL3:50nH
ストリップラインSL1:厚み0.2mm、誘電率4.5、ライン幅0.3mm、ライン長0.3mm
Comparative Example 1:
First center electrode L1: 2.0 nH
Second center electrode L2: 3.8 nH
Capacitor C1: 2.5 pF
Capacitor C2: 0.3 pF
Capacitor CS1: 1.5pF
Capacitor CS2: 1.1 pF
Resistance R: 177Ω
Capacitor C3: 0.1 pF
Inductor L3: 50 nH
Strip line SL1: thickness 0.2 mm, dielectric constant 4.5, line width 0.3 mm, line length 0.3 mm

図7中、(A)は入力リターンロス特性を示し、(B)アイソレーション特性を示し、(C)は挿入損失特性を示し、(D)は出力リターンロス特性を示す。それらの特性は1750〜2150MHzの帯域でシミュレートしたものである。実施例1と比較例1とを比較すると明らかなように、実施例1では挿入損失の劣化を生じることなく、アイソレーションが向上し、出力リターンロスも向上している。   7A shows the input return loss characteristic, FIG. 7B shows the isolation characteristic, FIG. 7C shows the insertion loss characteristic, and FIG. 7D shows the output return loss characteristic. These characteristics are simulated in the band of 1750 to 2150 MHz. As is clear from the comparison between Example 1 and Comparative Example 1, in Example 1, the isolation is improved and the output return loss is also improved without causing deterioration of the insertion loss.

(実施例2、図8〜図12参照)
実施例2である2ポート型アイソレータの等価回路を図8に示す。基本的には前記実施例1と同様の回路構成からなり、フェライト・磁石素子30や回路基板20などの構成も基本的には実施例1と同じである。
(See Example 2, FIGS. 8 to 12)
FIG. 8 shows an equivalent circuit of a 2-port isolator that is Embodiment 2. In FIG. The circuit configuration is basically the same as that of the first embodiment, and the configurations of the ferrite / magnet element 30 and the circuit board 20 are basically the same as those of the first embodiment.

異なるのは、LC直列共振回路を一つのコンデンサC3と該コンデンサC3の両側に電気的に接続した二つのインダクタL3,L4とで構成した点にある。図9に示すように、これらのコンデンサC3及びインダクタL3,L4はそれぞれチップ状素子からなる。コンデンサC3は回路基板20上の端子電極25c,25d上に実装され、インダクタL3は端子電極25d,25e上に実装され、インダクタL4は端子電極25a,25c上に実装される。コンデンサC3とインダクタL3とは端子電極25d(ストリップラインSL1)を介して電気的に接続され、コンデンサC3とインダクタL4とは端子電極25c(ストリップラインSL2)を介して電気的に接続されている。   The difference is that the LC series resonance circuit is composed of one capacitor C3 and two inductors L3 and L4 electrically connected to both sides of the capacitor C3. As shown in FIG. 9, the capacitor C3 and the inductors L3 and L4 are each formed of a chip-like element. The capacitor C3 is mounted on the terminal electrodes 25c and 25d on the circuit board 20, the inductor L3 is mounted on the terminal electrodes 25d and 25e, and the inductor L4 is mounted on the terminal electrodes 25a and 25c. Capacitor C3 and inductor L3 are electrically connected through terminal electrode 25d (strip line SL1), and capacitor C3 and inductor L4 are electrically connected through terminal electrode 25c (strip line SL2).

ここで、実施例2である2ポート型アイソレータのアイソレーション、挿入損失、入力リターンロス及び出力リターンロスの特性について図12を参照して説明する。比較のため、図10及び図11に示す等価回路を有する比較例2A,2Bについても、それらの特性を図12に合わせて示す。比較例2Aは、LC直列共振回路を入力ポートP1側から、インダクタL3、インダクタL4、コンデンサC3の直列接続で構成したもので、それぞれの間にはストリップラインSL1,SL2が介在されている。比較例2Bは、LC直列共振回路を入力ポートP1側から、コンデンサC3、インダクタL3、インダクタL4の直列接続で構成したもので、それぞれの間にはストリップラインSL1,SL2が介在されている。それ以外は実施例2と同じ構成とされている。実施例2及び比較例2A,2Bのそれぞれの条件は以下のとおりである。   Here, the characteristics of the isolation, insertion loss, input return loss, and output return loss of the 2-port isolator according to the second embodiment will be described with reference to FIG. For comparison, the characteristics of Comparative Examples 2A and 2B having the equivalent circuits shown in FIGS. 10 and 11 are also shown in FIG. In Comparative Example 2A, an LC series resonance circuit is configured by connecting an inductor L3, an inductor L4, and a capacitor C3 in series from the input port P1 side, and strip lines SL1 and SL2 are interposed therebetween. In the comparative example 2B, an LC series resonance circuit is configured by connecting a capacitor C3, an inductor L3, and an inductor L4 in series from the input port P1 side, and strip lines SL1 and SL2 are interposed therebetween. Other than that, the configuration is the same as that of the second embodiment. The conditions of Example 2 and Comparative Examples 2A and 2B are as follows.

実施例2:
第1中心電極L1:2.0nH
第2中心電極L2:3.8nH
コンデンサC1:2.6pF
コンデンサC2:0.3pF
コンデンサCS1:1.1pF
コンデンサCS2:1.2pF
抵抗R:143Ω
コンデンサC3:0.1pF
インダクタL3:29nH
インダクタL4:29nH
ストリップラインSL1,SL2:厚み0.2mm、誘電率4.5、ライン幅0.3mm、ライン長0.3mm
Example 2:
First center electrode L1: 2.0 nH
Second center electrode L2: 3.8 nH
Capacitor C1: 2.6 pF
Capacitor C2: 0.3 pF
Capacitor CS1: 1.1pF
Capacitor CS2: 1.2pF
Resistance R: 143Ω
Capacitor C3: 0.1 pF
Inductor L3: 29 nH
Inductor L4: 29 nH
Strip line SL1, SL2: thickness 0.2mm, dielectric constant 4.5, line width 0.3mm, line length 0.3mm

比較例2A:
第1中心電極L1:2.0nH
第2中心電極L2:3.8nH
コンデンサC1:2.5pF
コンデンサC2:0.3pF
コンデンサCS1:1.5pF
コンデンサCS2:1.0pF
抵抗R:207Ω
コンデンサC3:0.1pF
インダクタL3:24nH
インダクタL4:24nH
ストリップラインSL1,SL2:厚み0.2mm、誘電率4.5、ライン幅0.3mm、ライン長0.3mm
Comparative Example 2A:
First center electrode L1: 2.0 nH
Second center electrode L2: 3.8 nH
Capacitor C1: 2.5 pF
Capacitor C2: 0.3 pF
Capacitor CS1: 1.5pF
Capacitor CS2: 1.0 pF
Resistance R: 207Ω
Capacitor C3: 0.1 pF
Inductor L3: 24 nH
Inductor L4: 24 nH
Strip line SL1, SL2: thickness 0.2mm, dielectric constant 4.5, line width 0.3mm, line length 0.3mm

比較例2B:
第1中心電極L1:2.0nH
第2中心電極L2:3.8nH
コンデンサC1:2.6pF
コンデンサC2:0.3pF
コンデンサCS1:1.0pF
コンデンサCS2:1.4pF
抵抗R:97Ω
コンデンサC3:0.1pF
インダクタL3:24nH
インダクタL4:24nH
ストリップラインSL1,SL2:厚み0.2mm、誘電率4.5、ライン幅0.3mm、ライン長0.3mm
Comparative Example 2B:
First center electrode L1: 2.0 nH
Second center electrode L2: 3.8 nH
Capacitor C1: 2.6 pF
Capacitor C2: 0.3 pF
Capacitor CS1: 1.0 pF
Capacitor CS2: 1.4pF
Resistance R: 97Ω
Capacitor C3: 0.1 pF
Inductor L3: 24 nH
Inductor L4: 24 nH
Strip line SL1, SL2: thickness 0.2mm, dielectric constant 4.5, line width 0.3mm, line length 0.3mm

図12中、(A)は入力リターンロス特性を示し、(B)アイソレーション特性を示し、(C)は挿入損失特性を示し、(D)は出力リターンロス特性を示す。それらの特性は1750〜2150MHzの帯域でシミュレートしたものである。実施例2と比較例2A,2Bとを比較すると明らかなように、実施例2では挿入損失の劣化を生じることなく、アイソレーションが向上し、入出力リターンロスも向上している。   In FIG. 12, (A) shows the input return loss characteristic, (B) shows the isolation characteristic, (C) shows the insertion loss characteristic, and (D) shows the output return loss characteristic. These characteristics are simulated in the band of 1750 to 2150 MHz. As is clear from the comparison between Example 2 and Comparative Examples 2A and 2B, in Example 2, the isolation is improved and the input / output return loss is also improved without causing deterioration of the insertion loss.

(実施例3、図13〜図17参照)
実施例3である2ポート型アイソレータの等価回路を図13に示す。基本的には前記実施例1と同様の回路構成からなり、フェライト・磁石素子30や回路基板20などの構成も基本的には実施例1と同じである。
(See Example 3, FIGS. 13 to 17)
FIG. 13 shows an equivalent circuit of the 2-port isolator which is Embodiment 3. The circuit configuration is basically the same as that of the first embodiment, and the configurations of the ferrite / magnet element 30 and the circuit board 20 are basically the same as those of the first embodiment.

異なるのは、LC直列共振回路を一つのインダクタL3と該インダクタL3の両側に電気的に接続した二つのコンデンサC3,C4とで構成した点にある。図14に示すように、これらのインダクタL3及びコンデンサC3,C4はそれぞれチップ状素子からなる。インダクタL3は回路基板20上の端子電極25c,25d上に実装され、コンデンサC3は端子電極25d,25e上に実装され、コンデンサC4は端子電極25a,25c上に実装される。インダクタL3とコンデンサC3とは端子電極25d(ストリップラインSL1)を介して電気的に接続され、インダクタL3とコンデンサC4とは端子電極25c(ストリップラインSL2)を介して電気的に接続されている。   The difference is that the LC series resonance circuit is composed of one inductor L3 and two capacitors C3 and C4 electrically connected to both sides of the inductor L3. As shown in FIG. 14, the inductor L3 and the capacitors C3 and C4 are each composed of a chip-like element. The inductor L3 is mounted on the terminal electrodes 25c and 25d on the circuit board 20, the capacitor C3 is mounted on the terminal electrodes 25d and 25e, and the capacitor C4 is mounted on the terminal electrodes 25a and 25c. The inductor L3 and the capacitor C3 are electrically connected via a terminal electrode 25d (strip line SL1), and the inductor L3 and the capacitor C4 are electrically connected via a terminal electrode 25c (strip line SL2).

ここで、実施例3である2ポート型アイソレータのアイソレーション、挿入損失、入力リターンロス及び出力リターンロスの特性について図17を参照して説明する。比較のため、図15及び図16に示す等価回路を有する比較例3A,3Bについても、それらの特性を図17に合わせて示す。比較例3Aは、LC直列共振回路を入力ポートP1側から、コンデンサC3、コンデンサC4、インダクタL3の直列接続で構成したもので、それぞれの間にはストリップラインSL1,SL2が介在されている。比較例3Bは、LC直列共振回路を入力ポートP1側から、インダクタL3、コンデンサC3、コンデンサC4の直列接続で構成したもので、それぞれの間にはストリップラインSL1,SL2が介在されている。それ以外は実施例1と同じ構成とされている。実施例3及び比較例3A,3Bのそれぞれの条件は以下のとおりである。   Here, characteristics of the isolation, insertion loss, input return loss, and output return loss of the 2-port isolator according to the third embodiment will be described with reference to FIG. For comparison, the characteristics of Comparative Examples 3A and 3B having the equivalent circuits shown in FIGS. 15 and 16 are also shown in FIG. In Comparative Example 3A, an LC series resonance circuit is configured by connecting a capacitor C3, a capacitor C4, and an inductor L3 in series from the input port P1 side, and strip lines SL1 and SL2 are interposed therebetween. In Comparative Example 3B, an LC series resonance circuit is configured by connecting an inductor L3, a capacitor C3, and a capacitor C4 in series from the input port P1 side, and strip lines SL1 and SL2 are interposed therebetween. The rest of the configuration is the same as that of the first embodiment. The conditions of Example 3 and Comparative Examples 3A and 3B are as follows.

実施例3:
第1中心電極L1:2.0nH
第2中心電極L2:3.8nH
コンデンサC1:2.5pF
コンデンサC2:0.3pF
コンデンサCS1:1.1pF
コンデンサCS2:1.2pF
抵抗R:137Ω
コンデンサC3:0.2pF
コンデンサC4:0.2pF
インダクタL3:57nH
ストリップラインSL1,SL2:厚み0.2mm、誘電率4.5、ライン幅0.3mm、ライン長0.3mm
Example 3:
First center electrode L1: 2.0 nH
Second center electrode L2: 3.8 nH
Capacitor C1: 2.5 pF
Capacitor C2: 0.3 pF
Capacitor CS1: 1.1pF
Capacitor CS2: 1.2pF
Resistance R: 137Ω
Capacitor C3: 0.2 pF
Capacitor C4: 0.2pF
Inductor L3: 57 nH
Strip line SL1, SL2: thickness 0.2mm, dielectric constant 4.5, line width 0.3mm, line length 0.3mm

比較例3A:
第1中心電極L1:2.0nH
第2中心電極L2:3.8nH
コンデンサC1:2.6pF
コンデンサC2:0.3pF
コンデンサCS1:1.0pF
コンデンサCS2:1.5pF
抵抗R:92Ω
コンデンサC3:0.2pF
コンデンサC4:0.2pF
インダクタL3:48nH
ストリップラインSL1,SL2:厚み0.2mm、誘電率4.5、ライン幅0.3mm、ライン長0.3mm
Comparative Example 3A:
First center electrode L1: 2.0 nH
Second center electrode L2: 3.8 nH
Capacitor C1: 2.6 pF
Capacitor C2: 0.3 pF
Capacitor CS1: 1.0 pF
Capacitor CS2: 1.5pF
Resistance R: 92Ω
Capacitor C3: 0.2 pF
Capacitor C4: 0.2pF
Inductor L3: 48 nH
Strip line SL1, SL2: thickness 0.2mm, dielectric constant 4.5, line width 0.3mm, line length 0.3mm

比較例3B:
第1中心電極L1:2.0nH
第2中心電極L2:3.8nH
コンデンサC1:2.5pF
コンデンサC2:0.3pF
コンデンサCS1:1.5pF
コンデンサCS2:1.0pF
抵抗R:210Ω
コンデンサC3:0.2pF
コンデンサC4:0.2pF
インダクタL3:48nH
ストリップラインSL1,SL2:厚み0.2mm、誘電率4.5、ライン幅0.3mm、ライン長0.3mm
Comparative Example 3B:
First center electrode L1: 2.0 nH
Second center electrode L2: 3.8 nH
Capacitor C1: 2.5 pF
Capacitor C2: 0.3 pF
Capacitor CS1: 1.5pF
Capacitor CS2: 1.0 pF
Resistance R: 210Ω
Capacitor C3: 0.2 pF
Capacitor C4: 0.2pF
Inductor L3: 48 nH
Strip line SL1, SL2: thickness 0.2mm, dielectric constant 4.5, line width 0.3mm, line length 0.3mm

図17中、(A)は入力リターンロス特性を示し、(B)アイソレーション特性を示し、(C)は挿入損失特性を示し、(D)は出力リターンロス特性を示す。それらの特性は1750〜2150MHzの帯域でシミュレートしたものである。実施例3と比較例3A,3Bとを比較すると明らかなように、実施例3では挿入損失の劣化を生じることなく、アイソレーションが向上し、入出力リターンロスも向上している。   In FIG. 17, (A) shows the input return loss characteristic, (B) shows the isolation characteristic, (C) shows the insertion loss characteristic, and (D) shows the output return loss characteristic. These characteristics are simulated in the band of 1750 to 2150 MHz. As is clear from a comparison between Example 3 and Comparative Examples 3A and 3B, Example 3 improves isolation and improves input / output return loss without causing deterioration of insertion loss.

(特性のまとめ)
以下に示す表1に、実施例1、比較例1、実施例2、比較例2A,2B、実施例3、比較例3A,3Bの入力リターンロス、挿入損失、アイソレーション、出力リターンロスの1850〜2050MHz帯域での最悪値をまとめて示す。なお、最上段に示した従来例とは、実施例1において、LC直列共振回路(コンデンサC3インダクタL3及びストリップラインSL1)を省略した2ポート型アイソレータであり、その条件は以下のとおりである。表1からも、実施例1,2,3においては、挿入損失及びアイソレーションともに好ましい値を示していることが分かる。
(Summary of characteristics)
Table 1 below shows the input return loss, insertion loss, isolation, and output return loss 1850 of Example 1, Comparative Example 1, Example 2, Comparative Examples 2A and 2B, Example 3, and Comparative Examples 3A and 3B. The worst values in the ~ 2050 MHz band are shown together. The conventional example shown in the uppermost stage is a two-port isolator in which the LC series resonance circuit (capacitor C3 inductor L3 and stripline SL1) is omitted in the first embodiment, and the conditions are as follows. Table 1 also shows that Examples 1, 2, and 3 show preferable values for both insertion loss and isolation.

従来例:
第1中心電極L1:2.0nH
第2中心電極L2:3.8nH
コンデンサC1:2.6pF
コンデンサC2:0.3pF
コンデンサCS1:1.2pF
コンデンサCS2:1.2pF
抵抗R:170Ω
Conventional example:
First center electrode L1: 2.0 nH
Second center electrode L2: 3.8 nH
Capacitor C1: 2.6 pF
Capacitor C2: 0.3 pF
Capacitor CS1: 1.2pF
Capacitor CS2: 1.2pF
Resistance R: 170Ω

Figure 0005045564
Figure 0005045564

(他の実施例)
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
(Other examples)
The non-reciprocal circuit device according to the present invention is not limited to the above-described embodiments, and can be variously modified within the scope of the gist thereof.

例えば、永久磁石41のN極とS極を反転させれば、入力ポートP1と出力ポートP2が入れ替わる。また、第1及び第2中心電極35,36の形状は種々に変更することができる。例えば、前記第1実施例では、第1中心電極35はフェライト32の主面32a,32b上で2本に分岐したものを示したが、分岐していなくてもよい。また、第2中心電極36は1ターン以上巻回されていればよい。   For example, if the N pole and S pole of the permanent magnet 41 are reversed, the input port P1 and the output port P2 are switched. Further, the shapes of the first and second center electrodes 35 and 36 can be variously changed. For example, in the first embodiment, the first center electrode 35 has been split into two on the main surfaces 32a and 32b of the ferrite 32. However, the first center electrode 35 may not be branched. Moreover, the 2nd center electrode 36 should just be wound 1 turn or more.

実施例1を示す等価回路図である。1 is an equivalent circuit diagram illustrating Example 1. FIG. 実施例1を示す分解斜視図である。1 is an exploded perspective view showing Example 1. FIG. 中心電極付きフェライトを示す斜視図である。It is a perspective view which shows the ferrite with a center electrode. 前記フェライトを示す斜視図である。It is a perspective view which shows the said ferrite. フェライト・磁石素子を示す分解斜視図である。It is a disassembled perspective view which shows a ferrite magnet element. 比較例1を示す等価回路図である。6 is an equivalent circuit diagram illustrating a comparative example 1. FIG. 実施例1及び比較例1の特性を示すグラフであり、(A)は入力リターンロス特性を示し、(B)アイソレーション特性を示し、(C)は挿入損失特性を示し、(D)は出力リターンロス特性を示す。It is a graph which shows the characteristic of Example 1 and Comparative Example 1, (A) shows an input return loss characteristic, (B) shows an isolation characteristic, (C) shows an insertion loss characteristic, (D) shows an output. Shows return loss characteristics. 実施例2を示す等価回路図である。FIG. 6 is an equivalent circuit diagram showing a second embodiment. 実施例2を示す分解斜視図である。FIG. 6 is an exploded perspective view showing a second embodiment. 比較例2Aを示す等価回路図である。It is an equivalent circuit diagram which shows the comparative example 2A. 比較例2Bを示す等価回路図である。It is an equivalent circuit diagram which shows the comparative example 2B. 実施例2及び比較例2A,2Bの特性を示すグラフであり、(A)は入力リターンロス特性を示し、(B)アイソレーション特性を示し、(C)は挿入損失特性を示し、(D)は出力リターンロス特性を示す。It is a graph which shows the characteristic of Example 2 and Comparative Examples 2A and 2B, (A) shows an input return loss characteristic, (B) shows an isolation characteristic, (C) shows an insertion loss characteristic, (D) Indicates output return loss characteristics. 実施例3を示す等価回路図である。6 is an equivalent circuit diagram illustrating Example 3. FIG. 実施例3を示す分解斜視図である。10 is an exploded perspective view showing Example 3. FIG. 比較例3Aを示す等価回路図である。FIG. 6 is an equivalent circuit diagram showing a comparative example 3A. 比較例3Bを示す等価回路図である。It is an equivalent circuit diagram which shows the comparative example 3B. 実施例3及び比較例3A,3Bの特性を示すグラフであり、(A)は入力リターンロス特性を示し、(B)アイソレーション特性を示し、(C)は挿入損失特性を示し、(D)は出力リターンロス特性を示す。It is a graph which shows the characteristic of Example 3 and comparative example 3A, 3B, (A) shows an input return loss characteristic, (B) shows an isolation characteristic, (C) shows an insertion loss characteristic, (D) Indicates output return loss characteristics.

符号の説明Explanation of symbols

20…回路基板
30…フェライト・磁石素子
32…フェライト
35…第1中心電極
36…第2中心電極
41…永久磁石
P1…入力ポート
P2…出力ポート
P3…グランドポート
C1〜C4…コンデンサ
L1〜L4…インダクタ
R…抵抗
SL1,SL2…ストリップライン
DESCRIPTION OF SYMBOLS 20 ... Circuit board 30 ... Ferrite magnet element 32 ... Ferrite 35 ... 1st center electrode 36 ... 2nd center electrode 41 ... Permanent magnet P1 ... Input port P2 ... Output port P3 ... Ground port C1-C4 ... Capacitor L1-L4 ... Inductor R ... Resistance SL1, SL2 ... Stripline

Claims (3)

永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第1及び第2中心電極と、
前記永久磁石及び前記フェライトを保持する回路基板と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとの間に、前記抵抗と直列にLC共振回路が電気的に接続され、該LC共振回路は互いに直列に接続されたコンデンサとインダクタとからなり、前記コンデンサが前記入力ポート側に配置されるとともに前記インダクタが前記出力ポート側に配置され、
前記コンデンサ及び前記インダクタは、それぞれチップ状素子であり、前記回路基板の表面に実装されるとともに該回路基板に設けたストリップラインを介して互いに電気的に接続されていること、
を特徴とする非可逆回路素子。
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
First and second center electrodes disposed in an insulated state intersecting with the ferrite;
A circuit board holding the permanent magnet and the ferrite;
With
The first center electrode has one end electrically connected to the input port and the other end electrically connected to the output port;
The second center electrode has one end electrically connected to the output port and the other end electrically connected to the ground port.
A first matching capacitor is electrically connected between the input port and the output port;
A second matching capacitor is electrically connected between the output port and the ground port;
A resistor is electrically connected between the input port and the output port,
An LC resonant circuit is electrically connected in series with the resistor between the input port and the output port, and the LC resonant circuit includes a capacitor and an inductor connected in series with each other, and the capacitor is connected to the input port. Arranged on the port side and the inductor is arranged on the output port side,
Each of the capacitor and the inductor is a chip-like element, and is mounted on the surface of the circuit board and electrically connected to each other via a strip line provided on the circuit board.
A nonreciprocal circuit device characterized by the above.
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第1及び第2中心電極と、
前記永久磁石及び前記フェライトを保持する回路基板と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとの間に、前記抵抗と直列にLC共振回路が電気的に接続され、該LC共振回路は一つのコンデンサと該コンデンサの両側に電気的に接続された二つのインダクタとからなり、
前記コンデンサ及び前記インダクタは、それぞれチップ状素子であり、前記回路基板の表面に実装されるとともに該回路基板に設けたストリップラインを介して互いに電気的に接続されていること、
を特徴とする非可逆回路素子。
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
First and second center electrodes disposed in an insulated state intersecting with the ferrite;
A circuit board holding the permanent magnet and the ferrite;
With
The first center electrode has one end electrically connected to the input port and the other end electrically connected to the output port;
The second center electrode has one end electrically connected to the output port and the other end electrically connected to the ground port.
A first matching capacitor is electrically connected between the input port and the output port;
A second matching capacitor is electrically connected between the output port and the ground port;
A resistor is electrically connected between the input port and the output port,
An LC resonant circuit is electrically connected in series with the resistor between the input port and the output port, and the LC resonant circuit includes one capacitor and two inductors electrically connected to both sides of the capacitor. And consist of
Each of the capacitor and the inductor is a chip-like element, and is mounted on the surface of the circuit board and electrically connected to each other via a strip line provided on the circuit board.
A nonreciprocal circuit device characterized by the above.
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに絶縁状態で交差して配置された第1及び第2中心電極と、
前記永久磁石及び前記フェライトを保持する回路基板と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
前記入力ポートと前記出力ポートとの間に、前記抵抗と直列にLC共振回路が電気的に接続され、該LC共振回路は一つのインダクタと該インダクタの両側に電気的に接続された二つのコンデンサとからなり、
前記インダクタ及び前記コンデンサは、それぞれチップ状素子であり、前記回路基板の表面に実装されるとともに該回路基板に設けたストリップラインを介して互いに電気的に接続されていること、
を特徴とする非可逆回路素子。
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
First and second center electrodes disposed in an insulated state intersecting with the ferrite;
A circuit board holding the permanent magnet and the ferrite;
With
The first center electrode has one end electrically connected to the input port and the other end electrically connected to the output port;
The second center electrode has one end electrically connected to the output port and the other end electrically connected to the ground port.
A first matching capacitor is electrically connected between the input port and the output port;
A second matching capacitor is electrically connected between the output port and the ground port;
A resistor is electrically connected between the input port and the output port,
An LC resonant circuit is electrically connected in series with the resistor between the input port and the output port, and the LC resonant circuit includes one inductor and two capacitors electrically connected to both sides of the inductor. And consist of
Each of the inductor and the capacitor is a chip-like element, mounted on the surface of the circuit board and electrically connected to each other via a strip line provided on the circuit board;
A nonreciprocal circuit device characterized by the above.
JP2008152944A 2008-06-11 2008-06-11 Non-reciprocal circuit element Expired - Fee Related JP5045564B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008152944A JP5045564B2 (en) 2008-06-11 2008-06-11 Non-reciprocal circuit element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008152944A JP5045564B2 (en) 2008-06-11 2008-06-11 Non-reciprocal circuit element

Publications (2)

Publication Number Publication Date
JP2009302742A JP2009302742A (en) 2009-12-24
JP5045564B2 true JP5045564B2 (en) 2012-10-10

Family

ID=41549211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008152944A Expired - Fee Related JP5045564B2 (en) 2008-06-11 2008-06-11 Non-reciprocal circuit element

Country Status (1)

Country Link
JP (1) JP5045564B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5126248B2 (en) * 2010-02-25 2013-01-23 株式会社村田製作所 Non-reciprocal circuit element
CN104541404B (en) * 2012-07-19 2016-08-24 株式会社村田制作所 Sending module
JP5874709B2 (en) * 2013-10-23 2016-03-02 株式会社村田製作所 Non-reciprocal circuit element, its module and transmission / reception module
WO2015111490A1 (en) * 2014-01-27 2015-07-30 株式会社村田製作所 Non-reciprocal circuit element

Also Published As

Publication number Publication date
JP2009302742A (en) 2009-12-24

Similar Documents

Publication Publication Date Title
EP2184802B1 (en) Irreversible circuit element
JP4656186B2 (en) Non-reciprocal circuit device and method of manufacturing composite electronic component
JP4155342B1 (en) Non-reciprocal circuit element
JP4692679B2 (en) Non-reciprocal circuit element
JP5045564B2 (en) Non-reciprocal circuit element
JP4665786B2 (en) Non-reciprocal circuit device and communication device
JP4640455B2 (en) Ferrite / magnet elements, non-reciprocal circuit elements and composite electronic components
JP4793350B2 (en) 2-port nonreciprocal circuit device
JP4858542B2 (en) Non-reciprocal circuit element
JP5056878B2 (en) Circuit module
JP5573178B2 (en) Non-reciprocal circuit element
JP5098813B2 (en) Non-reciprocal circuit device and composite electronic component
JP4831234B2 (en) Non-reciprocal circuit element
JP5083113B2 (en) Non-reciprocal circuit element
JP5120101B2 (en) Ferrite / magnet element manufacturing method
JP4844625B2 (en) Non-reciprocal circuit element
JP4929488B2 (en) Non-reciprocal circuit element
JP4811519B2 (en) Non-reciprocal circuit element
JP4915366B2 (en) Non-reciprocal circuit element
JP2009296051A (en) Ferrite-magnet element, irreversible circuit element, and composite electronic component
JP5652116B2 (en) Non-reciprocal circuit element
JP5527331B2 (en) Circuit module
JP2012138719A (en) Non-reciprocal circuit element and ferrite magnet element
JP2013162197A (en) Non-reciprocal circuit element
JP2010147853A (en) Non-reciprocal circuit element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5045564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees