JP5083113B2 - Non-reciprocal circuit element - Google Patents

Non-reciprocal circuit element Download PDF

Info

Publication number
JP5083113B2
JP5083113B2 JP2008207836A JP2008207836A JP5083113B2 JP 5083113 B2 JP5083113 B2 JP 5083113B2 JP 2008207836 A JP2008207836 A JP 2008207836A JP 2008207836 A JP2008207836 A JP 2008207836A JP 5083113 B2 JP5083113 B2 JP 5083113B2
Authority
JP
Japan
Prior art keywords
ferrite
circuit board
electrode
resistor
nonreciprocal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008207836A
Other languages
Japanese (ja)
Other versions
JP2010045566A (en
Inventor
良樹 山田
幸裕 北市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008207836A priority Critical patent/JP5083113B2/en
Publication of JP2010045566A publication Critical patent/JP2010045566A/en
Application granted granted Critical
Publication of JP5083113B2 publication Critical patent/JP5083113B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。   The present invention relates to a nonreciprocal circuit device, and more particularly to a nonreciprocal circuit device such as an isolator or a circulator used in a microwave band.

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。   Conventionally, nonreciprocal circuit elements such as isolators and circulators have a characteristic of transmitting a signal only in a predetermined specific direction and not transmitting in a reverse direction. Utilizing this characteristic, for example, an isolator is used in a transmission circuit unit of a mobile communication device such as a car phone or a mobile phone.

この種の非可逆回路素子でフェライトに第1及び第2中心電極を互いに絶縁状態で交差して巻回した2ポート型アイソレータとしては、特許文献1に、入出力ポート間に第1中心電極と並列に接続された終端抵抗を回路基板に内蔵したものが開示されている。終端抵抗は回路基板の表面に形成してもよく、あるいは、チップ型素子を回路基板上に実装するようにしてもよい。   As a two-port type isolator in which the first and second center electrodes are wound around the ferrite in a non-reciprocal circuit element of this type in an insulated state, Patent Document 1 discloses that the first center electrode and A circuit board in which termination resistors connected in parallel are built in is disclosed. The termination resistor may be formed on the surface of the circuit board, or a chip-type element may be mounted on the circuit board.

ところで、前記終端抵抗は出力ポート側から高周波信号が入力された場合に、発熱するという問題点を有している。仮に、終端抵抗がグランドに直接接続されていれば、グランド電極を通じて放熱することができる。しかし、この種の終端抵抗は入出力ポートに接続されているだけであるので、放熱性が悪く、温度上昇に伴って挿入損失などの特性が劣化してしまう。
国際公開第2007/086177号パンフレット
By the way, the termination resistor has a problem that it generates heat when a high frequency signal is inputted from the output port side. If the termination resistor is directly connected to the ground, heat can be radiated through the ground electrode. However, since this type of termination resistor is only connected to the input / output port, heat dissipation is poor, and characteristics such as insertion loss deteriorate as temperature rises.
International Publication No. 2007/086177 Pamphlet

そこで、本発明の目的は、終端抵抗の放熱性を改善し、挿入損失などの特性の劣化を抑えることのできる非可逆回路素子を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a non-reciprocal circuit device that can improve the heat dissipation of a termination resistor and suppress deterioration of characteristics such as insertion loss.

前記目的を達成するため、本発明の一形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに電気的に絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
前記永久磁石及び前記フェライトを実装した回路基板と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
前記抵抗の両端部は前記回路基板の実装面に設けた放熱用電極に接続されて、該放熱用電極は前記抵抗以外の素子には接続されていないこと、
を特徴とする。
In order to achieve the above object, a non-reciprocal circuit device according to one aspect of the present invention comprises:
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode and a second center electrode arranged to intersect the ferrite in an electrically insulated state from each other;
A circuit board on which the permanent magnet and the ferrite are mounted;
With
The first center electrode has one end electrically connected to the input port and the other end electrically connected to the output port;
The second center electrode has one end electrically connected to the output port and the other end electrically connected to the ground port.
A first matching capacitor is electrically connected between the input port and the output port;
A second matching capacitor is electrically connected between the output port and the ground port;
A resistor is electrically connected between the input port and the output port,
Both ends of the resistor are connected to a heat dissipation electrode provided on the mounting surface of the circuit board, and the heat dissipation electrode is not connected to an element other than the resistor,
It is characterized by.

本発明によれば、入力ポートと出力ポートとの間に接続されている抵抗の両端部が他の素子には接続されていない放熱用電極に接続されているため、抵抗の放熱性が向上し、ひいては温度上昇による挿入損失などの特性の劣化を抑えることができる。   According to the present invention, since both ends of the resistor connected between the input port and the output port are connected to the heat radiation electrode not connected to other elements, the heat dissipation of the resistor is improved. As a result, deterioration of characteristics such as insertion loss due to temperature rise can be suppressed.

以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。   Embodiments of a nonreciprocal circuit device according to the present invention will be described below with reference to the accompanying drawings.

(第1実施例、図1〜図7参照)
本発明に係る非可逆回路素子の第1実施例である2ポート型アイソレータの分解斜視図を図1に示す。この2ポート型アイソレータは、集中定数型アイソレータであり、概略、平板状ヨーク10と、回路基板20と、フェライト32と永久磁石41とからなるフェライト・磁石素子30とで構成されている。なお、図1において、斜線を付した部分は導電体である。
(Refer 1st Example and FIGS. 1-7)
FIG. 1 shows an exploded perspective view of a 2-port isolator which is a first embodiment of a nonreciprocal circuit device according to the present invention. This two-port isolator is a lumped constant isolator, and generally includes a flat-plate yoke 10, a circuit board 20, and a ferrite / magnet element 30 including a ferrite 32 and a permanent magnet 41. In FIG. 1, the hatched portion is a conductor.

フェライト32には、図2に示すように、表裏の主面32a,32bに互いに電気的に絶縁された第1中心電極35及び第2中心電極36が形成されている。ここで、フェライト32は互いに対向する平行な第1主面32a及び第2主面32bを有する直方体形状をなしている。   As shown in FIG. 2, the ferrite 32 is formed with a first center electrode 35 and a second center electrode 36 which are electrically insulated from each other on the front and back main surfaces 32a and 32b. Here, the ferrite 32 has a rectangular parallelepiped shape having a first main surface 32a and a second main surface 32b which are parallel to each other.

また、永久磁石41はフェライト32に対して直流磁界を主面32a,32bに略垂直方向に印加するように主面32a,32bに対して、例えば、エポキシ系の接着剤42を介して接着され(図4参照)、フェライト・磁石素子30を形成している。永久磁石41の主面41aは前記フェライト32の主面32a,32bと同一寸法であり、互いの外形が一致するように主面32a,41a、主面32b,41aどうしを対向させて配置されている。   The permanent magnet 41 is bonded to the main surfaces 32a and 32b via, for example, an epoxy adhesive 42 so as to apply a DC magnetic field to the ferrite 32 in a direction substantially perpendicular to the main surfaces 32a and 32b. (See FIG. 4), the ferrite-magnet element 30 is formed. The main surface 41a of the permanent magnet 41 has the same dimensions as the main surfaces 32a and 32b of the ferrite 32, and is arranged with the main surfaces 32a and 41a and the main surfaces 32b and 41a facing each other so that their external shapes coincide with each other. Yes.

第1中心電極35は導体膜にて形成されている。即ち、図2に示すように、この第1中心電極35は、フェライト32の第1主面32aにおいて右下から立ち上がって2本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面の中継用電極35aを介して第2主面32bに回り込み、第2主面32bにおいて第1主面32aと透視状態で重なるように2本に分岐した状態で形成され、その一端は下面に形成された接続用電極35bに接続されている。また、第1中心電極35の他端は下面に形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。そして、第1中心電極35と以下に説明する第2中心電極36とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。   The first center electrode 35 is formed of a conductor film. That is, as shown in FIG. 2, the first center electrode 35 rises from the lower right on the first main surface 32a of the ferrite 32 and branches into two at the upper left at a relatively small angle with respect to the long side. It is inclined and rises to the upper left, wraps around the second main surface 32b via the relay electrode 35a on the upper surface, and branches into two so as to overlap the first main surface 32a in a transparent state on the second main surface 32b One end thereof is connected to a connection electrode 35b formed on the lower surface. The other end of the first center electrode 35 is connected to a connection electrode 35c formed on the lower surface. Thus, the first center electrode 35 is wound around the ferrite 32 for one turn. And the 1st center electrode 35 and the 2nd center electrode 36 demonstrated below cross | intersect in the state insulated by mutually forming the insulating film.

第2中心電極36は導体膜にて形成されている。この第2中心電極36は、まず、0.5ターン目36aが第1主面32aにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して第1中心電極35と交差した状態で形成され、上面の中継用電極36bを介して第2主面32bに回り込み、この1ターン目36cが第2主面32bにおいてほぼ垂直に第1中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下面の中継用電極36dを介して第1主面32aに回り込み、この1.5ターン目36eが第1主面32aにおいて0.5ターン目36aと平行に第1中心電極35と交差した状態で形成され、上面の中継用電極36fを介して第2主面32bに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36k、中継用電極36l、3.5ターン目36m、中継用電極36n、4ターン目36o、がフェライト32の表面にそれぞれ形成されている。また、第2中心電極36の両端は、それぞれフェライト32の下面に形成された接続用電極35c,36pに接続されている。なお、接続用電極35cは第1中心電極35及び第2中心電極36のそれぞれの端部の接続用電極として共用されている。   The second center electrode 36 is formed of a conductor film. In the second center electrode 36, first, the 0.5th turn 36a is inclined at a relatively large angle with respect to the long side from the lower right to the upper left on the first main surface 32a and intersects the first center electrode 35. The first turn 36c is formed so as to intersect the first central electrode 35 substantially perpendicularly on the second main surface 32b via the relay electrode 36b on the upper surface. . The lower end portion of the first turn 36c goes around the first main surface 32a via the relay electrode 36d on the lower surface, and the 1.5th turn 36e is the first main surface 32a in parallel with the 0.5th turn 36a. It is formed so as to intersect with the center electrode 35 and wraps around the second main surface 32b via the relay electrode 36f on the upper surface. Similarly, the second turn 36g, the relay electrode 36h, the 2.5th turn 36i, the relay electrode 36j, the third turn 36k, the relay electrode 36l, the 3.5th turn 36m, the relay electrode 36n, the fourth turn The eyes 36o are formed on the surface of the ferrite 32, respectively. Further, both ends of the second center electrode 36 are connected to connection electrodes 35 c and 36 p formed on the lower surface of the ferrite 32, respectively. The connection electrode 35 c is shared as a connection electrode at each end of the first center electrode 35 and the second center electrode 36.

即ち、第2中心電極36はフェライト32に螺旋状に4ターン巻回されていることになる。ここで、ターン数とは、中心電極36が第1又は第2主面32a,32bをそれぞれ1回横断した状態を0.5ターンとして計算している。そして、中心電極35,36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。   That is, the second center electrode 36 is wound around the ferrite 32 in a spiral manner for four turns. Here, the number of turns is calculated by assuming that the state in which the center electrode 36 crosses the first or second main surface 32a, 32b once each is 0.5 turns. The crossing angle of the center electrodes 35 and 36 is set as necessary, and the input impedance and insertion loss are adjusted.

また、接続用電極35b,35c,36pや中継用電極35a,36b,36d,36f,36h,36j,36l,36nはフェライト32の上下面に形成された凹部37(図3参照)に銀、銀合金、銅、銅合金などの電極用導体を塗布又は充填して形成されている。また、上下面には各種電極と平行にダミー凹部38も形成され、かつ、ダミー電極39a,39b,39cが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部37,38に導体膜として形成したものであってもよい。   Further, the connection electrodes 35b, 35c, 36p and the relay electrodes 35a, 36b, 36d, 36f, 36h, 36j, 36l, 36n are silver or silver in a recess 37 (see FIG. 3) formed on the upper and lower surfaces of the ferrite 32. It is formed by applying or filling an electrode conductor such as an alloy, copper, or copper alloy. In addition, dummy recesses 38 are formed on the upper and lower surfaces in parallel with various electrodes, and dummy electrodes 39a, 39b, and 39c are formed. This type of electrode is formed by forming a through hole in the mother ferrite substrate in advance, filling the through hole with an electrode conductor, and then cutting at a position where the through hole is divided. Various electrodes may be formed as conductor films in the recesses 37 and 38.

フェライト32としてはYIGフェライトなどが用いられている。第1及び第2中心電極35,36や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極35,36の絶縁膜としてはガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。   As the ferrite 32, YIG ferrite or the like is used. The first and second center electrodes 35 and 36 and various electrodes can be formed as a thick film or thin film of silver or a silver alloy by a method such as printing, transfer, or photolithography. As the insulating film of the center electrodes 35 and 36, a dielectric thick film such as glass or alumina, a resin film such as polyimide, or the like can be used. These can also be formed by methods such as printing, transfer, and photolithography.

なお、フェライト32を絶縁膜及び各種電極を含めて磁性体材料にて一体的に焼成することが可能である。この場合、各種電極を高温焼成に耐えるCu、Ag、Pd又はPd/Agを用いることになる。   The ferrite 32 can be integrally fired with a magnetic material including an insulating film and various electrodes. In this case, Cu, Ag, Pd, or Pd / Ag that can withstand high temperature firing of various electrodes is used.

永久磁石41は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石41とフェライト32とを接着する接着剤42としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。   As the permanent magnet 41, a strontium-based, barium-based, or lanthanum-cobalt-based ferrite magnet is usually used. As the adhesive 42 for adhering the permanent magnet 41 and the ferrite 32, it is optimal to use a one-component thermosetting epoxy adhesive.

回路基板20は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、等価回路である図6及び図7に示すように、整合用コンデンサC1,C2,Cs1,Cs2,Cp1,Cp2が内蔵され、チップ型素子である終端抵抗Rが回路基板20上に外付けされている。また、表面には端子電極25a〜25eが、裏面(実装面)には外部接続用端子電極26,27,28及び放熱用電極29がそれぞれ形成されている。なお、回路基板20内での多層構造の説明については省略する。   The circuit board 20 is a laminated substrate obtained by forming predetermined electrodes on a plurality of dielectric sheets, laminating them, and sintering them. As shown in FIG. 6 and FIG. Matching capacitors C1, C2, Cs1, Cs2, Cp1, and Cp2 are incorporated, and a termination resistor R that is a chip-type element is externally attached on the circuit board 20. Terminal electrodes 25a to 25e are formed on the front surface, and external connection terminal electrodes 26, 27, and 28 and a heat radiation electrode 29 are formed on the back surface (mounting surface). The description of the multilayer structure in the circuit board 20 is omitted.

前記フェライト・磁石素子30は、回路基板20上に載置され、フェライト32の下面の各種電極が回路基板20上の端子電極25a,25b,25cとリフローはんだ付けされて一体化されるとともに、永久磁石41の下面が回路基板20上に接着剤にて一体化される。   The ferrite / magnet element 30 is placed on the circuit board 20, and various electrodes on the lower surface of the ferrite 32 are integrated by reflow soldering with the terminal electrodes 25a, 25b, and 25c on the circuit board 20, and permanently. The lower surface of the magnet 41 is integrated on the circuit board 20 with an adhesive.

平板状ヨーク10は、電磁シールド機能を有するもので、前記フェライト・磁石素子30の直上に配置されている。そして、図5に示すように、回路基板20とヨーク10との間であってフェライト・磁石素子30の周囲には樹脂材61が充填されている。終端抵抗Rも樹脂材61にて覆われている。この樹脂材61は、例えば、主成分としてシリカ、フェノール樹脂、エポキシ樹脂を混合した樹脂である。   The flat yoke 10 has an electromagnetic shielding function and is disposed immediately above the ferrite / magnet element 30. As shown in FIG. 5, a resin material 61 is filled between the circuit board 20 and the yoke 10 and around the ferrite / magnet element 30. The terminal resistance R is also covered with the resin material 61. The resin material 61 is, for example, a resin in which silica, phenol resin, and epoxy resin are mixed as main components.

平板状ヨーク10の機能は、フェライト・磁石素子30からの磁気の漏れ、高周波電磁界の漏れを抑えること、外部からの磁気の影響を抑えること、本アイソレータをチップマウンタを用いて基板70に搭載する際に、バキュームノズルでピックアップする場所を提供することである。なお、平板状ヨーク10は必ずしも接地されている必要はないが、はんだ付けや導電性接着剤などで接地してもよく、接地すると高周波シールドの効果が向上する。   The functions of the flat yoke 10 are to suppress magnetic leakage from the ferrite / magnet element 30 and high-frequency electromagnetic field, to suppress the influence of external magnetism, and to mount this isolator on the substrate 70 using a chip mounter. It is to provide a place to pick up with a vacuum nozzle. The flat yoke 10 does not necessarily need to be grounded, but may be grounded by soldering or conductive adhesive, and the effect of the high frequency shield is improved when grounded.

平板状ヨーク10はニッケル板にAgのめっきが施されたものである。但し、ヨーク10の材質はニッケルに限定するものではなく、軟鉄鋼板、ケイ素鋼板などであってもよく、めっきはCuなどであってもよい。   The flat yoke 10 is a nickel plate plated with Ag. However, the material of the yoke 10 is not limited to nickel, and may be a soft iron steel plate, a silicon steel plate or the like, and the plating may be Cu or the like.

整合用回路素子と前記第1及び第2中心電極35,36との接続関係は、例えば、第1回路例である図6及び第2回路例である図7に示すとおりである。ここで、図7に示す第2回路例に基づいて接続関係を説明する。   The connection relationship between the matching circuit element and the first and second center electrodes 35 and 36 is, for example, as shown in FIG. 6 as a first circuit example and FIG. 7 as a second circuit example. Here, the connection relationship will be described based on the second circuit example shown in FIG.

回路基板20の裏面に形成された外部接続用端子電極26は整合用コンデンサCs1を介して端子電極25a(入力ポートP1)に接続され、かつ、整合用コンデンサC1と終端抵抗Rとに接続されている。また、端子電極25aはフェライト32の下面に形成された接続用電極35bを介して第1中心電極35の一端に接続されている。   The external connection terminal electrode 26 formed on the back surface of the circuit board 20 is connected to the terminal electrode 25a (input port P1) via the matching capacitor Cs1, and is connected to the matching capacitor C1 and the termination resistor R. Yes. The terminal electrode 25 a is connected to one end of the first center electrode 35 through a connection electrode 35 b formed on the lower surface of the ferrite 32.

第1中心電極35の他端及び第2中心電極36の一端は、フェライト32の下面に形成された接続用電極35c及び回路基板20の表面に形成された端子電極25b(出力ポートP2)を介して終端抵抗R及びコンデンサC1,C2に接続され、かつ、コンデンサCs2を介して回路基板20の裏面に形成された外部接続用端子電極27に接続されている。また、終点抵抗Rは回路基板20の表面に形成された端子電極25d,25eに接続される。   The other end of the first center electrode 35 and one end of the second center electrode 36 are connected via a connection electrode 35c formed on the lower surface of the ferrite 32 and a terminal electrode 25b (output port P2) formed on the surface of the circuit board 20. The terminal resistor R and the capacitors C1 and C2 are connected to the external connection terminal electrode 27 formed on the back surface of the circuit board 20 via the capacitor Cs2. The end point resistor R is connected to terminal electrodes 25d and 25e formed on the surface of the circuit board 20.

第2中心電極36の他端は、フェライト32の下面に形成された接続用電極36p及び回路基板20の表面に形成された端子電極25c(グランドポートP3)を介してコンデンサC2及び回路基板20の裏面に形成された外部接続用端子電極28と接続されている。   The other end of the second center electrode 36 is connected to the capacitor C2 and the circuit board 20 via the connection electrode 36p formed on the lower surface of the ferrite 32 and the terminal electrode 25c (ground port P3) formed on the surface of the circuit board 20. It is connected to an external connection terminal electrode 28 formed on the back surface.

また、入力側端子電極26とコンデンサCs1の接続点には接地されたインピーダンス調整用のコンデンサCp1が接続されている。同様に、出力側端子電極27とコンデンサCs2との接続点にも接地されたインピーダンス調整用のコンデンサCp2が接続されている。   A grounded impedance adjusting capacitor Cp1 is connected to a connection point between the input side terminal electrode 26 and the capacitor Cs1. Similarly, a grounded impedance adjusting capacitor Cp2 is also connected to a connection point between the output terminal electrode 27 and the capacitor Cs2.

なお、図6に示す第1回路例は図7に示す第2回路例における一部の素子(コンデンサCs1,Cs2,Cp1,Cp2)を省略した基本タイプである。   The first circuit example shown in FIG. 6 is a basic type in which some elements (capacitors Cs1, Cs2, Cp1, and Cp2) in the second circuit example shown in FIG. 7 are omitted.

以上の2ポート型アイソレータにおいて、さらに、終端抵抗Rの両端部が接続された端子電極25d,25eは、図1及び図5に示すように、回路基板20に設けたスルーホール導体29aを介して回路基板20の裏面(実装面)に設けた放熱用電極29に接続されている。アイソレータはプリント配線基板70上に実装され、そのとき放熱用電極29は基板70上の放熱用電極71にはんだ接続される。   In the above two-port isolator, the terminal electrodes 25d and 25e to which both ends of the terminating resistor R are connected are connected via a through-hole conductor 29a provided on the circuit board 20, as shown in FIGS. It is connected to a heat dissipation electrode 29 provided on the back surface (mounting surface) of the circuit board 20. The isolator is mounted on the printed wiring board 70, and at that time, the heat radiation electrode 29 is solder-connected to the heat radiation electrode 71 on the board 70.

以上の構成からなる2ポート型アイソレータにおいては、第1中心電極35の一端が入力ポートP1に接続され他端が出力ポートP2に接続され、第2中心電極36の一端が出力ポートP2に接続され他端がグランドポートP3に接続されているため、動作時において、第2中心電極36に大きな高周波電流が流れ、第1中心電極35にはほとんど高周波電流が流れない。それゆえ、挿入損失の小さな2ポート型の集中定数型アイソレータとすることができる。   In the two-port isolator configured as described above, one end of the first center electrode 35 is connected to the input port P1, the other end is connected to the output port P2, and one end of the second center electrode 36 is connected to the output port P2. Since the other end is connected to the ground port P3, during operation, a large high-frequency current flows through the second center electrode 36, and almost no high-frequency current flows through the first center electrode 35. Therefore, a 2-port lumped constant isolator with low insertion loss can be obtained.

また、第2中心電極36はフェライト32に2ターン以上巻回されているため、第2中心電極36のインダクタンス値が高く、アイソレータとしての特性が向上する。   Further, since the second center electrode 36 is wound around the ferrite 32 by two turns or more, the inductance value of the second center electrode 36 is high, and the characteristics as an isolator are improved.

さらに、終端抵抗Rの両端部がスルーホール導体29aを介して他の素子には接続されていない放熱用電極29に接続されているため、終端抵抗Rの放熱性が向上し、ひいては温度上昇による挿入損失などの特性の劣化を抑えることができる。終端抵抗Rは樹脂材61を介しても放熱する。スルーホール導体29aはAgなどの電極膜をスルーホールの内壁面に形成したもので、回路基板20を構成する誘電体よりも熱伝導度が大きく、放熱性は良好である。特に、スルーホール導体29aがスルーホールに充填されていれば、熱伝導度がさらに向上する。   Furthermore, since both end portions of the termination resistor R are connected to the heat radiation electrode 29 that is not connected to other elements via the through-hole conductor 29a, the heat dissipation of the termination resistor R is improved, and as a result, the temperature rises. Degradation of characteristics such as insertion loss can be suppressed. The terminal resistance R also radiates heat through the resin material 61. The through-hole conductor 29a is formed by forming an electrode film such as Ag on the inner wall surface of the through-hole. The through-hole conductor 29a has a thermal conductivity higher than that of the dielectric constituting the circuit board 20, and has good heat dissipation. In particular, if the through hole conductor 29a is filled in the through hole, the thermal conductivity is further improved.

一方、フェライト・磁石素子30は、フェライト32と一対の永久磁石41が接着剤42で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。   On the other hand, since the ferrite 32 and the pair of permanent magnets 41 are integrated with the adhesive 42, the ferrite / magnet element 30 is mechanically stable and becomes a robust isolator that is not deformed or damaged by vibration or impact.

(第2実施例、図8及び図9参照)
第2実施例であるアイソレータは、図8に示すように、回路基板20の表面に設けた端子電極25d,25eと裏面に設けた放熱用電極29とを、回路基板20の角部に設けたスルーホール導体29aを介して接続したものである。
(Refer to the second embodiment, FIGS. 8 and 9)
As shown in FIG. 8, the isolator according to the second embodiment has terminal electrodes 25 d and 25 e provided on the front surface of the circuit board 20 and heat radiation electrodes 29 provided on the back surface provided at corners of the circuit board 20. The connection is made through the through-hole conductor 29a.

この種の回路基板20は、図9に示すように、大きな面積の親基板にマトリクス状に形成される。1単位の回路基板20の角部にスルーホール29bを形成し、該スルーホール29bに導体を充填した後、縦横のカット線Aでカットすることにより子基板としての回路基板20が切り出される。   As shown in FIG. 9, this type of circuit board 20 is formed in a matrix on a large-area parent board. Through holes 29b are formed in the corners of one unit of the circuit board 20, the conductors are filled in the through holes 29b, and then cut along vertical and horizontal cut lines A to cut out the circuit board 20 as a sub board.

(第3実施例、図10参照)
第3実施例であるアイソレータは、図10に示すように、回路基板20の裏面(実装面)に放熱用電極29を対角線上に配置したものである。放熱用電極29を互いに遠ざけて配置することにより、むらのない放熱が期待できる。
(Refer to the third embodiment, FIG. 10)
As shown in FIG. 10, the isolator according to the third embodiment is one in which heat radiation electrodes 29 are arranged diagonally on the back surface (mounting surface) of the circuit board 20. Uniform heat dissipation can be expected by disposing the heat dissipation electrodes 29 away from each other.

(第4及び第5実施例、図11〜図13参照)
なお、前記終端抵抗Rはチップ型素子を回路基板20の表面に外付けする以外に、回路基板20の表面又は内部に形成された抵抗体膜であってもよい。このような抵抗体膜で形成された終端抵抗であっても、回路基板20の裏面(実装面)に設けた放熱用電極にスルーホール導体を介して接続することにより、放熱性を改善することができる。
(Refer to the fourth and fifth embodiments, FIGS. 11 to 13)
The terminating resistor R may be a resistor film formed on or inside the circuit board 20 in addition to externally attaching the chip-type element to the surface of the circuit board 20. Even for a termination resistor formed of such a resistor film, heat dissipation is improved by connecting to a heat dissipation electrode provided on the back surface (mounting surface) of the circuit board 20 via a through-hole conductor. Can do.

図11に第4実施例であるアイソレータを構成する回路基板20を示す。回路基板20の表面には終端抵抗Rとして抵抗体膜45が形成されている。この抵抗体膜45は端子電極25d,25e及びスルーホール導体29aを介して放熱用電極29に接続されている。   FIG. 11 shows a circuit board 20 constituting an isolator according to the fourth embodiment. A resistor film 45 is formed as a termination resistor R on the surface of the circuit board 20. The resistor film 45 is connected to the heat radiation electrode 29 through the terminal electrodes 25d and 25e and the through-hole conductor 29a.

図12に第5実施例であるアイソレータを構成する回路基板20の要部断面を示す。回路基板20の内部に終端抵抗Rとして抵抗体膜46が形成されている。この抵抗体膜46はスルーホール導体29aを介して放熱用電極29に接続されている。他の整合用回路素子も回路基板20に内蔵されており、その接続関係を図13に示す。図13に示す回路は図7に示した等価回路に相当する。   FIG. 12 shows a cross section of the main part of the circuit board 20 constituting the isolator according to the fifth embodiment. A resistor film 46 is formed as a termination resistor R inside the circuit board 20. The resistor film 46 is connected to the heat radiation electrode 29 through a through-hole conductor 29a. Other matching circuit elements are also built in the circuit board 20, and the connection relationship is shown in FIG. The circuit shown in FIG. 13 corresponds to the equivalent circuit shown in FIG.

(他の実施例)
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
(Other examples)
The non-reciprocal circuit device according to the present invention is not limited to the above-described embodiments, and can be variously modified within the scope of the gist thereof.

例えば、永久磁石のN極とS極を反転させれば、入力ポートと出力ポートが入れ替わる。また、整合回路の構成は任意であり、第1及び第2中心電極の構成も任意である。   For example, if the N pole and S pole of the permanent magnet are reversed, the input port and the output port are switched. Further, the configuration of the matching circuit is arbitrary, and the configurations of the first and second center electrodes are also arbitrary.

第1実施例である非可逆回路素子(2ポート型アイソレータ)を示す分解斜視図である。It is a disassembled perspective view which shows the nonreciprocal circuit device (2 port type isolator) which is 1st Example. 中心電極付きフェライトを示す斜視図である。It is a perspective view which shows the ferrite with a center electrode. 前記フェライトを示す斜視図である。It is a perspective view which shows the said ferrite. フェライト・磁石素子を示す分解斜視図である。It is a disassembled perspective view which shows a ferrite magnet element. 組み立てられたアイソレータの断面図である。It is sectional drawing of the assembled isolator. 2ポート型アイソレータの第1回路例を示す等価回路図である。It is an equivalent circuit diagram showing a first circuit example of a 2-port isolator. 2ポート型アイソレータの第2回路例を示す等価回路図である。It is an equivalent circuit diagram showing a second circuit example of a 2-port isolator. 第2実施例である非可逆回路素子(2ポート型アイソレータ)の回路基板を示す斜視図である。It is a perspective view which shows the circuit board of the nonreciprocal circuit element (2 port type isolator) which is 2nd Example. 図8に示した回路基板の親基板を示す平面図である。FIG. 9 is a plan view showing a parent board of the circuit board shown in FIG. 8. 第3実施例である非可逆回路素子(2ポート型アイソレータ)の回路基板を示す裏面図である。It is a back view which shows the circuit board of the nonreciprocal circuit element (2 port type isolator) which is 3rd Example. 第4実施例である非可逆回路素子(2ポート型アイソレータ)の回路基板を示す斜視図である。It is a perspective view which shows the circuit board of the nonreciprocal circuit element (2 port type isolator) which is 4th Example. 第5実施例である非可逆回路素子(2ポート型アイソレータ)の回路基板の要部を示す断面図である。It is sectional drawing which shows the principal part of the circuit board of the nonreciprocal circuit element (2 port type isolator) which is 5th Example. 図12に示した回路基板の内部での接続関係を示す回路図である。FIG. 13 is a circuit diagram showing a connection relationship inside the circuit board shown in FIG. 12.

符号の説明Explanation of symbols

10…ヨーク
20…回路基板
25d,25e…端子電極
29…放熱用電極
29a…スルーホール導体
30…フェライト・磁石素子
32…フェライト
35…第1中心電極
36…第2中心電極
41…永久磁石
45,46…抵抗体膜
61…樹脂材
R…終端抵抗
P1…入力ポート
P2…出力ポート
P3…グランドポート
DESCRIPTION OF SYMBOLS 10 ... Yoke 20 ... Circuit board 25d, 25e ... Terminal electrode 29 ... Radiation electrode 29a ... Through-hole conductor 30 ... Ferrite magnet element 32 ... Ferrite 35 ... 1st center electrode 36 ... 2nd center electrode 41 ... Permanent magnet 45, 46 ... Resistor film 61 ... Resin material R ... Termination resistor P1 ... Input port P2 ... Output port P3 ... Ground port

Claims (11)

永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに電気的に絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
前記永久磁石及び前記フェライトを実装した回路基板と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に抵抗が電気的に接続され、
前記抵抗の両端部は前記回路基板の実装面に設けた放熱用電極に接続されて、該放熱用電極は前記抵抗以外の素子には接続されていないこと、
を特徴とする非可逆回路素子。
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode and a second center electrode arranged to intersect the ferrite in an electrically insulated state from each other;
A circuit board on which the permanent magnet and the ferrite are mounted;
With
The first center electrode has one end electrically connected to the input port and the other end electrically connected to the output port;
The second center electrode has one end electrically connected to the output port and the other end electrically connected to the ground port.
A first matching capacitor is electrically connected between the input port and the output port;
A second matching capacitor is electrically connected between the output port and the ground port;
A resistor is electrically connected between the input port and the output port,
Both ends of the resistor are connected to a heat dissipation electrode provided on the mounting surface of the circuit board, and the heat dissipation electrode is not connected to an element other than the resistor,
A nonreciprocal circuit device characterized by the above.
前記抵抗はチップ型素子であって前記回路基板の表面に実装されていることを特徴とする請求項1に記載の非可逆回路素子。   The nonreciprocal circuit device according to claim 1, wherein the resistor is a chip-type device and is mounted on a surface of the circuit board. 前記抵抗は前記回路基板の表面又は内部に形成された抵抗体膜であることを特徴とする請求項1に記載の非可逆回路素子。   The nonreciprocal circuit device according to claim 1, wherein the resistor is a resistor film formed on a surface or inside of the circuit board. 前記放熱用電極は前記回路基板の実装面にほぼ対角線上に配置されていることを特徴とする請求項1ないし請求項3に記載の非可逆回路素子。   4. The nonreciprocal circuit device according to claim 1, wherein the heat radiation electrode is disposed substantially diagonally on a mounting surface of the circuit board. 5. 前記抵抗と前記放熱用電極とは前記回路基板に設けたスルーホール導体によって接続されていることを特徴とする請求項1ないし請求項4のいずれかに記載の非可逆回路素子。   5. The nonreciprocal circuit device according to claim 1, wherein the resistor and the heat radiation electrode are connected by a through-hole conductor provided on the circuit board. 前記スルーホール導体はスルーホールに充填されていることを特徴とする請求項5に記載の非可逆回路素子。   6. The nonreciprocal circuit device according to claim 5, wherein the through-hole conductor is filled in the through-hole. 前記スルーホール導体は前記回路基板の角部に設けられていることを特徴とする請求項5又は請求項6に記載の非可逆回路素子。   The nonreciprocal circuit device according to claim 5, wherein the through-hole conductor is provided at a corner of the circuit board. 前記フェライトと前記永久磁石は、前記第1及び第2中心電極が配置されたフェライトの主面に永久磁石が固着されたフェライト・磁石素子を構成していること、を特徴とする請求項1ないし請求項7のいずれかに記載の非可逆回路素子。   2. The ferrite and the permanent magnet constitute a ferrite magnet element in which a permanent magnet is fixed to a main surface of the ferrite on which the first and second center electrodes are arranged. The nonreciprocal circuit device according to claim 7. 前記フェライト・磁石素子は、前記回路基板上に実装されるとともにその直上にヨークが配置され、かつ、樹脂材にて覆われていること、を特徴とする請求項8に記載の非可逆回路素子。   9. The nonreciprocal circuit device according to claim 8, wherein the ferrite-magnet device is mounted on the circuit board, a yoke is disposed immediately above the ferrite-magnet device, and is covered with a resin material. . 前記フェライト・磁石素子は、前記回路基板上に、フェライトの主面が回路基板の表面に対して垂直方向に配置されていること、を特徴とする請求項8又は請求項9に記載の非可逆回路素子。   10. The nonreciprocal structure according to claim 8, wherein the ferrite-magnet element has a main surface of ferrite disposed on the circuit board in a direction perpendicular to the surface of the circuit board. Circuit element. 前記第2中心電極は前記フェライトの両主面に少なくとも2ターン巻回されていることを特徴とする請求項1ないし請求項10のいずれかに記載の非可逆回路素子。   11. The nonreciprocal circuit device according to claim 1, wherein the second center electrode is wound around both main surfaces of the ferrite for at least two turns.
JP2008207836A 2008-08-12 2008-08-12 Non-reciprocal circuit element Expired - Fee Related JP5083113B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008207836A JP5083113B2 (en) 2008-08-12 2008-08-12 Non-reciprocal circuit element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008207836A JP5083113B2 (en) 2008-08-12 2008-08-12 Non-reciprocal circuit element

Publications (2)

Publication Number Publication Date
JP2010045566A JP2010045566A (en) 2010-02-25
JP5083113B2 true JP5083113B2 (en) 2012-11-28

Family

ID=42016584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008207836A Expired - Fee Related JP5083113B2 (en) 2008-08-12 2008-08-12 Non-reciprocal circuit element

Country Status (1)

Country Link
JP (1) JP5083113B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015093273A1 (en) 2013-12-18 2015-06-25 株式会社村田製作所 Non-reciprocal circuit element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101815B2 (en) * 1986-06-12 1995-11-01 日本電気株式会社 Ultra-high-frequency voltage controlled oscillator varactor diode mounting structure
JP3480059B2 (en) * 1994-09-14 2003-12-15 松下電器産業株式会社 Magnetic recording / reproducing device
JPH10284907A (en) * 1997-04-10 1998-10-23 Murata Mfg Co Ltd Irreversible circuit element
JP3835437B2 (en) * 2002-06-27 2006-10-18 株式会社村田製作所 2-port isolator and communication device
JP4003650B2 (en) * 2003-02-04 2007-11-07 株式会社村田製作所 Non-reciprocal circuit element, non-reciprocal circuit element mounting structure, and communication apparatus

Also Published As

Publication number Publication date
JP2010045566A (en) 2010-02-25

Similar Documents

Publication Publication Date Title
EP2184802B1 (en) Irreversible circuit element
JP4656186B2 (en) Non-reciprocal circuit device and method of manufacturing composite electronic component
JP4858543B2 (en) Non-reciprocal circuit device and manufacturing method thereof
JP4692679B2 (en) Non-reciprocal circuit element
JP4155342B1 (en) Non-reciprocal circuit element
JP5018790B2 (en) Non-reciprocal circuit element
JP4793350B2 (en) 2-port nonreciprocal circuit device
JP4858542B2 (en) Non-reciprocal circuit element
JP5083113B2 (en) Non-reciprocal circuit element
JP5098813B2 (en) Non-reciprocal circuit device and composite electronic component
JP4760981B2 (en) Non-reciprocal circuit element
JP2011055222A (en) Non-reciprocal circuit element
JP4831234B2 (en) Non-reciprocal circuit element
JP5168011B2 (en) Non-reciprocal circuit element
JP4929488B2 (en) Non-reciprocal circuit element
JP4915366B2 (en) Non-reciprocal circuit element
JP4844625B2 (en) Non-reciprocal circuit element
JP4811519B2 (en) Non-reciprocal circuit element
JP2011147011A (en) Circuit module
JP4807457B2 (en) Non-reciprocal circuit element
JP5652116B2 (en) Non-reciprocal circuit element
JP2009296051A (en) Ferrite-magnet element, irreversible circuit element, and composite electronic component
JP2010183130A (en) Non-reciprocal circuit component and method of manufacturing the same
WO2011083792A1 (en) Circuit module
JP2010147853A (en) Non-reciprocal circuit element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5083113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees