JP5652116B2 - Non-reciprocal circuit element - Google Patents
Non-reciprocal circuit element Download PDFInfo
- Publication number
- JP5652116B2 JP5652116B2 JP2010236137A JP2010236137A JP5652116B2 JP 5652116 B2 JP5652116 B2 JP 5652116B2 JP 2010236137 A JP2010236137 A JP 2010236137A JP 2010236137 A JP2010236137 A JP 2010236137A JP 5652116 B2 JP5652116 B2 JP 5652116B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- input
- magnetic body
- ferrite
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。 The present invention relates to a nonreciprocal circuit device, and more particularly to a nonreciprocal circuit device such as an isolator or a circulator used in a microwave band.
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。 Conventionally, nonreciprocal circuit elements such as isolators and circulators have a characteristic of transmitting a signal only in a predetermined specific direction and not transmitting in a reverse direction. Utilizing this characteristic, for example, an isolator is used in a transmission circuit unit of a mobile communication device such as a car phone or a mobile phone.
この種の非可逆回路素子として、特許文献1には、低損失の2ポート型アイソレータを開示している。この2ポート型アイソレータは、フェライトに互いに電気的に絶縁状態で交差する第1中心電極及び第2中心電極を配置し、第1及び第2中心電極の交差部分に直流磁界を印加するようにしている。そして、入力端子のインピーダンスを50Ωよりも低くするために、入力端子と入力ポート(第1中心電極の一端)との間に、インダクタを挿入している。
As this type of non-reciprocal circuit element,
しかし、前記アイソレータでは、インピーダンス変換のためにインダクタを追加部品として用意する必要があり、該インダクタのQ値によって挿入損失が増加し、また、回路素子自体の小型化に支障を生じる。 However, in the isolator, it is necessary to prepare an inductor as an additional component for impedance conversion, the insertion loss is increased by the Q value of the inductor, and the circuit element itself is hindered in size reduction.
そこで、本発明の目的は、挿入損失を低下させたり、大型化を招来することなく、入力インピーダンスの低下を達成できる非可逆回路素子を提供することにある。 Therefore, an object of the present invention is to provide a non-reciprocal circuit device that can achieve a reduction in input impedance without reducing insertion loss or increasing size.
本発明の一形態である非可逆回路素子は、
マイクロ波用磁性体の主面に互いに一端で接続された状態で設けた第1導体及び第2導体と、
前記第1導体及び第2導体の接続点から引き出されて前記第1導体及び第2導体に絶縁状態で交差して前記マイクロ波用磁性体に巻回された第3導体と、
前記第1導体、第2導体及び第3導体の交差部分に直流磁界を印加する永久磁石と、
を備え、
前記第1導体及び第2導体の端部を入出力ポートとし、前記第3導体の端部をグランドポートとし、
前記入出力ポート間に抵抗素子が前記第1導体及び第2導体に対して並列に接続されており、
前記第1導体と前記第3導体との相互インダクタンスと、前記第2導体と前記第3導体との相互インダクタンスとが異なっていること、
を特徴とする。
The non-reciprocal circuit device according to one aspect of the present invention is
A first conductor and a second conductor provided in a state of being connected to each other at one end to the main surface of the microwave magnetic body;
A third conductor drawn from a connection point of the first conductor and the second conductor, intersecting the first conductor and the second conductor in an insulating state and wound around the microwave magnetic body;
A permanent magnet that applies a DC magnetic field to the intersection of the first conductor, the second conductor, and the third conductor;
With
The end portions of the first conductor and the second conductor are input / output ports, the end portion of the third conductor is a ground port,
A resistance element is connected between the input / output ports in parallel to the first conductor and the second conductor,
The mutual inductance between the first conductor and the third conductor is different from the mutual inductance between the second conductor and the third conductor;
It is characterized by.
前記非可逆回路素子において、例えば、第1導体の入出力ポートに高周波電流が入力すると、第2導体及び第3導体に大きな高周波電流が流れて第2導体の入出力ポートから出力される。このとき抵抗素子にはほとんど高周波電流が流れないため、挿入損失が小さくなる。一方、第2導体の入出力ポートから入力された高周波電流は、抵抗素子によって熱として放出され、第1導体にほとんど流れることはない。第1導体、第2導体及び第3導体はそれぞれ磁気的に結合しており、第1導体と第3導体との相互インダクタンスと、第2導体と第3導体との相互インダクタンスとが異なっており、両者の相互インダクタンスを調整することにより、入力側のインピーダンスが低下する。 In the nonreciprocal circuit device, for example, when a high frequency current is input to the input / output port of the first conductor, a large high frequency current flows through the second conductor and the third conductor and is output from the input / output port of the second conductor. At this time, since the high-frequency current hardly flows through the resistance element, the insertion loss is reduced. On the other hand, the high-frequency current input from the input / output port of the second conductor is released as heat by the resistance element, and hardly flows through the first conductor. The first conductor, the second conductor, and the third conductor are magnetically coupled, and the mutual inductance between the first conductor and the third conductor is different from the mutual inductance between the second conductor and the third conductor. By adjusting the mutual inductance of both, the impedance on the input side is lowered.
即ち、前記非可逆回路素子にあっては、マイクロ波用磁性体に設けた導体がインピーダンス変換機能を有し、別部品としてインダクタを追加する必要がなく、挿入損失を低下させたり、大型化を招来することなく、入力インピーダンスの低下を達成できる。 That is, in the non-reciprocal circuit element, the conductor provided in the microwave magnetic body has an impedance conversion function, and it is not necessary to add an inductor as a separate part, so that the insertion loss is reduced or the size is increased. A reduction in input impedance can be achieved without incurring.
本発明によれば、挿入損失を低下させたり、大型化を招来することなく、入力インピーダンスの低下を達成できる。 According to the present invention, it is possible to achieve a reduction in input impedance without reducing insertion loss or increasing size.
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各実施例を示す図において、同じ部品、部分には共通する符号を付し、重複する説明は省略する。 Embodiments of a nonreciprocal circuit device according to the present invention will be described below with reference to the accompanying drawings. In the drawings showing the respective embodiments, the same parts and portions are denoted by the same reference numerals, and redundant description is omitted.
(第1実施例、図1〜図6参照)
第1実施例である非可逆回路素子の分解斜視図を図1に示す。この非可逆回路素子は、2ポート型アイソレータであり、概略、回路基板20と、マイクロ波用磁性体32(以下、フェライト32と記す)と一対の永久磁石41とからなるフェライト・磁石素子30と、平板状ヨーク10と、封止樹脂11と、チップタイプの抵抗素子Rと、チップタイプのコンデンサ素子Cとで構成されている。
(Refer 1st Example and FIGS. 1-6)
An exploded perspective view of the nonreciprocal circuit device according to the first embodiment is shown in FIG. This non-reciprocal circuit element is a two-port isolator, and generally includes a
フェライト32には、以下に図4及び図5を参照して詳述するように、表裏の主面32a,32bに、第1導体35、第2導体36及び第3導体37が導体膜にて形成されている。ここで、フェライト32は互いに平行な第1主面32a及び第2主面32b、上面32c、下面32dを有する直方体形状をなしている。
As described in detail below with reference to FIGS. 4 and 5, the
永久磁石41はフェライト32に対して磁界を主面32a,32bに垂直方向に印加するように主面32a,32bに対向して、例えば、エポキシ系の接着剤42を介して接着され、フェライト・磁石素子30を構成している。永久磁石41の主面はフェライト32の主面32a,32bと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。
The
図4及び図5に示すように、第1導体35は一端が下面32dの右方に設けた電極35aに接続された状態で第1主面32aを左方に約2/3程度延在して中点導体38に接続されている。第2導体36は一端が下面32dの左方に設けた電極36aに接続された状態で第1主面32aを右方に約1/3程度延在して中点導体38に接続されている。中点導体38は上面32cに設けた電極37aに接続されている。
As shown in FIGS. 4 and 5, the
第3導体37は、主として、第2主面32bに設けた導体37b,37f,37jと、第1主面32aに絶縁層43を介して設けた導体37d,37hから構成されている。導体37b,37f,37jの上部は電極37a,37e,37iに接続され、下部は電極37c,37g,37kに接続されている。導体37d,37hの上部は電極37e,37iに接続され、下部は電極37c,37gに接続されている。即ち、第3導体37は、導体37b,37d,37f,37h,37j及び電極37a,37c,37e,37g,37i,37kからなるもので、中点導体38から引き出されて第1導体35及び第2導体36に絶縁状態で交差してフェライト32に2.5ターン巻回されている。
The
フェライト32の上下面32c,32dに形成された前記電極は、凹部に電極用導体を塗布又は充填して形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極はスルーホールに導体膜として形成したものであってもよい。また、多数個取りの手法で製作される場合、マザーフェライト基板に接着剤を介して永久磁石をも積層した状態でカットされることもある。
The electrodes formed on the upper and
フェライト32としては、YIGフェライトなどが用いられている。第1、第2及び第3導体35,36,37や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフィなどで形成することができる。絶縁層43としては、ガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。
As the
永久磁石41は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石41とフェライト32とを接着する接着剤42としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
As the
平板状ヨーク10は、高周波電磁回路を形成するとともにシールド機能を有するもので、前記フェライト・磁石素子30の上面に封止樹脂11を介して固定されている。
The
回路基板20は、表面に、入力端子電極21、出力端子電極22及びグランド端子電極23が形成されている。前記フェライト・磁石素子30及び抵抗素子R、コンデンサ素子Cは回路基板20上に実装される。フェライト・磁石素子30は、回路基板20上にフェライト32の主面32a,32bが垂直方向に位置するように実装される。このとき、電極35aは入力端子電極21に接続され、電極36aは出力端子電極22に接続され、電極37kはグランド端子電極23に接続される。また、抵抗素子Rとコンデンサ素子Cは、それぞれ、入力端子電極21及び出力端子電極22に接続される。
The
前記接続関係によって、本2ポート型アイソレータは、図3に示す等価回路に構成される。即ち、第1導体35と第2導体36とは中点導体38で接続され、第1導体35の端部(電極35a)が入力ポートP1とされ、第2導体36の端部(電極36a)が出力ポートP2とされ、第3導体37の端部(電極37k)がグランドポートP3とされる。また、入力ポートP1と出力ポートP2との間に、抵抗素子Rとコンデンサ素子Cとが、第1導体35及び第2導体36に対してそれぞれ並列に接続される。
According to the connection relationship, the two-port isolator is configured as an equivalent circuit shown in FIG. That is, the
以上の構成からなる2ポート型アイソレータにおいては、入力ポートP1に高周波電流が入力すると、第2導体36及び第3導体37に大きな高周波電流が流れて出力ポートP2から出力される。このとき、抵抗素子RやコンデンサC1にはほとんど高周波電流が流れないため、挿入損失が小さくなる。一方、出力ポートP2から入力された高周波電流は、第1導体35とコンデンサC1とで形成される並列共振回路によって減衰され、かつ、抵抗素子Rによって熱として放出される。
In the two-port isolator having the above configuration, when a high frequency current is input to the input port P1, a large high frequency current flows through the
第1導体35、第2導体36及び第3導体37はそれぞれインダクタL1,L2,L3として磁気的に結合しており、第1導体35と第3導体37との相互インダクタンスと、第2導体36と第3導体37との相互インダクタンスとが異なっており、両者の相互インダクタンスを調整することにより、入力側のインピーダンスが低下する。即ち、本第1実施例においては、第1導体35(L1)と第3導体37(L3)との結合が相対的に強く、第2導体36(L2)と第3導体37(L3)の結合が相対的に弱く調整されている。このような調整は、第1導体35と第2導体36との長さを異ならせること、第1導体35と第2導体36に対する第3導体37の結合度を異ならせることによって行われる。このように、本第1実施例においては、フェライト32に設けた導体35,36,37(インダクタL1,L2,L3)がインピーダンス変換機能を有し、別部品としてインダクタを追加する必要がなく、挿入損失を低下させたり、大型化を招来することなく、入力インピーダンスの低下を達成できる。
The
本第1実施例のごとく、第3導体37をフェライト32に2.5ターン巻回した場合の挿入損失特性を図6の曲線Aに示し、アイソレーション特性を図6の曲線Bに示す。周波数帯域1.920〜1.980GHzにおいて、挿入損失が−0.452〜−0.471dB、アイソレーションが−14.265〜−15.987dBである。
As in the first embodiment, the insertion loss characteristic when the
さらに、本2ポート型アイソレータにおいて、フェライト・磁石素子30は、フェライト32と一対の永久磁石41が接着剤42で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。
Further, in the two-port isolator, the ferrite /
(第2実施例、図7及び図8参照)
第2実施例である非可逆回路素子(2ポート型アイソレータ)は、図7に示すように、第3導体37を第1導体35及び第2導体36に絶縁状態で交差してフェライト32に1.5ターン巻回したものである。なお、図7において、第3導体37はその全ての構成要素が図示されてはいないが、図5に示した各構成要素の一部を省略して1.5ターン巻回されている。
(Refer to the second embodiment, FIGS. 7 and 8)
As shown in FIG. 7, the nonreciprocal circuit device (two-port isolator) according to the second embodiment intersects the
本第2実施例における第1導体35、第2導体36及び第3導体37の作用効果は前記第1実施例と同様であり、挿入損失特性を図8の曲線Aに示し、アイソレーション特性を図8の曲線Bに示す。周波数帯域1.920〜1.980GHzにおいて、挿入損失が−0.592dB、アイソレーションが−12.917〜−20.050dBである。
The effects of the
(第3実施例、図9及び図10参照)
第3実施例である非可逆回路素子(2ポート型アイソレータ)は、図9に示すように、第3導体37を第1導体35及び第2導体36に絶縁状態で交差してフェライト32に3.5ターン巻回したものである。なお、図9において、第3導体37はその全ての構成要素が図示されてはいないが、図5に示した各構成要素を増加させて3.5ターン巻回されている。
(Refer to the third embodiment, FIGS. 9 and 10)
As shown in FIG. 9, the nonreciprocal circuit device (two-port isolator) according to the third embodiment intersects the
本第3実施例における第1導体35、第2導体36及び第3導体37の作用効果は前記第1実施例と同様であり、挿入損失特性を図10の曲線Aに示し、アイソレーション特性を図10の曲線Bに示す。周波数帯域1.920〜1.980GHzにおいて、挿入損失が−0.416〜−0.390dB、アイソレーションが−11.186〜−20.286dBである。
The effects of the
(ターン数と入出力インピーダンスとの関係)
以下の表1に、第3導体37のフェライト32に対するターン数と入力インピーダンスS11及び出力インピーダンスS22との関係を示す。ターン数が1.5ターン以上で入出力間のインピーダンス実部に変換特性が現われ、かつ、インピーダンス値自体も大きくなる。また、2.5ターンで、出力インピーダンスが50Ωになり、入力25+j20Ω、出力50+j0Ωのインピーダンス変換機能を有する。
(Relationship between number of turns and input / output impedance)
Table 1 below shows the relationship between the number of turns of the
(他の実施例)
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
(Other examples)
The non-reciprocal circuit device according to the present invention is not limited to the above-described embodiments, and can be variously modified within the scope of the gist thereof.
例えば、永久磁石41のN極とS極を反転させれば、入力ポートP1と出力ポートP2とが入れ替わる。また、前記第1、第2、及び第3導体35,36,37の形状は種々に変更することができる。例えば、第1及び第2導体35,36はフェライト32の主面32a上で2本に分岐していてもよく、側面に回り込んでいてもよい。また、回路基板20を多層基板とし、コンデンサ素子Cなどを内部電極で構成してもよい。
For example, if the N pole and S pole of the
以上のように、本発明は、非可逆回路素子に有用であり、特に、挿入損失を低下させたり、大型化を招来することなく、入力インピーダンスの低下を達成できる点で優れている。 As described above, the present invention is useful for non-reciprocal circuit devices, and is particularly excellent in that a reduction in input impedance can be achieved without reducing insertion loss or increasing size.
20…回路基板
21…入力端子電極
22…出力端子電極
23…グランド端子電極
30…フェライト・磁石素子
32…フェライト
35…第1導体
36…第2導体
37…第3導体
41…永久磁石
P1…入力ポート
P2…出力ポート
P3…グランドポート
R…抵抗素子
DESCRIPTION OF
Claims (6)
前記第1導体及び第2導体の接続点から引き出されて前記第1導体及び第2導体に絶縁状態で交差して前記マイクロ波用磁性体に巻回された第3導体と、
前記第1導体、第2導体及び第3導体の交差部分に直流磁界を印加する永久磁石と、
を備え、
前記第1導体及び第2導体の端部を入出力ポートとし、前記第3導体の端部をグランドポートとし、
前記入出力ポート間に抵抗素子が前記第1導体及び第2導体に対して並列に接続されており、
前記第1導体と前記第3導体との相互インダクタンスと、前記第2導体と前記第3導体との相互インダクタンスとが異なっていること、
を特徴とする非可逆回路素子。 A first conductor and a second conductor provided in a state of being connected to each other at one end to the main surface of the microwave magnetic body;
A third conductor drawn from a connection point of the first conductor and the second conductor, intersecting the first conductor and the second conductor in an insulating state and wound around the microwave magnetic body;
A permanent magnet that applies a DC magnetic field to the intersection of the first conductor, the second conductor, and the third conductor;
With
The end portions of the first conductor and the second conductor are input / output ports, the end portion of the third conductor is a ground port,
A resistance element is connected between the input / output ports in parallel to the first conductor and the second conductor,
The mutual inductance between the first conductor and the third conductor is different from the mutual inductance between the second conductor and the third conductor;
A nonreciprocal circuit device characterized by the above.
前記マイクロ波用磁性体はその両主面に前記永久磁石で挟着された一体的な磁性体・磁石素子とされ、
前記磁性体・磁石素子は前記回路基板の表面に前記マイクロ波用磁性体の主面が垂直方向に位置するように実装されていること、を特徴とする請求項1ないし請求項5のいずれかに記載の非可逆回路素子。 Furthermore, a circuit board having connection terminal electrodes on its surface is provided, and the microwave magnetic body is an integral magnetic body / magnet element sandwiched between the main surfaces of the permanent magnet,
6. The magnetic body / magnet element is mounted on a surface of the circuit board so that a main surface of the microwave magnetic body is positioned in a vertical direction. The nonreciprocal circuit device according to 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010236137A JP5652116B2 (en) | 2010-10-21 | 2010-10-21 | Non-reciprocal circuit element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010236137A JP5652116B2 (en) | 2010-10-21 | 2010-10-21 | Non-reciprocal circuit element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012090140A JP2012090140A (en) | 2012-05-10 |
JP5652116B2 true JP5652116B2 (en) | 2015-01-14 |
Family
ID=46261264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010236137A Expired - Fee Related JP5652116B2 (en) | 2010-10-21 | 2010-10-21 | Non-reciprocal circuit element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5652116B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006050543A (en) * | 2004-07-07 | 2006-02-16 | Hitachi Metals Ltd | Non-reciprocal circuit device |
EP1939973B1 (en) * | 2005-10-21 | 2015-07-15 | Murata Manufacturing Co., Ltd. | Irreversible circuit element, its manufacturing method and communication apparatus |
JP5233664B2 (en) * | 2008-12-26 | 2013-07-10 | 株式会社村田製作所 | Non-reciprocal circuit element components |
-
2010
- 2010-10-21 JP JP2010236137A patent/JP5652116B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012090140A (en) | 2012-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5158146B2 (en) | Non-reciprocal circuit element | |
EP2184802B1 (en) | Irreversible circuit element | |
JP5679056B2 (en) | Non-reciprocal circuit element | |
JP5843007B2 (en) | Non-reciprocal circuit element | |
JP4155342B1 (en) | Non-reciprocal circuit element | |
JP4858542B2 (en) | Non-reciprocal circuit element | |
JP4548383B2 (en) | Non-reciprocal circuit device and communication device | |
JP5652116B2 (en) | Non-reciprocal circuit element | |
JP4548384B2 (en) | Non-reciprocal circuit device and communication device | |
JP2011055222A (en) | Non-reciprocal circuit element | |
JP5748025B2 (en) | Non-reciprocal circuit element | |
JP5573178B2 (en) | Non-reciprocal circuit element | |
JP4760981B2 (en) | Non-reciprocal circuit element | |
JP4915366B2 (en) | Non-reciprocal circuit element | |
JP2012090141A (en) | Non-reciprocal circuit element | |
JP4929488B2 (en) | Non-reciprocal circuit element | |
JP5136322B2 (en) | Non-reciprocal circuit element | |
JP5233664B2 (en) | Non-reciprocal circuit element components | |
JP5083113B2 (en) | Non-reciprocal circuit element | |
JP5672014B2 (en) | Non-reversible phase shifter | |
WO2015072252A1 (en) | Non-reciprocal circuit element | |
JP2012095068A (en) | Non-reciprocal circuit element | |
JP2012138719A (en) | Non-reciprocal circuit element and ferrite magnet element | |
JP5799830B2 (en) | Non-reciprocal circuit element | |
JP2012175201A (en) | Ferrite magnet element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140724 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141103 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5652116 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |