JP2010147853A - Non-reciprocal circuit element - Google Patents

Non-reciprocal circuit element Download PDF

Info

Publication number
JP2010147853A
JP2010147853A JP2008323534A JP2008323534A JP2010147853A JP 2010147853 A JP2010147853 A JP 2010147853A JP 2008323534 A JP2008323534 A JP 2008323534A JP 2008323534 A JP2008323534 A JP 2008323534A JP 2010147853 A JP2010147853 A JP 2010147853A
Authority
JP
Japan
Prior art keywords
circuit board
ferrite
resistor
center electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008323534A
Other languages
Japanese (ja)
Inventor
Takashi Kawanami
崇 川浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008323534A priority Critical patent/JP2010147853A/en
Publication of JP2010147853A publication Critical patent/JP2010147853A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a 2-port type non-reciprocal circuit element capable of improving the heat dissipation of a termination resistor and suppressing the degradation of electrical characteristics. <P>SOLUTION: The non-reciprocal circuit element (2-port type isolator) includes ferrite 32 to which a DC magnetic field is applied by a permanent magnet 41, a first center electrode and a second center electrode arranged at the ferrite 32, and a circuit board 20. Further, matching capacitors and the termination resistor R are provided to the non-reciprocal circuit elemen. The termination resistor R is a chip type in which a resistor film is formed on at least one surface of an insulating substrate, and is mounted on the circuit board 20 making the resistor film face the surface of the circuit board 20. The generated heat of the termination resistor R is radiated via the circuit board 20. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。   The present invention relates to a nonreciprocal circuit device, and more particularly to a nonreciprocal circuit device such as an isolator or a circulator used in a microwave band.

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。   Conventionally, nonreciprocal circuit elements such as isolators and circulators have a characteristic of transmitting a signal only in a predetermined specific direction and not transmitting in a reverse direction. Utilizing this characteristic, for example, an isolator is used in a transmission circuit unit of a mobile communication device such as a car phone or a mobile phone.

この種の非可逆回路素子としては、特許文献1などに記載されている3ポート型アイソレータ、特許文献2などに記載されている2ポート型アイソレータが知られている。この種のアイソレータでは、逆方向に入力した高周波信号は終端抵抗で発熱拡散される。終端抵抗の放熱性が悪いと、温度上昇に伴ってアイソレータの電気特性が劣化してしまう。従って、終端抵抗は過剰な発熱を避けるために良好な放熱性を確保する必要がある。   As this type of non-reciprocal circuit device, a 3-port isolator described in Patent Document 1 and a 2-port isolator described in Patent Document 2 are known. In this type of isolator, the high-frequency signal input in the reverse direction is diffused by the terminal resistor. If the heat dissipation of the termination resistor is poor, the electrical characteristics of the isolator deteriorate with increasing temperature. Therefore, it is necessary for the termination resistor to ensure good heat dissipation in order to avoid excessive heat generation.

そのため、特許文献1に記載のアイソレータでは、チップ型抵抗器のグランド側の電極面積を大きくすることで終端抵抗の放熱性を改善している。グランド側電極を回路基板の表面に設けたグランド端子電極にはんだ付けし、抵抗体膜はこの実装面とは反対側に配置される。しかし、このアイソレータでは、終端抵抗として、汎用品ではなく、グランド側電極を大きくした専用品を用いているため、コストが高くつき、設計変更に柔軟に対応できないという問題点を有している。   Therefore, in the isolator described in Patent Document 1, the heat dissipation of the termination resistor is improved by increasing the electrode area on the ground side of the chip resistor. The ground side electrode is soldered to a ground terminal electrode provided on the surface of the circuit board, and the resistor film is disposed on the side opposite to the mounting surface. However, this isolator uses a dedicated product with a larger ground-side electrode as a termination resistor rather than a general-purpose product, so that the cost is high and the design change cannot be flexibly handled.

なお、特許文献1に記載の3ポート型のアイソレータでは、終端抵抗はグランド電極に接続されているために放熱性に対してはそれほど厳しく考慮する必要はない。これに対して、特許文献2に記載の2ポート型のアイソレータは、低挿入損失を達成するために、フェライトに第1及び第2中心電極を互いに絶縁状態で交差して巻回したものである。終端抵抗は入出力ポート間に第1中心電極と並列に接続されているため、終端抵抗はグランド電極に接続されることはなく、そのままでは放熱性が悪く、温度上昇に伴ってアイソレータの電気特性が劣化してしまう。
特許第3682797号公報 国際公開第2007/046299号パンフレット
In the three-port isolator described in Patent Document 1, since the termination resistor is connected to the ground electrode, it is not necessary to consider the heat dissipation so severely. On the other hand, the two-port type isolator described in Patent Document 2 is obtained by winding the first and second center electrodes around a ferrite so as to cross each other in an insulated state in order to achieve a low insertion loss. . Since the termination resistor is connected in parallel with the first center electrode between the input and output ports, the termination resistor is not connected to the ground electrode. Will deteriorate.
Japanese Patent No. 36829797 International Publication No. 2007/046299 Pamphlet

そこで、本発明の目的は、終端抵抗の放熱性を向上させて電気特性の劣化を抑えることのできる2ポート型の非可逆回路素子を提供することにある。   Accordingly, an object of the present invention is to provide a two-port nonreciprocal circuit device that can improve the heat dissipation of a termination resistor and suppress deterioration of electrical characteristics.

前記目的を達成するため、本発明の一形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに電気的に絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
前記永久磁石、前記フェライトを搭載するための回路基板と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が電気的に接続され、
前記終端抵抗は、絶縁基板の少なくとも一面に抵抗体膜を形成したチップ型であり、該抵抗体膜を前記回路基板の表面に対向させて該回路基板上に実装されていること、
を特徴とする。
In order to achieve the above object, a non-reciprocal circuit device according to one aspect of the present invention comprises:
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode and a second center electrode arranged to intersect the ferrite in an electrically insulated state from each other;
A circuit board for mounting the permanent magnet and the ferrite;
With
The first center electrode has one end electrically connected to the input port and the other end electrically connected to the output port;
The second center electrode has one end electrically connected to the output port and the other end electrically connected to the ground port.
A first matching capacitor is electrically connected between the input port and the output port;
A second matching capacitor is electrically connected between the output port and the ground port;
A termination resistor is electrically connected between the input port and the output port,
The termination resistor is a chip type in which a resistor film is formed on at least one surface of an insulating substrate, and is mounted on the circuit board with the resistor film facing the surface of the circuit board.
It is characterized by.

前記非可逆回路素子において、逆方向の信号が入力されたとき、その電力は終端抵抗で消費される。終端抵抗はその抵抗体膜が回路基板の表面に対向して実装されているため、抵抗体膜の発熱は回路基板を通じて放熱され、耐電圧特性が向上し、終端抵抗の焼損などの故障を未然に防止できる。終端抵抗は特別な加工や処理が必要ではなく汎用品を使用できる。また、放熱経路の増大によって非可逆回路素子自体の小型化が可能になる。さらに、終端抵抗の温度上昇が抑えられることから、終端抵抗の発熱による抵抗値の変動が小さくなり、アイソレーション特性の劣化が回避される。とりわけ、低挿入損失とするために第2中心電極をフェライトに複数回巻回した2ポート型アイソレータにおいては、終端抵抗に100〜500Ω程度の高い抵抗値のものを使用することになる。このアイソレータにおいては、逆方向の高周波信号の電力消費を終端抵抗の放熱性を改善することで好ましい電気特性を維持でき、効果的である。   In the nonreciprocal circuit device, when a reverse signal is input, the power is consumed by the terminating resistor. Since the resistor film is mounted so that the resistor film faces the surface of the circuit board, the heat generated by the resistor film is dissipated through the circuit board, improving the withstand voltage characteristics and causing failure such as burnout of the terminal resistor. Can be prevented. The termination resistor does not require any special processing or processing, and a general-purpose product can be used. Further, the nonreciprocal circuit element itself can be reduced in size by increasing the heat dissipation path. Furthermore, since the temperature rise of the termination resistor is suppressed, the variation of the resistance value due to the heat generation of the termination resistor is reduced, and the deterioration of the isolation characteristic is avoided. In particular, in a two-port isolator in which the second center electrode is wound around a ferrite a plurality of times in order to reduce the insertion loss, a terminal resistor having a high resistance value of about 100 to 500Ω is used. In this isolator, it is possible to maintain preferable electrical characteristics by improving the heat dissipation of the terminating resistor, and the power consumption of the high-frequency signal in the reverse direction is effective.

また、抵抗体膜を回路基板の表面に対向させることにより、抵抗体膜を従来と同様に回路基板の表面とは反対側に配置することに比べて、終端抵抗に寄生する等価直列インダクタンス成分が減少し、アイソレーション帯域を広帯域化できる。   In addition, by making the resistor film face the surface of the circuit board, the equivalent series inductance component parasitic to the terminal resistance is reduced compared to the case where the resistor film is disposed on the side opposite to the surface of the circuit board as in the prior art. The isolation band can be widened.

本発明によれば、終端抵抗の放熱性を改善することができ、2ポート型アイソレータにおいて、抵抗値が高くかつグランド電極に接続されることのない終端抵抗の発熱が緩和され、電気特性の劣化を抑えることができ、小型化にも寄与する。   According to the present invention, the heat dissipation of the termination resistor can be improved, and in the two-port isolator, the heat generation of the termination resistor that has a high resistance value and is not connected to the ground electrode is alleviated, and the electrical characteristics are deteriorated. Can be suppressed and contributes to miniaturization.

以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。   Embodiments of a nonreciprocal circuit device according to the present invention will be described below with reference to the accompanying drawings.

(第1実施例、図1〜図9参照)
本発明に係る非可逆回路素子の第1実施例である2ポート型アイソレータの分解斜視図を図1に示す。この2ポート型アイソレータは、集中定数型アイソレータであり、概略、平板状ヨーク10と、回路基板20と、フェライト32と永久磁石41とからなるフェライト・磁石素子30と、で構成されている。
(Refer 1st Example and FIGS. 1-9)
FIG. 1 shows an exploded perspective view of a 2-port isolator which is a first embodiment of a nonreciprocal circuit device according to the present invention. This 2-port type isolator is a lumped constant type isolator, and generally includes a flat yoke 10, a circuit board 20, and a ferrite / magnet element 30 including a ferrite 32 and a permanent magnet 41.

フェライト32には、図2に示すように、表裏の主面32a,32bに互いに電気的に絶縁された第1中心電極35及び第2中心電極36が形成されている。ここで、フェライト32は互いに対向する平行な第1主面32a及び第2主面32bを有する直方体形状をなしている。   As shown in FIG. 2, the ferrite 32 is formed with a first center electrode 35 and a second center electrode 36 which are electrically insulated from each other on the front and back main surfaces 32a and 32b. Here, the ferrite 32 has a rectangular parallelepiped shape having a first main surface 32a and a second main surface 32b which are parallel to each other.

また、永久磁石41はフェライト32に対して直流磁界を主面32a,32bに略垂直方向に印加するように主面32a,32bに対して、例えば、エポキシ系の接着剤42を介して接着され(図4参照)、フェライト・磁石素子30を形成している。永久磁石41の主面41aは前記フェライト32の主面32a,32bと同一寸法であり、互いの外形が一致するように主面32a,41a、主面32b,41aどうしを対向させて配置されている。   The permanent magnet 41 is bonded to the main surfaces 32a and 32b via, for example, an epoxy adhesive 42 so that a DC magnetic field is applied to the ferrite 32 in a direction substantially perpendicular to the main surfaces 32a and 32b. (See FIG. 4), the ferrite-magnet element 30 is formed. The main surface 41a of the permanent magnet 41 has the same dimensions as the main surfaces 32a and 32b of the ferrite 32, and is arranged with the main surfaces 32a and 41a and the main surfaces 32b and 41a facing each other so that their external shapes coincide with each other. Yes.

第1中心電極35は導体膜にて形成されている。即ち、図2に示すように、この第1中心電極35は、フェライト32の第1主面32aにおいて右下から立ち上がって2本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面の中継用電極35aを介して第2主面32bに回り込み、第2主面32bにおいて第1主面32aと透視状態で重なるように2本に分岐した状態で形成され、その一端は下面に形成された接続用電極35bに接続されている。また、第1中心電極35の他端は下面に形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。そして、第1中心電極35と以下に説明する第2中心電極36とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。   The first center electrode 35 is formed of a conductor film. That is, as shown in FIG. 2, the first center electrode 35 rises from the lower right on the first main surface 32a of the ferrite 32 and branches into two at the upper left at a relatively small angle with respect to the long side. It is inclined and rises to the upper left, wraps around the second main surface 32b via the relay electrode 35a on the upper surface, and branches into two so as to overlap the first main surface 32a in a transparent state on the second main surface 32b One end thereof is connected to a connection electrode 35b formed on the lower surface. The other end of the first center electrode 35 is connected to a connection electrode 35c formed on the lower surface. Thus, the first center electrode 35 is wound around the ferrite 32 for one turn. And the 1st center electrode 35 and the 2nd center electrode 36 demonstrated below cross | intersect in the state insulated by mutually forming the insulating film.

第2中心電極36は導体膜にて形成されている。この第2中心電極36は、まず、0.5ターン目36aが第1主面32aにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して第1中心電極35と交差した状態で形成され、上面の中継用電極36bを介して第2主面32bに回り込み、この1ターン目36cが第2主面32bにおいてほぼ垂直に第1中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下面の中継用電極36dを介して第1主面32aに回り込み、この1.5ターン目36eが第1主面32aにおいて0.5ターン目36aと平行に第1中心電極35と交差した状態で形成され、上面の中継用電極36fを介して第2主面32bに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36k、中継用電極36l、3.5ターン目36m、中継用電極36n、4ターン目36o、がフェライト32の表面にそれぞれ形成されている。また、第2中心電極36の両端は、それぞれフェライト32の下面に形成された接続用電極35c,36pに接続されている。なお、接続用電極35cは第1中心電極35及び第2中心電極36のそれぞれの端部の接続用電極として共用されている。   The second center electrode 36 is formed of a conductor film. In the second center electrode 36, first, the 0.5th turn 36a is inclined at a relatively large angle with respect to the long side from the lower right to the upper left on the first main surface 32a and intersects the first center electrode 35. The first turn 36c is formed so as to intersect the first central electrode 35 substantially perpendicularly on the second main surface 32b via the relay electrode 36b on the upper surface. . The lower end portion of the first turn 36c goes around the first main surface 32a via the relay electrode 36d on the lower surface, and the 1.5th turn 36e is the first main surface 32a in parallel with the 0.5th turn 36a. It is formed so as to intersect with the center electrode 35 and wraps around the second main surface 32b via the relay electrode 36f on the upper surface. Similarly, the second turn 36g, the relay electrode 36h, the 2.5th turn 36i, the relay electrode 36j, the third turn 36k, the relay electrode 36l, the 3.5th turn 36m, the relay electrode 36n, the fourth turn The eyes 36o are formed on the surface of the ferrite 32, respectively. Further, both ends of the second center electrode 36 are connected to connection electrodes 35 c and 36 p formed on the lower surface of the ferrite 32, respectively. The connection electrode 35 c is shared as a connection electrode at each end of the first center electrode 35 and the second center electrode 36.

即ち、第2中心電極36はフェライト32に螺旋状に4ターン巻回されていることになる。ここで、ターン数とは、中心電極36が第1又は第2主面32a,32bをそれぞれ1回横断した状態を0.5ターンとして計算している。そして、中心電極35,36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。   That is, the second center electrode 36 is wound around the ferrite 32 in a spiral manner for four turns. Here, the number of turns is calculated by assuming that the state in which the center electrode 36 crosses the first or second main surface 32a, 32b once each is 0.5 turns. The crossing angle of the center electrodes 35 and 36 is set as necessary, and the input impedance and insertion loss are adjusted.

また、接続用電極35b,35c,36pや中継用電極35a,36b,36d,36f,36h,36j,36l,36nはフェライト32の上下面に形成された凹部37(図3参照)に銀、銀合金、銅、銅合金などの電極用導体を塗布又は充填して形成されている。また、上下面には各種電極と平行にダミー凹部38も形成され、かつ、ダミー電極39a,39b,39cが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部37,38に導体膜として形成したものであってもよい。   Further, the connection electrodes 35b, 35c, 36p and the relay electrodes 35a, 36b, 36d, 36f, 36h, 36j, 36l, 36n are silver or silver in a recess 37 (see FIG. 3) formed on the upper and lower surfaces of the ferrite 32. It is formed by applying or filling an electrode conductor such as an alloy, copper, or copper alloy. In addition, dummy recesses 38 are formed on the upper and lower surfaces in parallel with various electrodes, and dummy electrodes 39a, 39b, and 39c are formed. This type of electrode is formed by forming a through hole in the mother ferrite substrate in advance, filling the through hole with an electrode conductor, and then cutting at a position where the through hole is divided. Various electrodes may be formed as conductor films in the recesses 37 and 38.

フェライト32としてはYIGフェライトなどが用いられている。第1及び第2中心電極35,36や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極35,36の絶縁膜としてはガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。   As the ferrite 32, YIG ferrite or the like is used. The first and second center electrodes 35 and 36 and various electrodes can be formed as a thick film or thin film of silver or a silver alloy by a method such as printing, transfer, or photolithography. As the insulating film of the center electrodes 35 and 36, a dielectric thick film such as glass or alumina, a resin film such as polyimide, or the like can be used. These can also be formed by methods such as printing, transfer, and photolithography.

なお、フェライト32を絶縁膜及び各種電極を含めて磁性体材料にて一体的に焼成することが可能である。この場合、各種電極を高温焼成に耐えるCu、Ag、Pd又はPd/Agを用いることになる。   The ferrite 32 can be integrally fired with a magnetic material including an insulating film and various electrodes. In this case, Cu, Ag, Pd, or Pd / Ag that can withstand high temperature firing of various electrodes is used.

永久磁石41は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石41とフェライト32とを接着する接着剤42としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。   As the permanent magnet 41, a strontium-based, barium-based, or lanthanum-cobalt-based ferrite magnet is usually used. As the adhesive 42 for adhering the permanent magnet 41 and the ferrite 32, it is optimal to use a one-component thermosetting epoxy adhesive.

回路基板20は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、等価回路である図5及び図6や内部構成図である図7に示すように、整合用コンデンサC1,C2,CS1,CS2,CP1が内蔵され、チップ型素子である終端抵抗R(図1参照)が回路基板20上に外付けされている。なお、図5は第1回路例、図6は第2回路例を示し、図7は図6の回路構成に対応している。また、表面には端子電極25a〜25eが、裏面(実装面)には外部接続用端子電極26,27,28がそれぞれ形成されている。   The circuit board 20 is a laminated substrate obtained by forming predetermined electrodes on a plurality of dielectric sheets, laminating them, and sintering them. The circuit board 20 includes an equivalent circuit shown in FIGS. 5 and 6 and an internal configuration diagram. As shown in FIG. 7, matching capacitors C1, C2, CS1, CS2, and CP1 are incorporated, and a termination resistor R (see FIG. 1) that is a chip-type element is externally attached on the circuit board 20. 5 shows a first circuit example, FIG. 6 shows a second circuit example, and FIG. 7 corresponds to the circuit configuration of FIG. Terminal electrodes 25a to 25e are formed on the front surface, and external connection terminal electrodes 26, 27, and 28 are formed on the back surface (mounting surface).

前記フェライト・磁石素子30は、回路基板20上に載置され、フェライト32の下面の接続用電極35b,35c,36pが回路基板20上の端子電極25a,25b,25cとリフローはんだ付けされて一体化されるとともに、永久磁石41の下面が回路基板20上に接着剤にて一体化される。   The ferrite / magnet element 30 is placed on the circuit board 20, and the connection electrodes 35b, 35c, 36p on the lower surface of the ferrite 32 are reflow soldered to the terminal electrodes 25a, 25b, 25c on the circuit board 20 to be integrated. And the lower surface of the permanent magnet 41 is integrated on the circuit board 20 with an adhesive.

平板状ヨーク10は、電磁シールド機能を有するもので、前記フェライト・磁石素子30の直上に配置されている。そして、図1に示すように、回路基板20とヨーク10との間であってフェライト・磁石素子30の周囲には樹脂材11が充填されている。終端抵抗Rも樹脂材11にて覆われている。この樹脂材11は、例えば、主成分としてシリカ、フェノール樹脂、エポキシ樹脂を混合した樹脂である。   The flat yoke 10 has an electromagnetic shielding function and is disposed immediately above the ferrite / magnet element 30. As shown in FIG. 1, the resin material 11 is filled between the circuit board 20 and the yoke 10 and around the ferrite / magnet element 30. The terminal resistance R is also covered with the resin material 11. The resin material 11 is, for example, a resin in which silica, phenol resin, and epoxy resin are mixed as main components.

整合用回路素子と前記第1及び第2中心電極35,36との接続関係は、例えば、第1回路例である図5及び第2回路例である図6に示すとおりである。ここでは、図6に示す第2回路例に基づいて図7を参照して説明する。   The connection relationship between the matching circuit element and the first and second center electrodes 35 and 36 is, for example, as shown in FIG. 5 as the first circuit example and FIG. 6 as the second circuit example. Here, a description will be given with reference to FIG. 7 based on the second circuit example shown in FIG.

回路基板20の裏面に形成された外部接続用端子電極26は整合用コンデンサCS1を介して端子電極25a(入力ポートA)に接続され、かつ、整合用コンデンサC1と終端抵抗Rとに接続されている。また、端子電極25aはフェライト32の下面に形成された接続用電極35bを介して第1中心電極35の一端に接続されている。   The external connection terminal electrode 26 formed on the back surface of the circuit board 20 is connected to the terminal electrode 25a (input port A) via the matching capacitor CS1, and is connected to the matching capacitor C1 and the termination resistor R. Yes. The terminal electrode 25 a is connected to one end of the first center electrode 35 through a connection electrode 35 b formed on the lower surface of the ferrite 32.

第1中心電極35の他端及び第2中心電極36の一端は、フェライト32の下面に形成された接続用電極35c及び回路基板20の表面に形成された端子電極25b(出力ポートB)を介して終端抵抗R及びコンデンサC1,C2に接続され、かつ、コンデンサCS2を介して回路基板20の裏面に形成された外部接続用端子電極27に接続されている。また、終端抵抗Rは回路基板20の表面に形成された端子電極25d,25eに接続されている。   The other end of the first center electrode 35 and one end of the second center electrode 36 are connected via a connection electrode 35 c formed on the lower surface of the ferrite 32 and a terminal electrode 25 b (output port B) formed on the surface of the circuit board 20. The terminal resistor R and the capacitors C1 and C2 are connected to each other and to the external connection terminal electrode 27 formed on the back surface of the circuit board 20 via the capacitor CS2. In addition, the termination resistor R is connected to terminal electrodes 25d and 25e formed on the surface of the circuit board 20.

第2中心電極36の他端は、フェライト32の下面に形成された接続用電極36p及び回路基板20の表面に形成された端子電極25c(グランドポートC)を介してコンデンサC2及び回路基板20の裏面に形成された外部接続用端子電極28と接続されている。また、入力側端子電極25a(入力ポートA)とコンデンサCS1の接続点には接地されたインピーダンス調整用のコンデンサCP1が接続されている。   The other end of the second center electrode 36 is connected to the capacitor C2 and the circuit board 20 via the connection electrode 36p formed on the lower surface of the ferrite 32 and the terminal electrode 25c (ground port C) formed on the surface of the circuit board 20. It is connected to an external connection terminal electrode 28 formed on the back surface. Further, a grounded impedance adjusting capacitor CP1 is connected to a connection point between the input side terminal electrode 25a (input port A) and the capacitor CS1.

なお、図5に示す第1回路例は図6及び図7に示す第2回路例における一部の素子(コンデンサCS1,CS2,CP1)を省略した基本タイプである。   The first circuit example shown in FIG. 5 is a basic type in which some elements (capacitors CS1, CS2, CP1) in the second circuit example shown in FIGS. 6 and 7 are omitted.

以上の構成からなる2ポート型アイソレータにおいては、第1中心電極35の一端が入力ポートAに接続され他端が出力ポートBに接続され、第2中心電極36の一端が出力ポートBに接続され他端がグランドポートCに接続されているため、動作時において、第2中心電極36に大きな高周波電流が流れ、第1中心電極35にはほとんど高周波電流が流れない。それゆえ、挿入損失の小さな2ポート型の集中定数型アイソレータとすることができる。   In the two-port isolator configured as described above, one end of the first center electrode 35 is connected to the input port A, the other end is connected to the output port B, and one end of the second center electrode 36 is connected to the output port B. Since the other end is connected to the ground port C, a large high-frequency current flows through the second center electrode 36 and almost no high-frequency current flows through the first center electrode 35 during operation. Therefore, a 2-port lumped constant isolator with low insertion loss can be obtained.

また、第2中心電極36はフェライト32に2ターン以上巻回されているため、第2中心電極36はインダクタンス値及びQ値が高く、アイソレータとしての特性が向上する。   Further, since the second center electrode 36 is wound around the ferrite 32 by two turns or more, the second center electrode 36 has a high inductance value and Q value, and the characteristics as an isolator are improved.

ところで、外部接続用端子電極27から逆方向の高周波信号が入力された場合、その電力のほとんどは終端抵抗Rにて消費され、そのままでは終端抵抗Rが過剰に発熱することになる。そこで、本第1実施例では、図8(A)に示すように、チップ型の終端抵抗Rをその抵抗体膜を回路基板20の表面に対向させて実装するようにした。   When a high-frequency signal in the reverse direction is input from the external connection terminal electrode 27, most of the power is consumed by the termination resistor R, and the termination resistor R generates excessive heat as it is. Therefore, in the first embodiment, as shown in FIG. 8A, the chip-type termination resistor R is mounted with the resistor film facing the surface of the circuit board 20.

終端抵抗Rは、アルミナ基板61の両端部に電極62を形成するとともに一面に抵抗体膜63を形成し、該抵抗体膜63を保護層64で被覆したものである。材料を例示すると、電極62はガラスを添加した銀からなる厚膜であり、抵抗体膜63は酸化金属を主成分としてガラスを添加した誘電体からなる厚膜であり、保護層64はガラスからなる。電極62が回路基板20上の端子電極25d,25e上にはんだ65にて接合されている。   The terminating resistor R is formed by forming electrodes 62 on both ends of the alumina substrate 61 and forming a resistor film 63 on one surface, and covering the resistor film 63 with a protective layer 64. For example, the electrode 62 is a thick film made of silver added with glass, the resistor film 63 is a thick film made of a dielectric material containing metal oxide as a main component and added with glass, and the protective layer 64 is made of glass. Become. The electrode 62 is joined to the terminal electrodes 25 d and 25 e on the circuit board 20 with solder 65.

前記2ポート型アイソレータにおいて、逆方向の信号が入力されたとき、その電力は終端抵抗Rで消費され、終端抵抗Rが発熱する。終端抵抗Rはその抵抗体膜63が回路基板20の表面に対向して実装されているため、抵抗体膜63の発熱は回路基板20を通じて放熱され、耐電圧特性が向上し、終端抵抗Rの焼損などの故障を未然に防止できる。特に、回路基板20が樹脂系材料と比較してセラミックやガラスセラミック複合材料など熱伝導の良好な材料で形成されている場合に効果が大きい。しかも、終端抵抗Rは特別な加工や処理が必要ではなく汎用品を使用できる。さらに、放熱経路の増大によって非可逆回路素子自体の小型化が可能になる。   In the two-port isolator, when a reverse signal is input, the power is consumed by the termination resistor R, and the termination resistor R generates heat. Since the resistor film 63 is mounted with the resistor film 63 facing the surface of the circuit board 20, the heat generated by the resistor film 63 is dissipated through the circuit board 20, and the withstand voltage characteristics are improved. Failure such as burning can be prevented. In particular, the effect is great when the circuit board 20 is made of a material having good heat conduction, such as ceramic or glass ceramic composite material, as compared with the resin material. Moreover, the termination resistor R does not require special processing or processing, and a general-purpose product can be used. Further, the nonreciprocal circuit element itself can be reduced in size by increasing the heat dissipation path.

さらに、終端抵抗Rの温度上昇が抑えられることから、終端抵抗Rの発熱による抵抗値の変動が小さくなり、アイソレーション特性の劣化が回避される。とりわけ、低挿入損失とするために第2中心電極36をフェライト32に複数回巻回した2ポート型のアイソレータにおいては、終端抵抗に100〜500Ω程度の高い抵抗値のものと使用することになる。このアイソレータにおいては、終端抵抗Rの放熱性を改善することで好ましい電気特性を維持でき、効果的である。   Further, since the temperature rise of the termination resistor R is suppressed, the resistance value fluctuation due to the heat generated by the termination resistor R is reduced, and the deterioration of the isolation characteristic is avoided. In particular, in a two-port isolator in which the second center electrode 36 is wound around the ferrite 32 a plurality of times in order to reduce the insertion loss, a terminal resistor having a high resistance value of about 100 to 500Ω is used. . In this isolator, it is possible to maintain preferable electrical characteristics by improving the heat dissipation of the termination resistor R, which is effective.

終端抵抗Rの抵抗値は、所定の温度特性を有し、温度によって変化する。抵抗値が所定の値から変化するとアイソレーションが減少する。また、終端抵抗Rは繰り返して高温状態に曝されることで抵抗値が増大し、アイソレーションが減少する。しかし、本第1実施例では終端抵抗Rの発熱を低減できるので、本アイソレータを搭載した通信機が動作中におけるアイソレーションの減少がなく、通信機の動作状況の影響を受けにくく、長期にわたって電気特性が安定化する。   The resistance value of the termination resistor R has a predetermined temperature characteristic and varies depending on the temperature. Isolation decreases when the resistance value changes from a predetermined value. Further, when the termination resistor R is repeatedly exposed to a high temperature state, the resistance value increases and the isolation decreases. However, in the first embodiment, since the heat generation of the termination resistor R can be reduced, there is no decrease in isolation during operation of the communication device equipped with the isolator, and it is not easily affected by the operation status of the communication device. The characteristic is stabilized.

一方、図8(B)に示すように、抵抗体膜63を従来と同様に回路基板20の表面とは反対側に配置すると、抵抗体膜63と端子電極25d,25eとの間に等価直列インダクタンス成分LS1,LS2が寄生する。図9はこのインダクタンス成分LS1,LS2を等価回路として示している。本第1実施例では、抵抗体膜63を回路基板20の表面に対向させているので、終端抵抗Rに寄生する等価直列インダクタンス成分が減少し、アイソレーション帯域を広帯域化できる。具体的には、本第1実施例では、等価直列インダクタンス値が約1nH低下し、アイソレーションが20dB以上である帯域幅が0.6%増大した。   On the other hand, as shown in FIG. 8B, when the resistor film 63 is disposed on the opposite side of the surface of the circuit board 20 as in the prior art, an equivalent series is provided between the resistor film 63 and the terminal electrodes 25d and 25e. Inductance components LS1 and LS2 are parasitic. FIG. 9 shows the inductance components LS1 and LS2 as an equivalent circuit. In the first embodiment, since the resistor film 63 is opposed to the surface of the circuit board 20, the equivalent series inductance component parasitic on the termination resistor R is reduced, and the isolation band can be widened. Specifically, in the first embodiment, the equivalent series inductance value is reduced by about 1 nH, and the bandwidth where the isolation is 20 dB or more is increased by 0.6%.

以下に、図6の第2回路例における回路定数を示す。
第1中心電極35:インダクタンス値1.7nH
第2中心電極36:インダクタンス値22nH
コンデンサC1:4pF、アイソレーションの周波数を決定する役割を持つ。動作周波数帯でアイソレーションが最大となる値とすることが好ましい。
コンデンサC2:0.3pF、通過周波数を決定する役割を持つ。動作周波数帯で挿入損失が最小となる値とすることが好ましい。
コンデンサCS1:2.5pF、アイソレータを50Ωの特性インピーダンスに整合させる役割を持つ。動作周波数帯で挿入損失が最小となる値とすることが好ましい。
コンデンサCS2:3.5pF、アイソレータを50Ωの特性インピーダンスに整合させる役割を持つ。動作周波数帯で挿入損失が最小となる値とすることが好ましい。
終端抵抗R:390Ω、アイソレータの終端抵抗として逆方向電力を吸収する役割を持つ。動作周波数帯でアイソレーションが最大となる値とすることが好ましい。
コンデンサCP1:0.05pF、アイソレータを50Ωの特性インピーダンスに整合させる役割を持つ。動作周波数帯で入力リターンロスが最大、挿入損失が最小となる値とすることが好ましい。
The circuit constants in the second circuit example of FIG. 6 are shown below.
First center electrode 35: Inductance value 1.7 nH
Second center electrode 36: inductance value 22nH
Capacitor C1: 4 pF, has a role of determining the frequency of isolation. It is preferable to have a value that maximizes isolation in the operating frequency band.
Capacitor C2: 0.3 pF, has a role of determining the pass frequency. It is preferable to set a value that minimizes the insertion loss in the operating frequency band.
Capacitor CS1: 2.5 pF, and has a role of matching the isolator to a characteristic impedance of 50Ω. It is preferable to set a value that minimizes the insertion loss in the operating frequency band.
Capacitor CS2: 3.5 pF, and has a role of matching the isolator to a characteristic impedance of 50Ω. It is preferable to set a value that minimizes the insertion loss in the operating frequency band.
Termination resistor R: 390Ω, which plays the role of absorbing reverse power as the termination resistor of the isolator. It is preferable to have a value that maximizes isolation in the operating frequency band.
Capacitor CP1: 0.05 pF, and has a role of matching the isolator to a characteristic impedance of 50Ω. It is preferable that the input return loss is maximized and the insertion loss is minimized in the operating frequency band.

(変形例、図10参照)
図10に、終端抵抗の実装形態としての変形例を示す。ここでは、終端抵抗Rを樹脂材11で封入する前に、終端抵抗Rのはんだ付け部分を樹脂材12で覆うようにしている。樹脂材12は、アルミナなどのセラミック、窒化アルミニウム、ガラス、酸化シリコンなどをエポキシ樹脂に添加したもので、熱伝導性を有している。
(Modification, see FIG. 10)
FIG. 10 shows a modified example of the termination resistor mounting form. Here, before the termination resistance R is sealed with the resin material 11, the soldered portion of the termination resistance R is covered with the resin material 12. The resin material 12 is obtained by adding ceramic such as alumina, aluminum nitride, glass, silicon oxide or the like to an epoxy resin, and has thermal conductivity.

樹脂材12は、通常、アンダーフィル樹脂と呼ばれるもので、基板と部品の接合強度の向上のために、密着性や浸透性の高い樹脂が用いられる。アンダーフィル樹脂として熱伝導性を有する樹脂材12を用いることにより、樹脂材12が抵抗体膜63と回路基板20の表面との間に充填されるので、両者の熱的結合が高くなり、抵抗体膜63の放熱性がより向上する。   The resin material 12 is usually called an underfill resin, and a resin having high adhesion and high permeability is used to improve the bonding strength between the substrate and the component. By using the resin material 12 having thermal conductivity as the underfill resin, the resin material 12 is filled between the resistor film 63 and the surface of the circuit board 20, so that the thermal coupling between the two becomes high and the resistance is increased. The heat dissipation of the body film 63 is further improved.

(第2実施例、図11参照)
本発明に係る非可逆回路素子の第2実施例である2ポート型アイソレータは、図11に示すように、集中定数型アイソレータであり、概略、上ヨーク70と回路基板80と永久磁石90と第1及び第2中心電極95,96を設けたフェライト91と下ヨーク100とで構成されている。
(Refer to the second embodiment, FIG. 11)
As shown in FIG. 11, the two-port type isolator which is the second embodiment of the nonreciprocal circuit device according to the present invention is a lumped constant type isolator, which roughly includes the upper yoke 70, the circuit board 80, the permanent magnet 90, The ferrite 91 is provided with the first and second center electrodes 95 and 96 and the lower yoke 100.

下ヨーク100には樹脂ケース部101が一体的に形成されており、該樹脂ケース部101に外部接続用端子(IN)102、外部接続用端子(OUT)103、外部接続用端子(GND)104が取り付けられている。上ヨーク70、回路基板80、永久磁石90、フェライト91、第1及び第2中心電極95,96の作用は前記第1実施例で示した平板状ヨーク10、回路基板20、永久磁石41、フェライト32、第1及び第2中心電極35,36の作用と基本的に同じである。また、回路構成は図5又は図6に示した第1回路例又は第2回路例と同様であり、回路基板80の内部構成も図7に示したものと基本的に同じである。本第2実施例は、永久磁石90とフェライト91とのそれぞれの主面を回路基板80の表面に対して平行に、いわゆる横置きに配置したものである。   A resin case portion 101 is integrally formed on the lower yoke 100, and an external connection terminal (IN) 102, an external connection terminal (OUT) 103, and an external connection terminal (GND) 104 are formed on the resin case portion 101. Is attached. The functions of the upper yoke 70, the circuit board 80, the permanent magnet 90, the ferrite 91, and the first and second center electrodes 95 and 96 are the same as those of the flat yoke 10, the circuit board 20, the permanent magnet 41, and the ferrite shown in the first embodiment. 32, and basically the same as the action of the first and second center electrodes 35 and 36. The circuit configuration is the same as that of the first circuit example or the second circuit example shown in FIG. 5 or FIG. 6, and the internal configuration of the circuit board 80 is basically the same as that shown in FIG. In the second embodiment, the principal surfaces of the permanent magnet 90 and the ferrite 91 are arranged parallel to the surface of the circuit board 80, so-called horizontally.

本第2実施例においても、終端抵抗Rはその抵抗体膜が回路基板80の表面に対向させて実装されている。従って、その作用効果は前記第1実施例と同様である。   Also in the second embodiment, the termination resistor R is mounted with its resistor film facing the surface of the circuit board 80. Therefore, the effect is the same as that of the first embodiment.

(第3実施例、図12参照)
本発明に係る非可逆回路素子の第3実施例であるアイソレータは、図12に示すように、モジュール化したフェライト・磁石素子30と終端抵抗RとコンデンサC1,C2,CS1,CS2,CP1を通信機の配線回路基板50上に形成した端子電極51a,51b,51c,51d,51e,52a,52b,53a,53b,54a,54b,55a,55b,56a,56b上にはんだ付けして搭載したものである。回路構成は図6に示したとおりであり、配線回路基板50内での接続関係は、基本的に図7と同様である。
(Refer to the third embodiment, FIG. 12)
As shown in FIG. 12, the isolator according to the third embodiment of the non-reciprocal circuit device according to the present invention communicates the modularized ferrite / magnet device 30, the terminating resistor R, and the capacitors C1, C2, CS1, CS2, CP1. Solder mounted on terminal electrodes 51a, 51b, 51c, 51d, 51e, 52a, 52b, 53a, 53b, 54a, 54b, 55a, 55b, 56a, 56b formed on the wiring circuit board 50 of the machine It is. The circuit configuration is as shown in FIG. 6, and the connection relationship in the printed circuit board 50 is basically the same as that in FIG.

本第3実施例においても、終端抵抗Rはその抵抗体膜が配線回路基板50の表面に対向させて実装されている。よって、その作用、効果は第1実施例と同様である。   Also in the third embodiment, the terminating resistor R is mounted with its resistor film facing the surface of the printed circuit board 50. Therefore, the operation and effect are the same as in the first embodiment.

(他の実施例)
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
(Other examples)
The non-reciprocal circuit device according to the present invention is not limited to the above-described embodiments, and can be variously modified within the scope of the gist thereof.

例えば、永久磁石のN極とS極を反転させれば、入力ポートと出力ポートが入れ替わる。また、整合回路の構成は任意であり、図5及び図6の等価回路以外の回路構成も可能である。また、第1及び第2中心電極の構成、フェライトに対する巻回数も任意である。   For example, if the N pole and S pole of the permanent magnet are reversed, the input port and the output port are switched. Further, the configuration of the matching circuit is arbitrary, and circuit configurations other than the equivalent circuits of FIGS. 5 and 6 are possible. Further, the configurations of the first and second center electrodes and the number of windings with respect to the ferrite are arbitrary.

第1実施例である非可逆回路素子(2ポート型アイソレータ)を示す分解斜視図である。It is a disassembled perspective view which shows the nonreciprocal circuit device (2 port type isolator) which is 1st Example. 中心電極付きフェライトを示す斜視図である。It is a perspective view which shows the ferrite with a center electrode. 前記フェライトを示す斜視図である。It is a perspective view which shows the said ferrite. フェライト・磁石素子を示す分解斜視図である。It is a disassembled perspective view which shows a ferrite magnet element. 2ポート型アイソレータの第1回路例を示す等価回路図である。It is an equivalent circuit diagram showing a first circuit example of a 2-port isolator. 2ポート型アイソレータの第2回路例を示す等価回路図である。It is an equivalent circuit diagram showing a second circuit example of a 2-port isolator. 前記第2回路例における回路基板の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of the circuit board in the said 2nd circuit example. (A)は第1実施例における終端抵抗の実装状態を示す断面図、(B)は従来例における終端抵抗の実装状態を示す断面図である。(A) is sectional drawing which shows the mounting state of the termination resistance in 1st Example, (B) is sectional drawing which shows the mounting state of the termination resistance in a prior art example. 終端抵抗に寄生的に発生する等価直列インダクタンス成分を示す等価回路図である。It is an equivalent circuit diagram which shows the equivalent series inductance component which generate | occur | produces parasitically in termination resistance. 終端抵抗の実装状態の変形例を示す断面図である。It is sectional drawing which shows the modification of the mounting state of termination resistance. 第2実施例である非可逆回路素子(2ポート型アイソレータ)を示す分解斜視図である。It is a disassembled perspective view which shows the nonreciprocal circuit device (2 port type isolator) which is 2nd Example. 第3実施例である非可逆回路素子(2ポート型アイソレータ)を示す分解斜視図である。It is a disassembled perspective view which shows the nonreciprocal circuit device (2 port type isolator) which is 3rd Example.

符号の説明Explanation of symbols

12…アンダーフィル樹脂
20,80…回路基板
30…フェライト・磁石素子
32,91…フェライト
35,95…第1中心電極
36,96…第2中心電極
41,90…永久磁石
50…配線回路基板
61…絶縁基板
63…抵抗体膜
C1,C2…整合用コンデンサ
R…終端抵抗
A…入力ポート
B…出力ポート
C…グランドポート
DESCRIPTION OF SYMBOLS 12 ... Underfill resin 20, 80 ... Circuit board 30 ... Ferrite magnet element 32, 91 ... Ferrite 35, 95 ... 1st center electrode 36, 96 ... 2nd center electrode 41, 90 ... Permanent magnet 50 ... Wiring circuit board 61 ... Insulating substrate 63 ... Resistor film C1, C2 ... Matching capacitor R ... Terminating resistor A ... Input port B ... Output port C ... Ground port

Claims (4)

永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに電気的に絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
前記永久磁石、前記フェライトを搭載するための回路基板と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量が電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が電気的に接続され、
前記終端抵抗は、絶縁基板の少なくとも一面に抵抗体膜を形成したチップ型であり、該抵抗体膜を前記回路基板の表面に対向させて該回路基板上に実装されていること、
を特徴とする非可逆回路素子。
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode and a second center electrode arranged to intersect the ferrite in an electrically insulated state from each other;
A circuit board for mounting the permanent magnet and the ferrite;
With
The first center electrode has one end electrically connected to the input port and the other end electrically connected to the output port;
The second center electrode has one end electrically connected to the output port and the other end electrically connected to the ground port.
A first matching capacitor is electrically connected between the input port and the output port;
A second matching capacitor is electrically connected between the output port and the ground port;
A termination resistor is electrically connected between the input port and the output port,
The termination resistor is a chip type in which a resistor film is formed on at least one surface of an insulating substrate, and is mounted on the circuit board with the resistor film facing the surface of the circuit board.
A nonreciprocal circuit device characterized by the above.
第2中心電極は前記フェライトの周囲に2ターン以上巻回されていることを特徴とする請求項1に記載の非可逆回路素子。   The nonreciprocal circuit device according to claim 1, wherein the second center electrode is wound around the ferrite by two or more turns. 前記終端抵抗はその電極を前記回路基板の表面に形成した端子電極にはんだ付けされており、かつ、前記抵抗体膜と回路基板の表面の間に熱伝導性を有する樹脂材が充填されていること、を特徴とする請求項1又は請求項2に記載の非可逆回路素子。   The termination resistor is soldered to a terminal electrode whose electrode is formed on the surface of the circuit board, and a resin material having thermal conductivity is filled between the resistor film and the surface of the circuit board. The nonreciprocal circuit device according to claim 1, wherein 前記回路基板は通信機の配線回路基板であることを特徴とする請求項1ないし請求項3のいずれかに記載の非可逆回路素子。   4. The nonreciprocal circuit device according to claim 1, wherein the circuit board is a wired circuit board of a communication device.
JP2008323534A 2008-12-19 2008-12-19 Non-reciprocal circuit element Pending JP2010147853A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008323534A JP2010147853A (en) 2008-12-19 2008-12-19 Non-reciprocal circuit element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008323534A JP2010147853A (en) 2008-12-19 2008-12-19 Non-reciprocal circuit element

Publications (1)

Publication Number Publication Date
JP2010147853A true JP2010147853A (en) 2010-07-01

Family

ID=42567807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008323534A Pending JP2010147853A (en) 2008-12-19 2008-12-19 Non-reciprocal circuit element

Country Status (1)

Country Link
JP (1) JP2010147853A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284907A (en) * 1997-04-10 1998-10-23 Murata Mfg Co Ltd Irreversible circuit element
JP2002246206A (en) * 2001-02-13 2002-08-30 Koa Corp Chip resistor and its manufacturing method
JP2006311496A (en) * 2005-03-28 2006-11-09 Nippon Dempa Kogyo Co Ltd Constant temperature crystal oscillator
JP2007048784A (en) * 2005-08-05 2007-02-22 Tateyama Kagaku Kogyo Kk Chip resistor and its manufacturing method
WO2007046229A1 (en) * 2005-10-21 2007-04-26 Murata Manufacturing Co., Ltd. Irreversible circuit element, its manufacturing method and communication apparatus
JP2007288297A (en) * 2006-04-13 2007-11-01 Hitachi Metals Ltd Nonreciprocal circuit element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284907A (en) * 1997-04-10 1998-10-23 Murata Mfg Co Ltd Irreversible circuit element
JP2002246206A (en) * 2001-02-13 2002-08-30 Koa Corp Chip resistor and its manufacturing method
JP2006311496A (en) * 2005-03-28 2006-11-09 Nippon Dempa Kogyo Co Ltd Constant temperature crystal oscillator
JP2007048784A (en) * 2005-08-05 2007-02-22 Tateyama Kagaku Kogyo Kk Chip resistor and its manufacturing method
WO2007046229A1 (en) * 2005-10-21 2007-04-26 Murata Manufacturing Co., Ltd. Irreversible circuit element, its manufacturing method and communication apparatus
JP2007288297A (en) * 2006-04-13 2007-11-01 Hitachi Metals Ltd Nonreciprocal circuit element

Similar Documents

Publication Publication Date Title
EP1939973B1 (en) Irreversible circuit element, its manufacturing method and communication apparatus
EP2184802B1 (en) Irreversible circuit element
JP4858543B2 (en) Non-reciprocal circuit device and manufacturing method thereof
JP4692679B2 (en) Non-reciprocal circuit element
JP4665786B2 (en) Non-reciprocal circuit device and communication device
JP4155342B1 (en) Non-reciprocal circuit element
JP5018790B2 (en) Non-reciprocal circuit element
JP4793350B2 (en) 2-port nonreciprocal circuit device
JP4844625B2 (en) Non-reciprocal circuit element
JP2011055222A (en) Non-reciprocal circuit element
JP4831234B2 (en) Non-reciprocal circuit element
JP5098813B2 (en) Non-reciprocal circuit device and composite electronic component
JP4760981B2 (en) Non-reciprocal circuit element
JP2010147853A (en) Non-reciprocal circuit element
JP5083113B2 (en) Non-reciprocal circuit element
JP4929488B2 (en) Non-reciprocal circuit element
JP4915366B2 (en) Non-reciprocal circuit element
JP4811519B2 (en) Non-reciprocal circuit element
JP5652116B2 (en) Non-reciprocal circuit element
JP4692676B2 (en) Non-reciprocal circuit element
JP2012065213A (en) Non-reciprocal circuit element
JP2012090141A (en) Non-reciprocal circuit element
JP2013162197A (en) Non-reciprocal circuit element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111115

A977 Report on retrieval

Effective date: 20121025

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A02 Decision of refusal

Effective date: 20130312

Free format text: JAPANESE INTERMEDIATE CODE: A02