JP2013162197A - Non-reciprocal circuit element - Google Patents
Non-reciprocal circuit element Download PDFInfo
- Publication number
- JP2013162197A JP2013162197A JP2012020453A JP2012020453A JP2013162197A JP 2013162197 A JP2013162197 A JP 2013162197A JP 2012020453 A JP2012020453 A JP 2012020453A JP 2012020453 A JP2012020453 A JP 2012020453A JP 2013162197 A JP2013162197 A JP 2013162197A
- Authority
- JP
- Japan
- Prior art keywords
- port
- center electrode
- capacitor
- output port
- ferrite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
Description
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。 The present invention relates to a nonreciprocal circuit device, and more particularly to a nonreciprocal circuit device such as an isolator or a circulator used in a microwave band.
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、携帯電話などの移動体通信機器の送信回路部に使用されている。 Conventionally, nonreciprocal circuit elements such as isolators and circulators have a characteristic of transmitting a signal only in a predetermined specific direction and not transmitting in a reverse direction. Utilizing this characteristic, for example, an isolator is used in a transmission circuit unit of a mobile communication device such as a mobile phone.
この種の非可逆回路素子(アイソレータ)としては、特許文献1,2などに記載のものが知られている。この種のアイソレータは、低挿入損失を達成するために、図9に示す等価回路を備えたものである。即ち、フェライト132に第1及び第2中心電極135,136を互いに絶縁状態で交差して巻回した2ポート型アイソレータであり、入力ポートP1と出力ポートP2との間に第1整合用コンデンサC1が接続され、出力ポートP2とグランドポートP3との間に第2整合用コンデンサC2が接続され、かつ、入力ポートP1と出力ポートP2との間に第1中心電極135と並列に接続された終端抵抗Rを備えている。順方向の高周波信号が入力端子INに入力すると、第2中心電極136に大きな電流が流れ、出力端子OUTへ伝送される。一方、出力端子OUTに入力した逆方向の高周波信号は終端抵抗Rで発熱拡散(オーミック損失)される。
As this type of non-reciprocal circuit element (isolator), those described in
前記終端抵抗Rとしてはチップ素子が用いられており、アイソレータの小型化が進むなかで、チップ抵抗も小型化に対応している。しかし、チップ抵抗はサイズが小型化すると許容電力が小さくなり、逆方向から入力される高周波信号の電力によってチップ抵抗自体が発熱に耐えられず、破壊するおそれを有している。つまり、アイソレータとして逆方向の耐電圧性能が低下することになる。それゆえ、チップ抵抗は耐発熱性を考慮して小型化できず、アイソレータ自体の小型化の制約となっている。 As the termination resistor R, a chip element is used. As the isolator is miniaturized, the chip resistor corresponds to the miniaturization. However, when the chip resistor is reduced in size, the allowable power is reduced, and the chip resistor itself cannot withstand heat generation due to the power of the high-frequency signal input from the opposite direction, and may be destroyed. That is, the withstand voltage performance in the reverse direction as an isolator is reduced. Therefore, the chip resistor cannot be miniaturized in consideration of heat resistance, and is a restriction for miniaturization of the isolator itself.
本発明の第1の目的は、終端抵抗の発熱の負担を軽減して、逆方向の耐電圧特性を改善するとともに小型化を図ることのできる非可逆回路素子を提供することにある。 A first object of the present invention is to provide a non-reciprocal circuit device that can reduce the burden of heat generated by a termination resistor, improve the reverse withstand voltage characteristics, and can be reduced in size.
本発明の第2の目的は、終端抵抗を省略して小型化を図ることのできる非可逆回路素子を提供することにある。 A second object of the present invention is to provide a non-reciprocal circuit device that can be reduced in size by omitting a terminating resistor.
本発明の第1の形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに電気的に絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量素子が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量素子が電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗素子が電気的に接続され、
前記第1整合容量素子のQ値が20〜60であること、
を特徴とする。
The nonreciprocal circuit device according to the first aspect of the present invention is
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode and a second center electrode arranged to intersect the ferrite in an electrically insulated state from each other;
With
The first center electrode has one end electrically connected to the input port and the other end electrically connected to the output port;
The second center electrode has one end electrically connected to the output port and the other end electrically connected to the ground port.
A first matching capacitor is electrically connected between the input port and the output port;
A second matching capacitor is electrically connected between the output port and the ground port;
A termination resistance element is electrically connected between the input port and the output port,
The Q value of the first matching capacitive element is 20 to 60;
It is characterized by.
第1の形態である非可逆回路素子において、第1整合容量素子のQ値が20〜60と小さいことにより第1整合容量素子で発生する抵抗成分が比較的小さくなり、この抵抗成分は終端抵抗と並列に挿入されることになる。即ち、逆方向の高周波信号による発熱が終端抵抗と第1整合容量素子の抵抗成分とに分散されることになり、終端抵抗の発熱が軽減される。これにて、逆方向の耐電圧特性が改善されるとともに小型のチップ抵抗を用いることが可能になり、非可逆回路素子自体が小型化される。 In the non-reciprocal circuit device according to the first embodiment, since the Q value of the first matching capacitor element is as small as 20 to 60, the resistance component generated in the first matching capacitor device is relatively small, and this resistance component is the termination resistance. Will be inserted in parallel. That is, the heat generated by the high-frequency signal in the reverse direction is distributed to the termination resistor and the resistance component of the first matching capacitive element, and the heat generation of the termination resistor is reduced. As a result, the reverse withstand voltage characteristic is improved and a small chip resistor can be used, and the nonreciprocal circuit device itself is miniaturized.
第2の形態である非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに電気的に絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量素子が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量素子が電気的に接続され、
前記第1整合容量素子のQ値が5〜20であること、
を特徴とする。
The non-reciprocal circuit element which is the second form is
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode and a second center electrode arranged to intersect the ferrite in an electrically insulated state from each other;
With
The first center electrode has one end electrically connected to the input port and the other end electrically connected to the output port;
The second center electrode has one end electrically connected to the output port and the other end electrically connected to the ground port.
A first matching capacitor is electrically connected between the input port and the output port;
A second matching capacitor is electrically connected between the output port and the ground port;
The Q value of the first matching capacitive element is 5 to 20,
It is characterized by.
第2の形態である非可逆回路素子において、第1整合容量素子のQ値が5〜20と小さいことにより第1整合容量素子で発生する抵抗成分がより小さくなり、この抵抗成分は入出力ポート間に挿入されることになる。即ち、逆方向の高周波信号による発熱は第1整合容量素子の抵抗成分にて担われることになり、終端抵抗を省略することができる。これにて、非可逆回路素子自体が小型化される。 In the non-reciprocal circuit device according to the second embodiment, since the Q value of the first matching capacitor element is as small as 5 to 20, the resistance component generated in the first matching capacitor device becomes smaller. It will be inserted in between. That is, the heat generated by the high-frequency signal in the reverse direction is carried by the resistance component of the first matching capacitance element, and the termination resistor can be omitted. Thereby, the nonreciprocal circuit element itself is reduced in size.
本発明によれば、逆方向の耐電圧特性を改善するとともにアイソレータの小型化を図ることができ、また、終端抵抗を省略してアイソレータの小型化を図ることができる。 According to the present invention, it is possible to improve the reverse withstand voltage characteristics and to reduce the size of the isolator, and to reduce the size of the isolator by omitting the termination resistor.
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において同じ部材、部分には共通する符号を付し、重複する説明は省略する。 Embodiments of a nonreciprocal circuit device according to the present invention will be described below with reference to the accompanying drawings. In addition, the same code | symbol is attached | subjected to the same member and part in each figure, and the overlapping description is abbreviate | omitted.
(第1実施例、図1及び図3参照)
第1実施例である2ポート型アイソレータは図1に示す等価回路にて構成されている。即ち、図示しない永久磁石により直流磁界が印加されるフェライト32と、該フェライト32に互いに電気的に絶縁状態で交差して配置された第1中心電極35(インダクタンスL1)及び第2中心電極36(インダクタンスL2)とを備えている。第1中心電極35は、一端が入力ポートP1に接続され、他端が出力ポートP2に接続されている。第2中心電極36は、一端が出力ポートP2に接続され、他端がグランドポートP3に接続されている。入力ポートP1と出力ポートP2との間に終端抵抗Rが第1中心電極35と並列に接続され、入力ポートP1と出力ポートP2との間に第1整合用コンデンサC1が接続され、出力ポートP2とグランドポートP3との間に第2整合用コンデンサC2が接続されている。
(Refer to the first embodiment, FIGS. 1 and 3)
The 2-port isolator according to the first embodiment is constituted by the equivalent circuit shown in FIG. That is, the
さらに、入力ポートP1と入力端子INとの間に入力インピーダンスを整合させるコンデンサCs1が接続され、出力ポートP2と出力端子OUTとの間に出力インピーダンスを整合させるコンデンサCs2が接続されている。また、入力ポートP1には接地されたインピーダンス調整用のコンデンサCAが接続されている。 Further, a capacitor Cs1 for matching input impedance is connected between the input port P1 and the input terminal IN, and a capacitor Cs2 for matching output impedance is connected between the output port P2 and the output terminal OUT. Further, a grounded impedance adjustment capacitor CA is connected to the input port P1.
以上の等価回路からなる2ポート型アイソレータにおいては、高周波電流が入力端子INに入力されると(順方向入力)、第2中心電極36に大きな電流が流れ、出力端子OUTへ伝送される。この伝送周波数は第2中心電極36のインダクタンスL2とコンデンサC2とで形成される並列共振回路によって決定される。このとき、終端抵抗RやコンデンサC1にはほとんど高周波電流が流れないため、挿入損失は小さい。一方、高周波電流が出力端子OUTに入力されると(逆方向入力)、第1中心電極35のインダクタンスL1とコンデンサC1とで形成される並列共振回路及び終端抵抗Rによって減衰(アイソレーション)される。
In the two-port isolator composed of the above-described equivalent circuit, when a high-frequency current is input to the input terminal IN (forward input), a large current flows through the
ここで、各素子は以下の数値のものが使用されている。
コンデンサC1:22pF(Q:30、抵抗成分R1:720Ω)
コンデンサC2:5.7pF
コンデンサCs1:9pF
コンデンサCs2:15pF
終端抵抗R:720Ω
Here, the following numerical values are used for each element.
Capacitor C1: 22 pF (Q: 30, resistance component R 1 : 720Ω)
Capacitor C2: 5.7 pF
Capacitor Cs1: 9pF
Capacitor Cs2: 15 pF
Termination resistance R: 720Ω
コンデンサC1はQ値が30と小さく、コンデンサC1に存在しかつ終端抵抗Rと並列に発生する抵抗成分R1が720Ωとなる。即ち、逆方向の高周波信号による発熱が終端抵抗RとコンデンサC1の抵抗成分R1とに分散されることになり、終端抵抗Rの発熱が軽減される。これにて、逆方向の耐電圧特性が改善されるとともに終端抵抗Rとして小型のチップ抵抗を用いることが可能になり、アイソレータ自体も小型化される。 The capacitor C1 has a small Q value of 30, and the resistance component R 1 existing in the capacitor C1 and generated in parallel with the terminating resistor R is 720Ω. That is, the heat generated by the high-frequency signal in the reverse direction is distributed to the termination resistor R and the resistance component R 1 of the capacitor C1, and the heat generation of the termination resistor R is reduced. As a result, the reverse withstand voltage characteristic is improved, and a small chip resistor can be used as the termination resistor R, and the isolator itself is also miniaturized.
本第1実施例における挿入損失特性及びアイソレーション特性を図3に示す。図3において、挿入損失特性は曲線Aに示すとおりであり、数値は左側の縦軸に示す。アイソレーション特性は曲線Bに示すとおりであり、数値は右側の縦軸に示す。 FIG. 3 shows insertion loss characteristics and isolation characteristics in the first embodiment. In FIG. 3, the insertion loss characteristics are as shown in the curve A, and the numerical values are shown on the left vertical axis. The isolation characteristics are as shown in curve B, and the numerical values are shown on the right vertical axis.
本第1実施例において、コンデンサC1のQ値としては、20〜60が使用可能である。コンデンサC1の等価並列抵抗成分R1と終端抵抗Rとの合成抵抗値においてアイソレーションが最大になるように抵抗値R1,Rを選択する。両者の発熱の比率(電力消費の利率)は、等価並列抵抗値R1と終端抵抗値Rに反比例した値となる。本第1実施例ではアイソレーションが最大になる合成抵抗値は100〜500Ωで設計される。Q値と容量値の関係は、Q=ωCRで示されるように、容量値や使用する周波数帯により値が異なるが、コンデンサC1のQ値を約20〜60の範囲に設定することで等価並列抵抗成分R1を200〜3000Ω程度に設定でき、終端抵抗値Rと比較し得る程度の値となる。これにて、逆方向の高周波信号に対するコンデンサC1の電力消費割合を一定以上(10%以上)負担させることができる。 In the first embodiment, 20 to 60 can be used as the Q value of the capacitor C1. The resistance values R 1 and R are selected so that isolation is maximized in the combined resistance value of the equivalent parallel resistance component R 1 of the capacitor C1 and the termination resistor R. The ratio of heat generation between them (the interest rate of power consumption) is a value inversely proportional to the equivalent parallel resistance value R 1 and the termination resistance value R. In the first embodiment, the combined resistance value that maximizes isolation is designed to be 100 to 500Ω. The relationship between the Q value and the capacitance value varies depending on the capacitance value and the frequency band to be used, as indicated by Q = ωCR. However, by setting the Q value of the capacitor C1 in the range of about 20 to 60, the equivalent parallelism is obtained. The resistance component R 1 can be set to about 200 to 3000Ω, and is a value that can be compared with the termination resistance value R. As a result, the power consumption ratio of the capacitor C1 with respect to the high-frequency signal in the reverse direction can be borne by a certain amount (10% or more).
コンデンサC1のQ値が60より大きくなると、コンデンサC1における電力消費割合が小さく、アイソレータとしての逆方向の耐電圧特性の向上はほとんど期待できない。一方、コンデンサC1のQ値が20より小さくなると、電力消費割合のほとんどがコンデンサC1に偏ることになり、この場合にも耐電圧特性の向上は期待できない。 When the Q value of the capacitor C1 is larger than 60, the power consumption rate in the capacitor C1 is small, and improvement in the withstand voltage characteristic in the reverse direction as an isolator can hardly be expected. On the other hand, when the Q value of the capacitor C1 is smaller than 20, most of the power consumption ratio is biased toward the capacitor C1, and in this case, improvement of the withstand voltage characteristic cannot be expected.
比較のため、図9に示す従来の2ポート型アイソレータの各素子の数値を示す。
コンデンサC1:22pF(Q:110、抵抗成分R1:1000Ω)
コンデンサC2:5.7pF
コンデンサCs1:9pF
コンデンサCs2:15pF
終端抵抗R:360Ω
For comparison, the numerical value of each element of the conventional 2-port isolator shown in FIG. 9 is shown.
Capacitor C1: 22 pF (Q: 110, resistance component R 1 : 1000Ω)
Capacitor C2: 5.7 pF
Capacitor Cs1: 9pF
Capacitor Cs2: 15 pF
Termination resistance R: 360Ω
以上の数値からなる従来の2ポート型アイソレータの入力損失特性及びアイソレーション特性は、図3に示す本第1実施例とほぼ同じである。即ち、本第1実施例は、従来と同等の入力損失特性及びアイソレーション特性を備え、かつ、逆方向の耐電圧特性が改善されるとともに終端抵抗Rとして小型のチップ抵抗を用いることが可能になり、アイソレータ自体が小型化される。 The input loss characteristic and isolation characteristic of the conventional two-port isolator having the above numerical values are almost the same as those of the first embodiment shown in FIG. In other words, the first embodiment has input loss characteristics and isolation characteristics equivalent to those of the prior art, and withstand voltage characteristics in the reverse direction are improved, and a small chip resistor can be used as the termination resistor R. Thus, the isolator itself is reduced in size.
(第2実施例、図2及び図4参照)
第2実施例である2ポート型アイソレータは図2に示す等価回路にて構成されており、前記第1実施例(図1参照)と比較すると、終端抵抗Rが省略されており、終端抵抗Rと等価な抵抗としてコンデンサC1の等価並列抵抗成分R1を用いている。コンデンサC1としてはQ値が5〜20のものが用いられている。
(Refer to the second embodiment, FIGS. 2 and 4)
The two-port isolator according to the second embodiment is configured by the equivalent circuit shown in FIG. 2, and the termination resistor R is omitted as compared with the first embodiment (see FIG. 1). The equivalent parallel resistance component R 1 of the capacitor C1 is used as the equivalent resistance. A capacitor having a Q value of 5 to 20 is used as the capacitor C1.
各素子の具体的な数値は、次のとおりである。
コンデンサC1:22pF(Q:17、抵抗成分R1:360Ω)
コンデンサC2:5.7pF
コンデンサCs1:9pF
コンデンサCs2:15pF
終端抵抗R:省略
Specific numerical values of each element are as follows.
Capacitor C1: 22 pF (Q: 17, resistance component R 1 : 360Ω)
Capacitor C2: 5.7 pF
Capacitor Cs1: 9pF
Capacitor Cs2: 15 pF
Termination resistor R: omitted
本第2実施例において、コンデンサC1はQ値が17と小さく、コンデンサC1に発生する抵抗成分R1は360Ωであり、従来例である図9に示した終端抵抗Rの抵抗値にほぼ等しい。これにて、逆方向の高周波信号による発熱がコンデンサC1の抵抗成分R1によって行われる。終端抵抗Rが省略されるのでアイソレータ自体が小型化される。 In the second embodiment, the capacitor C1 has a small Q value of 17, and the resistance component R 1 generated in the capacitor C1 is 360Ω, which is substantially equal to the resistance value of the termination resistor R shown in FIG. Thus, heat generation by the high frequency signal in the reverse direction is performed by the resistance component R 1 of the capacitor C1. Since the termination resistor R is omitted, the isolator itself is downsized.
本第2実施例における挿入損失特性及びアイソレーション特性を図4に示す。図4において、挿入損失特性は曲線Aに示すとおりであり、数値は左側の縦軸に示す。アイソレーション特性は曲線Bに示すとおりであり、数値は右側の縦軸に示す。 FIG. 4 shows insertion loss characteristics and isolation characteristics in the second embodiment. In FIG. 4, the insertion loss characteristic is as shown in the curve A, and the numerical value is shown on the left vertical axis. The isolation characteristics are as shown in curve B, and the numerical values are shown on the right vertical axis.
終端抵抗Rを省略した本第2実施例において、コンデンサC1のQ値としては、5〜20が使用可能である。コンデンサC1のQ値が5より小さくなると、あるいは、20より大きくなると、前記第1実施例に示されている終端抵抗Rに代わるコンデンサC1の等価並列抵抗成分R1が適切な範囲から外れてしまい、必要なアイソレーション特性(逆方向の入力信号の減衰)が得られなくなる。 In the second embodiment in which the terminating resistor R is omitted, 5 to 20 can be used as the Q value of the capacitor C1. When the Q value of the capacitor C1 is less than 5, or, if greater than 20, the equivalent parallel resistance component R 1 of the capacitor C1 in place of the terminating resistor R shown in the first embodiment deviates from the appropriate range The necessary isolation characteristics (reverse input signal attenuation) cannot be obtained.
(第1実施例での具体的構成、図5〜図8参照)
次に、図1に等価回路で示した2ポート型アイソレータの具体的な構成について説明する。この2ポート型アイソレータは、集中定数型アイソレータとして構成され、図5に示すように、概略、回路基板20と、フェライト32及び永久磁石41からなるフェライト・磁石素子30と、各チップ素子C1,C2,Cs1,Cs2,CA,Rで構成されている。フェライト32には、図7に示すように、表裏の主面32a,32bに互いに電気的に絶縁された第1中心電極35及び第2中心電極36が形成されている。ここで、フェライト32は互いに対向する平行な第1主面32a及び第2主面32bを有する直方体形状をなしている。
(Specific configuration in the first embodiment, see FIGS. 5 to 8)
Next, a specific configuration of the two-port isolator shown in the equivalent circuit in FIG. 1 will be described. The two-port type isolator is configured as a lumped constant type isolator. As shown in FIG. 5, the
また、永久磁石41はフェライト32に対して直流磁界を主面32a,32bに略垂直方向に印加するように主面32a,32bに対して、例えば、エポキシ系の接着剤42を介して接着され(図6参照)、フェライト・磁石素子30を形成している。永久磁石41の主面41aは前記フェライト32の主面32a,32bと同一寸法であり、互いの外形が一致するように主面32a,41a、主面32b,41aどうしを対向させて配置されている。
The
第1中心電極35は導体膜にて形成されている。即ち、図7に示すように、第1中心電極35は、フェライト32の第1主面32aにおいて右下から立ち上がって2本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面の中継用電極35aを介して第2主面32bに回り込み、第2主面32bにおいて第1主面32aと透視状態で重なるように2本に分岐した状態で形成され、その一端は下面に形成された接続用電極35bに接続されている。また、第1中心電極35の他端は下面に形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。そして、第1中心電極35と以下に説明する第2中心電極36とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。
The
第2中心電極36は、導体膜にて形成されており、まず、0.5ターン目36aが第1主面32aにおいて右下から左上に長辺に対して比較的大きな角度で傾斜して第1中心電極35と交差した状態で形成され、上面の中継用電極36bを介して第2主面32bに回り込み、この1ターン目36cが第2主面32bにおいてほぼ垂直に第1中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下面の中継用電極36dを介して第1主面32aに回り込み、この1.5ターン目36eが第1主面32aにおいて0.5ターン目36aと平行に第1中心電極35と交差した状態で形成され、上面の中継用電極36fを介して第2主面32bに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36k、中継用電極36l、3.5ターン目36m、中継用電極36n、4ターン目36o、がフェライト32の表面にそれぞれ形成されている。また、第2中心電極36の両端は、それぞれフェライト32の下面に形成された接続用電極35c,36pに接続されている。なお、接続用電極35cは第1中心電極35及び第2中心電極36のそれぞれの端部の接続用電極として共用されている。
The
即ち、第2中心電極36はフェライト32に螺旋状に4ターン巻回されていることになる。ここで、ターン数とは、中心電極36が第1又は第2主面32a,32bをそれぞれ1回横断した状態を0.5ターンとして計算している。そして、中心電極35,36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
That is, the
また、接続用電極35b,35c,36pや中継用電極35a,36b,36d,36f,36h,36j,36l,36nはフェライト32の上下面に形成された凹部37(図8参照)に銀、銀合金、銅、銅合金などの電極用導体を塗布又は充填して形成されている。また、上下面には各種電極と平行にダミー凹部38も形成され、かつ、ダミー電極39a,39b,39cが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部37,38に導体膜として形成したものであってもよい。
The
フェライト32としてはYIGフェライトなどが用いられている。第1及び第2中心電極35,36や各種電極は銀や銀合金の厚膜又は薄膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極35,36の絶縁膜としてはガラスやアルミナなどの誘電体厚膜、ポリイミドなどの樹脂膜などを用いることができる。これらも印刷、転写、フォトリソグラフなどの工法で形成することができる。
As the
なお、フェライト32を絶縁膜及び各種電極を含めて磁性体材料にて一体的に焼成することが可能である。この場合、各種電極を高温焼成に耐えるCu、Ag、Pd又はPd/Agを用いることになる。
The
永久磁石41は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。永久磁石41とフェライト32とを接着する接着剤42としては、一液性の熱硬化型エポキシ接着剤を用いることが最適である。
As the
回路基板20は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板である。前記フェライト・磁石素子30は、回路基板20上に載置され、フェライト32の下面の接続用電極35b,35c,36pが、図5に示すように、回路基板20上の端子電極25a,25b,25cとリフローはんだ付けされて一体化されるとともに、永久磁石41の下面が回路基板20上に接着剤にて一体化される。
The
コンデンサC1は、端子電極26a,26b間にはんだ付けされ、コンデンサC2は端子電極26c、26d間にはんだ付けされ、コンデンサCs1は端子電極26e,26f間にはんだ付けされ、コンデンサCs2は端子電極26g,26h間にはんだ付けされ、コンデンサCAは端子電極26i,26j間にはんだ付けされ、終端抵抗Rは端子電極26k,26l間にはんだ付けされる。そして、第1及び第2中心電極35,36や各素子は回路基板20の内部で図1に示した等価回路を形成するように電気的に接続され、かつ、回路基板20の裏面に設けた入力端子IN、出力端子OUT及びグランド端子GNDに接続されている。
The capacitor C1 is soldered between the
(他の実施例)
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
(Other examples)
The non-reciprocal circuit device according to the present invention is not limited to the above-described embodiments, and can be variously modified within the scope of the gist thereof.
例えば、永久磁石のN極とS極を反転させれば、入力ポートと出力ポートが入れ替わる。また、第1中心電極及び第2中心電極の構成や形状、ターン数などは任意である。コンデンサとしてはチップタイプ以外に単板タイプでもよく、あるいは、回路基板の内部に形成されたものであってもよい。 For example, if the N pole and S pole of the permanent magnet are reversed, the input port and the output port are switched. Further, the configuration, shape, number of turns, etc. of the first center electrode and the second center electrode are arbitrary. The capacitor may be a single plate type in addition to the chip type, or may be formed inside a circuit board.
以上のように、本発明は、非可逆回路素子に有用であり、特に、逆方向の耐電圧特性を改善するとともにアイソレータの小型化を図ることができる点で優れている。 As described above, the present invention is useful for non-reciprocal circuit devices, and is particularly excellent in that it can improve the withstand voltage characteristics in the reverse direction and can reduce the size of the isolator.
30…フェライト・磁石素子
32…フェライト
35…第1中心電極
36…第2中心電極
41…永久磁石
P1…入力ポート
P2…出力ポート
P3…グランドポート
R…終端抵抗
C1,C2…整合用コンデンサ
R1…等価並列抵抗
30 ...
Claims (2)
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに電気的に絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量素子が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量素子が電気的に接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗素子が電気的に接続され、
前記第1整合容量素子のQ値が20〜60であること、
を特徴とする非可逆回路素子。 With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode and a second center electrode arranged to intersect the ferrite in an electrically insulated state from each other;
With
The first center electrode has one end electrically connected to the input port and the other end electrically connected to the output port;
The second center electrode has one end electrically connected to the output port and the other end electrically connected to the ground port.
A first matching capacitor is electrically connected between the input port and the output port;
A second matching capacitor is electrically connected between the output port and the ground port;
A termination resistance element is electrically connected between the input port and the output port,
The Q value of the first matching capacitive element is 20 to 60;
A nonreciprocal circuit device characterized by the above.
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに互いに電気的に絶縁状態で交差して配置された第1中心電極及び第2中心電極と、
を備え、
前記第1中心電極は、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続され、
前記第2中心電極は、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続され、
前記入力ポートと前記出力ポートとの間に第1整合容量素子が電気的に接続され、
前記出力ポートと前記グランドポートとの間に第2整合容量素子が電気的に接続され、
前記第1整合容量素子のQ値が5〜20であること、
を特徴とする非可逆回路素子。 With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode and a second center electrode arranged to intersect the ferrite in an electrically insulated state from each other;
With
The first center electrode has one end electrically connected to the input port and the other end electrically connected to the output port;
The second center electrode has one end electrically connected to the output port and the other end electrically connected to the ground port.
A first matching capacitor is electrically connected between the input port and the output port;
A second matching capacitor is electrically connected between the output port and the ground port;
The Q value of the first matching capacitive element is 5 to 20,
A nonreciprocal circuit device characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012020453A JP2013162197A (en) | 2012-02-02 | 2012-02-02 | Non-reciprocal circuit element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012020453A JP2013162197A (en) | 2012-02-02 | 2012-02-02 | Non-reciprocal circuit element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013162197A true JP2013162197A (en) | 2013-08-19 |
Family
ID=49174141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012020453A Pending JP2013162197A (en) | 2012-02-02 | 2012-02-02 | Non-reciprocal circuit element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013162197A (en) |
-
2012
- 2012-02-02 JP JP2012020453A patent/JP2013162197A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5158146B2 (en) | Non-reciprocal circuit element | |
EP2184802B1 (en) | Irreversible circuit element | |
EP2383835A2 (en) | Non-reciprocal circuit element | |
JP4692679B2 (en) | Non-reciprocal circuit element | |
JPWO2009154024A1 (en) | Non-reciprocal circuit element | |
JP4155342B1 (en) | Non-reciprocal circuit element | |
JP4793350B2 (en) | 2-port nonreciprocal circuit device | |
JP4858542B2 (en) | Non-reciprocal circuit element | |
JP5045564B2 (en) | Non-reciprocal circuit element | |
JP4548383B2 (en) | Non-reciprocal circuit device and communication device | |
JP5098813B2 (en) | Non-reciprocal circuit device and composite electronic component | |
JP5573178B2 (en) | Non-reciprocal circuit element | |
JP2013162197A (en) | Non-reciprocal circuit element | |
JP4831234B2 (en) | Non-reciprocal circuit element | |
JP4844625B2 (en) | Non-reciprocal circuit element | |
JP4929488B2 (en) | Non-reciprocal circuit element | |
JP5233635B2 (en) | Non-reciprocal circuit element | |
JP4915366B2 (en) | Non-reciprocal circuit element | |
JP5083113B2 (en) | Non-reciprocal circuit element | |
JP5136322B2 (en) | Non-reciprocal circuit element | |
JP4811519B2 (en) | Non-reciprocal circuit element | |
JP5799794B2 (en) | Non-reciprocal circuit element | |
JP2012138719A (en) | Non-reciprocal circuit element and ferrite magnet element | |
JP5672413B2 (en) | Non-reciprocal circuit element | |
JP5652116B2 (en) | Non-reciprocal circuit element |