JP4665786B2 - Non-reciprocal circuit device and communication device - Google Patents

Non-reciprocal circuit device and communication device Download PDF

Info

Publication number
JP4665786B2
JP4665786B2 JP2006029017A JP2006029017A JP4665786B2 JP 4665786 B2 JP4665786 B2 JP 4665786B2 JP 2006029017 A JP2006029017 A JP 2006029017A JP 2006029017 A JP2006029017 A JP 2006029017A JP 4665786 B2 JP4665786 B2 JP 4665786B2
Authority
JP
Japan
Prior art keywords
ferrite
center electrode
electrically connected
electrode
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006029017A
Other languages
Japanese (ja)
Other versions
JP2007208943A (en
Inventor
亜由美 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006029017A priority Critical patent/JP4665786B2/en
Publication of JP2007208943A publication Critical patent/JP2007208943A/en
Application granted granted Critical
Publication of JP4665786B2 publication Critical patent/JP4665786B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータなどの非可逆回路素子及び通信装置に関する。   The present invention relates to a nonreciprocal circuit element, and more particularly to a nonreciprocal circuit element such as an isolator used in a microwave band and a communication apparatus.

従来より、アイソレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。   Conventionally, nonreciprocal circuit elements such as isolators have a characteristic of transmitting a signal only in a predetermined direction and not transmitting in a reverse direction. Utilizing this characteristic, for example, an isolator is used in a transmission circuit unit of a mobile communication device such as a car phone or a mobile phone.

特許文献1には、挿入損失特性の良好なアイソレータとして、その図6に記載の等価回路を備えた2ポート型非可逆回路素子が記載されている。このアイソレータでは、第1及び第2中心電極が形成された略正方形のフェライト及び永久磁石をその主面が回路基板の表面と平行な状態に積み重ねて配置(水平配置)されている。   Patent Document 1 describes a two-port non-reciprocal circuit device including the equivalent circuit shown in FIG. 6 as an isolator having a good insertion loss characteristic. In this isolator, substantially square ferrites and permanent magnets on which first and second center electrodes are formed are arranged (horizontal arrangement) in such a manner that their main surfaces are stacked in parallel with the surface of the circuit board.

しかしながら、前記アイソレータでは、永久磁石にある程度の厚みを必要とすることから、フェライトと永久磁石を積み重ねると(水平配置すると)、低背化が損なわれるという問題点を有している。また、略正方形のフェライトと永久磁石を用いているので、平面視の形状が大きくなってしまうという問題点も残されている。   However, since the isolator requires a certain thickness of the permanent magnet, there is a problem that when the ferrite and the permanent magnet are stacked (horizontally arranged), the low profile is impaired. Moreover, since the substantially square ferrite and permanent magnet are used, the problem that the shape of planar view will become large also remains.

さらに、この種のアイソレータにあっては、入力インピーダンスを接続される回路と整合させる必要がある。しかし、前記アイソレータにおいては、小型化のためにフェライトを長方形状とし、第2中心電極をフェライトに複数回巻回した場合、入力インピーダンスは、第1中心電極と第2中心電極との交差角度に大きく依存していることがわかった。
特開2005−20195号公報
Furthermore, in this type of isolator, it is necessary to match the input impedance with the circuit to be connected. However, in the isolator, when the ferrite is rectangular in order to reduce the size and the second center electrode is wound around the ferrite multiple times, the input impedance is equal to the intersection angle between the first center electrode and the second center electrode. It turns out that it depends heavily.
JP 2005-20195 A

そこで、本発明の目的は、低背化を達成できるとともに、第1及び第2中心電極の交差角度をできるだけ小さく設定できて入力インピーダンスを低下させることが可能で、かつ、挿入損失の少ない非可逆回路素子及び通信装置を提供することにある。   Accordingly, an object of the present invention is to achieve a low profile, to set the crossing angle of the first and second center electrodes as small as possible, to reduce the input impedance, and to be irreversible with low insertion loss. A circuit element and a communication device are provided.

前記目的を達成するため、本発明に係る非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライト上に配置され、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された第1中心電極と、
前記第1中心電極と電気的に絶縁状態で所定の角度で交差して前記フェライト上に配置され、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続された第2中心電極と、
前記入力ポートと前記出力ポートとの間に電気的に接続された第1整合容量と、
前記出力ポートと前記グランドポートとの間に電気的に接続された第2整合容量と、
前記入力ポートと前記出力ポートとの間に電気的に接続された抵抗と、
表面に接続用端子電極が形成された回路基板と、を備え、
前記フェライト及び前記永久磁石は、それぞれ前記回路基板の表面上に、互いの一対の主面が該表面とほぼ垂直方向に配置され、
前記フェライトの一対の主面と直交する上面及び下面に該一対の主面に臨む第1凹部及び第2凹部が形成され、該第1及び第2凹部には導体が設けられており、
前記第2中心電極は前記フェライトの一対の主面上に前記第2凹部の導体を介して電気的に接続された導体膜によって螺旋状に巻回されており、
前記第1中心電極は前記フェライトの一対の主面上に前記第2中心電極とは絶縁膜を介して、かつ、前記第1凹部の導体を介して電気的に接続された導体膜によって形成されおり、
前記第1中心電極の他端と前記第2中心電極の一端とは、前記第1凹部の導体を介して電気的に接続されており、
前記第1中心電極の一部が前記第2中心電極を構成する第2凹部に設けた導体と前記絶縁膜を介して重なっていること、
を特徴とする。
In order to achieve the above object, a non-reciprocal circuit device according to the present invention comprises:
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first central electrode disposed on the ferrite, having one end electrically connected to the input port and the other end electrically connected to the output port;
The first center electrode is electrically insulated and intersects at a predetermined angle and is disposed on the ferrite, with one end electrically connected to the output port and the other end electrically connected to the ground port. Two center electrodes;
A first matching capacitor electrically connected between the input port and the output port;
A second matching capacitor electrically connected between the output port and the ground port;
A resistor electrically connected between the input port and the output port;
A circuit board having a connection terminal electrode formed on the surface,
Each of the ferrite and the permanent magnet is disposed on the surface of the circuit board, and a pair of principal surfaces of the ferrite and the permanent magnet are arranged in a direction substantially perpendicular to the surface.
A first recess and a second recess facing the pair of main surfaces are formed on an upper surface and a lower surface perpendicular to the pair of main surfaces of the ferrite, and a conductor is provided in the first and second recesses,
The second center electrode is spirally wound on a pair of main surfaces of the ferrite by a conductor film electrically connected via a conductor of the second recess,
The first center electrode is formed on a pair of main surfaces of the ferrite by a conductor film electrically connected to the second center electrode via an insulating film and via the conductor of the first recess. And
The other end of the first center electrode and one end of the second center electrode are electrically connected via the conductor of the first recess,
A portion of the first center electrode overlaps with a conductor provided in a second recess constituting the second center electrode via the insulating film ;
It is characterized by.

以上の構成からなる本発明に係る非可逆回路素子においては、フェライトの一対の主面と直交する上面及び下面に該一対の主面に臨む第1凹部及び第2凹部が形成され、該第1及び第2凹部には導体が設けられており、第2中心電極はフェライトの一対の主面上に第2凹部の導体を介して電気的に接続された導体膜によって螺旋状に巻回されており、第1中心電極はフェライトの一対の主面上に第2中心電極とは絶縁膜を介して、かつ、第1凹部の導体を介して電気的に接続された導体膜によって形成されているため、第2中心電極の形状に影響を受けることなく第1中心電極をフェライト上に配置することができ、このことは、背の低いフェライトであっても第1及び第2中心電極の交差角度を大きな範囲で設定できることを意味し、入力インピーダンスの整合を容易にとることができ、挿入損失の劣化を防止できる。換言すれば、交差角度を小さい値に設定することが可能であるので、インピーダンスを低く抑えることができる。   In the nonreciprocal circuit device according to the present invention having the above-described configuration, the first recess and the second recess facing the pair of main surfaces are formed on the upper and lower surfaces orthogonal to the pair of main surfaces of the ferrite, and the first And the second recess is provided with a conductor, and the second center electrode is spirally wound around a pair of main surfaces of the ferrite by a conductor film electrically connected via the conductor of the second recess. The first center electrode is formed on a pair of main surfaces of ferrite by a conductor film electrically connected to the second center electrode via an insulating film and a conductor of the first recess. Therefore, the first center electrode can be arranged on the ferrite without being affected by the shape of the second center electrode, which means that the crossing angle of the first and second center electrodes is low even if the ferrite is short. Can be set in a large range, and input The matching of impedance can take easier, thereby preventing the deterioration of insertion loss. In other words, since the intersection angle can be set to a small value, the impedance can be kept low.

また、本発明に係る非可逆回路素子においては、中心電極を、一端が入力ポートに接続され他端が出力ポートに接続された第1中心電極と、該第1中心電極と電気的に絶縁状態で所定の角度で交差し、一端が出力ポートに接続され他端がグランドポートに接続された第2中心電極とで構成し、入力ポートと出力ポートとの間に第1整合容量と抵抗を並列状態で接続し、出力ポートとグランドポートとの間に第2整合容量を接続したため、挿入損失の小さな2ポート型の集中定数型アイソレータとすることができる。   In the nonreciprocal circuit device according to the present invention, the center electrode includes a first center electrode having one end connected to the input port and the other end connected to the output port, and is electrically insulated from the first center electrode. And a second center electrode having one end connected to the output port and the other end connected to the ground port. The first matching capacitor and the resistor are connected in parallel between the input port and the output port. Since the second matching capacitor is connected between the output port and the ground port, a two-port lumped constant isolator with low insertion loss can be obtained.

しかも、永久磁石及びフェライトは、それぞれ回路基板の表面上に、互いの一対の主面が該表面とほぼ直交方向に配置されているため、換言すれば、フェライトと永久磁石は回路基板の表面上にほぼ垂直方向に縦置き配置されているため、大きな磁界を得るために永久磁石を厚くしても該厚みに拘わらず背が高くなることはなく、低背化が達成される。   Moreover, since the permanent magnet and the ferrite are disposed on the surface of the circuit board, and the pair of main surfaces are arranged in a direction substantially orthogonal to the surface, in other words, the ferrite and the permanent magnet are on the surface of the circuit board. Therefore, even if the permanent magnet is thickened to obtain a large magnetic field, the height does not increase regardless of the thickness, and a reduction in height is achieved.

本発明に係る非可逆回路素子においては、第1中心電極の一部が第2中心電極を構成する第2凹部に設けた導体と絶縁膜を介して重なっているほうがよい。これにて、第1及び第2中心電極の交差角度をより小さくでき、入力インピーダンスを低く抑えることができる。   In the nonreciprocal circuit device according to the present invention, it is preferable that a part of the first center electrode overlaps with the conductor provided in the second recess constituting the second center electrode via an insulating film. Thereby, the crossing angle of the first and second center electrodes can be made smaller, and the input impedance can be kept low.

また、入力ポート又は出力ポートに直列に接続された第3整合容量を備えてもよい。この第3整合容量にても入力又は出力インピーダンスの整合をとることができる。   Further, a third matching capacitor connected in series to the input port or the output port may be provided. This third matching capacitor can also match the input or output impedance.

また、本発明に係る通信装置は前記非可逆回路素子を備えたものであり、インピーダンスがよく整合されており、挿入損失の低い好ましい電気特性を得ることができる。   In addition, the communication device according to the present invention includes the nonreciprocal circuit element, and the impedance is well matched, and preferable electrical characteristics with low insertion loss can be obtained.

以上の説明の如く、本発明によれば、背の低いフェライトを用いてもインピーダンスのマッチングを容易に行うことができ、特に、入力インピーダンスの低下に効果的であり、挿入損失の小さい2ポート型の非可逆回路素子を得ることができる。   As described above, according to the present invention, impedance matching can be easily performed even if a short ferrite is used, and it is particularly effective for lowering input impedance and has a small insertion loss. The nonreciprocal circuit device can be obtained.

以下、本発明に係る非可逆回路素子及び通信装置の実施例について添付図面を参照して説明する。   Embodiments of a nonreciprocal circuit device and a communication device according to the present invention will be described below with reference to the accompanying drawings.

本発明に係る非可逆回路素子の一実施例である2ポート型アイソレータの分解斜視図を図1に示す。この2ポート型アイソレータは、集中定数型アイソレータであり、概略、金属製ヨーク10と、キャップ15と、回路基板20と、フェライト32と永久磁石41とからなるフェライト・磁石組立体30とで構成されている。   FIG. 1 shows an exploded perspective view of a two-port isolator which is an embodiment of a non-reciprocal circuit device according to the present invention. This two-port isolator is a lumped constant isolator, and generally includes a metal yoke 10, a cap 15, a circuit board 20, and a ferrite / magnet assembly 30 including a ferrite 32 and a permanent magnet 41. ing.

ヨーク10は、永久磁石41と組み合わせて磁気回路を形成するものであり、軟鉄などの強磁性体材料からなり、防錆めっきが施され、回路基板20上でフェライト・磁石組立体30を囲む枠体形状とされている。このヨーク10は、まず、突き合わせ部10aで分離して展開した状態に打ち抜かれて帯状体として形成され、凸部11及び凹部12を互いに強嵌合させて、いわゆるつぶし加工を行い環状体としたものである。なお、ヨーク10は、その高さ寸法にほぼ等しい若しくは若干厚い板材から所望の環状形状に直接打ち抜いたものであってもよい。   The yoke 10 is combined with the permanent magnet 41 to form a magnetic circuit. The yoke 10 is made of a ferromagnetic material such as soft iron, is subjected to rust prevention plating, and surrounds the ferrite / magnet assembly 30 on the circuit board 20. It has a body shape. The yoke 10 is first formed as a band-like body by being punched into a separated state at the butting portion 10a, and the convex portion 11 and the concave portion 12 are strongly fitted to each other to perform a so-called crushing process to form an annular body. Is. The yoke 10 may be directly punched into a desired annular shape from a plate material approximately equal to or slightly thicker than its height.

フェライト32と永久磁石41の上面には誘電体(例えば、樹脂、セラミック)からなるキャップ15が接着される。このキャップ15の表面には、高周波を遮蔽するために導電体が形成されている。   A cap 15 made of a dielectric (for example, resin or ceramic) is bonded to the upper surfaces of the ferrite 32 and the permanent magnet 41. A conductor is formed on the surface of the cap 15 to shield high frequencies.

フェライト32には、図2に示すように、表裏の主面32a,32bに互いに電気的に絶縁された第1中心電極35及び第2中心電極36が形成されている。ここで、フェライト32は互いに平行な第1主面32a及び第2主面32bを有する直方体形状をなし、上下面32c,32d及び左右端面32e,32fを有している。   As shown in FIG. 2, the ferrite 32 is formed with a first center electrode 35 and a second center electrode 36 which are electrically insulated from each other on the front and back main surfaces 32a and 32b. Here, the ferrite 32 has a rectangular parallelepiped shape having a first main surface 32a and a second main surface 32b parallel to each other, and has upper and lower surfaces 32c and 32d and left and right end surfaces 32e and 32f.

また、永久磁石41はフェライト32の主面32a,32bに対して磁界を該主面32a,32bに略垂直方向に印加するように、例えば、エポキシ系の接着剤シート層42を介して接着され、フェライト・磁石組立体30を形成している。永久磁石41の主面は前記フェライト32の主面32a,32bと同一寸法であり、互いの外形が一致するように主面どうしを対向させて配置されている。   Further, the permanent magnet 41 is bonded via, for example, an epoxy-based adhesive sheet layer 42 so as to apply a magnetic field to the main surfaces 32a and 32b of the ferrite 32 in a direction substantially perpendicular to the main surfaces 32a and 32b. The ferrite-magnet assembly 30 is formed. The main surface of the permanent magnet 41 has the same dimensions as the main surfaces 32a and 32b of the ferrite 32, and is arranged with the main surfaces facing each other so that their external shapes match.

図2に示すように、第1中心電極35はフェライト32の第1主面32aにおいて右下から立ち上がって左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上面32c上の中継用電極35aを介して第2主面32bに回り込み、第2主面32bにおいて第1主面32aと透視状態で重なるように形成され、その一端は下面32dに形成された接続用電極35bに接続されている。また、第1中心電極35の他端は下側面32dに形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。そして、第1中心電極35と以下に説明する第2中心電極36とは、間に絶縁膜31(図5参照)が形成されて互いに絶縁された状態で交差している。   As shown in FIG. 2, the first center electrode 35 is formed on the first main surface 32a of the ferrite 32 from the lower right and is inclined to the upper left at a relatively small angle with respect to the long side, and rises to the upper left. A connection formed around the second main surface 32b via the relay electrode 35a on the upper surface 32c and overlapping the first main surface 32a in a transparent state on the second main surface 32b, with one end formed on the lower surface 32d. It is connected to the electrode 35b. The other end of the first center electrode 35 is connected to a connection electrode 35c formed on the lower side surface 32d. Thus, the first center electrode 35 is wound around the ferrite 32 for one turn. And the 1st center electrode 35 and the 2nd center electrode 36 demonstrated below cross | intersect in the state insulated by mutually forming the insulating film 31 (refer FIG. 5) between them.

第2中心電極36は、まず、0.5ターン目36aが第1主面32aにおいて所定の角度で傾斜して第1中心電極35と交差した状態で形成され、側面32c上の中継用電極36bを介して第2主面32bに回り込み、この1ターン目36cが第2主面32bにおいて第1中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下面32dの中継用電極36dを介して第1主面32aに回り込み、この1.5ターン目36eが第1主面32aにおいて0.5ターン目36aと平行に第1中心電極35と交差した状態で形成され、上面32c上の中継用電極36fを介して第2主面32bに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36kがフェライト32の表面にそれぞれ形成されている。また、第2中心電極36の両端は、それぞれフェライト32の下面32dに形成された接続用電極35c,36lに接続されている。なお、接続用電極35cは第1中心電極35及び第2中心電極36のそれぞれの端部の接続用電極として共用されている。   First, the second center electrode 36 is formed in a state where the 0.5th turn 36a is inclined at a predetermined angle on the first main surface 32a and intersects the first center electrode 35, and the relay electrode 36b on the side surface 32c is formed. The first turn 36c is formed so as to intersect the first central electrode 35 on the second main surface 32b. The lower end of the first turn 36c goes around the first main surface 32a via the relay electrode 36d on the lower surface 32d, and the 1.5th turn 36e is parallel to the 0.5th turn 36a on the first main surface 32a. The first central electrode 35 is formed so as to intersect with the second main surface 32b via the relay electrode 36f on the upper surface 32c. Similarly, the second turn 36g, the relay electrode 36h, the 2.5th turn 36i, the relay electrode 36j, and the third turn 36k are formed on the surface of the ferrite 32, respectively. Further, both ends of the second center electrode 36 are connected to connection electrodes 35c and 36l formed on the lower surface 32d of the ferrite 32, respectively. The connection electrode 35 c is shared as a connection electrode at each end of the first center electrode 35 and the second center electrode 36.

即ち、第2中心電極36はフェライト32に螺旋状に3ターン巻回されていることになる。ここで、ターン数とは、中心電極36が第1又は第2主面32a,32bをそれぞれ1回横断した状態を0.5ターンとして計算している。なお、中心電極35,36の交差角度α、入力インピーダンスや挿入損失の調整については後述する。   That is, the second center electrode 36 is wound around the ferrite 32 in a spiral manner for three turns. Here, the number of turns is calculated by assuming that the state in which the center electrode 36 crosses the first or second main surface 32a, 32b once each is 0.5 turns. The adjustment of the crossing angle α, the input impedance, and the insertion loss of the center electrodes 35 and 36 will be described later.

なお、前記第1及び第2中心電極35,36の形状は種々に変更することができる。例えば、第1中心電極35はフェライト32の主面32a,32b上で2本に分岐したものであってもよい。また、第2中心電極36のターン数は、2ターン、4ターン、5ターンであってもよい。   The shapes of the first and second center electrodes 35 and 36 can be variously changed. For example, the first center electrode 35 may be bifurcated on the main surfaces 32 a and 32 b of the ferrite 32. Further, the number of turns of the second center electrode 36 may be 2 turns, 4 turns, and 5 turns.

また、接続用電極35b,35c,36lや中継用電極35a,36b,36d,36f,36h,36jはフェライト32の上下面32c,32dに形成された第1凹部37a,第2凹部37b(図3参照)に電極用導体を充填して形成されている。また、上下面32c,32dには各種電極と平行にダミー凹部38も形成され、かつ、ダミー電極39a,39b,39cが形成されている。   Further, the connection electrodes 35b, 35c, 36l and the relay electrodes 35a, 36b, 36d, 36f, 36h, 36j are a first recess 37a and a second recess 37b formed on the upper and lower surfaces 32c, 32d of the ferrite 32 (FIG. 3). Reference) is filled with an electrode conductor. In addition, dummy recesses 38 are formed on the upper and lower surfaces 32c and 32d in parallel with various electrodes, and dummy electrodes 39a, 39b, and 39c are formed.

本実施例において、第2中心電極36はフェライト32の主面32a,32bに第2凹部37bに設けた中継用電極36b,36d,36f,36h,36jを介して接続された導体膜によって形成されている。また、第1中心電極35はフェライト32の主面32a,32bに第2中心電極36とは絶縁膜31を介して、かつ、第1凹部37aに設けた中継用電極35aを介して接続された導体膜によって形成されている。   In the present embodiment, the second center electrode 36 is formed by a conductor film connected to the principal surfaces 32a, 32b of the ferrite 32 via relay electrodes 36b, 36d, 36f, 36h, 36j provided in the second recess 37b. ing. The first center electrode 35 is connected to the main surfaces 32a and 32b of the ferrite 32 via the insulating film 31 and the relay electrode 35a provided in the first recess 37a. It is formed of a conductor film.

その製造工程を図5を参照して説明する。まず、マザーフェライト基板にスルーホールを形成して電極用導体で充填した後、該スルーホールを分断する位置でカットすることにより、各種電極を形成する。なお、各種電極は凹部37a,37b,38に導体膜として形成したものであってもよい。次に、フェライト32の主面32a上に第2中心電極の0.5ターン目36a、1.5ターン目36e、2.5ターン目36iが形成される。そして、フェライト32の主面32a上に第2中心電極36を覆うように絶縁膜31が形成される。なお、絶縁膜31には第1中心電極35を接続するための切欠き部31aが2箇所形成される。次に、絶縁膜31上に第1中心電極35が形成される。   The manufacturing process will be described with reference to FIG. First, after forming a through hole in a mother ferrite substrate and filling it with an electrode conductor, various electrodes are formed by cutting the through hole at a position where it is divided. The various electrodes may be formed as conductor films in the recesses 37a, 37b, and 38. Next, the 0.5th turn 36a, the 1.5th turn 36e, and the 2.5th turn 36i of the second center electrode are formed on the main surface 32a of the ferrite 32. Then, the insulating film 31 is formed on the main surface 32 a of the ferrite 32 so as to cover the second center electrode 36. Note that two cutout portions 31 a for connecting the first central electrode 35 are formed in the insulating film 31. Next, the first center electrode 35 is formed on the insulating film 31.

なお、図5はフェライト32の主面32aに関して図示しているが、いま一つの主面32bに関しても前記と同様にして、第1及び第2中心電極35,36が形成される。   5 shows the main surface 32a of the ferrite 32, the first and second center electrodes 35 and 36 are formed on the other main surface 32b in the same manner as described above.

フェライト32としてはYIGフェライトなどが用いられている。第1及び第2中心電極35,36や各種電極は銀や銀合金の厚膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極35,36の絶縁膜31としてはガラス誘電体厚膜を用いることができる。また、永久磁石41は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。   As the ferrite 32, YIG ferrite or the like is used. The first and second center electrodes 35 and 36 and various electrodes can be formed as a thick film of silver or a silver alloy by a method such as printing, transfer, or photolithography. A thick glass dielectric film can be used as the insulating film 31 of the center electrodes 35 and 36. The permanent magnet 41 is typically a strontium-based, barium-based, or lanthanum-cobalt-based ferrite magnet.

回路基板20は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、図6に示すように、整合用コンデンサC1,C2,Cs1,Cs2、終端抵抗Rが内蔵されている。また、表面には端子電極25a〜25eが、裏面には外部接続用端子電極26,27,28がそれぞれ形成されている。   The circuit board 20 is a laminated substrate obtained by forming predetermined electrodes on a plurality of dielectric sheets, laminating them, and sintering them. As shown in FIG. 6, matching capacitors C1, C2 , Cs1, Cs2, and termination resistor R are incorporated. Terminal electrodes 25a to 25e are formed on the front surface, and external connection terminal electrodes 26, 27, and 28 are formed on the back surface, respectively.

これらの整合用回路素子と前記第1及び第2中心電極35,36との接続関係を図7及び図8の等価回路を参照して説明する。なお、図7に示す等価回路は本発明に係る非可逆回路素子(2ポート型アイソレータ)における基本的な第1回路例を示し、図8に示す等価回路は第2回路例を示す。図6には図8に示す第2回路例の構成が示されている。   The connection relationship between these matching circuit elements and the first and second center electrodes 35 and 36 will be described with reference to the equivalent circuits of FIGS. The equivalent circuit shown in FIG. 7 shows a basic first circuit example in the non-reciprocal circuit device (two-port isolator) according to the present invention, and the equivalent circuit shown in FIG. 8 shows a second circuit example. FIG. 6 shows the configuration of the second circuit example shown in FIG.

即ち、回路基板20の裏面に形成された外部接続用端子電極26が入力ポートP1として機能し、この端子電極26は整合用コンデンサCs1を介して整合用コンデンサC1と終端抵抗Rとの接続点21aに接続されている。また、この接続点21aは回路基板20の表面に形成された端子電極25a及びフェライト32の下面32dに形成された接続用電極35bを介して第1中心電極35の一端に接続されている。   That is, the external connection terminal electrode 26 formed on the back surface of the circuit board 20 functions as the input port P1, and this terminal electrode 26 is connected to the matching capacitor C1 and the terminal resistor R via the matching capacitor Cs1 21a. It is connected to the. The connection point 21 a is connected to one end of the first center electrode 35 via a terminal electrode 25 a formed on the surface of the circuit board 20 and a connection electrode 35 b formed on the lower surface 32 d of the ferrite 32.

第1中心電極35の他端及び第2中心電極36の一端は、フェライト32の下面32dに形成された接続用電極35c及び回路基板20の表面に形成された端子電極25bを介して終端抵抗R及びコンデンサC1,C2に接続されている。   The other end of the first center electrode 35 and one end of the second center electrode 36 are connected to a termination resistor R via a connection electrode 35 c formed on the lower surface 32 d of the ferrite 32 and a terminal electrode 25 b formed on the surface of the circuit board 20. And capacitors C1 and C2.

一方、回路基板20の裏面に形成された外部接続用端子電極27が出力ポートP2として機能し、この電極27は整合用コンデンサCs2を介してコンデンサC2,C1と終端抵抗Rとの接続点21bに接続されている。   On the other hand, the external connection terminal electrode 27 formed on the back surface of the circuit board 20 functions as the output port P2, and this electrode 27 is connected to the connection point 21b between the capacitors C2 and C1 and the termination resistor R via the matching capacitor Cs2. It is connected.

第2中心電極36の他端は、フェライト32の下面32dに形成された接続用電極36l及び回路基板20の表面に形成された端子電極25cを介してコンデンサC2及び回路基板20の裏面に形成された外部接続用端子電極28と接続されている。この外部接続用端子電極28はグランドポートP3として機能するものである。また、この外部接続用端子電極28は、回路基板20の表面に形成された端子電極25d,25eを介して前記ヨーク10にも接続されている。   The other end of the second center electrode 36 is formed on the back surface of the capacitor C2 and the circuit board 20 via the connection electrode 36l formed on the lower surface 32d of the ferrite 32 and the terminal electrode 25c formed on the surface of the circuit board 20. The external connection terminal electrode 28 is connected. The external connection terminal electrode 28 functions as the ground port P3. The external connection terminal electrode 28 is also connected to the yoke 10 via terminal electrodes 25d and 25e formed on the surface of the circuit board 20.

回路基板20とヨーク10とは端子電極25d,25eやその他のダミー電極を介してはんだ付けされて一体化される。また、フェライト・磁石組立体30はフェライト32の下面32dの各種電極が回路基板20上の端子電極25a,25b,25cやその他ダミー端子電極とはんだ付けされて一体化されるとともに、永久磁石41の下面が回路基板20上に接着剤にて一体化される。この接着剤としては、熱硬化性の1液性又は2液性のエポキシ系接着剤が適している。即ち、フェライト・磁石組立体30と回路基板20との接合にはんだ付けと接着とを併用することにより、接合が確実なものとなる。   The circuit board 20 and the yoke 10 are integrated by soldering via terminal electrodes 25d and 25e and other dummy electrodes. The ferrite / magnet assembly 30 is integrated by soldering various electrodes on the lower surface 32d of the ferrite 32 to the terminal electrodes 25a, 25b, 25c on the circuit board 20 and other dummy terminal electrodes. The lower surface is integrated on the circuit board 20 with an adhesive. As this adhesive, a thermosetting one-component or two-component epoxy adhesive is suitable. That is, by using both soldering and adhesion for joining the ferrite / magnet assembly 30 and the circuit board 20, the joining is ensured.

回路基板20は、ガラスとアルミナやその他の誘電体の混合物を焼成したものや、樹脂やガラスとその他の誘電体からなる複合基板が用いられている。内部や外部の電極には、銀や銀合金の厚膜、銅厚膜、銅箔などが用いられている。特に、外部接続用の電極には、ニッケルめっきを施した上に金めっきを施すことが好ましい。防錆、耐はんだ喰われ性の向上、種々の原因によるはんだ接合自体の強度低下を防止するためである。   As the circuit board 20, a fired mixture of glass and alumina or another dielectric, or a composite board made of resin or glass and another dielectric is used. For the internal and external electrodes, a thick film of silver or silver alloy, a copper thick film, a copper foil, or the like is used. In particular, the electrode for external connection is preferably plated with gold and then plated with gold. This is to prevent rust prevention, improvement of resistance to solder erosion, and strength reduction of the solder joint itself due to various causes.

以上の構成からなる2ポート型アイソレータにおいては、第1中心電極35の一端が入力ポートP1に接続され他端が出力ポートP2に接続され、第2中心電極36の一端が出力ポートP2に接続され他端がグランドポートP3に接続されている。さらに、入力ポートP1と出力ポートP2との間に整合用コンデンサC1と終端抵抗Rを並列して接続し、出力ポートP2とグランドポートP3との間に整合用コンデンサC2が接続されているため、信号伝送時にはコンデンサC1と抵抗Rとの共振回路のみが共振するだけであるので、挿入損失の小さな2ポート型の集中定数型アイソレータとすることができる。   In the two-port isolator configured as described above, one end of the first center electrode 35 is connected to the input port P1, the other end is connected to the output port P2, and one end of the second center electrode 36 is connected to the output port P2. The other end is connected to the ground port P3. Furthermore, since the matching capacitor C1 and the terminating resistor R are connected in parallel between the input port P1 and the output port P2, and the matching capacitor C2 is connected between the output port P2 and the ground port P3, Since only the resonant circuit of the capacitor C1 and the resistor R resonates during signal transmission, a two-port lumped constant isolator with low insertion loss can be obtained.

また、フェライト32の一対の主面32a,32bと直交する上面32c及び下面32dに主面32a,32bに臨む凹部37a,37bが形成され、凹部37a,37bには電極が設けられており、第2中心電極36はフェライト32の主面32a,32b上に凹部37bの電極を介して電気的に接続された導体膜によって螺旋状に巻回されており、第1中心電極35はフェライト32の主面32a,32b上に第2中心電極36とは絶縁膜31を介して、かつ、凹部37aの電極を介して電気的に接続された導体膜によって形成されているため、第2中心電極36の形状に影響を受けることなく第1中心電極35をフェライト32上に配置することができ、このことは、背の低いフェライト32であっても第1及び第2中心電極35,36の交差角度αを大きな範囲で設定できることを意味し、入力インピーダンスの整合を容易にとることができ、挿入損失の劣化を防止できる。換言すれば、交差角度αを小さい値に設定することが可能であるので、インピーダンスを低く抑えることができる。   The upper surface 32c and the lower surface 32d orthogonal to the pair of main surfaces 32a and 32b of the ferrite 32 are formed with recesses 37a and 37b facing the main surfaces 32a and 32b, and electrodes are provided in the recesses 37a and 37b. The two center electrodes 36 are spirally wound on the main surfaces 32 a and 32 b of the ferrite 32 by a conductor film electrically connected through the electrodes of the recesses 37 b, and the first center electrode 35 is the main center of the ferrite 32. Since the second central electrode 36 is formed on the surfaces 32a and 32b with a conductive film electrically connected to the second central electrode 36 through the insulating film 31 and through the electrode of the recess 37a, The first center electrode 35 can be disposed on the ferrite 32 without being affected by the shape, which means that the first and second center electrodes 35, 3 can be used even if the ferrite 32 is short. Means that the intersection angle α be set over a wide range, can take facilitate matching of input impedance, it is possible to prevent deterioration of the insertion loss. In other words, since the intersection angle α can be set to a small value, the impedance can be kept low.

ここで、中心電極35,36の交差角度αについて説明する。交差角度αを変化させると、図7の入力ポートP1でのアドミタンスのコンダクタンス部を変化させずに、サセプタンス部を変えることができるので、入力インピーダンスは図11(A)のスミス図上で移動する。交差角度αを小さくしていくと、アドミタンスのサセプタンス部が通過帯域の中心周波数で負の方向に移動し、交差角度αを大きくしていくと、アドミタンスのサセプタンス部が通過帯域の中心周波数で正の方向に移動する。このことを利用して、本発明に係る非可逆回路素子(アイソレータ)では、交差角度αの設定可能範囲を大きくし、交差角度αを変化させることで、入力インピーダンスの整合をとりやすくしている。   Here, the intersection angle α of the center electrodes 35 and 36 will be described. When the crossing angle α is changed, the susceptance part can be changed without changing the conductance part of the admittance at the input port P1 in FIG. 7, and therefore the input impedance moves on the Smith diagram of FIG. . As the crossing angle α decreases, the susceptance part of the admittance moves in the negative direction at the center frequency of the passband, and as the crossing angle α increases, the susceptance part of the admittance increases at the center frequency of the passband. Move in the direction of. By utilizing this fact, in the nonreciprocal circuit device (isolator) according to the present invention, the settable range of the crossing angle α is increased and the crossing angle α is changed to facilitate matching of the input impedance. .

アイソレータの低背化のために、フェライト32及び永久磁石41を回路基板20上に縦置きした場合、図9及び図10に示すように、フェライト32に中心電極35,36を設けるに際して、主面32a,32b上に第1中心電極35を形成し、絶縁膜31を介して第2中心電極36を形成することが考えられる。しかし、これでは、図10の3段目に示されているように、第1中心電極35と第2中心電極36の中継用電極36j,36dなどとの絶縁性を確保するために、第1中心電極35を中継用電極36j,36dから分離した位置に形成する必要があり、これでは交差角度αが大きくなってしまう。フェライト32の高さhを大きくすれば、交差角度αを小さくすることが可能であるが、これではアイソレータの低背化が達成できない。   When the ferrite 32 and the permanent magnet 41 are placed vertically on the circuit board 20 to reduce the height of the isolator, as shown in FIGS. 9 and 10, when the center electrodes 35 and 36 are provided on the ferrite 32, the main surface It is conceivable that the first center electrode 35 is formed on 32 a and 32 b and the second center electrode 36 is formed via the insulating film 31. However, in this case, as shown in the third row of FIG. 10, in order to ensure insulation between the first center electrode 35 and the relay electrodes 36j, 36d of the second center electrode 36, etc. It is necessary to form the center electrode 35 at a position separated from the relay electrodes 36j and 36d, which increases the crossing angle α. If the height h of the ferrite 32 is increased, the crossing angle α can be decreased, but this cannot achieve a reduction in the height of the isolator.

そこで、本実施例では、フェライト32に対してその表面に直接的に第2中心電極36を形成し、その上に絶縁膜31を介して第1中心電極35を形成することとした。この構成によって、図4に点線で囲んで示すように第1中心電極35と第2中心電極36の中継用電極36j,36dとが重なっても絶縁膜31が介在するためにショートのおそれがなく、交差角度αの設定可能範囲を大きくとることができ、入力インピーダンスの整合がとりやすくなる。   Therefore, in this embodiment, the second center electrode 36 is formed directly on the surface of the ferrite 32, and the first center electrode 35 is formed thereon via the insulating film 31. With this configuration, as shown by the dotted line in FIG. 4, even if the first center electrode 35 and the relay electrodes 36j and 36d of the second center electrode 36 overlap each other, there is no possibility of short circuit because the insulating film 31 is interposed. Therefore, the settable range of the crossing angle α can be increased, and the input impedance can be easily matched.

第1中心電極35と中継用電極36j,36dは必ずしも重なっている必要はないが、重なるように配置すれば、フェライト32の低背化にも拘わらず、交差角度αをより小さくすることが可能になり、入力インピーダンスを低く抑えることができる。   Although the first center electrode 35 and the relay electrodes 36j and 36d do not necessarily overlap, if they are arranged so as to overlap, the crossing angle α can be made smaller despite the low profile of the ferrite 32. Thus, the input impedance can be kept low.

前述の如く、アイソレータの小型・低背化を達成しようとすると、フェライト32は必然的にサイズが小さくなり、中心電極35,36も単純に小さくしていくと、特に第2中心電極36のインダクタンス値が小さくなり、挿入損失が劣化してしまう。本実施例では、直方体形状のフェライト32の主面32a,32bに上下面32c,32dを介して第2中心電極36を螺旋状に巻回することにより、第2中心電極36のインダクタンス値を大きくしている。しかし、これでは、入出力インピーダンスが通常の回路のインピーダンス50Ωよりも高くなる場合がある。交差角度αの設定範囲が大きく、交差角度αを小さくできることは、このように高くなった入力インピーダンスを抑えることができる利点を生じる。   As described above, when trying to achieve a reduction in size and height of the isolator, the ferrite 32 inevitably decreases in size, and if the center electrodes 35 and 36 are simply reduced in size, particularly the inductance of the second center electrode 36 is obtained. The value becomes smaller and the insertion loss is degraded. In the present embodiment, the second central electrode 36 is spirally wound around the main surfaces 32a and 32b of the rectangular parallelepiped ferrite 32 via the upper and lower surfaces 32c and 32d, thereby increasing the inductance value of the second central electrode 36. is doing. However, in this case, the input / output impedance may be higher than the impedance 50Ω of a normal circuit. The fact that the setting range of the crossing angle α is large and the crossing angle α can be reduced has the advantage that the input impedance thus increased can be suppressed.

以下、入力インピーダンスの整合について具体的に説明する。入力インピーダンスを低下させるためには、図8に示したように、入力ポートP1側にコンデンサCs1を直列に接続する。具体的には、交差角度αを小さくして、図8の接続点21aでのアドミタンスのサセプタンス部を通過帯域の中心周波数で図11(B)のA点からB点(負の方向)に移動させ、入力インピーダンスの抵抗部を50Ωにする。次に、直列接続のコンデンサCs1によってインピーダンスのリアクタンス部を0Ωにして(B点からO点に移動して)入力インピーダンスの整合をとる。仮に、インダクタンスを並列に接続してインピーダンスの整合をとる場合には、交差角度αを大きくしてA点からC点に移動させ、並列接続のインダクタンスによってインピーダンス50Ω(C点からO点に)に移動させる。しかし、インダクタンスは大きな値となるため、Qが悪く、挿入損失が増大するので整合用素子としては不適切である。それゆえ、直列接続のコンデンサCs1を挿入して入力インピーダンスの整合をとることが好ましい。このようにして、交差角度αを小さくし、コンデンサCs1を付加することで、フェライト32の小型化・低背化によって大きくなった入力インピーダンスを低く抑えることができる。   Hereinafter, the matching of input impedance will be specifically described. In order to reduce the input impedance, a capacitor Cs1 is connected in series to the input port P1 side as shown in FIG. Specifically, the intersection angle α is reduced, and the susceptance portion of the admittance at the connection point 21a in FIG. 8 is moved from the point A in FIG. 11B to the point B (negative direction) at the center frequency of the pass band. And make the resistance part of the input impedance 50Ω. Next, the impedance reactance part is set to 0Ω by the capacitor Cs1 connected in series (moving from the point B to the point O) to match the input impedance. If impedance matching is performed by connecting inductances in parallel, the crossing angle α is increased and moved from point A to point C, and the impedance is 50 Ω (from point C to point O) by the parallel connection inductance. Move. However, since the inductance has a large value, the Q is poor and the insertion loss increases, so that it is inappropriate as a matching element. Therefore, it is preferable to match the input impedance by inserting a capacitor Cs1 connected in series. In this way, by reducing the crossing angle α and adding the capacitor Cs1, it is possible to suppress the input impedance that has been increased due to the downsizing and low profile of the ferrite 32.

なお、出力インピーダンスが50Ωより高い場合には、図8に示すように、出力ポートP2側にコンデンサCs2を直列に接続してインピーダンスの整合をとる。また、本発明に係る非可逆回路素子において、出力インピーダンスは交差角度αによってほとんど影響を受けない。   When the output impedance is higher than 50Ω, as shown in FIG. 8, a capacitor Cs2 is connected in series on the output port P2 side to achieve impedance matching. In the nonreciprocal circuit device according to the present invention, the output impedance is hardly affected by the crossing angle α.

また、本実施例において、回路基板20は多層誘電体基板である。これにて、内部にコンデンサやインダクタなどの回路網を内蔵することができ、アイソレータの小型化、薄型化が達成でき、回路素子間の接続が基板内で行われるために信頼性の向上が期待できる。勿論、回路基板20は必ずしも多層である必要はなく、単層であってもよく、整合用コンデンサなどをチップタイプとして外付けしてもよい。   In the present embodiment, the circuit board 20 is a multilayer dielectric substrate. As a result, a circuit network such as a capacitor and an inductor can be built inside, and the miniaturization and thinning of the isolator can be achieved, and the connection between the circuit elements is performed within the substrate, so that improvement in reliability is expected. it can. Of course, the circuit board 20 does not necessarily have to be a multilayer, and may be a single layer, and a matching capacitor or the like may be externally attached as a chip type.

(通信装置、図12参照)
次に、本発明に係る通信装置として、携帯電話を例にして説明する。
(Communication device, see FIG. 12)
Next, a mobile phone will be described as an example of the communication device according to the present invention.

図12は携帯電話220のRF部分の電気回路ブロック図である。図12において、222はアンテナ素子、223はデュプレクサ、231は送信側アイソレータ、232は送信側増幅器、233は送信側段間用帯域通過フィルタ、234は送信側ミキサ、235は受信側増幅器、236は受信側段間用帯域通過フィルタ、237は受信側ミキサ、238は電圧制御発振器(VCO)、239はローカル用帯域通過フィルタである。   FIG. 12 is an electric circuit block diagram of the RF portion of the mobile phone 220. In FIG. 12, 222 is an antenna element, 223 is a duplexer, 231 is a transmission side isolator, 232 is a transmission side amplifier, 233 is a band pass filter for transmission side stages, 234 is a transmission side mixer, 235 is a reception side amplifier, 236 is A reception side interstage bandpass filter, 237 is a reception side mixer, 238 is a voltage controlled oscillator (VCO), and 239 is a local bandpass filter.

ここに、送信側アイソレータ231として、前記2ポート型アイソレータを使用することができる。このアイソレータを実装することにより、小型・低背化に寄与し、好ましい電気特性を得ることができる。   Here, the two-port isolator can be used as the transmission-side isolator 231. By mounting this isolator, it is possible to contribute to a reduction in size and height and obtain favorable electrical characteristics.

(他の実施例)
なお、本発明に係る非可逆回路素子及び通信装置は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
(Other examples)
The nonreciprocal circuit device and the communication device according to the present invention are not limited to the above-described embodiments, and can be variously modified within the scope of the gist.

例えば、永久磁石41のN極とS極を反転させれば、入力ポートP1と出力ポートP2が入れ替わる。また、前記ダミー凹部38は必ずしも必要ではない。   For example, if the N pole and S pole of the permanent magnet 41 are reversed, the input port P1 and the output port P2 are switched. The dummy recess 38 is not always necessary.

本発明に係る非可逆回路素子(2ポート型アイソレータ)の一実施例を示す分解斜視図である。It is a disassembled perspective view which shows one Example of the nonreciprocal circuit device (2 port type isolator) based on this invention. 中心電極付きフェライトを示す斜視図である。It is a perspective view which shows the ferrite with a center electrode. フェライトを示す斜視図である。It is a perspective view which shows a ferrite. 中心電極付きフェライトを示す正面図である。It is a front view which shows the ferrite with a center electrode. フェライトの主面に中心電極を形成する工程説明図である。It is process explanatory drawing which forms a center electrode in the main surface of a ferrite. 回路基板内の回路構成を示すブロック図である。It is a block diagram which shows the circuit structure in a circuit board. 2ポート型アイソレータの第1回路例を示す等価回路図である。It is an equivalent circuit diagram showing a first circuit example of a 2-port isolator. 2ポート型アイソレータの第2回路例を示す等価回路図である。It is an equivalent circuit diagram showing a second circuit example of a 2-port isolator. 比較例としての中心電極付きフェライトを示す正面図である。It is a front view which shows the ferrite with a center electrode as a comparative example. 比較例としてのフェライトの主面に中心電極を形成する工程説明図である。It is process explanatory drawing which forms a center electrode in the main surface of the ferrite as a comparative example. 入力インピーダンスの変化を示すスミス図表である。It is a Smith chart which shows the change of input impedance. 本発明に係る通信装置の一実施例を示すブロック図である。It is a block diagram which shows one Example of the communication apparatus which concerns on this invention.

符号の説明Explanation of symbols

20…回路基板
25a〜25c…端子電極
30…フェライト・磁石組立体
31…絶縁膜
32…フェライト
32a,32b…主面
35…第1中心電極
35a,36b,36d,36f,36h,36j…中継用電極
36…第2中心電極
37a,37b…凹部
41…永久磁石
220…携帯電話
α…交差角度
P1…入力ポート
P2…出力ポート
P3…グランドポート
C1,C2,Cs1,Cs2…コンデンサ
R…終端抵抗
DESCRIPTION OF SYMBOLS 20 ... Circuit board 25a-25c ... Terminal electrode 30 ... Ferrite magnet assembly 31 ... Insulating film 32 ... Ferrite 32a, 32b ... Main surface 35 ... 1st center electrode 35a, 36b, 36d, 36f, 36h, 36j ... For relay Electrode 36 ... 2nd center electrode 37a, 37b ... Recess 41 ... Permanent magnet 220 ... Mobile phone α ... Crossing angle P1 ... Input port P2 ... Output port P3 ... Ground port C1, C2, Cs1, Cs2 ... Capacitor R ... Termination resistance

Claims (3)

永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライト上に配置され、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された第1中心電極と、
前記第1中心電極と電気的に絶縁状態で所定の角度で交差して前記フェライト上に配置され、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続された第2中心電極と、
前記入力ポートと前記出力ポートとの間に電気的に接続された第1整合容量と、
前記出力ポートと前記グランドポートとの間に電気的に接続された第2整合容量と、
前記入力ポートと前記出力ポートとの間に電気的に接続された抵抗と、
表面に接続用端子電極が形成された回路基板と、を備え、
前記フェライト及び前記永久磁石は、それぞれ前記回路基板の表面上に、互いの一対の主面が該表面とほぼ垂直方向に配置され、
前記フェライトの一対の主面と直交する上面及び下面に該一対の主面に臨む第1凹部及び第2凹部が形成され、該第1及び第2凹部には導体が設けられており、
前記第2中心電極は前記フェライトの一対の主面上に前記第2凹部の導体を介して電気的に接続された導体膜によって螺旋状に巻回されており、
前記第1中心電極は前記フェライトの一対の主面上に前記第2中心電極とは絶縁膜を介して、かつ、前記第1凹部の導体を介して電気的に接続された導体膜によって形成されており、
前記第1中心電極の他端と前記第2中心電極の一端とは、前記第1凹部の導体を介して電気的に接続されており、
前記第1中心電極の一部が前記第2中心電極を構成する第2凹部に設けた導体と前記絶縁膜を介して重なっていること、
を特徴とする非可逆回路素子。
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first central electrode disposed on the ferrite, having one end electrically connected to the input port and the other end electrically connected to the output port;
The first center electrode is electrically insulated and intersects at a predetermined angle and is disposed on the ferrite, with one end electrically connected to the output port and the other end electrically connected to the ground port. Two center electrodes;
A first matching capacitor electrically connected between the input port and the output port;
A second matching capacitor electrically connected between the output port and the ground port;
A resistor electrically connected between the input port and the output port;
A circuit board having a connection terminal electrode formed on the surface,
Each of the ferrite and the permanent magnet is disposed on the surface of the circuit board, and a pair of principal surfaces of the ferrite and the permanent magnet are arranged in a direction substantially perpendicular to the surface.
A first recess and a second recess facing the pair of main surfaces are formed on an upper surface and a lower surface perpendicular to the pair of main surfaces of the ferrite, and a conductor is provided in the first and second recesses,
The second center electrode is spirally wound on a pair of main surfaces of the ferrite by a conductor film electrically connected via a conductor of the second recess,
The first center electrode is formed on a pair of main surfaces of the ferrite by a conductor film electrically connected to the second center electrode via an insulating film and via the conductor of the first recess. and,
The other end of the first center electrode and one end of the second center electrode are electrically connected via the conductor of the first recess,
A portion of the first center electrode overlaps with a conductor provided in a second recess constituting the second center electrode via the insulating film ;
A nonreciprocal circuit device characterized by the above.
前記入力ポート又は前記出力ポートに直列に接続された第3整合容量を備えたことを特徴とする請求項1に記載の非可逆回路素子。 The nonreciprocal circuit device according to claim 1, further comprising a third matching capacitor connected in series to the input port or the output port. 請求項1又は請求項のいずれかに記載の非可逆回路素子を備えたことを特徴とする通信装置。 Communication apparatus comprising the nonreciprocal circuit device according to claim 1 or claim 2.
JP2006029017A 2006-02-06 2006-02-06 Non-reciprocal circuit device and communication device Expired - Fee Related JP4665786B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006029017A JP4665786B2 (en) 2006-02-06 2006-02-06 Non-reciprocal circuit device and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006029017A JP4665786B2 (en) 2006-02-06 2006-02-06 Non-reciprocal circuit device and communication device

Publications (2)

Publication Number Publication Date
JP2007208943A JP2007208943A (en) 2007-08-16
JP4665786B2 true JP4665786B2 (en) 2011-04-06

Family

ID=38487951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006029017A Expired - Fee Related JP4665786B2 (en) 2006-02-06 2006-02-06 Non-reciprocal circuit device and communication device

Country Status (1)

Country Link
JP (1) JP4665786B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4858542B2 (en) * 2007-01-18 2012-01-18 株式会社村田製作所 Non-reciprocal circuit element

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640455B2 (en) 2008-06-24 2011-03-02 株式会社村田製作所 Ferrite / magnet elements, non-reciprocal circuit elements and composite electronic components
JP2010157844A (en) * 2008-12-26 2010-07-15 Murata Mfg Co Ltd Non-reciprocal circuit element
JP5392413B2 (en) 2010-09-15 2014-01-22 株式会社村田製作所 Composite electronic module
JP5158166B2 (en) 2010-09-27 2013-03-06 株式会社村田製作所 Composite electronic module and method for manufacturing the composite electronic module
WO2012172882A1 (en) 2011-06-16 2012-12-20 株式会社村田製作所 Nonreciprocal circuit element
WO2013118355A1 (en) 2012-02-06 2013-08-15 株式会社村田製作所 Irreversible circuit element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270911A (en) * 1997-03-26 1998-10-09 Murata Mfg Co Ltd Irreversible circuit element and its mounting structure
JP2004023770A (en) * 2002-06-20 2004-01-22 Murata Mfg Co Ltd Irreversible circuit element and communication system
JP2005223729A (en) * 2004-02-06 2005-08-18 Alps Electric Co Ltd Nonreciprocal circuit element and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1772926B1 (en) * 2004-07-30 2009-06-03 Murata Manufacturing Co., Ltd. 2 port type isolator and communication unit
WO2006011383A1 (en) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. Irreversible circuit element, method for fabricating the same and communication unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270911A (en) * 1997-03-26 1998-10-09 Murata Mfg Co Ltd Irreversible circuit element and its mounting structure
JP2004023770A (en) * 2002-06-20 2004-01-22 Murata Mfg Co Ltd Irreversible circuit element and communication system
JP2005223729A (en) * 2004-02-06 2005-08-18 Alps Electric Co Ltd Nonreciprocal circuit element and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4858542B2 (en) * 2007-01-18 2012-01-18 株式会社村田製作所 Non-reciprocal circuit element

Also Published As

Publication number Publication date
JP2007208943A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
EP1939973B1 (en) Irreversible circuit element, its manufacturing method and communication apparatus
JP4356787B2 (en) Non-reciprocal circuit device and communication device
US7253697B2 (en) Two-port isolator and communication apparatus
JP4345709B2 (en) Non-reciprocal circuit device, manufacturing method thereof, and communication device
EP2184802A1 (en) Irreversible circuit element
JP4665786B2 (en) Non-reciprocal circuit device and communication device
WO2006080172A1 (en) Two-port non-reciprocal circuit element and communication apparatus
JP4793350B2 (en) 2-port nonreciprocal circuit device
JP4155342B1 (en) Non-reciprocal circuit element
JP3858853B2 (en) 2-port isolator and communication device
JP2006050543A (en) Non-reciprocal circuit device
JP4858542B2 (en) Non-reciprocal circuit element
JP4548383B2 (en) Non-reciprocal circuit device and communication device
JP4548384B2 (en) Non-reciprocal circuit device and communication device
JP4831234B2 (en) Non-reciprocal circuit element
JP2011055222A (en) Non-reciprocal circuit element
JP4811519B2 (en) Non-reciprocal circuit element
JP5136322B2 (en) Non-reciprocal circuit element
JP4915366B2 (en) Non-reciprocal circuit element
US7859358B2 (en) Non-reciprocal circuit device
JP4192883B2 (en) Two-port nonreciprocal circuit device and communication device
JP2007208320A (en) Nonreciprocal circuit element and communication equipment
JP2006148495A (en) Irreversible circuit element and communication apparatus
JPWO2013179793A1 (en) Non-reciprocal circuit element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4665786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees