JP5025110B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP5025110B2
JP5025110B2 JP2005246919A JP2005246919A JP5025110B2 JP 5025110 B2 JP5025110 B2 JP 5025110B2 JP 2005246919 A JP2005246919 A JP 2005246919A JP 2005246919 A JP2005246919 A JP 2005246919A JP 5025110 B2 JP5025110 B2 JP 5025110B2
Authority
JP
Japan
Prior art keywords
film
mask
semiconductor
forming
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005246919A
Other languages
Japanese (ja)
Other versions
JP2006100808A (en
JP2006100808A5 (en
Inventor
慎志 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005246919A priority Critical patent/JP5025110B2/en
Publication of JP2006100808A publication Critical patent/JP2006100808A/en
Publication of JP2006100808A5 publication Critical patent/JP2006100808A5/ja
Application granted granted Critical
Publication of JP5025110B2 publication Critical patent/JP5025110B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は有機薄膜トランジスタを有する半導体装置、及びその作製方法に関するものである。 The present invention relates to a semiconductor device having an organic thin film transistor and a manufacturing method thereof.

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に表示装置のスイッチング素子として開発が急がれている。 In recent years, a technique for forming a thin film transistor (TFT) using a semiconductor thin film (having a thickness of about several to several hundred nm) formed on a substrate having an insulating surface has attracted attention. Thin film transistors are widely applied to electronic devices such as ICs and electro-optical devices, and are particularly urgently developed as switching elements for display devices.

TFTの中でも、有機半導体を用いた薄膜トランジスタ(以下、有機TFT)の研究が進められている。有機TFTは、有機材料を使用しているので柔軟性に富んでいる。また無機半導体を用いたTFTと比べると、より低温で形成することができるため、基板にプラスチック等の樹脂材料を使用できる。その結果、軽くて柔軟性があるデバイスを得ることができる。更に有機TFTは、印刷法、インクジェット法、蒸着法等によるプロセスの簡略化が期待できるだけでなく、安価な基板材料を用いることができるため製造価格を抑えることができ、コスト的に有利なことが見積もれる。 Among TFTs, research on thin film transistors using organic semiconductors (hereinafter referred to as organic TFTs) is underway. Organic TFTs are rich in flexibility because they use organic materials. In addition, since it can be formed at a lower temperature than a TFT using an inorganic semiconductor, a resin material such as plastic can be used for the substrate. As a result, a light and flexible device can be obtained. Furthermore, the organic TFT can be expected not only to simplify the process by the printing method, ink jet method, vapor deposition method, etc., but also can be manufactured at low cost because it can use an inexpensive substrate material, which is advantageous in terms of cost. I can estimate.

有機半導体は、水又は酸素に触れることで酸化したり分解したりするので、有機TFTを大気中に放置しておくと電気特性の劣化を引き起こすというデメリットを持つ。そこで、特許文献1のように、有機TFTの半導体層上に絶縁膜を形成し、その絶縁膜により半導体層を保護し、水、光又は酸素に起因する劣化を抑えることが行われている。
特開2003−324202号公報
Since organic semiconductors are oxidized or decomposed by contact with water or oxygen, there is a demerit that if the organic TFT is left in the atmosphere, the electrical characteristics are deteriorated. Therefore, as in Patent Document 1, an insulating film is formed on a semiconductor layer of an organic TFT, the semiconductor layer is protected by the insulating film, and deterioration due to water, light, or oxygen is suppressed.
JP 2003-324202 A

しかしながら、有機TFTの半導体層を覆う絶縁膜を形成すると、TFTの作製工程が一つ増える。 However, when an insulating film covering the semiconductor layer of the organic TFT is formed, the number of TFT manufacturing steps is increased by one.

また、同一基板上に異なる導電型の有機TFTを複数形成する場合も、先に形成された一方の導電型の有機TFTの半導体膜が、後に形成される他方の導電型の半導体膜のエッチングと一緒にエッチングされぬよう、先に形成された半導体膜を絶縁膜等で覆わなければならなかった。従って、先に形成された半導体膜上に新たに絶縁膜を形成する工程が必要であった。 Also, when a plurality of organic TFTs of different conductivity types are formed on the same substrate, the semiconductor film of one conductivity type organic TFT previously formed is etched with the other conductivity type semiconductor film formed later. The previously formed semiconductor film must be covered with an insulating film or the like so that it is not etched together. Therefore, a process for forming a new insulating film on the previously formed semiconductor film is required.

一方で、有機半導体層をエッチングによって形成する場合、エッチング時に用いるマスクを除去する工程がある。一般的に、マスクはポリビニル等の有機絶縁膜からなっているため、ウェットエッチングにより除去される。マスク除去後は、有機半導体層表面に残存するエッチング剤を洗い流すため有機半導体層表面は水洗される。そのため、この工程で有機半導体層に水分が侵入する可能性が高く、有機半導体層にとって好ましいものではなかった。また、マスク材料も有機半導体層も有機材料であるため、マスクを除去するときに有機半導体材料と大きな選択比をとるのが困難であった。選択比をとるには、選択比がとれるようなマスク材料と有機半導体材料を使用しなければならず、材料の使用に制限があった。 On the other hand, when the organic semiconductor layer is formed by etching, there is a step of removing a mask used at the time of etching. Generally, since the mask is made of an organic insulating film such as polyvinyl, it is removed by wet etching. After removing the mask, the surface of the organic semiconductor layer is washed with water in order to wash away the etching agent remaining on the surface of the organic semiconductor layer. Therefore, there is a high possibility that moisture enters the organic semiconductor layer in this step, which is not preferable for the organic semiconductor layer. Further, since both the mask material and the organic semiconductor layer are organic materials, it is difficult to take a large selection ratio with the organic semiconductor material when removing the mask. In order to obtain the selection ratio, it is necessary to use a mask material and an organic semiconductor material capable of obtaining the selection ratio, and there is a limit to the use of the material.

以上の問題を鑑み、本発明は、作製工程を簡略化することを目的とする。また、信頼性の高い有機TFTを有する半導体装置の作製方法を提供することを目的とする。 In view of the above problems, an object of the present invention is to simplify a manufacturing process. It is another object of the present invention to provide a method for manufacturing a semiconductor device having a highly reliable organic TFT.

本発明の特徴の一つは、マスクを用いたエッチングにより有機材料を含む半導体層を形成し、マスクを除去せず半導体層上に残した状態でTFTを完成させる。そして、残存するマスクを使って、水、光または酸素等による劣化から半導体層を保護することである。 One feature of the present invention is that a semiconductor layer containing an organic material is formed by etching using a mask, and the TFT is completed in a state where the mask is not removed and left on the semiconductor layer. Then, the remaining mask is used to protect the semiconductor layer from deterioration due to water, light, oxygen, or the like.

本発明の特徴の一つは、同一基板上にP型やN型の有機TFTを形成するときにおいて、まず一方の導電型の半導体層をマスクを用いたエッチングにより形成する。そして、そのままマスクを半導体層上に残存させた状態で、他方の導電型の半導体層をマスクを用いたエッチングにより形成する。つまり、各半導体層上にマスクを残存させたまま各有機TFTを完成させることが特徴の一つである。 One of the features of the present invention is that when forming a P-type or N-type organic TFT on the same substrate, first, one of the conductive type semiconductor layers is formed by etching using a mask. Then, the semiconductor layer of the other conductivity type is formed by etching using the mask with the mask remaining on the semiconductor layer. That is, one of the characteristics is that each organic TFT is completed with the mask remaining on each semiconductor layer.

本発明の特徴の一つは、半導体層上に形成するマスクを液滴吐出法といった、下層の半導体層に対し物理的ダメージが少ない方法で形成することである。また、残存するマスクと有機材料を含む半導体層との間に、無機膜からなるバリア層を設けることである。なお、本明細書において液滴吐出法とは、インクジェット装置またはディスペンサー装置を用いて成膜する方法である。 One of the characteristics of the present invention is that a mask formed over a semiconductor layer is formed by a method such as a droplet discharge method with little physical damage to a lower semiconductor layer. In addition, a barrier layer made of an inorganic film is provided between the remaining mask and the semiconductor layer containing an organic material. Note that in this specification, a droplet discharge method is a method of forming a film using an inkjet device or a dispenser device.

本発明により、作製工程を簡略化するとともに、水、光又は酸素に起因する劣化から有機TFTを防ぐことができ、信頼性の高い有機TFTを得ることができる。加えて、マスクを除去しないため、マスク除去工程におけるエッチャントの選択性の問題を考慮する必要が無く、有機半導体材料、マスク材料ともに自由に材料を選ぶことができる。 According to the present invention, the manufacturing process can be simplified, the organic TFT can be prevented from deterioration due to water, light, or oxygen, and a highly reliable organic TFT can be obtained. In addition, since the mask is not removed, it is not necessary to consider the problem of etchant selectivity in the mask removal step, and materials can be freely selected for both the organic semiconductor material and the mask material.

さらに、マスク除去工程がないことで、マスク除去によく使われるウェットエッチングやエッチング後の有機半導体層表面の水洗いを省略できる。そのため、有機半導体層に最も水が侵入しやすい工程を省略することができ、有機半導体層の劣化防止には非常に効果的である。 Further, since there is no mask removal step, it is possible to omit wet etching often used for mask removal and water washing on the surface of the organic semiconductor layer after etching. Therefore, it is possible to omit the process in which water is most likely to enter the organic semiconductor layer, which is very effective in preventing the deterioration of the organic semiconductor layer.

さらに、異なる導電型の有機TFT形成に本発明を適用すると、一方の導電型の有機材料を含む半導体層上にマスクがある状態で、他方の導電型の有機材料を含む半導体膜をエッチングすることができる。従って、当該エッチングによる一方の導電型の半導体層表面へのエッチングを防ぐことができ、半導体層の無用な膜べりや半導体層への物理的ダメージを防ぐことができる。 Further, when the present invention is applied to the formation of organic TFTs of different conductivity types, a semiconductor film containing an organic material of the other conductivity type is etched with a mask on the semiconductor layer containing the organic material of one conductivity type. Can do. Therefore, etching on the surface of the semiconductor layer of one conductivity type due to the etching can be prevented, and unnecessary film slippage of the semiconductor layer and physical damage to the semiconductor layer can be prevented.

半導体層とマスクとの間にバリア層を設けることで、より確実に外部環境からの水や光、酸素等から半導体層を保護することができる。また、マスクが保水しているような場合でもバリア層により半導体層への水の侵入を防ぐことができる。 By providing a barrier layer between the semiconductor layer and the mask, the semiconductor layer can be more reliably protected from water, light, oxygen, and the like from the external environment. Further, even when the mask retains water, the barrier layer can prevent water from entering the semiconductor layer.

以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。 The best mode for carrying out the invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention should not be construed as being limited to the description of the embodiment modes. In the drawings, common portions are denoted by the same reference numerals, and detailed description thereof is omitted.

(実施形態1)
本形態では、本発明の有機TFTの作製方法を図1を用いて説明する。
(Embodiment 1)
In this embodiment mode, a method for manufacturing an organic TFT of the present invention will be described with reference to FIGS.

図1(A)に示すように、絶縁表面を有する基板101を用意する。この基板101として、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板を用いることができる。また、可撓性を有するものでも良く、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルフォン(PES)、ポリカーボネート(PC)、ポリイミドなどから選択される基板でも良い。 As shown in FIG. 1A, a substrate 101 having an insulating surface is prepared. As the substrate 101, a glass substrate, a quartz substrate, or a substrate formed of an insulating material such as alumina can be used. Further, the substrate may be flexible, or may be a substrate selected from polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), polycarbonate (PC), polyimide, and the like.

そして基板101上に、TFTのゲート電極102を、導電性を有する材料を用い、液滴吐出法、印刷法、電界メッキ法、PVD法(Physical Vapor Deposition)、CVD法(Chemical Vapor Deposition)、蒸着法等の方法により形成する。ゲート電極102の膜厚としては100〜500nmが好ましい。なお、PVD法、CVD法、蒸着法等を用いる場合は、成膜後、所望の形状にエッチングして、ゲート電極102を形成する。 Then, a TFT gate electrode 102 is formed on the substrate 101 using a conductive material, a droplet discharge method, a printing method, an electroplating method, a PVD method (Physical Vapor Deposition), a CVD method (Chemical Vapor Deposition), and vapor deposition. It is formed by a method such as a method. The thickness of the gate electrode 102 is preferably 100 to 500 nm. Note that in the case of using a PVD method, a CVD method, an evaporation method, or the like, the gate electrode 102 is formed by etching into a desired shape after film formation.

導電性を有する材料としては、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属、または、透明導電膜として用いられる酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)、酸化珪素を含む酸化インジウムスズ、若しくは有機インジウム、有機スズ、窒化チタン(TiN:Titanium Nitride)等適宜用いる。また、これらの材料のいずれかからなる導電層を積層してもよい。 Examples of conductive materials include metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, and Ba. Or indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), zinc oxide added with gallium (GZO), indium tin oxide containing silicon oxide, or organic indium used as a transparent conductive film , Organic tin, titanium nitride (TiN) and the like are used as appropriate. In addition, a conductive layer made of any of these materials may be stacked.

また、液滴吐出法でゲート電極を形成する場合、吐出口から吐出する組成物は、導電体を溶媒に溶解又は分散させたものを用いる。導電体としては、上記導電性を有する材料の金属、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。 In the case of forming a gate electrode by a droplet discharge method, a composition in which a conductor is dissolved or dispersed in a solvent is used as the composition discharged from the discharge port. As the conductor, a metal of the above conductive material, silver halide fine particles, or the like, or dispersible nanoparticles can be used.

なお、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗且つ安価な銀又は銅を用いるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。 In addition, it is preferable to use what dissolved or disperse | distributed the material of either gold | metal | money, silver, and copper in the solvent considering the specific resistance value as the composition discharged from a discharge outlet. More preferably, low resistance and inexpensive silver or copper may be used. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone may be used.

なお、液滴吐出法に用いる組成物の粘度は5〜20mPa・sが好適であり、これは、乾燥することを防止し、吐出口から組成物を円滑に吐出できるようにするためである。また、表面張力は40mN/m以下が好ましい。なお、用いる溶媒や用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ITO、ZnO、IZO、GZO、酸化珪素を含む酸化インジウムスズ、有機インジウム、有機スズ等を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、銀を溶媒に溶解又は分散させた組成物の粘度は5〜20mPa・s、金を溶媒に溶解又は分散させた組成物の粘度は10〜20mPa・sである。

The viscosity of the composition used for the droplet discharge method is preferably 5 to 20 mPa · s, which is to prevent the composition from being dried and to smoothly discharge the composition from the discharge port. The surface tension is preferably 40 mN / m or less. Note that the viscosity of the composition may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, ZnO, IZO, GZO, indium tin oxide containing silicon oxide, organic indium, organic tin, or the like is dissolved or dispersed in a solvent is 5 to 20 mPa · s, or silver is dissolved in the solvent. The viscosity of the dispersed composition is 5 to 20 mPa · s, and the viscosity of the composition in which gold is dissolved or dispersed in a solvent is 10 to 20 mPa · s.

各ノズルの径は、所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1μm以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約0.5〜10μmである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ粒子は約7nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることは好ましい。 The diameter of each nozzle depends on the desired pattern shape and the like, but in order to prevent clogging of the nozzle and to produce a high-definition pattern, the diameter of the conductor particles is preferably as small as possible. .1 μm or less is preferable. The composition is formed by a known method such as an electrolytic method, an atomizing method, or a wet reduction method, and its particle size is generally about 0.5 to 10 μm. However, when formed by the gas evaporation method, the nanoparticles protected with the dispersant are as fine as about 7 nm. When the nanoparticles are covered with a coating agent, the nanoparticles are aggregated in the solvent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.

組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に到達するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。溶液の吐出後は、溶液の材料により、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100度で3分間、焼成は200〜350度で15分間〜120分間で行うもので、その目的や温度、時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、100〜800度(好ましくは200〜350度)とする。本工程により、溶液中の溶媒を揮発させたり又は化学的に分散剤を除去したりし、導電体粒子周囲の樹脂を硬化収縮させることで、導電体粒子相互の融合と融着を加速する。乾燥または焼成する雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。中でも、溶液中の溶媒が揮発されやすい酸素雰囲気下で行うことが好適であるが、加熱温度、雰囲気、時間により該導電層には、有機物で形成されるバインダーが残存する。 The step of discharging the composition may be performed under reduced pressure. This is because the solvent of the composition volatilizes until the composition reaches the object to be processed, and the subsequent drying and firing steps can be omitted or shortened. After discharging the solution, one or both of drying and baking steps are performed by laser light irradiation, rapid thermal annealing, a heating furnace, or the like under normal pressure or reduced pressure depending on the material of the solution. The drying and firing steps are both heat treatment steps. For example, the drying is performed at 100 degrees for 3 minutes, and the firing is performed at 200 to 350 degrees for 15 minutes to 120 minutes. Time is different. In order to satisfactorily perform the drying and firing steps, the substrate may be heated, and the temperature at that time depends on the material of the substrate or the like, but is 100 to 800 degrees (preferably 200 to 350 degrees). And By this step, the solvent in the solution is volatilized or the dispersant is chemically removed, and the resin around the conductor particles is cured and shrunk to accelerate fusion and fusion between the conductor particles. The atmosphere for drying or baking is an oxygen atmosphere, a nitrogen atmosphere, or air. In particular, it is preferable to perform the reaction in an oxygen atmosphere in which the solvent in the solution is easily volatilized. However, the binder formed of an organic substance remains in the conductive layer depending on the heating temperature, atmosphere, and time.

本実施形態では、ゲート電極は、数nmの銀粒子が分散された溶液(以下「Agペースト」という。)を選択的に吐出し、乾燥焼成して、銀を主成分とする導電層を形成する。 In the present embodiment, the gate electrode selectively discharges a solution in which silver particles of several nm are dispersed (hereinafter referred to as “Ag paste”), and is dried and fired to form a conductive layer mainly composed of silver. To do.

次に、ゲート電極102上に、膜厚100〜400nmのゲート絶縁膜103を形成する。ゲート絶縁膜103として、プラズマCVD法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他の珪素を含む絶縁膜の単層又は積層構造で形成することができる。また、ゲート絶縁膜103をゲート電極に接する側から、窒化珪素膜(窒化酸化珪素膜)、酸化珪素膜、及び窒化珪素膜(窒化酸化珪素膜)の積層構造とすることが好ましい。この構造では、ゲート電極が、窒化珪素膜または窒化酸化珪素膜と接しているため、酸化によるゲート電極の劣化を防止することができる。 Next, a gate insulating film 103 with a thickness of 100 to 400 nm is formed over the gate electrode 102. The gate insulating film 103 can be formed using a single layer or a stacked structure of an insulating film containing silicon nitride, silicon oxide, or other silicon by a thin film formation method such as a plasma CVD method or a sputtering method. In addition, the gate insulating film 103 preferably has a stacked structure of a silicon nitride film (silicon nitride oxide film), a silicon oxide film, and a silicon nitride film (silicon nitride oxide film) from the side in contact with the gate electrode. In this structure, since the gate electrode is in contact with the silicon nitride film or the silicon nitride oxide film, deterioration of the gate electrode due to oxidation can be prevented.

また、ゲート絶縁膜103を、液滴吐出法、塗布法、ゾルゲル法等を用いて絶縁性を有する溶液を用いて形成することができる。絶縁性を有する溶液の代表例としては、無機酸化物の微粒子が分散された溶液、ポリイミド、ポリアミド、ポリエステル、アクリル、PSG(リンガラス)、BPSG(リンボロンガラス)膜、シリケート系SOG(Spin on Glass)、アルコキシシリケート系SOG、ポリシラザン系SOG、ポリメチルシロキサンに代表される、Si−CH3結合を有するSiO2を適宜用いることができる。 The gate insulating film 103 can be formed using an insulating solution by a droplet discharge method, a coating method, a sol-gel method, or the like. Typical examples of the insulating solution include a solution in which fine particles of inorganic oxide are dispersed, polyimide, polyamide, polyester, acrylic, PSG (phosphorus glass), BPSG (phosphorus boron glass) film, silicate-based SOG (Spin on Glass), alkoxysilicate SOG, polysilazane SOG, and SiO 2 having a Si—CH 3 bond represented by polymethylsiloxane can be used as appropriate.

次に、図1(B)に示すように、ゲート絶縁膜103上にソース電極104及びドレイン電極104’を導電材料を用いて形成する。ソース電極及びドレイン電極は、ゲート電極102と同様の材料及び形成方法を用いて形成することができ、膜厚は300〜800nmの範囲が好ましい。ここでは、数nmの銀粒子が分散された溶液Agペーストを選択的に吐出し、乾燥させて、ソース電極104及びドレイン電極104’を形成する。 Next, as illustrated in FIG. 1B, the source electrode 104 and the drain electrode 104 ′ are formed over the gate insulating film 103 using a conductive material. The source electrode and the drain electrode can be formed using a material and a formation method similar to those of the gate electrode 102, and the film thickness is preferably in the range of 300 to 800 nm. Here, a solution Ag paste in which silver particles of several nm are dispersed is selectively discharged and dried to form the source electrode 104 and the drain electrode 104 ′.

次に、図1(C)のように、ソース電極104及びドレイン電極104’上に、有機半導体材料を用い、印刷法、スプレー法、スピン塗布法、液滴吐出法、蒸着法、CVD法等で半導体膜105を形成する。半導体膜105は所望の半導体層以上の大きさであればいいため、図1(C)に示すように全面に形成しても良いし、図1(D)のように全面ではなく一部の領域に形成しても良い。 Next, as shown in FIG. 1C, an organic semiconductor material is used over the source electrode 104 and the drain electrode 104 ′, and a printing method, a spray method, a spin coating method, a droplet discharge method, a vapor deposition method, a CVD method, and the like. Then, the semiconductor film 105 is formed. Since the semiconductor film 105 may be larger than a desired semiconductor layer, the semiconductor film 105 may be formed over the entire surface as shown in FIG. 1C, or a part of the semiconductor film 105 may be formed instead of the entire surface as shown in FIG. It may be formed in a region.

有機半導体材料のうち、高分子系の材料を用いる場合は、ディッピング法、キャスト法、バーコート法、スピンコート法、スプレー法、インクジェット法又は印刷法を適宜用いればよい。有機半導体材料としては、有機分子性結晶や有機高分子化合物材料を用いればよい。具体的な有機分子性結晶は、多環芳香族化合物、共役二重結合系化合物、カロテン、マクロ環化合物又はその錯体、フタロシアニン、電荷移動型錯体(CT錯体)、テトラチオフルバレン:TCNQ錯体、遊離基、ジフェニルピクリヒドラジル、色素又はたんぱくが挙げられる。また具体的な有機高分子化合物材料は、π共役系高分子、ポリビニルピリジン、よう素又はフタロシアニン金属錯体などの高分子が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3ヘキシルチオフェン)[P3HT;ポリチオフェンの3位置に柔軟なアルキル基を導入したポリチオフェン誘導体のアルキル基がヘキシル基である高分子]、ポリ(3アルキルチオフェン)、ポリ(3ドコシルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。 In the case of using a polymer material among organic semiconductor materials, a dipping method, a casting method, a bar coating method, a spin coating method, a spray method, an ink jet method, or a printing method may be used as appropriate. As the organic semiconductor material, an organic molecular crystal or an organic polymer compound material may be used. Specific organic molecular crystals include polycyclic aromatic compounds, conjugated double bond compounds, carotenes, macrocyclic compounds or complexes thereof, phthalocyanines, charge transfer complexes (CT complexes), tetrathiofulvalene: TCNQ complexes, Examples include free radicals, diphenylpiclyhydrazyl, dyes or proteins. Specific examples of the organic polymer compound material include polymers such as a π-conjugated polymer, polyvinyl pyridine, iodine, or a phthalocyanine metal complex. In particular, polyacetylene, polyaniline, polypyrrole, polythienylene, polythiophene derivatives, poly (3-hexylthiophene) [P3HT; a flexible alkyl group at the 3-position of polythiophene, which is a π-conjugated polymer whose skeleton is composed of conjugated double bonds The polymer in which the alkyl group of the polythiophene derivative is a hexyl group], poly (3 alkylthiophene), poly (3docosylthiophene), polyparaphenylene derivative, or polyparaphenylene vinylene derivative is preferably used.

また、低分子系の材料を用いる有機半導体膜は、蒸着法を用いて形成すればよい。例えば、蒸着法により、チオフェンオリゴマ膜(重合度6)やペンタセン膜を成膜すればよい。 In addition, an organic semiconductor film using a low molecular material may be formed by an evaporation method. For example, a thiophene oligomer film (polymerization degree 6) or a pentacene film may be formed by vapor deposition.

また、特に基板101が大型基板の場合や柔軟性に富む場合などは溶液を滴下する方法により有機半導体膜を形成することが好ましい。そして、自然乾燥又はベークにより溶媒を揮発させ、半導体膜105を形成する。半導体膜105として膜厚は20〜100nmが好ましく、ここでは50nmとする。 In particular, when the substrate 101 is a large substrate or has high flexibility, it is preferable to form the organic semiconductor film by a method of dropping a solution. Then, the semiconductor film 105 is formed by volatilizing the solvent by natural drying or baking. The thickness of the semiconductor film 105 is preferably 20 to 100 nm, and is 50 nm here.

そして、半導体膜105に接して、絶縁材料によりマスク106を、400nm〜2μmの膜厚で形成する。本発明は、半導体膜105への物理的ダメージがない方法で、つまり液滴吐出法、印刷法、液滴吐出法で形成した後にさらにフォトマスクで露光する方法等でマスクを形成することを特徴とする。これらマスクの形成方法は、プラズマ法やスパッタ法に比べると半導体膜105への物理的なダメージが少ないため非常に好適である。 Then, a mask 106 is formed with a thickness of 400 nm to 2 μm with an insulating material in contact with the semiconductor film 105. The present invention is characterized in that the mask is formed by a method in which there is no physical damage to the semiconductor film 105, that is, by a method of exposing with a photomask after forming by a droplet discharge method, a printing method, or a droplet discharge method. And These mask formation methods are very preferable because physical damage to the semiconductor film 105 is less than that of a plasma method or a sputtering method.

絶縁材料としては、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち、脂肪族部分に少なくとも高極性のヘテロ原子基を含む高分子を用いることができる。このような高分子物質の代表例としてはポリビニルアルコール(PVA)、アクリル、シロキサン、ポリイミドなどが挙げられる。マスク106としてフォトマスクを用いる場合は、感光性樹脂の絶縁膜として、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の感光性を示す樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの感光性を示す有機材料等を用いることができる。また、代表的なポジ型感光性樹脂として、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物とを有する感光性樹脂が挙げられ、ネガ型感光性樹脂として、ベース樹脂、ジフェニルシランジオール及び酸発生剤などを有する感光性樹脂が挙げられる。マスクに有機材料を用いると、その平坦性が優れているため、下層の半導体膜の凹凸を反映しにくく、マスク上に成膜した膜の膜厚を均一にすることができ、断線も防ぐことが出来る。 The insulating material is preferably formed using a heat-resistant polymer material, and a polymer having an aromatic ring or a heterocyclic ring in the main chain and containing at least a highly polar heteroatom group in the aliphatic portion can be used. . Typical examples of such a polymer substance include polyvinyl alcohol (PVA), acrylic, siloxane, polyimide, and the like. When a photomask is used as the mask 106, a resin material having photosensitivity, such as an epoxy resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, or a urethane resin, is used as an insulating film of the photosensitive resin. In addition, organic materials exhibiting photosensitivity such as benzocyclobutene, parylene, flare, and polyimide can be used. In addition, as a typical positive photosensitive resin, a photosensitive resin having a novolak resin and a naphthoquinonediazide compound as a photosensitive agent can be mentioned, and as a negative photosensitive resin, a base resin, diphenylsilanediol, an acid generator, etc. And a photosensitive resin having When an organic material is used for the mask, its flatness is excellent, so it is difficult to reflect the unevenness of the underlying semiconductor film, the film thickness formed on the mask can be made uniform, and disconnection is prevented. I can do it.

液滴吐出法でマスクを形成する場合は、吐出口から吐出する組成物は、上記絶縁性材料を溶媒に溶解又は分散させたものを用いる。 In the case of forming a mask by a droplet discharge method, a composition in which the above insulating material is dissolved or dispersed in a solvent is used as the composition discharged from the discharge port.

次に、マスク106を用いて半導体膜105をエッチングし、図1(E)のように半導体層107を形成する。エッチング方法は、O2アッシングやO3アッシング等がある。当該エッチング時に、マスクが有機材料の場合は、半導体層とともに多少エッチングされる。しかし、マスクの膜厚は半導体層に比べ非常に厚く、マスクのエッチングは問題とならないため、マスクと有機半導体層とのエッチング選択比はそれ程考慮する必要はない。その後、マスク106は除去せず半導体層107上に残したまま、有機TFTを完成させる。有機TFT完成後、絶縁膜やパッシべーション膜等をTFT上部に形成して半導体装置を形成する。 Next, the semiconductor film 105 is etched using the mask 106 to form a semiconductor layer 107 as illustrated in FIG. Etching methods include O 2 ashing and O 3 ashing. At the time of the etching, when the mask is an organic material, the mask is slightly etched together with the semiconductor layer. However, the thickness of the mask is much thicker than that of the semiconductor layer, and etching of the mask does not cause a problem. Thereafter, the organic TFT is completed while leaving the mask 106 on the semiconductor layer 107 without being removed. After completion of the organic TFT, an insulating film, a passivation film, and the like are formed on the TFT to form a semiconductor device.

このように、半導体層のエッチング時に用いるマスクを除去せずに有機TFTを完成させることで、マスク除去の工程が一つ減らせるとともに、マスク除去に伴う半導体層への水分の侵入を防ぐことができる。また、半導体層上にマスクを残存させることで、光、酸素、または水分等に起因する劣化及びエッチング等の物理的な影響を防ぐことができ、残存するマスクを有機半導体層の保護膜として機能させることができる。 Thus, by completing the organic TFT without removing the mask used for etching the semiconductor layer, the number of mask removal steps can be reduced and moisture can be prevented from entering the semiconductor layer due to mask removal. it can. In addition, by leaving the mask on the semiconductor layer, it is possible to prevent physical effects such as deterioration and etching due to light, oxygen, moisture, etc., and the remaining mask functions as a protective film for the organic semiconductor layer. Can be made.

上記工程では、ソース電極及びドレイン電極を形成した後に半導体層を形成して、有機TFTを完成させた。しかし、有機半導体材料を用いた半導体層107をゲート絶縁膜103形成後に形成し、その後、ソース電極104及びドレイン電極104’を形成しても良い。この工程により形成した本発明の有機TFTの断面図を図2に示す。 In the above step, the organic TFT was completed by forming the semiconductor layer after forming the source electrode and the drain electrode. However, the semiconductor layer 107 using an organic semiconductor material may be formed after the gate insulating film 103 is formed, and then the source electrode 104 and the drain electrode 104 ′ may be formed. A cross-sectional view of the organic TFT of the present invention formed by this process is shown in FIG.

図2の場合は、マスク106が残存するために半導体層107とソース電極104及びドレイン電極104’とのコンタクト領域が小さくなる。従って、半導体膜のエッチング時にテーパー状に半導体膜をエッチングすると良い。これにより、半導体層とソース電極及びドレイン電極とのコンタクト領域が大きくなるとともに、ソース電極及びドレイン電極の断線も予防することができる。 In the case of FIG. 2, since the mask 106 remains, the contact region between the semiconductor layer 107, the source electrode 104, and the drain electrode 104 'becomes small. Therefore, the semiconductor film is preferably etched in a tapered shape when the semiconductor film is etched. Thereby, the contact region between the semiconductor layer and the source electrode and the drain electrode becomes large, and disconnection of the source electrode and the drain electrode can be prevented.

半導体層形成後にソース電極及びドレイン電極を形成する場合は、ソース電極及びドレイン電極形成時のプラズマや蒸着、スパッタ等の影響を半導体層が受ける可能性がある。しかし、本発明を適用することで、マスクにより、プラズマや蒸着、スパッタ等の影響より半導体層は保護されるため、半導体層が物理的ダメージを受けるのを防ぐことができる。 When the source electrode and the drain electrode are formed after the semiconductor layer is formed, the semiconductor layer may be affected by plasma, vapor deposition, sputtering, or the like when the source electrode and the drain electrode are formed. However, by applying the present invention, since the semiconductor layer is protected by the mask from the influence of plasma, vapor deposition, sputtering, or the like, the semiconductor layer can be prevented from being physically damaged.

(実施形態2)
本形態ではトップゲート型有機TFTの形成方法を図3を用いて説明する。図3において実施形態1と同様の符号については、その材料、形成方法等は実施形態1の説明箇所を参考にする。
(Embodiment 2)
In this embodiment, a method for forming a top gate type organic TFT will be described with reference to FIGS. In FIG. 3, the same reference numerals as those in the first embodiment refer to the description of the first embodiment for the material, the forming method, and the like.

基板101上にソース電極104及びドレイン電極104’を形成する。次に、基板101、ソース電極及びドレイン電極上に有機材料を含む半導体膜105を形成し、半導体膜105に接してマスク106を形成する(図3(A)、図3(B))。 A source electrode 104 and a drain electrode 104 ′ are formed on the substrate 101. Next, a semiconductor film 105 containing an organic material is formed over the substrate 101, the source electrode, and the drain electrode, and a mask 106 is formed in contact with the semiconductor film 105 (FIGS. 3A and 3B).

次に、図3(C)に示すように、マスク106を用いて半導体膜105をエッチングし、半導体層107を形成する。そして、マスク106を除去せずに残したまま、マスク106上にゲート電極102を形成する(図3(D))。本形態ではマスク106が半導体層107の保護膜として機能するのに加え、ゲート絶縁膜も兼ねている。 Next, as illustrated in FIG. 3C, the semiconductor film 105 is etched using the mask 106 to form the semiconductor layer 107. Then, the gate electrode 102 is formed over the mask 106 while leaving the mask 106 without being removed (FIG. 3D). In this embodiment mode, the mask 106 serves as a protective film for the semiconductor layer 107 and also serves as a gate insulating film.

本形態のように、マスク106を半導体層107上に残したままトップゲート型有機TFTを完成させることで、ゲート絶縁膜を形成する工程が減り、ゲート絶縁膜形成時のプラズマやスパッタ等の半導体層107への物理的影響をなくすことができる。また、外部からの水、光、酸素等による半導体層107の劣化も防ぐことができる。 By completing the top gate type organic TFT with the mask 106 left on the semiconductor layer 107 as in this embodiment, the number of steps for forming the gate insulating film is reduced, and a semiconductor such as plasma or sputtering during the formation of the gate insulating film is reduced. The physical influence on the layer 107 can be eliminated. In addition, deterioration of the semiconductor layer 107 due to water, light, oxygen, or the like from the outside can be prevented.

(実施形態3)
本形態では、N型有機TFTである第1の素子とP型有機TFTである第2の素子とを同一基板上に形成する方法を、図4を用いて説明する。図4において、実施形態1と同様の符号を持つ基板、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、マスク、半導体膜、半導体層等については、その材料、形成方法等は実施形態1の説明箇所を参考にする。
(Embodiment 3)
In this embodiment, a method for forming a first element which is an N-type organic TFT and a second element which is a P-type organic TFT on the same substrate will be described with reference to FIGS. In FIG. 4, for the substrate, gate electrode, gate insulating film, source electrode, drain electrode, mask, semiconductor film, semiconductor layer, and the like having the same reference numerals as those in Embodiment 1, the materials, formation methods, and the like are the same as those in Embodiment 1. Refer to the explanation.

図4(A)の基板101上に第1の素子のゲート電極102a、第2の素子のゲート電極102bを形成する。次に、第1の素子のゲート電極102a、第2の素子のゲート電極102b上にゲート絶縁膜103を形成する。ゲート絶縁膜103上に、第1の素子のソース電極104a及びドレイン電極104a’、第2の素子のソース電極104b及びドレイン電極104b’を形成する。 A gate electrode 102a of the first element and a gate electrode 102b of the second element are formed over the substrate 101 in FIG. Next, a gate insulating film 103 is formed over the gate electrode 102a of the first element and the gate electrode 102b of the second element. On the gate insulating film 103, the source electrode 104a and the drain electrode 104a 'of the first element, and the source electrode 104b and the drain electrode 104b' of the second element are formed.

次に、図4(B)に示すように、第1及び第2の素子のソース電極及びドレイン電極上に、第1の半導体膜105aを形成する。第1の半導体膜105aとしては、N型の有機半導体材料でもP型の有機半導体材料でもどちらでも良いが、ここではN型の有機半導体材料とする。具体的なN型の有機半導体材料としては、完成したN型有機TFTが動作する範囲内で如何なる材料をも用いることができる。第1の半導体膜105aは図4(B)のように全面に成膜しても良いし、図1(D)のようにN型の半導体層が形成される領域に部分的に成膜しても良い。 Next, as illustrated in FIG. 4B, a first semiconductor film 105a is formed over the source and drain electrodes of the first and second elements. The first semiconductor film 105a may be either an N-type organic semiconductor material or a P-type organic semiconductor material, but here it is an N-type organic semiconductor material. As a specific N-type organic semiconductor material, any material can be used as long as the completed N-type organic TFT operates. The first semiconductor film 105a may be formed over the entire surface as shown in FIG. 4B, or may be partially formed in a region where an N-type semiconductor layer is formed as shown in FIG. May be.

次に、第1の半導体膜105a上に第1のマスク106aを形成し、第1のマスクを用いて第1の半導体膜105aをエッチングして、第1の素子の半導体層107aを形成する(図4(C))。 Next, a first mask 106a is formed over the first semiconductor film 105a, and the first semiconductor film 105a is etched using the first mask to form a semiconductor layer 107a of the first element ( FIG. 4 (C)).

次に、図4(D)に示すように、第1のマスクを半導体層107a上に残存させたまま、P型の有機半導体材料からなる第2の半導体膜105bを形成する。P型の有機半導体材料は、完成したP型有機TFTが動作する範囲内で如何なる材料をも用いることができるが、ここではペンタセンを用いる。第2の半導体膜105b上に第2のマスク106bを形成し、第2のマスクを用いて第2の半導体膜をエッチングする。この際に、半導体層107a上には第1のマスク106aが残存するため、第2の半導体膜のエッチング時に生じる半導体層107aへの物理的ダメージを防ぐことができる。 Next, as shown in FIG. 4D, a second semiconductor film 105b made of a P-type organic semiconductor material is formed with the first mask remaining on the semiconductor layer 107a. As the P-type organic semiconductor material, any material can be used as long as the completed P-type organic TFT operates. Here, pentacene is used. A second mask 106b is formed over the second semiconductor film 105b, and the second semiconductor film is etched using the second mask. At this time, since the first mask 106a remains over the semiconductor layer 107a, physical damage to the semiconductor layer 107a that occurs during etching of the second semiconductor film can be prevented.

以上より、第2の素子であるP型有機TFTの半導体層107bを形成して、第1の素子及び第2の素子が完成し、同一基板上にN型の有機TFTとP型の有機TFTとを形成することができる(図4(E))。本形態で形成したN型の有機TFTとP型の有機TFTとでCMOS(complementary metal−oxide semiconductor)回路を構成しても良い。 As described above, the semiconductor layer 107b of the P-type organic TFT which is the second element is formed, and the first element and the second element are completed, and the N-type organic TFT and the P-type organic TFT are formed on the same substrate. Can be formed (FIG. 4E). A CMOS (complementary metal-oxide semiconductor) circuit may be configured by the N-type organic TFT and the P-type organic TFT formed in this embodiment.

N型とP型の有機TFTを同一基板上に形成する場合、N型の有機半導体層を形成する工程と、P型の有機半導体層を形成する工程とを別々に設けなければならない。そのため、先に形成される一方の導電型の有機半導体層が、物理的ダメージを受けるということがあった。また、どちらの有機半導体層も有機材料を含むためエッチングレートに大差がなく、他方の有機半導体層形成時のエッチングと同時に、先に形成される一方の導電型の有機半導体層が大きくエッチングされたりすることもあった。 When N-type and P-type organic TFTs are formed on the same substrate, a process for forming an N-type organic semiconductor layer and a process for forming a P-type organic semiconductor layer must be provided separately. For this reason, the organic semiconductor layer of one conductivity type previously formed may be physically damaged. In addition, since either organic semiconductor layer contains an organic material, there is no great difference in etching rate, and at the same time as the etching at the time of forming the other organic semiconductor layer, one conductive type organic semiconductor layer formed earlier is greatly etched. There was also.

しかし、本発明では、先に形成された有機半導体層は、その上に残存するマスクにより保護されるため、後に形成される有機半導体層のエッチングの物理的影響を少なくできる。さらに、エッチング時に用いたマスクをそのまま保護膜として活用できるため、新たに工程を増やすことなく、逆にマスク除去の工程を省略でき、作製工程を大幅に少なくすることができる。また、保護膜として機能するマスクにより、有機半導体層への光、熱、酸素等の侵入を防ぐことができ、高信頼性の有機TFTを提供できる。 However, in the present invention, the organic semiconductor layer formed earlier is protected by the mask remaining thereon, so that the physical influence of etching of the organic semiconductor layer formed later can be reduced. Further, since the mask used at the time of etching can be used as it is as a protective film, the mask removing step can be omitted without increasing the number of new steps, and the number of manufacturing steps can be greatly reduced. In addition, the mask functioning as a protective film can prevent light, heat, oxygen, and the like from entering the organic semiconductor layer, and a highly reliable organic TFT can be provided.

本形態は、実施形態1の図1で示したように、ソース電極及びドレイン電極を形成した後に有機半導体層を形成する工程を用いて説明した。しかし、図2で示すように半導体層を形成した後にソース電極及びドレイン電極を形成しても良いし、実施形態2のトップゲート型構造でN型、P型有機TFTを形成しても良いことは言うまでもない。 In this embodiment mode, as shown in FIG. 1 of Embodiment Mode 1, the step of forming the organic semiconductor layer after forming the source electrode and the drain electrode has been described. However, as shown in FIG. 2, the source electrode and the drain electrode may be formed after forming the semiconductor layer, or the N-type and P-type organic TFTs may be formed in the top gate type structure of the second embodiment. Needless to say.

(実施形態4)
本形態では、エレクトロルミネッセンス(EL)表示装置の一画素を構成するN型有機TFTとP型有機TFTについて、図5〜7を用いて説明する。図5〜7において実施形態1〜3と同様の符号については、その材料、形成方法等は実施形態1〜3の説明箇所を参考にする。
(Embodiment 4)
In this embodiment mode, an N-type organic TFT and a P-type organic TFT constituting one pixel of an electroluminescence (EL) display device will be described with reference to FIGS. In FIGS. 5-7, about the code | symbol similar to Embodiment 1-3, the material, the formation method, etc. refer to the description location of Embodiment 1-3.

まず、基板101上に第1の素子のゲート電極102aを形成する。第1の素子としてはN型有機TFTでもP型有機TFTでもどちらでも良いが、ここではN型有機TFTとする。次に、第1の素子のゲート電極102a上にゲート絶縁膜103a、ソース電極104a及びドレイン電極104a’を形成する(図5(A))。そして、N型の有機半導体材料を含む第1の半導体膜105aと第1のマスク106aを形成する(図5(B))。ここでは第1の半導体膜105aを部分的に形成したが、全面に形成しても良い。 First, the gate electrode 102 a of the first element is formed over the substrate 101. The first element may be either an N-type organic TFT or a P-type organic TFT, but here it is an N-type organic TFT. Next, a gate insulating film 103a, a source electrode 104a, and a drain electrode 104a 'are formed over the gate electrode 102a of the first element (FIG. 5A). Then, a first semiconductor film 105a containing an N-type organic semiconductor material and a first mask 106a are formed (FIG. 5B). Although the first semiconductor film 105a is partially formed here, it may be formed over the entire surface.

第1のマスクを用いて第1の半導体膜をエッチングして、第1の素子のN型の有機材料を含む半導体層107aを形成する。この段階で、ゲート電極102a、ゲート絶縁膜103a、ソース電極104a及びドレイン電極104a’、有機材料を含む半導体層107aを有する第1の素子が形成される(図5(C))。 The first semiconductor film is etched using the first mask to form the semiconductor layer 107a containing the N-type organic material of the first element. At this stage, a first element including the gate electrode 102a, the gate insulating film 103a, the source electrode 104a and the drain electrode 104a ', and the semiconductor layer 107a containing an organic material is formed (FIG. 5C).

次に、図5(D)に示すように、P型有機TFTである第2の素子を形成する。まず、第2の素子のゲート絶縁膜103b、ソース電極104b及びドレイン電極104b’、P型の有機半導体材料を含む第2の半導体膜105b、第2のマスク106bを順に形成する。ここでは第2の半導体膜105bを部分的に形成したが、全面に形成しても良い。そして、第2のマスクを用いて第2の半導体膜をエッチングして、第2の素子のP型の有機材料を含む半導体層107bを形成する。以上の工程により、N型の有機TFT601とP型の有機TFT602が形成される(図6(A))。 Next, as shown in FIG. 5D, a second element which is a P-type organic TFT is formed. First, a gate insulating film 103b, a source electrode 104b and a drain electrode 104b ', a second semiconductor film 105b containing a P-type organic semiconductor material, and a second mask 106b are sequentially formed. Although the second semiconductor film 105b is partially formed here, it may be formed over the entire surface. Then, the second semiconductor film is etched using the second mask to form the semiconductor layer 107b containing the P-type organic material of the second element. Through the above steps, an N-type organic TFT 601 and a P-type organic TFT 602 are formed (FIG. 6A).

次に、図6(B)に示すように、絶縁膜603を形成する。絶縁膜としては無機膜でも有機膜でも良い。続いて、P型の有機TFT602のドレイン電極104b’と接続する配線604を形成し、該配線に接続するように導電層605を形成する。次に、土手となる絶縁層606を形成し、導電層605と接するように、電界発光層607、導電層608を積層形成する。上記構成では、発光素子を駆動するTFTがP型有機TFTであるため、導電層605は陽極、導電層608は陰極に相当する。そして、発光素子からの光は基板101側に射出し、下面射出構造である。しかし、本形態におけるEL素子の構造は、N型の有機TFT601とP型の有機TFT602を用いて発光するものであれば何でも良く、本形態で例示したEL素子の構造に限定されない。 Next, as illustrated in FIG. 6B, an insulating film 603 is formed. The insulating film may be an inorganic film or an organic film. Subsequently, a wiring 604 connected to the drain electrode 104b 'of the P-type organic TFT 602 is formed, and a conductive layer 605 is formed so as to be connected to the wiring. Next, an insulating layer 606 to be a bank is formed, and an electroluminescent layer 607 and a conductive layer 608 are stacked so as to be in contact with the conductive layer 605. In the above structure, since the TFT for driving the light emitting element is a P-type organic TFT, the conductive layer 605 corresponds to an anode and the conductive layer 608 corresponds to a cathode. Then, light from the light emitting element is emitted to the substrate 101 side and has a bottom emission structure. However, the structure of the EL element in this embodiment mode is not limited to the structure of the EL element exemplified in this embodiment mode as long as it emits light using the N-type organic TFT 601 and the P-type organic TFT 602.

以上の工程により、P型及びN型の有機TFTでEL素子を駆動する表示装置が完成する。本形態の方法で表示装置を作製することにより、第1の素子のドレイン電極104a’を第2の素子のゲート電極として兼ねることができる。即ち、ドレイン電極104a’は第2の素子のゲート電極と同一層で形成され、さらに一体化している。従って、第1の素子のドレイン電極と第2の素子のゲート電極のコンタクト工程を省くことができ、工程を短縮することができる。 Through the above steps, a display device for driving an EL element with P-type and N-type organic TFTs is completed. By manufacturing a display device by the method of this embodiment mode, the drain electrode 104a 'of the first element can also serve as the gate electrode of the second element. That is, the drain electrode 104a 'is formed in the same layer as the gate electrode of the second element and is further integrated. Therefore, the contact process of the drain electrode of the first element and the gate electrode of the second element can be omitted, and the process can be shortened.

また、本形態では第1の素子及び第2の素子共にボトムゲート型の構造としたが、これに限定されず、第1の素子をトップゲート型、第2の素子をボトムゲート型にしても良い。この場合でも第1の素子のソース電極及びドレイン電極の一方を第2の素子のゲート電極と兼ねさせることができる。 In this embodiment mode, both the first element and the second element have a bottom gate structure. However, the present invention is not limited to this, and the first element is a top gate type and the second element is a bottom gate type. good. Even in this case, one of the source electrode and the drain electrode of the first element can also serve as the gate electrode of the second element.

本形態で作製された表示装置の画素部の上面図を図7(A)に、その回路図を図7(B)に示す。図6(B)は図7(A)の表示装置の画素部をA−A’で切ったときの断面図である。図7(B)に示す701はEL素子であり、図6(B)の導電層605、608、電界発光層607で構成される。 A top view of a pixel portion of a display device manufactured in this embodiment mode is shown in FIG. 7A, and a circuit diagram thereof is shown in FIG. 6B is a cross-sectional view of the pixel portion of the display device in FIG. 7A cut along A-A ′. Reference numeral 701 shown in FIG. 7B denotes an EL element, which includes the conductive layers 605 and 608 and the electroluminescent layer 607 in FIG.

本形態は、実施可能な範囲で実施形態1〜3と組み合わせることが可能である。 This embodiment can be combined with Embodiments 1 to 3 within a feasible range.

(実施形態5)
本形態では、実施形態1〜4の有機半導体層とその保護膜となるマスクの間にバリア層を設ける構成を、図8を用いて説明する。
(Embodiment 5)
In this embodiment, a structure in which a barrier layer is provided between the organic semiconductor layer of Embodiments 1 to 4 and a mask serving as a protective film thereof will be described with reference to FIG.

図8(A)に示すように、基板上にボトムゲート型TFTのソース電極及びドレイン電極を形成するまでは、実施形態1の図1(A)〜図1(B)と同様に形成する。そして、有機材料を含む半導体膜105を形成した後に、半導体膜105に接して無機膜801を形成する。無機膜は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、またはこれらのうち少なくとも2層からなる積層膜で形成される。無機膜の成膜方法は、CVD法、スパッタ法、蒸着法、液滴吐出法、印刷法等を用いることができる。半導体膜への物理的ダメージを考えれば、無機膜801の成膜方法は液滴吐出法、印刷法等が好ましい。 As shown in FIG. 8A, until the source electrode and the drain electrode of the bottom gate TFT are formed on the substrate, they are formed in the same manner as in FIGS. 1A to 1B of the first embodiment. Then, after forming the semiconductor film 105 containing an organic material, the inorganic film 801 is formed in contact with the semiconductor film 105. The inorganic film is formed of a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a stacked film including at least two of these. As a method for forming the inorganic film, a CVD method, a sputtering method, a vapor deposition method, a droplet discharge method, a printing method, or the like can be used. In view of physical damage to the semiconductor film, a method for forming the inorganic film 801 is preferably a droplet discharge method, a printing method, or the like.

次に、無機膜801に接してマスク106を形成し、図8(B)に示すように、このマスク106を使って、無機膜801及び半導体膜105をエッチングする。まずマスク106を用いて無機膜801をエッチングした後、半導体膜105をマスク106を用いてエッチングする。当該エッチングにより、半導体層107とマスク106の間にバリア層802を有する有機TFTが完成する。このバリア層を設けることにより、マスクに加えてバリア層も半導体層の保護膜として機能するため、半導体層を水、光、酸素からより確実に保護することができる。 Next, a mask 106 is formed in contact with the inorganic film 801, and the inorganic film 801 and the semiconductor film 105 are etched using the mask 106 as shown in FIG. 8B. First, the inorganic film 801 is etched using the mask 106, and then the semiconductor film 105 is etched using the mask 106. By the etching, an organic TFT having a barrier layer 802 between the semiconductor layer 107 and the mask 106 is completed. By providing this barrier layer, in addition to the mask, the barrier layer also functions as a protective film for the semiconductor layer, so that the semiconductor layer can be more reliably protected from water, light, and oxygen.

マスク106としては、有機材料を用いて形成されることが一般的なため、マスク自体が吸水、保水してしまうことがある。しかし、バリア層をマスクと半導体層との間に設けることで、マスクが保水してもバリア層によりその水分が半導体層へ浸みることを防ぐことができる。よって、より信頼性の高い有機TFTを提供することができる。また、マスク106を活用してバリア層をエッチングできるため、作製工程もそれ程増加しない。 Since the mask 106 is generally formed using an organic material, the mask itself may absorb and retain water. However, by providing the barrier layer between the mask and the semiconductor layer, even if the mask retains water, the barrier layer can prevent moisture from being immersed in the semiconductor layer. Therefore, a more reliable organic TFT can be provided. Further, since the barrier layer can be etched using the mask 106, the number of manufacturing steps does not increase so much.

本実施形態は、図1で示すボトムゲート型有機TFTを用いて説明したが、図2のボトムゲート型有機TFTや図3のトップゲート型有機TFTにも適用できることは、言うまでもない。本実施形態は、実施可能な範囲で実施形態1〜4と組み合わせることが可能である。 Although the present embodiment has been described using the bottom gate type organic TFT shown in FIG. 1, it goes without saying that the present embodiment can also be applied to the bottom gate type organic TFT of FIG. 2 and the top gate type organic TFT of FIG. This embodiment can be combined with Embodiments 1 to 4 as far as practicable.

(実施形態6)
本形態では基板側から侵入する水や有機ガス等に起因する有機半導体層の劣化を抑える構成を、図9を用いて説明する。
(Embodiment 6)
In this embodiment mode, a structure for suppressing deterioration of the organic semiconductor layer due to water, organic gas, or the like entering from the substrate side will be described with reference to FIG.

本形態では、基板と有機TFTとの間にバリア層901を設ける。このバリア層は、高周波スパッタリング法で形成された水素を含まない窒化シリコンやその窒化シリコンと酸化シリコン膜との多層膜で形成するとよい。バリア層901の形成は、図9(A)のように基板全面に成膜しても良いし、図9(B)のように上部に有機TFTが形成される部分のみに選択的に成膜しても良い。バリア層901を形成後、バリア層上に実施形態1〜5で説明した有機TFT902を形成する。 In this embodiment, a barrier layer 901 is provided between the substrate and the organic TFT. This barrier layer may be formed of silicon nitride not containing hydrogen formed by a high-frequency sputtering method or a multilayer film of the silicon nitride and silicon oxide film. The barrier layer 901 may be formed on the entire surface of the substrate as shown in FIG. 9A, or selectively formed only on the portion where the organic TFT is formed on the upper portion as shown in FIG. 9B. You may do it. After forming the barrier layer 901, the organic TFT 902 described in Embodiments 1 to 5 is formed on the barrier layer.

このバリア層は基板側から侵入する水蒸気や有機物ガスのバリア層となり、有機半導体材料等が水蒸気や有機物ガスにより劣化するのを防ぐことができる。また、実施形態5で説明した半導体層とマスクの間にもバリア層を設ける構成を本形態に適用すれば、有機半導体層の上下からの水蒸気や有機物ガスを防ぐことができる。 This barrier layer becomes a barrier layer for water vapor or organic gas entering from the substrate side, and can prevent the organic semiconductor material or the like from being deteriorated by water vapor or organic gas. In addition, when the structure in which the barrier layer is provided between the semiconductor layer and the mask described in Embodiment 5 is applied to this embodiment, water vapor and organic gas from above and below the organic semiconductor layer can be prevented.

本形態は、実施可能な範囲で実施形態1〜5と組み合わせ可能である。 This embodiment can be combined with Embodiments 1 to 5 within a feasible range.

(実施形態7)
本形態では、有機材料を用いて本発明の有機TFTを形成する例を、図10を用いて示す。まず、図10(A)に示すように絶縁表面を有する基板1001を用意する。この基板1001は可撓性を有し、透光性を有するものであればよく、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルフォン(PES)、ポリカーボネート(PC)、ポリイミドなどから選択される。なお、基板1001の実用的な厚さは10〜200μmである。
(Embodiment 7)
In this embodiment, an example in which an organic TFT of the present invention is formed using an organic material will be described with reference to FIGS. First, as illustrated in FIG. 10A, a substrate 1001 having an insulating surface is prepared. The substrate 1001 may be any material having flexibility and translucency, such as polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), polycarbonate (PC), polyimide, and the like. Selected. The practical thickness of the substrate 1001 is 10 to 200 μm.

そして、基板1001上にTFTのゲート電極1002として機能する第1の導電膜を、導電性ペーストを用いて形成する。導電性ペーストとしては、導電性カーボンペースト、導電性銀ペースト、導電性銅ペースト、導電性ニッケルなどを用い、スクリーン印刷法、ロールコーター法又は液滴吐出法で所定のパターンに形成する。導電性ペーストで所定のパターンに形成した後は、レベリング、乾燥後、100〜200℃で硬化させる。 Then, a first conductive film functioning as a gate electrode 1002 of the TFT is formed over the substrate 1001 using a conductive paste. As the conductive paste, conductive carbon paste, conductive silver paste, conductive copper paste, conductive nickel, or the like is used, and a predetermined pattern is formed by a screen printing method, a roll coater method, or a droplet discharge method. After the conductive paste is formed into a predetermined pattern, it is cured at 100 to 200 ° C. after leveling and drying.

次いで、ゲート電極1002上にゲート絶縁膜1003として機能する絶縁膜を形成する。なお、第1の絶縁膜は、ロールコーター法やスプレー法などを用いて、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、フェノキシ樹脂、非芳香族多官能性イソシアナート、メラミン樹脂を添加したもので形成する。また、ゲート絶縁膜の膜厚は、ゲート電圧を考慮すると100〜200nm程度で形成することが好ましい。 Next, an insulating film functioning as the gate insulating film 1003 is formed over the gate electrode 1002. Note that the first insulating film is formed using a roll coater method, a spray method, or the like to which an acrylic resin, a polyimide resin, a polyamide resin, a phenoxy resin, a non-aromatic polyfunctional isocyanate, or a melamine resin is added. . The gate insulating film is preferably formed to a thickness of about 100 to 200 nm in consideration of the gate voltage.

その後、ゲート絶縁膜1003上にソース電極1004及びドレイン電極1004’として機能する第2の導電膜を形成する。この第2の導電膜の材料としては、多くの有機半導体材料が電荷を輸送する材料がキャリアとして正孔を輸送するp型半導体であることからその半導体層とオーミック接触を取るために仕事関数の大きい金属を用いることが望ましい。具体的には、金や白金、クロム、パラジウム、アルミニウム、インジウム、モリブデン、ニッケル等の金属又は合金材料を含む導電性ペーストを液滴吐出法、印刷法又はロールコーター法を用いて形成する。 After that, a second conductive film functioning as the source electrode 1004 and the drain electrode 1004 ′ is formed over the gate insulating film 1003. As a material of the second conductive film, since a material that transports charges in many organic semiconductor materials is a p-type semiconductor that transports holes as carriers, a work function is required to make ohmic contact with the semiconductor layer. It is desirable to use a large metal. Specifically, a conductive paste containing a metal or an alloy material such as gold, platinum, chromium, palladium, aluminum, indium, molybdenum, or nickel is formed by a droplet discharge method, a printing method, or a roll coater method.

その後、有機半導体膜を形成する。有機半導体膜のうち、高分子系の材料を用いる場合は、ディッピング法、キャスト法、バーコート法、スピンコート法、スプレー法、液滴吐出法又は印刷法を適宜用いればよい。有機半導体材料としては、有機分子性結晶や有機高分子化合物材料を用いればよい。具体的な有機分子性結晶は、多環芳香族化合物、共役二重結合系化合物、カロテン、マクロ環化合物又はその錯体、フタロシアニン、電荷移動型錯体(CT錯体)、テトラチオフルバレン:TCNQ錯体、遊離基、ジフェニルピクリヒドラジル、色素又はたんぱくが挙げられる。また具体的な有機高分子化合物材料は、π共役系高分子、ポリビニルピリジン、よう素又はフタロシアニン金属錯体などの高分子が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3ヘキシルチオフェン)[P3HT;ポリチオフェンの3位置に柔軟なアルキル基を導入したポリチオフェン誘導体のアルキル基がヘキシル基である高分子]、ポリ(3アルキルチオフェン)、ポリ(3ドコシルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。 Thereafter, an organic semiconductor film is formed. In the case of using a high molecular weight material among the organic semiconductor films, a dipping method, a casting method, a bar coating method, a spin coating method, a spray method, a droplet discharge method, or a printing method may be used as appropriate. As the organic semiconductor material, an organic molecular crystal or an organic polymer compound material may be used. Specific organic molecular crystals include polycyclic aromatic compounds, conjugated double bond compounds, carotenes, macrocyclic compounds or complexes thereof, phthalocyanines, charge transfer complexes (CT complexes), tetrathiofulvalene: TCNQ complexes, Examples include free radicals, diphenylpiclyhydrazyl, dyes or proteins. Specific examples of the organic polymer compound material include polymers such as a π-conjugated polymer, polyvinyl pyridine, iodine, or a phthalocyanine metal complex. In particular, polyacetylene, polyaniline, polypyrrole, polythienylene, polythiophene derivatives, poly (3-hexylthiophene) [P3HT; a flexible alkyl group at the 3-position of polythiophene, which is a π-conjugated polymer whose skeleton is composed of conjugated double bonds The polymer in which the alkyl group of the polythiophene derivative is a hexyl group], poly (3 alkylthiophene), poly (3docosylthiophene), polyparaphenylene derivative, or polyparaphenylene vinylene derivative is preferably used.

また、低分子系の材料を用いる有機半導体膜は、蒸着法を用いればよい。例えば、蒸着法により、チオフェンオリゴマ膜(重合度6)やペンタセン膜を成膜すればよい。 An organic semiconductor film using a low molecular material may be formed by an evaporation method. For example, a thiophene oligomer film (polymerization degree 6) or a pentacene film may be formed by vapor deposition.

また特に大型基板の場合や、基板が柔軟性に富む場合などは溶液を滴下する方法により有機半導体膜を形成することが好ましい。そして、図10(B)に示すように、自然乾燥又はベークにより溶媒を揮発させ、有機材料を含む半導体膜1005を形成する。 In particular, in the case of a large substrate or when the substrate is flexible, it is preferable to form the organic semiconductor film by a method of dropping a solution. Then, as shown in FIG. 10B, the solvent is volatilized by natural drying or baking to form a semiconductor film 1005 containing an organic material.

そして、半導体膜1005に接してマスク1006となる絶縁層を形成する。マスクの形成方法は、液滴吐出法や印刷法でも良いし、液滴吐出法で形成した後にさらにフォトマスクで露光しマスク形状を整えても良い。これらマスクの形成方法は、プラズマ法やスパッタ法に比べると半導体膜への物理的なダメージが少ないため好適である。絶縁層の材料としては、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち、脂肪族部分に少なくとも高極性のヘテロ原子基を含む高分子を用いることができる。そのような高分子物質の代表例としてはポリビニルアルコール(PVA)、アクリル、シロキサン、ポリイミドなどが挙げられる。フォトマスクとして用いる場合は、感光性樹脂の絶縁膜として、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の感光性を示す樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの感光性を示す有機材料等を用いることができる。また、代表的なポジ型感光性樹脂として、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物を有する感光性樹脂が挙げられ、ネガ型感光性樹脂として、ベース樹脂、ジフェニルシランジオール及び酸発生剤などを有する感光性樹脂が挙げられる。 Then, an insulating layer to be the mask 1006 is formed in contact with the semiconductor film 1005. The mask may be formed by a droplet discharge method or a printing method, or may be further exposed by a photomask after being formed by the droplet discharge method, and the mask shape may be adjusted. These mask formation methods are preferable because physical damage to the semiconductor film is less than that of a plasma method or a sputtering method. As a material for the insulating layer, it is preferable to use a heat-resistant polymer material, and a polymer having an aromatic ring or a heterocyclic ring as a main chain and containing at least a highly polar heteroatom group in an aliphatic portion is used. Can do. Typical examples of such a polymer substance include polyvinyl alcohol (PVA), acrylic, siloxane, polyimide, and the like. When used as a photomask, a resin material exhibiting photosensitivity such as an epoxy resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, or a urethane resin is used as an insulating film of the photosensitive resin. In addition, organic materials exhibiting photosensitivity such as benzocyclobutene, parylene, flare, and polyimide can be used. Moreover, as a typical positive type photosensitive resin, there can be mentioned a novolak resin and a photosensitive resin having a naphthoquinonediazide compound as a photosensitive agent, and as a negative type photosensitive resin, a base resin, diphenylsilanediol, an acid generator and the like The photosensitive resin which has.

その後、図10(C)に示すようにマスク1006を用いて有機材料を含む半導体膜1005をエッチングし、有機材料を含む半導体層1007を形成する。マスク1006は除去せず半導体層1007上に残したまま有機TFTを完成させる。有機TFTの完成後、絶縁膜やパッシべーション膜等をTFT上部に形成して半導体装置を作製する。 After that, as illustrated in FIG. 10C, the semiconductor film 1005 containing an organic material is etched using a mask 1006 to form a semiconductor layer 1007 containing an organic material. The organic TFT is completed while leaving the mask 1006 on the semiconductor layer 1007 without removing it. After completion of the organic TFT, an insulating film, a passivation film, and the like are formed on the TFT to manufacture a semiconductor device.

以上のように全てを有機化合物材料で形成された有機TFTは軽く、可撓性を有する半導体装置を得ることが出来る。また、安価な有機材料を用いて形成でき、更には材料の利用効率も高め、半導体装置のコストを削減することができる。作製工程において、真空装置を用いる必要が無く、装置コストも抑えることもできる。 As described above, the organic TFT formed entirely of an organic compound material is light and a flexible semiconductor device can be obtained. Further, it can be formed using an inexpensive organic material, and further, the utilization efficiency of the material can be increased, and the cost of the semiconductor device can be reduced. In the manufacturing process, it is not necessary to use a vacuum apparatus, and the apparatus cost can be reduced.

また、本実施形態は実施形態1〜6と実施可能な範囲で組み合わせることが可能である。 In addition, this embodiment can be combined with Embodiments 1 to 6 within a feasible range.

(実施形態8)
本発明の表示装置における表示パネルの作製方法について、図11を用いて説明する。図11において実施形態1〜7と同様の符号については、その材料、形成方法等は実施形態1〜7の説明箇所を参考にする。
(Embodiment 8)
A method for manufacturing a display panel in the display device of the present invention will be described with reference to FIGS. In FIG. 11, the same reference numerals as those in the first to seventh embodiments are referred to the description of the first to seventh embodiments for the material, the formation method, and the like.

まず、液晶表示パネルの作製方法について、図11(A)を用いて説明する。基板101上に、実施形態1〜4で形成したような有機TFT1101が形成され、有機TFT1101が有するドレイン電極104’と接続するように、画素電極1102が形成され、該画素電極1102上に配向膜1103が形成される。そして、カラーフィルタ1107、対向電極1106及び配向膜1105が形成された基板1108を準備し、基板101と基板1108とをシール材(図示せず)により貼り合わせる。その後、液晶1104を注入すると、表示機能を具備した表示装置が完成する。基板101、1108には、偏光板1100、1109を貼り付ける。なお、さらなる作製時間の短縮及び作製費用の低減を実現するため、配向膜1103、1105や液晶1104も液滴吐出法で形成するとよい。 First, a method for manufacturing a liquid crystal display panel is described with reference to FIG. The organic TFT 1101 as formed in Embodiments 1 to 4 is formed on the substrate 101, the pixel electrode 1102 is formed so as to be connected to the drain electrode 104 ′ included in the organic TFT 1101, and an alignment film is formed on the pixel electrode 1102. 1103 is formed. Then, a substrate 1108 provided with a color filter 1107, a counter electrode 1106, and an alignment film 1105 is prepared, and the substrate 101 and the substrate 1108 are bonded to each other with a sealant (not shown). After that, when the liquid crystal 1104 is injected, a display device having a display function is completed. Polarizing plates 1100 and 1109 are attached to the substrates 101 and 1108. Note that the alignment films 1103 and 1105 and the liquid crystal 1104 are preferably formed by a droplet discharge method in order to further reduce manufacturing time and manufacturing cost.

次に、発光素子を含む表示装置における表示パネルの作製方法について、図11(B)を用いて説明する。基板101上に、実施形態の1〜4で形成したような有機TFT1101が形成され、有機TFT1101上に絶縁層1110が形成される。次に、有機TFT1101が有するドレイン電極104’と接続する配線1111が形成され、該配線に接続するように、導電層1112を形成する。続いて、土手となる絶縁層1113を形成し、導電層1112に接するように、電界発光層1114、導電層1115を積層形成する。上記構成では、発光素子を駆動する有機TFT1101がN型有機TFTであれば、導電層1112が陰極、導電層1115が陽極に相当する。そして、発光素子から発せられる光は、基板101と反対側に射出する、所謂上面射出を行う表示装置が完成する。もし、発光素子を駆動する有機TFT1101がP型有機TFTであれば、導電層1112が陽極、導電層1115が陰極に相当する。そして発光素子から発せられる光は、基板101側に射出し、下面射出を行う表示装置となる。 Next, a method for manufacturing a display panel in a display device including a light-emitting element will be described with reference to FIG. An organic TFT 1101 as formed in the first to fourth embodiments is formed on the substrate 101, and an insulating layer 1110 is formed on the organic TFT 1101. Next, a wiring 1111 connected to the drain electrode 104 ′ included in the organic TFT 1101 is formed, and a conductive layer 1112 is formed so as to be connected to the wiring. Subsequently, an insulating layer 1113 serving as a bank is formed, and an electroluminescent layer 1114 and a conductive layer 1115 are stacked so as to be in contact with the conductive layer 1112. In the above configuration, when the organic TFT 1101 for driving the light emitting element is an N-type organic TFT, the conductive layer 1112 corresponds to a cathode and the conductive layer 1115 corresponds to an anode. Then, a display device that performs so-called top emission, in which light emitted from the light emitting element is emitted to the side opposite to the substrate 101 is completed. If the organic TFT 1101 for driving the light emitting element is a P-type organic TFT, the conductive layer 1112 corresponds to an anode and the conductive layer 1115 corresponds to a cathode. Then, light emitted from the light emitting element is emitted to the substrate 101 side to be a display device that performs bottom emission.

本形態で示した表示パネルは単なる一形態であり、その他様々な構成を持つ表示パネルを作製できることは言うまでもない。本形態は実施可能な範囲で実施形態1〜7と組み合わせることが可能である。 It is needless to say that the display panel shown in this embodiment mode is merely one embodiment, and display panels having various other structures can be manufactured. This embodiment can be combined with Embodiments 1 to 7 as far as practicable.

(実施形態9)
本実施形態について図12を参照しながら詳細に説明する。本実施形態に係る表示装置は、電場の印加により反射率が変化するコントラスト媒体又は電場の印加により反射率が変化する帯電粒子を内蔵したマイクロカプセルで成る電子インクを各画素毎に備え、それぞれの画素に印加する電場を制御する有機TFTが備えられた画素部を有するものである。
(Embodiment 9)
This embodiment will be described in detail with reference to FIG. The display device according to this embodiment includes, for each pixel, an electronic ink composed of a contrast medium whose reflectance is changed by application of an electric field or a microcapsule containing charged particles whose reflectance is changed by application of an electric field. The pixel unit includes an organic TFT that controls an electric field applied to the pixel.

図12(A)は画素部の構造を説明する縦断面図であり、図12(B)は上面図を示している。プラスチック基板1201、1202の間に、実施形態1〜7で説明したような有機半導体層を使った有機TFT1203がある。また、各有機TFTに電気的に接続する画素電極1204と、それに対向する側の共通電極1205との間に、帯電粒子を内蔵したマイクロカプセル1206を含む電子インク層1209が配設されている。また、絶縁膜1210〜1212は絶縁材料で形成され、配線1213は画素電極1204と有機TFT1203を電気的に接続している。尚、図12(A)に示す縦断面図は、図12(B)で示すA−A’線に対応するものである。 12A is a vertical cross-sectional view illustrating the structure of the pixel portion, and FIG. 12B is a top view. Between the plastic substrates 1201 and 1202, there is an organic TFT 1203 using an organic semiconductor layer as described in the first to seventh embodiments. In addition, an electronic ink layer 1209 including microcapsules 1206 containing charged particles is disposed between a pixel electrode 1204 electrically connected to each organic TFT and a common electrode 1205 on the opposite side. The insulating films 1210 to 1212 are formed of an insulating material, and the wiring 1213 electrically connects the pixel electrode 1204 and the organic TFT 1203. Note that the longitudinal sectional view shown in FIG. 12A corresponds to the A-A ′ line shown in FIG.

プラスチック基板1201、1202は少なくとも一方は透光性を有するものであり、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルフォン(PES)、ポリカーボネート(PC)、ポリイミドなどから選択される。好ましくは可撓性を有し、その実用的な厚さは10〜200μmである。勿論、これより厚くしても良く本発明の構成に本質的に影響を及ぼすものではない。 At least one of the plastic substrates 1201 and 1202 has translucency, and is selected from polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), polycarbonate (PC), polyimide, and the like. Preferably it has flexibility and its practical thickness is 10 to 200 μm. Of course, it may be thicker than this and does not essentially affect the structure of the present invention.

このプラスチック基板1201、1202の表面には無機絶縁体材料でバリア層1207、1208が10〜200nmの厚さで形成されている。これはAlOX1-X(但し、x=0.01〜20atomic%)膜、又は、高周波スパッタリング法でシリコンをターゲットとし、窒素をスパッタガスとして形成される水素を含まない窒化シリコンから成る層、又はこれらのいずれかを含む積層構造を有する。この無機絶縁材料は緻密に形成し、外部環境から侵入する水蒸気や有機物ガスのバリア層とする。バリア層を形成する目的は、有機半導体材料や電場の印加により反射率が変化するコントラスト媒体或いは電場の印加により反射率が変化する帯電粒子を内蔵したマイクロカプセルが水蒸気や有機物ガスにより劣化するのを防ぐためである。 On the surfaces of the plastic substrates 1201 and 1202, barrier layers 1207 and 1208 are formed with an inorganic insulator material with a thickness of 10 to 200 nm. This is an AlO X N 1-X (where x = 0.01 to 20 atomic%) film or a layer made of silicon nitride not containing hydrogen formed using silicon as a target and high-frequency sputtering using nitrogen as a sputtering gas. Or a laminated structure including any of these. This inorganic insulating material is densely formed and used as a barrier layer of water vapor or organic gas entering from the external environment. The purpose of forming the barrier layer is that the organic semiconductor material, the contrast medium whose reflectivity is changed by application of an electric field, or the microcapsule containing charged particles whose reflectivity is changed by application of an electric field is deteriorated by water vapor or organic gas. This is to prevent it.

本形態は、実施可能な範囲で実施形態1〜8と組み合わせ可能である。 This embodiment can be combined with Embodiments 1 to 8 as far as practicable.

(実施形態10)
本発明を適用して作製される電子機器の一例として、デジタルカメラ、カーオーディオなどの音響再生装置、パーソナルコンピュータ、ゲーム機器、携帯情報端末(携帯電話、携帯型ゲーム機等)、家庭用ゲーム機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子機器の具体例を図13、14に示す。
(Embodiment 10)
As an example of an electronic device manufactured by applying the present invention, a digital camera, a sound reproduction device such as a car audio, a personal computer, a game device, a portable information terminal (a mobile phone, a portable game machine, etc.), a home game machine An image reproducing apparatus provided with a recording medium such as Specific examples of these electronic devices are shown in FIGS.

図13(A)はテレビ受像機であり、筐体9501、表示部9502等を含む。図13(B)はパーソナルコンピュータ用のモニタであり、筐体9601、表示部9602等を含む。図13(C)はパーソナルコンピュータであり、筐体9801、表示部9802等を含む。本発明は、上記電子機器の表示部の作製に適用される。本発明の有機TFTは劣化が少なく信頼性が高いため、表示劣化が少ない表示装置を提供できる。また、安価な有機材料を用いて形成でき、作製工程も印刷法や液滴吐出法を利用することにより高価な真空装置を用いる必要がないため、これら電子機器を安く製造することができる。 FIG. 13A illustrates a television receiver, which includes a housing 9501, a display portion 9502, and the like. FIG. 13B illustrates a monitor for a personal computer, which includes a housing 9601, a display portion 9602, and the like. FIG. 13C illustrates a personal computer, which includes a housing 9801, a display portion 9802, and the like. The present invention is applied to manufacture of a display portion of the electronic device. Since the organic TFT of the present invention has little deterioration and high reliability, a display device with little display deterioration can be provided. Further, it can be formed using an inexpensive organic material, and the manufacturing process does not need to use an expensive vacuum device by using a printing method or a droplet discharge method, so that these electronic devices can be manufactured at low cost.

図14(A)は携帯端末のうちの携帯電話であり、筐体9101、表示部9102等を含む。図14(B)は携帯端末のうちのPDAであり、筐体9201、表示部9202等を含む。図14(C)はビデオカメラであり、表示部9701、9702等を含む。本発明は、上記電子機器の表示部の作製に適用される。本発明の有機TFTは劣化が少なく信頼性が高いため、表示劣化が少ない表示装置を提供できる。上記電子機器は、携帯端末であるため、その画面が比較的小型である。従って、表示部と同一の基板上に、多結晶半導体をチャネルとした薄膜トランジスタを用いた駆動回路やCPU等の機能回路、多層配線を搭載して、小型化を図ることが好ましい。本発明の有機TFTは、安価な有機材料を用いて形成でき、作製工程も印刷法や液滴吐出法を利用することにより高価な真空装置を用いる必要がないため、これら電子機器を安く製造することができる。さらに、上記電子機器は携帯端末であるため、薄型、軽量、小型の点で付加価値を図るために、発光素子を用いた表示部とするとよい。本形態は、実施可能な範囲で上記の実施形態と自由に組み合わせることができる。 FIG. 14A illustrates a mobile phone of mobile terminals, which includes a housing 9101, a display portion 9102, and the like. FIG. 14B illustrates a PDA of portable terminals, which includes a housing 9201, a display portion 9202, and the like. FIG. 14C illustrates a video camera, which includes display portions 9701 and 9702 and the like. The present invention is applied to manufacture of a display portion of the electronic device. Since the organic TFT of the present invention has little deterioration and high reliability, a display device with little display deterioration can be provided. Since the electronic device is a portable terminal, its screen is relatively small. Therefore, it is preferable to reduce the size by mounting a driving circuit using a thin film transistor using a polycrystalline semiconductor channel, a functional circuit such as a CPU, and multilayer wiring on the same substrate as the display portion. The organic TFT of the present invention can be formed using an inexpensive organic material, and the manufacturing process does not need to use an expensive vacuum device by using a printing method or a droplet discharge method. be able to. Further, since the electronic device is a mobile terminal, a display portion using a light-emitting element is preferably used in order to achieve added value in terms of thinness, lightness, and small size. This embodiment can be freely combined with the above-described embodiment as long as practicable.

本発明の半導体装置の作製工程を説明する図である。8A to 8D illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置を説明する図である。It is a figure explaining the semiconductor device of the present invention. 本発明の半導体装置の作製工程を説明する図である。8A to 8D illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置の作製工程を説明する図である。8A to 8D illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置の作製工程を説明する図である。8A to 8D illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置の作製工程を説明する図である。8A to 8D illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の表示装置の上面図及び回路図である。It is a top view and a circuit diagram of a display device of the present invention. 本発明の半導体装置の作製工程を説明する図である。8A to 8D illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置を説明する図である。It is a figure explaining the semiconductor device of the present invention. 本発明の半導体装置の作製工程を説明する図である。8A to 8D illustrate a manufacturing process of a semiconductor device of the present invention. 本発明を用いた表示装置の図である。It is a figure of a display device using the present invention. 本発明を用いた電子インクを有する表示装置の図である。It is a figure of the display apparatus which has electronic ink using this invention. 本発明の半導体装置を設けた電子機器の図である。It is a figure of the electronic device which provided the semiconductor device of this invention. 本発明の半導体装置を設けた電子機器の図である。It is a figure of the electronic device which provided the semiconductor device of this invention.

符号の説明Explanation of symbols

101 基板
102 ゲート電極
103 ゲート絶縁膜
104 ソース電極
104’ ドレイン電極
105 半導体膜
106 マスク
107 半導体層
101 Substrate 102 Gate electrode 103 Gate insulating film 104 Source electrode 104 'Drain electrode 105 Semiconductor film 106 Mask 107 Semiconductor layer

Claims (9)

絶縁表面を有する基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に有機材料を含む半導体膜を形成し、
前記半導体膜上に無機膜を形成し、
前記無機膜上にマスクを形成し、
前記マスクを用いて前記無機膜をエッチングすることにより、前記無機膜でなるバリア層を形成後、前記マスクを用いて前記半導体膜をエッチングすることにより、端部がテーパー状の半導体層を形成し、
前記マスクを残したまま、前記マスク、前記バリア層、前記半導体及び前記ゲート絶縁膜上に、ソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
Forming a gate electrode over a substrate having an insulating surface;
Forming a gate insulating film on the gate electrode;
Forming a semiconductor film containing an organic material on the gate insulating film;
Forming an inorganic film on the semiconductor film;
Forming a mask on the inorganic film;
Etching the inorganic film with the mask forms a barrier layer made of the inorganic film, and then etching the semiconductor film with the mask to form a semiconductor layer with a tapered end. ,
A method for manufacturing a semiconductor device, wherein a source electrode and a drain electrode are formed over the mask, the barrier layer, the semiconductor layer, and the gate insulating film while leaving the mask.
絶縁表面を有する基板上に第1のバリア層を形成し、
前記第1のバリア層上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に有機材料を含む半導体膜を形成し、
前記半導体膜上に無機膜を形成し、
前記無機膜上にマスクを形成し、
前記マスクを用いて前記無機膜をエッチングすることにより、前記無機膜でなる第2のバリア層を形成後、前記マスクを用いて前記半導体膜をエッチングすることにより、端部がテーパー状の半導体層を形成し、
前記マスクを残したまま、前記マスク、前記第2のバリア層、前記半導体及び前記ゲート絶縁膜上に、ソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
Forming a first barrier layer over a substrate having an insulating surface;
Forming a gate electrode on the first barrier layer;
Forming a gate insulating film on the gate electrode;
Forming a semiconductor film containing an organic material on the gate insulating film;
Forming an inorganic film on the semiconductor film;
Forming a mask on the inorganic film;
Etching the inorganic film using the mask to form a second barrier layer made of the inorganic film, and then etching the semiconductor film using the mask to form a semiconductor layer having a tapered end portion Form the
A method for manufacturing a semiconductor device, wherein a source electrode and a drain electrode are formed over the mask, the second barrier layer, the semiconductor layer, and the gate insulating film while leaving the mask.
請求項1または請求項2において、In claim 1 or claim 2,
前記ソース電極及び前記ドレイン電極は、前記半導体層のテーパー状の端部と接することを特徴とする半導体装置の作製方法。The method for manufacturing a semiconductor device, wherein the source electrode and the drain electrode are in contact with a tapered end portion of the semiconductor layer.
絶縁表面を有する基板上にソース電極及びドレイン電極を形成し、
前記ソース電極及び前記ドレイン電極上に有機材料を含む半導体膜を形成し、
前記半導体膜上に無機膜を形成し、
前記無機膜上にマスクを形成し、
前記マスクを用いて前記無機膜をエッチングすることにより、前記無機膜でなるバリア層を形成後、前記マスクを用いて前記半導体膜をエッチングすることにより半導体層を形成し、
前記マスクを残したまま、前記マスク上にゲート電極を形成することを特徴とする半導体装置の作製方法。
Forming a source electrode and a drain electrode on a substrate having an insulating surface;
Forming a semiconductor film containing an organic material on the source electrode and the drain electrode;
Forming an inorganic film on the semiconductor film;
Forming a mask on the inorganic film;
Etching the inorganic film using the mask to form a barrier layer made of the inorganic film, and then etching the semiconductor film using the mask to form a semiconductor layer,
A method for manufacturing a semiconductor device, comprising forming a gate electrode over the mask while leaving the mask.
絶縁表面を有する基板上に第1のバリア層を形成し、
前記第1のバリア層上にソース電極及びドレイン電極を形成し、
前記ソース電極及び前記ドレイン電極上に有機材料を含む半導体膜を形成し、
前記半導体膜上に無機膜を形成し、
前記無機膜上にマスクを形成し、
前記マスクを用いて前記無機膜をエッチングすることにより、前記無機膜でなる第2のバリア層を形成後、前記マスクを用いて前記半導体膜をエッチングすることにより半導体層を形成し、
前記マスクを残したまま、前記マスク上にゲート電極を形成することを特徴とする半導体装置の作製方法。
Forming a first barrier layer over a substrate having an insulating surface;
Forming a source electrode and a drain electrode on the first barrier layer;
Forming a semiconductor film containing an organic material on the source electrode and the drain electrode;
Forming an inorganic film on the semiconductor film;
Forming a mask on the inorganic film;
Etching the inorganic film using the mask to form a second barrier layer made of the inorganic film, and then etching the semiconductor film using the mask to form a semiconductor layer,
A method for manufacturing a semiconductor device, comprising forming a gate electrode over the mask while leaving the mask.
請求項1または請求項において、前記バリア層は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、またはこれらのうち少なくとも2層からなる積層膜であることを特徴とする半導体装置の作製方法。 In claim 1 or the claim 4, wherein the barrier layer is a silicon oxide film, a silicon nitride film, a silicon oxynitride film or a semiconductor device which is a laminated film composed of at least two layers of these, Manufacturing method. 請求項2または請求項において、前記第1のバリア層は、水素を含まない窒化シリコンまたは前記窒化シリコンと酸化シリコン膜との積層膜であることを特徴とする半導体装置の作製方法。 In claim 2 or the claims 5, wherein the first barrier layer, a method for manufacturing a semiconductor device, wherein the hydrogen and silicon or the silicon nitride nitride not containing a laminated film of a silicon oxide film. 請求項2、請求項または請求項において、前記第2のバリア層は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、またはこれらのうち少なくとも2層からなる積層膜であることを特徴とする半導体装置の作製方法。 Features claim 2, in claim 5 or claim 7, wherein the second barrier layer, a silicon oxide film, a silicon nitride film, a silicon oxynitride film or that the laminated film composed of at least two layers of these, A method for manufacturing a semiconductor device. 請求項1乃至請求項のいずれか一において、前記マスクは液滴吐出法で形成されることを特徴とする半導体装置の作製方法。 In any one of claims 1 to 8, wherein the mask is a method for manufacturing a semiconductor device characterized by being formed by a droplet discharge method.
JP2005246919A 2004-08-31 2005-08-29 Method for manufacturing semiconductor device Expired - Fee Related JP5025110B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005246919A JP5025110B2 (en) 2004-08-31 2005-08-29 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004251926 2004-08-31
JP2004251926 2004-08-31
JP2005246919A JP5025110B2 (en) 2004-08-31 2005-08-29 Method for manufacturing semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008212906A Division JP4927045B2 (en) 2004-08-31 2008-08-21 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2006100808A JP2006100808A (en) 2006-04-13
JP2006100808A5 JP2006100808A5 (en) 2008-10-09
JP5025110B2 true JP5025110B2 (en) 2012-09-12

Family

ID=36240270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005246919A Expired - Fee Related JP5025110B2 (en) 2004-08-31 2005-08-29 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP5025110B2 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719547B1 (en) * 2005-03-24 2007-05-17 삼성에스디아이 주식회사 Method for patterning organic semiconductor layer, OTFT and Fabrication method using the same and flat panel display with OTFT
JP5023437B2 (en) * 2005-04-01 2012-09-12 セイコーエプソン株式会社 Semiconductor device manufacturing method, electro-optical device manufacturing method, and electronic device manufacturing method
JP2007294723A (en) * 2006-04-26 2007-11-08 Konica Minolta Holdings Inc Method of manufacturing organic thin film transistor
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
JP2007318025A (en) * 2006-05-29 2007-12-06 Dainippon Printing Co Ltd Organic semiconductor element and manufacturing method thereof element
JP5256583B2 (en) * 2006-05-29 2013-08-07 大日本印刷株式会社 Organic semiconductor device and method for manufacturing organic semiconductor device
JP5098270B2 (en) * 2006-09-26 2012-12-12 大日本印刷株式会社 Method for manufacturing organic semiconductor element
JP5098269B2 (en) * 2006-09-26 2012-12-12 大日本印刷株式会社 Method for manufacturing organic semiconductor element
JP5147215B2 (en) * 2006-10-31 2013-02-20 株式会社日立製作所 Pixel drive circuit for display element and display device using the same
JP2008135615A (en) * 2006-11-29 2008-06-12 Sony Corp Organic semiconductor element, and display device
CN101361192B (en) * 2006-12-18 2010-06-02 松下电器产业株式会社 Semiconductor device
JP5103982B2 (en) * 2007-03-28 2012-12-19 大日本印刷株式会社 Method for manufacturing organic semiconductor element
JP2009218327A (en) * 2008-03-10 2009-09-24 Konica Minolta Holdings Inc Method of manufacturing thin film transistor
US8389987B2 (en) 2008-11-10 2013-03-05 Nec Corporation Switching element and method for fabricating same
KR20130050914A (en) * 2010-03-30 2013-05-16 도판 인사츠 가부시키가이샤 Method for producing thin film transistor, and thin film transistor and image display device
JP5656049B2 (en) * 2010-05-26 2015-01-21 ソニー株式会社 Thin film transistor manufacturing method
JP5598410B2 (en) 2011-04-11 2014-10-01 大日本印刷株式会社 Organic semiconductor device manufacturing method and organic semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815765B2 (en) * 2004-07-29 2011-11-16 ソニー株式会社 Method for manufacturing organic semiconductor device

Also Published As

Publication number Publication date
JP2006100808A (en) 2006-04-13

Similar Documents

Publication Publication Date Title
JP4927045B2 (en) Method for manufacturing semiconductor device
JP5025110B2 (en) Method for manufacturing semiconductor device
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
JP4100351B2 (en) Thin film transistor manufacturing method
JP4550030B2 (en) Organic thin film transistor and flat panel display device including the same
JP2014145857A (en) Display device and method of manufacturing the same, and electronic equipment
JP5132880B2 (en) Organic thin film transistor array panel and manufacturing method thereof
JP2008244362A (en) Method of manufacturing semiconductor device, semiconductor device, semiconductor circuit, electro-optical device, and electronic device
JP2014107505A (en) Thin film device, method for manufacturing the same, and method for manufacturing display device
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP4785396B2 (en) Method for manufacturing semiconductor device
JP5250981B2 (en) Organic device manufacturing method and electronic device
JP2007227595A (en) Method for fabricating organic thin film transistor element
JP4729855B2 (en) Thin film transistor, thin film transistor circuit, electronic device and electronic apparatus
JP2008235607A (en) Thin film transistor, wiring substrate, display unit, and electronic equipment
JP2005251809A (en) Thin film transistor, method of manufacturing the same, circuit thereof, electronic device, and electronic apparatus
JP2006261498A (en) Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor
WO2010104005A1 (en) Method for manufacturing thin film transistor, and thin film transistor
JP2009026900A (en) Laminate structure, electronic element, manufacturing methods thereof, and display device
JP5142455B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME
WO2010010609A1 (en) Method for forming contact hole, and circuit board
JP2005210087A (en) Method of manufacturing organic semiconductor element
JP2005248315A (en) Film deposition method, film, electronic component, and electronic equipment
JP2005129922A (en) Wiring substrate, method for manufacturing the same thin film transistor and method for manufacturing the same
JP2012059757A (en) Semiconductor device manufacturing method, semiconductor device, display device and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees