JP2007227595A

JP2007227595A - Method for fabricating organic thin film transistor element

Info

Publication number: JP2007227595A
Application number: JP2006046394A
Authority: JP
Inventors: Masakazu Okada; 真和岡田
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 2006-02-23
Filing date: 2006-02-23
Publication date: 2007-09-06

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for fabricating an organic thin film transistor element with high performance and less deterioration in a simple process. <P>SOLUTION: The organic thin film transistor element fabricating method fabricates the organic thin film transistor element on a support body including a gate electrode, a gate insulating layer, an organic semiconductor layer, a source electrode, and a drain electrode. The method comprises: a process for forming an organic semiconductor protective layer after a process for forming an organic semiconductor layer; a process for forming a light shielding layer on the organic semiconductor protective layer; and a process for removing the organic semiconductor protective layer other than the light shielding layer, after the process for radiating an active energy line toward a surface with the light shielding layer formed thereon in the support body. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、有機薄膜トランジスタの製造方法に関する。 The present invention relates to a method for manufacturing an organic thin film transistor.

情報端末の普及に伴い、コンピュータ用のディスプレイとしてフラットパネルディスプレイに対するニーズが高まっている。また、さらに情報化の進展に伴い、従来紙媒体で提供されていた情報が電子化されて提供される機会が増え、薄くて軽い、手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある。 With the widespread use of information terminals, there is an increasing need for flat panel displays as computer displays. In addition, with the progress of computerization, information that has been provided in paper media has increased in opportunities to be provided electronically, and as a mobile display medium that is thin, light, and portable, electronic paper or There is a growing need for digital paper.

一般に平板型のディスプレイ装置においては液晶、有機ＥＬ、電気泳動などを利用した素子を用いて表示媒体を形成している。またこうした表示媒体では画面輝度の均一性や画面書き換え速度などを確保するために、画像駆動素子として薄膜トランジスタ（ＴＦＴ）により構成されたアクティブ駆動素子を用いる技術が主流になっている。 In general, in a flat display device, a display medium is formed using an element utilizing liquid crystal, organic EL, electrophoresis, or the like. In such a display medium, a technique using an active drive element formed of a thin film transistor (TFT) as an image drive element has become mainstream in order to ensure uniformity of screen brightness, screen rewrite speed, and the like.

ここでＴＦＴ素子は、通常、ガラス支持体上に、主にａ−Ｓｉ（アモルファスシリコン）、ｐ−Ｓｉ（ポリシリコン）などの半導体薄膜や、ソース、ドレイン、ゲート電極などの金属薄膜を支持体上に順次形成していくことで製造される。このＴＦＴを用いるフラットパネルディスプレイの製造には通常、ＣＶＤ、スパッタリングなどの真空系設備や高温処理工程を要する薄膜形成工程に加え、精度の高いフォトリソグラフィ法工程が必要とされ、設備コスト、ランニングコストの負荷が非常に大きい。さらに、近年のディスプレイの大画面化のニーズに伴い、それらのコストは非常に膨大なものとなっている。 Here, the TFT element usually supports a semiconductor thin film such as a-Si (amorphous silicon) or p-Si (polysilicon) or a metal thin film such as a source, drain, or gate electrode on a glass support. Manufactured by sequentially forming on top. The production of flat panel displays using TFTs usually requires high-precision photolithography methods in addition to vacuum equipment such as CVD and sputtering, and thin film formation processes that require high-temperature treatment processes. The load of is very large. Furthermore, along with the recent needs for larger display screens, their costs have become enormous.

近年、従来のＴＦＴ素子のデメリットを補う技術として、有機半導体材料を用いた有機ＴＦＴ素子の研究開発が盛んに進められている（特許文献１、非特許文献１等参照）。この有機ＴＦＴ素子は低温プロセスで製造可能であるため、軽く、割れにくい樹脂支持体を用いることができ、さらに、樹脂フィルムを支持体として用いたフレキシブルなディスプレイが実現できると言われている（非特許文献２参照）。また、大気圧下で、印刷や塗布などのウェットプロセスで製造できる有機半導体材料を用いることで、生産性に優れ、非常に低コストのディスプレイが実現できる。 In recent years, research and development of organic TFT elements using organic semiconductor materials has been actively promoted as a technique to compensate for the disadvantages of conventional TFT elements (see Patent Document 1, Non-Patent Document 1, etc.). Since this organic TFT element can be manufactured by a low-temperature process, it is said that a light and hard-to-break resin support can be used, and that a flexible display using a resin film as a support can be realized (non- Patent Document 2). Further, by using an organic semiconductor material that can be manufactured by a wet process such as printing or coating under atmospheric pressure, a display with excellent productivity and a very low cost can be realized.

しかしながら、有機半導体層は空気中で放置した場合や、強い光に晒されることにより劣化し、素子のトランジスタとしての特性が低下してしまう。また、有機半導体層の形成後に引き続く工程、例えば、保護層の形成、画素電極の形成やパターニング工程といった膜の形成工程ではある程度の熱処理や薬液処理が必要となり、これら工程を経るごとに有機半導体層にはダメージを与えることになる。 However, the organic semiconductor layer deteriorates when left in the air or when it is exposed to strong light, and the characteristics of the element as a transistor deteriorate. Further, in the subsequent processes after the formation of the organic semiconductor layer, for example, in the film formation process such as the formation of the protective layer, the formation of the pixel electrode, and the patterning process, a certain amount of heat treatment or chemical treatment is required. Will cause damage.

よって、高性能な有機薄膜トランジスタを製造するためには、１．有機半導体層を外気から遮断すること、２．有機半導体層を外光から遮光すること、３．有機半導体層を形成する工程の後は工程数を少なくすること、が必須である。 Therefore, in order to manufacture a high-performance organic thin film transistor, 1. 1. shielding the organic semiconductor layer from outside air; 2. shielding the organic semiconductor layer from external light; After the step of forming the organic semiconductor layer, it is essential to reduce the number of steps.

有機半導体層を外気から遮断する方法としては、ガス透過度の低い無機材料もしくはポリマー材料で保護する方法が一般的に知られているが、ソース電極もしくはドレイン電極信号を保護層より外側に引き出す必要があるため保護層は容易にパターニングできる、もしくはパターン形状に付加的に形成できることが望ましい。 As a method of shielding the organic semiconductor layer from the outside air, a method of protecting with an inorganic material or a polymer material having a low gas permeability is generally known, but it is necessary to draw a source electrode or drain electrode signal outside the protective layer. Therefore, it is desirable that the protective layer can be easily patterned or can be additionally formed in a pattern shape.

このような問題を改善する方法として、有機半導体層を形成した後、有機半導体保護層を形成し、フォトリソグラフ法を用いてソース電極及びドレイン電極を形成する部分の前記有機半導体保護層を除去後、有機半導体保護層が除去された領域の有機半導体層に接合するようにソース電極及びドレイン電極を形成する有機薄膜トランジスタ素子の製造方法が開示されている（例えば、特許文献２参照）。 As a method for solving such a problem, after forming an organic semiconductor layer, forming an organic semiconductor protective layer, and using a photolithographic method, removing the organic semiconductor protective layer in a portion where a source electrode and a drain electrode are formed A method of manufacturing an organic thin film transistor element is disclosed in which a source electrode and a drain electrode are formed so as to be joined to an organic semiconductor layer in a region where the organic semiconductor protective layer has been removed (see, for example, Patent Document 2).

外光を遮断する方法としては、半導体層の直上に光吸収性もしくは光反射性の薄膜を成膜し、半導体層には光が進入しないようにした構成（例えば液晶ディスプレイの場合はブラックマトリクス）が一般的に知られているが、薄膜形成工程が必要になるため有機半導体層にダメージを与えるという問題がある。 As a method for blocking outside light, a light-absorbing or light-reflecting thin film is formed directly on the semiconductor layer so that light does not enter the semiconductor layer (for example, a black matrix in the case of a liquid crystal display). However, there is a problem that the organic semiconductor layer is damaged because a thin film forming step is required.

半導体層の上に遮光性のある部材を設ける方法としては、有機半導体層上に有機半導体保護層を兼ねるゲート絶縁層を設け、ソース電極及びドレイン電極を形成する部分を遮光するマスクを用いてゲート絶縁層を露光し、現像して除去した部分にソース電極及びドレイン電極を付着し、残ったゲート絶縁層上にゲート電極を付着する方法が開示されている（例えば、特許文献３参照）。 As a method of providing a light-shielding member on the semiconductor layer, a gate insulating layer that also serves as an organic semiconductor protective layer is provided on the organic semiconductor layer, and a gate is formed using a mask that shields a portion where the source electrode and the drain electrode are to be formed. A method is disclosed in which a source electrode and a drain electrode are attached to a portion removed by exposing and developing an insulating layer, and a gate electrode is attached on the remaining gate insulating layer (see, for example, Patent Document 3).

さらに、ダブルゲート構造の有機半導体トランジスタにおいては、ゲート電極を覆う第１のゲート絶縁膜上にソース電極及びドレイン電極を形成し、ソース電極及びドレイン電極を覆うように形成した有機半導体層上に第２のゲート絶縁膜を形成した有機薄膜トランジスタが提案されている（例えば、特許文献４参照）。
特開平１０−１９０００１号公報ＡｄｖａｎｃｅｄＭａｔｅｒｉａｌ誌２００２年第２号９９頁（レビュー）ＳＩＤ‘０２Ｄｉｇｅｓｔｐ５７特開２００４−２２１５６２号公報特表２００４−５１８３０５号公報特開２００５−７９５４９号公報 Further, in the organic semiconductor transistor having a double gate structure, the source electrode and the drain electrode are formed on the first gate insulating film covering the gate electrode, and the first electrode is formed on the organic semiconductor layer formed so as to cover the source electrode and the drain electrode. An organic thin film transistor in which two gate insulating films are formed has been proposed (see, for example, Patent Document 4).
Japanese Patent Laid-Open No. 10-190001 Advanced Material 2002 2002 No. 2 page 99 (Review) SID'02 Digest p57 JP 2004-221562 A Special table 2004-518305 gazette JP 2005-79549 A

しかしながら、特許文献２、特許文献３、特許文献４に開示されている方法では、ソース電極及びドレイン電極を形成する部分を遮光するマスクを用いてパターニングする工程が必要であり、この工程において半導体層が劣化するという課題があった。 However, the methods disclosed in Patent Document 2, Patent Document 3, and Patent Document 4 require a step of patterning a portion where a source electrode and a drain electrode are formed using a mask that shields light. In this step, a semiconductor layer is formed. There was a problem of deterioration.

本発明は、上記課題に鑑みてなされたものであって、簡単な工程で、劣化の少ない高性能な薄膜トランジスタを製造する有機薄膜トランジスタの製造方法を提供することを課題とする。 This invention is made | formed in view of the said subject, Comprising: It aims at providing the manufacturing method of the organic thin-film transistor which manufactures a high-performance thin-film transistor with little deterioration by a simple process.

１．
支持体上にゲート電極、ゲート絶縁層、有機半導体層、ソース電極及びドレイン電極を有する有機薄膜トランジスタの製造方法において、
有機半導体層を形成する工程の後に、
有機半導体保護層を形成する工程と、
前記有機半導体保護層上に遮光層を形成する工程後、
前記支持体の前記遮光層を形成した面に向けて活性エネルギー線を照射する工程と、
前記活性エネルギー線を照射する工程後、前記遮光層以外の有機半導体保護層を除去する工程と、
を有することを特徴とする有機薄膜トランジスタの製造方法。 1.
In the method for producing an organic thin film transistor having a gate electrode, a gate insulating layer, an organic semiconductor layer, a source electrode and a drain electrode on a support,
After the step of forming the organic semiconductor layer,
Forming an organic semiconductor protective layer;
After the step of forming a light shielding layer on the organic semiconductor protective layer,
Irradiating active energy rays toward the surface on which the light shielding layer of the support is formed;
After the step of irradiating the active energy ray, a step of removing the organic semiconductor protective layer other than the light shielding layer;
A method for producing an organic thin film transistor, comprising:

２．
前記有機半導体保護層上に形成される遮光層を付加的パターニング法にて形成することを特徴とする１に記載の有機薄膜トランジスタの製造方法。 2.
2. The method for producing an organic thin film transistor according to 1, wherein the light shielding layer formed on the organic semiconductor protective layer is formed by an additional patterning method.

３．
前記遮光層は導電性材料により形成されていることを特徴とする１または２に記載の有機薄膜トランジスタの製造方法。 3.
3. The method of manufacturing an organic thin film transistor according to 1 or 2, wherein the light shielding layer is formed of a conductive material.

４．
前記遮光層間を接続する工程を有することを特徴とする３に記載の有機薄膜トランジスタの製造方法。 4).
4. The method for producing an organic thin film transistor according to 3, wherein the method comprises a step of connecting the light shielding layers.

５．
前記遮光層を前記ゲート電極に接続する工程を有することを特徴とする３に記載の有機薄膜トランジスタの製造方法。 5).
4. The method for producing an organic thin film transistor according to 3, wherein the method includes a step of connecting the light shielding layer to the gate electrode.

６．
前記遮光層を接続する工程は、付加的パターニング法で行われることを特徴とする４または５に記載の有機薄膜トランジスタの製造方法。 6).
6. The method of manufacturing an organic thin film transistor according to 4 or 5, wherein the step of connecting the light shielding layers is performed by an additional patterning method.

本発明によれば、簡単な工程で、劣化の少ない高性能な薄膜トランジスタを製造する有機薄膜トランジスタの製造方法を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the organic thin-film transistor which manufactures a high-performance thin-film transistor with little deterioration by a simple process can be provided.

以下、実施形態により本発明を詳しく説明するが、本発明はこれに限定されるものではない。 Hereinafter, the present invention will be described in detail with reference to embodiments, but the present invention is not limited thereto.

本発明の有機薄膜トランジスタは、支持体１上に有機半導体層２に接したソース電極３とドレイン電極４を有し、その上にゲート絶縁層５を介してゲート電極６を有するトップゲート型と、支持体１上にまずゲート電極７を有し、ゲート絶縁層８を介して有機半導体層２と接するソース電極３とドレイン電極４を有するボトムゲート型に大別される。トップゲート型とボトムゲート型の具体的な素子の層構成の１例を図１、図２に示す。 The organic thin film transistor of the present invention has a source electrode 3 and a drain electrode 4 in contact with an organic semiconductor layer 2 on a support 1, and a top gate type having a gate electrode 6 on a gate insulating layer 5 thereon, First, the substrate 1 is roughly divided into a bottom gate type having a gate electrode 7 and having a source electrode 3 and a drain electrode 4 in contact with the organic semiconductor layer 2 through a gate insulating layer 8. An example of the layer structure of specific top gate type and bottom gate type elements is shown in FIGS.

図１は本発明に係わるトップゲート型有機薄膜トランジスタ（以下トップゲート型ＴＦＴと記す。）の層構成の一例を説明する説明図である。 FIG. 1 is an explanatory view illustrating an example of a layer structure of a top gate type organic thin film transistor (hereinafter referred to as a top gate type TFT) according to the present invention.

支持体１上に有機半導体層２と有機半導体層２に接合するソース電極３及びドレイン電極４が形成されている。有機半導体層２は保護層の機能を兼ねる保護層兼ゲート絶縁層５で覆われている。ゲート絶縁層５上には、導電性を有し、ゲート電極の機能を兼ねる遮光層６が設けられている。遮光層６により、有機半導体層２の劣化を防止することができる。 On the support 1, an organic semiconductor layer 2 and a source electrode 3 and a drain electrode 4 that are joined to the organic semiconductor layer 2 are formed. The organic semiconductor layer 2 is covered with a protective layer / gate insulating layer 5 which also functions as a protective layer. On the gate insulating layer 5, there is provided a light shielding layer 6 that has conductivity and also functions as a gate electrode. The light shielding layer 6 can prevent the organic semiconductor layer 2 from being deteriorated.

図２は本発明に係わるボトムゲート型有機薄膜トランジスタ（以下ボトムゲート型ＴＦＴと記す。）の層構成の一例を説明する説明図である。 FIG. 2 is an explanatory diagram illustrating an example of a layer structure of a bottom gate type organic thin film transistor (hereinafter referred to as a bottom gate type TFT) according to the present invention.

支持体１上にゲート電極７が設けられ、上層のゲート絶縁層８上にはソース電極３とドレイン電極４が形成されている。ソース電極３とドレイン電極４に接合するように有機半導体層２が形成され、有機半導体層２は保護層の機能を兼ねる保護層兼ゲート絶縁層５で覆われている。保護層兼ゲート絶縁層５上には、遮光層６が設けられている。 A gate electrode 7 is provided on the support 1, and a source electrode 3 and a drain electrode 4 are formed on the upper gate insulating layer 8. An organic semiconductor layer 2 is formed so as to be joined to the source electrode 3 and the drain electrode 4, and the organic semiconductor layer 2 is covered with a protective layer / gate insulating layer 5 that also functions as a protective layer. A light shielding layer 6 is provided on the protective layer / gate insulating layer 5.

遮光層６は非導電性材料でも有機半導体層２の劣化を防止する効果は得られるが、導電性材料で形成すると、バックゲート現象を軽減する効果が得られる。 Even if the light shielding layer 6 is made of a non-conductive material, an effect of preventing the deterioration of the organic semiconductor layer 2 can be obtained. However, when the light shielding layer 6 is formed of a conductive material, an effect of reducing the back gate phenomenon can be obtained.

バックゲート現象は、保護層兼ゲート絶縁層５がＴＦＴ動作中及び動作後に分極し、ゲート電極７の電位では制御できない電流がソース電極３とドレイン電極４の間に流れる現象である。導電性のある遮光層６の場合は、電極として機能し、保護層兼ゲート絶縁層５と遮光層６が接触する部分が同一電位になるので、分極がおこりにくく、バックゲート現象を軽減できる。 The back gate phenomenon is a phenomenon in which a current that cannot be controlled by the potential of the gate electrode 7 flows between the source electrode 3 and the drain electrode 4 when the protective layer / gate insulating layer 5 is polarized during and after the TFT operation. In the case of the light-shielding layer 6 having conductivity, it functions as an electrode, and the portion where the protective layer / gate insulating layer 5 and the light-shielding layer 6 are in contact has the same potential. Therefore, polarization hardly occurs and the back gate phenomenon can be reduced.

また、導電性のある遮光層６とゲート電極７との間を接続して、導電性のある遮光層６を第２のゲート電極として機能させ、ダブルゲート構造のボトムゲート型ＴＦＴとすることもできる。ダブルゲート構造のボトムゲート型ＴＦＴは、特許文献４などに開示されているように、２つのゲート電極により２つのチャネルを形成するので、移動度が大きく、大電流を流すことができる。 Alternatively, the conductive light-shielding layer 6 and the gate electrode 7 are connected to each other so that the conductive light-shielding layer 6 functions as a second gate electrode to form a bottom gate TFT having a double gate structure. it can. As disclosed in Patent Document 4 and the like, the bottom gate TFT having a double gate structure forms two channels by two gate electrodes, and thus has a high mobility and allows a large current to flow.

図３は、本発明に係わる有機薄膜トランジスタ（以下ＴＦＴと記す。）の製造工程の一例を説明する工程フロー図である。 FIG. 3 is a process flow diagram illustrating an example of a manufacturing process of an organic thin film transistor (hereinafter referred to as TFT) according to the present invention.

本発明に係る有機ＴＦＴの製造方法の一例として、次の工程Ｓ１〜Ｓ７を説明する。
Ｓ１・・・・・有機半導体層２を形成する工程
Ｓ２・・・・・保護層兼ゲート絶縁層５を塗布する工程
Ｓ３・・・・・保護層兼ゲート絶縁層５を乾燥させる工程
Ｓ４・・・・・遮光層を形成する工程
Ｓ５・・・・・露光、現像工程
Ｓ６・・・・・焼成工程
Ｓ７・・・・・遮光層を接続する工程
以下、各工程について図４、図６を用いて順に説明する。 As an example of the manufacturing method of the organic TFT according to the present invention, the following steps S1 to S7 will be described.
S1... Organic semiconductor layer 2 forming step S2... Protective layer / gate insulating layer 5 coating step S3... Protective layer / gate insulating layer 5 drying step S4 ... Step S5 for forming the light shielding layer... Exposure, development step S6... Sintering step S7... Step for connecting the light shielding layers Hereinafter, FIGS. Will be described in order.

図４は本発明に係わるトップゲート型ＴＦＴの製造方法の一例を説明する説明図、図６は本発明に係わるボトムゲート型ＴＦＴの製造方法の一例を説明する説明図である。 FIG. 4 is an explanatory diagram for explaining an example of a method for manufacturing a top gate type TFT according to the present invention, and FIG. 6 is an explanatory diagram for explaining an example of a method for manufacturing a bottom gate type TFT according to the present invention.

最初に図４を用いて、支持体１上にソース電極３とドレイン電極４を設け、更に有機半導体層２、保護層兼ゲート絶縁層５を形成して遮光層６を設けたトップゲート型のＴＦＴを形成する場合の製造方法について順を追って説明する
図４（１）〜図４（４）は、支持体１上に形成されたＴＦＴのチャネル部の断面図である。 First, referring to FIG. 4, a top gate type in which a source electrode 3 and a drain electrode 4 are provided on a support 1, an organic semiconductor layer 2 and a protective / gate insulating layer 5 are further provided, and a light shielding layer 6 is provided. A manufacturing method in the case of forming a TFT will be described in order. FIGS. 4A to 4D are cross-sectional views of a channel portion of a TFT formed on the support 1.

導電性薄膜が形成された支持体１上に感光性レジストを塗布後、ソース電極３とドレイン電極４のパターンを有するフォトマスクを介して露光、現像して、各電極パターンのレジスト層を形成する。 A photosensitive resist is applied on the support 1 on which the conductive thin film is formed, and then exposed and developed through a photomask having a pattern of the source electrode 3 and the drain electrode 4 to form a resist layer of each electrode pattern. .

本発明において、支持体１は特に材料を限定されない。例えばガラスやフレキシブルな樹脂製シートを用いることができる。導電性薄膜は、例えば、蒸着やスパッタリング、ＣＶＤ法等の方法を用いて、支持体１上に導電性薄膜としてＡｌ、Ｃｒ、Ｔａ、Ｍｏ、Ａｇなどの低抵抗金属材料やこれら金属の積層構造、また、金属薄膜の耐熱性向上、支持支持体１への密着性向上、欠陥防止のために他の材料のドーピングしたものを用いることができる。また、ＩＴＯ、ＩＺＯ、ＳｎＯ、ＺｎＯなどの透明電極を用いることもできる。 In the present invention, the material of the support 1 is not particularly limited. For example, glass or a flexible resin sheet can be used. For example, the conductive thin film may be a low-resistance metal material such as Al, Cr, Ta, Mo, or Ag as a conductive thin film on the support 1 using a method such as vapor deposition, sputtering, or CVD, or a laminated structure of these metals. Further, a material doped with another material can be used for improving the heat resistance of the metal thin film, improving the adhesion to the support 1 and preventing defects. A transparent electrode such as ITO, IZO, SnO, or ZnO can also be used.

次に、支持体１をエッチングを行った後、ソース電極３とドレイン電極４上のレジスト層を除去し、図４（１）のように、ソース電極３とドレイン電極４を形成する。なお、ここまでの工程は、図４には図示していない。また、ここまで説明した工程は一例であり、本発明はこれらの工程に限定されるものではない。 Next, after the support 1 is etched, the resist layer on the source electrode 3 and the drain electrode 4 is removed, and the source electrode 3 and the drain electrode 4 are formed as shown in FIG. The steps so far are not shown in FIG. Moreover, the process demonstrated so far is an example, and this invention is not limited to these processes.

Ｓ１・・・・・有機半導体層２を形成する工程
支持体１上に形成されたソース電極３及びドレイン電極４の間に、既知の塗布方法、例えばインクジェット法にて有機半導体材料をパターン塗布する。 S1... Step of forming organic semiconductor layer 2 Pattern application of an organic semiconductor material is performed between the source electrode 3 and the drain electrode 4 formed on the support 1 by a known coating method, for example, an inkjet method. .

有機半導体材料はその材料については問わない。有機高分子材料はもちろんのこと、最近、低分子材料であるペンタセンも、加熱した溶媒に溶かし塗布されているが、それらについても同様であり、有機半導体材料は低分子材料でも高分子材料でも構わない。 The organic semiconductor material may be any material. Recently, pentacene, which is a low molecular material, as well as organic polymer materials, has been dissolved and applied in a heated solvent. The same applies to them, and the organic semiconductor material may be either a low molecular material or a high molecular material. Absent.

塗布できる材料の代表例としては、ポリ（３−ヘキシルチオフェン）などのポリチオフェン類、チオフェンの６量体を基本に側鎖を有するオリゴチオフェンなどの芳香族オリゴマー類、ペンタセンに置換基を持たせ溶解性を高めたペンタセン類、フルオレンとバイチオフェンとの共重合体（Ｆ８Ｔ２）、ポリチエニレンビニレンまたはフタロシアニンなどのいかなる可溶性の半導体でも使用できる。特にペンタセン類には６、１３−ビストリイソプロピルシリルエチニルペンタセン、６、１３−ビストリエチルシリルエチニルペンタセンを含むシリルエチニルペンタセンがある。これは特許文献として、米国特許６，６９０，０２９号明細書、非特許文献として、Ｊ．ＡＭ．ＣＨＥＭ．誌２００５年１２７号４９８６頁−４９８７頁に開示されている半導体材料であり、ペンタセンに２つの置換基を設け、分子間の相互作用を制御し、高移動度を実現している材料である。 Typical examples of materials that can be applied include polythiophenes such as poly (3-hexylthiophene), aromatic oligomers such as oligothiophene having a side chain based on the hexamer of thiophene, and pentacene with substituents and dissolution. Any soluble semiconductor can be used, such as pentacenes with enhanced properties, a copolymer of fluorene and bithiophene (F8T2), polythienylene vinylene or phthalocyanine. In particular, pentacenes include silylethynylpentacene including 6,13-bistriisopropylsilylethynylpentacene and 6,13-bistriethylsilylethynylpentacene. This is disclosed in U.S. Pat. No. 6,690,029 as a patent document, and in J. Pat. AM. CHEM. Journal 2005, No. 127, pages 4986-4987, which is a material in which two substituents are provided in pentacene to control the interaction between molecules and realize high mobility.

例えば、有機半導体層２を形成する前処理として、ＯＴＳ処理と呼ばれるオクタデシルトリクロロシランをトルエンに０．１ｍｏｌ／Ｌ溶かした溶液に浸漬する処理を行った後、半導体材料として、例えばポリ（３−ヘキシルチオフェン）をジクロロベンゼンに０．３質量％の濃度で溶かした溶液を用いて、スピンコート法により有機半導体層２を形成する。有機半導体層２の成膜方法はインクジェット法だけでなく、スピンコート法、マイクロコンタクトプリント法を用いることも可能であり、成膜方法を問わない。 For example, as a pretreatment for forming the organic semiconductor layer 2, a treatment in which octadecyltrichlorosilane called OTS treatment is immersed in a solution of 0.1 mol / L in toluene is performed, and then a semiconductor material such as poly (3-hexyl) is used. The organic semiconductor layer 2 is formed by spin coating using a solution obtained by dissolving thiophene) in dichlorobenzene at a concentration of 0.3% by mass. The method for forming the organic semiconductor layer 2 is not limited to the ink jet method, and a spin coating method and a micro contact printing method can also be used, and the film forming method is not limited.

Ｓ２・・・・・保護層兼ゲート絶縁層５を塗布する工程
図４（２）に示すように、保護層兼ゲート絶縁層５を形成する。 S2... Step of applying protective layer / gate insulating layer 5 As shown in FIG. 4 (2), the protective layer / gate insulating layer 5 is formed.

保護層兼ゲート絶縁層５は、例えばスピンコート法で形成する。保護層兼ゲート絶縁層５としては、感光性を有するポリイミド系、アクリル系、ＰＶＰ、ＰＶＡ、ＰＭＭＡ等の材料を用いることができる。 The protective and gate insulating layer 5 is formed by, for example, a spin coating method. As the protective layer / gate insulating layer 5, materials such as polyimide, acrylic, PVP, PVA, and PMMA having photosensitivity can be used.

また、感光性は無いが、現像工程時に上層に設けた上記感光性材料の感光部を除去する際に、同時に除去可能なＰＶＡに代表される水溶性ポリマーも使用可能である。 Further, although not photosensitive, a water-soluble polymer represented by PVA that can be removed at the same time when removing the photosensitive portion of the photosensitive material provided in the upper layer during the development process can also be used.

例えば、クラレ製ポバールＰＶＡ−１２４Ｃを用いて、膜厚１０〜５０ｎｍ程度のＰＶＡ層を形成した後、例えばＪＳＲ製ＰＣ４０３のような感光性材料を塗布し、感光性アクリル層を形成する。ＰＶＡは水溶性なので、後の露光、現像工程において、感光した感光性材料とともに不要部分を除去し、保護層兼ゲート絶縁層５を形成することができる。 For example, after forming a PVA layer having a film thickness of about 10 to 50 nm using Kuraray PVA-124C, a photosensitive material such as PC403 made by JSR is applied to form a photosensitive acrylic layer. Since PVA is water-soluble, unnecessary portions can be removed together with the photosensitive material that has been exposed in the subsequent exposure and development processes, and the protective layer / gate insulating layer 5 can be formed.

Ｓ３・・・・・保護層兼ゲート絶縁層５を乾燥させる工程
保護層兼ゲート絶縁層５に含まれる溶媒成分を、所定の温度で支持体１を加熱することにより乾燥させる。 S3: Step of drying the protective layer / gate insulating layer 5 The solvent component contained in the protective layer / gate insulating layer 5 is dried by heating the support 1 at a predetermined temperature.

Ｓ４・・・・・遮光層６を形成する工程
図４（３）に示すように、有機半導体層２上の保護層兼ゲート絶縁層５の上に遮光層６を付加的パターニング法により形成する。付加的パターニング法は、例えばインクジェット法、スクリーン印刷法、マイクロコンタクトプリンティング法等である。 S4... Step of forming the light shielding layer 6 As shown in FIG. 4 (3), the light shielding layer 6 is formed on the protective / gate insulating layer 5 on the organic semiconductor layer 2 by an additional patterning method. . Examples of the additional patterning method include an ink jet method, a screen printing method, a micro contact printing method, and the like.

遮光層６の材料としては後述する活性エネルギー線を吸収もしくは反射する材料であればよく、黒色顔料系の材料を含有するポリマー材料等が使用可能である。 The material of the light shielding layer 6 may be any material that absorbs or reflects active energy rays described later, and a polymer material containing a black pigment material can be used.

Ｓ５・・・・・露光、現像工程
図４（３）の矢印で示すように、遮光層である遮光層６が形成された側から、活性エネルギー線を所定の量照射する。その後、現像処理及び焼成処理を行うことにより、図４（４）のように不要部分である保護層兼ゲート絶縁層５の遮光されていない部分を除去する。 S5... Exposure and development process As shown by the arrows in FIG. 4 (3), a predetermined amount of active energy rays are irradiated from the side where the light shielding layer 6 as the light shielding layer is formed. Thereafter, development and baking are performed to remove the unshielded portion of the protective layer / gate insulating layer 5 as an unnecessary portion as shown in FIG.

ここで、活性エネルギー線とは例えば、Ｘ線、紫外線、可視光線、赤外線のような電磁波、電子線、イオンビーム、中性子線およびα線のような粒子線等が挙げられるが、これらの中でも、紫外線、電子線、イオンビームのうちの少なくとも１種を用いるのが好ましく、特に紫外線を用いた場合には他の方法に比べて設備の安全性、コストの面から有利であると共に、パターン形成可能な保護層材料の種類も一般的に電子線、イオンビームに比べて豊富である。紫外線によりパターン形成可能な保護層兼ゲート絶縁層５の材料としては、例えば光活性ポリアクリレート材料等が使用可能である。 Here, examples of the active energy rays include X-rays, ultraviolet rays, visible rays, electromagnetic waves such as infrared rays, electron beams, ion beams, neutron rays and particle rays such as α rays, among these, It is preferable to use at least one of ultraviolet rays, electron beams, and ion beams. Particularly, when ultraviolet rays are used, it is advantageous in terms of equipment safety and cost compared to other methods, and pattern formation is possible. The kinds of protective layer materials are generally abundant compared to electron beams and ion beams. As a material for the protective layer / gate insulating layer 5 that can be patterned by ultraviolet rays, for example, a photoactive polyacrylate material or the like can be used.

このように、遮光層６を遮光層として利用しているので、マスクを用いる必要が無く工程を簡単にすることができる。 Thus, since the light shielding layer 6 is used as the light shielding layer, it is not necessary to use a mask and the process can be simplified.

Ｓ６・・・・・焼成工程
Ｓ５の露光、現像工程を終えた保護層兼ゲート絶縁層５を加熱し、焼成する。 S6... Firing step The protective and gate insulating layer 5 after the exposure and development steps of S5 is heated and baked.

Ｓ７・・・・・遮光層を接続する工程
図５は本発明に係わる複数のトップゲート型ＴＦＴのゲート電極間の接続を説明する説明図である。 S7... Step for Connecting Light-shielding Layer FIG. 5 is an explanatory diagram for explaining connection between gate electrodes of a plurality of top gate TFTs according to the present invention.

図５ではＳ６までの工程を終えた２つのトップゲート型ＴＦＴのゲート電極である遮光層６の間を、接続パターン１８により接続した状態を示している。接続パターン１８は、接続部分の材料として、例えば銀ペースト、金ペーストなどを用いて、付加的パターニング法により形成する。付加的パターニング法は、例えばインクジェット法、スクリーン印刷法、マイクロコンタクトプリンティング法等である。 FIG. 5 shows a state in which the connection pattern 18 connects between the light shielding layers 6 that are the gate electrodes of the two top gate TFTs after the steps up to S6. The connection pattern 18 is formed by an additional patterning method using, for example, a silver paste, a gold paste, or the like as a material of the connection portion. Examples of the additional patterning method include an ink jet method, a screen printing method, a micro contact printing method, and the like.

このようにすることにより、複数のトップゲート型ＴＦＴの遮光層６間を電気的に接続できるので、複数のトップゲート型ＴＦＴを同時に制御することを可能になる。 By doing so, the light shielding layers 6 of the plurality of top gate TFTs can be electrically connected, so that the plurality of top gate TFTs can be controlled simultaneously.

次に、図６を用いて、支持体１上にゲート電極７を設け、更にゲート絶縁層８、有機半導体層２を形成してソース電極３とドレイン電極４を設け、有機半導体層２を覆うように保護層兼ゲート絶縁層５と、その上にもう一つの遮光層６を設けたボトムゲート型のＴＦＴを形成する場合の製造方法について順を追って説明する。 Next, referring to FIG. 6, the gate electrode 7 is provided on the support 1, the gate insulating layer 8 and the organic semiconductor layer 2 are further formed, the source electrode 3 and the drain electrode 4 are provided, and the organic semiconductor layer 2 is covered. A manufacturing method in the case of forming a bottom gate type TFT having a protective layer / gate insulating layer 5 and another light shielding layer 6 provided thereon will be described in order.

以下に説明する図６に示すダブルゲート構造のボトムゲート型ＴＦＴの製造工程は、図３の工程フローで行われるので、各工程の説明は図４とほとんど同じであり、共通する部分は説明を省略する。 The manufacturing process of the bottom gate type TFT having the double gate structure shown in FIG. 6 described below is performed in the process flow of FIG. 3, so the description of each process is almost the same as FIG. Omitted.

図６（１）〜図６（４）は、支持体１上に形成されたＴＦＴのチャネル部の断面図である。 FIGS. 6A to 6D are cross-sectional views of the channel portion of the TFT formed on the support 1.

導電性薄膜が形成された支持体１上に感光性レジストを塗布後、ゲート電極７のパターンを有するフォトマスクを介して露光、現像して、各電極パターンのレジスト層を形成する。次に、支持体１をエッチングを行った後、ゲート電極７上のレジスト層を除去し、図６（１）のように、ソース電極３とドレイン電極４を形成する。 A photosensitive resist is applied on the support 1 on which the conductive thin film is formed, and then exposed and developed through a photomask having a pattern of the gate electrode 7 to form a resist layer of each electrode pattern. Next, after the support 1 is etched, the resist layer on the gate electrode 7 is removed, and the source electrode 3 and the drain electrode 4 are formed as shown in FIG.

次に蒸着などによりゲート電極７を覆うようにゲート絶縁層８を形成し、インクジェット法などによりゲート絶縁膜８上にソース電極３及びドレイン電極４を形成する。 Next, a gate insulating layer 8 is formed so as to cover the gate electrode 7 by vapor deposition or the like, and the source electrode 3 and the drain electrode 4 are formed on the gate insulating film 8 by an inkjet method or the like.

なお、ここまでの工程は、図６には図示していない。また、ここまで説明した工程は一例であり、本発明はこれらの工程に限定されるものではない。 Note that the steps so far are not shown in FIG. Moreover, the process demonstrated so far is an example, and this invention is not limited to these processes.

Ｓ１・・・・・有機半導体層２を形成する工程
次に、支持体１上に形成されたソース電極３及びドレイン電極４の間に、既知の塗布方法、例えばインクジェット法にて有機半導体材料をパターン塗布する。 S1... Step of Forming Organic Semiconductor Layer 2 Next, an organic semiconductor material is applied between the source electrode 3 and the drain electrode 4 formed on the support 1 by a known coating method, for example, an inkjet method. Apply pattern.

Ｓ２・・・・・保護層兼ゲート絶縁層５を塗布する工程
図６（２）に示すように、保護層兼ゲート絶縁層５を形成する。 S2... Step of applying protective layer / gate insulating layer 5 As shown in FIG. 6 (2), the protective layer / gate insulating layer 5 is formed.

Ｓ４・・・・・遮光層を形成する工程
図６（３）に示すように、有機半導体層２上の保護層兼ゲート絶縁層５の上に遮光層６を付加的パターニング法により形成する。 S4... Step for forming a light shielding layer As shown in FIG. 6 (3), the light shielding layer 6 is formed on the protective / gate insulating layer 5 on the organic semiconductor layer 2 by an additional patterning method.

また、遮光層６を電極として機能させるためには、導電性を有する必要があり、付加的パターニング法が適用できる材料としては、カーボンブラックを含有するポリマー材料の他、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｐｔ（白金）のナノ粒子をバインダー中に分散させた溶液材料などを用いることができる。 In addition, in order for the light shielding layer 6 to function as an electrode, it is necessary to have conductivity. As a material to which an additional patterning method can be applied, in addition to a polymer material containing carbon black, Ag (silver), Au ( A solution material in which nanoparticles of gold, Cu (copper), and Pt (platinum) are dispersed in a binder can be used.

Ｓ５・・・・・露光、現像工程
図６（３）の矢印で示すように、遮光層である遮光層６が形成された側から、活性エネルギー線を所定の量照射する。その後、現像処理及び焼成処理を行うことにより、図６（４）のように不要部分である保護層兼ゲート絶縁層５の遮光されていない部分を除去する。 S5... Exposure and development process As shown by the arrows in FIG. 6 (3), a predetermined amount of active energy rays are irradiated from the side where the light shielding layer 6 as the light shielding layer is formed. Thereafter, development and baking are performed to remove the unshielded portion of the protective layer / gate insulating layer 5 which is an unnecessary portion as shown in FIG. 6 (4).

Ｓ７・・・・・遮光層を接続する工程
図７は本発明に係わるダブルゲート構造のボトムゲート型ＴＦＴのゲート電極間の接続を説明する説明図である。工程Ｓ７はＴＦＴを作製する上で必ずしも必要ではなく、後に説明するように必要に応じて実施する。 S7... Step of Connecting Light-shielding Layer FIG. 7 is an explanatory diagram for explaining the connection between the gate electrodes of the bottom gate type TFT having the double gate structure according to the present invention. Step S7 is not necessarily required for manufacturing the TFT, and is performed as necessary as will be described later.

図７を用いて、遮光層６間を接続する工程を説明する。図７（ａ）は、工程Ｓ６まで行って支持体１上に形成した、断面が図６（４）の形状の２つのＴＦＴ素子を支持体１の上面から見た図である。図６（４）に図示している符号７は、遮光層６の下層にあるゲート電極７のゲートバス部分である。 A process of connecting the light shielding layers 6 will be described with reference to FIG. FIG. 7A is a view of the two TFT elements formed on the support 1 after the process up to step S6 and having a cross section of the shape of FIG. Reference numeral 7 shown in FIG. 6 (4) denotes a gate bus portion of the gate electrode 7 under the light shielding layer 6.

図７（ｂ）はダブルゲート構造のボトムゲート型ＴＦＴの導電性のある遮光層６と、ゲート電極７のゲートバス部分との間を、コンタクトホール１９により接続した状態を示している。このように工程Ｓ７で遮光層６とゲート電極７を電気的に接続し、遮光層６を第２のゲート電極として機能させる。 FIG. 7B shows a state in which the conductive light-shielding layer 6 of the bottom gate type TFT having a double gate structure and the gate bus portion of the gate electrode 7 are connected by a contact hole 19. In this way, in step S7, the light shielding layer 6 and the gate electrode 7 are electrically connected, and the light shielding layer 6 functions as a second gate electrode.

コンタクトホール１９の材料として、例えば銀ペースト、金ペーストなどを用いて、付加的パターニング法により形成する。付加的パターニング法は、例えばインクジェット法、スクリーン印刷法、マイクロコンタクトプリンティング法等である。 As a material for the contact hole 19, for example, a silver paste or a gold paste is used and formed by an additional patterning method. Examples of the additional patterning method include an ink jet method, a screen printing method, a micro contact printing method, and the like.

以下、本発明の効果を確認するために行った実施例について説明するが、本発明はこれらに限定されるものではない。
［実施例１］
本実施例では、支持体１にはＡｌ膜を表面に１３０ｎｍ形成した住友ベークライト製ポリエーテルスルホン（ＰＥＳ）基板を用いた。本実施例は、支持体１上に１０×１０の計１００のボトムゲート型ＴＦＴを形成した実施例である。 Hereinafter, although the Example performed in order to confirm the effect of this invention is described, this invention is not limited to these.
[Example 1]
In this example, the support 1 was a polyethersulfone (PES) substrate manufactured by Sumitomo Bakelite, on which an Al film was formed to a thickness of 130 nm. In the present embodiment, a total of 100 bottom gate TFTs of 10 × 10 are formed on the support 1.

〔ＴＦＴの作製〕
支持体１に通常のフォトリソグラフ工程により、パターニング処理を行い、ゲート電極パターンを形成した。次に、ゲート電極７が形成された支持体１上に、大気圧プラズマＣＶＤ法にてテトラエトキシシラン（ＴＥＯＳ）を液体原料として３００ｎｍのＳｉＯ₂膜を成膜した。 [Production of TFT]
The support 1 was subjected to a patterning process by a normal photolithography process to form a gate electrode pattern. Next, an SiO ₂ film having a thickness of 300 nm was formed on the support 1 on which the gate electrode 7 was formed using tetraethoxysilane (TEOS) as a liquid source by an atmospheric pressure plasma CVD method.

その後、スパッタ法にて錫ドープ酸化インジウム膜（ＩＴＯ）１００ｎｍを全面に形成した後、通常のフォトリソグラフ工程にてパターニング処理を行いソース電極３、ドレイン電極４およびソースバスラインを形成した。トランジスタを構成するチャネル部分のゲート長は１０μｍ、ゲート幅は１００μｍとした。 Thereafter, a tin-doped indium oxide film (ITO) 100 nm was formed on the entire surface by a sputtering method, and then a patterning process was performed by a normal photolithography process to form a source electrode 3, a drain electrode 4, and a source bus line. The gate length of the channel portion constituting the transistor was 10 μm, and the gate width was 100 μm.

以降の工程は、図６で説明したＳ１〜Ｓ６の工程で作製したので、各工程の番号を付して順に説明し、共通する点は説明を省略する。 Since the subsequent steps were produced in the steps S1 to S6 described with reference to FIG. 6, the steps will be sequentially described with the numbers of the respective steps, and the description of common points will be omitted.

Ｓ１・・・・・有機半導体層２を形成する工程
支持体１上に形成されたソース電極３及びドレイン電極４間のチャネルを覆うように、下記化合物Ａのクロロホルム溶液をピエゾ方式のインクジェット法を用いて吐出し、窒素ガス中５０℃の雰囲気で３分乾燥した。その後、２００℃で１０分熱処理を行うことにより厚み５０ｎｍのペンタセン薄膜を形成した。 S1... Step of forming organic semiconductor layer 2 A chloroform solution of the following compound A is applied by a piezo ink jet method so as to cover the channel between the source electrode 3 and the drain electrode 4 formed on the support 1. And then dried for 3 minutes in an atmosphere of nitrogen at 50 ° C. Thereafter, a pentacene thin film having a thickness of 50 nm was formed by heat treatment at 200 ° C. for 10 minutes.

Ｓ２・・・・・保護層兼ゲート絶縁層５を塗布する工程
保護層兼ゲート絶縁層５の材料として、ＪＳＲ社製感光性アクリレート材料であるオプトマーＰＣ−４０３を用い、スピンコート法にて回転数１５００ｒｐｍ、１０秒の条件でコートした。なお、保護層兼ゲート絶縁層５の厚みは２μｍであった。 S2... Step of applying protective layer / gate insulating layer 5 As a material of protective layer / gate insulating layer 5, Rotomer PC-403, a photosensitive acrylate material manufactured by JSR, is used and rotated by spin coating. The coating was performed under conditions of several 1500 rpm and 10 seconds. The protective layer / gate insulating layer 5 had a thickness of 2 μm.

Ｓ３・・・・・保護層兼ゲート絶縁層５を乾燥させる工程
保護層兼ゲート絶縁層５に含まれる溶媒成分を、９０℃で２分の条件で乾燥した。 S3: Step of drying protective layer / gate insulating layer 5 The solvent component contained in the protective layer / gate insulating layer 5 was dried at 90 ° C. for 2 minutes.

Ｓ４・・・・・遮光層６を形成する工程
遮光層６の材料として、黒色染料であるＣ．Ｉ．ピグメントブラックを約７質量部有する水系の非導電性インクを用いた。ピエゾ方式のインクジェット法により、このインクを、保護層兼ゲート絶縁層５の上に塗布された有機半導体層２を覆うように吐出して遮光層６を形成した。その後、遮光層６を乾燥させた。 S4... Step of forming the light shielding layer 6 As a material for the light shielding layer 6, C.I. I. A water-based non-conductive ink having about 7 parts by mass of pigment black was used. This ink was ejected so as to cover the organic semiconductor layer 2 applied on the protective layer / gate insulating layer 5 by a piezo ink jet method, thereby forming the light shielding layer 6. Thereafter, the light shielding layer 6 was dried.

Ｓ５・・・・・露光、現像工程
約１５ｍＷ／ｃｍ²（＠３６５ｎｍ）の紫外線を１０秒全面に照射し露光した。その後、０．２質量部の水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液に９０秒浸漬することにより現像処理を行った。 S5: Exposure and development step The entire surface was irradiated with ultraviolet rays of about 15 mW / cm ² (@ 365 nm) for 10 seconds to be exposed. Then, the development process was performed by immersing in 0.2 mass part tetramethylammonium hydroxide (TMAH) aqueous solution for 90 seconds.

Ｓ６・・・・・焼成工程
１００℃で６０分間、焼成した。 S6: Firing step Firing was performed at 100 ° C. for 60 minutes.

本実施例では、Ｓ７の遮光層を接続する工程は行わず、工程Ｓ６の後、絶縁性薄膜を形成し、塗布型ＩＴＯで画素電極を形成してＴＦＴ素子を完成させる。 In the present embodiment, the step of connecting the light shielding layer in S7 is not performed, and after step S6, an insulating thin film is formed, and a pixel electrode is formed of coating type ITO to complete the TFT element.

〔実験結果〕
実験結果を表１に示す。本実験では支持体１上のＴＦＴ素子１００個のうち、２４個のＴＦＴ素子をランダムに選び、それぞれについて製造直後と、製造後１ヶ月間室内照明下に放置した後の性能を評価した。評価項目は、移動度とＯＮ／ＯＦＦ電流比（ＴＦＴがＯＮ時のソースードレイン間の電流値／ＴＦＴがＯＦＦ時のソースードレイン間の電流値）である。〔Experimental result〕
The experimental results are shown in Table 1. In this experiment, 24 TFT elements were randomly selected from 100 TFT elements on the support 1, and the performance was evaluated immediately after the production and after being left under room illumination for one month after the production. The evaluation items are mobility and ON / OFF current ratio (current value between source and drain when TFT is ON / current value between source and drain when TFT is OFF).

比較例１は比較のために、工程Ｓ４の遮光層の形成を行わず、露光工程はフォトマスクを用いて露光し、現像処理を行った。露光、現像工程、焼成工程の条件は、フォトマスクを用いたこと以外は実施例１と同じである。比較例１では、実施例１と同じ条件で作製された支持体１上に、ＴＦＴ素子１００個を作製し、そのうち２４個のＴＦＴ素子をランダムに選び、それぞれについて製造直後と、製造後１ヶ月間室内照明下に放置した後の性能を評価した。 In Comparative Example 1, for the sake of comparison, the formation of the light shielding layer in Step S4 was not performed, and in the exposure step, exposure was performed using a photomask, and development processing was performed. The conditions for the exposure, development process, and baking process are the same as in Example 1 except that a photomask was used. In Comparative Example 1, 100 TFT elements were produced on the support 1 produced under the same conditions as in Example 1, and 24 TFT elements were selected at random, and immediately after production and 1 month after production. The performance after being left under room lighting was evaluated.

実験結果より、比較例１で作製したＴＦＴ素子は、製造１ヶ月後に特にＯＮ／ＯＦＦ電流比が大きく劣化しているのに対し、実施例１で作製したＴＦＴ素子は、移動度及びＯＮ／ＯＦＦ電流比がほとんど劣化していないこと、が確認できた。 From the experimental results, the TFT device manufactured in Comparative Example 1 has a particularly deteriorated ON / OFF current ratio after one month of manufacture, whereas the TFT device manufactured in Example 1 has mobility and ON / OFF. It was confirmed that the current ratio was hardly deteriorated.

このように、本発明の実施例１では、ボトムゲート型ＴＦＴの製造工程Ｓ４において遮光層６を形成し、光の照射による有機半導体層２の劣化を防止するので、性能劣化の少ないＴＦＴ素子を製造できる。
［実施例２］
本実施例では、実施例１と同じ支持体１を用いて、工程Ｓ３まで実施例１と同様の処理を行っている。工程Ｓ４で導電性のある遮光層６を形成する点が実施例１と異なっているので、工程Ｓ４以降について説明する。 As described above, in Example 1 of the present invention, the light shielding layer 6 is formed in the manufacturing process S4 of the bottom gate TFT, and the deterioration of the organic semiconductor layer 2 due to light irradiation is prevented. Can be manufactured.
[Example 2]
In this example, the same support 1 as in Example 1 is used, and the same processing as in Example 1 is performed up to Step S3. Since the point which forms the electroconductive light shielding layer 6 in process S4 differs from Example 1, process after S4 is demonstrated.

Ｓ４・・・・・遮光層を形成する工程
ピエゾ方式のインクジェット法にて、平均粒径１０ｎｍのＡｇ微粒子が有機溶媒中に３０質量％含有されている液体（保護コロイドが分散剤として含有されている）を有機半導体層２を覆うように吐出し、乾燥させた。 S4... Step for forming a light shielding layer A liquid containing 30% by mass of Ag fine particles having an average particle diameter of 10 nm in an organic solvent by a piezo ink jet method (a protective colloid is contained as a dispersant). Were discharged so as to cover the organic semiconductor layer 2 and dried.

Ｓ５・・・・・露光、現像工程
続いて、約１５ｍＷ／ｃｍ²（＠３６５ｎｍ）の紫外線を１０秒全面に照射し露光した。その後、０．２質量部の水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液に９０秒浸漬することにより現像処理を行った。 S5... Exposure and development step Subsequently, the entire surface was irradiated with ultraviolet rays of about 15 mW / cm ² (@ 365 nm) for 10 seconds to be exposed. Then, the development process was performed by immersing in 0.2 mass part tetramethylammonium hydroxide (TMAH) aqueous solution for 90 seconds.

本実施例では、Ｓ７の遮光層を接続する工程は行わず、工程Ｓ６の後、絶縁性薄膜を形成し、塗布型ＩＴＯで画素電極を形成してＴＦＴ素子を完成させる。
〔実験結果〕
本実験では、支持体１上のＴＦＴ素子１００個のうち、２４個のＴＦＴ素子をランダムに選び、それぞれについて移動度とＯＮ／ＯＦＦ電流比（ＴＦＴがＯＮ時のソースードレイン間の電流値／ＴＦＴがＯＦＦ時のソースードレイン間の電流値）、ＯＮ／ＯＦＦ閾値電圧を評価した。 In the present embodiment, the step of connecting the light shielding layer in S7 is not performed, and after step S6, an insulating thin film is formed, and a pixel electrode is formed of coating type ITO to complete the TFT element.
〔Experimental result〕
In this experiment, 24 TFT elements are randomly selected from 100 TFT elements on the support 1, and the mobility and the ON / OFF current ratio (current value between source and drain when the TFT is ON / The current value between the source and the drain when the TFT is OFF) and the ON / OFF threshold voltage were evaluated.

また、比較のため、実施例１で作製したＴＦＴ素子の製造直後の性能と、実施例１で作製したＴＦＴ素子を１００００回繰り返し動作させた後の性能を評価した。 For comparison, the performance immediately after the production of the TFT element produced in Example 1 and the performance after the TFT element produced in Example 1 was operated repeatedly 10,000 times were evaluated.

実験結果を表２に示す。 The experimental results are shown in Table 2.

実施例２で作製した直後のＴＦＴ素子のＯＮ／ＯＦＦ閾値電圧は−３．５Ｖ、本ＴＦＴ素子を１００００回繰り返し動作させた後は−４．３Ｖだった。 The ON / OFF threshold voltage of the TFT element immediately after fabrication in Example 2 was −3.5 V, and after the TFT element was operated repeatedly 10,000 times, it was −4.3 V.

一方、実施例１で作製した直後のＴＦＴ素子のＯＮ／ＯＦＦ閾値電圧は−３．５Ｖ、１００００回動作後は−５．５Ｖであり、実施例２で作製したＴＦＴ素子は、ＯＮ／ＯＦＦ閾値電圧の性能劣化が少ないことが確認できた。 On the other hand, the ON / OFF threshold voltage of the TFT element immediately after being manufactured in Example 1 is −3.5 V after −10000 V operation and −5.5 V, and the TFT element manufactured in Example 2 is ON / OFF threshold voltage. It was confirmed that there was little voltage performance degradation.

このように、本発明の実施例２では、ボトムゲート型ＴＦＴの製造工程Ｓ４において導電性のある遮光層６を形成し、バックゲート現象を軽減するので、性能劣化の少ないＴＦＴ素子を製造できる。
［実施例３］
本実施例では、実施例２と同じ支持体１を用いて、工程Ｓ６まで実施例２と同様の処理を行った後、Ｓ７の遮光層を接続する工程を行っている。 As described above, in Example 2 of the present invention, the conductive light shielding layer 6 is formed in the bottom gate TFT manufacturing step S4 to reduce the back gate phenomenon, so that a TFT element with little performance deterioration can be manufactured.
[Example 3]
In the present example, using the same support 1 as in Example 2, the same process as in Example 2 is performed up to Step S6, and then the step of connecting the light shielding layer in S7 is performed.

Ｓ７・・・・・遮光層を接続する工程
図７で説明したように、遮光層６とゲート電極７を電気的に接続し、導電性のある遮光層６を第２のゲート電極として機能させる。 S7... Step of connecting the light shielding layer As described in FIG. 7, the light shielding layer 6 and the gate electrode 7 are electrically connected, and the conductive light shielding layer 6 functions as the second gate electrode. .

工程Ｓ７の後、塗布型ＩＴＯで画素電極を形成してＴＦＴ素子を完成させる。
〔実験結果〕
本実験では、支持体１上のＴＦＴ素子１００個のうち、２４個のＴＦＴ素子をランダムに選び、それぞれについて移動度とＯＮ／ＯＦＦ電流比を評価した。 After step S7, a pixel electrode is formed with coating-type ITO to complete a TFT element.
〔Experimental result〕
In this experiment, 24 TFT elements were randomly selected from 100 TFT elements on the support 1, and the mobility and the ON / OFF current ratio were evaluated for each.

また、比較のため、実施例２で作製したＴＦＴ素子の製造直後の性能を評価した。 For comparison, the performance immediately after the production of the TFT element produced in Example 2 was evaluated.

実験結果を表３に示す。 The experimental results are shown in Table 3.

実施例３で作製したＴＦＴ素子のＯＮ／ＯＦＦ電流比は、実施例２で作製したＴＦＴ素子のＯＮ／ＯＦＦ電流比の約１．７倍であり、ＯＮ時に大電流を流せることが確認できた。 The ON / OFF current ratio of the TFT element manufactured in Example 3 is about 1.7 times the ON / OFF current ratio of the TFT element manufactured in Example 2, and it was confirmed that a large current can be supplied when the TFT element is ON. .

このように、本発明の実施例３では、ボトムゲート型ＴＦＴの製造工程Ｓ７において遮光層６とゲート電極７を電気的に接続し、導電性のある遮光層６を第２のゲート電極として機能させるので、高性能なＴＦＴ素子を製造できる。
［実施例４］
本実施例は、支持体１上に１０×１０の計１００のトップゲート型ＴＦＴを形成した実施例である。支持体１には錫ドープ酸化インジウム膜を表面に１００ｎｍ形成した住友ベークライト製ポリエーテルスルホン（ＰＥＳ）基板を用いた。 Thus, in Example 3 of the present invention, in the bottom gate TFT manufacturing process S7, the light shielding layer 6 and the gate electrode 7 are electrically connected, and the conductive light shielding layer 6 functions as the second gate electrode. Therefore, a high-performance TFT element can be manufactured.
[Example 4]
In this example, a total of 100 top gate TFTs of 10 × 10 are formed on the support 1. The support 1 was a polyethersulfone (PES) substrate made by Sumitomo Bakelite, on which a tin-doped indium oxide film was formed to a thickness of 100 nm.

〔ＴＦＴの作製〕
支持体１に通常のフォトリソグラフ工程により、パターニング処理を行い、ソース電極、ドレイン電極パターンを形成した。 [Production of TFT]
The support 1 was subjected to a patterning process by a normal photolithography process to form source and drain electrode patterns.

トランジスタを構成するチャネル部分のゲート長は１０μｍ、ゲート幅は１００μｍとした。 The gate length of the channel portion constituting the transistor was 10 μm, and the gate width was 100 μm.

以降の工程は、Ｓ１〜Ｓ３の工程は実施例１と同じ条件で作製したので、各工程の番号を付して順に説明し、共通する点は説明を省略する。 Since the subsequent steps were made under the same conditions as in Example 1 for the steps S1 to S3, the steps are numbered and described in order, and the description of common points is omitted.

Ｓ１・・・・・有機半導体層２を形成する工程
Ｓ２・・・・・保護層兼ゲート絶縁層５を塗布する工程
Ｓ３・・・・・保護層兼ゲート絶縁層５を乾燥させる工程
Ｓ４・・・・・遮光層６を形成する工程
ピエゾ方式のインクジェット法にて、平均粒径１０ｎｍのＡｇ微粒子が有機溶媒中に３０質量％含有されている液体（保護コロイドが分散剤として含有されている）を有機半導体層２を覆うように吐出し、乾燥させた。 S1... Step of forming organic semiconductor layer 2 S2... Step of applying protective layer / gate insulating layer 5 S3... Drying protective layer and gate insulating layer 5 S4. .... Process for forming light shielding layer 6 Liquid containing 30% by mass of Ag fine particles with an average particle diameter of 10 nm in an organic solvent by a piezo ink jet method (protective colloid is contained as a dispersant) ) Was discharged so as to cover the organic semiconductor layer 2 and dried.

Ｓ７・・・・・遮光層を接続する工程
複数の遮光層６間をインクジェット法により接続した。 S7: Step of connecting light shielding layers The plurality of light shielding layers 6 were connected by an ink jet method.

工程Ｓ７の後、絶縁性薄膜を形成し、塗布型ＩＴＯで画素電極を形成してＴＦＴ素子を完成させる。 After step S7, an insulating thin film is formed, and a pixel electrode is formed with coating type ITO to complete a TFT element.

〔実験結果〕
実験結果を表４に示す。本実験では支持体１上のＴＦＴ素子１００個のうち、２４個のＴＦＴ素子をランダムに選び、それぞれについて製造直後と、製造後１ヶ月間室内照明下に放置した後の性能を評価した。評価項目は、移動度とＯＮ／ＯＦＦ電流比（ＴＦＴがＯＮ時のソースードレイン間の電流値／ＴＦＴがＯＦＦ時のソースードレイン間の電流値）である。〔Experimental result〕
The experimental results are shown in Table 4. In this experiment, 24 TFT elements were randomly selected from 100 TFT elements on the support 1, and the performance was evaluated immediately after the production and after being left under room illumination for one month after the production. The evaluation items are mobility and ON / OFF current ratio (current value between source and drain when TFT is ON / current value between source and drain when TFT is OFF).

実験結果より、実施例４で作製したＴＦＴ素子のＯＮ／ＯＦＦ電流比は、製造直後は９００００、製造１ヶ月後は８４０００であり、製造直後の約９３％である。一方、実施例１で作製したＴＦＴ素子は、製造直後は１２００００、製造１ヶ月後は１１２０００であり、同じく製造直後の約９３％である。このことから、ＯＮ／ＯＦＦ電流比が実施例１と同様にほとんど劣化していないこと、が確認できた。 From the experimental results, the ON / OFF current ratio of the TFT element manufactured in Example 4 is 90000 immediately after manufacture, 84000 after 1 month of manufacture, and is about 93% immediately after manufacture. On the other hand, the TFT element produced in Example 1 is 120,000 immediately after production, and 112000 after one month of production, which is about 93% immediately after production. From this, it was confirmed that the ON / OFF current ratio was hardly deteriorated as in Example 1.

本発明の実施例４では、トップゲート型ＴＦＴの製造工程Ｓ４において遮光層６を形成し、光の照射による有機半導体層２の劣化を防止するので、性能劣化の少ないＴＦＴ素子を製造できる。 In Embodiment 4 of the present invention, the light shielding layer 6 is formed in the manufacturing process S4 of the top gate TFT, and the deterioration of the organic semiconductor layer 2 due to light irradiation is prevented, so that a TFT element with little performance deterioration can be manufactured.

なお、トップゲート型ＴＦＴに接続する補助容量電極を保護層兼ゲート絶縁層５上に設ける場合は、遮光層６と同じ材料と方法で、補助容量電極を形成すれば、工程が簡単になり、また、より一層の遮光効果が得られるので性能劣化の少ないＴＦＴ素子を製造できる。 In addition, when providing the auxiliary capacity electrode connected to the top gate type TFT on the protective layer / gate insulating layer 5, if the auxiliary capacity electrode is formed by the same material and method as the light shielding layer 6, the process becomes simple, In addition, since a further light-shielding effect can be obtained, a TFT element with little performance deterioration can be manufactured.

以上このように、本発明によれば、簡単な工程で、劣化の少ない高性能な薄膜トランジスタを製造する有機薄膜トランジスタの製造方法を提供できる。 As described above, according to the present invention, it is possible to provide a method of manufacturing an organic thin film transistor that manufactures a high performance thin film transistor with little deterioration by a simple process.

本発明に係わるトップゲート型有機薄膜トランジスタの層構成の一例を説明する説明図である。It is explanatory drawing explaining an example of a layer structure of the top gate type organic thin-film transistor concerning this invention. 本発明に係わるボトムゲート型有機薄膜トランジスタの層構成の一例を説明する説明図である。It is explanatory drawing explaining an example of the layer structure of the bottom gate type organic thin-film transistor concerning this invention. 本発明に係わる有機薄膜トランジスタの製造工程の一例を説明する工程フロー図である。It is a process flowchart explaining an example of the manufacturing process of the organic thin-film transistor concerning this invention. 本発明に係わるトップゲート型ＴＦＴの製造方法の一例を説明する説明図である。It is explanatory drawing explaining an example of the manufacturing method of the top gate type TFT concerning this invention. 本発明に係わる複数のトップゲート型ＴＦＴのゲート電極間の接続を説明する説明図である。It is explanatory drawing explaining the connection between the gate electrodes of several top gate type TFT concerning this invention. 本発明に係わるボトムゲート型ＴＦＴの製造方法の一例を説明する説明図である。It is explanatory drawing explaining an example of the manufacturing method of the bottom gate type TFT concerning this invention. 本発明に係わる複数のダブルゲート構造のボトムゲート型ＴＦＴのゲート電極間の接続を説明する説明図である。It is explanatory drawing explaining the connection between the gate electrodes of the bottom gate type TFT of the several double gate structure concerning this invention.

Explanation of symbols

１支持体
２有機半導体層
３ソース電極
４ドレイン電極
５保護層兼ゲート絶縁層
６遮光層
７ゲート電極
８ゲート絶縁層 DESCRIPTION OF SYMBOLS 1 Support body 2 Organic-semiconductor layer 3 Source electrode 4 Drain electrode 5 Protective layer and gate insulating layer 6 Light shielding layer 7 Gate electrode 8 Gate insulating layer

Claims

In the method for producing an organic thin film transistor having a gate electrode, a gate insulating layer, an organic semiconductor layer, a source electrode and a drain electrode on a support,
After the step of forming the organic semiconductor layer,
Forming an organic semiconductor protective layer;
After the step of forming a light shielding layer on the organic semiconductor protective layer,
Irradiating active energy rays toward the surface on which the light shielding layer of the support is formed;
After the step of irradiating the active energy ray, a step of removing the organic semiconductor protective layer other than the light shielding layer;
A method for producing an organic thin film transistor, comprising:

2. The method of manufacturing an organic thin film transistor according to claim 1, wherein the light shielding layer formed on the organic semiconductor protective layer is formed by an additional patterning method.

The method for manufacturing an organic thin film transistor according to claim 1, wherein the light shielding layer is formed of a conductive material.

The method for producing an organic thin film transistor according to claim 3, further comprising a step of connecting the light shielding layers.

4. The method of manufacturing an organic thin film transistor according to claim 3, further comprising a step of connecting the light shielding layer to the gate electrode.

6. The method of manufacturing an organic thin film transistor according to claim 4, wherein the step of connecting the light shielding layers is performed by an additional patterning method.