JP2006261498A - Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor - Google Patents

Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor Download PDF

Info

Publication number
JP2006261498A
JP2006261498A JP2005078868A JP2005078868A JP2006261498A JP 2006261498 A JP2006261498 A JP 2006261498A JP 2005078868 A JP2005078868 A JP 2005078868A JP 2005078868 A JP2005078868 A JP 2005078868A JP 2006261498 A JP2006261498 A JP 2006261498A
Authority
JP
Japan
Prior art keywords
electrode
substrate
organic thin
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005078868A
Other languages
Japanese (ja)
Inventor
Zenichi Akiyama
善一 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005078868A priority Critical patent/JP2006261498A/en
Publication of JP2006261498A publication Critical patent/JP2006261498A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an organic thin film transistor having such a structure as alignment of a shadow mask for electrode is facilitated. <P>SOLUTION: The organic thin film transistor 10 comprises a substrate 1, a gate electrode 2, a gate insulation film 3, an organic semiconductor film 4, a source electrode 5, and a drain electrode 6. The substrate 1 is provided with protrusions and recesses on the surface and has planes 1A and 1B. The planes 1A and 1B are arranged at positions different from each other in the direction normal to the substrate 1. The gate electrode 2 is formed on the rear surface of the substrate 1. The gate insulation film 3 is formed on the planes 1A and 1B of the substrate 1. The source electrode 5 is formed on the plane 1A of the substrate 1 through the gate insulation film 3. The drain electrode 6 is formed on the plane 1B of the substrate 1 through the gate insulation film 3. The source electrode 5 and the drain electrode 6 are composed of materials different from each other. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法に関するものである。   The present invention relates to an organic thin film transistor, a display device including the organic thin film transistor, and a method for manufacturing the organic thin film transistor.

有機半導体は、無機半導体に比べ、低温成膜および大面積化が容易であることから、低コストなトランジスタ用の材料として注目されている。そして、両極性有機半導体を活性層に用いたCMOS(Cpmplimentary MOS)トランジスタが知られている(特許文献1)。   Organic semiconductors are attracting attention as low-cost materials for transistors because they are easier to form at low temperature and have a larger area than inorganic semiconductors. A CMOS (Cpplementary MOS) transistor using an ambipolar organic semiconductor as an active layer is known (Patent Document 1).

両極性有機半導体をCMOSトランジスタに用いた場合、次の利点を有する。通常、CMOS回路では、P型およびN型の両方のチャネルを含み、短極性材料を使用した場合、それぞれ、別々にパターンニングする必要がある。   When an ambipolar organic semiconductor is used for a CMOS transistor, it has the following advantages. In general, a CMOS circuit includes both P-type and N-type channels, and when a short-polar material is used, each needs to be patterned separately.

しかし、両極性有機半導体を使用した場合、1種類の材料でCMOS回路を動作させることができる。これにより、製造工程が簡略され、大幅にコストを低減できる。
特開2001−177109号公報
However, when an ambipolar organic semiconductor is used, the CMOS circuit can be operated with one kind of material. Thereby, a manufacturing process is simplified and cost can be reduced significantly.
JP 2001-177109 A

しかし、従来の両極性有機半導体を用いたCMOSトランジスタにおいては、ソース電極およびドレイン電極は、同一平面上に形成されているため、ソース電極およびドレイン電極をそれぞれ異なる材料により形成する場合、集積化が困難であるという問題がある。   However, in a conventional CMOS transistor using an ambipolar organic semiconductor, since the source electrode and the drain electrode are formed on the same plane, when the source electrode and the drain electrode are formed of different materials, integration is not possible. There is a problem that it is difficult.

そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、電極用のシャドウマスクの位置合わせが容易な構造からなる有機薄膜トランジスタを提供することである。   Accordingly, the present invention has been made to solve such a problem, and an object thereof is to provide an organic thin film transistor having a structure in which alignment of a shadow mask for an electrode is easy.

また、この発明の目的は、電極用のシャドウマスクの位置合わせが容易な構造からなる有機薄膜トランジスタを備えた表示装置を提供することである。   Another object of the present invention is to provide a display device including an organic thin film transistor having a structure in which alignment of a shadow mask for electrodes is easy.

さらに、この発明の別の目的は、電極用のシャドウマスクの位置合わせが容易な構造からなる有機薄膜トランジスタの製造方法を提供することである。   Furthermore, another object of the present invention is to provide a method of manufacturing an organic thin film transistor having a structure in which alignment of a shadow mask for an electrode is easy.

この発明によれば、有機薄膜トランジスタは、有機半導体膜と、第1から第3の電極と、絶縁膜とを備える。有機半導体膜は、基板上に形成される。第1および第2の電極は、有機半導体膜を通じて電流を流すための電極である。絶縁膜は、有機半導体膜に接して形成される。第3の電極は、有機半導体膜の膜厚方向に電界を生じさせる電圧を絶縁膜を介して印加するための電極である。そして、第1および第2の電極は、相互に異なる平面上に配置されるとともに、相互に異なる材料からなる。   According to this invention, the organic thin film transistor includes an organic semiconductor film, first to third electrodes, and an insulating film. The organic semiconductor film is formed on the substrate. The first and second electrodes are electrodes for flowing current through the organic semiconductor film. The insulating film is formed in contact with the organic semiconductor film. The third electrode is an electrode for applying a voltage for generating an electric field in the film thickness direction of the organic semiconductor film through the insulating film. The first and second electrodes are arranged on different planes and are made of different materials.

好ましくは、第1および第2の電極のいずれか一方は、電子注入し易い第1の電極材料からなり、第1および第2の電極のいずれか他方は、正孔注入し易い第2の電極材料からなる。   Preferably, one of the first and second electrodes is made of a first electrode material that is easy to inject electrons, and the other of the first and second electrodes is a second electrode that is easy to inject holes. Made of material.

好ましくは、第1の電極材料は、仕事関数が4.0eV以下の材料群から選択され、第2の電極材料は、仕事関数が4.5eV以上の材料群から選択される。   Preferably, the first electrode material is selected from a material group having a work function of 4.0 eV or less, and the second electrode material is selected from a material group having a work function of 4.5 eV or more.

また、この発明によれば、表示装置は、請求項1から請求項3のいずれか1項に記載の有機薄膜トランジスタを備える。   Moreover, according to this invention, a display apparatus is provided with the organic thin-film transistor of any one of Claims 1-3.

さらに、この発明によれば、有機薄膜トランジスタの製造方法は、基板の表面を凹凸化する第1のステップと、ゲート電極およびゲート絶縁膜を凹凸化された基板上に形成する第2のステップと、基板の凹部にソース電極を形成する第3のステップと、第3のステップの後、ソース電極および基板上に有機半導体膜を形成する第4のステップと、有機半導体膜上にドレイン電極を形成する第5のステップとを備える有機薄膜トランジスタの製造方法である。   Furthermore, according to this invention, the organic thin film transistor manufacturing method includes a first step of making the surface of the substrate uneven, a second step of forming the gate electrode and the gate insulating film on the uneven substrate, A third step of forming a source electrode in the recess of the substrate; a fourth step of forming an organic semiconductor film on the source electrode and the substrate after the third step; and a drain electrode on the organic semiconductor film And a fifth step of manufacturing the organic thin film transistor.

この発明による有機薄膜トランジスタにおいては、第1の電極は、第2の電極と異なる材料からなり、異なる平面上に配置される。   In the organic thin film transistor according to the present invention, the first electrode is made of a material different from that of the second electrode and is arranged on a different plane.

したがって、この発明によれば、第1および第2の電極用のシャドウマスクの位置合わせを容易に行なえる。   Therefore, according to the present invention, alignment of the shadow masks for the first and second electrodes can be easily performed.

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。   Embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.

図1は、この発明の実施の形態による有機薄膜トランジスタの断面構造図である。図1を参照して、この発明の実施の形態による有機薄膜トランジスタ10は、基板1と、ゲート電極2と、ゲート絶縁膜3と、有機半導体膜4と、ソース電極5と、ドレイン電極6とを備える。   FIG. 1 is a cross-sectional structure diagram of an organic thin film transistor according to an embodiment of the present invention. Referring to FIG. 1, an organic thin film transistor 10 according to an embodiment of the present invention includes a substrate 1, a gate electrode 2, a gate insulating film 3, an organic semiconductor film 4, a source electrode 5, and a drain electrode 6. Prepare.

基板1は、その表面が凹凸化されており、平面1A,1Bを有する。平面1A,1Bは、基板1の法線方向において相互に異なる位置に配置される。ゲート電極2は、基板1の裏面に形成される。そして、ゲート電極2は、有機半導体膜4の膜厚方向に電界を生じさせる電圧をゲート絶縁膜3を介して印加するための電極である。ゲート絶縁膜3は、基板1の平面1A,1B上に形成される。   The substrate 1 has an uneven surface and has planes 1A and 1B. The planes 1A and 1B are arranged at different positions in the normal direction of the substrate 1. The gate electrode 2 is formed on the back surface of the substrate 1. The gate electrode 2 is an electrode for applying a voltage for generating an electric field in the film thickness direction of the organic semiconductor film 4 through the gate insulating film 3. The gate insulating film 3 is formed on the planes 1A and 1B of the substrate 1.

ソース電極5は、ゲート絶縁膜3を介して基板1の平面1A上に形成される。ドレイン電極6は、ゲート絶縁膜3を介して基板1の平面1B上に形成される。   The source electrode 5 is formed on the plane 1A of the substrate 1 with the gate insulating film 3 interposed therebetween. The drain electrode 6 is formed on the plane 1B of the substrate 1 with the gate insulating film 3 interposed therebetween.

基板1は、単結晶シリコンからなる。ゲート電極2は、アルミニウム(Al)からなり、真空蒸着により形成される。ゲート絶縁膜3は、熱酸化膜(SiO)、ポリパラキシリレン誘導体および高分子材料等からなる。より具体的には、ゲート絶縁膜3は、ポリメチルメタクリレート等のアクリル樹脂、ポリスチレン、ポリビニルフェノール、ポリイミド、ポリカーボネート、ポリエステル、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、エポキシ樹脂、フェノール樹脂等のポリマー、およびこれらを組み合わせた共重合体からなる。 The substrate 1 is made of single crystal silicon. The gate electrode 2 is made of aluminum (Al) and is formed by vacuum deposition. The gate insulating film 3 is made of a thermal oxide film (SiO 2 ), a polyparaxylylene derivative, a polymer material, and the like. More specifically, the gate insulating film 3 is made of an acrylic resin such as polymethyl methacrylate, a polymer such as polystyrene, polyvinylphenol, polyimide, polycarbonate, polyester, polyvinyl alcohol, polyvinyl acetate, polyurethane, polysulfone, epoxy resin, or phenol resin. And a combination of these.

そして、これらの材料は、スピンコート、ディップコートおよびインクジェット印刷等によって形成される。   These materials are formed by spin coating, dip coating, ink jet printing, or the like.

有機半導体膜4は、両極性有機半導体からなる。より具体的には、有機半導体膜4は、公知の両極性有機半導体材料からなる。そして、この発明においては、有機半導体膜4は、P型伝導を示す有機半導体層とN型伝導を示す有機半導体層との積層構造からなっていてもよい。この積層構造に適した有機半導体としては、ペンタセンおよびフッ素化ペンタセンが存在し、これらは、真空蒸着法により形成される。   The organic semiconductor film 4 is made of an ambipolar organic semiconductor. More specifically, the organic semiconductor film 4 is made of a known ambipolar organic semiconductor material. And in this invention, the organic-semiconductor film 4 may consist of a laminated structure of the organic-semiconductor layer which shows P-type conduction, and the organic-semiconductor layer which shows N-type conduction. Examples of organic semiconductors suitable for this stacked structure include pentacene and fluorinated pentacene, which are formed by vacuum deposition.

また、有機半導体膜4は、各極性の高分子材料の積層構造、他の極性の高分子材料を混合させた単層構造、およびP型伝導高分子材料にN型伝導を示す低分子を混合させた有機半導体材料のいずれかからなっていてもよい。   In addition, the organic semiconductor film 4 includes a laminated structure of polymer materials of each polarity, a single layer structure in which other polar polymer materials are mixed, and a low molecule exhibiting N-type conduction mixed with a P-type conductive polymer material. It may be made of any of the organic semiconductor materials.

ソース電極5およびドレイン電極6のいずれか一方は、電子注入し易い金属からなり、ソース電極5およびドレイン電極6のいずれか他方は、正孔注入し易い金属からなる。   One of the source electrode 5 and the drain electrode 6 is made of a metal that is easy to inject electrons, and the other of the source electrode 5 and the drain electrode 6 is made of a metal that is easy to inject holes.

電子注入し易い金属は、バリウム、カルシウム、リチウム、ルビジウム等の単純金属、MgAg,MgIn,MgCu,MgAu等のマグネシウム合金、およびリチウム合金である。そして、これらの金属は、4.0eV以下の仕事関数を有する。従って、ソース電極5およびドレイン電極6のいずれか一方は、4.0eV以下の仕事関数を有する材料群から選択された材料からなる。   Metals that are easy to inject electrons are simple metals such as barium, calcium, lithium, and rubidium, magnesium alloys such as MgAg, MgIn, MgCu, and MgAu, and lithium alloys. These metals have a work function of 4.0 eV or less. Therefore, one of the source electrode 5 and the drain electrode 6 is made of a material selected from a material group having a work function of 4.0 eV or less.

また、正孔注入し易い金属は、白金、金、クロム、ニッケルおよび銅等の金属、酸化インジウム(InO)、酸化錫(SnO)およびインジウムティンオキサイド(ITO:Indium,Tin Oxide)等の導電性酸化物、樟脳スルホン酸がドープされたポリアニリン、およびパラトルエンスルホン酸がドープされたポリエチレンジオキシチオフェン等の導電性高分子のいずれかからなる。そして、これらの材料は、4.5eV以上の仕事関数を有する。従って、ソース電極5およびドレイン電極6のいずれか他方は、4.5eV以上の仕事関数を有する材料群から選択された材料からなる。 Further, metals that are easy to inject holes include metals such as platinum, gold, chromium, nickel, and copper, indium oxide (InO 2 ), tin oxide (SnO 2 ), and indium tin oxide (ITO: Indium, Tin Oxide). It consists of any one of conductive oxides, polyaniline doped with camphorsulfonic acid, and conductive polymers such as polyethylenedioxythiophene doped with paratoluenesulfonic acid. These materials have a work function of 4.5 eV or more. Therefore, one of the source electrode 5 and the drain electrode 6 is made of a material selected from a material group having a work function of 4.5 eV or more.

上述した電子注入し易い金属、および正孔注入し易い金属の各々は、真空蒸着法、スパッタ法、塗布法、ゾルゲル法等のいずれかの方法により形成される。そして、これらの方法により形成された金属等のパターンニング方法は、フォトレジストのパターンニングとエッチング液またはプラズマエッチングとを組み合わせたフォトリソグラフィー法、およびインクジェット印刷等からなる。また、レーザおよび電子線等のエネルギー線を照射して金属等をパターンニングしても良い。   Each of the above-described metal that is easy to inject electrons and metal that is easy to inject holes is formed by any method such as a vacuum deposition method, a sputtering method, a coating method, or a sol-gel method. A patterning method for metal or the like formed by these methods includes a photolithography method combining photoresist patterning and an etching solution or plasma etching, ink jet printing, and the like. Further, metal or the like may be patterned by irradiating energy beams such as a laser and an electron beam.

このように、有機薄膜トランジスタ10においては、ソース電極5およびドレイン電極6は、基板1の法線方向において基板1から異なる位置に存在する異なる平面1A,1B上にゲート絶縁膜3を介して形成されるので、ソース電極5およびドレイン電極6用のシャドウマスクの位置合わせを容易に行なえる。   As described above, in the organic thin film transistor 10, the source electrode 5 and the drain electrode 6 are formed on the different planes 1 </ b> A and 1 </ b> B existing at different positions from the substrate 1 through the gate insulating film 3 in the normal direction of the substrate 1. Therefore, the shadow masks for the source electrode 5 and the drain electrode 6 can be easily aligned.

有機薄膜トランジスタ10の作製方法について説明する。低抵抗な(100)面を有するシリコン(Si)ウェハを熱酸化し、両面に酸化膜(SiO)を形成する。その後、フォトリソグラフィーによりエッチング加工する部位以外にフォトレジストを被覆させ、バッファードフッ酸により熱酸化膜をエッチングする。 A method for manufacturing the organic thin film transistor 10 will be described. A silicon (Si) wafer having a low resistance (100) surface is thermally oxidized to form an oxide film (SiO 2 ) on both surfaces. Thereafter, a photoresist is coated on a portion other than the portion to be etched by photolithography, and the thermal oxide film is etched with buffered hydrofluoric acid.

テトラメチルアンモニウム水溶液の加熱水溶液を用い、熱酸化膜をマスクにしてシリコンウェハをエッチング処理し、20μmの堀を形成する。これにより、シリコンウェハは、その表面が凹凸化される。   Using a heated aqueous solution of tetramethylammonium aqueous solution, the silicon wafer is etched using the thermal oxide film as a mask to form a 20 μm trench. Thereby, the surface of the silicon wafer is roughened.

Siの堀加工に用いた熱酸化膜をバッファードフッ酸により除去し、過酸化水素水を含む各種溶液によって有機物および重金属を除去した後に、マッフル炉によって200nmの熱酸化膜を形成する。これにより、ゲート絶縁膜3が形成される。   After removing the thermal oxide film used for the Si trenching process with buffered hydrofluoric acid and removing organic substances and heavy metals with various solutions containing hydrogen peroxide, a 200 nm thermal oxide film is formed by a muffle furnace. Thereby, the gate insulating film 3 is formed.

シリコンウェハの裏面にアルミニウムを蒸着し、ゲート電極2を形成する。そして、ソース電極5用のMgAuを真空蒸着によりゲート絶縁膜3上に形成し、フォトレジストをスピンコーティングして露光および現像を行なう。この場合、堀内部に配置されたフォトレジストは、最表面部より厚く堆積しているため、通常の露光処理では、堀上部に存在するフォトレジストに対してアンダー露光になる。これを現像することによって、堀底部のみにフォトレジストが残存し、特にフォトマスクを用いなくて加工が可能になる。   Aluminum is deposited on the back surface of the silicon wafer to form the gate electrode 2. Then, MgAu for the source electrode 5 is formed on the gate insulating film 3 by vacuum deposition, and a photoresist is spin-coated to perform exposure and development. In this case, since the photoresist arranged in the moat is deposited thicker than the outermost surface portion, in a normal exposure process, the photoresist existing in the upper portion of the moat is underexposed. By developing this, the photoresist remains only at the bottom of the trench, and processing is possible without using a photomask.

その後、ヨウ素およびヨウ化アンモニウム溶液の混合液によってMgAu膜をエッチングし、ソース電極5を形成する。   Thereafter, the MgAu film is etched with a mixed solution of iodine and ammonium iodide solution to form the source electrode 5.

そして、トリアリールアミンとフェニレンビニレン共重合体にペリレン誘導体(N,N’−ジヘキシル−3,4,9,10−ペリレンテトラカルボン酸ジイミド:C−PTC)を重量比6:4にてテトラヒドロフランに分散させ、1wt%の分散溶液を作製し、スピンコート法により成膜し、150℃において乾燥する。これによって、有機半導体膜4が形成される。 Then, a triarylamine and a phenylene vinylene copolymer are mixed with a perylene derivative (N, N′-dihexyl-3,4,9,10-perylenetetracarboxylic acid diimide: C 6 -PTC) in a weight ratio of 6: 4. A 1 wt% dispersion solution is prepared, formed into a film by spin coating, and dried at 150 ° C. Thereby, the organic semiconductor film 4 is formed.

その後、銀(Ag)ナノメタルインクをリバースコータによって最表面のみに印刷し、150℃、30分の乾燥処理を行い、ドレイン電極6を形成した。   Thereafter, silver (Ag) nanometal ink was printed only on the outermost surface with a reverse coater, and a drying treatment was performed at 150 ° C. for 30 minutes to form the drain electrode 6.

上述した方法によって作製した有機薄膜トランジスタにおいて、ソース電極5とドレイン電極6との間の導通はなく、有機薄膜トランジスタは、トランジスタ特性を示す。   In the organic thin film transistor manufactured by the above-described method, there is no conduction between the source electrode 5 and the drain electrode 6, and the organic thin film transistor exhibits transistor characteristics.

有機薄膜トランジスタ10は、表示装置の駆動デバイスとして用いられる。   The organic thin film transistor 10 is used as a drive device for a display device.

次に、この発明による有機薄膜トランジスタ10を画像表示装置のアクティブマトリックス素子に用いた実施例につき説明する。図2は、この発明による有機薄膜トランジスタを画像表示装置のアクティブマトリックス基板に用いた例を示す平面図であり、図3は、この発明のアクティブマトリックス基板を用いた画像表示装置の縦断面図である。アクティブマトリックス基板に、液晶、電気泳動および有機ELなどの画像表示装置を組み合わせることで、アクティブマトリックス型表示装置を構成できる。   Next, an embodiment in which the organic thin film transistor 10 according to the present invention is used as an active matrix element of an image display device will be described. FIG. 2 is a plan view showing an example in which the organic thin film transistor according to the present invention is used for an active matrix substrate of an image display device, and FIG. 3 is a longitudinal sectional view of the image display device using the active matrix substrate of the present invention. . An active matrix display device can be configured by combining an active matrix substrate with an image display device such as liquid crystal, electrophoresis, and organic EL.

図2に示すように、ガラス基板などの絶縁性基板1上に厚さ70nmのCr膜をスパッタリング法により成膜し、フォトリソグラフィ・エッチング工程により、走査線20、ゲート電極2が形成される。ゲート絶縁膜3および走査線20と信号配線の層間絶縁膜となる絶縁膜として、厚さ200nmのエポキシ樹脂が形成される。   As shown in FIG. 2, a Cr film having a thickness of 70 nm is formed on an insulating substrate 1 such as a glass substrate by a sputtering method, and a scanning line 20 and a gate electrode 2 are formed by a photolithography etching process. An epoxy resin having a thickness of 200 nm is formed as an insulating film to be an interlayer insulating film between the gate insulating film 3 and the scanning line 20 and the signal wiring.

そして、このエポキシ樹脂の上に上記一般式(I)に示す有機半導体膜を半導体材料に用い、スピンコートにより成膜して、膜厚30nmの有機半導体層4を設ける。   Then, an organic semiconductor film represented by the above general formula (I) is used as a semiconductor material on this epoxy resin, and is formed by spin coating to provide an organic semiconductor layer 4 having a thickness of 30 nm.

続いて、この有機半導体層4上の所定領域に厚さ50nmのAu膜をシャドウマスクを用いた真空蒸着法によりパターン成膜し、ソース電極5及びドレイン電極6と信号配線21およびドレイン電極6と連なる画素配線22を形成する。   Subsequently, an Au film having a thickness of 50 nm is formed in a predetermined region on the organic semiconductor layer 4 by a vacuum deposition method using a shadow mask, and the source electrode 5 and the drain electrode 6, the signal wiring 21 and the drain electrode 6, A continuous pixel wiring 22 is formed.

続いて、図示しない分割化パターン化膜を形成する。なお、この分割化パターン化膜を形成する前に有機半導体層4にダメージを与えないためにポリモノクロロパラキシリレン膜からなる保護膜を形成しても良い。   Subsequently, a divided patterned film (not shown) is formed. Note that a protective film made of a polymonochloroparaxylylene film may be formed before the divided patterned film is formed so as not to damage the organic semiconductor layer 4.

そして、分割パターン化層をマスクとして、酸素ガスによるドライエッチングにより、分割ラインの下に位置する有機半導体層4及びゲート絶縁膜3を除去し、各TFT素子に分離される。この実施例では、更にこれら素子上ポリモノクロロパラキシリレン膜からなるパッシベーション膜23を設けて、アクティブマトリックス基板31が形成される。   Then, by using the divided patterned layer as a mask, the organic semiconductor layer 4 and the gate insulating film 3 located under the dividing line are removed by dry etching with oxygen gas, and the TFT elements are separated. In this embodiment, an active matrix substrate 31 is formed by further providing a passivation film 23 made of a polymonochloroparaxylylene film on these elements.

図3に示すように、画像表示装置30は、前述のアクティブマトリックス基板31と、透明導電膜32を第2の基板33との間に表示素子が設けられ、画素電極22に連なるドレイン電極5上の表示素子がスイッチングされる。第2の基板33としては、ガラスやポリエステル、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチックなどを用いることができる。表示素子としては、液晶、電気泳動、有機EL等の方式を用いることができる。   As shown in FIG. 3, the image display device 30 includes a display element provided between the above-described active matrix substrate 31 and the transparent conductive film 32 and the second substrate 33, and is on the drain electrode 5 connected to the pixel electrode 22. The display elements are switched. As the second substrate 33, plastic such as glass, polyester, polycarbonate, polyarylate, polyether sulfone, or the like can be used. As the display element, methods such as liquid crystal, electrophoresis, and organic EL can be used.

液晶パネルを構成する場合には、例えば、アクティブマトリックス基板31の基板と第2の基板33には、スピンコート法により、配向膜を形成して、配向処理が施されている。そして、両基板1、33間にシリカスペーサを配置して接合し、ギャップ間に液晶性材料を封入することで液晶パネルが形成される。   In the case of configuring a liquid crystal panel, for example, an alignment film is formed on the substrate of the active matrix substrate 31 and the second substrate 33 by spin coating and subjected to alignment treatment. A silica spacer is disposed and bonded between the substrates 1 and 33, and a liquid crystal material is sealed between the gaps to form a liquid crystal panel.

また、電機泳動表示パネルは、透明導電膜を成膜後、対向基板にシリカスペーサを配置接合し、ギャップ間にマイクロカプセル型電気泳動素子を封入することで、電気泳動パネルが形成できる。   In addition, the electrophoretic display panel can be formed by forming a transparent conductive film, placing a silica spacer on a counter substrate and joining the same, and encapsulating a microcapsule type electrophoretic element between the gaps.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include meanings equivalent to the scope of claims for patent and all modifications within the scope.

この発明は、電極用のシャドウマスクの位置合わせが容易な構造からなる有機薄膜トランジスタに適用される。また、この発明は、電極用のシャドウマスクの位置合わせが容易な構造からなる有機薄膜トランジスタを備えた表示装置に適用される。さらに、この発明は、電極用のシャドウマスクの位置合わせが容易な構造からなる有機薄膜トランジスタの製造方法に適用される。   The present invention is applied to an organic thin film transistor having a structure that facilitates alignment of a shadow mask for an electrode. In addition, the present invention is applied to a display device including an organic thin film transistor having a structure that facilitates alignment of a shadow mask for an electrode. Furthermore, the present invention is applied to a method for manufacturing an organic thin film transistor having a structure in which alignment of a shadow mask for an electrode is easy.

この発明の実施の形態による有機薄膜トランジスタの断面構造図である。1 is a cross-sectional structure diagram of an organic thin film transistor according to an embodiment of the present invention. この発明による有機薄膜トランジスタを画像表示装置のアクティブマトリックス基板に用いた例を示す平面図である。It is a top view which shows the example which used the organic thin-film transistor by this invention for the active-matrix board | substrate of an image display apparatus. この発明のアクティブマトリックス基板を用いた画像表示装置の縦断面図である。It is a longitudinal cross-sectional view of the image display apparatus using the active matrix substrate of this invention.

符号の説明Explanation of symbols

1,33 基板、1A 平面、2 ゲート電極、3 ゲート絶縁膜、4 有機半導体膜、5 ソース電極、6 ドレイン電極、10 有機薄膜トランジスタ、21 信号配線、22 画素電極、23 パッシベーション膜、30 画像表示装置、31 アクティブマトリックス基板、32 透明導電膜。   1, 33 substrate, 1A plane, 2 gate electrode, 3 gate insulating film, 4 organic semiconductor film, 5 source electrode, 6 drain electrode, 10 organic thin film transistor, 21 signal wiring, 22 pixel electrode, 23 passivation film, 30 image display device 31 Active matrix substrate, 32 Transparent conductive film.

Claims (5)

基板上に形成された有機半導体膜と、
前記有機半導体膜を通じて電流を流すための第1および第2の電極と、
前記有機半導体膜に接して形成された絶縁膜と、
前記有機半導体膜の膜厚方向に電界を生じさせる電圧を前記絶縁膜を介して印加するための第3の電極とを備え、
前記第1および第2の電極は、相互に異なる平面上に配置されるとともに、相互に異なる材料からなる、有機薄膜トランジスタ。
An organic semiconductor film formed on the substrate;
First and second electrodes for passing current through the organic semiconductor film;
An insulating film formed in contact with the organic semiconductor film;
A third electrode for applying a voltage for generating an electric field in the film thickness direction of the organic semiconductor film through the insulating film;
The first and second electrodes are organic thin film transistors which are arranged on different planes and are made of different materials.
前記第1および第2の電極のいずれか一方は、電子注入し易い第1の電極材料からなり、
前記第1および第2の電極のいずれか他方は、正孔注入し易い第2の電極材料からなる、請求項1に記載の有機薄膜トランジスタ。
Either one of the first and second electrodes is made of a first electrode material that is easy to inject electrons,
2. The organic thin film transistor according to claim 1, wherein either one of the first electrode and the second electrode is made of a second electrode material that facilitates hole injection.
前記第1の電極材料は、仕事関数が4.0eV以下の材料群から選択され、
前記第2の電極材料は、仕事関数が4.5eV以上の材料群から選択される、請求項2に記載の有機薄膜トランジスタ。
The first electrode material is selected from a material group having a work function of 4.0 eV or less,
The organic thin film transistor according to claim 2, wherein the second electrode material is selected from a material group having a work function of 4.5 eV or more.
請求項1から請求項3のいずれか1項に記載の有機薄膜トランジスタを備える表示装置。   A display apparatus provided with the organic thin-film transistor of any one of Claims 1-3. 基板の表面を凹凸化する第1のステップと、
ゲート電極およびゲート絶縁膜を前記凹凸化された基板上に形成する第2のステップと、
前記基板の凹部にソース電極を形成する第3のステップと、
前記第3のステップの後、前記ソース電極および前記基板上に有機半導体膜を形成する第4のステップと、
前記有機半導体膜上にドレイン電極を形成する第5のステップとを備える有機薄膜トランジスタの製造方法。
A first step of roughening the surface of the substrate;
A second step of forming a gate electrode and a gate insulating film on the uneven substrate;
A third step of forming a source electrode in the recess of the substrate;
After the third step, a fourth step of forming an organic semiconductor film on the source electrode and the substrate;
And a fifth step of forming a drain electrode on the organic semiconductor film.
JP2005078868A 2005-03-18 2005-03-18 Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor Pending JP2006261498A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005078868A JP2006261498A (en) 2005-03-18 2005-03-18 Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005078868A JP2006261498A (en) 2005-03-18 2005-03-18 Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor

Publications (1)

Publication Number Publication Date
JP2006261498A true JP2006261498A (en) 2006-09-28

Family

ID=37100379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005078868A Pending JP2006261498A (en) 2005-03-18 2005-03-18 Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor

Country Status (1)

Country Link
JP (1) JP2006261498A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008096850A1 (en) * 2007-02-08 2008-08-14 Hitachi Chemical Co., Ltd. Insulating film material for organic thin film transistor and organic thin film transistor using the insulating film material
JP2009004560A (en) * 2007-06-21 2009-01-08 Seiko Epson Corp Semiconductor device, and manufacturing method therefor
KR101040137B1 (en) * 2009-12-08 2011-06-10 한국과학기술연구원 Thin film transistor with asymmetric staggered electrode structure and method for manufacturing the same
WO2014015626A1 (en) * 2012-07-24 2014-01-30 北京京东方光电科技有限公司 Methods for manufacturing tft and display device, display device, and display apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055654A (en) * 2002-07-17 2004-02-19 Pioneer Electronic Corp Organic semiconductor element
JP2004311221A (en) * 2003-04-08 2004-11-04 Stanley Electric Co Ltd Light-emitting organic tft element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055654A (en) * 2002-07-17 2004-02-19 Pioneer Electronic Corp Organic semiconductor element
JP2004311221A (en) * 2003-04-08 2004-11-04 Stanley Electric Co Ltd Light-emitting organic tft element

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008096850A1 (en) * 2007-02-08 2008-08-14 Hitachi Chemical Co., Ltd. Insulating film material for organic thin film transistor and organic thin film transistor using the insulating film material
JPWO2008096850A1 (en) * 2007-02-08 2010-05-27 日立化成工業株式会社 Insulating film material for organic thin film transistor and organic thin film transistor using the same
JP2009004560A (en) * 2007-06-21 2009-01-08 Seiko Epson Corp Semiconductor device, and manufacturing method therefor
KR101040137B1 (en) * 2009-12-08 2011-06-10 한국과학기술연구원 Thin film transistor with asymmetric staggered electrode structure and method for manufacturing the same
WO2014015626A1 (en) * 2012-07-24 2014-01-30 北京京东方光电科技有限公司 Methods for manufacturing tft and display device, display device, and display apparatus
CN103578990A (en) * 2012-07-24 2014-02-12 北京京东方光电科技有限公司 TFT manufacturing method, displaying component manufacturing method, displaying component and displaying device

Similar Documents

Publication Publication Date Title
JP4927045B2 (en) Method for manufacturing semiconductor device
JP5429454B2 (en) Thin film transistor manufacturing method and thin film transistor
WO2018227750A1 (en) Method for fabricating flexible tft substrate
JP5025110B2 (en) Method for manufacturing semiconductor device
JP5138927B2 (en) Flexible TFT substrate, manufacturing method thereof and flexible display
TWI429084B (en) Making organic thin film transistor array panels
US7384814B2 (en) Field effect transistor including an organic semiconductor and a dielectric layer having a substantially same pattern
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
KR20070074594A (en) Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP2006279053A (en) Organic thin-film transistor display board and manufacturing method thereof
JP2007140520A (en) Organic thin film transistor display plate and its manufacturing method
CN103650149B (en) Display device and manufacture method thereof
JP2006261517A (en) Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor
JP5055849B2 (en) Display device and organic thin film transistor manufacturing method
JP2006261498A (en) Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor
JP2009176828A (en) Thin film transistor, matrix substrate, electrophoresis display device, and electronic apparatus
JP2002033481A (en) Thin-film semiconductor device
JP5651961B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2008159934A (en) Flexible tft substrate, manufacturing method thereof and flexible display
JP5250981B2 (en) Organic device manufacturing method and electronic device
KR20100027828A (en) Organic thin film transistor display panel and method of manufacturing the same
JP2007227595A (en) Method for fabricating organic thin film transistor element
JP2006261528A (en) Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor
JP2006332474A (en) Organic thin film transistor, display device with it, and method of manufacturing organic thin film transistor
JP2006253682A (en) Organic thin film transistor display panel and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090731

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315