JP2008159934A - Flexible tft substrate, manufacturing method thereof and flexible display - Google Patents

Flexible tft substrate, manufacturing method thereof and flexible display Download PDF

Info

Publication number
JP2008159934A
JP2008159934A JP2006348404A JP2006348404A JP2008159934A JP 2008159934 A JP2008159934 A JP 2008159934A JP 2006348404 A JP2006348404 A JP 2006348404A JP 2006348404 A JP2006348404 A JP 2006348404A JP 2008159934 A JP2008159934 A JP 2008159934A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
tft
electrode
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006348404A
Other languages
Japanese (ja)
Inventor
Tadahiro Furukawa
忠宏 古川
Masayuki Hosoi
雅之 細井
Toshitaka Kitamura
歳隆 北村
Shizuo Tokito
静士 時任
Toshihiro Yamamoto
敏裕 山本
Yoshiki Nakajima
宜樹 中嶋
Yoshihide Fujisaki
好英 藤崎
Tatsuya Takei
達哉 武井
Makoto Mizukami
誠 水上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyodo Printing Co Ltd
Victor Company of Japan Ltd
Japan Broadcasting Corp
Original Assignee
Kyodo Printing Co Ltd
Nippon Hoso Kyokai NHK
Victor Company of Japan Ltd
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyodo Printing Co Ltd, Nippon Hoso Kyokai NHK, Victor Company of Japan Ltd, Japan Broadcasting Corp filed Critical Kyodo Printing Co Ltd
Priority to JP2006348404A priority Critical patent/JP2008159934A/en
Publication of JP2008159934A publication Critical patent/JP2008159934A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a flexible TFT substrate in which a desired organic TFT element is formed on a plastic film without causing any trouble and a sufficient numeric aperture is given. <P>SOLUTION: The flexible TFT substrate has the following constituents sequentially formed on the plastic film 20, i.e., an adhesive layer 46; a lower insulating layer 44; TFTs 5, 6 consisting of organic active layers 38a, 38b, source electrodes 36a, 36x, drain electrodes 36b, 36y, a gate insulating layer 34 and gate electrodes 32a, 32b and embedded in the lower insulating layer 44; upper insulating layers 30, 28; and a pixel electrode 26. The drain electrode 36y of the TFT 6 is electrically connected to the pixel electrode 26 through via holes VH provided on the upper insulating layers 30, 28, and the TFTs 5, 6 are disposed on positions of overlapping on the pixel electrode 26. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明はフレキシブルTFT基板及びその製造方法とフレキシブルディスプレイに係り、さらに詳しくは、プラスチックフィルム上に有機TFT素子を備えて構成されるフレキシブルTFT基板及びその製造方法とそのTFT基板を用いて構成される有機ELディスプレイや液晶ディスプレイなどのフレキシブルディスプレイに関する。   The present invention relates to a flexible TFT substrate, a manufacturing method thereof, and a flexible display, and more specifically, a flexible TFT substrate including an organic TFT element on a plastic film, a manufacturing method thereof, and the TFT substrate. The present invention relates to flexible displays such as organic EL displays and liquid crystal displays.

有機EL(Electroluminescence)ディスプレイや液晶ディスプレイなどの表示装置は、情報機器などへ急速にその用途を拡大している。近年、プラスチックフィルムを基板として使用するフレキシブルディスプレイが注目されている。そのようなフレキシブルディスプレイは、丸めて収納できて持ち運びに便利な超薄型・軽量のモバイル用ばかりではなく、大型ディスプレイ用としても利用できる。   Display devices such as organic EL (Electroluminescence) displays and liquid crystal displays are rapidly expanding their applications to information equipment. In recent years, a flexible display using a plastic film as a substrate has attracted attention. Such flexible displays can be used not only for ultra-thin and lightweight mobile devices that can be rolled up and stored, but also for large displays.

しかし、プラスチックフィルムは、剛性が弱く、また熱変形温度が低いため、熱処理を伴う製造工程において反りや膨張収縮のような熱変形が生じ易い。このため、プラスチックフィルム上に直接各種素子を形成する製造方法では、熱処理を伴う製造工程などの条件が制限され、また高精度の位置合わせが困難になるので、所望の特性を有する素子基板を製造できなくなる場合がある。   However, the plastic film has a low rigidity and a low thermal deformation temperature, and thus is likely to undergo thermal deformation such as warping and expansion / contraction in a manufacturing process involving heat treatment. For this reason, in a manufacturing method in which various elements are formed directly on a plastic film, conditions such as a manufacturing process involving heat treatment are limited, and high-precision alignment becomes difficult, so that an element substrate having desired characteristics is manufactured. It may not be possible.

このような問題を回避するために、耐熱性で剛性のガラス基板の上に製造条件が制限されないでアモルファスシリコンTFT素子やカラーフィルタなどを高精度で位置合わせして形成して転写層とした後、その転写層をプラスチックフィルム上に転写・形成することにより、液晶表示装置用素子基板を製造する方法がある(特許文献1)。   In order to avoid such problems, a transfer layer is formed by aligning amorphous silicon TFT elements and color filters with high precision on a heat-resistant and rigid glass substrate without restricting manufacturing conditions. There is a method of manufacturing an element substrate for a liquid crystal display device by transferring and forming the transfer layer on a plastic film (Patent Document 1).

また、フレキシブルディプレイには曲げに追随できる柔軟なTFT素子が必要であり、従来の駆動用トランジスタとしてのアモルファスシリコンTFTや低温ポリシリコンTFTでは十分な信頼性が得られないおそれがある。このため、フレキシブルディスプレイの駆動用トランジスタとして、曲げに追随できる柔軟な有機半導体を活性層として用いる有機TFTが注目されている。   Further, the flexible display requires a flexible TFT element that can follow the bending, and there is a possibility that sufficient reliability cannot be obtained with an amorphous silicon TFT or a low-temperature polysilicon TFT as a conventional driving transistor. For this reason, organic TFTs that use flexible organic semiconductors that can follow bending as active layers have attracted attention as driving transistors for flexible displays.

特許文献2には、プラスチック基板などの上に、ゲート電極、ゲート絶縁膜、有機半導体層、及びソース・ドレイン電極を順次形成し、ドレイン電極に接続された陽極上に有機EL素子を形成することにより、有機ELディスプレイを製造する方法が記載されている。   In Patent Document 2, a gate electrode, a gate insulating film, an organic semiconductor layer, and a source / drain electrode are sequentially formed on a plastic substrate or the like, and an organic EL element is formed on an anode connected to the drain electrode. Describes a method for producing an organic EL display.

また、特許文献3には、高温プロセスを必要としない高分子包接錯体から半導体層を形成することにより、ガラス基板だけではなくプラスチック基板上にも有機TFT素子を容易に形成できることが記載されている。
特開2001−356370号公報 特開2003−255857号公報 特開2003−298067号公報
Patent Document 3 describes that an organic TFT element can be easily formed not only on a glass substrate but also on a plastic substrate by forming a semiconductor layer from a polymer inclusion complex that does not require a high-temperature process. Yes.
JP 2001-356370 A JP 2003-255857 A JP 2003-298067 A

ところで、有機半導体層及び有機EL層は、有機溶剤、水、プラズマ、電子線又は熱処理などの処理を伴うフォトリソグラフィ及びエッチング工程でその性能が劣化したり、ひいてはほとんど機能しなくなったりする問題がある。   By the way, the organic semiconductor layer and the organic EL layer have a problem in that their performance deteriorates or eventually becomes nonfunctional in a photolithography and etching process that involves processing such as an organic solvent, water, plasma, electron beam, or heat treatment. .

上記した特許文献2では、有機半導体層を形成した後に、ソース・ドレイン電極などをパターニングする必要があるので、フォトリソグラフィ工程での有機半導体層の性能劣化が問題になるおそれがある。このように、プラスチックフィルムを基板として使用する、有機TFTを備えたフレキシブルTFT基板の製造方法は十分に確立されておらず、プラスチックフィルム上に所望の有機TFTを高歩留りで安定して形成する方法が切望されている。   In Patent Document 2 described above, after the organic semiconductor layer is formed, it is necessary to pattern the source / drain electrodes and the like, so there is a possibility that performance degradation of the organic semiconductor layer in the photolithography process may become a problem. Thus, the manufacturing method of the flexible TFT substrate provided with the organic TFT using the plastic film as the substrate has not been sufficiently established, and a method of stably forming the desired organic TFT on the plastic film with a high yield. Is anxious.

さらには、特許文献1〜3では、画素電極のパターン領域の外側にTFT素子が配置される構造であるので、各画素において画素電極の面積を大きくすることは限界があり、ディスプレイの画面全体に対する開口率(発光部の占有比率)が必ずしも十分ではないという課題がある。   Further, in Patent Documents 1 to 3, since the TFT elements are arranged outside the pixel electrode pattern region, there is a limit to increasing the area of the pixel electrode in each pixel, and the entire display screen is limited. There is a problem that the aperture ratio (occupation ratio of the light emitting portion) is not necessarily sufficient.

本発明は上記した問題点を鑑みて創作されたものであり、プラスチックフィルムの上に所望の有機TFT素子が何ら不具合が発生することなく形成されると共に、十分な開口率を有するフレキシブルTFT基板及びその製造方法とそれを用いたフレキシブルディスプレイを提供することを目的とする。   The present invention has been created in view of the above-described problems, and a desired organic TFT element can be formed on a plastic film without any problem, and a flexible TFT substrate having a sufficient aperture ratio and An object of the present invention is to provide a manufacturing method and a flexible display using the manufacturing method.

上記した課題を解決するため、本発明はフレキシブルTFT基板に係り、画素ごとにTFTが設けられたアクティブマトリクス型のフレキシブルTFT基板であって、プラスチックフィルムと、前記プラスチックフィルムの上に形成された接着層と、前記接着層の上に形成された下側絶縁層と、前記下側絶縁層に埋設されたTFTであって、下から順に、有機活性層と、ソース電極及びドレイン電極と、ゲート絶縁層と、ゲート電極とが形成されて構成される前記TFTと、前記TFTの上に形成された上側絶縁層と、前記上側絶縁層に埋設された画素電極と、前記上側絶縁層に設けられて、前記画素電極に到達するビアホールとを有し、前記TFTの前記ドレイン電極が前記ビアホールを介して前記画素電極に電気的に接続されていると共に、前記TFTは前記画素電極のパターン領域に重なる位置に配置されていることを特徴とする。   In order to solve the above-described problems, the present invention relates to a flexible TFT substrate, which is an active matrix type flexible TFT substrate in which a TFT is provided for each pixel, and includes a plastic film and an adhesive formed on the plastic film. A layer, a lower insulating layer formed on the adhesive layer, and a TFT embedded in the lower insulating layer, and in order from the bottom, an organic active layer, a source electrode and a drain electrode, and a gate insulating layer A TFT formed by forming a layer and a gate electrode; an upper insulating layer formed on the TFT; a pixel electrode embedded in the upper insulating layer; and an upper insulating layer. A via hole that reaches the pixel electrode, and the drain electrode of the TFT is electrically connected to the pixel electrode through the via hole. The TFT is characterized in that it is disposed at a position overlapping the pattern area of the pixel electrode.

本発明のフレキシブルTFT基板は、仮基板(ガラス基板など)の上に、剥離できる状態で、画素電極、上側絶縁層となる第1絶縁層、TFT、下側絶縁層となる第2絶縁層が順に形成された後に、プラスチックフィルムの上に接着層を介してそれらが上下反転した状態で転写・形成されて得られる。TFTは仮基板上に形成された構造と上下反転した状態でプラスチックフィルムの上に転写され、下から順に、有機活性層、ソース電極とドレイン電極、ゲート絶縁層、及びゲート電極が形成されて構成されている。また、TFTの上の上側絶縁層の所要部には、画素電極に到達するビアホールが設けられており、TFTのドレイン電極がビアホールを介して画素電極に電気的に接続されている。さらに、TFTは画素電極のパターン領域に重なる位置に配置されている。   The flexible TFT substrate of the present invention has a pixel electrode, a first insulating layer that serves as an upper insulating layer, a TFT, and a second insulating layer that serves as a lower insulating layer on a temporary substrate (such as a glass substrate). After being formed in order, it is obtained by being transferred and formed on a plastic film in an inverted state via an adhesive layer. The TFT is transferred onto a plastic film while being inverted upside down from the structure formed on the temporary substrate, and the organic active layer, the source and drain electrodes, the gate insulating layer, and the gate electrode are formed in order from the bottom. Has been. In addition, a via hole reaching the pixel electrode is provided in a required portion of the upper insulating layer above the TFT, and the drain electrode of the TFT is electrically connected to the pixel electrode through the via hole. Further, the TFT is disposed at a position overlapping the pattern region of the pixel electrode.

このように、本発明のフレキシブルTFT基板では、画素電極のパターン領域の下に上側絶縁層を介してTFTを配置し、上側絶縁層に設けられたビアホールを介してTFTのドレイン電極が画素電極に接続されている。このため、画素電極の配置領域がTFTによって制限されなくなるので、画素電極を各画素部の全体領域に配置することができるようになる。従って、本発明のフレキシブルTFT基板を有機ELディスプレイや液晶ディスプレイに適用する際に、画素電極の横方向にTFTを配置するよりも開口率(発光部の占有比率)を格段に大きくすることが可能になる。これにより、有機ELディスプレイや液晶ディスプレイなどにおいて、高輝度・高精細化が可能になり、表示特性を向上させることができる。   Thus, in the flexible TFT substrate of the present invention, the TFT is disposed under the pixel electrode pattern region via the upper insulating layer, and the TFT drain electrode is connected to the pixel electrode via the via hole provided in the upper insulating layer. It is connected. For this reason, since the arrangement region of the pixel electrode is not limited by the TFT, the pixel electrode can be arranged in the entire region of each pixel portion. Therefore, when the flexible TFT substrate of the present invention is applied to an organic EL display or a liquid crystal display, the aperture ratio (occupation ratio of the light emitting part) can be remarkably increased as compared with the case where the TFT is arranged in the lateral direction of the pixel electrode. become. Thereby, in an organic EL display, a liquid crystal display, etc., high brightness and high definition can be achieved, and display characteristics can be improved.

本発明のフレキシブルTFT基板の画素電極の上に、有機EL層と、対向電極と、封止層とを順に形成することにより、フレキシブル有機ELディスプレイが構成される。また、本発明のフレキシブルTFT基板の画素電極の上に配向膜を形成し、それに対向基板を貼り合わせてそれらの間に液晶を封入することにより、フレキシブル液晶ディスプレイが構成される。   A flexible organic EL display is formed by sequentially forming an organic EL layer, a counter electrode, and a sealing layer on the pixel electrode of the flexible TFT substrate of the present invention. In addition, an alignment film is formed on the pixel electrode of the flexible TFT substrate of the present invention, a counter substrate is bonded to the liquid crystal, and a liquid crystal is sealed between them to constitute a flexible liquid crystal display.

また、上記課題を解決するため、本発明はフレキシブルTFT基板の製造方法に係り、画素ごとにTFTが設けられたアクティブマトリクス型のフレキシブルTFT基板の製造方法であって、仮基板の上に剥離層を形成する工程と、前記剥離層の上方に画素電極を形成する工程と、前記画素電極の上に第1絶縁層を形成する工程と、前記第1絶縁層の上に、下から順に、ゲート電極と、ゲート絶縁層と、ソース電極及びドレイン電極と、有機活性層とから構成される前記TFTを形成する工程であって、前記TFTの前記ドレイン電極が前記第1絶縁層に設けられたビアホールを介して前記画素電極に接続される前記TFTを形成する工程と、前記TFTの上に第2絶縁層を形成する工程と、前記第2絶縁層の上に接着層を介してプラスチックフィルムを接着する工程と、前記仮基板を前記剥離層との界面から剥離することにより、前記プラスチックフィルム上に、前記接着層を介して、前記第2絶縁層、前記TFT、前記第1絶縁層、前記画素電極及び前記剥離層を転写・形成する工程と、前記剥離層を除去することにより、前記画素電極を露出させる工程とを有することを特徴とする。   In order to solve the above problems, the present invention relates to a method for manufacturing a flexible TFT substrate, and more particularly to a method for manufacturing an active matrix type flexible TFT substrate in which a TFT is provided for each pixel, and a release layer on a temporary substrate. Forming a pixel electrode above the release layer, forming a first insulating layer on the pixel electrode, and forming a gate on the first insulating layer in order from the bottom. A step of forming the TFT including an electrode, a gate insulating layer, a source electrode and a drain electrode, and an organic active layer, wherein the drain electrode of the TFT is provided in the first insulating layer; Forming the TFT connected to the pixel electrode via the step, forming a second insulating layer on the TFT, and a plastic layer on the second insulating layer via an adhesive layer. The step of adhering a film and the temporary substrate are peeled off from the interface with the release layer, whereby the second insulating layer, the TFT, and the first insulating layer are formed on the plastic film via the adhesive layer. The method includes transferring and forming the pixel electrode and the release layer, and exposing the pixel electrode by removing the release layer.

本発明の製造方法を使用することにより、上記した発明のフレキシブルTFT基板を容易に製造することができる。また、本発明のフレキシブルTFT基板の製造方法では、フォトリソグラフィを使用する工程(ゲート電極、ソース電極とドレイン電極、及びビアホールの形成工程)は有機活性層を形成する前に仮基板の上で行うので、位置合わせ精度よくTFTを形成できると共に、有機活性層がフォトリソグラフィの工程でその性能が劣化するおそれがない。さらには、画素電極の上に、フォトリソグラフィを使用することなくマスク蒸着法やインクジェット法などで有機EL層を形成できるので、有機EL層の性能劣化も防止されて、信頼性の高いフレキシブル有機ELディスプレイを製造することができる。   By using the manufacturing method of the present invention, the flexible TFT substrate of the above-described invention can be easily manufactured. Further, in the method for manufacturing a flexible TFT substrate of the present invention, a step of using photolithography (a step of forming a gate electrode, a source electrode and a drain electrode, and a via hole) is performed on the temporary substrate before forming the organic active layer. Therefore, the TFT can be formed with high alignment accuracy and the performance of the organic active layer is not deteriorated in the photolithography process. Furthermore, since the organic EL layer can be formed on the pixel electrode by a mask vapor deposition method or an ink jet method without using photolithography, the performance of the organic EL layer is prevented from being deteriorated, and a highly reliable flexible organic EL. A display can be manufactured.

以上のように、本発明では、プラスチックフィルムの上に所望の有機TFT素子が何ら不具合が発生することなく形成されると共に、十分な開口率を有するフレキシブルディスプレイを構成することができる。   As described above, according to the present invention, a desired organic TFT element can be formed on a plastic film without causing any problems, and a flexible display having a sufficient aperture ratio can be configured.

以下、本発明の実施の形態について、添付の図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

(第1の実施の形態)
図1〜図6は本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図、図7は同じくフレキシブルTFT基板を示す断面図、図8は本発明の第1実施形態のフレキシブル有機ELディスプレイの製造方法を示す断面図、図9は同じくフレキシブル有機ELディスプレイを示す断面図である。
(First embodiment)
1 to 6 are sectional views showing a method for manufacturing a flexible TFT substrate according to the first embodiment of the present invention, FIG. 7 is a sectional view showing the flexible TFT substrate, and FIG. 8 is a flexible organic substrate according to the first embodiment of the present invention. Sectional drawing which shows the manufacturing method of EL display, FIG. 9 is sectional drawing which similarly shows a flexible organic EL display.

本実施形態のフレキシブルTFT基板の製造方法は、図1(a)に示すように、まず、仮基板としてガラス基板10を用意し、そのガラス基板10の上にポリイミド樹脂などからなる剥離層22を形成する。その後に、図1(b)に示すように、CVD法やスパッタ法などにより、剥離層22の上に窒化シリコン(SiNX)などの無機絶縁層からなる下地バリア層24を形成する。さらに、下地バリア層24の上に、画素電極を構成するための膜厚が50〜300nmの導電層26aをスパッタ法により形成する。 In the manufacturing method of the flexible TFT substrate of this embodiment, as shown in FIG. 1A, first, a glass substrate 10 is prepared as a temporary substrate, and a release layer 22 made of polyimide resin or the like is provided on the glass substrate 10. Form. Thereafter, as shown in FIG. 1B, a base barrier layer 24 made of an inorganic insulating layer such as silicon nitride (SiN x ) is formed on the release layer 22 by CVD or sputtering. Further, a conductive layer 26a having a thickness of 50 to 300 nm for forming a pixel electrode is formed on the base barrier layer 24 by sputtering.

次いで、図1(c)に示すように、導電層26aの上にレジストパターン(不図示)を形成し、それをマスクにして導電層26aをエッチングすることにより、画素電極26を得る。その後に、レジストパターンが除去される。画素電極26は、ITO(Indium Tin Oxide)層やIZO(Indium Zinc Oxide)層などの透明導電層から形成してもよいし、金(Au)層、白金(Pt)層又は銀(Ag)層などの不透明導電層から形成してもよい。あるいは、画素電極26が下から順にクロム(Cr)層/ITO層が形成されて構成されるようにしてもよい。   Next, as shown in FIG. 1C, a resist pattern (not shown) is formed on the conductive layer 26a, and the conductive layer 26a is etched using the resist pattern as a mask, whereby the pixel electrode 26 is obtained. Thereafter, the resist pattern is removed. The pixel electrode 26 may be formed of a transparent conductive layer such as an ITO (Indium Tin Oxide) layer or an IZO (Indium Zinc Oxide) layer, or a gold (Au) layer, a platinum (Pt) layer, or a silver (Ag) layer. You may form from opaque conductive layers, such as. Alternatively, the pixel electrode 26 may be configured by forming a chromium (Cr) layer / ITO layer in order from the bottom.

本実施形態では、ガラス基板10上に画素電極26を形成するので、プラスチックフィルム上に形成する場合と違って成膜温度などのプロセス条件が限定されることがない。例えば、画素電極26としてITO層を使用する場合は、成膜温度が200℃程度のスパッタ法などを採用することができる。これにより、画素電極26(ITO)は低抵抗(比抵抗値:3×10-4Ω・cm以下)な電気特性をもって形成される。 In the present embodiment, since the pixel electrode 26 is formed on the glass substrate 10, the process conditions such as the film formation temperature are not limited unlike the case where the pixel electrode 26 is formed on the plastic film. For example, when an ITO layer is used as the pixel electrode 26, a sputtering method having a film forming temperature of about 200 ° C. can be employed. Thus, the pixel electrode 26 (ITO) is formed with low resistance (specific resistance value: 3 × 10 −4 Ω · cm or less) electrical characteristics.

なお、下地バリア層24を省略し、剥離層22の上に画素電極26を直接形成してもよい。   Note that the base barrier layer 24 may be omitted, and the pixel electrode 26 may be formed directly on the release layer 22.

続いて、図1(d)に示すように、画素電極26の上にポリイミド樹脂などをスピンコート法によって塗布することにより、画素電極26の段差を埋め込む層間絶縁層28を形成する。これにより、画素電極26の段差が解消されて層間絶縁層28はその上面が平坦となって形成される。さらに、層間絶縁層28の上に、CVD法やスパッタ法などにより無機絶縁層(窒化シリコン(SiNX)など)のガスバリア機能を有するバリア絶縁層30を形成する。本実施形態では、層間絶縁層28及びバリア絶縁層30によって第1絶縁層が構成される。 Subsequently, as illustrated in FIG. 1D, an interlayer insulating layer 28 that fills the step of the pixel electrode 26 is formed by applying polyimide resin or the like on the pixel electrode 26 by a spin coating method. Thereby, the step of the pixel electrode 26 is eliminated and the interlayer insulating layer 28 is formed with a flat upper surface. Further, a barrier insulating layer 30 having a gas barrier function of an inorganic insulating layer (such as silicon nitride (SiN x )) is formed on the interlayer insulating layer 28 by CVD or sputtering. In the present embodiment, the interlayer insulating layer 28 and the barrier insulating layer 30 constitute a first insulating layer.

次いで、図2(a)に示すように、タンタル(Ta)、アルミニウム(Al)、クロム(Cr)、IZO又はITOなどよりなる導電層を蒸着法やスパッタ法などによりバリア絶縁層30の上に形成した後に、フォトリソグラフィ及びエッチングにより導電層をパターニングする。これにより、スイッチング用TFT(Thin Film Transistor)(以下、Sw−TFTと記す)用のゲート電極32aが画素電極26のパターン領域上のバリア絶縁層30の上に形成される。これと同時に、駆動用TFT(以下、Dr−TFTと記す)用のゲート電極32bが同じく画素電極26のパターン領域上のバリア絶縁層30の上に形成される。   Next, as shown in FIG. 2A, a conductive layer made of tantalum (Ta), aluminum (Al), chromium (Cr), IZO or ITO is deposited on the barrier insulating layer 30 by vapor deposition or sputtering. After the formation, the conductive layer is patterned by photolithography and etching. Thereby, a gate electrode 32 a for a switching TFT (Thin Film Transistor) (hereinafter referred to as Sw-TFT) is formed on the barrier insulating layer 30 on the pattern region of the pixel electrode 26. At the same time, a gate electrode 32 b for a driving TFT (hereinafter referred to as Dr-TFT) is formed on the barrier insulating layer 30 on the pattern region of the pixel electrode 26.

さらに、図2(b)に示すように、各ゲート電極32a,32bの上面及び側面を被覆するゲート絶縁層34を形成する。ゲート絶縁層34としては、膜厚が200nm程度のシリコン酸化層(SiOX)、タンタル酸化層(Ta25)又はアルミナ層(Al25)などが使用される。そして、これらの絶縁層がCVD法やスパッタ法によって形成された後に、フォトリソグラフィに基づいてパターニングされてゲート絶縁層34が得られる。あるいは、ゲート絶縁層34を陽極酸化法によって形成してもよい。なお、ゲート絶縁層34をパターン化しないでガラス基板10の上面側の全体に残しても差し支えない。 Further, as shown in FIG. 2B, a gate insulating layer 34 that covers the upper and side surfaces of the gate electrodes 32a and 32b is formed. As the gate insulating layer 34, a silicon oxide layer (SiO x ), a tantalum oxide layer (Ta 2 O 5 ), an alumina layer (Al 2 O 5 ) or the like having a film thickness of about 200 nm is used. Then, after these insulating layers are formed by a CVD method or a sputtering method, the gate insulating layer 34 is obtained by patterning based on photolithography. Alternatively, the gate insulating layer 34 may be formed by an anodic oxidation method. The gate insulating layer 34 may be left on the entire upper surface side of the glass substrate 10 without patterning.

次いで、図2(c)に示すように、画素電極26の所要部上の層間絶縁層28及びバリア絶縁層30の部分を加工することにより、画素電極26に到達する深さのビアホールVHを形成する。ビアホールVHは、開口部が設けられたレジストパターン(不図示)がバリア絶縁層30の上に形成された後に、その開口部を通してバリア絶縁層30及び層間絶縁層28がドライエッチングなどでエッチングされて形成される。   Next, as shown in FIG. 2C, by processing the portions of the interlayer insulating layer 28 and the barrier insulating layer 30 on the required portions of the pixel electrode 26, a via hole VH having a depth reaching the pixel electrode 26 is formed. To do. In the via hole VH, after a resist pattern (not shown) having an opening is formed on the barrier insulating layer 30, the barrier insulating layer 30 and the interlayer insulating layer 28 are etched by dry etching or the like through the opening. It is formed.

次いで、図3(a)に示すように、図2(c)の構造体の上面側(バリア絶縁層30及びゲート絶縁層34の上とビアホールVH内)に、クロム(Cr)層及び金(Au)層を順次成膜して金属層を形成した後に、フォトリソグラフィ及びエッチングにより金属層をパターニングする。これにより、Sw−TFT用のソース電極36a及びドレイン電極36bがゲート電極32aを被覆するゲート絶縁層34の上面端側から側面にかけてそれぞれ延在して形成される。これと同時に、Dr−TFT用のソース電極36x及びドレイン電極36yがゲート電極32bを被覆するゲート絶縁層34の上面端側から側面にかけてそれぞれ延在して形成される。さらに、Dr−TFT用のドレイン電極36yはビアホールVHを介して画素電極26に電気的に接続されて形成される。   Next, as shown in FIG. 3A, a chromium (Cr) layer and gold (on the upper surface side of the structure of FIG. 2C (on the barrier insulating layer 30 and the gate insulating layer 34 and in the via hole VH)). After an Au) layer is sequentially formed to form a metal layer, the metal layer is patterned by photolithography and etching. Accordingly, the source electrode 36a and the drain electrode 36b for the Sw-TFT are formed to extend from the upper surface end side to the side surface of the gate insulating layer 34 covering the gate electrode 32a. At the same time, a source electrode 36x and a drain electrode 36y for the Dr-TFT are formed extending from the upper surface end side to the side surface of the gate insulating layer 34 covering the gate electrode 32b. Further, the drain electrode 36y for the Dr-TFT is formed by being electrically connected to the pixel electrode 26 through the via hole VH.

次いで、図3(b)に示すように、図3(a)の構造体の上面全体に、真空蒸着法などにより膜厚が50nm程度の有機半導体からなる有機活性層38を形成する。有機活性層38の材料としては、ペンタセン、セキシチオフェン、又はポリチオフェンなどが好適に使用される。   Next, as shown in FIG. 3B, an organic active layer 38 made of an organic semiconductor having a thickness of about 50 nm is formed on the entire top surface of the structure of FIG. As a material of the organic active layer 38, pentacene, sexithiophene, polythiophene, or the like is preferably used.

さらに、図3(c)に示すように、有機活性層38の上に真空蒸着法などによってパリレン(ポリパラキシリレン)樹脂層40を形成する。続いて、図4(a)に示すように、パリレン樹脂層40の上にシリコン酸化層(SiO2)などからなる無機絶縁層42を形成する。 Further, as shown in FIG. 3C, a parylene (polyparaxylylene) resin layer 40 is formed on the organic active layer 38 by a vacuum deposition method or the like. Subsequently, as shown in FIG. 4A, an inorganic insulating layer 42 made of a silicon oxide layer (SiO 2 ) or the like is formed on the parylene resin layer 40.

続いて、図4(b)に示すように、無機絶縁層42の上に、Sw−TFT用のゲート絶縁層34及びDr−TFT用のゲート絶縁層34に対応するレジストパターン15を形成する。さらに、図4(c)に示すように、そのレジストパターン15をマスクにして、無機絶縁層42、パリレン樹脂層40及び有機活性層38をエッチングする。レジストパターン15はドライエッチングにより除去してもよい。   Subsequently, as illustrated in FIG. 4B, a resist pattern 15 corresponding to the Sw-TFT gate insulating layer 34 and the Dr-TFT gate insulating layer 34 is formed on the inorganic insulating layer 42. Further, as shown in FIG. 4C, the inorganic insulating layer 42, the parylene resin layer 40, and the organic active layer 38 are etched using the resist pattern 15 as a mask. The resist pattern 15 may be removed by dry etching.

これにより、Sw−TFT用のソース電極36a、ドレイン電極36b及びゲート絶縁層34の上に、Sw−TFT用の有機活性層38a、パリレン樹脂層40からなるキャップ保護層40a及び無機絶縁層42からなるキャップバリア層42aがパターン化されて得られる。それと同時に、Dr−TFT用のソース電極36x、ドレイン電極36y及びゲート絶縁層34の上に、Dr−TFT用の有機活性層38b、キャップ保護層40b及びキャップバリア層42bがパターニングされて得られる。   As a result, the Sw-TFT organic active layer 38a, the cap protective layer 40a made of the parylene resin layer 40, and the inorganic insulating layer 42 are formed on the Sw-TFT source electrode 36a, drain electrode 36b, and gate insulating layer 34. A cap barrier layer 42a is obtained by patterning. At the same time, the Dr-TFT organic active layer 38b, the cap protective layer 40b, and the cap barrier layer 42b are patterned on the source electrode 36x, the drain electrode 36y, and the gate insulating layer 34 for the Dr-TFT.

このとき、各有機活性層38a,38bは、キャップバリア層42a,42b(無機絶縁層)及びキャップ保護層40a,40b(パリレン樹脂層)によって被覆されて保護されるので、フォトリソグラフィ工程でのウェット処理やプラズマなどによる性能劣化が防止される。なお、レジストパターン15を除去せずに残したままにしても差し支えない。   At this time, the organic active layers 38a and 38b are covered and protected by the cap barrier layers 42a and 42b (inorganic insulating layers) and the cap protective layers 40a and 40b (parylene resin layers), so that they are wet in the photolithography process. Performance degradation due to processing or plasma is prevented. Note that the resist pattern 15 may be left without being removed.

これによって、ゲート電極32a、ゲート絶縁層34、ソース電極36aとドレイン電極36b、及びソース電極36aとドレイン電極36bに電気的に接続された有機活性層38aにより構成されるSw−TFT5が得られる。また、ゲート電極32b、ゲート絶縁層34、ソース電極36xとドレイン電極36y、及びソース電極36xとドレイン電極36yに電気的に接続される有機活性層38bにより構成されるDr−TFT6が得られる。そして、Dr−TFT6のドレイン電極36yがビアホールVHを介してDr−TFT6の下側に配置された画素電極26に電気的に接続される。   Thereby, the Sw-TFT 5 including the gate electrode 32a, the gate insulating layer 34, the source electrode 36a and the drain electrode 36b, and the organic active layer 38a electrically connected to the source electrode 36a and the drain electrode 36b is obtained. In addition, the Dr-TFT 6 including the gate electrode 32b, the gate insulating layer 34, the source electrode 36x and the drain electrode 36y, and the organic active layer 38b electrically connected to the source electrode 36x and the drain electrode 36y is obtained. The drain electrode 36y of the Dr-TFT 6 is electrically connected to the pixel electrode 26 disposed below the Dr-TFT 6 through the via hole VH.

本実施形態では、耐熱性のガラス基板10の上にSw−TFT5及びDr−TFT6を形成するので、プラスチックフィルム上に直接形成する場合と違って、位置合わせ精度よく所望のTFTを得ることができる。   In this embodiment, since the Sw-TFT 5 and the Dr-TFT 6 are formed on the heat-resistant glass substrate 10, a desired TFT can be obtained with high alignment accuracy, unlike the case where it is directly formed on a plastic film. .

また、本実施形態では、Sw−TFT5及びDr−TFT6が画素電極26の上に層間絶縁層28及びバリア絶縁層30を介して画素電極26のパターン領域に重なった位置に配置される。従って、後述するように、画素電極26の配置領域が限定されることなく、画素部の全体領域に画素電極26を配置することができるので、ディスプレイを構成する際にその開口率(発光部の占有比率)を大きくすることができる。   In the present embodiment, the Sw-TFT 5 and the Dr-TFT 6 are disposed on the pixel electrode 26 at a position overlapping the pattern region of the pixel electrode 26 via the interlayer insulating layer 28 and the barrier insulating layer 30. Therefore, as will be described later, the pixel electrode 26 can be disposed in the entire region of the pixel portion without limiting the region in which the pixel electrode 26 is disposed. (Occupation ratio) can be increased.

なお、有機活性層38a,38b、キャップ保護層40a,40b及びキャップバリア層42a、42bをマスク蒸着法によりパターン化して成膜してもよい。マスク蒸着法は、真空蒸着装置の中でシャドーマスクを高精度で移動させることによって成膜と同時にパターンを形成する方法であり、フォトリソグラフィを使用することなく、パターン化された有機活性層38a,38b、キャップ保護層40a、40b及びキャップバリア層42a,42bを順次積層して形成することができる。このため、フォトリソグラフィ工程で有機活性層38a,38bの性能が劣化するおそれは全くない。あるいは、インクジェット方式により有機活性層38a,38bをパターン化して形成してもよい。   The organic active layers 38a and 38b, the cap protective layers 40a and 40b, and the cap barrier layers 42a and 42b may be formed by patterning by a mask vapor deposition method. The mask vapor deposition method is a method of forming a pattern simultaneously with film formation by moving a shadow mask with high accuracy in a vacuum vapor deposition apparatus. The patterned organic active layer 38a, 38b, cap protective layers 40a and 40b, and cap barrier layers 42a and 42b can be stacked in sequence. For this reason, there is no possibility that the performance of the organic active layers 38a and 38b deteriorates in the photolithography process. Alternatively, the organic active layers 38a and 38b may be patterned by an ink jet method.

次いで、図5(a)に示すように、Sw−TFT5及びDr−TFT6の上にそれを被覆する保護絶縁層44(第2絶縁層)を形成する。保護絶縁層44としては、パリレン層と、水蒸気やガスの侵入をブロックできるシリコン酸化層(SiOX)、シリコン窒化層(SiNX)又はシリコン酸化窒化層(SiON)などの無機絶縁層との積層膜が好適に使用され、CVD法や真空蒸着法によって形成される。あるいは、保護絶縁層44をパリレン以外のポリイミド樹脂、エポキシ樹脂、アクリル樹脂、ポリビニルアルコール又はポリパラキシレンなどの有機樹脂層から形成してもよい。 Next, as shown in FIG. 5A, a protective insulating layer 44 (second insulating layer) is formed on the Sw-TFT 5 and the Dr-TFT 6 so as to cover them. The protective insulating layer 44 is a laminate of a parylene layer and an inorganic insulating layer such as a silicon oxide layer (SiO x ), a silicon nitride layer (SiN x ), or a silicon oxynitride layer (SiON) that can block the entry of water vapor or gas. A film is preferably used and formed by a CVD method or a vacuum deposition method. Or you may form the protective insulating layer 44 from organic resin layers, such as polyimide resins other than parylene, an epoxy resin, an acrylic resin, polyvinyl alcohol, or polyparaxylene.

その後に、図5(b)に示すように、図5(a)の保護絶縁層44の上面に接着層46を介してプラスチックフィルム20を対向させて配置する。さらに、熱処理することにより接着層46を硬化させて、図5(a)の構造体の上にプラスチックフィルム20を接着する。プラスチックフィルム20としては、膜厚が100〜200μmのポリエーテルスルホンフィルムやポリカーボネートフィルムなどが好適に使用される。   After that, as shown in FIG. 5B, the plastic film 20 is disposed on the upper surface of the protective insulating layer 44 in FIG. Further, the adhesive layer 46 is cured by heat treatment, and the plastic film 20 is bonded onto the structure shown in FIG. As the plastic film 20, a polyethersulfone film or a polycarbonate film having a film thickness of 100 to 200 μm is preferably used.

なお、保護絶縁層44をCVD法や真空蒸着法で形成する場合、Sw−TFT5及びDr−TFT6の段差を平坦化するには工程が複雑になることから、保護絶縁層44はその上面に段差が発生して形成される場合が多い。しかしながら、保護絶縁層44の段差は接着層46で埋め込んで解消できるので、接着層46の上面が平坦になった状態でプラスチックフィルム20が接着される。   Note that, when the protective insulating layer 44 is formed by a CVD method or a vacuum evaporation method, a process becomes complicated in order to flatten the steps of the Sw-TFT 5 and the Dr-TFT 6, so that the protective insulating layer 44 has a step on its upper surface. Is often formed. However, since the level difference of the protective insulating layer 44 can be eliminated by being embedded in the adhesive layer 46, the plastic film 20 is bonded with the upper surface of the adhesive layer 46 being flat.

続いて、図6(a)に示すように、プラスチックフィルム20の一端にロール17を固定し、そのロール17を回転させながらガラス基板10を剥離する。このとき、ガラス基板10と剥離層22との界面(図6(a)のA部)に沿って剥離され、ガラス基板10が廃棄される。   Subsequently, as shown in FIG. 6A, the roll 17 is fixed to one end of the plastic film 20, and the glass substrate 10 is peeled while rotating the roll 17. At this time, it peels along the interface (A part of Fig.6 (a)) of the glass substrate 10 and the peeling layer 22, and the glass substrate 10 is discarded.

図6(b)には、図6(a)の構造体からガラス基板10が除去されたものを上下反転させた状態が示されている。図6(b)に示すように、プラスチックフィルム20の上に、下から順に、接着層46、保護絶縁層44、下側にキャップバリア層42a,42b及びキャップ保護層40a,40bが設けられたSw−TFT5とDr−TFT6、バリア絶縁層30、層間絶縁層28、画素電極26、下地バリア層24、及び剥離層22が転写・形成される。   FIG. 6B shows a state where the glass substrate 10 removed from the structure of FIG. 6A is turned upside down. As shown in FIG. 6B, an adhesive layer 46, a protective insulating layer 44, and cap barrier layers 42a and 42b and cap protective layers 40a and 40b are provided on the plastic film 20 in order from the bottom. Sw-TFT 5 and Dr-TFT 6, barrier insulating layer 30, interlayer insulating layer 28, pixel electrode 26, base barrier layer 24, and release layer 22 are transferred and formed.

その後に、図7に示すように、酸素ガスのプラズマなどで剥離層22を除去することにより下地バリア層24を露出させる。さらに、CF4プラズマなどで下地バリア層24をエッチングして除去することにより、画素電極26を露出させる。 Thereafter, as shown in FIG. 7, the base barrier layer 24 is exposed by removing the release layer 22 with oxygen gas plasma or the like. Further, the underlying barrier layer 24 is removed by etching with CF 4 plasma or the like, thereby exposing the pixel electrode 26.

以上により、本実施形態のフレキシブルTFT基板1が得られる。   As described above, the flexible TFT substrate 1 of the present embodiment is obtained.

図7に示すように、本実施形態のフレキシブルTFT基板1では、プラスチックフィルム20の上に接着層46及び保護絶縁層44(下側絶縁層)が順に形成されている。保護絶縁層44の中にはSw−TFT5とDr−TFT6が埋設されており、その上にバリア絶縁層30が形成されている。   As shown in FIG. 7, in the flexible TFT substrate 1 of this embodiment, an adhesive layer 46 and a protective insulating layer 44 (lower insulating layer) are sequentially formed on the plastic film 20. A Sw-TFT 5 and a Dr-TFT 6 are embedded in the protective insulating layer 44, and the barrier insulating layer 30 is formed thereon.

Sw−TFT5は、下から順に、有機活性層38a、ソース電極36aとドレイン電極36b、ゲート絶縁層34、及びゲート電極32aが形成されて構成されており、有機活性層38aの下面にはキャップ保護層40a及びキャップバリア層42a(キャップ絶縁層)が設けられている。Dr−TFT6においても、同様に、下から順に、有機活性層38b、ソース電極36xとドレイン電極36y、ゲート絶縁層34、及びゲート電極32bが形成されて構成されており、有機活性層38bの下面にはキャップ保護層40b及びキャップバリア層42bが設けられている。   The Sw-TFT 5 includes an organic active layer 38a, a source electrode 36a and a drain electrode 36b, a gate insulating layer 34, and a gate electrode 32a formed in this order from the bottom, and a cap protection is provided on the lower surface of the organic active layer 38a. A layer 40a and a cap barrier layer 42a (cap insulating layer) are provided. Similarly, in the Dr-TFT 6, the organic active layer 38b, the source electrode 36x and the drain electrode 36y, the gate insulating layer 34, and the gate electrode 32b are formed in order from the bottom, and the lower surface of the organic active layer 38b is formed. Are provided with a cap protective layer 40b and a cap barrier layer 42b.

本実施形態では、前述した転写技術を採用するので、Sw−TFT5とDr−TFT6は、バリア絶縁層30の上に形成されたSw−TFT5及びDr−TFT6が上下反転した状態となって配置されている。   In this embodiment, since the transfer technique described above is employed, the Sw-TFT 5 and the Dr-TFT 6 are arranged in a state where the Sw-TFT 5 and the Dr-TFT 6 formed on the barrier insulating layer 30 are vertically inverted. ing.

このため、Sw−TFT5とDr−TFT6において、ゲート電極32a,32bはその上面が保護絶縁層44の上面と同一面となった状態でバリア絶縁層30の下面から下側に突出して配置されている。そして、ゲート電極32a,32bの下面及び側面がゲート絶縁層34で被覆されている。さらに、ソース電極36a、36x及びドレイン電極36b、36yは、有機活性層38a、38bとゲート絶縁層34との間からゲート電極32a,32bの側方にかけて上側にそれぞれ延在している。   Therefore, in the Sw-TFT 5 and the Dr-TFT 6, the gate electrodes 32 a and 32 b are disposed so as to protrude downward from the lower surface of the barrier insulating layer 30 with the upper surfaces thereof being flush with the upper surface of the protective insulating layer 44. Yes. The lower and side surfaces of the gate electrodes 32a and 32b are covered with the gate insulating layer 34. Furthermore, the source electrodes 36a and 36x and the drain electrodes 36b and 36y extend upward from between the organic active layers 38a and 38b and the gate insulating layer 34 to the sides of the gate electrodes 32a and 32b, respectively.

また、ソース電極36a、36x及びドレイン電極36b、36yの下側には有機活性層38a,38bが配置されており、ソース電極36a、36xとドレイン電極36b、36yとの間の有機活性層38a、38bの部分がゲート絶縁層34に接触するTFTのチャネル部となっている。   Organic active layers 38a and 38b are disposed below the source electrodes 36a and 36x and the drain electrodes 36b and 36y, and the organic active layers 38a and 38b between the source electrodes 36a and 36x and the drain electrodes 36b and 36y, The portion 38b is a TFT channel portion that contacts the gate insulating layer 34.

さらに、バリア絶縁層30の上に層間絶縁層28が形成され、画素電極26がその上面が露出した状態で層間絶縁層28に埋設されて形成されている。画素電極26及び層間絶縁層28の各上面は同一面となって平坦化されている。本実施形態では、層間絶縁層28及びバリア絶縁層30により上側絶縁層が構成される。また、画素電極26の所要部下の層間絶縁層28及びバリア絶縁層30の部分にはビアホールVHが設けられている。そして、Dr−TFT6のドレイン電極36yがビアホールVHを介して画素電極26に電気的に接続されている。   Further, an interlayer insulating layer 28 is formed on the barrier insulating layer 30, and the pixel electrode 26 is formed to be buried in the interlayer insulating layer 28 with its upper surface exposed. The upper surfaces of the pixel electrode 26 and the interlayer insulating layer 28 are flattened to be the same surface. In the present embodiment, the interlayer insulating layer 28 and the barrier insulating layer 30 constitute an upper insulating layer. In addition, a via hole VH is provided in a portion of the interlayer insulating layer 28 and the barrier insulating layer 30 below a required portion of the pixel electrode 26. The drain electrode 36y of the Dr-TFT 6 is electrically connected to the pixel electrode 26 through the via hole VH.

このように、本実施形態のフレキシブルTFT基板1では、画素電極26のパターン領域の下側に画素電極26に重なった状態でSw−TFT5及びDr−TFT6が配置されている。そして、層間絶縁層28及びバリア絶縁層30に設けられたビアホールVHを介してDr−TFT6のドレイン電極36yが画素電極26に電気的に接続されている。   As described above, in the flexible TFT substrate 1 of the present embodiment, the Sw-TFT 5 and the Dr-TFT 6 are arranged on the lower side of the pattern region of the pixel electrode 26 so as to overlap the pixel electrode 26. The drain electrode 36 y of the Dr-TFT 6 is electrically connected to the pixel electrode 26 through a via hole VH provided in the interlayer insulating layer 28 and the barrier insulating layer 30.

このような構成とすることにより、画素電極26の配置領域がSw−TFT5及びDr−TFT6によって制限されることなく、各画素部の全体領域に画素電極26を配置することができるので、画素部の全体領域に画素電極26を配置してその面積を大きくすることができる。   By adopting such a configuration, the pixel electrode 26 can be disposed in the entire region of each pixel unit without limiting the region in which the pixel electrode 26 is disposed by the Sw-TFT 5 and the Dr-TFT 6. The area of the pixel electrode 26 can be increased by arranging the pixel electrode 26 in the entire region.

また、有機活性層38a,38bは、バリア絶縁層30と保護絶縁層44との間に配置されるので、外気からの水蒸気やプラスチックフィルム20内の水分が有機活性層38a、38bに侵入ことが防止され、信頼性の高いフレキシブルTFT基板が構成される。   Further, since the organic active layers 38a and 38b are disposed between the barrier insulating layer 30 and the protective insulating layer 44, water vapor from outside air or moisture in the plastic film 20 can enter the organic active layers 38a and 38b. A highly reliable flexible TFT substrate is formed.

次に、本実施形態のフレキシブルTFT基板1を使用して有機ELディスプレイを製造する方法について説明する。図8に示すように、まず、図7のフレキシブルTFT基板1の上面側に露出する画素電極26の上に、マスク蒸着法によって膜厚が例えば30nmの正孔輸送層52を選択的に形成する。正孔輸送層52としては、芳香族3級アミン誘導体であるα-NPDなどが好適に使用される。   Next, a method for manufacturing an organic EL display using the flexible TFT substrate 1 of the present embodiment will be described. As shown in FIG. 8, first, a hole transport layer 52 having a film thickness of, for example, 30 nm is selectively formed on the pixel electrode 26 exposed on the upper surface side of the flexible TFT substrate 1 of FIG. . As the hole transport layer 52, α-NPD which is an aromatic tertiary amine derivative is preferably used.

さらに、同じく図8に示すように、正孔輸送層52上にマスク蒸着法によって膜厚が例えば70nmの低分子系の発光層54を選択的に形成する。本実施形態では、3原色の発光層54を形成してフルカラー化する形態を例示するので、後に図10で説明するように、3原色(赤色(R)、緑色(G)、青色(B))の各画素部の正孔輸送層52上に赤色発光層、緑色発光層及び青色発光層がそれぞれ形成される。低分子系の発光層54としては、ホスト材料にドーピング材料が混合されたものが使用され、そのドーピング材料(分子)が発光する。ホスト材料では、例えばAlq3やジスチリルアリーレン誘導体(DPVBi)があり、ドーピング材料では、例えば緑色発光のクマリン6や赤色発光のDCJTBなどがある。   Further, as shown in FIG. 8, a low molecular light emitting layer 54 having a thickness of, for example, 70 nm is selectively formed on the hole transport layer 52 by a mask vapor deposition method. In the present embodiment, an example in which the light emitting layer 54 of three primary colors is formed to form a full color is illustrated, so that the three primary colors (red (R), green (G), and blue (B) will be described later with reference to FIG. ), A red light emitting layer, a green light emitting layer, and a blue light emitting layer are formed on the hole transport layer 52 of each pixel portion. As the low molecular light emitting layer 54, a host material mixed with a doping material is used, and the doping material (molecule) emits light. Examples of the host material include Alq3 and a distyrylarylene derivative (DPVBi), and examples of the doping material include green-emitting coumarin 6 and red-emitting DCJTB.

続いて、同じく図8に示すように、マスク蒸着法によって発光層54上に電子輸送層56を形成する。電子輸送層56としては、キノリノールアルミ錯体(Alq3)などが好適に使用される。   Subsequently, as shown in FIG. 8, an electron transport layer 56 is formed on the light emitting layer 54 by mask vapor deposition. As the electron transport layer 56, quinolinol aluminum complex (Alq3) or the like is preferably used.

あるいは、インクジェット方式によって、正孔輸送層52、発光層54及び電子輸送層56を形成してもよい。   Alternatively, the hole transport layer 52, the light emitting layer 54, and the electron transport layer 56 may be formed by an inkjet method.

これにより、正孔輸送層52、発光層54及び電子輸送層56により構成される有機EL層50が得られる。   Thereby, the organic EL layer 50 comprised by the positive hole transport layer 52, the light emitting layer 54, and the electron carrying layer 56 is obtained.

なお、正孔輸送層52及び電子輸送層56のうちのいずれか一方のみが形成された形態としてもよいし、正孔輸送層52及び電子輸送層56の両者を省略した形態としてもよい。   Note that only one of the hole transport layer 52 and the electron transport layer 56 may be formed, or both the hole transport layer 52 and the electron transport layer 56 may be omitted.

さらに、同じく図8に示すように、電子輸送層56上にマスク蒸着法によって画素電極26に対向する対向電極58を形成する。対向電極58は共通電極として形成される。対向電極58としては、透明電極を使用してもよいし、フッ化リチウム/アルミニウム(LiF/Al)積層膜などの不透明電極を使用してもよい。対向電極58を透明電極から形成する場合は、ITO層の下にBCP層、CSを含むBCP層、又は極薄Al層などが形成されたものが好適に使用される。   Further, as shown in FIG. 8, a counter electrode 58 facing the pixel electrode 26 is formed on the electron transport layer 56 by mask vapor deposition. The counter electrode 58 is formed as a common electrode. As the counter electrode 58, a transparent electrode may be used, or an opaque electrode such as a lithium fluoride / aluminum (LiF / Al) laminated film may be used. When the counter electrode 58 is formed of a transparent electrode, an electrode in which a BCP layer, a BCP layer containing CS, or an ultrathin Al layer is formed below the ITO layer is preferably used.

本実施形態では、図8の上側に発光させる形態を示すので、画素電極26が不透明電極から形成され、対向電極58が透明電極から形成される。逆に、図8の下側に発光させる場合は、画素電極26が透明電極から形成され、対向電極58が不透明電極から形成される。
これにより、画素電極26、有機EL層50及び対向電極58により構成される有機EL素子2が得られる。
In the present embodiment, since a form in which light is emitted is shown in the upper side of FIG. 8, the pixel electrode 26 is formed from an opaque electrode, and the counter electrode 58 is formed from a transparent electrode. On the other hand, when light is emitted to the lower side of FIG. 8, the pixel electrode 26 is formed from a transparent electrode, and the counter electrode 58 is formed from an opaque electrode.
Thereby, the organic EL element 2 comprised by the pixel electrode 26, the organic EL layer 50, and the counter electrode 58 is obtained.

このように、本実施形態では、有機活性層38a,38bを形成する工程では、有機活性層38a,38bがキャップ保護層40a,40bやキャップバリア層42a,42bで保護されているため、フォトリソグラフィを用いても有機活性層38a,38bの性能が劣化するおそれがない。また、有機EL層50はフォトリソグラフィを使用せずに形成されるので、有機EL層50の性能劣化も生じない。   As described above, in this embodiment, in the step of forming the organic active layers 38a and 38b, the organic active layers 38a and 38b are protected by the cap protection layers 40a and 40b and the cap barrier layers 42a and 42b. Even if is used, there is no possibility that the performance of the organic active layers 38a and 38b is deteriorated. Further, since the organic EL layer 50 is formed without using photolithography, the performance of the organic EL layer 50 is not deteriorated.

その後に、図9に示すように、有機EL素子2の上にそれを被覆する封止層59を形成する。封止層59としては、シリコン酸化層(SiOX)やシリコン窒化層(SiNX)などが使用され、例えば成膜温度が100℃程度の低温CVDにより形成される。あるいは、防湿層が形成された樹脂フィルムを貼着して封止層59としてもよい。 Thereafter, as shown in FIG. 9, a sealing layer 59 is formed on the organic EL element 2 to cover it. As the sealing layer 59, a silicon oxide layer (SiO x ), a silicon nitride layer (SiN x ), or the like is used. For example, the sealing layer 59 is formed by low temperature CVD at a film forming temperature of about 100 ° C. Or it is good also as the sealing layer 59 by sticking the resin film in which the moisture-proof layer was formed.

以上により、本発明の第1実施形態に係るフレキシブル有機ELディスプレイ3が完成する。   Thus, the flexible organic EL display 3 according to the first embodiment of the present invention is completed.

図10には、第1実施形態のフレキシブル有機ELディスプレイ3の3原色の画素部(赤色画素部(R)、緑色画素部(G)、及び青色画素部(B))が描かれている。図10に示すように、3原色の各画素部(R),(G),(B)に、前述したSw−TFT5とドレイン電極36yがビアホールVHを介して画素電極26に接続されたDr−TFT6とがそれぞれ配置されている。   In FIG. 10, the three primary color pixel portions (red pixel portion (R), green pixel portion (G), and blue pixel portion (B)) of the flexible organic EL display 3 of the first embodiment are depicted. As shown in FIG. 10, in each of the three primary color pixel portions (R), (G), and (B), the above-described Sw-TFT 5 and the drain electrode 36y are connected to the pixel electrode 26 via the via hole VH. Each of the TFTs 6 is disposed.

そして、各画素部(R),(G),(B)の画素電極26の上には前述した有機EL層50がそれぞれ形成されており、各画素部(R),(G),(B)に、赤色発光層54R、緑色発光層54G及び青色発光層54Bがそれぞれ対応して設けられている。これらの発光層54R,54G,54Bはマスク蒸着法によって順次形成されて得られる。   The organic EL layer 50 described above is formed on the pixel electrode 26 of each pixel portion (R), (G), (B), and each pixel portion (R), (G), (B ), A red light emitting layer 54R, a green light emitting layer 54G, and a blue light emitting layer 54B are respectively provided. These light emitting layers 54R, 54G, and 54B are obtained by being sequentially formed by a mask vapor deposition method.

あるいは、インクジェット方式によって赤色発光層54R、緑色発光層54G及び青色発光層54Bを塗り分けしてもよい。そして、3原色の画素部(サブピクセル)が表示単位であるピクセルを構成する。他の要素は図9と同一であるので、同一符号を付してその説明を省略する。   Alternatively, the red light emitting layer 54R, the green light emitting layer 54G, and the blue light emitting layer 54B may be separately applied by an inkjet method. A pixel portion (sub-pixel) of three primary colors constitutes a pixel as a display unit. Since other elements are the same as those in FIG. 9, the same reference numerals are given and description thereof is omitted.

図11は本発明の第1実施形態のフレキシブル有機ELディスプレイの画素部の等価回路を示す図、図12は本発明の第1実施形態のフレキシブルディスプレイの画素部の一例を示す平面図である。   FIG. 11 is a diagram showing an equivalent circuit of the pixel portion of the flexible organic EL display according to the first embodiment of the present invention, and FIG. 12 is a plan view showing an example of the pixel portion of the flexible display according to the first embodiment of the present invention.

図12の平面図を適宜参照しながら図11の等価回路を説明すると、有機EL素子2の対向電極58(陰極)がグランド(GND)66に接続され、有機EL素子2の画素電極26(陽極)がビアホールVHを介してDr−TFT6のドレイン電極36yに接続されている。Dr−TFT6のソース電極36xは電源(Vdd)線60に接続されている。   The equivalent circuit of FIG. 11 will be described with reference to the plan view of FIG. 12 as appropriate. The counter electrode 58 (cathode) of the organic EL element 2 is connected to the ground (GND) 66 and the pixel electrode 26 (anode) of the organic EL element 2 is connected. ) Is connected to the drain electrode 36y of the Dr-TFT 6 through the via hole VH. The source electrode 36 x of the Dr-TFT 6 is connected to a power supply (Vdd) line 60.

また、Dr−TFT6のゲート電極32bと電源(Vdd)線60との間には保持容量Csが形成されている。また、Dr−TFT6のゲート電極32bにSw−TFT5のドレイン電極36bが接続され、Sw−TFT5のソース電極36aがデータ線62に接続されている。さらに、Sw−TFT5のゲート電極32aが走査線64に接続されている。   Further, a storage capacitor Cs is formed between the gate electrode 32 b of the Dr-TFT 6 and the power supply (Vdd) line 60. Further, the drain electrode 36 b of the Sw-TFT 5 is connected to the gate electrode 32 b of the Dr-TFT 6, and the source electrode 36 a of the Sw-TFT 5 is connected to the data line 62. Further, the gate electrode 32 a of the Sw-TFT 5 is connected to the scanning line 64.

図11の等価回路では以下のように動作する。まず、走査線64の電位を選択状態とし、走査線64に書き込み電位を印加すると、Sw−TFT5が導通して保持容量Csが充電又は放電され、Dr−TFT6のゲート電位は書き込み電位となる。次に、走査線64の電位を非選択状態とすると、走査線64とDr−TFT6とは電気的に切り離されるが、Dr−TFT6のゲート電位は保持容量Csによって安定に保持される。   The equivalent circuit of FIG. 11 operates as follows. First, when the potential of the scanning line 64 is selected and a writing potential is applied to the scanning line 64, the Sw-TFT 5 is turned on to charge or discharge the storage capacitor Cs, and the gate potential of the Dr-TFT 6 becomes the writing potential. Next, when the potential of the scanning line 64 is set to a non-selected state, the scanning line 64 and the Dr-TFT 6 are electrically disconnected, but the gate potential of the Dr-TFT 6 is stably held by the storage capacitor Cs.

そして、Dr−TFT6及び有機EL素子2に流れる電流は、Dr−TFT6のゲート・ソース間電圧に応じた値となり、有機EL素子2はその電流値に応じた輝度で発光し続ける。   Then, the current flowing through the Dr-TFT 6 and the organic EL element 2 has a value corresponding to the gate-source voltage of the Dr-TFT 6, and the organic EL element 2 continues to emit light with the luminance corresponding to the current value.

このような構成の画素をマトリクス状に複数並べ、走査線64を順次選択しながら、データ線62を通して書き込みを繰り返すことにより、アクティブマトリクス型の有機ELディスプレイを構成することができる。このようにして、各画素部(R),(G),(B)の各発光層54R,54G,54Bから外部に所定の色の光がそれぞれ放出されてカラー画像が得られる(図10の矢印の方向)。   An active matrix organic EL display can be configured by arranging a plurality of pixels having such a configuration in a matrix and repeating writing through the data lines 62 while sequentially selecting the scanning lines 64. In this manner, light of a predetermined color is emitted to the outside from the light emitting layers 54R, 54G, and 54B of the pixel portions (R), (G), and (B) to obtain a color image (FIG. 10). Arrow direction).

本実施形態では、図12に示すように、走査線64、データ線62及び電源(Vdd)線60によって画定される各画素部の全体に画素電極26(太線で囲まれた領域)がそれぞれ配置され、Sw−TFT5及びDr−TFT6が画素電極26のパターン領域の下に重なった状態で配置されている。   In the present embodiment, as shown in FIG. 12, pixel electrodes 26 (regions surrounded by thick lines) are arranged on the entire pixel portions defined by the scanning lines 64, the data lines 62, and the power supply (Vdd) lines 60, respectively. In addition, the Sw-TFT 5 and the Dr-TFT 6 are arranged in a state of being overlapped under the pattern region of the pixel electrode 26.

特に、図10のようにディスプレイの上側に発光させる場合は、Sw−TFT5とDr−TFT6の配置によって光量が全く影響されない構造となるため、開口率(発光部の占有比率)を格段に向上させることができる。これにより、フレキシブル有機ELディスプレイの高輝度・高精細化が可能になる。   In particular, when light is emitted to the upper side of the display as shown in FIG. 10, since the light amount is not affected at all by the arrangement of the Sw-TFT 5 and the Dr-TFT 6, the aperture ratio (occupation ratio of the light emitting part) is remarkably improved. be able to. As a result, it is possible to increase the brightness and definition of the flexible organic EL display.

図13には比較例のフレキシブル有機ELディスプレイの画素部の平面図が示されている。図13に示すように、比較例のフレキシブル有機ELディスプレイでは、Sw−TFT5とDr−TFT6が画素部の周縁側に配置され、画素電極26(太線で囲まれた領域)がSw−TFT5とDr−TFT6に重ならないようにそれらの横に並んで配置されている。従って、本実施形態と違って各画素部の中に不発光部がかなり存在するので、ディスプレイの開口率が低くなってしまう。   FIG. 13 shows a plan view of a pixel portion of a flexible organic EL display of a comparative example. As shown in FIG. 13, in the flexible organic EL display of the comparative example, the Sw-TFT 5 and the Dr-TFT 6 are arranged on the peripheral side of the pixel portion, and the pixel electrode 26 (the region surrounded by the thick line) is the Sw-TFT 5 and the Dr. -The TFTs 6 are arranged side by side so as not to overlap. Therefore, unlike the present embodiment, the non-light emitting portion is considerably present in each pixel portion, so that the aperture ratio of the display is lowered.

本実施形態では、図10において下側に発光させる場合においても、Sw−TFT5とDr−TFT6の不透明部によって一部遮光されるものの、比較例に比べて十分な開口率を得ることができる。   In the present embodiment, even when light is emitted downward in FIG. 10, a sufficient aperture ratio can be obtained as compared with the comparative example, although part of the light is blocked by the opaque portions of the Sw-TFT 5 and the Dr-TFT 6.

なお、図12のフレキシブルディスプレイの画素部は、本発明のフレキシブルTFT基板の技術思想に基づいてレイアウトされた一例であり、その他にも各種のレイアウトを採用できることはいうまでもない。   The pixel portion of the flexible display in FIG. 12 is an example laid out based on the technical idea of the flexible TFT substrate of the present invention, and it goes without saying that various layouts can be adopted.

また、発光層54として白色発光層を形成し、後述する第2実施形態のように画素電極26とSw−TFT5及びDr−TFT6との間(層間絶縁層28とバリア絶縁層30の間)にカラーフィルタ層を形成してフルカラー化してもよい。この場合、ビアホールVHは、層間絶縁層28、カラーフィルタ層及びバリア絶縁層30の部分に形成される。また、この形態では、図10の下側(矢印の方向と反対側)に光が放出されるように設計する必要があるので、画素電極26が透明導電層から形成され、かつ対向電極58が不透明導電層から形成される。   Further, a white light emitting layer is formed as the light emitting layer 54, and between the pixel electrode 26 and the Sw-TFT 5 and the Dr-TFT 6 (between the interlayer insulating layer 28 and the barrier insulating layer 30) as in the second embodiment described later. A color filter layer may be formed to achieve full color. In this case, the via hole VH is formed in the interlayer insulating layer 28, the color filter layer, and the barrier insulating layer 30. Further, in this embodiment, since it is necessary to design so that light is emitted to the lower side of FIG. 10 (opposite to the direction of the arrow), the pixel electrode 26 is formed of a transparent conductive layer, and the counter electrode 58 is It is formed from an opaque conductive layer.

(第2の実施の形態)
図14〜図17は本発明の第2実施形態のフレキシブル液晶ディスプレイの製造方法を示す断面図、図18は同じくフレキシブル液晶ディスプレイを示す断面図である。第2実施形態では、本発明の実施形態のフレキシブルTFT基板を液晶ディスプレイに適用する形態を例示する。第2実施形態では、第1実施形態と同一工程についてはその詳しい説明を省略する。また、同一要素には同一符号を付してその説明を省略する。
(Second Embodiment)
14-17 is sectional drawing which shows the manufacturing method of the flexible liquid crystal display of 2nd Embodiment of this invention, FIG. 18 is sectional drawing which similarly shows a flexible liquid crystal display. The second embodiment exemplifies a mode in which the flexible TFT substrate according to the embodiment of the present invention is applied to a liquid crystal display. In the second embodiment, detailed description of the same steps as those in the first embodiment is omitted. Moreover, the same code | symbol is attached | subjected to the same element and the description is abbreviate | omitted.

図14(a)に示すように、まず、ガラス基板10の上に剥離層22、下地バリア層24及び画素電極26を形成して、第1実施形態の図1(c)と同一の構造体を得る。次いで、図14(b)に示すように、画素電極26を被覆する層間絶縁層28を形成した後に、画素電極26に対応する層間絶縁層28の上にカラーフィルタ層29を形成する。   As shown in FIG. 14A, first, a peeling layer 22, a base barrier layer 24, and a pixel electrode 26 are formed on a glass substrate 10, and the same structure as in FIG. 1C of the first embodiment. Get. Next, as shown in FIG. 14B, after forming an interlayer insulating layer 28 that covers the pixel electrode 26, a color filter layer 29 is formed on the interlayer insulating layer 28 corresponding to the pixel electrode 26.

本実施形態ではカラーフィルタ層29でフルカラー化する形態を例示している。図14(b)には1つの画素部のみが示されているが、第1実施形態の図10のような3原色の画素部(R),(G),(B)の各画素電極26の上に赤色(R)カラーフィルタ層、緑色(G)カラーフィルタ層、及び青色(B)カラーフィルタ層がそれぞれ形成される。   In the present embodiment, an example in which the color filter layer 29 is full-colored is illustrated. FIG. 14B shows only one pixel portion, but the pixel electrodes 26 of the three primary color pixel portions (R), (G), and (B) as shown in FIG. 10 of the first embodiment. A red (R) color filter layer, a green (G) color filter layer, and a blue (B) color filter layer are respectively formed on the substrate.

そして、3原色の画素部(サブピクセル)が表示単位であるピクセルを構成する。3原色の各カラーフィルタ層29は、例えば顔料分散タイプの感光性塗布膜がフォトリソグラフィによって順次パターニングされて形成される。さらに、カラーフィルタ層29の上にバリア絶縁層30が形成される。   A pixel portion (sub-pixel) of three primary colors constitutes a pixel as a display unit. Each of the three primary color filter layers 29 is formed by sequentially patterning, for example, a pigment dispersion type photosensitive coating film by photolithography. Further, the barrier insulating layer 30 is formed on the color filter layer 29.

なお、カラーフィルタ層29を設けずに、時分割でバックライトの3原色を切り替えてフルカラー表示を行うフィールド色順次駆動方式の液晶ディスプレイとしてもよい。   The color filter layer 29 may be omitted, and a field color sequential drive type liquid crystal display that performs full color display by switching the three primary colors of the backlight in a time-division manner may be used.

次いで、図14(c)に示すように、第1実施形態と同様な方法により、バリア絶縁層30の上に、TFT用のゲート電極32及びそれを被覆するゲート絶縁層34を形成する。さらに、図14(d)に示すように、画素電極26の所要部上の層間絶縁層28、カラーフィルタ層29及びバリア絶縁層30の部分にフォトリソグラフィ及びエッチングによりビアホールVHを形成する。   Next, as shown in FIG. 14C, a TFT gate electrode 32 and a gate insulating layer 34 covering the same are formed on the barrier insulating layer 30 by the same method as in the first embodiment. Further, as shown in FIG. 14D, via holes VH are formed in the portions of the interlayer insulating layer 28, the color filter layer 29, and the barrier insulating layer 30 on the required portions of the pixel electrode 26 by photolithography and etching.

続いて、図15(a)に示すように、第1実施形態と同様な方法により、TFT用のソース電極36a及びドレイン電極36bをゲート絶縁層34の上面端側から側面にかけて形成する。ドレイン電極36bはビアホールVHを介して画素電極26に電気的に接続される。さらに、第1実施形態と同様な方法により、ゲート電極32に対応する部分上に有機活性層38、キャップ保護層40及びキャップバリア層42を形成する。   Subsequently, as shown in FIG. 15A, the source electrode 36a and the drain electrode 36b for TFT are formed from the upper surface end side to the side surface of the gate insulating layer 34 by the same method as in the first embodiment. The drain electrode 36b is electrically connected to the pixel electrode 26 through the via hole VH. Further, the organic active layer 38, the cap protection layer 40, and the cap barrier layer 42 are formed on the portion corresponding to the gate electrode 32 by the same method as in the first embodiment.

これにより、第1実施形態と同様に、ゲート電極32、ゲート絶縁層34、ソース電極36aとドレイン電極36b、及び有機活性層38により構成されるスイッチング用のTFT7が形成される。第2実施形態では、液晶ディスプレイを構成するので各画素部に1つのTFT7がそれぞれ設けられる。さらに、TFT7を埋設する保護絶縁層44を形成する。   Thereby, as in the first embodiment, the switching TFT 7 including the gate electrode 32, the gate insulating layer 34, the source electrode 36a and the drain electrode 36b, and the organic active layer 38 is formed. In the second embodiment, since a liquid crystal display is configured, one TFT 7 is provided in each pixel portion. Further, a protective insulating layer 44 in which the TFT 7 is embedded is formed.

次いで、図15(b)に示すように、第1実施形態と同様な方法により、保護絶縁層44の上に接着層46を介してプラスチックフィルム20を接着する。さらに、図16(a)に示すように、第1実施形態と同様に、ガラス基板10と剥離層22との界面から剥離し、ガラス基板10を破棄する。図16(a)には、ガラス基板10が破棄された構造体を上下反転させた様子が示されている。   Next, as shown in FIG. 15B, the plastic film 20 is bonded onto the protective insulating layer 44 via the adhesive layer 46 by the same method as in the first embodiment. Further, as shown in FIG. 16A, similarly to the first embodiment, the glass substrate 10 is peeled off from the interface between the glass substrate 10 and the peeling layer 22 and discarded. FIG. 16A shows a state in which the structure in which the glass substrate 10 is discarded is turned upside down.

続いて、図16(b)に示すように、第1実施形態と同様な方法により、剥離層22及び下地バリア層24を除去することにより、画素電極26を露出させる。さらに、図17に示すように、画素電極26の上に液晶を配向させるための配向膜25を形成する。これにより、液晶ディスプレイ用のプレキシブルTFT基板1aが得られる。   Subsequently, as shown in FIG. 16B, the pixel electrode 26 is exposed by removing the peeling layer 22 and the underlying barrier layer 24 by the same method as in the first embodiment. Further, as shown in FIG. 17, an alignment film 25 for aligning the liquid crystal is formed on the pixel electrode 26. Thereby, a plexable TFT substrate 1a for a liquid crystal display is obtained.

図17に示すように、液晶ディスプレイ用のフレキシブルTFT基板1aでは、基板としてプラスチックフィルム20が使用され、その上に、接着層46及び保護絶縁層44が順に形成されている。保護絶縁層44の中には第1実施形態と同様な構成のTFT7が埋設されている。   As shown in FIG. 17, in the flexible TFT substrate 1a for a liquid crystal display, a plastic film 20 is used as a substrate, and an adhesive layer 46 and a protective insulating layer 44 are sequentially formed thereon. A TFT 7 having the same configuration as that of the first embodiment is embedded in the protective insulating layer 44.

さらに、TFT7の上にはバリア絶縁層30、カラーフィルタ層29、層間絶縁層28及び画素電極26が順に設けられている。そして、TFT7のドレイン電極36bはバリア絶縁層30、カラーフィルタ層29及び層間絶縁層28に設けられたビアホールVHを介して画素電極26に電気的に接続されている。また、画素電極26の上には配向膜25が設けられている。   Further, a barrier insulating layer 30, a color filter layer 29, an interlayer insulating layer 28, and a pixel electrode 26 are sequentially provided on the TFT 7. The drain electrode 36 b of the TFT 7 is electrically connected to the pixel electrode 26 through a via hole VH provided in the barrier insulating layer 30, the color filter layer 29 and the interlayer insulating layer 28. An alignment film 25 is provided on the pixel electrode 26.

このようにして、液晶ディスプレイ用のフレキシブルTFT基板1aにおいても、第1実施形態の図12と同様に、画素電極26が各画素部の全体領域に配置され、TFT7が画素電極26に重なった状態でその下側に配置されて、高い開口率が得られるようになっている。   As described above, also in the flexible TFT substrate 1a for the liquid crystal display, the pixel electrode 26 is arranged in the entire region of each pixel portion and the TFT 7 is overlapped with the pixel electrode 26 as in FIG. 12 of the first embodiment. Therefore, a high aperture ratio can be obtained.

続いて、図18に示すように、フレキシブルTFT基板1aに対向して配置される対向基板1bを用意する。対向基板1bは、プラスチックフィルム20aと、その上に形成されたITOなどからなるコモン電極26aと、その上に形成された配向膜25aとによって基本構成される。   Subsequently, as shown in FIG. 18, a counter substrate 1b arranged to face the flexible TFT substrate 1a is prepared. The counter substrate 1b is basically composed of a plastic film 20a, a common electrode 26a made of ITO or the like formed thereon, and an alignment film 25a formed thereon.

そして、フレキシブルTFT基板1aと対向基板1bとがスペーサで所定間隔が確保された状態で、周辺部に設けられるシール材(不図示)によって対向して接着され、さらにフレキシブルTFT基板1aと対向基板1bとの隙間に液晶23が封入される。   Then, the flexible TFT substrate 1a and the counter substrate 1b are bonded to each other with a sealant (not shown) provided in the periphery in a state where a predetermined interval is secured by a spacer, and the flexible TFT substrate 1a and the counter substrate 1b are further bonded. The liquid crystal 23 is sealed in the gap.

以上により、第2実施形態のフレキシブル液晶ディスプレイ4が完成する。   Thus, the flexible liquid crystal display 4 of the second embodiment is completed.

第2実施形態のフレキシブル液晶ディスプレイ4では、第1実施形態と同様に、画素電極26のパターン領域の下にTFT7が重なって配置させるようにしたことから、各画素部の全体に画素電極26を配置できる。従って、フレキシブル液晶ディスプレイの開口率(光透過部の占有比率)を向上させることができるので、高輝度・高精細化が可能になり、表示特性を向上させることができる。   In the flexible liquid crystal display 4 according to the second embodiment, since the TFT 7 is arranged so as to overlap below the pattern region of the pixel electrode 26 as in the first embodiment, the pixel electrode 26 is provided over the entire pixel portion. Can be placed. Therefore, since the aperture ratio (occupation ratio of the light transmission portion) of the flexible liquid crystal display can be improved, high luminance and high definition can be achieved, and display characteristics can be improved.

なお、本実施形態のフレキシブルTFT基板を有機ELディスプレイや液晶ディスプレイに適用する例を説明したが、電気泳動方式などを使用した電子ペーパーなどの各種のディスプレイに適用することができる。   In addition, although the example which applies the flexible TFT substrate of this embodiment to an organic EL display or a liquid crystal display was demonstrated, it can apply to various displays, such as electronic paper using an electrophoresis system.

図1(a)〜(d)は本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図(その1)である。1A to 1D are sectional views (No. 1) showing a method for manufacturing a flexible TFT substrate according to a first embodiment of the present invention. 図2(a)〜(c)は本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図(その2)である。2A to 2C are sectional views (No. 2) showing the method for manufacturing the flexible TFT substrate according to the first embodiment of the present invention. 図3(a)〜(c)は本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図(その3)である。3A to 3C are cross-sectional views (part 3) illustrating the method for manufacturing the flexible TFT substrate according to the first embodiment of the present invention. 図4(a)〜(c)は本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図(その4)である。4A to 4C are cross-sectional views (part 4) showing the method for manufacturing the flexible TFT substrate of the first embodiment of the present invention. 図5(a)及び(b)は本発明の本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図(その5)である。5A and 5B are sectional views (No. 5) showing the method for manufacturing the flexible TFT substrate of the first embodiment of the present invention. 図6(a)及び(b)は本発明の第1実施形態のフレキシブルTFT基板の製造方法を示す断面図(その6)である。6A and 6B are cross-sectional views (No. 6) showing the method for manufacturing the flexible TFT substrate of the first embodiment of the present invention. 図7は本発明の本発明の第1実施形態のフレキシブルTFT基板を示す断面図である。FIG. 7 is a sectional view showing the flexible TFT substrate according to the first embodiment of the present invention. 図8は本発明の第1実施形態のフレキシブルTFT基板に有機EL素子が形成された様子を示す断面図である。FIG. 8 is a cross-sectional view showing a state in which an organic EL element is formed on the flexible TFT substrate of the first embodiment of the present invention. 図9は本発明の第1実施形態のフレキシブル有機ELディスプレイを示す断面図である。FIG. 9 is a cross-sectional view showing the flexible organic EL display according to the first embodiment of the present invention. 図10は本発明の第1実施形態のフレキシブル有機ELディスプレイの赤色画素部(R)、緑色画素部(G)及び青色画素部(B)を示す断面図である。FIG. 10 is a cross-sectional view showing a red pixel portion (R), a green pixel portion (G), and a blue pixel portion (B) of the flexible organic EL display according to the first embodiment of the present invention. 図11は発明の第1実施形態のフレキシブル有機ELディスプレイの一つの画素部の等価回路を示す図である。FIG. 11 is a diagram showing an equivalent circuit of one pixel portion of the flexible organic EL display according to the first embodiment of the invention. 図12は発明の第1実施形態のフレキシブル有機ELディスプレイにおける画素部のレイアウトの一例を示す平面図である。FIG. 12 is a plan view showing an example of the layout of the pixel portion in the flexible organic EL display according to the first embodiment of the invention. 図13は比較例のフレキシブル有機ELディスプレイにおける画素部のレイアウトを示す平面図である。FIG. 13 is a plan view showing a layout of the pixel portion in the flexible organic EL display of the comparative example. 図14(a)〜(d)は本発明の第2実施形態のフレキシブル液晶ディスプレイの製造方法を示す断面図(その1)である。14A to 14D are sectional views (No. 1) showing the method for manufacturing the flexible liquid crystal display according to the second embodiment of the present invention. 図15(a)及び(b)は本発明の第2実施形態のフレキシブル液晶ディスプレイの製造方法を示す断面図(その2)である。15A and 15B are sectional views (No. 2) showing the method for manufacturing the flexible liquid crystal display according to the second embodiment of the present invention. 図16(a)及び(b)は本発明の第2実施形態のフレキシブル液晶ディスプレイの製造方法を示す断面図(その3)である。16A and 16B are sectional views (No. 3) showing the method for manufacturing the flexible liquid crystal display according to the second embodiment of the present invention. 図17は本発明の第2実施形態のフレキシブル液晶ディスプレイの製造方法を示す断面図(その4)である。FIG. 17: is sectional drawing (the 4) which shows the manufacturing method of the flexible liquid crystal display of 2nd Embodiment of this invention. 図18は本発明の第2実施形態のフレキシブル液晶ディスプレイを示す断面図である。FIG. 18 is a sectional view showing a flexible liquid crystal display according to the second embodiment of the present invention.

符号の説明Explanation of symbols

1…フレキシブルTFT基板(有機ELディスプレイ用)、1a…フレキシブルTFT基板(液晶ディスプレイ用)、1b…対向基板、2…有機EL素子、3…フレキシブル有機ELディスプレイ、4…フレキシブル液晶ディスプレイ、5…Sw−TFT、6…Dr−TFT、7…TFT、10…ガラス基板、15…レジストパターン、17…ロール、20,20a…プラスチックフィルム、22…剥離層、23…液晶、24…下地バリア層、25,25a…配向膜、26…画素電極、26a…コモン電極、28…層間絶縁層、29…カラーフィルタ層、30…バリア絶縁層、32a、32b…ゲート電極、34…ゲート絶縁層、36a,36x…ソース電極、36b,36y…ドレイン電極、38a,38b…有機活性層、40a,40b…キャップ保護層(パリレン樹脂層)、42a、42b…キャップバリア層(無機絶縁層)、44…保護絶縁層、46…接着層、50…有機EL層、52…正孔輸送層、54…発光層、56…電子輸送層、VH…ビアホール。 DESCRIPTION OF SYMBOLS 1 ... Flexible TFT substrate (for organic EL display), 1a ... Flexible TFT substrate (for liquid crystal display), 1b ... Opposite substrate, 2 ... Organic EL element, 3 ... Flexible organic EL display, 4 ... Flexible liquid crystal display, 5 ... Sw -TFT, 6 ... Dr-TFT, 7 ... TFT, 10 ... Glass substrate, 15 ... Resist pattern, 17 ... Roll, 20, 20a ... Plastic film, 22 ... Release layer, 23 ... Liquid crystal, 24 ... Underlying barrier layer, 25 , 25a ... alignment film, 26 ... pixel electrode, 26a ... common electrode, 28 ... interlayer insulating layer, 29 ... color filter layer, 30 ... barrier insulating layer, 32a, 32b ... gate electrode, 34 ... gate insulating layer, 36a, 36x ... Source electrode, 36b, 36y ... Drain electrode, 38a, 38b ... Organic active layer, 40a, 40b Cap protective layer (Parylene resin layer), 42a, 42b ... Cap barrier layer (inorganic insulating layer), 44 ... Protective insulating layer, 46 ... Adhesive layer, 50 ... Organic EL layer, 52 ... Hole transport layer, 54 ... Light emitting layer 56 ... Electron transport layer, VH ... Via hole.

Claims (17)

画素ごとにTFTが設けられたアクティブマトリクス型のフレキシブルTFT基板であって、
プラスチックフィルムと、
前記プラスチックフィルムの上に形成された接着層と、
前記接着層の上に形成された下側絶縁層と、
前記下側絶縁層に埋設された前記TFTであって、下から順に、有機活性層と、ソース電極及びドレイン電極と、ゲート絶縁層と、ゲート電極とが形成されて構成される前記TFTと、
前記TFTの上に形成された上側絶縁層と、
前記上側絶縁層に埋設された画素電極と、
前記上側絶縁層に設けられて、前記画素電極に到達するビアホールとを有し、
前記TFTの前記ドレイン電極が前記ビアホールを介して前記画素電極に電気的に接続されていると共に、前記TFTは前記画素電極のパターン領域に重なる位置に配置されていることを特徴とするフレキシブルTFT基板。
An active matrix flexible TFT substrate in which a TFT is provided for each pixel,
Plastic film,
An adhesive layer formed on the plastic film;
A lower insulating layer formed on the adhesive layer;
The TFT embedded in the lower insulating layer, the TFT comprising an organic active layer, a source electrode and a drain electrode, a gate insulating layer, and a gate electrode in order from the bottom;
An upper insulating layer formed on the TFT;
A pixel electrode embedded in the upper insulating layer;
A via hole provided in the upper insulating layer and reaching the pixel electrode;
The flexible TFT substrate, wherein the drain electrode of the TFT is electrically connected to the pixel electrode through the via hole, and the TFT is disposed at a position overlapping the pattern region of the pixel electrode .
前記TFTの前記ゲート電極は、その上面が前記下側絶縁層の上面と同一面となって前記上側絶縁層の下面に配置され、前記ゲート絶縁層は前記ゲート電極の下面及び側面を被覆しており、
前記ソース電極及び前記ドレイン電極は、前記有機活性層と前記ゲート絶縁層との間から前記ゲート電極の側方にかけて上側にそれぞれ延在していることを特徴とする請求項1に記載のフレキシブルTFT基板。
The gate electrode of the TFT is disposed on the lower surface of the upper insulating layer with its upper surface flush with the upper surface of the lower insulating layer, and the gate insulating layer covers the lower surface and side surfaces of the gate electrode. And
2. The flexible TFT according to claim 1, wherein the source electrode and the drain electrode respectively extend upward from between the organic active layer and the gate insulating layer to a side of the gate electrode. substrate.
前記画素電極は、前記画素の全体領域に配置されていることを特徴とする請求項1に記載のフレキシブルTFT基板。   The flexible TFT substrate according to claim 1, wherein the pixel electrode is disposed in an entire area of the pixel. 前記画素電極及び前記上側絶縁層の各上面は同一面となって平坦化されていることを特徴とする請求項1に記載のフレキシブルTFT基板。   2. The flexible TFT substrate according to claim 1, wherein the upper surfaces of the pixel electrode and the upper insulating layer are flattened to be the same surface. 前記下側絶縁層は無機絶縁層又は有機絶縁層からなる保護層であり、
前記上側絶縁層は、無機絶縁層からなるバリア絶縁層と、該バリア絶縁層の上に形成された有機絶縁層からなる層間絶縁層とから構成され、
前記画素電極は前記層間絶縁層に埋設されていることを特徴とする請求項4に記載のフレキシブルTFT基板。
The lower insulating layer is a protective layer made of an inorganic insulating layer or an organic insulating layer,
The upper insulating layer is composed of a barrier insulating layer made of an inorganic insulating layer and an interlayer insulating layer made of an organic insulating layer formed on the barrier insulating layer,
The flexible TFT substrate according to claim 4, wherein the pixel electrode is embedded in the interlayer insulating layer.
前記TFTの前記有機活性層の下面には、前記有機活性層を保護するキャップ絶縁層が設けられていることを特徴とする請求項1又は2に記載のフレキシブルTFT基板。   The flexible TFT substrate according to claim 1, wherein a cap insulating layer for protecting the organic active layer is provided on a lower surface of the organic active layer of the TFT. 請求項1乃至6のいずれか一項のフレキシブルTFT基板と、
前記フレキシブルTFT基板の前記画素電極の上に形成された有機EL層と、
前記有機EL層の上に形成された対向電極と、
前記対向電極を被覆する封止層とを有することを特徴とするフレキシブルディスプレイ。
A flexible TFT substrate according to any one of claims 1 to 6,
An organic EL layer formed on the pixel electrode of the flexible TFT substrate;
A counter electrode formed on the organic EL layer;
A flexible display comprising: a sealing layer covering the counter electrode.
前記TFTは、スイッチング用TFTと、該スイッチング用TFTに接続された駆動用TFTとにより構成され、前記駆動用TFTの前記ドレイン電極が前記ビアホールを介して前記画素電極に接続されていることを特徴とする請求項7に記載のフレキシブルディスプレイ。   The TFT includes a switching TFT and a driving TFT connected to the switching TFT, and the drain electrode of the driving TFT is connected to the pixel electrode through the via hole. The flexible display according to claim 7. 前記画素は、赤色画素部、緑色画素部及び青色画素部に画定されており、前記有機EL層は、前記赤色画素部に形成された赤色(R)発光層と、前記緑色画素部に形成された緑色(G)発光層と、前記青色画素部に形成された青色(B)発光層とを含むことを特徴とする請求項7又は8に記載のフレキシブルディスプレイ。   The pixel is defined by a red pixel portion, a green pixel portion, and a blue pixel portion, and the organic EL layer is formed in a red (R) light emitting layer formed in the red pixel portion and the green pixel portion. The flexible display according to claim 7, further comprising a green (G) light emitting layer and a blue (B) light emitting layer formed in the blue pixel portion. 前記有機EL層は、
発光層と、
前記画素電極と前記発光層との間に形成される正孔輸送層、及び前記発光層と前記対向電極との間に形成される電子輸送層のうちの少なくとも一方とにより構成されることを特徴とする請求項7に記載のフレキシブルディスプレイ。
The organic EL layer is
A light emitting layer;
It is constituted by at least one of a hole transport layer formed between the pixel electrode and the light-emitting layer and an electron transport layer formed between the light-emitting layer and the counter electrode. The flexible display according to claim 7.
請求項1乃至6のいずれか一項のフレキシブルTFT基板の前記画素電極の上に第1配向膜を備えた構造のフレキシブルTFT基板と、
前記フレキシブルTFT基板に所定間隔をもって貼り合わされて配置され、プラスチックフィルム上にコモン電極と第2の配向膜とを備えて構成される対向基板と、
前記フレキシブルTFT基板と前記対向基板との間に封入された液晶とを有することを特徴とするフレキシブルディスプレイ。
A flexible TFT substrate having a structure in which a first alignment film is provided on the pixel electrode of the flexible TFT substrate according to any one of claims 1 to 6,
A counter substrate, which is disposed by being bonded to the flexible TFT substrate at a predetermined interval, and includes a common electrode and a second alignment film on a plastic film;
A flexible display comprising: a liquid crystal sealed between the flexible TFT substrate and the counter substrate.
前記フレキシブルTFT基板において、前記画素電極と前記TFTとの間にカラーフィルタ層が設けられており、前記ビアホールは前記上側絶縁層と前記カラーフィタ層に設けられていることを特徴とする請求項11に記載のフレキシブルディスプレイ。   12. The flexible TFT substrate according to claim 11, wherein a color filter layer is provided between the pixel electrode and the TFT, and the via hole is provided in the upper insulating layer and the color filter layer. The flexible display as described. 画素ごとにTFTが設けられたアクティブマトリクス型のフレキシブルTFT基板の製造方法であって、
仮基板の上に剥離層を形成する工程と、
前記剥離層の上方に画素電極を形成する工程と、
前記画素電極の上に第1絶縁層を形成する工程と、
前記第1絶縁層の上に、下から順に、ゲート電極と、ゲート絶縁層と、ソース電極及びドレイン電極と、有機活性層とから構成される前記TFTを形成する工程であって、前記TFTの前記ドレイン電極が前記第1絶縁層に設けられたビアホールを介して前記画素電極に接続される前記TFTを形成する工程と、
前記TFTの上に第2絶縁層を形成する工程と、
前記第2絶縁層の上に接着層を介してプラスチックフィルムを接着する工程と、
前記仮基板を前記剥離層との界面から剥離することにより、前記プラスチックフィルム上に、前記接着層を介して、前記第2絶縁層、前記TFT、前記第1絶縁層、前記画素電極及び前記剥離層を転写・形成する工程と、
前記剥離層を除去することにより、前記画素電極を露出させる工程とを有することを特徴とするフレキシブルTFT基板の製造方法。
An active matrix flexible TFT substrate manufacturing method in which a TFT is provided for each pixel,
Forming a release layer on the temporary substrate;
Forming a pixel electrode above the release layer;
Forming a first insulating layer on the pixel electrode;
Forming the TFT composed of a gate electrode, a gate insulating layer, a source electrode and a drain electrode, and an organic active layer on the first insulating layer in order from the bottom; Forming the TFT in which the drain electrode is connected to the pixel electrode through a via hole provided in the first insulating layer;
Forming a second insulating layer on the TFT;
Adhering a plastic film on the second insulating layer via an adhesive layer;
By peeling the temporary substrate from the interface with the peeling layer, the second insulating layer, the TFT, the first insulating layer, the pixel electrode, and the peeling are formed on the plastic film via the adhesive layer. A step of transferring and forming the layer;
And a step of exposing the pixel electrode by removing the release layer.
前記TFTを形成する工程は、
前記第1絶縁層の上に前記ゲート電極を形成する工程と、
前記ゲート電極を被覆する前記ゲート絶縁層を形成する工程と、
前記第1絶縁層の所要部に前記画素電極に到達する前記ビアホールを形成する工程と、
前記ゲート電極を被覆する前記ゲート絶縁層の上に、前記ソース電極及び前記ビアホールを介して前記画素電極に接続するドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極の上に前記有機活性層を形成する工程とを含むことを特徴とする請求項13に記載のフレキシブルTFT基板の製造方法。
The step of forming the TFT comprises:
Forming the gate electrode on the first insulating layer;
Forming the gate insulating layer covering the gate electrode;
Forming the via hole reaching the pixel electrode in a required portion of the first insulating layer;
Forming a drain electrode connected to the pixel electrode via the source electrode and the via hole on the gate insulating layer covering the gate electrode;
The method according to claim 13, further comprising: forming the organic active layer on the source electrode and the drain electrode.
前記第1絶縁層を形成する工程は、
前記画素電極の上に、該画素電極の段差を埋め込む層間絶縁層を形成する工程と、
前記層間絶縁層の上にバリア絶縁層を形成する工程とを含むことを特徴とする請求項13又は14に記載のフレキシブルTFT基板の製造方法。
The step of forming the first insulating layer includes:
Forming an interlayer insulating layer on the pixel electrode to fill the step of the pixel electrode;
The method for manufacturing a flexible TFT substrate according to claim 13, further comprising a step of forming a barrier insulating layer on the interlayer insulating layer.
前記画素電極を露出させる工程の後に、
前記画素電極の上に、有機EL層、対向電極及び封止層を順に形成することにより、フレキシブル有機ELディスプレイが構成されることを特徴とする請求項13又は14に記載のフレキシブルTFT基板の製造方法。
After the step of exposing the pixel electrode,
15. The flexible TFT substrate according to claim 13, wherein a flexible organic EL display is formed by sequentially forming an organic EL layer, a counter electrode, and a sealing layer on the pixel electrode. Method.
前記画素電極を露出させる工程の後に、
前記画素電極の上に配向膜を形成することにより、液晶ディスプレイ用のフレキシブルTFT基板が構成されることを特徴とする請求項13又は14に記載のフレキシブルTFT基板の製造方法。
After the step of exposing the pixel electrode,
The method for manufacturing a flexible TFT substrate according to claim 13 or 14, wherein a flexible TFT substrate for a liquid crystal display is formed by forming an alignment film on the pixel electrode.
JP2006348404A 2006-12-25 2006-12-25 Flexible tft substrate, manufacturing method thereof and flexible display Pending JP2008159934A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006348404A JP2008159934A (en) 2006-12-25 2006-12-25 Flexible tft substrate, manufacturing method thereof and flexible display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006348404A JP2008159934A (en) 2006-12-25 2006-12-25 Flexible tft substrate, manufacturing method thereof and flexible display

Publications (1)

Publication Number Publication Date
JP2008159934A true JP2008159934A (en) 2008-07-10

Family

ID=39660506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348404A Pending JP2008159934A (en) 2006-12-25 2006-12-25 Flexible tft substrate, manufacturing method thereof and flexible display

Country Status (1)

Country Link
JP (1) JP2008159934A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089753A (en) * 2011-10-18 2013-05-13 Nippon Hoso Kyokai <Nhk> Thin film transistor, thin film transistor array substrate, flexible display element, flexible display device, and manufacturing method of thin film transistor array substrate
US8476634B2 (en) 2009-12-21 2013-07-02 Samsung Display Co., Ltd. Display device and method of manufacturing the same
JP2016014907A (en) * 2010-06-25 2016-01-28 株式会社半導体エネルギー研究所 Method of producing display device
JP2017216247A (en) * 2008-07-10 2017-12-07 株式会社半導体エネルギー研究所 Display device
JP2018022149A (en) * 2016-07-22 2018-02-08 株式会社半導体エネルギー研究所 Manufacturing method of display device, display device, display module and electronic apparatus
KR20190097223A (en) * 2016-12-20 2019-08-20 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Manufacturing Method of Flexible Array Substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230421A (en) * 1999-12-07 2001-08-24 Lucent Technol Inc Method for manufacturing integrated circuit device
JP2003163337A (en) * 2001-08-10 2003-06-06 Semiconductor Energy Lab Co Ltd Stripping method and method for producing semiconductor device
JP2003347524A (en) * 2002-05-28 2003-12-05 Sony Corp Transferring method of element, arraying method of element, and manufacturing method of image display
JP2006072373A (en) * 1996-11-22 2006-03-16 Seiko Epson Corp Method of manufacturing active matrix substrate, active matrix substrate and liquid crystal display
JP2006098613A (en) * 2004-09-29 2006-04-13 Sharp Corp Liquid crystal panel and liquid crystal display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006072373A (en) * 1996-11-22 2006-03-16 Seiko Epson Corp Method of manufacturing active matrix substrate, active matrix substrate and liquid crystal display
JP2001230421A (en) * 1999-12-07 2001-08-24 Lucent Technol Inc Method for manufacturing integrated circuit device
JP2003163337A (en) * 2001-08-10 2003-06-06 Semiconductor Energy Lab Co Ltd Stripping method and method for producing semiconductor device
JP2003347524A (en) * 2002-05-28 2003-12-05 Sony Corp Transferring method of element, arraying method of element, and manufacturing method of image display
JP2006098613A (en) * 2004-09-29 2006-04-13 Sharp Corp Liquid crystal panel and liquid crystal display

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10205062B2 (en) 2008-07-10 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device that is highly reliable, thin and is not damaged by external local pressure and electronic device
US11908976B2 (en) 2008-07-10 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US11557697B2 (en) 2008-07-10 2023-01-17 Semiconductor Energy Laboratory Co., Ltd. Flexible light emitting device comprising a polyimide resin
JP2017216247A (en) * 2008-07-10 2017-12-07 株式会社半導体エネルギー研究所 Display device
US11101407B2 (en) 2008-07-10 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device sealed in a fibrous body to improve manufacturability and electronic device including the light emitting device
JP2019140111A (en) * 2008-07-10 2019-08-22 株式会社半導体エネルギー研究所 Semiconductor device
US10079330B2 (en) 2008-07-10 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device having an embedded pixel electrode
US8476634B2 (en) 2009-12-21 2013-07-02 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US10185201B2 (en) 2010-06-25 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Display device
US9857658B2 (en) 2010-06-25 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Display device
US9488895B2 (en) 2010-06-25 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2016014907A (en) * 2010-06-25 2016-01-28 株式会社半導体エネルギー研究所 Method of producing display device
JP2013089753A (en) * 2011-10-18 2013-05-13 Nippon Hoso Kyokai <Nhk> Thin film transistor, thin film transistor array substrate, flexible display element, flexible display device, and manufacturing method of thin film transistor array substrate
JP2018022149A (en) * 2016-07-22 2018-02-08 株式会社半導体エネルギー研究所 Manufacturing method of display device, display device, display module and electronic apparatus
JP6999315B2 (en) 2016-07-22 2022-01-18 株式会社半導体エネルギー研究所 How to make a display device
KR20190097223A (en) * 2016-12-20 2019-08-20 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Manufacturing Method of Flexible Array Substrate
KR102263432B1 (en) * 2016-12-20 2021-06-14 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Manufacturing method of flexible array substrate

Similar Documents

Publication Publication Date Title
JP5138927B2 (en) Flexible TFT substrate, manufacturing method thereof and flexible display
JP5368013B2 (en) Manufacturing method of flexible organic EL display
JP5368014B2 (en) Manufacturing method of flexible organic EL display
US7825582B2 (en) Flexible display and manufacturing method thereof
US7663311B2 (en) Organic light emitting display (OLED) device and method of fabricating the same
JP4589830B2 (en) Flexible display and manufacturing method thereof
JP5372337B2 (en) Organic thin film transistor substrate and manufacturing method thereof, and image display panel and manufacturing method thereof
JP2007141844A (en) Display and manufacturing method therefor
JP2005327674A (en) Organic electroluminescent display element, display device having the same, and manufacturing method thereof
US8692256B2 (en) Display unit and substrate for display unit
US9911802B2 (en) Display device and method for manufacturing the same
CN112151445A (en) Preparation method of display substrate, display substrate and display device
JP5441374B2 (en) Semiconductor element manufacturing method, semiconductor element, light emitting device, display device, and driving substrate
JP2008159934A (en) Flexible tft substrate, manufacturing method thereof and flexible display
JP4707996B2 (en) Flexible display and manufacturing method thereof
JP2008277370A (en) Semiconductor device and manufacturing method thereof, and display device and manufacturing method thereof
JP5651961B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2010287634A (en) Transistor substrate having transistor, and method of manufacturing transistor substrate having transistor
KR102044137B1 (en) Organic electro luminescent device and method of fabricating the same
JP2006270093A (en) Organic thin film transistor, flat panel display provided with the same, and manufacturing method of organic thin film transistor
JP2004103334A (en) Organic el device and electronic equipment
JP2009053579A (en) Circuit board and connecting method therefor
JP4978543B2 (en) Organic electroluminescence device and manufacturing method thereof
JP2006049172A (en) Electro-optical device, method of manufacturing the same and electronic equipment
JP2008140573A (en) Electroluminescent device its manufacturing method, and electroluminescent device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090825

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903