JP2018022149A - Manufacturing method of display device, display device, display module and electronic apparatus - Google Patents

Manufacturing method of display device, display device, display module and electronic apparatus Download PDF

Info

Publication number
JP2018022149A
JP2018022149A JP2017141202A JP2017141202A JP2018022149A JP 2018022149 A JP2018022149 A JP 2018022149A JP 2017141202 A JP2017141202 A JP 2017141202A JP 2017141202 A JP2017141202 A JP 2017141202A JP 2018022149 A JP2018022149 A JP 2018022149A
Authority
JP
Japan
Prior art keywords
layer
manufacturing
display device
insulating layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017141202A
Other languages
Japanese (ja)
Other versions
JP6999315B2 (en
Inventor
順平 谷中
Jumpei Yanaka
順平 谷中
佳代 熊倉
Kayo Kumakura
佳代 熊倉
将孝 佐藤
Masataka Sato
将孝 佐藤
悟 井戸尻
Satoru Idojiri
悟 井戸尻
高山 徹
Toru Takayama
徹 高山
中田 昌孝
Masataka Nakata
昌孝 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018022149A publication Critical patent/JP2018022149A/en
Application granted granted Critical
Publication of JP6999315B2 publication Critical patent/JP6999315B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a display device with low power consumption.SOLUTION: A manufacturing method of a display device includes the steps of: forming a first common electrode 113 on a first substrate 361; forming a resin layer with a thickness of 0.1 μm to 3 μm on the prepared substrate; forming a thin region on the resin layer; forming a first pixel electrode 311a on the resin layer; forming a conductive layer 311b covering a second region simultaneously with the step of forming the first pixel electrode; forming a first insulating layer 220 on the first pixel electrode; forming a second display element 170 on the insulating layer; bonding the prepared substrate to the second substrate 351 using an adhesive 142; irradiating the resin layer with a laser beam; separating the prepared substrate from the first pixel electrode; disposing liquid crystal 112 between the first common electrode and the first pixel electrode, and bonding the first substrate to the second substrate using an adhesive 141, thus forming a first display element 180.SELECTED DRAWING: Figure 3

Description

本発明の一態様は、表示装置の作製方法に関する。 One embodiment of the present invention relates to a method for manufacturing a display device.

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。 Note that one embodiment of the present invention is not limited to the above technical field. The technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method. Alternatively, one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter). Therefore, the technical field of one embodiment of the present invention disclosed in this specification more specifically includes a semiconductor device, a display device, a liquid crystal display device, a light-emitting device, a lighting device, a power storage device, a memory device, a driving method thereof, Alternatively, the production method thereof can be given as an example.

近年、表示装置は様々な用途への応用が期待されている。表示装置としては、例えば、発光素子を有する発光装置、液晶素子を有する液晶表示装置等が開発されている。 In recent years, display devices are expected to be applied to various uses. As a display device, for example, a light emitting device having a light emitting element, a liquid crystal display device having a liquid crystal element, and the like have been developed.

例えば、特許文献1に、有機EL(Electroluminescence)素子が適用された可撓性を有する発光装置が開示されている。 For example, Patent Document 1 discloses a flexible light emitting device to which an organic EL (Electroluminescence) element is applied.

特許文献2には、可視光を反射する領域と可視光を透過する領域とを有し、十分な外光が得られる環境下では反射型液晶表示装置として利用することができ、十分な外光が得られない環境下では透過型液晶表示装置として利用することができる、半透過型の液晶表示装置が開示されている。 Patent Document 2 has a region that reflects visible light and a region that transmits visible light, and can be used as a reflective liquid crystal display device in an environment where sufficient external light is obtained. A transflective liquid crystal display device that can be used as a transmissive liquid crystal display device in an environment where the above cannot be obtained is disclosed.

特開2014−197522号公報JP 2014-197522 A 特開2011−191750号公報JP 2011-191750 A

本発明の一態様は、消費電力の低い表示装置の作製方法を提供することを課題の一とする。本発明の一態様は、周囲の明るさによらず、視認性の高い表示装置の作製方法を提供することを課題の一とする。本発明の一態様は、全天候型の表示装置の作製方法を提供することを課題の一とする。本発明の一態様は、利便性の高い表示装置の作製方法を提供することを課題の一とする。本発明の一態様は、薄型化または軽量化された表示装置の作製方法を課題の一とする。また、本発明の一態様は、これらの作製方法をより簡便に提供することを課題とする。 An object of one embodiment of the present invention is to provide a method for manufacturing a display device with low power consumption. An object of one embodiment of the present invention is to provide a method for manufacturing a display device with high visibility regardless of ambient brightness. An object of one embodiment of the present invention is to provide a method for manufacturing an all-weather display device. An object of one embodiment of the present invention is to provide a method for manufacturing a display device with high convenience. Another object of one embodiment of the present invention is a method for manufacturing a display device that is reduced in thickness or weight. Another object of one embodiment of the present invention is to provide these manufacturing methods more simply.

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求項の記載から、これら以外の課題を抽出することが可能である。 Note that the description of these problems does not disturb the existence of other problems. One embodiment of the present invention does not necessarily have to solve all of these problems. Issues other than these can be extracted from the description, drawings, and claims.

本発明の一態様は、第1の表示素子、第2の表示素子、第1の絶縁層および導電層を有する表示装置の作製方法であり、第1の表示素子は、可視光を反射する機能を有する第1の画素電極、液晶、及び可視光を透過する機能を有する第1の共通電極を有し、第2の表示素子は、可視光を透過する機能を有する第2の画素電極、発光層、及び可視光を反射する機能を有する第2の共通電極を有し、熱硬化性を有する材料を用いて、厚さが0.1μm以上3μm以下である第1の領域と、前記第1の領域よりも厚さの薄い第2の領域を有する樹脂層を作製基板上に形成する工程と、樹脂層に、第1の領域と、第1の領域よりも厚さの薄い第2の領域を形成する工程と、樹脂層上に第1の画素電極を形成する工程と、第1の画素電極を形成する工程と同時に第2の領域を覆って導電層を形成する工程と、第1の画素電極上に第1の絶縁層を形成する工程と、絶縁層上に、第2の画素電極、発光層、及び第2の共通電極をこの順で形成することで、第2の表示素子を形成する工程と、作製基板と第2の基板とを接着剤を用いて貼り合わせる工程と、レーザ光を樹脂層に照射する工程と、作製基板と第1の画素電極とを分離する工程と、第1の共通電極と第1の画素電極との間に液晶を配置し、接着剤を用いて、第1の基板と第2の基板とを貼り合わせることで、第1の表示素子を形成する工程とを有する、表示装置の作製方法である。 One embodiment of the present invention is a method for manufacturing a display device including a first display element, a second display element, a first insulating layer, and a conductive layer, and the first display element has a function of reflecting visible light. A first pixel electrode having liquid crystal, a first common electrode having a function of transmitting visible light, and a second display element having a function of transmitting visible light, a second pixel electrode having a function of transmitting visible light, and light emission A first region having a layer and a second common electrode having a function of reflecting visible light and having a thickness of 0.1 μm to 3 μm using a thermosetting material; Forming a resin layer having a second region thinner than the first region on the manufacturing substrate, the first region on the resin layer, and the second region thinner than the first region. Forming a first pixel electrode on the resin layer, forming a first pixel electrode, and At the same time, a step of forming a conductive layer covering the second region, a step of forming a first insulating layer over the first pixel electrode, a second pixel electrode, a light emitting layer, and a first layer over the insulating layer By forming the two common electrodes in this order, a step of forming the second display element, a step of bonding the manufacturing substrate and the second substrate with an adhesive, and irradiating the resin layer with laser light A step of separating the manufacturing substrate and the first pixel electrode, a liquid crystal is disposed between the first common electrode and the first pixel electrode, and an adhesive is used to form the first substrate A method for manufacturing a display device including a step of forming a first display element by bonding to a second substrate.

本発明の他の一態様は、上記作製方法における作製基板と第1の画素電極とを分離する工程において、分離は樹脂層と作製基板との界面でなされ、分離する工程の後に、導電層を露出させる工程をさらに含む表示装置の作製方法である。 According to another embodiment of the present invention, in the step of separating the manufacturing substrate and the first pixel electrode in the above manufacturing method, the separation is performed at the interface between the resin layer and the manufacturing substrate. It is a method for manufacturing a display device further including a step of exposing.

本発明の他の一態様は、上記作製方法における作製基板と第1の画素電極とを分離する工程において、分離が樹脂層内における作製基板と画素電極および導電層の間でなされ、分離する工程の後に、導電層を露出させる工程をさらに含む表示装置の作製方法である。 According to another embodiment of the present invention, in the step of separating the manufacturing substrate and the first pixel electrode in the manufacturing method, the separation is performed between the manufacturing substrate, the pixel electrode, and the conductive layer in the resin layer. Is a method for manufacturing a display device, which further includes a step of exposing the conductive layer.

本発明の他の一態様は、上記作製方法において、樹脂層に第2の領域を形成した後、樹脂層上に絶縁層を形成する工程をさらに含む表示装置の作製方法である。 Another embodiment of the present invention is a method for manufacturing a display device, further including a step of forming an insulating layer over a resin layer after forming the second region in the resin layer in the above manufacturing method.

本発明の他の一態様は、上記作製方法において、樹脂層に第2の領域を形成した後に樹脂層上に絶縁層を形成する工程と、作製基板と第1の画素電極とを分離する工程において、分離は樹脂層の内部および樹脂層と絶縁層との界面でなされ、分離する工程の後に、導電層を露出させる工程とをさらに含む表示装置の作製方法である。 According to another embodiment of the present invention, in the above manufacturing method, a step of forming an insulating layer over the resin layer after forming the second region in the resin layer, and a step of separating the manufacturing substrate and the first pixel electrode In this method, the separation is performed inside the resin layer and at the interface between the resin layer and the insulating layer, and after the separating step, the method further includes the step of exposing the conductive layer.

本発明の他の一態様は、上記作製方法において、絶縁層の材料が無機絶縁材料である表示装置の作製方法である。 Another embodiment of the present invention is a method for manufacturing a display device in which the material of the insulating layer is an inorganic insulating material in the above manufacturing method.

本発明の他の一態様は、上記作製方法における作製基板と第1の画素電極とを分離する工程において、分離は樹脂層の内部および樹脂層と導電層との界面でなされる表示装置の作製方法である。 Another embodiment of the present invention is a manufacturing method of a display device in which the separation is performed in the resin layer and the interface between the resin layer and the conductive layer in the step of separating the manufacturing substrate and the first pixel electrode in the manufacturing method. Is the method.

本発明の他の一態様は、上記作製方法において露出した導電層に接続層を介して信号や電力を入力する配線を接続する工程を有する表示装置の作製方法である。 Another embodiment of the present invention is a method for manufacturing a display device, which includes a step of connecting a wiring for inputting a signal or power to a conductive layer exposed in the above manufacturing method through a connection layer.

本発明の他の一態様は、上記作製方法において、第1の共通電極に、接続体を介して露出した導電層を接続する表示装置の作製方法である。 Another embodiment of the present invention is a method for manufacturing a display device in which in the above manufacturing method, a conductive layer exposed through a connection body is connected to the first common electrode.

本発明の他の一態様は、上記作製方法において、粘度が5cP以上100cP未満の溶液を用いて樹脂層を形成する表示装置の作製方法である。 Another embodiment of the present invention is a method for manufacturing a display device in which a resin layer is formed using a solution having a viscosity of 5 cP or more and less than 100 cP in the above manufacturing method.

本発明の他の一態様は、上記作製方法において、粘度が10cP以上50cP未満の溶液を用いて樹脂層を形成する表示装置の作製方法である。 Another embodiment of the present invention is a method for manufacturing a display device in which the resin layer is formed using a solution having a viscosity of 10 cP or more and less than 50 cP in the above manufacturing method.

本発明の他の一態様は、上記作製方法において、スピンコータを用いて樹脂層を形成する表示装置の作製方法である。 Another embodiment of the present invention is a method for manufacturing a display device in which a resin layer is formed using a spin coater in the above manufacturing method.

本発明の他の一態様は、上記作製方法において、第1の画素電極を形成する工程と、第2の画素電極を形成する工程との間に、チャネル形成領域に酸化物半導体を有するトランジスタを形成する工程を有し、トランジスタを形成する工程において加熱する温度よりも高い温度で樹脂層を形成する工程における樹脂層の加熱を行う表示装置の作製方法である。 According to another embodiment of the present invention, in the above manufacturing method, a transistor including an oxide semiconductor in a channel formation region is provided between the step of forming the first pixel electrode and the step of forming the second pixel electrode. It is a method for manufacturing a display device including a step of forming, and heating a resin layer in a step of forming a resin layer at a temperature higher than a temperature of heating in a step of forming a transistor.

本発明の他の一態様は、上記作製方法において、樹脂層を形成する材料が感光性を有する材料である表示装置の作製方法である。 Another embodiment of the present invention is a method for manufacturing a display device, in which the material for forming the resin layer is a photosensitive material.

本発明の一態様は、消費電力の低い表示装置の作製方法を提供することができる。本発明の一態様は、周囲の明るさによらず、視認性の高い表示装置の作製方法を提供することができる。本発明の一態様は、全天候型の表示装置の作製方法を提供することができる。本発明の一態様は、利便性の高い表示装置の作製方法を提供することができる。本発明の一態様は、薄型化または軽量化された表示装置の作製方法を提供することができる。 One embodiment of the present invention can provide a method for manufacturing a display device with low power consumption. One embodiment of the present invention can provide a method for manufacturing a display device with high visibility regardless of ambient brightness. One embodiment of the present invention can provide a method for manufacturing an all-weather display device. One embodiment of the present invention can provide a method for manufacturing a display device with high convenience. One embodiment of the present invention can provide a method for manufacturing a thin display device or a light display device.

表示装置の一例を示す断面図。Sectional drawing which shows an example of a display apparatus. 表示装置の一例を示す断面図。Sectional drawing which shows an example of a display apparatus. 表示装置の一例を示す断面図。Sectional drawing which shows an example of a display apparatus. 表示装置の一例を示す斜視図。The perspective view which shows an example of a display apparatus. 表示装置の一例を示す断面図。Sectional drawing which shows an example of a display apparatus. トランジスタの一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a transistor. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の一例および表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a display device and an example of a method for manufacturing the display device. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の一例および表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a display device and an example of a method for manufacturing the display device. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a method for manufacturing a display device. 表示装置の一例および表示装置の作製方法の一例を示す断面図。FIG. 10 is a cross-sectional view illustrating an example of a display device and an example of a method for manufacturing the display device. 表示装置の一例を示すブロック図。FIG. 11 is a block diagram illustrating an example of a display device. 画素ユニットの一例を示す図。The figure which shows an example of a pixel unit. 画素ユニットの一例を示す図。The figure which shows an example of a pixel unit. 画素ユニットの一例を示す図。The figure which shows an example of a pixel unit. 表示装置の一例及び画素の一例を示す図。FIG. 10 illustrates an example of a display device and an example of a pixel. 表示装置の画素回路の一例を示す回路図。FIG. 10 is a circuit diagram illustrating an example of a pixel circuit of a display device. 表示装置の画素回路の一例を示す回路図及び画素の一例を示す図。FIG. 6 is a circuit diagram illustrating an example of a pixel circuit of a display device, and a diagram illustrating an example of a pixel. 表示モジュールの一例を示す図。The figure which shows an example of a display module. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device.

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。 Note that in structures of the invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated. In addition, in the case where the same function is indicated, the hatch pattern is the same, and there is a case where no reference numeral is given.

また、図面において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも図面に開示された位置、大きさ、範囲などに限定されない。 In addition, the position, size, range, and the like of each component illustrated in the drawings may not represent the actual position, size, range, or the like for easy understanding. Therefore, the disclosed invention is not necessarily limited to the position, size, range, or the like disclosed in the drawings.

なお、「膜」という言葉と、「層」という言葉とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。 Note that the terms “film” and “layer” can be interchanged with each other depending on circumstances or circumstances. For example, the term “conductive layer” can be changed to the term “conductive film”. Alternatively, for example, the term “insulating film” can be changed to the term “insulating layer”.

本明細書等において、金属酸化物(metal oxide)とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう)などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、OS FETと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。 In this specification and the like, a metal oxide is a metal oxide in a broad expression. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as oxide semiconductors or simply OS), and the like. For example, in the case where a metal oxide is used for a semiconductor layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, in the case of describing as an OS FET, it can be said to be a transistor including a metal oxide or an oxide semiconductor.

また、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。 In this specification and the like, metal oxides containing nitrogen may be collectively referred to as metal oxides. Further, a metal oxide containing nitrogen may be referred to as a metal oxynitride.

また、本明細書等において、CAAC(c−axis aligned crystal)、及びCAC(cloud−aligned composite)と記載する場合がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一例を表す。 Moreover, in this specification etc., it may describe as CAAC (c-axis aligned crystal) and CAC (cloud-aligned composite). Note that CAAC represents an example of a crystal structure, and CAC represents an example of a function or a material structure.

酸化物半導体または金属酸化物の結晶構造の一例について説明する。なお、以下では、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いて、スパッタリング法にて成膜された酸化物半導体を一例として説明する。上記ターゲットを用いて、基板温度を100℃以上130℃以下として、スパッタリング法により形成した酸化物半導体をsIGZOと呼称し、上記ターゲットを用いて、基板温度を室温(R.T.)として、スパッタリング法により形成した酸化物半導体をtIGZOと呼称する。例えば、sIGZOは、nc(nano crystal)及びCAACのいずれか一方または双方の結晶構造を有する。また、tIGZOは、ncの結晶構造を有する。なお、ここでいう室温(R.T.)とは、基板を意図的に加熱しない場合の温度を含む。 An example of a crystal structure of an oxide semiconductor or a metal oxide will be described. Note that in the following, an example of an oxide semiconductor film formed by a sputtering method using an In—Ga—Zn oxide target (In: Ga: Zn = 4: 2: 4.1 [atomic ratio]) is described. Will be described. An oxide semiconductor formed by a sputtering method with a substrate temperature of 100 ° C. to 130 ° C. using the target is referred to as sIGZO, and the substrate temperature is set to room temperature (RT) using the target. An oxide semiconductor formed by the method is referred to as tIGZO. For example, sIGZO has a crystal structure of one or both of nc (nano crystal) and CAAC. TIGZO has an nc crystal structure. Note that the room temperature (RT) here includes a temperature when the substrate is not intentionally heated.

また、本明細書等において、CAC−OSまたはCAC−metal oxideとは、材料の一部では導電体の機能と、材料の一部では誘電体(または絶縁体)の機能とを有し、材料の全体では半導体としての機能を有する。なお、CAC−OSまたはCAC−metal oxideを、トランジスタの半導体層に用いる場合、導電体は、キャリアとなる電子(またはホール)を流す機能を有し、誘電体は、キャリアとなる電子を流さない機能を有する。導電体としての機能と、誘電体としての機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Offさせる機能)をCAC−OSまたはCAC−metal oxideに付与することができる。CAC−OSまたはCAC−metal oxideにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。 In this specification and the like, a CAC-OS or a CAC-metal oxide has a function of a conductor in part of a material and a function of a dielectric (or insulator) in part of the material. As a whole, it has a function as a semiconductor. Note that in the case where a CAC-OS or a CAC-metal oxide is used for a semiconductor layer of a transistor, the conductor has a function of flowing electrons (or holes) serving as carriers, and the dielectric does not flow electrons serving as carriers. It has a function. By causing the function as a conductor and the function as a dielectric to act complementarily, a switching function (function to turn on / off) can be given to the CAC-OS or CAC-metal oxide. In CAC-OS or CAC-metal oxide, by separating each function, both functions can be maximized.

また、本明細書等において、CAC−OSまたはCAC−metal oxideは、導電体領域、及び誘電体領域を有する。導電体領域は、上述の導電体の機能を有し、誘電体領域は、上述の誘電体の機能を有する。また、材料中において、導電体領域と、誘電体領域とは、ナノ粒子レベルで分離している場合がある。また、導電体領域と、誘電体領域とは、それぞれ材料中に偏在する場合がある。また、導電体領域は、周辺がぼけてクラウド状に連結して観察される場合がある。 In this specification and the like, a CAC-OS or a CAC-metal oxide includes a conductor region and a dielectric region. The conductor region has the above-described conductor function, and the dielectric region has the above-described dielectric function. In the material, the conductor region and the dielectric region may be separated at the nanoparticle level. In addition, the conductor region and the dielectric region may be unevenly distributed in the material, respectively. In addition, the conductor region may be observed with the periphery blurred and connected in a cloud shape.

すなわち、CAC−OSまたはCAC−metal oxideは、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)と呼称することもできる。 That is, CAC-OS or CAC-metal oxide can also be referred to as a matrix composite or a metal matrix composite.

また、CAC−OSまたはCAC−metal oxideにおいて、導電体領域と、誘電体領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm以下のサイズで材料中に分散している場合がある。 In CAC-OS or CAC-metal oxide, the conductor region and the dielectric region are dispersed in the material with a size of 0.5 nm to 10 nm, preferably 0.5 nm to 3 nm, respectively. There is.

(実施の形態1)
本実施の形態では、本発明の一態様の表示装置について図1〜図23を用いて説明する。
(Embodiment 1)
In this embodiment, a display device of one embodiment of the present invention will be described with reference to FIGS.

本実施の形態の表示装置は、可視光を反射する第1の表示素子と、可視光を発する第2の表示素子とを有する。 The display device of this embodiment includes a first display element that reflects visible light and a second display element that emits visible light.

本実施の形態の表示装置は、第1の表示素子が反射する光と、第2の表示素子が発する光のうち、いずれか一方、または両方により、画像を表示する機能を有する。 The display device of this embodiment has a function of displaying an image using one or both of light reflected by the first display element and light emitted by the second display element.

第1の表示素子には、外光を反射して表示する素子を用いることができる。このような素子は光源を持たないため、表示の際の消費電力を極めて小さくすることが可能となる。 As the first display element, an element that reflects external light for display can be used. Since such an element does not have a light source, power consumption during display can be extremely reduced.

第1の表示素子には、代表的には反射型の液晶素子を用いることができる。または、第1の表示素子として、シャッター方式のMEMS(Micro Electro Mechanical System)素子、光干渉方式のMEMS素子の他、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体(登録商標)方式等を適用した素子などを用いることができる。 As the first display element, a reflective liquid crystal element can be typically used. Alternatively, as a first display element, in addition to a shutter-type MEMS (Micro Electro Mechanical System) element, an optical interference-type MEMS element, a microcapsule type, an electrophoretic method, an electrowetting method, and an electronic powder fluid (registered trademark) An element to which a method or the like is applied can be used.

第2の表示素子には、発光素子を用いることが好ましい。このような表示素子が射出する光は、その輝度や色度が外光に左右されることがないため、色再現性が高く(色域が広く)、コントラストの高い、鮮やかな表示を行うことができる。 A light-emitting element is preferably used for the second display element. The light emitted from such a display element is not affected by external light in brightness or chromaticity, so that it has high color reproducibility (wide color gamut), high contrast, and vivid display. Can do.

第2の表示素子には、例えばOLED(Organic Light Emitting Diode)、LED(Light Emitting Diode)、QLED(Quantum−dot Light Emitting Diode)などの自発光性の発光素子を用いることができる。 For the second display element, a self-luminous light emitting element such as an OLED (Organic Light Emitting Diode), an LED (Light Emitting Diode), or a QLED (Quantum-Dot Light Emitting Diode) can be used.

本実施の形態の表示装置は、第1の表示素子のみを用いて画像を表示する第1のモード、第2の表示素子のみを用いて画像を表示する第2のモード、並びに、第1の表示素子及び第2の表示素子を用いて画像を表示する第3のモードを有し、これらのモードを自動または手動で切り替えて使用することができる。 The display device of the present embodiment includes a first mode for displaying an image using only the first display element, a second mode for displaying an image using only the second display element, and a first mode There is a third mode in which an image is displayed using the display element and the second display element, and these modes can be used by switching automatically or manually.

第1のモードでは、第1の表示素子と外光を用いて画像を表示する。第1のモードは光源が不要であるため、極めて低消費電力なモードである。例えば、表示装置に外光が十分に入射されるとき(明るい環境下など)は、第1の表示素子が反射した光を用いて表示を行うことができる。例えば、外光が十分に強く、かつ外光が白色光またはその近傍の光である場合に有効である。第1のモードは、文字を表示することに適したモードである。また、第1のモードは、外光を反射した光を用いるため、目に優しい表示を行うことができ、目が疲れにくいという効果を奏する。 In the first mode, an image is displayed using the first display element and external light. Since the first mode does not require a light source, it is an extremely low power consumption mode. For example, when external light is sufficiently incident on the display device (for example, in a bright environment), display can be performed using light reflected by the first display element. For example, it is effective when the external light is sufficiently strong and the external light is white light or light in the vicinity thereof. The first mode is a mode suitable for displaying characters. In the first mode, light that reflects external light is used, so that it is possible to perform display that is kind to the eyes, and there is an effect that the eyes are less tired.

第2のモードでは、第2の表示素子による発光を利用して画像を表示する。そのため、照度や外光の色度によらず、極めて鮮やかな(コントラストが高く、且つ色再現性の高い)表示を行うことができる。例えば、夜間や暗い室内など、照度が極めて低い場合などに有効である。また周囲が暗い場合、明るい表示を行うと使用者が眩しく感じてしまう場合がある。これを防ぐために、第2のモードでは輝度を抑えた表示を行うことが好ましい。これにより、眩しさを抑えることに加え、消費電力も低減することができる。第2のモードは、鮮やかな画像(静止画及び動画)などを表示することに適したモードである。 In the second mode, an image is displayed using light emission by the second display element. Therefore, an extremely vivid display (high contrast and high color reproducibility) can be performed regardless of illuminance and chromaticity of external light. For example, it is effective when the illuminance is extremely low, such as at night or in a dark room. When the surroundings are dark, the user may feel dazzled when performing bright display. In order to prevent this, it is preferable to perform display with reduced luminance in the second mode. Thereby, in addition to suppressing glare, power consumption can also be reduced. The second mode is a mode suitable for displaying vivid images (still images and moving images).

第3のモードでは、第1の表示素子による反射光と、第2の表示素子による発光の両方を利用して表示を行う。第1のモードよりも鮮やかな表示をしつつ、第2のモードよりも消費電力を抑えることができる。例えば、室内照明下や、朝方や夕方の時間帯など、照度が比較的低い場合、外光の色度が白色ではない場合などに有効である。また、反射光と発光とを混合させた光を用いることで、まるで絵画を見ているかのように感じさせる画像を表示することが可能となる。 In the third mode, display is performed using both reflected light from the first display element and light emission from the second display element. While displaying more vividly than in the first mode, it is possible to suppress power consumption as compared with the second mode. For example, it is effective when the illuminance is relatively low, such as under room lighting or in the morning or evening hours, or when the chromaticity of outside light is not white. Further, by using light in which reflected light and light emission are mixed, it is possible to display an image that makes it feel as if you are looking at a painting.

このような構成とすることで、周囲の明るさによらず、視認性が高く利便性の高い表示装置または全天候型の表示装置を実現できる。 With such a configuration, it is possible to realize a highly visible and highly convenient display device or an all-weather display device regardless of ambient brightness.

図1に、表示装置10の断面図を示す。表示装置10は、第1の表示素子として液晶素子180を有し、第2の表示素子として発光素子170を有する。 FIG. 1 shows a cross-sectional view of the display device 10. The display device 10 includes a liquid crystal element 180 as a first display element and a light emitting element 170 as a second display element.

図1に示す表示装置10は、一対の基板(基板351及び基板361)間に、液晶素子180、発光素子170、トランジスタ41、及びトランジスタ42等を有する。 A display device 10 illustrated in FIG. 1 includes a liquid crystal element 180, a light-emitting element 170, a transistor 41, a transistor 42, and the like between a pair of substrates (a substrate 351 and a substrate 361).

液晶素子180は、可視光を反射する機能を有する電極311、液晶112、及び、可視光を透過する機能を有する電極113を有する。液晶112は、電極311と電極113との間に位置する。 The liquid crystal element 180 includes an electrode 311 having a function of reflecting visible light, a liquid crystal 112, and an electrode 113 having a function of transmitting visible light. The liquid crystal 112 is located between the electrode 311 and the electrode 113.

液晶素子180は、可視光を反射する機能を有する。液晶素子180は基板361側に反射光22を射出する。 The liquid crystal element 180 has a function of reflecting visible light. The liquid crystal element 180 emits the reflected light 22 to the substrate 361 side.

電極311は、絶縁層220に設けられた開口を介して、トランジスタ41が有するソースまたはドレインと電気的に接続される。電極311は、画素電極としての機能を有する。電極113は、接続体243を介して、導電層235と電気的に接続される。電極311と導電層235は、同一の導電膜を加工して得ることができる。 The electrode 311 is electrically connected to the source or drain of the transistor 41 through an opening provided in the insulating layer 220. The electrode 311 has a function as a pixel electrode. The electrode 113 is electrically connected to the conductive layer 235 through the connection body 243. The electrode 311 and the conductive layer 235 can be obtained by processing the same conductive film.

発光素子170は、電極191、EL層192、及び電極193を有する。EL層192は、電極191と電極193との間に位置する。EL層192は、少なくとも発光性の物質を含む。電極191は可視光を透過する機能を有する。電極193は可視光を反射する機能を有することが好ましい。 The light-emitting element 170 includes an electrode 191, an EL layer 192, and an electrode 193. The EL layer 192 is located between the electrode 191 and the electrode 193. The EL layer 192 includes at least a light-emitting substance. The electrode 191 has a function of transmitting visible light. The electrode 193 preferably has a function of reflecting visible light.

発光素子170は、可視光を発する機能を有する。具体的には、発光素子170は、電極191と電極193との間に電圧を印加することで、基板361側に光(発光21)を射出する電界発光素子である。 The light-emitting element 170 has a function of emitting visible light. Specifically, the light-emitting element 170 is an electroluminescent element that emits light (light emission 21) to the substrate 361 side by applying a voltage between the electrode 191 and the electrode 193.

電極191は、絶縁層214に設けられた開口を介して、トランジスタ42が有するソースまたはドレインと電気的に接続される。電極191は、画素電極としての機能を有する。電極191の端部は、絶縁層216によって覆われている。 The electrode 191 is electrically connected to the source or drain of the transistor 42 through an opening provided in the insulating layer 214. The electrode 191 has a function as a pixel electrode. An end portion of the electrode 191 is covered with an insulating layer 216.

発光素子170は、絶縁層194に覆われていることが好ましい。図1では、絶縁層194が、電極193に接して設けられている。絶縁層194を設けることで、発光素子170に不純物が入り込むことを抑制し、発光素子170の信頼性を高めることができる。絶縁層194には、接着層142によって、基板351が貼り合わされている。 The light emitting element 170 is preferably covered with an insulating layer 194. In FIG. 1, the insulating layer 194 is provided in contact with the electrode 193. By providing the insulating layer 194, impurities can be prevented from entering the light-emitting element 170, and the reliability of the light-emitting element 170 can be improved. A substrate 351 is attached to the insulating layer 194 with an adhesive layer 142.

トランジスタ41とトランジスタ42とは、同一面上に位置する。トランジスタ41は、液晶素子180の駆動を制御する機能を有する。トランジスタ42は、発光素子170の駆動を制御する機能を有する。 The transistor 41 and the transistor 42 are located on the same plane. The transistor 41 has a function of controlling driving of the liquid crystal element 180. The transistor 42 has a function of controlling driving of the light-emitting element 170.

液晶素子180と電気的に接続される回路は、発光素子170と電気的に接続される回路と同一面上に形成されることが好ましい。これにより、2つの回路を別々の面上に形成する場合に比べて、表示装置の厚さを薄くすることができる。また、2つのトランジスタを同一の工程で作製できるため、2つのトランジスタを別々の面上に形成する場合に比べて、作製工程を簡略化することができる。 The circuit electrically connected to the liquid crystal element 180 is preferably formed on the same plane as the circuit electrically connected to the light emitting element 170. Thereby, the thickness of the display device can be reduced as compared with the case where the two circuits are formed on different surfaces. Further, since the two transistors can be manufactured in the same process, the manufacturing process can be simplified as compared with the case where the two transistors are formed over different surfaces.

液晶素子180の画素電極である電極311は、トランジスタ41及びトランジスタ42が有するゲート絶縁層を挟んで、発光素子170の画素電極である電極191とは反対に位置する。 The electrode 311 which is a pixel electrode of the liquid crystal element 180 is positioned opposite to the electrode 191 which is a pixel electrode of the light-emitting element 170 with the gate insulating layer included in the transistors 41 and 42 interposed therebetween.

ここで、チャネル形成領域に酸化物半導体を有し、オフ電流が極めて低いトランジスタ41を適用した場合や、トランジスタ41と電気的に接続される記憶素子を適用した場合などでは、液晶素子180を用いて静止画を表示する際に画素への書き込み動作を停止しても、階調を維持させることが可能となる。すなわち、フレームレートを極めて小さくしても表示を保つことができる。本発明の一態様では、フレームレートを極めて小さくでき、消費電力の低い駆動を行うことができる。 Here, the liquid crystal element 180 is used in the case where the transistor 41 which includes an oxide semiconductor in the channel formation region and has extremely low off-state current or a memory element which is electrically connected to the transistor 41 is used. Thus, even when the writing operation to the pixel is stopped when displaying a still image, the gradation can be maintained. That is, display can be maintained even if the frame rate is extremely small. In one embodiment of the present invention, the frame rate can be extremely small, and driving with low power consumption can be performed.

次に、図2〜図7を用いて、本実施の形態の表示装置の構成例について説明する。 Next, a configuration example of the display device of this embodiment will be described with reference to FIGS.

<構成例1>
図2は、表示装置300の斜視概略図である。表示装置300は、基板351と基板361とが貼り合わされた構成を有する。図2では、基板361を破線で明示している。
<Configuration example 1>
FIG. 2 is a schematic perspective view of the display device 300. The display device 300 has a structure in which a substrate 351 and a substrate 361 are attached to each other. In FIG. 2, the substrate 361 is clearly indicated by a broken line.

表示装置300は、表示部362、回路364、配線365等を有する。図2では表示装置300にIC(集積回路)373及びFPC372が実装されている例を示している。そのため、図2に示す構成は、表示装置300、IC、及びFPCを有する表示モジュールということもできる。 The display device 300 includes a display portion 362, a circuit 364, a wiring 365, and the like. FIG. 2 shows an example in which an IC (integrated circuit) 373 and an FPC 372 are mounted on the display device 300. Therefore, the structure illustrated in FIG. 2 can also be referred to as a display module including the display device 300, an IC, and an FPC.

回路364としては、例えば走査線駆動回路を用いることができる。 As the circuit 364, for example, a scan line driver circuit can be used.

配線365は、表示部362及び回路364に信号及び電力を供給する機能を有する。当該信号及び電力は、FPC372を介して外部から、またはIC373から配線365に入力される。 The wiring 365 has a function of supplying a signal and power to the display portion 362 and the circuit 364. The signal and power are input to the wiring 365 from the outside through the FPC 372 or from the IC 373.

図2では、COG(Chip On Glass)方式またはCOF(Chip on Film)方式等により、基板351にIC373が設けられている例を示す。IC373は、例えば走査線駆動回路または信号線駆動回路などを有するICを適用できる。なお、表示装置300及び表示モジュールは、ICを設けない構成としてもよい。また、ICを、COF方式等により、FPCに実装してもよい。 FIG. 2 illustrates an example in which the IC 373 is provided on the substrate 351 by a COG (Chip On Glass) method, a COF (Chip on Film) method, or the like. For example, an IC having a scan line driver circuit or a signal line driver circuit can be used as the IC 373. Note that the display device 300 and the display module may have no IC. Further, the IC may be mounted on the FPC by a COF method or the like.

図2には、表示部362の一部の拡大図を示している。表示部362には、複数の表示素子が有する電極311bがマトリクス状に配置されている。電極311bは、可視光を反射する機能を有し、液晶素子180の反射電極として機能する。 FIG. 2 shows an enlarged view of a part of the display unit 362. In the display portion 362, electrodes 311b included in the plurality of display elements are arranged in a matrix. The electrode 311b has a function of reflecting visible light, and functions as a reflective electrode of the liquid crystal element 180.

また、図2に示すように、電極311bは開口451を有する。さらに表示部362は、電極311bよりも基板351側に、発光素子170を有する。発光素子170からの光は、電極311bの開口451を介して基板361側に射出される。 As shown in FIG. 2, the electrode 311b has an opening 451. Further, the display portion 362 includes the light-emitting element 170 on the substrate 351 side of the electrode 311b. Light from the light emitting element 170 is emitted to the substrate 361 side through the opening 451 of the electrode 311b.

図3に、図2で示した表示装置300の、FPC372を含む領域の一部、回路364を含む領域の一部、及び表示部362を含む領域の一部をそれぞれ切断したときの断面の一例を示す。 FIG. 3 illustrates an example of a cross section of the display device 300 illustrated in FIG. 2 when a part of the region including the FPC 372, a part of the region including the circuit 364, and a part of the region including the display portion 362 are cut. Indicates.

図3に示す表示装置300は、基板351と基板361の間に、トランジスタ201、トランジスタ203、トランジスタ205、トランジスタ206、液晶素子180、発光素子170、絶縁層220、着色層131、着色層134等を有する。基板361と絶縁層220は接着層141を介して接着されている。基板351と絶縁層220は接着層142を介して接着されている。 3 includes a transistor 201, a transistor 203, a transistor 205, a transistor 206, a liquid crystal element 180, a light-emitting element 170, an insulating layer 220, a colored layer 131, a colored layer 134, and the like between a substrate 351 and a substrate 361. Have The substrate 361 and the insulating layer 220 are bonded via an adhesive layer 141. The substrate 351 and the insulating layer 220 are bonded through an adhesive layer 142.

基板361には、着色層131、遮光層132、絶縁層121、及び液晶素子180の共通電極として機能する電極113、配向膜133b、絶縁層117等が設けられている。基板361の外側の面には、偏光板135を有する。絶縁層121は、平坦化層としての機能を有していてもよい。絶縁層121により、電極113の表面を概略平坦にできるため、液晶112の配向状態を均一にできる。絶縁層117は、液晶素子180のセルギャップを保持するためのスペーサとして機能する。 The substrate 361 is provided with a coloring layer 131, a light shielding layer 132, an insulating layer 121, an electrode 113 functioning as a common electrode of the liquid crystal element 180, an alignment film 133b, an insulating layer 117, and the like. A polarizing plate 135 is provided on the outer surface of the substrate 361. The insulating layer 121 may function as a planarization layer. Since the surface of the electrode 113 can be substantially flattened by the insulating layer 121, the alignment state of the liquid crystal 112 can be made uniform. The insulating layer 117 functions as a spacer for maintaining the cell gap of the liquid crystal element 180.

液晶素子180は反射型の液晶素子である。液晶素子180は、電極311a、液晶112、電極113が積層された積層構造を有する。電極311aの基板351側に接して、可視光を反射する電極311bが設けられている。電極311bは開口451を有する。電極311a及び電極113は可視光を透過する。液晶112と電極311aの間に配向膜133aが設けられている。液晶112と電極113の間に配向膜133bが設けられている。 The liquid crystal element 180 is a reflective liquid crystal element. The liquid crystal element 180 has a stacked structure in which the electrode 311a, the liquid crystal 112, and the electrode 113 are stacked. An electrode 311b that reflects visible light is provided in contact with the substrate 351 side of the electrode 311a. The electrode 311b has an opening 451. The electrode 311a and the electrode 113 transmit visible light. An alignment film 133a is provided between the liquid crystal 112 and the electrode 311a. An alignment film 133 b is provided between the liquid crystal 112 and the electrode 113.

液晶素子180において、電極311bは可視光を反射する機能を有し、電極113は可視光を透過する機能を有する。基板361側から入射した光は、偏光板135により偏光され、電極113、液晶112を透過し、電極311bで反射する。そして液晶112及び電極113を再度透過して、偏光板135に達する。このとき、電極311bと電極113の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板135を介して射出される光の強度を制御することができる。また光は着色層131によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。 In the liquid crystal element 180, the electrode 311b has a function of reflecting visible light, and the electrode 113 has a function of transmitting visible light. Light incident from the substrate 361 side is polarized by the polarizing plate 135, passes through the electrode 113 and the liquid crystal 112, and is reflected by the electrode 311b. Then, the light passes through the liquid crystal 112 and the electrode 113 again and reaches the polarizing plate 135. At this time, the alignment of the liquid crystal can be controlled by the voltage applied between the electrode 311b and the electrode 113, and the optical modulation of light can be controlled. That is, the intensity of light emitted through the polarizing plate 135 can be controlled. In addition, light that is not in a specific wavelength region is absorbed by the colored layer 131, so that the extracted light is, for example, red light.

図3に示すように、開口451には可視光を透過する電極311aが設けられていることが好ましい。これにより、開口451と重なる領域においてもそれ以外の領域と同様に液晶112が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。 As shown in FIG. 3, the opening 451 is preferably provided with an electrode 311a that transmits visible light. Accordingly, since the liquid crystal 112 is aligned in the region overlapping with the opening 451 as well as the other regions, it is possible to suppress the occurrence of unintended light leakage due to the alignment failure of the liquid crystal at the boundary between these regions.

接続部207において、電極311bは、導電層221bを介して、トランジスタ206が有する導電層222aと電気的に接続されている。トランジスタ206は、液晶素子180の駆動を制御する機能を有する。 In the connection portion 207, the electrode 311b is electrically connected to the conductive layer 222a included in the transistor 206 through the conductive layer 221b. The transistor 206 has a function of controlling driving of the liquid crystal element 180.

接着層141が設けられる一部の領域には、接続部252が設けられている。接続部252において、電極311aと同一の導電膜を加工して得られた導電層311eと、電極113の一部が、接続体243により電気的に接続されている。したがって、基板361側に形成された電極113に、基板351側に接続されたFPC372から入力される信号または電位を、接続部252を介して供給することができる。 A connection portion 252 is provided in a part of the region where the adhesive layer 141 is provided. In the connection portion 252, the conductive layer 311 e obtained by processing the same conductive film as the electrode 311 a and a part of the electrode 113 are electrically connected to each other through the connection body 243. Therefore, a signal or a potential input from the FPC 372 connected to the substrate 351 side can be supplied to the electrode 113 formed on the substrate 361 side through the connection portion 252.

接続部252は樹脂層62aおよび絶縁層63に設けられた凹部を覆って電極311aおよび電極311bと同様の材料で導電層311e、導電層311fを形成し、接続体243とは露出した導電層311eの表面によって接触している。樹脂層62aおよび絶縁層63に設けられた凹部を覆って導電層311e、導電層311fを形成することによって、導電層311eを露出させることが容易となる。 The connection portion 252 covers the recesses provided in the resin layer 62a and the insulating layer 63, and forms the conductive layer 311e and the conductive layer 311f with the same material as the electrode 311a and the electrode 311b. The conductive layer 311e exposed from the connection body 243 Is touching by the surface. By forming the conductive layer 311e and the conductive layer 311f so as to cover the concave portions provided in the resin layer 62a and the insulating layer 63, the conductive layer 311e can be easily exposed.

接続体243としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、2種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体243として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体243は、図3に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体243と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。 As the connection body 243, for example, conductive particles can be used. As the conductive particles, those obtained by coating the surface of particles such as organic resin or silica with a metal material can be used. It is preferable to use nickel or gold as the metal material because the contact resistance can be reduced. In addition, it is preferable to use particles in which two or more kinds of metal materials are coated in layers, such as further coating nickel with gold. Further, it is preferable to use a material that is elastically deformed or plastically deformed as the connection body 243. At this time, the connection body 243, which is a conductive particle, may have a shape crushed in the vertical direction as shown in FIG. By doing so, the contact area between the connection body 243 and the conductive layer electrically connected to the connection body 243 can be increased, the contact resistance can be reduced, and the occurrence of problems such as connection failure can be suppressed.

接続体243は、接着層141に覆われるように配置することが好ましい。例えば、硬化前の接着層141に接続体243を分散させておけばよい。 The connection body 243 is preferably disposed so as to be covered with the adhesive layer 141. For example, the connection body 243 may be dispersed in the adhesive layer 141 before curing.

発光素子170は、ボトムエミッション型の発光素子である。発光素子170は、絶縁層220側から電極191、EL層192、及び電極193の順に積層された積層構造を有する。電極191は、絶縁層214に設けられた開口を介して、トランジスタ205が有する導電層222bと接続されている。トランジスタ205は、発光素子170の駆動を制御する機能を有する。絶縁層216が電極191の端部を覆っている。電極193は可視光を反射する材料を含み、電極191は可視光を透過する材料を含む。電極193を覆って絶縁層194が設けられている。発光素子170が発する光は、着色層134、絶縁層220、開口451、電極311a等を介して、基板361側に射出される。 The light emitting element 170 is a bottom emission type light emitting element. The light-emitting element 170 has a stacked structure in which the electrode 191, the EL layer 192, and the electrode 193 are stacked in this order from the insulating layer 220 side. The electrode 191 is connected to the conductive layer 222 b included in the transistor 205 through an opening provided in the insulating layer 214. The transistor 205 has a function of controlling driving of the light-emitting element 170. An insulating layer 216 covers the end portion of the electrode 191. The electrode 193 includes a material that reflects visible light, and the electrode 191 includes a material that transmits visible light. An insulating layer 194 is provided to cover the electrode 193. Light emitted from the light-emitting element 170 is emitted to the substrate 361 side through the coloring layer 134, the insulating layer 220, the opening 451, the electrode 311a, and the like.

液晶素子180及び発光素子170は、画素によって着色層の色を変えることで、様々な色を呈することができる。表示装置300は、液晶素子180を用いて、カラー表示を行うことができる。表示装置300は、発光素子170を用いて、カラー表示を行うことができる。 The liquid crystal element 180 and the light emitting element 170 can exhibit various colors by changing the color of the colored layer depending on the pixel. The display device 300 can perform color display using the liquid crystal element 180. The display device 300 can perform color display using the light-emitting element 170.

トランジスタ201、トランジスタ203、トランジスタ205、及びトランジスタ206は、いずれも絶縁層220の基板351側の面上に形成されている。これらのトランジスタは、同一の工程を用いて作製することができる。 The transistors 201, 203, 205, and 206 are all formed on the surface of the insulating layer 220 on the substrate 351 side. These transistors can be manufactured using the same process.

トランジスタ203は、画素の選択、非選択状態を制御するトランジスタ(スイッチングトランジスタ、または選択トランジスタともいう)である。トランジスタ205は、発光素子170に流れる電流を制御するトランジスタ(駆動トランジスタともいう)である。 The transistor 203 is a transistor (also referred to as a switching transistor or a selection transistor) that controls pixel selection / non-selection. The transistor 205 is a transistor (also referred to as a drive transistor) that controls a current flowing through the light-emitting element 170.

絶縁層220の基板351側には、絶縁層211、絶縁層212、絶縁層213、絶縁層214等の絶縁層が設けられている。絶縁層211は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層212は、トランジスタ206等を覆って設けられる。絶縁層213は、トランジスタ205等を覆って設けられている。絶縁層214は、平坦化層としての機能を有する。なお、トランジスタを覆う絶縁層の数は限定されず、単層であっても2層以上であってもよい。 Insulating layers such as an insulating layer 211, an insulating layer 212, an insulating layer 213, and an insulating layer 214 are provided on the substrate 351 side of the insulating layer 220. A part of the insulating layer 211 functions as a gate insulating layer of each transistor. The insulating layer 212 is provided so as to cover the transistor 206 and the like. The insulating layer 213 is provided so as to cover the transistor 205 and the like. The insulating layer 214 functions as a planarization layer. Note that the number of insulating layers covering the transistor is not limited, and may be a single layer or two or more layers.

各トランジスタを覆う絶縁層の少なくとも一層に、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層をバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示装置を実現できる。 It is preferable to use a material in which impurities such as water and hydrogen hardly diffuse for at least one of the insulating layers covering each transistor. Thereby, the insulating layer can function as a barrier film. With such a structure, impurities can be effectively prevented from diffusing from the outside with respect to the transistor, and a highly reliable display device can be realized.

トランジスタ201、トランジスタ203、トランジスタ205、及びトランジスタ206は、ゲートとして機能する導電層221a、ゲート絶縁層として機能する絶縁層211、ソース及びドレインとして機能する導電層222a及び導電層222b、並びに、半導体層231を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。 The transistor 201, the transistor 203, the transistor 205, and the transistor 206 include a conductive layer 221a that functions as a gate, an insulating layer 211 that functions as a gate insulating layer, a conductive layer 222a and a conductive layer 222b that function as a source and a drain, and a semiconductor layer 231. Here, the same hatching pattern is given to a plurality of layers obtained by processing the same conductive film.

トランジスタ201及びトランジスタ205は、トランジスタ203及びトランジスタ206の構成に加えて、ゲートとして機能する導電層223を有する。 In addition to the structures of the transistor 203 and the transistor 206, the transistor 201 and the transistor 205 include a conductive layer 223 that functions as a gate.

トランジスタ201及びトランジスタ205には、チャネルが形成される半導体層を2つのゲートで挟持する構成が適用されている。このような構成とすることで、トランジスタの閾値電圧を制御することができる。2つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。 A structure in which a semiconductor layer in which a channel is formed is sandwiched between two gates is applied to the transistor 201 and the transistor 205. With such a structure, the threshold voltage of the transistor can be controlled. The transistor may be driven by connecting two gates and supplying the same signal thereto. Such a transistor can have higher field-effect mobility than other transistors, and can increase on-state current. As a result, a circuit that can be driven at high speed can be manufactured. Furthermore, the area occupied by the circuit portion can be reduced. By applying a transistor with a large on-state current, even if the number of wirings increases when the display device is enlarged or high-definition, signal delay in each wiring can be reduced, and display unevenness is suppressed. can do.

または、2つのゲートのうち、一方に閾値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタの閾値電圧を制御することができる。 Alternatively, the threshold voltage of the transistor can be controlled by applying a potential for controlling the threshold voltage to one of the two gates and applying a potential for driving to the other of the two gates.

表示装置が有するトランジスタの構造に限定はない。回路364が有するトランジスタと、表示部362が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。回路364が有する複数のトランジスタは、全て同じ構造であってもよく、2種類以上の構造が組み合わせて用いられていてもよい。同様に、表示部362が有する複数のトランジスタは、全て同じ構造であってもよく、2種類以上の構造が組み合わせて用いられていてもよい。 There is no limitation on the structure of the transistor included in the display device. The transistor included in the circuit 364 and the transistor included in the display portion 362 may have the same structure or different structures. The plurality of transistors included in the circuit 364 may have the same structure, or two or more structures may be used in combination. Similarly, the plurality of transistors included in the display portion 362 may have the same structure, or two or more structures may be used in combination.

導電層223には、酸化物を含む導電性材料を用いることが好ましい。導電層223を構成する導電膜の成膜時に、酸素を含む雰囲気下で成膜することで、絶縁層212に酸素を供給することができる。成膜ガス中の酸素ガスの割合を90%以上100%以下の範囲とすることが好ましい。絶縁層212に供給された酸素は、後の熱処理により半導体層231に供給され、半導体層231中の酸素欠損の低減を図ることができる。 For the conductive layer 223, a conductive material containing an oxide is preferably used. When the conductive film included in the conductive layer 223 is formed, oxygen can be supplied to the insulating layer 212 by being formed in an atmosphere containing oxygen. The proportion of oxygen gas in the film forming gas is preferably in the range of 90% to 100%. Oxygen supplied to the insulating layer 212 is supplied to the semiconductor layer 231 by a later heat treatment, so that oxygen vacancies in the semiconductor layer 231 can be reduced.

特に、導電層223には、低抵抗化された酸化物半導体を用いることが好ましい。このとき、絶縁層213に水素を放出する絶縁膜、例えば窒化シリコン膜等を用いることが好ましい。絶縁層213の成膜中、またはその後の熱処理によって導電層223中に水素が供給され、導電層223の電気抵抗を効果的に低減することができる。 In particular, the conductive layer 223 is preferably formed using a low-resistance oxide semiconductor. At this time, an insulating film from which hydrogen is released, for example, a silicon nitride film or the like is preferably used for the insulating layer 213. Hydrogen is supplied into the conductive layer 223 during the formation of the insulating layer 213 or by a subsequent heat treatment, so that the electrical resistance of the conductive layer 223 can be effectively reduced.

絶縁層213に接して着色層134が設けられている。着色層134は、絶縁層214に覆われている。 A colored layer 134 is provided in contact with the insulating layer 213. The colored layer 134 is covered with the insulating layer 214.

基板351の基板361と重ならない領域には、接続部204が設けられている。接続部204では、配線365が接続層242を介してFPC372と電気的に接続されている。接続部204には樹脂層62aおよび絶縁層63に設けられた凹部を覆って電極311aおよび電極311bと同様の材料で導電層311c、導電層311dが形成されており、接続部204の上面は、導電層311cが露出している。これにより、接続部204とFPC372とを接続層242を介して電気的に接続することができる。樹脂層62aおよび絶縁層63に設けられた凹部を覆って導電層311c、導電層311dを形成することによって、接続部204の上面に導電層311cを露出させることが容易となる。 A connection portion 204 is provided in a region of the substrate 351 that does not overlap with the substrate 361. In the connection portion 204, the wiring 365 is electrically connected to the FPC 372 through the connection layer 242. A conductive layer 311c and a conductive layer 311d are formed of the same material as the electrodes 311a and 311b so as to cover the concave portions provided in the resin layer 62a and the insulating layer 63 in the connection portion 204. The conductive layer 311c is exposed. Accordingly, the connection unit 204 and the FPC 372 can be electrically connected via the connection layer 242. By forming the conductive layer 311c and the conductive layer 311d so as to cover the recesses provided in the resin layer 62a and the insulating layer 63, the conductive layer 311c can be easily exposed on the upper surface of the connection portion 204.

基板361の外側の面に配置する偏光板135として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と1/4波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子180に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。 A linear polarizing plate may be used as the polarizing plate 135 disposed on the outer surface of the substrate 361, but a circular polarizing plate may also be used. As a circularly-polarizing plate, what laminated | stacked the linearly-polarizing plate and the quarter wavelength phase difference plate, for example can be used. Thereby, external light reflection can be suppressed. In addition, a desired contrast may be realized by adjusting a cell gap, an alignment, a driving voltage, and the like of the liquid crystal element used for the liquid crystal element 180 in accordance with the type of the polarizing plate.

なお、基板361の外側には各種光学部材を配置することができる。光学部材としては、偏光板、位相差板、光拡散層(拡散フィルムなど)、反射防止層、及び集光フィルム等が挙げられる。また、基板361の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜等を配置してもよい。 Various optical members can be arranged outside the substrate 361. Examples of the optical member include a polarizing plate, a retardation plate, a light diffusion layer (such as a diffusion film), an antireflection layer, and a light collecting film. Further, on the outside of the substrate 361, an antistatic film that suppresses adhesion of dust, a water-repellent film that makes it difficult to adhere dirt, a hard coat film that suppresses generation of scratches due to use, and the like may be arranged.

基板351及び基板361には、それぞれ、ガラス、石英、セラミック、サファイヤ、有機樹脂などを用いることができる。基板351及び基板361に可撓性を有する材料を用いると、表示装置の可撓性を高めることができる。 For the substrate 351 and the substrate 361, glass, quartz, ceramic, sapphire, organic resin, or the like can be used, respectively. When a flexible material is used for the substrate 351 and the substrate 361, the flexibility of the display device can be increased.

液晶素子180としては、例えば垂直配向(VA:Vertical Alignment)モードが適用された液晶素子を用いることができる。垂直配向モードとしては、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モードなどを用いることができる。 As the liquid crystal element 180, for example, a liquid crystal element to which a vertical alignment (VA) mode is applied can be used. As the vertical alignment mode, an MVA (Multi-Domain Vertical Alignment) mode, a PVA (Patterned Vertical Alignment) mode, an ASV (Advanced Super View) mode, or the like can be used.

液晶素子180には、様々なモードが適用された液晶素子を用いることができる。例えばVAモードのほかに、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード等が適用された液晶素子を用いることができる。 As the liquid crystal element 180, liquid crystal elements to which various modes are applied can be used. For example, in addition to the VA mode, a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, an ASM (Axially Symmetrical Aligned Micro-cell) mode Further, a liquid crystal element to which an FLC (Ferroelectric Liquid Crystal) mode, an AFLC (Antiferroelectric Liquid Crystal) mode, or the like is applied can be used.

液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界または斜め方向の電界を含む)によって制御される。液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal)、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。 The liquid crystal element is an element that controls transmission or non-transmission of light by an optical modulation action of liquid crystal. The optical modulation action of the liquid crystal is controlled by an electric field applied to the liquid crystal (including a horizontal electric field, a vertical electric field, or an oblique electric field). As the liquid crystal used in the liquid crystal element, a thermotropic liquid crystal, a low-molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal (PDLC), a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like can be used. . These liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, and the like depending on conditions.

液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。 As the liquid crystal material, either a positive type liquid crystal or a negative type liquid crystal may be used, and an optimal liquid crystal material may be used according to an applied mode or design.

液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組成物を液晶に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。 In order to control the alignment of the liquid crystal, an alignment film can be provided. Note that in the case of employing a horizontal electric field mode, liquid crystal exhibiting a blue phase for which an alignment film is unnecessary may be used. The blue phase is one of the liquid crystal phases. When the temperature of the cholesteric liquid crystal is increased, the blue phase appears immediately before the transition from the cholesteric phase to the isotropic phase. Since the blue phase appears only in a narrow temperature range, a liquid crystal composition mixed with several percent by weight or more of a chiral agent is used for the liquid crystal in order to improve the temperature range. A liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response speed and is optically isotropic. In addition, a liquid crystal composition including a liquid crystal exhibiting a blue phase and a chiral agent does not require alignment treatment and has a small viewing angle dependency. Further, since it is not necessary to provide an alignment film, a rubbing process is not required, so that electrostatic breakdown caused by the rubbing process can be prevented, and defects or breakage of the liquid crystal display device during the manufacturing process can be reduced. .

反射型の液晶素子を用いる場合には、表示面側に偏光板135を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。 In the case of using a reflective liquid crystal element, a polarizing plate 135 is provided on the display surface side. Separately from this, it is preferable to arrange a light diffusing plate on the display surface side because the visibility can be improved.

偏光板135よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。LED(Light Emitting Diode)を備えるフロントライトを用いると、消費電力を低減できるため好ましい。 A front light may be provided outside the polarizing plate 135. As the front light, an edge light type front light is preferably used. It is preferable to use a front light including an LED (Light Emitting Diode) because power consumption can be reduced.

接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラル)樹脂、EVA(エチレンビニルアセテート)樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。 As the adhesive layer, various curable adhesives such as an ultraviolet curable photocurable adhesive, a reactive curable adhesive, a thermosetting adhesive, and an anaerobic adhesive can be used. Examples of these adhesives include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like. In particular, a material with low moisture permeability such as epoxy resin is preferable. Alternatively, a two-component mixed resin may be used. Further, an adhesive sheet or the like may be used.

接続層242としては、異方性導電フィルム(ACF:Anisotropic Conductive Film)、異方性導電ペースト(ACP:Anisotropic Conductive Paste)などを用いることができる。 As the connection layer 242, an anisotropic conductive film (ACF: Anisotropic Conductive Film), an anisotropic conductive paste (ACP: Anisotropic Conductive Paste), or the like can be used.

発光素子170は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。 The light emitting element 170 includes a top emission type, a bottom emission type, a dual emission type, and the like. A conductive film that transmits visible light is used for the electrode from which light is extracted. In addition, a conductive film that reflects visible light is preferably used for the electrode from which light is not extracted.

EL層192は少なくとも発光層を有する。EL層192は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質(電子輸送性及び正孔輸送性が高い物質)等を含む層をさらに有していてもよい。 The EL layer 192 includes at least a light-emitting layer. The EL layer 192 is a layer other than the light-emitting layer and is a substance having a high hole-injecting property, a substance having a high hole-transporting property, a hole blocking material, a substance having a high electron-transporting property, a substance having a high electron-injecting property, or a bipolar property A layer containing a substance (a substance having a high electron transporting property and a high hole transporting property) or the like may be further included.

EL層192には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。EL層192を構成する層は、それぞれ、蒸着法(真空蒸着法を含む)、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。 For the EL layer 192, either a low molecular compound or a high molecular compound can be used, and an inorganic compound may be included. The layers constituting the EL layer 192 can be formed by a method such as a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an ink jet method, or a coating method.

EL層192は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、12族と16族、13族と15族、または14族と16族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。 The EL layer 192 may include an inorganic compound such as a quantum dot. For example, a quantum dot can be used for a light emitting layer to function as a light emitting material. As the quantum dot material, a colloidal quantum dot material, an alloy type quantum dot material, a core / shell type quantum dot material, a core type quantum dot material, or the like can be used. Alternatively, a material including an element group of Group 12 and Group 16, Group 13 and Group 15, or Group 14 and Group 16 may be used. Alternatively, a quantum dot material containing an element such as cadmium, selenium, zinc, sulfur, phosphorus, indium, tellurium, lead, gallium, arsenic, or aluminum may be used.

なお、カラーフィルタ(着色層)とマイクロキャビティ構造(光学調整層)との組み合わせを適用することで、表示装置から色純度の高い光を取り出すことができる。光学調整層の膜厚は、各画素の色に応じて変化させる。 Note that light with high color purity can be extracted from the display device by applying a combination of a color filter (colored layer) and a microcavity structure (optical adjustment layer). The film thickness of the optical adjustment layer is changed according to the color of each pixel.

トランジスタのゲート、ソース及びドレインのほか、表示装置を構成する各種配線及び電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。これらの材料を含む膜を単層で、または積層構造として用いることができる。 In addition to the gate, source, and drain of the transistor, materials that can be used for conductive layers such as various wirings and electrodes constituting the display device include aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, A metal such as tantalum or tungsten, or an alloy containing the same as a main component can be given. A film containing any of these materials can be used as a single layer or a stacked structure.

また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物(例えば、窒化チタン)などを用いてもよい。なお、金属材料、合金材料(またはそれらの窒化物)を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線及び電極などの導電層や、表示素子が有する導電層(画素電極や共通電極として機能する導電層)にも用いることができる。 As the light-transmitting conductive material, conductive oxide such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, or zinc oxide to which gallium is added, or graphene can be used. Alternatively, a metal material such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, or titanium, or an alloy material containing the metal material can be used. Alternatively, a nitride (eg, titanium nitride) of the metal material may be used. Note that in the case where a metal material or an alloy material (or a nitride thereof) is used, it may be thin enough to have a light-transmitting property. In addition, a stacked film of the above materials can be used as a conductive layer. For example, it is preferable to use a laminated film of an alloy of silver and magnesium and indium tin oxide because the conductivity can be increased. These can also be used for conductive layers such as various wirings and electrodes constituting the display device and conductive layers (conductive layers functioning as pixel electrodes and common electrodes) included in the display element.

各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料が挙げられる。 Examples of the insulating material that can be used for each insulating layer include inorganic insulating materials such as resins such as acrylic and epoxy, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, and aluminum oxide.

着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。 Examples of materials that can be used for the colored layer include metal materials, resin materials, resin materials containing pigments or dyes, and the like.

<構成例2>
図4に示す表示装置300Aは、トランジスタ201、トランジスタ203、トランジスタ205、及びトランジスタ206を有さず、トランジスタ281、トランジスタ284、トランジスタ285、及びトランジスタ286を有する点で、主に表示装置300と異なる。
<Configuration example 2>
A display device 300A illustrated in FIG. 4 is mainly different from the display device 300 in that it does not include the transistor 201, the transistor 203, the transistor 205, and the transistor 206 but includes the transistor 281, the transistor 284, the transistor 285, and the transistor 286. .

トランジスタ284及びトランジスタ285のように、表示装置が有する2つのトランジスタは、部分的に積層して設けられていてもよい。これにより、画素回路の占有面積を縮小することが可能なため、精細度を高めることができる。また、発光素子170の発光面積を大きくでき、開口率を向上させることができる。発光素子170は、開口率が高いと、必要な輝度を得るための電流密度を低くできるため、信頼性が向上する。 Like the transistor 284 and the transistor 285, two transistors included in the display device may be partially stacked. Thereby, since the area occupied by the pixel circuit can be reduced, the definition can be increased. In addition, the light emitting area of the light emitting element 170 can be increased and the aperture ratio can be improved. If the light-emitting element 170 has a high aperture ratio, the current density for obtaining necessary luminance can be reduced, so that reliability is improved.

トランジスタ281、トランジスタ284、及びトランジスタ286は、導電層221a、絶縁層211、半導体層231、導電層222a、及び導電層222bを有する。導電層221aは、絶縁層211を介して半導体層231と重なる。導電層222a及び導電層222bは、半導体層231と電気的に接続される。トランジスタ281は、導電層223を有する。 The transistor 281, the transistor 284, and the transistor 286 each include a conductive layer 221a, an insulating layer 211, a semiconductor layer 231, a conductive layer 222a, and a conductive layer 222b. The conductive layer 221a overlaps with the semiconductor layer 231 with the insulating layer 211 interposed therebetween. The conductive layer 222 a and the conductive layer 222 b are electrically connected to the semiconductor layer 231. The transistor 281 includes a conductive layer 223.

トランジスタ285は、導電層222b、絶縁層217、半導体層261、導電層223、絶縁層212、絶縁層213、導電層263a、及び導電層263bを有する。導電層222bは、絶縁層217を介して半導体層261と重なる。導電層223は、絶縁層212及び絶縁層213を介して半導体層261と重なる。導電層263a及び導電層263bは、半導体層261と電気的に接続される。 The transistor 285 includes a conductive layer 222b, an insulating layer 217, a semiconductor layer 261, a conductive layer 223, an insulating layer 212, an insulating layer 213, a conductive layer 263a, and a conductive layer 263b. The conductive layer 222b overlaps with the semiconductor layer 261 with the insulating layer 217 interposed therebetween. The conductive layer 223 overlaps with the semiconductor layer 261 with the insulating layer 212 and the insulating layer 213 interposed therebetween. The conductive layer 263a and the conductive layer 263b are electrically connected to the semiconductor layer 261.

導電層221aは、ゲートとして機能する。絶縁層211は、ゲート絶縁層として機能する。導電層222aはソースまたはドレインの一方として機能する。トランジスタ286が有する導電層222bは、ソースまたはドレインの他方として機能する。 The conductive layer 221a functions as a gate. The insulating layer 211 functions as a gate insulating layer. The conductive layer 222a functions as one of a source and a drain. The conductive layer 222b included in the transistor 286 functions as the other of the source and the drain.

トランジスタ284とトランジスタ285が共有している導電層222bは、トランジスタ284のソースまたはドレインの他方として機能する部分と、トランジスタ285のゲートとして機能する部分を有する。絶縁層217、絶縁層212、及び絶縁層213は、ゲート絶縁層として機能する。導電層263a及び導電層263bのうち、一方はソースとして機能し、他方はドレインとして機能する。導電層223は、ゲートとして機能する。 The conductive layer 222b shared by the transistor 284 and the transistor 285 includes a portion functioning as the other of the source and the drain of the transistor 284 and a portion functioning as the gate of the transistor 285. The insulating layer 217, the insulating layer 212, and the insulating layer 213 function as gate insulating layers. One of the conductive layer 263a and the conductive layer 263b functions as a source, and the other functions as a drain. The conductive layer 223 functions as a gate.

<構成例3>
図5(A)に表示装置300Bの表示部の断面図を示す。
<Configuration example 3>
FIG. 5A is a cross-sectional view of a display portion of the display device 300B.

表示装置300Bは、着色層131を有していない点で、表示装置300と異なる。その他の構成については、表示装置300と同様のため、詳細な説明を省略する。 The display device 300B is different from the display device 300 in that the display device 300B does not include the colored layer 131. Since other configurations are the same as those of the display device 300, detailed description thereof is omitted.

液晶素子180は、白色を呈する。着色層131を有していないため、表示装置300は、液晶素子180を用いて、白黒またはグレースケールでの表示を行うことができる。 The liquid crystal element 180 exhibits white. Since the colored layer 131 is not included, the display device 300 can perform display in black and white or gray scale using the liquid crystal element 180.

<構成例4>
図5(B)に示す表示装置300Cは、EL層192が塗り分けられており、かつ着色層134を有さない点で、表示装置300Bと異なる。その他の構成については、表示装置300Bと同様のため、詳細な説明を省略する。
<Configuration example 4>
A display device 300C illustrated in FIG. 5B is different from the display device 300B in that the EL layer 192 is separately applied and the coloring layer 134 is not provided. Since other configurations are the same as those of the display device 300B, detailed description thereof is omitted.

塗り分け方式が適用された発光素子170は、EL層192を構成する層のうち少なくとも一層(代表的には発光層)が塗り分けられていればよく、EL層を構成する層の全てが塗り分けられていてもよい。 In the light-emitting element 170 to which the separate coating method is applied, it is sufficient that at least one layer (typically, the light-emitting layer) of the EL layer 192 is coated, and all the layers constituting the EL layer are coated. It may be divided.

本発明の一態様において、表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート構造またはボトムゲート構造のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。 In one embodiment of the present invention, the structure of the transistor included in the display device is not particularly limited. For example, a planar transistor, a staggered transistor, or an inverted staggered transistor may be used. Further, any transistor structure of a top gate structure or a bottom gate structure may be employed. Alternatively, gate electrodes may be provided above and below the channel.

図6(A)〜(E)に、トランジスタの構成例を示す。 6A to 6E illustrate structural examples of transistors.

図6(A)に示すトランジスタ110aは、トップゲート構造のトランジスタである。 A transistor 110a illustrated in FIG. 6A is a top-gate transistor.

トランジスタ110aは、導電層221、絶縁層211、半導体層231、絶縁層212、導電層222a、及び導電層222bを有する。半導体層231は、絶縁層151上に設けられている。導電層221は絶縁層211を介して半導体層231と重なる。導電層222a及び導電層222bは、絶縁層211及び絶縁層212に設けられた開口を介して、半導体層231と電気的に接続される。 The transistor 110a includes a conductive layer 221, an insulating layer 211, a semiconductor layer 231, an insulating layer 212, a conductive layer 222a, and a conductive layer 222b. The semiconductor layer 231 is provided over the insulating layer 151. The conductive layer 221 overlaps with the semiconductor layer 231 with the insulating layer 211 interposed therebetween. The conductive layers 222 a and 222 b are electrically connected to the semiconductor layer 231 through openings provided in the insulating layers 211 and 212.

導電層221は、ゲートとして機能する。絶縁層211は、ゲート絶縁層として機能する。導電層222a及び導電層222bのうち、一方はソースとして機能し、他方はドレインとして機能する。 The conductive layer 221 functions as a gate. The insulating layer 211 functions as a gate insulating layer. One of the conductive layer 222a and the conductive layer 222b functions as a source, and the other functions as a drain.

トランジスタ110aは、導電層221と導電層222aまたは導電層222bとの物理的な距離を離すことが容易なため、これらの間の寄生容量を低減することが可能である。 In the transistor 110a, the physical distance between the conductive layer 221 and the conductive layer 222a or the conductive layer 222b can be easily increased, so that the parasitic capacitance between them can be reduced.

図6(B)に示すトランジスタ110bは、トランジスタ110aの構成に加えて、導電層223及び絶縁層218を有する。導電層223は絶縁層151上に設けられ、半導体層231と重なる。絶縁層218は、導電層223及び絶縁層151を覆って設けられている。 A transistor 110b illustrated in FIG. 6B includes a conductive layer 223 and an insulating layer 218 in addition to the structure of the transistor 110a. The conductive layer 223 is provided over the insulating layer 151 and overlaps with the semiconductor layer 231. The insulating layer 218 is provided so as to cover the conductive layer 223 and the insulating layer 151.

導電層223は、一対のゲートの一方として機能する。そのため、トランジスタのオン電流を高めることや、閾値電圧を制御することなどが可能である。 The conductive layer 223 functions as one of a pair of gates. Therefore, the on-state current of the transistor can be increased, the threshold voltage can be controlled, and the like.

図6(C)〜(E)には、2つのトランジスタを積層した構造の例を示す。積層される2つのトランジスタの構造は、それぞれ独立に決定することができ、図6(C)〜(E)の組み合わせに限られない。 6C to 6E illustrate examples of structures in which two transistors are stacked. The structures of the two stacked transistors can be determined independently, and are not limited to the combinations of FIGS.

図6(C)に、トランジスタ110cとトランジスタ110dとを積層した構成を示す。トランジスタ110cは、2つのゲートを有する。トランジスタ110dは、ボトムゲート構造である。なお、トランジスタ110cは、ゲートを1つ有していてもよい(トップゲート構造)。また、トランジスタ110dはゲートを2つ有していてもよい。 FIG. 6C illustrates a structure in which the transistor 110c and the transistor 110d are stacked. The transistor 110c has two gates. The transistor 110d has a bottom gate structure. Note that the transistor 110c may include one gate (top gate structure). The transistor 110d may have two gates.

トランジスタ110cは、導電層223、絶縁層218、半導体層231、導電層221、絶縁層211、導電層222a、及び導電層222bを有する。導電層223は絶縁層151上に設けられている。導電層223は、絶縁層218を介して半導体層231と重なる。絶縁層218は、導電層223及び絶縁層151を覆って設けられている。導電層221は絶縁層211を介して半導体層231と重なる。図6(C)では絶縁層211が導電層221と重なる部分にのみ設けられている例を示すが、図6(B)等に示すように、絶縁層211は半導体層231の端部を覆うように設けられていてもよい。導電層222a及び導電層222bは、絶縁層212に設けられた開口を介して、半導体層231と電気的に接続される。 The transistor 110c includes a conductive layer 223, an insulating layer 218, a semiconductor layer 231, a conductive layer 221, an insulating layer 211, a conductive layer 222a, and a conductive layer 222b. The conductive layer 223 is provided over the insulating layer 151. The conductive layer 223 overlaps with the semiconductor layer 231 with the insulating layer 218 interposed therebetween. The insulating layer 218 is provided so as to cover the conductive layer 223 and the insulating layer 151. The conductive layer 221 overlaps with the semiconductor layer 231 with the insulating layer 211 interposed therebetween. 6C illustrates an example in which the insulating layer 211 is provided only in a portion overlapping with the conductive layer 221, but the insulating layer 211 covers an end portion of the semiconductor layer 231 as illustrated in FIG. 6B and the like. It may be provided as follows. The conductive layer 222 a and the conductive layer 222 b are electrically connected to the semiconductor layer 231 through an opening provided in the insulating layer 212.

トランジスタ110dは、導電層222b、絶縁層213、半導体層261、導電層263a、及び導電層263bを有する。導電層222bは、絶縁層213を介して半導体層261と重なる領域を有する。絶縁層213は、導電層222bを覆って設けられている。導電層263a及び導電層263bは、半導体層261と電気的に接続される。 The transistor 110d includes a conductive layer 222b, an insulating layer 213, a semiconductor layer 261, a conductive layer 263a, and a conductive layer 263b. The conductive layer 222 b includes a region overlapping with the semiconductor layer 261 with the insulating layer 213 interposed therebetween. The insulating layer 213 is provided so as to cover the conductive layer 222b. The conductive layer 263a and the conductive layer 263b are electrically connected to the semiconductor layer 261.

導電層221及び導電層223は、それぞれ、トランジスタ110cのゲートとして機能する。絶縁層218及び絶縁層211は、トランジスタ110cのゲート絶縁層として機能する。導電層222aはトランジスタ110cのソースまたはドレインの一方として機能する。 The conductive layer 221 and the conductive layer 223 each function as a gate of the transistor 110c. The insulating layer 218 and the insulating layer 211 function as a gate insulating layer of the transistor 110c. The conductive layer 222a functions as one of a source and a drain of the transistor 110c.

導電層222bは、トランジスタ110cのソースまたはドレインの他方として機能する部分と、トランジスタ110dのゲートとして機能する部分と、を有する。絶縁層213は、トランジスタ110dのゲート絶縁層として機能する。導電層263a及び導電層263bのうち、一方はトランジスタ110dのソースとして機能し、他方はトランジスタ110dのドレインとして機能する。 The conductive layer 222b includes a portion functioning as the other of the source and the drain of the transistor 110c and a portion functioning as the gate of the transistor 110d. The insulating layer 213 functions as a gate insulating layer of the transistor 110d. One of the conductive layer 263a and the conductive layer 263b functions as a source of the transistor 110d, and the other functions as a drain of the transistor 110d.

トランジスタ110c及びトランジスタ110dは、発光素子170の画素回路に適用されることが好ましい。例えば、トランジスタ110cを、選択トランジスタに用い、トランジスタ110dを駆動トランジスタに用いることができる。 The transistors 110c and 110d are preferably applied to the pixel circuit of the light-emitting element 170. For example, the transistor 110c can be used as a selection transistor, and the transistor 110d can be used as a driving transistor.

導電層263bは、絶縁層217及び絶縁層214に設けられた開口を介して、発光素子の画素電極として機能する電極191と電気的に接続されている。 The conductive layer 263b is electrically connected to an electrode 191 functioning as a pixel electrode of the light-emitting element through an opening provided in the insulating layer 217 and the insulating layer 214.

図6(D)に、トランジスタ110eとトランジスタ110fとを積層した構成を示す。トランジスタ110eは、ボトムゲート構造である。トランジスタ110fは、2つのゲートを有する。トランジスタ110eは、ゲートを2つ有していてもよい。 FIG. 6D illustrates a structure in which the transistor 110e and the transistor 110f are stacked. The transistor 110e has a bottom gate structure. The transistor 110f has two gates. The transistor 110e may have two gates.

トランジスタ110eは、導電層221、絶縁層211、半導体層231、導電層222a、及び導電層222bを有する。導電層221は絶縁層151上に設けられている。導電層221は、絶縁層211を介して半導体層231と重なる。絶縁層211は、導電層221及び絶縁層151を覆って設けられている。導電層222a及び導電層222bは、半導体層231と電気的に接続される。 The transistor 110e includes a conductive layer 221, an insulating layer 211, a semiconductor layer 231, a conductive layer 222a, and a conductive layer 222b. The conductive layer 221 is provided over the insulating layer 151. The conductive layer 221 overlaps with the semiconductor layer 231 with the insulating layer 211 interposed therebetween. The insulating layer 211 is provided to cover the conductive layer 221 and the insulating layer 151. The conductive layer 222 a and the conductive layer 222 b are electrically connected to the semiconductor layer 231.

トランジスタ110fは、導電層222b、絶縁層212、半導体層261、導電層223、絶縁層218、絶縁層213、導電層263a、及び導電層263bを有する。導電層222bは、絶縁層212を介して半導体層261と重なる領域を有する。絶縁層212は、導電層222bを覆って設けられている。導電層263a及び導電層263bは、絶縁層213に設けられた開口を介して、半導体層261と電気的に接続される。導電層223は、絶縁層218を介して半導体層261と重なる。絶縁層218は、導電層223と重なる部分に設けられている。 The transistor 110f includes a conductive layer 222b, an insulating layer 212, a semiconductor layer 261, a conductive layer 223, an insulating layer 218, an insulating layer 213, a conductive layer 263a, and a conductive layer 263b. The conductive layer 222 b includes a region overlapping with the semiconductor layer 261 with the insulating layer 212 interposed therebetween. The insulating layer 212 is provided so as to cover the conductive layer 222b. The conductive layers 263 a and 263 b are electrically connected to the semiconductor layer 261 through openings provided in the insulating layer 213. The conductive layer 223 overlaps with the semiconductor layer 261 with the insulating layer 218 provided therebetween. The insulating layer 218 is provided in a portion overlapping with the conductive layer 223.

導電層221は、トランジスタ110eのゲートとして機能する。絶縁層211は、トランジスタ110eのゲート絶縁層として機能する。導電層222aはトランジスタ110eのソースまたはドレインの一方として機能する。 The conductive layer 221 functions as the gate of the transistor 110e. The insulating layer 211 functions as a gate insulating layer of the transistor 110e. The conductive layer 222a functions as one of a source and a drain of the transistor 110e.

導電層222bは、トランジスタ110eのソースまたはドレインの他方として機能する部分と、トランジスタ110fのゲートとして機能する部分と、を有する。導電層223は、トランジスタ110fのゲートとして機能する。絶縁層212及び絶縁層218は、それぞれ、トランジスタ110fのゲート絶縁層として機能する。導電層263a及び導電層263bのうち、一方はトランジスタ110fのソースとして機能し、他方はトランジスタ110fのドレインとして機能する。 The conductive layer 222b includes a portion functioning as the other of the source and the drain of the transistor 110e and a portion functioning as the gate of the transistor 110f. The conductive layer 223 functions as the gate of the transistor 110f. The insulating layer 212 and the insulating layer 218 each function as a gate insulating layer of the transistor 110f. One of the conductive layer 263a and the conductive layer 263b functions as a source of the transistor 110f, and the other functions as a drain of the transistor 110f.

導電層263bは、絶縁層214に設けられた開口を介して、発光素子の画素電極として機能する電極191と電気的に接続されている。 The conductive layer 263b is electrically connected to an electrode 191 functioning as a pixel electrode of the light-emitting element through an opening provided in the insulating layer 214.

図6(E)に、トランジスタ110gとトランジスタ110hとを積層した構成を示す。トランジスタ110gは、トップゲート構造である。トランジスタ110hは、2つのゲートを有する。なお、トランジスタ110gはゲートを2つ有していてもよい。 FIG. 6E illustrates a structure in which the transistor 110g and the transistor 110h are stacked. The transistor 110g has a top gate structure. The transistor 110h has two gates. Note that the transistor 110g may include two gates.

トランジスタ110gは、半導体層231、導電層221、絶縁層211、導電層222a、及び導電層222bを有する。半導体層231は絶縁層151上に設けられている。導電層221は、絶縁層211を介して半導体層231と重なる。絶縁層211は、導電層221と重ねて設けられている。導電層222a及び導電層222bは、絶縁層212に設けられた開口を介して、半導体層231と電気的に接続される。 The transistor 110g includes a semiconductor layer 231, a conductive layer 221, an insulating layer 211, a conductive layer 222a, and a conductive layer 222b. The semiconductor layer 231 is provided over the insulating layer 151. The conductive layer 221 overlaps with the semiconductor layer 231 with the insulating layer 211 interposed therebetween. The insulating layer 211 is provided so as to overlap with the conductive layer 221. The conductive layer 222 a and the conductive layer 222 b are electrically connected to the semiconductor layer 231 through an opening provided in the insulating layer 212.

トランジスタ110hは、導電層222b、絶縁層213、半導体層261、導電層223、絶縁層218、絶縁層217、導電層263a、及び導電層263bを有する。導電層222bは、絶縁層213を介して半導体層261と重なる領域を有する。絶縁層213は、導電層222bを覆って設けられている。導電層263a及び導電層263bは、絶縁層217に設けられた開口を介して半導体層261と電気的に接続される。導電層223は、絶縁層218を介して半導体層261と重なる。絶縁層218は、導電層223と重なる部分に設けられている。 The transistor 110h includes a conductive layer 222b, an insulating layer 213, a semiconductor layer 261, a conductive layer 223, an insulating layer 218, an insulating layer 217, a conductive layer 263a, and a conductive layer 263b. The conductive layer 222 b includes a region overlapping with the semiconductor layer 261 with the insulating layer 213 interposed therebetween. The insulating layer 213 is provided so as to cover the conductive layer 222b. The conductive layers 263 a and 263 b are electrically connected to the semiconductor layer 261 through openings provided in the insulating layer 217. The conductive layer 223 overlaps with the semiconductor layer 261 with the insulating layer 218 provided therebetween. The insulating layer 218 is provided in a portion overlapping with the conductive layer 223.

導電層221は、トランジスタ110gのゲートとして機能する。絶縁層211は、トランジスタ110gのゲート絶縁層として機能する。導電層222aはトランジスタ110gのソースまたはドレインの一方として機能する。 The conductive layer 221 functions as the gate of the transistor 110g. The insulating layer 211 functions as a gate insulating layer of the transistor 110g. The conductive layer 222a functions as one of a source and a drain of the transistor 110g.

導電層222bは、トランジスタ110gのソースまたはドレインの他方として機能する部分と、トランジスタ110hのゲートとして機能する部分と、を有する。導電層223は、トランジスタ110hのゲートとして機能する。絶縁層213及び絶縁層218は、それぞれ、トランジスタ110hのゲート絶縁層として機能する。導電層263a及び導電層263bのうち、一方はトランジスタ110hのソースとして機能し、他方はトランジスタ110hのドレインとして機能する。 The conductive layer 222b includes a portion functioning as the other of the source and the drain of the transistor 110g and a portion functioning as the gate of the transistor 110h. The conductive layer 223 functions as the gate of the transistor 110h. The insulating layer 213 and the insulating layer 218 each function as a gate insulating layer of the transistor 110h. One of the conductive layer 263a and the conductive layer 263b functions as a source of the transistor 110h, and the other functions as a drain of the transistor 110h.

導電層263bは、絶縁層214に設けられた開口を介して、発光素子の画素電極として機能する電極191と電気的に接続されている。 The conductive layer 263b is electrically connected to an electrode 191 functioning as a pixel electrode of the light-emitting element through an opening provided in the insulating layer 214.

以下では、図7〜図23を用いて、本実施の形態の表示装置の作製方法について、具体的に説明する。 Hereinafter, a method for manufacturing the display device of this embodiment will be specifically described with reference to FIGS.

なお、表示装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スパッタリング法、化学気相堆積(CVD:Chemical Vapor Deposition)法、真空蒸着法、パルスレーザー堆積(PLD:Pulse Laser Deposition)法、原子層成膜(ALD:Atomic Layer Deposition)法等を用いて形成することができる。CVD法としては、プラズマ化学気相堆積(PECVD)法や、熱CVD法でもよい。熱CVD法の例として、有機金属化学気相堆積(MOCVD:Metal Organic CVD)法を使ってもよい。 Note that a thin film (an insulating film, a semiconductor film, a conductive film, or the like) included in the display device can be formed using a sputtering method, a chemical vapor deposition (CVD) method, a vacuum evaporation method, or a pulse laser deposition (PLD: Pulse Laser Deposition). ) Method, atomic layer deposition (ALD: Atomic Layer Deposition) method, or the like. The CVD method may be a plasma enhanced chemical vapor deposition (PECVD) method or a thermal CVD method. As an example of the thermal CVD method, a metal organic chemical vapor deposition (MOCVD) method may be used.

表示装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。 Thin films (insulating films, semiconductor films, conductive films, etc.) constituting display devices are spin coat, dip, spray coating, ink jet, dispense, screen printing, offset printing, doctor knife, slit coat, roll coat, curtain coat, knife It can be formed by a method such as coating.

表示装置を構成する薄膜を加工する際には、リソグラフィ法等を用いて加工することができる。または、遮蔽マスクを用いた成膜方法により、島状の薄膜を形成してもよい。または、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。フォトリソグラフィ法としては、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法と、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法と、がある。 When a thin film included in the display device is processed, the thin film can be processed using a lithography method or the like. Alternatively, an island-shaped thin film may be formed by a film formation method using a shielding mask. Alternatively, the thin film may be processed by a nanoimprint method, a sand blast method, a lift-off method, or the like. As a photolithography method, a resist mask is formed on a thin film to be processed, the thin film is processed by etching or the like, and the resist mask is removed. After forming a photosensitive thin film, exposure and development are performed. And a method for processing the thin film into a desired shape.

リソグラフィ法において光を用いる場合、露光に用いる光は、例えばi線(波長365nm)、g線(波長436nm)、h線(波長405nm)、またはこれらを混合させた光を用いることができる。そのほか、紫外線やKrFレーザ光、またはArFレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光(EUV:Extreme Ultra−violet)やX線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、X線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。 When light is used in the lithography method, for example, light used for exposure can be i-line (wavelength 365 nm), g-line (wavelength 436 nm), h-line (wavelength 405 nm), or light in which these are mixed. In addition, ultraviolet light, KrF laser light, ArF laser light, or the like can be used. Further, exposure may be performed by an immersion exposure technique. Further, extreme ultraviolet light (EUV: Extreme Ultra-violet) or X-rays may be used as light used for exposure. Further, an electron beam can be used instead of the light used for exposure. It is preferable to use extreme ultraviolet light, X-rays, or an electron beam because extremely fine processing is possible. Note that a photomask is not necessary when exposure is performed by scanning a beam such as an electron beam.

薄膜のエッチングには、ドライエッチング法、ウエットエッチング法、サンドブラスト法などを用いることができる。 For etching the thin film, a dry etching method, a wet etching method, a sand blasting method, or the like can be used.

<表示装置の作製方法例>
以下では、図3に示す表示装置300の作製方法の一例について説明する。図7〜図23では特に表示装置300の表示部362及び外部接続部に着目して、作製方法を説明する。
<Example of manufacturing method of display device>
Hereinafter, an example of a method for manufacturing the display device 300 illustrated in FIG. 3 will be described. 7 to 23, the manufacturing method will be described with particular attention to the display portion 362 and the external connection portion of the display device 300.

まず、基板361上に、着色層131を形成する(図7(A))。着色層131は、感光性の材料を用いて形成することで、フォトリソグラフィ法等により島状に加工することができる。なお、図3に示す回路364等では、基板361上に遮光層132を設ける。 First, the colored layer 131 is formed over the substrate 361 (FIG. 7A). The colored layer 131 can be processed into an island shape by a photolithography method or the like by being formed using a photosensitive material. Note that in the circuit 364 and the like illustrated in FIG. 3, the light-blocking layer 132 is provided over the substrate 361.

次に、着色層131上に、絶縁層121を形成する。 Next, the insulating layer 121 is formed over the colored layer 131.

絶縁層121は、平坦化層として機能することが好ましい。絶縁層121には、アクリル樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂等が挙げられる。 The insulating layer 121 preferably functions as a planarization layer. Examples of the insulating layer 121 include acrylic resin, epoxy resin, polyamide resin, polyimide amide resin, siloxane resin, benzocyclobutene resin, and phenol resin.

絶縁層121には、無機絶縁膜を適用してもよい。絶縁層121として無機絶縁膜を適用する場合は、例えば、窒化シリコン膜、酸化窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜などを用いることができる。また、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等を用いてもよい。また、上述の絶縁膜を2以上積層して用いてもよい。 An inorganic insulating film may be applied to the insulating layer 121. In the case where an inorganic insulating film is used as the insulating layer 121, for example, a silicon nitride film, a silicon oxynitride film, a silicon oxide film, a silicon nitride oxide film, an aluminum oxide film, an aluminum nitride film, or the like can be used. Alternatively, a hafnium oxide film, an yttrium oxide film, a zirconium oxide film, a gallium oxide film, a tantalum oxide film, a magnesium oxide film, a lanthanum oxide film, a cerium oxide film, a neodymium oxide film, or the like may be used. Two or more of the above insulating films may be stacked.

次に、電極113を形成する。電極113は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。電極113は、可視光を透過する導電材料を用いて形成する。 Next, the electrode 113 is formed. The electrode 113 can be formed by forming a conductive film, forming a resist mask, etching the conductive film, and then removing the resist mask. The electrode 113 is formed using a conductive material that transmits visible light.

次に、電極113上に、絶縁層117を形成する。絶縁層117には、有機絶縁膜を用いることが好ましい。 Next, the insulating layer 117 is formed over the electrode 113. An organic insulating film is preferably used for the insulating layer 117.

次に、電極113及び絶縁層117上に、配向膜133bを形成する(図7(A))。配向膜133bは、樹脂等の薄膜を形成した後に、ラビング処理を行うことで形成できる。 Next, an alignment film 133b is formed over the electrode 113 and the insulating layer 117 (FIG. 7A). The alignment film 133b can be formed by performing a rubbing process after forming a thin film such as a resin.

また、図7(A)を用いて説明した工程とは独立して、図7(B)から図10(B)までに示す工程を行う。 In addition, the steps shown in FIGS. 7B to 10B are performed independently of the steps described with reference to FIG.

まず、作製基板61上に凹部を有する樹脂層62を形成し、樹脂層62上に絶縁層63を形成する(図7(B)、(C))。 First, the resin layer 62 having a recess is formed over the manufacturing substrate 61, and the insulating layer 63 is formed over the resin layer 62 (FIGS. 7B and 7C).

この工程では、作製基板61を剥離する際に、作製基板61と樹脂層62の界面、樹脂層62と絶縁層63の界面、又は樹脂層62中で分離が生じるような材料を選択する。本実施の形態では、絶縁層63と樹脂層62の界面で分離が生じる場合を例示するが、樹脂層62や絶縁層63に用いる材料の組み合わせによってはこれに限られない。 In this step, a material that causes separation in the interface between the manufacturing substrate 61 and the resin layer 62, the interface between the resin layer 62 and the insulating layer 63, or the resin layer 62 when the manufacturing substrate 61 is peeled is selected. In this embodiment, the case where separation occurs at the interface between the insulating layer 63 and the resin layer 62 is illustrated, but the present invention is not limited to this depending on the combination of materials used for the resin layer 62 and the insulating layer 63.

作製基板61は、搬送が容易となる程度に剛性を有し、かつ作製工程にかかる温度に対して耐熱性を有する。作製基板61に用いることができる材料としては、例えば、ガラス、石英、セラミック、サファイヤ、樹脂、半導体、金属または合金などが挙げられる。ガラスとしては、例えば、無アルカリガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等が挙げられる。 The manufacturing substrate 61 is rigid to such an extent that it can be easily transported, and has heat resistance against the temperature required for the manufacturing process. Examples of a material that can be used for the manufacturing substrate 61 include glass, quartz, ceramic, sapphire, resin, semiconductor, metal, and alloy. Examples of the glass include alkali-free glass, barium borosilicate glass, and alumino borosilicate glass.

樹脂層62は、熱硬化性を有する材料を用いて形成する。また、当該材料は同時に感光性を有していても良い。 The resin layer 62 is formed using a thermosetting material. The material may have photosensitivity at the same time.

樹脂層62に用いることができる材料としては、ポリイミド樹脂が好ましい。そのほか、樹脂層62に用いることができる材料としては、例えば、アクリル樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂等が挙げられる。なお、これらは感光性を有していることが好ましい。 A material that can be used for the resin layer 62 is preferably a polyimide resin. In addition, examples of materials that can be used for the resin layer 62 include acrylic resins, epoxy resins, polyamide resins, polyimide amide resins, siloxane resins, benzocyclobutene resins, and phenol resins. In addition, it is preferable that these have photosensitivity.

樹脂層62は厚さ0.1μm以上3μm以下となるよう成膜し、加熱することで形成する。加熱により、樹脂層62中の脱ガス成分(例えば、水素、水等)を低減することができる。当該加熱は、樹脂層62上に形成する各層の作製温度よりも高い温度で加熱することが好ましい。例えば、トランジスタの作製温度が350℃までである場合、樹脂層62となる膜を350℃より高い温度で加熱することが好ましい。これにより、トランジスタの作製工程における、樹脂層62からの脱ガスを大幅に抑制することができる。 The resin layer 62 is formed by forming a film having a thickness of 0.1 μm to 3 μm and heating. By heating, degassing components (for example, hydrogen, water, etc.) in the resin layer 62 can be reduced. The heating is preferably performed at a temperature higher than the manufacturing temperature of each layer formed on the resin layer 62. For example, in the case where the transistor manufacturing temperature is up to 350 ° C., it is preferable that the film to be the resin layer 62 be heated at a temperature higher than 350 ° C. Thereby, degassing from the resin layer 62 in the transistor manufacturing process can be significantly suppressed.

具体的には、350℃以上450℃以下で加熱することが好ましく、加熱の上限温度は400℃以下がより好ましく、400℃未満がさらに好ましく、375℃未満がさらに好ましい。 Specifically, the heating is preferably performed at 350 ° C. or more and 450 ° C. or less, and the upper limit temperature of heating is more preferably 400 ° C. or less, further preferably less than 400 ° C., and further preferably less than 375 ° C.

本発明の一態様では、感光性を有する材料を用いることが好ましいため、この場合、光を用いたリソグラフィ法により、一部を除去することができる。具体的には、材料を成膜した後に溶媒を除去するための熱処理(プリベーク処理ともいう)を行い、その後フォトマスクを用いて露光を行う。続いて、現像処理を施すことで、不要な部分を除去することができる。また、その後に熱処理(ポストベーク処理ともいう)を行うことが好ましい。ポストベーク処理では、上述のように樹脂層62上に形成する各層の作製温度よりも高い温度で加熱することが好ましい。 In one embodiment of the present invention, a material having photosensitivity is preferably used; in this case, part of the material can be removed by a lithography method using light. Specifically, heat treatment (also referred to as pre-bake treatment) for removing the solvent is performed after the material is formed, and then exposure is performed using a photomask. Subsequently, unnecessary portions can be removed by performing development processing. In addition, it is preferable to perform heat treatment (also referred to as post-bake treatment) thereafter. In the post-bake treatment, it is preferable to heat at a temperature higher than the production temperature of each layer formed on the resin layer 62 as described above.

樹脂層62は、可撓性を有するが、作製基板61として樹脂層62よりも可撓性が低いものを用いることで、樹脂層62の搬送を容易にすることができる。 Although the resin layer 62 has flexibility, the resin layer 62 can be easily transported by using a manufacturing substrate 61 having a lower flexibility than the resin layer 62.

樹脂層62の形成方法としては、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等が挙げられる。 Examples of the method for forming the resin layer 62 include spin coating, dip coating, spray coating, ink jet, dispensing, screen printing, offset printing, doctor knife, slit coating, roll coating, curtain coating, knife coating, and the like.

なお、樹脂層62は、スピンコータを用いて形成することが好ましい。スピンコート法を用いることで、大判基板に薄い膜を均一に形成することができる。 The resin layer 62 is preferably formed using a spin coater. By using the spin coating method, a thin film can be uniformly formed on a large substrate.

樹脂層62は、粘度が5cP以上500cP未満、好ましくは粘度が5cP以上100cP未満、好ましくは粘度が10cP以上50cP以下の溶液を用いて形成することが好ましい。溶液の粘度が低いほど、塗布が容易となる。また、溶液の粘度が低いほど、気泡の混入を抑制でき、良質な膜を形成できる。 The resin layer 62 is preferably formed using a solution having a viscosity of 5 cP to less than 500 cP, preferably a viscosity of 5 cP to less than 100 cP, and preferably a viscosity of 10 cP to 50 cP. The lower the viscosity of the solution, the easier the application. In addition, the lower the viscosity of the solution, the more air bubbles can be prevented and the better the film can be formed.

樹脂層62の厚さは、0.01μm以上10μm未満であることが好ましく、0.1μm以上3μm以下であることがより好ましく、0.5μm以上1μm以下であることがさらに好ましい。低粘度の溶液を用いることで、樹脂層23を薄く形成することが容易となる。 The thickness of the resin layer 62 is preferably 0.01 μm or more and less than 10 μm, more preferably 0.1 μm or more and 3 μm or less, and further preferably 0.5 μm or more and 1 μm or less. By using a low viscosity solution, it becomes easy to form the resin layer 23 thin.

また、樹脂層62の熱膨張係数は、0.1ppm/℃以上20ppm/℃以下であることが好ましく、0.1ppm/℃以上10ppm/℃以下であることがより好ましい。樹脂層62の熱膨張係数が低いほど、加熱により、トランジスタ等が破損することを抑制できる。 Further, the thermal expansion coefficient of the resin layer 62 is preferably 0.1 ppm / ° C. or more and 20 ppm / ° C. or less, and more preferably 0.1 ppm / ° C. or more and 10 ppm / ° C. or less. As the thermal expansion coefficient of the resin layer 62 is lower, the transistor or the like can be prevented from being damaged by heating.

なお、本発明の一態様では、外部接続部にあたる部分の樹脂層62の厚さ方向の一部を除去し、樹脂層62に第1の領域と、第1の領域よりも熱さの薄い第2の領域(凹部ともいう)を有する樹脂層62を形成する。 Note that in one embodiment of the present invention, a part of the resin layer 62 corresponding to the external connection portion in the thickness direction is removed, and the resin layer 62 includes the first region and the second region whose heat is lower than that of the first region. The resin layer 62 having the region (also referred to as a recess) is formed.

樹脂層62の材料として感光性を有する材料を用いた場合には、材料を成膜した後に上述の条件により溶媒を除去するための熱処理(プリベーク処理ともいう)を行い、その後フォトマスクを用いて露光を行う。続いて、現像処理を施すことで、不要な部分を除去することができる。次に、所望の形状に加工された膜を加熱し(ポストベーク処理ともいう)、樹脂層62を形成する(図7(B))。露光の際に、樹脂層62に開口を設ける条件よりも露光量を減らすことで、凹部を有する樹脂層62を形成することができる。例えば、樹脂層62に開口を形成する露光条件よりも、露光時間を短くする、光の強度を弱める、光の焦点をずらすなどの方法が挙げられる。多階調マスクを用いても良い。 When a photosensitive material is used as the material of the resin layer 62, a heat treatment (also referred to as a pre-bake treatment) for removing the solvent is performed under the above-described conditions after the material is formed, and then a photomask is used. Perform exposure. Subsequently, unnecessary portions can be removed by performing development processing. Next, the film processed into a desired shape is heated (also referred to as post-baking treatment) to form the resin layer 62 (FIG. 7B). When the exposure is performed, the resin layer 62 having a concave portion can be formed by reducing the exposure amount as compared with the condition for providing an opening in the resin layer 62. For example, methods such as shortening the exposure time, weakening the light intensity, and shifting the focus of light than the exposure conditions for forming the opening in the resin layer 62 can be mentioned. A multi-tone mask may be used.

また、樹脂層62の材料を成膜した後、プリベーク処理の前又は、プリベーク処理の後且つポストベーク処理の前に、所望の形状の型を成膜した膜に押し付ける型押しを行うことによって凹部を形成しても良い。 Further, after forming the material of the resin layer 62, before the pre-bake process or after the pre-bake process and before the post-bake process, the concave portion is formed by pressing the mold having a desired shape against the formed film. May be formed.

樹脂層62の凹部の側面をテーパー形状にすると樹脂層62の凹部の上に形成する膜の被覆性が向上するため、感光性の樹脂を使用する場合はポジ型の樹脂を用い、また、型押しする場合はテーパー形状を有する型を使用することが好ましい。 When the side surface of the concave portion of the resin layer 62 is tapered, the coverage of the film formed on the concave portion of the resin layer 62 is improved. Therefore, when a photosensitive resin is used, a positive type resin is used. When pushing, it is preferable to use a die having a tapered shape.

樹脂層62に第1の領域よりも厚さの薄い第2の領域を設け、さらに第2の領域を覆うように導電層を配置することで後の工程で導電層の露出が行いやすくなる。また、導電層が露出するまで樹脂層を除去しても、樹脂層の一部が残存するため当該残存する樹脂層を保護層として用いることができる。 By providing the resin layer 62 with a second region that is thinner than the first region, and further disposing the conductive layer so as to cover the second region, the conductive layer can be easily exposed in a later step. Further, even if the resin layer is removed until the conductive layer is exposed, a part of the resin layer remains, so that the remaining resin layer can be used as a protective layer.

絶縁層63は、樹脂層62の耐熱温度以下の温度で形成する(図7(C))。また、前述の樹脂層62の加熱工程における加熱温度より低い温度で形成することが好ましい。 The insulating layer 63 is formed at a temperature not higher than the heat resistance temperature of the resin layer 62 (FIG. 7C). Moreover, it is preferable to form at the temperature lower than the heating temperature in the heating process of the above-mentioned resin layer 62.

絶縁層63は、樹脂層62に含まれる不純物が、後に形成するトランジスタや表示素子に拡散することを防ぐバリア層として用いることができる。例えば、絶縁層63は、樹脂層62を加熱した際に、樹脂層62に含まれる水分等がトランジスタや表示素子に拡散することを防ぐことが好ましい。そのため、絶縁層63は、バリア性が高いことが好ましい。 The insulating layer 63 can be used as a barrier layer that prevents impurities contained in the resin layer 62 from diffusing into transistors and display elements to be formed later. For example, the insulating layer 63 preferably prevents diffusion of moisture or the like contained in the resin layer 62 to the transistor or the display element when the resin layer 62 is heated. Therefore, it is preferable that the insulating layer 63 has a high barrier property.

絶縁層63としては、例えば、窒化シリコン膜、酸化窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等を用いてもよい。また、上述の絶縁膜を2以上積層して用いてもよい。特に、樹脂層23上に窒化シリコン膜を形成し、窒化シリコン膜上に酸化シリコン膜を形成することが好ましい。無機絶縁膜は、成膜温度が高いほど緻密でバリア性の高い膜となるため、高温で形成することが好ましい。 As the insulating layer 63, for example, an inorganic insulating film such as a silicon nitride film, a silicon oxynitride film, a silicon oxide film, a silicon nitride oxide film, an aluminum oxide film, or an aluminum nitride film can be used. Alternatively, a hafnium oxide film, an yttrium oxide film, a zirconium oxide film, a gallium oxide film, a tantalum oxide film, a magnesium oxide film, a lanthanum oxide film, a cerium oxide film, a neodymium oxide film, or the like may be used. Two or more of the above insulating films may be stacked. In particular, it is preferable to form a silicon nitride film on the resin layer 23 and form a silicon oxide film on the silicon nitride film. The inorganic insulating film is denser and has a higher barrier property as the deposition temperature is higher, and thus it is preferable to form the inorganic insulating film at a high temperature.

絶縁層63に無機絶縁膜を用いる場合、形成時の温度は、室温(25℃)以上350℃以下が好ましく、100℃以上300℃以下がさらに好ましい。 When an inorganic insulating film is used for the insulating layer 63, the formation temperature is preferably room temperature (25 ° C.) or higher and 350 ° C. or lower, more preferably 100 ° C. or higher and 300 ° C. or lower.

樹脂層62の表面に凹凸がある場合、絶縁層63は当該凹凸を被覆することが好ましい。絶縁層63は、当該凹凸を平坦化する平坦化層としての機能を有していてもよい。例えば、絶縁層63として、有機絶縁材料と無機絶縁材料を積層して用いることが好ましい。有機絶縁材料としては、樹脂層62に用いることができる樹脂が挙げられる。 When the surface of the resin layer 62 has irregularities, the insulating layer 63 preferably covers the irregularities. The insulating layer 63 may have a function as a planarization layer that planarizes the unevenness. For example, the insulating layer 63 is preferably used by stacking an organic insulating material and an inorganic insulating material. Examples of the organic insulating material include resins that can be used for the resin layer 62.

絶縁層63に有機絶縁膜を用いる場合、形成時の温度は、室温以上350℃以下が好ましく、室温以上300℃以下がさらに好ましい。 When an organic insulating film is used for the insulating layer 63, the temperature at the time of formation is preferably room temperature to 350 ° C., more preferably room temperature to 300 ° C.

なお、絶縁層63を形成することで、樹脂層62のこの後の表示装置作製工程に起因する膨張や収縮を抑制することが可能となり、歩留まりを向上させることができる。 Note that by forming the insulating layer 63, it is possible to suppress the expansion and contraction of the resin layer 62 due to the subsequent display device manufacturing process, and the yield can be improved.

次に、絶縁層63上に電極311a、導電層311cを形成し、電極311a上に電極311b、導電層311c上に導電層311dを形成する(図7(D))。電極311bは、電極311a上に開口451を有する。電極311a、電極311b、導電層311cおよび導電層311dは、それぞれ、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。電極311aは、可視光を透過する導電材料を用いて形成する。電極311bは、可視光を反射する導電材料を用いて形成する。また、導電層311cは電極311aと同じ材料を用いて形成し、導電層311dは電極311bと同じ材料を用いて形成する。 Next, the electrode 311a and the conductive layer 311c are formed over the insulating layer 63, and the electrode 311b and the conductive layer 311d are formed over the electrode 311a (FIG. 7D). The electrode 311b has an opening 451 on the electrode 311a. The electrode 311a, the electrode 311b, the conductive layer 311c, and the conductive layer 311d can each be formed by forming a resist film after forming a conductive film, etching the conductive film, and then removing the resist mask. The electrode 311a is formed using a conductive material that transmits visible light. The electrode 311b is formed using a conductive material that reflects visible light. The conductive layer 311c is formed using the same material as the electrode 311a, and the conductive layer 311d is formed using the same material as the electrode 311b.

次に、絶縁層220を形成する(図8(A))。そして、絶縁層220に電極311b、導電層311dに達する開口を設ける。 Next, the insulating layer 220 is formed (FIG. 8A). Then, an opening reaching the electrode 311b and the conductive layer 311d is provided in the insulating layer 220.

絶縁層220は、樹脂層62に含まれる不純物が、後に形成するトランジスタや表示素子に拡散することを防ぐバリア層として用いることができる。樹脂層62に有機材料を用いる場合、絶縁層220は、樹脂層62を加熱した際に、樹脂層62に含まれる水分等がトランジスタや表示素子に拡散することを防ぐことが好ましい。そのため、絶縁層220は、バリア性が高いことが好ましい。 The insulating layer 220 can be used as a barrier layer that prevents impurities contained in the resin layer 62 from diffusing into transistors and display elements to be formed later. In the case where an organic material is used for the resin layer 62, the insulating layer 220 preferably prevents diffusion of moisture or the like contained in the resin layer 62 to the transistor or the display element when the resin layer 62 is heated. Therefore, the insulating layer 220 preferably has a high barrier property.

絶縁層220としては、絶縁層121に用いることができる無機絶縁膜及び樹脂等を用いることができる。 As the insulating layer 220, an inorganic insulating film, a resin, or the like that can be used for the insulating layer 121 can be used.

次に、絶縁層220上に、トランジスタ203、トランジスタ205及びトランジスタ206を形成する。 Next, the transistor 203, the transistor 205, and the transistor 206 are formed over the insulating layer 220.

トランジスタに用いる半導体材料は特に限定されず、例えば、第14族の元素、化合物半導体または酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体、またはインジウムを含む酸化物半導体等を適用できる。 A semiconductor material used for the transistor is not particularly limited, and for example, a Group 14 element, a compound semiconductor, or an oxide semiconductor can be used for the semiconductor layer. Typically, a semiconductor containing silicon, a semiconductor containing gallium arsenide, an oxide semiconductor containing indium, or the like can be used.

ここではトランジスタ203及びトランジスタ206として、半導体層231として酸化物半導体層を有する、ボトムゲート構造のトランジスタを作製する場合を示す。トランジスタ205は、トランジスタ203及びトランジスタ206の構成に導電層223及び絶縁層212を追加した構成であり、2つのゲートを有する。 Here, the case where a bottom-gate transistor including an oxide semiconductor layer as the semiconductor layer 231 is manufactured as the transistor 203 and the transistor 206 is described. The transistor 205 has a structure in which a conductive layer 223 and an insulating layer 212 are added to the structures of the transistor 203 and the transistor 206, and includes two gates.

トランジスタの半導体には、酸化物半導体を用いることが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できる。 An oxide semiconductor is preferably used for the semiconductor of the transistor. When a semiconductor material having a wider band gap and lower carrier density than silicon is used, current in an off state of the transistor can be reduced.

具体的には、まず、絶縁層220上に、導電層221a、導電層221bおよび導電層221cを形成する。導電層221a、導電層221bおよび導電層221cは、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することで形成できる。ここで、絶縁層220の開口を介して、導電層221bと電極311b、導電層221cと導電層311dとが接続する。 Specifically, first, the conductive layer 221a, the conductive layer 221b, and the conductive layer 221c are formed over the insulating layer 220. The conductive layers 221a, 221b, and 221c can be formed by forming a conductive film, forming a resist mask, etching the conductive film, and then removing the resist mask. Here, the conductive layer 221b and the electrode 311b, and the conductive layer 221c and the conductive layer 311d are connected to each other through the opening of the insulating layer 220.

続いて、絶縁層211を形成する。 Subsequently, the insulating layer 211 is formed.

絶縁層211としては、例えば、窒化シリコン膜、酸化窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等を用いてもよい。また、上述の絶縁膜を2以上積層して用いてもよい。 As the insulating layer 211, for example, an inorganic insulating film such as a silicon nitride film, a silicon oxynitride film, a silicon oxide film, a silicon nitride oxide film, an aluminum oxide film, or an aluminum nitride film can be used. Alternatively, a hafnium oxide film, an yttrium oxide film, a zirconium oxide film, a gallium oxide film, a tantalum oxide film, a magnesium oxide film, a lanthanum oxide film, a cerium oxide film, a neodymium oxide film, or the like may be used. Two or more of the above insulating films may be stacked.

無機絶縁膜は、成膜温度が高いほど緻密でバリア性の高い膜となるため、高温で形成することが好ましい。無機絶縁膜の成膜時の基板温度は、室温(25℃)以上350℃以下が好ましく、100℃以上300℃以下がさらに好ましい。 The inorganic insulating film is denser and has a higher barrier property as the deposition temperature is higher, and thus it is preferable to form the inorganic insulating film at a high temperature. The substrate temperature during the formation of the inorganic insulating film is preferably room temperature (25 ° C.) or higher and 350 ° C. or lower, more preferably 100 ° C. or higher and 300 ° C. or lower.

続いて、半導体層231を形成する。本実施の形態では、半導体層231として、酸化物半導体層を形成する。酸化物半導体層は、酸化物半導体膜を成膜した後、レジストマスクを形成し、当該酸化物半導体膜をエッチングした後にレジストマスクを除去することで形成できる。 Subsequently, the semiconductor layer 231 is formed. In this embodiment, an oxide semiconductor layer is formed as the semiconductor layer 231. The oxide semiconductor layer can be formed by forming an oxide semiconductor film, forming a resist mask, etching the oxide semiconductor film, and then removing the resist mask.

酸化物半導体膜の成膜時の基板温度は、350℃以下が好ましく、室温以上200℃以下がより好ましく、室温以上130℃以下がさらに好ましい。なお、当該基板温度は、樹脂層62を形成する際に加熱した温度よりも低い温度であると、樹脂層62からの脱ガスの影響を低減することができるために好ましい。なお、絶縁層220を樹脂で形成する場合も同様である。 The substrate temperature at the time of forming the oxide semiconductor film is preferably 350 ° C. or lower, more preferably room temperature or higher and 200 ° C. or lower, and further preferably room temperature or higher and 130 ° C. or lower. The substrate temperature is preferably lower than the temperature heated when forming the resin layer 62 because the influence of degassing from the resin layer 62 can be reduced. The same applies to the case where the insulating layer 220 is formed of resin.

酸化物半導体膜は、不活性ガス及び酸素ガスのいずれか一方を用いて成膜することができる。なお、酸化物半導体膜の成膜時における酸素の流量比(酸素分圧)に、特に限定はない。ただし、電界効果移動度が高いトランジスタを得る場合においては、酸化物半導体膜の成膜時における酸素の流量比(酸素分圧)は、0%以上30%以下が好ましく、5%以上30%以下がより好ましく、7%以上15%以下がさらに好ましい。 The oxide semiconductor film can be formed using either an inert gas or an oxygen gas. Note that there is no particular limitation on the oxygen flow rate ratio (oxygen partial pressure) in forming the oxide semiconductor film. However, in the case of obtaining a transistor with high field-effect mobility, the flow rate ratio of oxygen (oxygen partial pressure) during formation of the oxide semiconductor film is preferably 0% or more and 30% or less, and is preferably 5% or more and 30% or less. Is more preferably 7% or more and 15% or less.

酸化物半導体膜は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。 The oxide semiconductor film preferably contains at least indium or zinc. In particular, it is preferable to contain indium and zinc.

酸化物半導体は、エネルギーギャップが2eV以上であることが好ましく、2.5eV以上であることがより好ましく。3eV以上であることがさらに好ましい。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。 The oxide semiconductor preferably has an energy gap of 2 eV or more, and more preferably 2.5 eV or more. More preferably, it is 3 eV or more. In this manner, off-state current of a transistor can be reduced by using an oxide semiconductor with a wide energy gap.

酸化物半導体膜は、スパッタリング法により形成することができる。そのほか、例えばPLD法、PECVD法、熱CVD法、ALD法、真空蒸着法などを用いてもよい。 The oxide semiconductor film can be formed by a sputtering method. In addition, for example, a PLD method, a PECVD method, a thermal CVD method, an ALD method, a vacuum deposition method, or the like may be used.

なお、実施の形態4にて酸化物半導体の一例について説明する。 Note that an example of an oxide semiconductor is described in Embodiment 4.

続いて、導電層222a及び導電層222bを形成する。導電層222a及び導電層222bは、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。導電層222a及び導電層222bは、それぞれ、半導体層231と接続される。ここで、トランジスタ206が有する導電層222aは、導電層221bと電気的に接続される。これにより、接続部207では、電極311bと導電層222aを電気的に接続することができる。 Subsequently, a conductive layer 222a and a conductive layer 222b are formed. The conductive layers 222a and 222b can be formed by forming a conductive film, forming a resist mask, etching the conductive film, and then removing the resist mask. The conductive layer 222a and the conductive layer 222b are each connected to the semiconductor layer 231. Here, the conductive layer 222a included in the transistor 206 is electrically connected to the conductive layer 221b. Accordingly, in the connection portion 207, the electrode 311b and the conductive layer 222a can be electrically connected.

なお、導電層222a及び導電層222bの加工の際に、レジストマスクに覆われていない半導体層231の一部がエッチングにより薄膜化する場合がある。 Note that when the conductive layers 222a and 222b are processed, part of the semiconductor layer 231 which is not covered with the resist mask may be thinned by etching.

以上のようにして、トランジスタ206を作製できる(図8(A))。トランジスタ206において、導電層221aの一部はゲートとして機能し、絶縁層211の一部はゲート絶縁層として機能し、導電層222a及び導電層222bは、それぞれソースまたはドレインのいずれか一方として機能する。トランジスタ203も同様に形成することができる。 As described above, the transistor 206 can be manufactured (FIG. 8A). In the transistor 206, part of the conductive layer 221a functions as a gate, part of the insulating layer 211 functions as a gate insulating layer, and the conductive layer 222a and the conductive layer 222b each function as either a source or a drain. . The transistor 203 can be formed in a similar manner.

次に、トランジスタ206を覆う絶縁層212を形成し、絶縁層212上に導電層223を形成する。 Next, the insulating layer 212 that covers the transistor 206 is formed, and the conductive layer 223 is formed over the insulating layer 212.

絶縁層212は、絶縁層211と同様の方法により形成することができる。 The insulating layer 212 can be formed by a method similar to that of the insulating layer 211.

トランジスタ205が有する導電層223は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。 The conductive layer 223 included in the transistor 205 can be formed by forming a conductive film, forming a resist mask, etching the conductive film, and then removing the resist mask.

以上のようにして、トランジスタ205を作製できる(図8(A))。トランジスタ205において、導電層221aの一部及び導電層223の一部はゲートとして機能し、絶縁層211の一部及び絶縁層212の一部はゲート絶縁層として機能し、導電層222a及び導電層222bは、それぞれソースまたはドレインのいずれか一方として機能する。 As described above, the transistor 205 can be manufactured (FIG. 8A). In the transistor 205, part of the conductive layer 221a and part of the conductive layer 223 function as a gate, part of the insulating layer 211 and part of the insulating layer 212 function as a gate insulating layer, and the conductive layer 222a and the conductive layer Each of 222b functions as either a source or a drain.

次に、絶縁層213を形成する(図8(A))。絶縁層213は、絶縁層211と同様の方法により形成することができる。 Next, the insulating layer 213 is formed (FIG. 8A). The insulating layer 213 can be formed by a method similar to that of the insulating layer 211.

また、絶縁層212として、酸素を含む雰囲気下で成膜した酸化シリコン膜や酸化窒化シリコン膜等の酸化物絶縁膜を用いることが好ましい。さらに、当該酸化シリコン膜や酸化窒化シリコン膜上に、絶縁層213として、窒化シリコン膜などの酸素を拡散、透過しにくい絶縁膜を積層することが好ましい。酸素を含む雰囲気下で形成した酸化物絶縁膜は、加熱により多くの酸素を放出しやすい絶縁膜とすることができる。このような酸素を放出する酸化絶縁膜と、酸素を拡散、透過しにくい絶縁膜を積層した状態で、加熱処理を行うことにより、酸化物半導体層に酸素を供給することができる。その結果、酸化物半導体層中の酸素欠損、及び酸化物半導体層と絶縁層212の界面の欠陥を修復し、欠陥準位を低減することができる。これにより、極めて信頼性の高い表示装置を実現できる。 For the insulating layer 212, an oxide insulating film such as a silicon oxide film or a silicon oxynitride film formed in an atmosphere containing oxygen is preferably used. Further, an insulating film that hardly diffuses and transmits oxygen such as a silicon nitride film is preferably stacked as the insulating layer 213 over the silicon oxide film or the silicon oxynitride film. An oxide insulating film formed in an atmosphere containing oxygen can be an insulating film from which a large amount of oxygen is easily released by heating. By performing heat treatment in a state where such an oxide insulating film that releases oxygen and an insulating film that hardly diffuses and transmits oxygen are stacked, oxygen can be supplied to the oxide semiconductor layer. As a result, oxygen vacancies in the oxide semiconductor layer and defects at the interface between the oxide semiconductor layer and the insulating layer 212 can be repaired, and the defect level can be reduced. Thereby, a display device with extremely high reliability can be realized.

次に、絶縁層213上に、着色層134を形成し(図8(A))、その後、絶縁層214を形成する(図8(B))。着色層134は、電極311bの開口451と重なるように配置する。 Next, the coloring layer 134 is formed over the insulating layer 213 (FIG. 8A), and then the insulating layer 214 is formed (FIG. 8B). The colored layer 134 is disposed so as to overlap with the opening 451 of the electrode 311b.

着色層134は、着色層131と同様の方法により形成することができる。絶縁層214は、後に形成する表示素子の被形成面を有する層であるため、平坦化層として機能することが好ましい。絶縁層214は、絶縁層121に用いることのできる樹脂または無機絶縁膜を援用できる。 The colored layer 134 can be formed by a method similar to that of the colored layer 131. The insulating layer 214 is a layer having a formation surface of a display element to be formed later, and thus preferably functions as a planarization layer. As the insulating layer 214, a resin or an inorganic insulating film that can be used for the insulating layer 121 can be used.

次に、絶縁層212、絶縁層213、及び絶縁層214に、トランジスタ205が有する導電層222bに達する開口を形成する。 Next, an opening reaching the conductive layer 222b included in the transistor 205 is formed in the insulating layer 212, the insulating layer 213, and the insulating layer 214.

次に、電極191を形成する(図8(B))。電極191は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。ここで、トランジスタ205が有する導電層222bと電極191とが接続する。電極191は、可視光を透過する導電材料を用いて形成する。 Next, the electrode 191 is formed (FIG. 8B). The electrode 191 can be formed by forming a conductive film, forming a resist mask, etching the conductive film, and then removing the resist mask. Here, the conductive layer 222b included in the transistor 205 and the electrode 191 are connected. The electrode 191 is formed using a conductive material that transmits visible light.

次に、電極191の端部を覆う絶縁層216を形成する(図9(A))。絶縁層216は、絶縁層121に用いることのできる樹脂または無機絶縁膜を援用できる。絶縁層216は、電極191と重なる部分に開口を有する。 Next, an insulating layer 216 that covers an end portion of the electrode 191 is formed (FIG. 9A). As the insulating layer 216, a resin or an inorganic insulating film that can be used for the insulating layer 121 can be used. The insulating layer 216 has an opening in a portion overlapping with the electrode 191.

次に、EL層192及び電極193を形成する(図9(A))。電極193は、その一部が発光素子170の共通電極として機能する。電極193は、可視光を反射する導電材料を用いて形成する。 Next, an EL layer 192 and an electrode 193 are formed (FIG. 9A). A part of the electrode 193 functions as a common electrode of the light-emitting element 170. The electrode 193 is formed using a conductive material that reflects visible light.

EL層192は、蒸着法、塗布法、印刷法、吐出法などの方法で形成することができる。EL層192を画素毎に作り分ける場合、メタルマスクなどの遮蔽マスクを用いた蒸着法、またはインクジェット法等により形成することができる。EL層192を画素毎に作り分けない場合には、メタルマスクを用いない蒸着法を用いることができる。 The EL layer 192 can be formed by a method such as an evaporation method, a coating method, a printing method, or a discharge method. In the case where the EL layer 192 is separately formed for each pixel, the EL layer 192 can be formed by an evaporation method using a shielding mask such as a metal mask, an inkjet method, or the like. In the case where the EL layer 192 is not formed for each pixel, an evaporation method that does not use a metal mask can be used.

EL層192には、低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。 For the EL layer 192, either a low molecular compound or a high molecular compound can be used, and an inorganic compound may be included.

EL層192の形成後に行う各工程は、EL層192にかかる温度が、EL層192の耐熱温度以下となるように行う。電極193は、蒸着法やスパッタリング法等を用いて形成することができる。 Each step performed after the formation of the EL layer 192 is performed so that the temperature applied to the EL layer 192 is equal to or lower than the heat resistant temperature of the EL layer 192. The electrode 193 can be formed by an evaporation method, a sputtering method, or the like.

以上のようにして、発光素子170を形成することができる(図9(A))。発光素子170は、一部が画素電極として機能する電極191、EL層192、一部が共通電極として機能する電極193が積層された構成を有する。発光素子170は、発光領域が着色層134及び電極311bの開口451と重なるように作製する。 As described above, the light-emitting element 170 can be formed (FIG. 9A). The light-emitting element 170 has a structure in which an electrode 191 that partially functions as a pixel electrode, an EL layer 192, and an electrode 193 that partially functions as a common electrode are stacked. The light-emitting element 170 is manufactured so that the light-emitting region overlaps with the colored layer 134 and the opening 451 of the electrode 311b.

ここでは、発光素子170として、ボトムエミッション型の発光素子を作製する例を示したが、本発明の一態様はこれに限られない。 Although an example in which a bottom emission light-emitting element is manufactured as the light-emitting element 170 is described here, one embodiment of the present invention is not limited thereto.

発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型のいずれであってもよい。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。 The light emitting element may be any of a top emission type, a bottom emission type, and a dual emission type. A conductive film that transmits visible light is used for the electrode from which light is extracted. In addition, a conductive film that reflects visible light is preferably used for the electrode from which light is not extracted.

次に、電極193を覆って絶縁層194を形成する(図9(A))。絶縁層194は、発光素子170に水などの不純物が拡散することを抑制する保護層として機能する。発光素子170は、絶縁層194によって封止される。電極193を形成した後、大気に曝すことなく、絶縁層194を形成することが好ましい。 Next, an insulating layer 194 is formed so as to cover the electrode 193 (FIG. 9A). The insulating layer 194 functions as a protective layer that suppresses diffusion of impurities such as water into the light-emitting element 170. The light emitting element 170 is sealed with the insulating layer 194. After the electrode 193 is formed, the insulating layer 194 is preferably formed without being exposed to the atmosphere.

絶縁層194は、例えば、上述した絶縁層121に用いることができる無機絶縁膜を適用することができる。特に、バリア性の高い無機絶縁膜が含むことが好ましい。また、無機絶縁膜と有機絶縁膜を積層して用いてもよい。 As the insulating layer 194, for example, an inorganic insulating film that can be used for the above-described insulating layer 121 can be used. In particular, an inorganic insulating film having a high barrier property is preferably included. Alternatively, an inorganic insulating film and an organic insulating film may be stacked.

絶縁層194の成膜時の基板温度は、EL層192の耐熱温度以下の温度であることが好ましい。絶縁層194は、ALD法やスパッタリング法等を用いて形成することができる。ALD法及びスパッタリング法は低温成膜が可能であるため好ましい。ALD法を用いると絶縁層194のカバレッジが良好となり好ましい。 The substrate temperature when the insulating layer 194 is formed is preferably equal to or lower than the heat resistance temperature of the EL layer 192. The insulating layer 194 can be formed by an ALD method, a sputtering method, or the like. The ALD method and the sputtering method are preferable because they can be formed at a low temperature. Use of the ALD method is preferable because coverage of the insulating layer 194 is favorable.

次に、絶縁層194の表面に、接着層142を用いて基板351を貼り合わせる(図9(B))。 Next, the substrate 351 is attached to the surface of the insulating layer 194 with the use of the adhesive layer 142 (FIG. 9B).

接着層142には、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等の各種硬化型接着剤を用いることができる。また、接着シート等を用いてもよい。 For the adhesive layer 142, various curable adhesives such as an ultraviolet curable photocurable adhesive, a reactive curable adhesive, a thermosetting adhesive, and an anaerobic adhesive can be used. Further, an adhesive sheet or the like may be used.

基板351には、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート(PC)樹脂、ポリエーテルスルホン(PES)樹脂、ポリアミド樹脂(ナイロン、アラミド等)、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン(PTFE)樹脂、ABS樹脂、セルロースナノファイバー等を用いることができる。基板351には、ガラス、石英、樹脂、金属、合金、半導体等の各種材料を用いてもよい。基板351には、可撓性を有する程度の厚さのガラス、石英、樹脂、金属、合金、半導体等の各種材料を用いてもよい。 Examples of the substrate 351 include polyester resins such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN), polyacrylonitrile resin, acrylic resin, polyimide resin, polymethyl methacrylate resin, polycarbonate (PC) resin, polyethersulfone (PES). ) Resin, polyamide resin (nylon, aramid, etc.), polysiloxane resin, cycloolefin resin, polystyrene resin, polyamideimide resin, polyurethane resin, polyvinyl chloride resin, polyvinylidene chloride resin, polypropylene resin, polytetrafluoroethylene (PTFE) Resin, ABS resin, cellulose nanofiber, etc. can be used. Various materials such as glass, quartz, resin, metal, alloy, and semiconductor may be used for the substrate 351. For the substrate 351, various materials such as glass, quartz, resin, metal, alloy, and semiconductor having a thickness enough to be flexible may be used.

次に、作製基板61を介して樹脂層62にレーザ光を照射する。 Next, the resin layer 62 is irradiated with laser light through the manufacturing substrate 61.

レーザ光の照射により、樹脂層62は脆弱化される。または、レーザ光の照射により、樹脂層62と作製基板61の密着性が低下する。 The resin layer 62 is weakened by the laser light irradiation. Alternatively, the adhesion between the resin layer 62 and the manufacturing substrate 61 is reduced by irradiation with laser light.

レーザ光としては、少なくともその一部が作製基板61を透過し、かつ樹脂層62に吸収される波長の光を選択して用いる。レーザ光は、可視光線から紫外線の波長領域の光であることが好ましい。例えば波長が200nm以上400nm以下の光、好ましくは波長が250nm以上350nm以下の光を用いることができる。特に、波長308nmのエキシマレーザを用いると、生産性に優れるため好ましい。エキシマレーザは、LTPSにおけるレーザ結晶化にも用いるため、既存のLTPS製造ラインの装置を流用することができ、新たな設備投資を必要としないため好ましい。また、Nd:YAGレーザの第三高調波である波長355nmのUVレーザなどの固体UVレーザ(半導体UVレーザともいう)を用いてもよい。固体レーザはガスを用いないため、エキシマレーザに比べて、ランニングコストを約1/3にでき、好ましい。また、ピコ秒レーザ等のパルスレーザーを用いてもよい。 As the laser light, light having a wavelength that is at least partially transmitted through the manufacturing substrate 61 and absorbed by the resin layer 62 is selected and used. The laser light is preferably light in the wavelength region from visible light to ultraviolet light. For example, light with a wavelength of 200 nm to 400 nm, preferably light with a wavelength of 250 nm to 350 nm can be used. In particular, it is preferable to use an excimer laser having a wavelength of 308 nm because the productivity is excellent. Since the excimer laser is also used for laser crystallization in LTPS, an existing LTPS production line device can be used, and new equipment investment is not required, which is preferable. Alternatively, a solid-state UV laser (also referred to as a semiconductor UV laser) such as a UV laser having a wavelength of 355 nm, which is the third harmonic of the Nd: YAG laser, may be used. Since a solid-state laser does not use gas, the running cost can be reduced to about 1/3 compared to an excimer laser, which is preferable. Further, a pulse laser such as a picosecond laser may be used.

レーザ光として、線状のレーザ光を用いる場合には、作製基板61と光源とを相対的に移動させることでレーザ光を走査し、剥離したい領域にわたってレーザ光を照射する。 In the case where a linear laser beam is used as the laser beam, the laser beam is scanned by moving the manufacturing substrate 61 and the light source relatively, and the laser beam is irradiated over a region to be peeled off.

固体レーザはガスを用いないため、エキシマレーザに比べて、ランニングコストを約1/3にでき、好ましい。 Since a solid-state laser does not use gas, the running cost can be reduced to about 1/3 compared to an excimer laser, which is preferable.

次に、作製基板61と絶縁層63とを分離する(図10(A))。図10(A)では、樹脂層62中で分離が生じる例を示す。作製基板61上には樹脂層の一部(樹脂層62a)が残存する。絶縁層31側に残存する樹脂層62bは図10(A)の樹脂層62に比べて薄膜化されている。 Next, the manufacturing substrate 61 and the insulating layer 63 are separated (FIG. 10A). FIG. 10A shows an example in which separation occurs in the resin layer 62. A part of the resin layer (resin layer 62a) remains on the manufacturing substrate 61. The resin layer 62b remaining on the insulating layer 31 side is thinner than the resin layer 62 in FIG.

分離面は、樹脂層62及び作製基板61等の材料及び形成方法、並びに、光照射の条件等によって、様々な位置となり得る。 The separation surface can be in various positions depending on the material and the forming method of the resin layer 62 and the manufacturing substrate 61, the light irradiation conditions, and the like.

図10(A)では、樹脂層62中で分離が生じる例を示したが、樹脂層62中、及び絶縁層63と樹脂層62との界面で分離が生じる場合もある。作製基板61上には樹脂層の一部(樹脂層62a)が残存する。分離により、絶縁層63が露出する。絶縁層63側に残存する樹脂層62bは図9(B)の樹脂層62に比べて薄膜化されている。 Although FIG. 10A shows an example in which separation occurs in the resin layer 62, separation may occur in the resin layer 62 and at the interface between the insulating layer 63 and the resin layer 62. A part of the resin layer (resin layer 62a) remains on the manufacturing substrate 61. The insulating layer 63 is exposed by the separation. The resin layer 62b remaining on the insulating layer 63 side is thinner than the resin layer 62 in FIG. 9B.

そのほか、作製基板61と樹脂層62との界面で分離が生じ、分離により、樹脂層62が露出する場合、樹脂層62中で分離が生じる場合などがある。 In addition, separation may occur at the interface between the manufacturing substrate 61 and the resin layer 62. When the resin layer 62 is exposed due to the separation, separation may occur in the resin layer 62.

このように、樹脂層62の凹部に導電層311cを形成することによって、導電層311cを露出させることが容易となる。また、導電層311cを露出させた後にも絶縁層63および/または樹脂層62bを残存させることができるため、トランジスタが汚染されることを低減させることが可能となる。 Thus, by forming the conductive layer 311c in the recess of the resin layer 62, the conductive layer 311c can be easily exposed. Further, since the insulating layer 63 and / or the resin layer 62b can remain even after the conductive layer 311c is exposed, contamination of the transistor can be reduced.

作製基板61側に残存する樹脂層62aの厚さは、例えば、100nm以下、具体的には40nm以上70nm以下程度とすることができる。樹脂層62aを除去することで、作製基板61は再利用が可能である。例えば、作製基板61にガラスを用い、樹脂層62にポリイミド樹脂を用いた場合は、発煙硝酸を用いて樹脂層62aを除去することができる。また、作製基板61に残存した樹脂層62a上に、再度、感光性及び熱硬化性を有する材料を用いて、樹脂層62を形成してもよい。 The thickness of the resin layer 62a remaining on the manufacturing substrate 61 side can be set to, for example, 100 nm or less, specifically, about 40 nm to 70 nm. By removing the resin layer 62a, the manufacturing substrate 61 can be reused. For example, when glass is used for the manufacturing substrate 61 and polyimide resin is used for the resin layer 62, the resin layer 62a can be removed using fuming nitric acid. Further, the resin layer 62 may be formed again on the resin layer 62a remaining on the manufacturing substrate 61 by using a material having photosensitivity and thermosetting property.

また、例えば、樹脂層62に垂直方向に引っ張る力をかけることにより、作製基板61を剥離することもできる。具体的には、基板351の上面の一部を吸着し、上方に引っ張ることにより、作製基板61を引き剥がすことができる。この際、作製基板61と絶縁層63との間に、刃物などの鋭利な形状の器具を差し込むことで分離の起点を形成することが好ましい。 For example, the manufacturing substrate 61 can be peeled by applying a pulling force to the resin layer 62 in the vertical direction. Specifically, the manufacturing substrate 61 can be peeled off by sucking a part of the upper surface of the substrate 351 and pulling it upward. At this time, it is preferable to form a separation starting point by inserting a sharp tool such as a blade between the manufacturing substrate 61 and the insulating layer 63.

本実施の形態では、作製基板61と分離した時点では、導電層311cが露出していないため、残存する絶縁層63および樹脂層62bが残存する構成ではさらに樹脂層62bと絶縁層63のそれぞれ少なくとも一部を除去し、導電層311cを露出させる。(図10(B))。 In this embodiment mode, since the conductive layer 311c is not exposed at the time of separation from the manufacturing substrate 61, in the configuration in which the remaining insulating layer 63 and the resin layer 62b remain, each of the resin layer 62b and the insulating layer 63 is further provided. Part of the conductive layer 311c is exposed by removing a part thereof. (FIG. 10B).

樹脂層62を除去する方法には、特に限定はない。例えば、ウエットエッチング法、ドライエッチング法などを用いることができるが、酸素プラズマを用いたアッシングをにより除去することが好ましい。アッシングは、制御性が高い、面内均一性がよく大判基板を用いた処理に適している、等の利点がある。絶縁層63は例えば、ドライエッチング法などを用いて除去することができる。 The method for removing the resin layer 62 is not particularly limited. For example, a wet etching method, a dry etching method, or the like can be used, but it is preferable to remove by ashing using oxygen plasma. Ashing has advantages such as high controllability, good in-plane uniformity, and suitable for processing using a large substrate. The insulating layer 63 can be removed using, for example, a dry etching method.

次に、露出した電極311aの表面に、配向膜133aを形成する(図11)。配向膜133aは、樹脂等の薄膜を成膜した後に、ラビング処理を行うことにより形成できる。なお、本実施の形態では、配向膜を別に形成しているが、残存する樹脂層62bにラビング処理をすることによって、配向膜として利用しても良い。 Next, an alignment film 133a is formed on the exposed surface of the electrode 311a (FIG. 11). The alignment film 133a can be formed by performing a rubbing process after forming a thin film of resin or the like. In this embodiment, the alignment film is formed separately. However, the remaining resin layer 62b may be rubbed to be used as the alignment film.

そして、配向膜133aまで形成した基板351と、図7(A)までの工程が完了した基板361とを、液晶112を挟んで接着層141で貼り合わせる(図11)。接着層141は、接着層142に用いることのできる材料を援用できる。 Then, the substrate 351 formed up to the alignment film 133a and the substrate 361 after the steps up to FIG. 7A are bonded with the adhesive layer 141 with the liquid crystal 112 interposed therebetween (FIG. 11). A material that can be used for the adhesive layer 142 can be used for the adhesive layer 141.

図11に示す液晶素子180は、一部が画素電極として機能する電極311a(及び電極311b)、液晶112、一部が共通電極として機能する電極113が積層された構成を有する。液晶素子180は、着色層131と重なるように作製する。 A liquid crystal element 180 illustrated in FIG. 11 has a structure in which an electrode 311a (and an electrode 311b) partly functioning as a pixel electrode, a liquid crystal 112, and an electrode 113 partly functioning as a common electrode are stacked. The liquid crystal element 180 is manufactured so as to overlap with the colored layer 131.

以上により、表示装置300を作製することができる。 Through the above steps, the display device 300 can be manufactured.

図12乃至図16は、表示装置300の異なる構成を示す図である。図12乃至図16は、図7乃至図11とほぼ同様であるが、絶縁層62の凹部の形成方法が異なるため、絶縁層63の形状が異なる。作製方法としては、樹脂層62を形成した後、凹部を形成する前に絶縁層63を形成する(図12(B))。そして、絶縁層63と樹脂層62を続けて同時にエッチングすることにより凹部を形成する(図12(C))。当該エッチングは、絶縁層63を開口した後、樹脂層62を残した状態で終了すればよい。これにより凹部を有する樹脂層62を形成することができる。当該エッチングはドライエッチングで行えばよい。この場合、樹脂層62は感光性を有さない材料で形成することができる。 12 to 16 are diagrams showing different configurations of the display device 300. FIG. 12 to 16 are substantially the same as FIGS. 7 to 11, but the shape of the insulating layer 63 is different because the method of forming the recesses of the insulating layer 62 is different. As a manufacturing method, after the resin layer 62 is formed, the insulating layer 63 is formed before the recess is formed (FIG. 12B). Then, the insulating layer 63 and the resin layer 62 are continuously etched to form a recess (FIG. 12C). The etching may be finished with the resin layer 62 left after the insulating layer 63 is opened. Thereby, the resin layer 62 having a recess can be formed. The etching may be performed by dry etching. In this case, the resin layer 62 can be formed of a material having no photosensitivity.

また、図17(A)のように、樹脂層62を全て除去しても良い。この場合、導電層311cが突出することから、接続層242を覆うように設けることでアンカー効果が生じるため好ましい。これにより、接続層242と導電層311cの密着性を向上させることができる(図18)。なお、樹脂層62を残しつつ導電層311cを突出させる構造であっても良い。 Further, as shown in FIG. 17A, all of the resin layer 62 may be removed. In this case, since the conductive layer 311c protrudes, it is preferable to provide the connection layer 242 so as to have an anchor effect. Thereby, the adhesiveness of the connection layer 242 and the conductive layer 311c can be improved (FIG. 18). Note that a structure in which the conductive layer 311c protrudes while leaving the resin layer 62 may be employed.

図19乃至図23は、表示装置300の異なる構成を示す図である。図19乃至図23は図7乃至図11とほぼ同様であるが、絶縁層63を形成していないことのみ異なる。作製方法としては、樹脂層62を形成した後に、絶縁層63を形成しないで凹部を形成し(図19(B)(C))、電極311aおよび導電層311cを形成すればよい(図19(D))。作製基板61を分離した後、樹脂層62bを除去することによって導電層311cを露出させる。絶縁層63が無いことによって、成膜の手間や、除去の手間を省くことができる。 19 to 23 are diagrams showing different configurations of the display device 300. FIG. 19 to 23 are almost the same as FIGS. 7 to 11 except that the insulating layer 63 is not formed. As a manufacturing method, after forming the resin layer 62, a recess is formed without forming the insulating layer 63 (FIGS. 19B and 19C), and the electrode 311a and the conductive layer 311c are formed (FIG. 19 ( D)). After separating the manufacturing substrate 61, the conductive layer 311c is exposed by removing the resin layer 62b. Due to the absence of the insulating layer 63, it is possible to save time and labor for film formation and removal.

以上のように、本実施の形態により、簡便に作製することが可能となる表示装置は、2種類の表示素子を有し、複数の表示モードを切り替えて使用することができるため、周囲の明るさによらず、視認性が高く利便性の高い表示装置とすることができる。 As described above, a display device that can be easily manufactured according to this embodiment includes two types of display elements and can be used by switching between a plurality of display modes. Regardless of this, a display device with high visibility and high convenience can be obtained.

本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、1つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。 This embodiment can be combined with any of the other embodiments as appropriate. In this specification, in the case where a plurality of structure examples are given in one embodiment, any of the structure examples can be combined as appropriate.

(実施の形態2)
本実施の形態では、本発明の一態様により作製することができる表示装置について図24〜図27を用いて説明する。
(Embodiment 2)
In this embodiment, a display device that can be manufactured according to one embodiment of the present invention will be described with reference to FIGS.

図24に、表示装置10のブロック図を示す。表示装置10は、表示部14を有する。 FIG. 24 shows a block diagram of the display device 10. The display device 10 includes a display unit 14.

表示部14は、マトリクス状に配置された複数の画素ユニット30を有する。画素ユニット30は、第1の画素31pと、第2の画素32pを有する。 The display unit 14 includes a plurality of pixel units 30 arranged in a matrix. The pixel unit 30 includes a first pixel 31p and a second pixel 32p.

図24では、第1の画素31p及び第2の画素32pが、それぞれ赤色(R)、緑色(G)、青色(B)の3色に対応する表示素子を有する場合の例を示している。 FIG. 24 shows an example in which the first pixel 31p and the second pixel 32p each have a display element corresponding to three colors of red (R), green (G), and blue (B).

第1の画素31pが有する表示素子は、それぞれ、外光の反射を利用した表示素子である。第1の画素31pは、赤色(R)に対応する第1の表示素子31R、緑色(G)に対応する第1の表示素子31G、青色(B)に対応する第1の表示素子31Bを有する。 Each of the display elements included in the first pixel 31p is a display element that utilizes reflection of external light. The first pixel 31p includes a first display element 31R corresponding to red (R), a first display element 31G corresponding to green (G), and a first display element 31B corresponding to blue (B). .

第2の画素32pが有する表示素子は、それぞれ、発光素子である。第2の画素32pは、赤色(R)に対応する第2の表示素子32R、緑色(G)に対応する第2の表示素子32G、青色(B)に対応する第2の表示素子32Bを有する。 Each of the display elements included in the second pixel 32p is a light emitting element. The second pixel 32p includes a second display element 32R corresponding to red (R), a second display element 32G corresponding to green (G), and a second display element 32B corresponding to blue (B). .

図25(A)〜(C)は、画素ユニット30の構成例を示す模式図である。 FIGS. 25A to 25C are schematic diagrams illustrating a configuration example of the pixel unit 30. FIG.

第1の画素31pは、第1の表示素子31R、第1の表示素子31G、第1の表示素子31Bを有する。第1の表示素子31Rは、外光を反射し、赤色の光Rrを表示面側に射出する。第1の表示素子31G、第1の表示素子31Bも同様に、それぞれ緑色の光Grまたは青色の光Brを、表示面側に射出する。 The first pixel 31p includes a first display element 31R, a first display element 31G, and a first display element 31B. The first display element 31R reflects external light and emits red light Rr to the display surface side. Similarly, the first display element 31G and the first display element 31B respectively emit green light Gr or blue light Br to the display surface side.

第2の画素32pは、第2の表示素子32R、第2の表示素子32G、第2の表示素子32Bを有する。第2の表示素子32Rは赤色の光Rtを、表示面側に射出する。第2の表示素子32G、第2の表示素子32Bも同様に、それぞれ緑色の光Gtまたは青色の光Btを、表示面側に射出する。 The second pixel 32p includes a second display element 32R, a second display element 32G, and a second display element 32B. The second display element 32R emits red light Rt to the display surface side. Similarly, the second display element 32G and the second display element 32B each emit green light Gt or blue light Bt to the display surface side.

図25(A)は、第1の画素31pと第2の画素32pの両方を駆動させることで表示を行うモード(第3のモード)に対応する。画素ユニット30は、反射光(光Rr、光Gr、光Br)と透過光(光Rt、光Gt、光Bt)とを用いて、所定の色の光35trを表示面側に射出することができる。 FIG. 25A corresponds to a mode (third mode) in which display is performed by driving both the first pixel 31p and the second pixel 32p. The pixel unit 30 can emit light 35tr of a predetermined color to the display surface side using reflected light (light Rr, light Gr, light Br) and transmitted light (light Rt, light Gt, light Bt). it can.

図25(B)は、第1の画素31pのみを駆動させることにより、反射光を用いて表示を行うモード(第1のモード)に対応する。画素ユニット30は、例えば外光が十分に強い場合などでは、第2の画素32pを駆動させずに、第1の画素31pからの光(光Rr、光Gr、及び光Br)のみを用いて、光35rを表示面側に射出することができる。これにより、極めて低消費電力な駆動を行うことができる。 FIG. 25B corresponds to a mode (first mode) in which display is performed using reflected light by driving only the first pixel 31p. The pixel unit 30 uses only light (light Rr, light Gr, and light Br) from the first pixel 31p without driving the second pixel 32p, for example, when external light is sufficiently strong. The light 35r can be emitted to the display surface side. Thereby, driving with extremely low power consumption can be performed.

図25(C)は、第2の画素32pのみを駆動させることにより、発光(透過光)を用いて表示を行うモード(第2のモード)に対応する。画素ユニット30は、例えば外光が極めて弱い場合などでは、第1の画素31pを駆動させずに、第2の画素32pからの光(光Rt、光Gt、及び光Bt)のみを用いて、光35tを表示面側に射出することができる。これにより鮮やかな表示を行うことができる。また周囲が暗い場合に輝度を低くすることで、使用者が感じる眩しさを抑えると共に消費電力を低減できる。 FIG. 25C corresponds to a mode (second mode) in which display is performed using light emission (transmitted light) by driving only the second pixels 32p. The pixel unit 30 uses only light (light Rt, light Gt, and light Bt) from the second pixel 32p without driving the first pixel 31p, for example, when the external light is extremely weak. Light 35t can be emitted to the display surface side. Thereby, a vivid display can be performed. Further, by reducing the luminance when the surroundings are dark, it is possible to suppress glare that the user feels and to reduce power consumption.

第1の画素31pと第2の画素32pとが有する表示素子の色、数は、それぞれ限定されない。 The color and the number of display elements included in the first pixel 31p and the second pixel 32p are not limited.

図26(A)〜(C)、図27(A)〜(C)に、それぞれ画素ユニット30の構成例を示す。なおここでは、第1の画素31pと第2の画素32pの両方を駆動させることで表示を行うモード(第3のモード)に対応した模式図を示しているが、上記と同様に、第1の画素31pまたは第2の画素32pのみを駆動させるモード(第1のモード及び第2のモード)でも表示を行うことができる。 26A to 26C and FIGS. 27A to 27C show configuration examples of the pixel unit 30, respectively. Here, a schematic diagram corresponding to a mode (third mode) in which display is performed by driving both the first pixel 31p and the second pixel 32p is shown. Display can also be performed in a mode in which only the first pixel 31p or the second pixel 32p is driven (first mode and second mode).

図26(A)、(C)、図27(B)に示す第2の画素32pは、第2の表示素子32R、第2の表示素子32G、第2の表示素子32Bに加えて、白色(W)を呈する第2の表示素子32Wを有する。 In addition to the second display element 32R, the second display element 32G, and the second display element 32B, the second pixel 32p illustrated in FIGS. A second display element 32W exhibiting W).

図26(B)、図27(C)に示す第2の画素32pは、第2の表示素子32R、第2の表示素子32G、第2の表示素子32Bに加えて、黄色(Y)を呈する第2の表示素子32Yを有する。 The second pixel 32p shown in FIGS. 26B and 27C exhibits yellow (Y) in addition to the second display element 32R, the second display element 32G, and the second display element 32B. A second display element 32Y is included.

図26(A)〜(C)、図27(A)、(B)に示す構成は、第2の表示素子32W及び第2の表示素子32Yを有さない構成に比べて、第2の画素32pを用いた表示モード(第2のモード及び第3のモード)における消費電力を低減することができる。 The configurations illustrated in FIGS. 26A to 26C, FIGS. 27A and 27B, the second pixel is compared with the configuration without the second display element 32W and the second display element 32Y. The power consumption in the display mode (second mode and third mode) using 32p can be reduced.

図26(C)に示す第1の画素31pは、第1の表示素子31R、第1の表示素子31G、第1の表示素子31Bに加えて、白色(W)を呈する第1の表示素子31Wを有する。 The first pixel 31p illustrated in FIG. 26C includes a first display element 31W that exhibits white (W) in addition to the first display element 31R, the first display element 31G, and the first display element 31B. Have

図26(C)に示す構成は、図25(A)に示す構成に比べて、第1の画素31pを用いた表示モード(第1のモード及び第3のモード)における消費電力を低減することができる。 The structure illustrated in FIG. 26C reduces power consumption in the display mode (the first mode and the third mode) using the first pixel 31p as compared to the structure illustrated in FIG. Can do.

図27(A)〜(C)に示す第1の画素31pは、白色を呈する第1の表示素子31Wのみを有する。このとき、第1の画素31pのみを用いた表示モード(第1のモード)では、白黒表示またはグレースケールでの表示を行うことができ、第2の画素32pを用いた表示モード(第2のモード及び第3のモード)では、カラー表示を行うことができる。 The first pixel 31p shown in FIGS. 27A to 27C includes only the first display element 31W that exhibits white. At this time, in the display mode (first mode) using only the first pixel 31p, black-and-white display or grayscale display can be performed, and the display mode using the second pixel 32p (second mode). In the mode and the third mode, color display can be performed.

このような構成とすることで、第1の画素31pの開口率を高めることができるため、第1の画素31pの反射率を向上させ、より明るい表示を行うことができる。 With such a configuration, since the aperture ratio of the first pixel 31p can be increased, the reflectance of the first pixel 31p can be improved and brighter display can be performed.

第1のモードは、例えば、文書情報などのカラー表示を必要としない情報を表示することに適している。 The first mode is suitable for displaying information that does not require color display, such as document information.

本実施の形態は、他の実施の形態と適宜組み合わせることができる。 This embodiment can be combined with any of the other embodiments as appropriate.

(実施の形態3)
本実施の形態では、実施の形態1で説明した表示装置の、より具体的な構成例について図28〜図30を用いて説明する。
(Embodiment 3)
In this embodiment, a more specific structure example of the display device described in Embodiment 1 will be described with reference to FIGS.

図28(A)は、表示装置400のブロック図である。表示装置400は、表示部362、回路GD、及び回路SDを有する。表示部362は、マトリクス状に配列した複数の画素410を有する。 FIG. 28A is a block diagram of the display device 400. The display device 400 includes a display unit 362, a circuit GD, and a circuit SD. The display portion 362 includes a plurality of pixels 410 arranged in a matrix.

表示装置400は、複数の配線G1、複数の配線G2、複数の配線ANO、複数の配線CSCOM、複数の配線S1、及び複数の配線S2を有する。複数の配線G1、複数の配線G2、複数の配線ANO、及び複数の配線CSCOMは、それぞれ、矢印Rで示す方向に配列した複数の画素410及び回路GDと電気的に接続する。複数の配線S1及び複数の配線S2は、それぞれ、矢印Cで示す方向に配列した複数の画素410及び回路SDと電気的に接続する。 The display device 400 includes a plurality of wirings G1, a plurality of wirings G2, a plurality of wirings ANO, a plurality of wirings CSCOM, a plurality of wirings S1, and a plurality of wirings S2. The plurality of wirings G1, the plurality of wirings G2, the plurality of wirings ANO, and the plurality of wirings CSCOM are electrically connected to the plurality of pixels 410 and the circuit GD arranged in the direction indicated by the arrow R, respectively. The plurality of wirings S1 and the plurality of wirings S2 are electrically connected to the plurality of pixels 410 and the circuit SD arranged in the direction indicated by the arrow C, respectively.

なお、ここでは簡単のために回路GDと回路SDを1つずつ有する構成を示したが、液晶素子を駆動する回路GD及び回路SDと、発光素子を駆動する回路GD及び回路SDとを、別々に設けてもよい。 Note that, here, for the sake of simplicity, a configuration including one circuit GD and one circuit SD is shown; however, the circuit GD and the circuit SD that drive the liquid crystal element and the circuit GD and the circuit SD that drive the light emitting element are separately provided. May be provided.

画素410は、反射型の液晶素子と、発光素子を有する。 The pixel 410 includes a reflective liquid crystal element and a light-emitting element.

図28(B1)〜(B4)に、画素410が有する電極311の構成例を示す。電極311は、液晶素子の反射電極として機能する。図28(B1)、(B2)の電極311には、開口451が設けられている。 28B1 to 28B4 illustrate structural examples of the electrode 311 included in the pixel 410. FIG. The electrode 311 functions as a reflective electrode of the liquid crystal element. An opening 451 is provided in the electrode 311 in FIGS. 28B1 and 28B2.

図28(B1)、(B2)には、電極311と重なる領域に位置する発光素子360を破線で示している。発光素子360は、電極311が有する開口451と重ねて配置されている。これにより、発光素子360が発する光は、開口451を介して表示面側に射出される。 In FIGS. 28B1 and 28B2, the light-emitting element 360 located in a region overlapping with the electrode 311 is indicated by a broken line. The light emitting element 360 is disposed so as to overlap with the opening 451 included in the electrode 311. Thereby, the light emitted from the light emitting element 360 is emitted to the display surface side through the opening 451.

図28(B1)では、矢印Rで示す方向に隣接する画素410が異なる色に対応する画素である。このとき、図28(B1)に示すように、矢印Rで示す方向に隣接する2つの画素において、開口451が一列に配列されないように、電極311の異なる位置に設けられていることが好ましい。これにより、2つの発光素子360を離すことが可能で、発光素子360が発する光が隣接する画素410が有する着色層に入射してしまう現象(クロストークともいう)を抑制することができる。また、隣接する2つの発光素子360を離して配置することができるため、発光素子360のEL層を遮蔽マスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。 In FIG. 28 (B1), the pixels 410 adjacent in the direction indicated by the arrow R are pixels corresponding to different colors. At this time, as shown in FIG. 28B1, in two pixels adjacent to each other in the direction indicated by the arrow R, it is preferable that the openings 451 are provided at different positions so as not to be arranged in a line. Accordingly, the two light-emitting elements 360 can be separated from each other, and a phenomenon (also referred to as crosstalk) in which light emitted from the light-emitting elements 360 enters the colored layer of the adjacent pixel 410 can be suppressed. In addition, since the two adjacent light emitting elements 360 can be arranged apart from each other, a display device with high definition can be realized even when the EL layer of the light emitting element 360 is separately formed using a shielding mask or the like.

図28(B2)では、矢印Cで示す方向に隣接する画素410が異なる色に対応する画素である。図28(B2)においても同様に、矢印Cで示す方向に隣接する2つの画素において、開口451が一列に配列されないように、電極311の異なる位置に設けられていることが好ましい。 In FIG. 28 (B2), adjacent pixels 410 in the direction indicated by arrow C are pixels corresponding to different colors. Similarly in FIG. 28 (B2), it is preferable that openings 451 are provided at different positions in the electrode 311 so that the two pixels adjacent in the direction indicated by the arrow C are not arranged in a line.

非開口部の総面積に対する開口451の総面積の比の値が小さいほど、液晶素子を用いた表示を明るくすることができる。また、非開口部の総面積に対する開口451の総面積の比の値が大きいほど、発光素子360を用いた表示を明るくすることができる。 The smaller the value of the ratio of the total area of the openings 451 to the total area of the non-openings, the brighter the display using the liquid crystal element. In addition, as the value of the ratio of the total area of the openings 451 to the total area of the non-openings is larger, the display using the light emitting element 360 can be brightened.

開口451の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口451を隣接する画素に寄せて配置してもよい。好ましくは、開口451を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。 The shape of the opening 451 can be, for example, a polygon, a rectangle, an ellipse, a circle, a cross, or the like. Moreover, it is good also as an elongated streak shape, a slit shape, and a checkered shape. Further, the opening 451 may be arranged close to adjacent pixels. Preferably, the opening 451 is arranged close to other pixels displaying the same color. Thereby, crosstalk can be suppressed.

また、図28(B3)、(B4)に示すように、電極311が設けられていない部分に、発光素子360の発光領域が位置していてもよい。これにより、発光素子360が発する光は、表示面側に射出される。 28B3 and 28B, the light-emitting region of the light-emitting element 360 may be located in a portion where the electrode 311 is not provided. Thereby, the light emitted from the light emitting element 360 is emitted to the display surface side.

図28(B3)では、矢印Rで示す方向に隣接する2つの画素410において、発光素子360が一列に配列されていない。図28(B4)では、矢印Rで示す方向に隣接する2つの画素において、発光素子360が一列に配列されている。 In FIG. 28 (B3), the light emitting elements 360 are not arranged in a line in the two pixels 410 adjacent in the direction indicated by the arrow R. In FIG. 28 (B4), the light emitting elements 360 are arranged in a line in two pixels adjacent to each other in the direction indicated by the arrow R.

回路GDには、シフトレジスタ等の様々な順序回路等を用いることができる。回路GDには、トランジスタ及び容量素子等を用いることができる。回路GDが有するトランジスタは、画素410に含まれるトランジスタと同じ工程で形成することができる。 Various sequential circuits such as a shift register can be used for the circuit GD. A transistor, a capacitor, or the like can be used for the circuit GD. A transistor included in the circuit GD can be formed in the same process as the transistor included in the pixel 410.

回路SDは、配線S1と電気的に接続される。回路SDには、例えば、集積回路を用いることができる。具体的には、回路SDには、シリコン基板上に形成された集積回路を用いることができる。 The circuit SD is electrically connected to the wiring S1. For the circuit SD, for example, an integrated circuit can be used. Specifically, an integrated circuit formed on a silicon substrate can be used for the circuit SD.

例えば、COG(Chip on glass)方式またはCOF方式等を用いて、画素410と電気的に接続されるパッドに回路SDを実装することができる。具体的には、異方性導電膜を用いて、パッドに集積回路を実装できる。 For example, the circuit SD can be mounted on a pad electrically connected to the pixel 410 by using a COG (Chip on glass) method, a COF method, or the like. Specifically, an integrated circuit can be mounted on the pad using an anisotropic conductive film.

図29は、画素410の回路図の一例である。図29では、隣接する2つの画素410を示している。 FIG. 29 is an example of a circuit diagram of the pixel 410. In FIG. 29, two adjacent pixels 410 are shown.

画素410は、スイッチSW1、容量素子C1、液晶素子340、スイッチSW2、トランジスタM、容量素子C2、及び発光素子360等を有する。また、画素410には、配線G1、配線G2、配線ANO、配線CSCOM、配線S1、及び配線S2が電気的に接続されている。また、図29では、液晶素子340と電気的に接続する配線VCOM1、及び発光素子360と電気的に接続する配線VCOM2を示している。 The pixel 410 includes a switch SW1, a capacitor C1, a liquid crystal element 340, a switch SW2, a transistor M, a capacitor C2, a light emitting element 360, and the like. In addition, a wiring G1, a wiring G2, a wiring ANO, a wiring CSCOM, a wiring S1, and a wiring S2 are electrically connected to the pixel 410. In FIG. 29, a wiring VCOM1 electrically connected to the liquid crystal element 340 and a wiring VCOM2 electrically connected to the light emitting element 360 are illustrated.

図29では、スイッチSW1及びスイッチSW2にトランジスタを用いた場合の例を示している。 FIG. 29 shows an example in which transistors are used for the switch SW1 and the switch SW2.

スイッチSW1のゲートは、配線G1と接続されている。スイッチSW1のソース及びドレインのうち一方は、配線S1と接続され、他方は、容量素子C1の一方の電極、及び液晶素子340の一方の電極と接続されている。容量素子C1の他方の電極は、配線CSCOMと接続されている。液晶素子340の他方の電極が配線VCOM1と接続されている。 The gate of the switch SW1 is connected to the wiring G1. One of the source and the drain of the switch SW1 is connected to the wiring S1, and the other is connected to one electrode of the capacitor C1 and one electrode of the liquid crystal element 340. The other electrode of the capacitive element C1 is connected to the wiring CSCOM. The other electrode of the liquid crystal element 340 is connected to the wiring VCOM1.

スイッチSW2のゲートは、配線G2と接続されている。スイッチSW2のソース及びドレインのうち一方は、配線S2と接続され、他方は、容量素子C2の一方の電極、及びトランジスタMのゲートと接続されている。容量素子C2の他方の電極は、トランジスタMのソースまたはドレインの一方、及び配線ANOと接続されている。トランジスタMのソースまたはドレインの他方は、発光素子360の一方の電極と接続されている。発光素子360の他方の電極は、配線VCOM2と接続されている。 The gate of the switch SW2 is connected to the wiring G2. One of the source and the drain of the switch SW2 is connected to the wiring S2, and the other is connected to one electrode of the capacitor C2 and the gate of the transistor M. The other electrode of the capacitor C2 is connected to one of the source and the drain of the transistor M and the wiring ANO. The other of the source and the drain of the transistor M is connected to one electrode of the light emitting element 360. The other electrode of the light emitting element 360 is connected to the wiring VCOM2.

図29では、トランジスタMが半導体を挟む2つのゲートを有し、これらが接続されている例を示している。これにより、トランジスタMが流すことのできる電流を増大させることができる。 FIG. 29 shows an example in which the transistor M has two gates sandwiching a semiconductor and these are connected. As a result, the current that can be passed by the transistor M can be increased.

配線G1には、スイッチSW1を導通状態または非導通状態に制御する信号を与えることができる。配線VCOM1には、所定の電位を与えることができる。配線S1には、液晶素子340が有する液晶の配向状態を制御する信号を与えることができる。配線CSCOMには、所定の電位を与えることができる。 A signal for controlling the switch SW1 to be in a conductive state or a non-conductive state can be supplied to the wiring G1. A predetermined potential can be applied to the wiring VCOM1. A signal for controlling the alignment state of the liquid crystal included in the liquid crystal element 340 can be supplied to the wiring S1. A predetermined potential can be applied to the wiring CSCOM.

配線G2には、スイッチSW2を導通状態または非導通状態に制御する信号を与えることができる。配線VCOM2及び配線ANOには、発光素子360が発光する電位差が生じる電位をそれぞれ与えることができる。配線S2には、トランジスタMの導通状態を制御する信号を与えることができる。 A signal for controlling the switch SW2 to be in a conductive state or a non-conductive state can be supplied to the wiring G2. The wiring VCOM2 and the wiring ANO can each be supplied with a potential at which a potential difference generated by the light emitting element 360 emits light. A signal for controlling the conduction state of the transistor M can be supplied to the wiring S2.

図29に示す画素410は、例えば反射モードの表示を行う場合には、配線G1及び配線S1に与える信号により駆動し、液晶素子340による光学変調を利用して表示することができる。また、透過モードで表示を行う場合には、配線G2及び配線S2に与える信号により駆動し、発光素子360を発光させて表示することができる。また両方のモードで駆動する場合には、配線G1、配線G2、配線S1及び配線S2のそれぞれに与える信号により駆動することができる。 For example, in the case of performing reflection mode display, the pixel 410 illustrated in FIG. 29 is driven by a signal supplied to the wiring G1 and the wiring S1, and can display using optical modulation by the liquid crystal element 340. In the case where display is performed in the transmissive mode, display can be performed by driving the light-emitting element 360 by driving with signals supplied to the wiring G2 and the wiring S2. In the case of driving in both modes, the driving can be performed by signals given to the wiring G1, the wiring G2, the wiring S1, and the wiring S2.

なお、図29では一つの画素410に、一つの液晶素子340と一つの発光素子360とを有する例を示したが、これに限られない。図30(A)は、一つの画素410に一つの液晶素子340と4つの発光素子360(発光素子360r、360g、360b、360w)を有する例を示している。図30(A)に示す画素410は、図29とは異なり、1つの画素で発光素子を用いたフルカラーの表示が可能である。 Note that although FIG. 29 illustrates an example in which one pixel 410 includes one liquid crystal element 340 and one light emitting element 360, the present invention is not limited thereto. FIG. 30A illustrates an example in which one pixel 410 includes one liquid crystal element 340 and four light-emitting elements 360 (light-emitting elements 360r, 360g, 360b, and 360w). A pixel 410 illustrated in FIG. 30A can display full color using a light-emitting element in one pixel, unlike FIG.

図30(A)では図29の例に加えて、画素410に配線G3及び配線S3が接続されている。 In FIG. 30A, in addition to the example of FIG. 29, a wiring G3 and a wiring S3 are connected to the pixel 410.

図30(A)に示す例では、例えば4つの発光素子360に、それぞれ赤色(R)、緑色(G)、青色(B)、及び白色(W)を呈する発光素子を用いることができる。また液晶素子340として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。 In the example illustrated in FIG. 30A, for example, light emitting elements that exhibit red (R), green (G), blue (B), and white (W) can be used for the four light emitting elements 360, respectively. As the liquid crystal element 340, a reflective liquid crystal element exhibiting white can be used. Thereby, when displaying in reflection mode, white display with high reflectance can be performed. In addition, when display is performed in the transmissive mode, display with high color rendering properties can be performed with low power.

図30(B)に、図30(A)に対応した画素410の構成例を示す。画素410は、電極311が有する開口部と重なる発光素子360wと、電極311の周囲に配置された発光素子360r、発光素子360g、及び発光素子360bとを有する。発光素子360r、発光素子360g、及び発光素子360bは、発光面積がほぼ同等であることが好ましい。 FIG. 30B illustrates a configuration example of the pixel 410 corresponding to FIG. The pixel 410 includes a light-emitting element 360 w that overlaps with an opening included in the electrode 311, and a light-emitting element 360 r, a light-emitting element 360 g, and a light-emitting element 360 b that are disposed around the electrode 311. The light emitting element 360r, the light emitting element 360g, and the light emitting element 360b preferably have substantially the same light emitting area.

本実施の形態は、他の実施の形態と適宜組み合わせることができる。 This embodiment can be combined with any of the other embodiments as appropriate.

(実施の形態4)
本実施の形態では、本発明の一態様で開示されるトランジスタに用いることができるCAC(Cloud−Aligned Composite)−OSの構成について説明する。
(Embodiment 4)
In this embodiment, a structure of a CAC (Cloud-Aligned Composite) -OS that can be used for the transistor disclosed in one embodiment of the present invention will be described.

CAC−OSとは、例えば、酸化物半導体を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。 The CAC-OS is one structure of a material in which an element included in an oxide semiconductor is unevenly distributed with a size of 0.5 nm to 10 nm, preferably 1 nm to 2 nm, or the vicinity thereof. Note that in the following, in an oxide semiconductor, one or more metal elements are unevenly distributed, and a region including the metal element has a size of 0.5 nm to 10 nm, preferably 1 nm to 2 nm, or the vicinity thereof. The state mixed with is also referred to as a mosaic or patch.

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。 Note that the oxide semiconductor preferably contains at least indium. In particular, it is preferable to contain indium and zinc. In addition, aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, etc. One kind selected from the above or a plurality of kinds may be included.

例えば、In−Ga−Zn酸化物におけるCAC−OS(CAC−OSの中でもIn−Ga−Zn酸化物を、特にCAC−IGZOと呼称してもよい。)とは、インジウム酸化物(以下、InOX1(X1は0よりも大きい実数)とする。)、またはインジウム亜鉛酸化物(以下、InX2ZnY2Z2(X2、Y2、およびZ2は0よりも大きい実数)とする。)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする。)、またはガリウム亜鉛酸化物(以下、GaX4ZnY4Z4(X4、Y4、およびZ4は0よりも大きい実数)とする。)などと、に材料が分離することでモザイク状となり、モザイク状のInOX1、またはInX2ZnY2Z2が、膜中に均一に分布した構成(以下、クラウド状ともいう。)である。 For example, a CAC-OS in In-Ga-Zn oxide (In-Ga-Zn oxide among CAC-OSs may be referred to as CAC-IGZO in particular) is an indium oxide (hereinafter referred to as InO). X1 (X1 is greater real than 0) and.), or indium zinc oxide (hereinafter, in X2 Zn Y2 O Z2 ( X2, Y2, and Z2 is larger real than 0) and a.), gallium An oxide (hereinafter referred to as GaO X3 (X3 is a real number greater than 0)) or a gallium zinc oxide (hereinafter referred to as Ga X4 Zn Y4 O Z4 (where X4, Y4, and Z4 are greater than 0)) to.) and the like, the material becomes mosaic by separate into, mosaic InO X1 or in X2 Zn Y2 O Z2, is a configuration in which uniformly distributed in the film (hereinafter Also referred to as a cloud-like.) A.

つまり、CAC−OSは、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。 That, CAC-OS includes a region GaO X3 is the main component, and In X2 Zn Y2 O Z2, or InO X1 is the main component region is a composite oxide semiconductor having a structure that is mixed. Note that in this specification, for example, the first region indicates that the atomic ratio of In to the element M in the first region is larger than the atomic ratio of In to the element M in the second region. It is assumed that the concentration of In is higher than that in the second region.

なお、IGZOは通称であり、In、Ga、Zn、およびOによる1つの化合物をいう場合がある。代表例として、InGaO(ZnO)m1(m1は自然数)、またはIn(1+x0)Ga(1−x0)(ZnO)m0(−1≦x0≦1、m0は任意数)で表される結晶性の化合物が挙げられる。 Note that IGZO is a common name and may refer to one compound of In, Ga, Zn, and O. As a typical example, InGaO 3 (ZnO) m1 (m1 is a natural number) or In (1 + x0) Ga (1-x0) O 3 (ZnO) m0 (−1 ≦ x0 ≦ 1, m0 is an arbitrary number) A crystalline compound may be mentioned.

上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa−b面においては配向せずに連結した結晶構造である。 The crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC structure. The CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have c-axis orientation and are connected without being oriented in the ab plane.

一方、CAC−OSは、酸化物半導体の材料構成に関する。CAC−OSとは、In、Ga、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、CAC−OSにおいて、結晶構造は副次的な要素である。 On the other hand, CAC-OS relates to a material structure of an oxide semiconductor. CAC-OS refers to a region observed in the form of nanoparticles mainly composed of Ga in a material structure including In, Ga, Zn and O, and nanoparticles mainly composed of In. The region observed in a shape is a configuration in which the regions are randomly dispersed in a mosaic shape. Therefore, in the CAC-OS, the crystal structure is a secondary element.

なお、CAC−OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。 Note that the CAC-OS does not include a stacked structure of two or more kinds of films having different compositions. For example, a structure composed of two layers of a film mainly containing In and a film mainly containing Ga is not included.

なお、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とは、明確な境界が観察できない場合がある。 Incidentally, a region GaO X3 is the main component, and In X2 Zn Y2 O Z2 or InO X1 is the main component region, in some cases clear boundary can not be observed.

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、CAC−OSは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。 In place of gallium, aluminum, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium are selected. In the case where one or a plurality of types are included, the CAC-OS includes a region that is observed in a part of a nanoparticle mainly including the metal element and a nanoparticle mainly including In. The region observed in the form of particles refers to a configuration in which each region is randomly dispersed in a mosaic shape.

CAC−OSは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、CAC−OSをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス(代表的にはアルゴン)、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を0%以上30%未満、好ましくは0%以上10%以下とすることが好ましい。 The CAC-OS can be formed by a sputtering method under a condition where the substrate is not intentionally heated, for example. In the case where a CAC-OS is formed by a sputtering method, any one or more selected from an inert gas (typically argon), an oxygen gas, and a nitrogen gas may be used as a deposition gas. Good. Further, the flow rate ratio of the oxygen gas to the total flow rate of the deposition gas during film formation is preferably as low as possible. .

CAC−OSは、X線回折(XRD:X−ray diffraction)測定法のひとつであるOut−of−plane法によるθ/2θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、X線回折から、測定領域のa−b面方向、およびc軸方向の配向は見られないことが分かる。 The CAC-OS is characterized in that no clear peak is observed when it is measured using a θ / 2θ scan by the out-of-plane method, which is one of the X-ray diffraction (XRD) measurement methods. Have. That is, it can be seen from X-ray diffraction that no orientation in the ab plane direction and c-axis direction of the measurement region is observed.

またCAC−OSは、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、CAC−OSの結晶構造が、平面方向、および断面方向において、配向性を有さないnc(nano−crystal)構造を有することがわかる。 In addition, in the CAC-OS, an electron diffraction pattern obtained by irradiating an electron beam with a probe diameter of 1 nm (also referred to as a nanobeam electron beam) has a ring-like region having a high luminance and a plurality of bright regions in the ring region. A point is observed. Therefore, it can be seen from the electron beam diffraction pattern that the crystal structure of the CAC-OS has an nc (nano-crystal) structure having no orientation in the planar direction and the cross-sectional direction.

また例えば、In−Ga−Zn酸化物におけるCAC−OSでは、エネルギー分散型X線分光法(EDX:Energy Dispersive X−ray spectroscopy)を用いて取得したEDXマッピングにより、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、偏在し、混合している構造を有することが確認できる。 Further, for example, in a CAC-OS in an In—Ga—Zn oxide, a region in which GaO X3 is a main component is obtained by EDX mapping obtained by using energy dispersive X-ray spectroscopy (EDX). It can be confirmed that a region in which In X2 Zn Y2 O Z2 or InO X1 is a main component is unevenly distributed and mixed.

CAC−OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC−OSは、GaOX3などが主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。 The CAC-OS has a structure different from that of the IGZO compound in which the metal element is uniformly distributed, and has a property different from that of the IGZO compound. That is, in the CAC-OS, a region in which GaO X3 or the like is a main component and a region in which In X2 Zn Y2 O Z2 or InO X1 is a main component are phase-separated from each other, and each region is mainly composed of each element. Has a mosaic structure.

ここで、InX2ZnY2Z2、またはInOX1が主成分である領域は、GaOX3などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2ZnY2Z2、またはInOX1が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、InX2ZnY2Z2、またはInOX1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。 Here, the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component is a region having higher conductivity than a region containing GaO X3 or the like as a main component. That, In X2 Zn Y2 O Z2 or InO X1, is an area which is the main component, by carriers flow, expressed the conductivity of the oxide semiconductor. Accordingly, a region where In X2 Zn Y2 O Z2 or InO X1 is a main component is distributed in a cloud shape in the oxide semiconductor, whereby high field-effect mobility (μ) can be realized.

一方、GaOX3などが主成分である領域は、InX2ZnY2Z2、またはInOX1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。 On the other hand, areas such as GaO X3 is the main component, as compared to the In X2 Zn Y2 O Z2 or InO X1 is the main component area, it is highly regions insulating. That is, a region containing GaO X3 or the like as a main component is distributed in the oxide semiconductor, whereby leakage current can be suppressed and good switching operation can be realized.

従って、CAC−OSを半導体素子に用いた場合、GaOX3などに起因する絶縁性と、InX2ZnY2Z2、またはInOX1に起因する導電性とが、相補的に作用することにより、高いオン電流(Ion)、および高い電界効果移動度(μ)を実現することができる。 Therefore, when CAC-OS is used for a semiconductor element, the insulating property caused by GaO X3 and the like and the conductivity caused by In X2 Zn Y2 O Z2 or InO X1 act in a complementary manner, resulting in high An on-current (I on ) and high field effect mobility (μ) can be realized.

また、CAC−OSを用いた半導体素子は、信頼性が高い。従って、CAC−OSは、ディスプレイをはじめとするさまざまな半導体装置に最適である。 In addition, a semiconductor element using a CAC-OS has high reliability. Therefore, the CAC-OS is optimal for various semiconductor devices including a display.

本実施の形態は、他の実施の形態と適宜組み合わせることができる。 This embodiment can be combined with any of the other embodiments as appropriate.

(実施の形態5)
本実施の形態では、本発明の一態様の表示モジュール及び電子機器について説明する。
(Embodiment 5)
In this embodiment, a display module and an electronic device of one embodiment of the present invention will be described.

図31に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8003に接続されたタッチパネル8004、FPC8005に接続された表示パネル8006、フレーム8009、プリント基板8010、及びバッテリ8011を有する。 A display module 8000 illustrated in FIG. 31 includes a touch panel 8004 connected to the FPC 8003, a display panel 8006 connected to the FPC 8005, a frame 8009, a printed board 8010, and a battery 8011 between an upper cover 8001 and a lower cover 8002. .

本発明の一態様の表示装置は、例えば、表示パネル8006に用いることができる。これにより、周囲の明るさによらず、視認性の高い表示モジュールを作製することができる。また、消費電力の低い表示モジュールを作製することができる。また、視野角が広い表示モジュールを作製することができる。 The display device of one embodiment of the present invention can be used for the display panel 8006, for example. Accordingly, a display module with high visibility can be manufactured regardless of the surrounding brightness. In addition, a display module with low power consumption can be manufactured. In addition, a display module with a wide viewing angle can be manufactured.

上部カバー8001及び下部カバー8002は、タッチパネル8004及び表示パネル8006のサイズに合わせて、形状や寸法を適宜変更することができる。 The shapes and dimensions of the upper cover 8001 and the lower cover 8002 can be changed as appropriate in accordance with the sizes of the touch panel 8004 and the display panel 8006.

タッチパネル8004としては、抵抗膜方式または静電容量方式のタッチパネルを表示パネル8006に重畳して用いることができる。また、タッチパネル8004を設けず、表示パネル8006に、タッチパネル機能を持たせるようにすることも可能である。 As the touch panel 8004, a resistive film type or capacitive type touch panel can be used by being overlapped with the display panel 8006. Alternatively, the touch panel 8004 may be omitted, and the display panel 8006 may have a touch panel function.

フレーム8009は、表示パネル8006の保護機能の他、プリント基板8010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム8009は、放熱板としての機能を有していてもよい。 The frame 8009 has a function as an electromagnetic shield for blocking electromagnetic waves generated by the operation of the printed board 8010 in addition to a protective function of the display panel 8006. The frame 8009 may have a function as a heat sink.

プリント基板8010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ8011による電源であってもよい。バッテリ8011は、商用電源を用いる場合には、省略可能である。 The printed board 8010 includes a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal. As a power supply for supplying power to the power supply circuit, an external commercial power supply may be used, or a power supply using a battery 8011 provided separately may be used. The battery 8011 can be omitted when a commercial power source is used.

また、表示モジュール8000は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。 The display module 8000 may be additionally provided with a member such as a polarizing plate, a retardation plate, or a prism sheet.

本発明の一態様の表示装置は、外光の強さによらず、高い視認性を実現することができる。そのため、携帯型の電子機器、装着型の電子機器(ウェアラブル機器)、及び電子書籍端末などに好適に用いることができる。 The display device of one embodiment of the present invention can achieve high visibility regardless of the intensity of external light. Therefore, it can be suitably used for a portable electronic device, a wearable electronic device (wearable device), an electronic book terminal, and the like.

図32(A)、(B)に示す携帯情報端末800は、筐体801、筐体802、表示部803、表示部804、及びヒンジ部805等を有する。 A portable information terminal 800 illustrated in FIGS. 32A and 32B includes a housing 801, a housing 802, a display portion 803, a display portion 804, a hinge portion 805, and the like.

筐体801と筐体802は、ヒンジ部805で連結されている。携帯情報端末800は、折り畳んだ状態(図32(A))から、図32(B)に示すように展開させることができる。 The housing 801 and the housing 802 are connected by a hinge portion 805. The portable information terminal 800 can be developed from the folded state (FIG. 32A) as shown in FIG.

本発明の一態様の表示装置は、表示部803及び表示部804のうち少なくとも一方に用いることができる。これにより、周囲の明るさによらず、視認性の高い携帯情報端末を作製することができる。また、消費電力の低い携帯情報端末を作製することができる。また、視野角が広い携帯情報端末を作製することができる。 The display device of one embodiment of the present invention can be used for at least one of the display portion 803 and the display portion 804. Accordingly, a highly visible portable information terminal can be manufactured regardless of the surrounding brightness. In addition, a portable information terminal with low power consumption can be manufactured. In addition, a portable information terminal with a wide viewing angle can be manufactured.

表示部803及び表示部804は、それぞれ、文書情報、静止画像、及び動画像等のうち少なくとも一つを表示することができる。表示部に文書情報を表示させる場合、携帯情報端末800を電子書籍端末として用いることができる。 Each of the display unit 803 and the display unit 804 can display at least one of document information, a still image, a moving image, and the like. When displaying document information on the display unit, the portable information terminal 800 can be used as an electronic book terminal.

携帯情報端末800は折り畳むことができるため、可搬性が高く、汎用性に優れる。 Since the portable information terminal 800 can be folded, it has high portability and excellent versatility.

筐体801及び筐体802は、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。 The housing 801 and the housing 802 may include a power button, an operation button, an external connection port, a speaker, a microphone, and the like.

図32(C)に示す携帯情報端末810は、筐体811、表示部812、操作ボタン813、外部接続ポート814、スピーカ815、マイク816、カメラ817等を有する。 A portable information terminal 810 illustrated in FIG. 32C includes a housing 811, a display portion 812, operation buttons 813, an external connection port 814, a speaker 815, a microphone 816, a camera 817, and the like.

本発明の一態様の表示装置は、表示部812に用いることができる。これにより、周囲の明るさによらず、視認性の高い携帯情報端末を作製することができる。また、消費電力の低い携帯情報端末を作製することができる。また、視野角が広い携帯情報端末を作製することができる。 The display device of one embodiment of the present invention can be used for the display portion 812. Accordingly, a highly visible portable information terminal can be manufactured regardless of the surrounding brightness. In addition, a portable information terminal with low power consumption can be manufactured. In addition, a portable information terminal with a wide viewing angle can be manufactured.

携帯情報端末810は、表示部812にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部812に触れることで行うことができる。 The portable information terminal 810 includes a touch sensor in the display unit 812. Any operation such as making a call or inputting characters can be performed by touching the display portion 812 with a finger or a stylus.

また、操作ボタン813の操作により、電源のON、OFF動作や、表示部812に表示される画像の種類の切り替えを行うことができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。 In addition, by operating the operation button 813, the power can be turned on and off, and the type of image displayed on the display portion 812 can be switched. For example, the mail creation screen can be switched to the main menu screen.

また、携帯情報端末810の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末810の向き(縦か横か)を判断して、表示部812の画面表示の向きを自動的に切り替えることができる。また、画面表示の向きの切り替えは、表示部812に触れること、操作ボタン813の操作、またはマイク816を用いた音声入力等により行うこともできる。 Further, by providing a detection device such as a gyro sensor or an acceleration sensor inside the portable information terminal 810, the orientation (portrait or landscape) of the portable information terminal 810 is determined, and the screen display orientation of the display unit 812 is changed. It can be switched automatically. The screen display orientation can also be switched by touching the display portion 812, operating the operation buttons 813, or inputting voice using the microphone 816.

携帯情報端末810は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。携帯情報端末810は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。 The portable information terminal 810 has one or more functions selected from, for example, a telephone, a notebook, an information browsing device, or the like. Specifically, it can be used as a smartphone. The portable information terminal 810 can execute various applications such as mobile phone, electronic mail, text browsing and creation, music playback, video playback, Internet communication, and games.

図32(D)に示すカメラ820は、筐体821、表示部822、操作ボタン823、シャッターボタン824等を有する。またカメラ820には、着脱可能なレンズ826が取り付けられている。 A camera 820 illustrated in FIG. 32D includes a housing 821, a display portion 822, operation buttons 823, a shutter button 824, and the like. A removable lens 826 is attached to the camera 820.

本発明の一態様の表示装置は、表示部822に用いることができる。周囲の明るさによらず、視認性の高い表示部を有することで、カメラの利便性を高めることができる。また、消費電力の低いカメラを作製することができる。また、視野角が広いカメラを作製することができる。 The display device of one embodiment of the present invention can be used for the display portion 822. The convenience of the camera can be enhanced by having a display portion with high visibility regardless of ambient brightness. In addition, a camera with low power consumption can be manufactured. In addition, a camera with a wide viewing angle can be manufactured.

ここではカメラ820を、レンズ826を筐体821から取り外して交換することが可能な構成としたが、レンズ826と筐体821とが一体となっていてもよい。 Here, the camera 820 is configured such that the lens 826 can be removed from the housing 821 and replaced, but the lens 826 and the housing 821 may be integrated.

カメラ820は、シャッターボタン824を押すことにより、静止画、または動画を撮像することができる。また、表示部822はタッチパネルとしての機能を有し、表示部822をタッチすることにより撮像することも可能である。 The camera 820 can capture a still image or a moving image by pressing the shutter button 824. In addition, the display portion 822 has a function as a touch panel and can capture an image by touching the display portion 822.

なお、カメラ820は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体821に組み込まれていてもよい。 The camera 820 can be separately attached with a strobe device, a viewfinder, and the like. Alternatively, these may be incorporated in the housing 821.

図33(A)〜(E)は、電子機器を示す図である。これらの電子機器は、筐体9000、表示部9001、スピーカ9003、操作キー9005(電源スイッチ、または操作スイッチを含む)、接続端子9006、センサ9007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)、マイクロフォン9008等を有する。 33A to 33E are diagrams illustrating electronic devices. These electronic devices include a housing 9000, a display portion 9001, a speaker 9003, operation keys 9005 (including a power switch or operation switch), a connection terminal 9006, and a sensor 9007 (force, displacement, position, velocity, acceleration, angular velocity, Includes functions to measure rotation speed, distance, light, liquid, magnetism, temperature, chemical, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared ), A microphone 9008 and the like.

本発明の一態様の表示装置は、表示部9001に好適に用いることができる。これにより、周囲の明るさによらず、視認性の高い表示部を有する電子機器を作製することができる。また、消費電力の低い電子機器を作製することができる。また、視野角が広い電子機器を作製することができる。 The display device of one embodiment of the present invention can be favorably used for the display portion 9001. Accordingly, an electronic device having a display portion with high visibility can be manufactured regardless of ambient brightness. In addition, an electronic device with low power consumption can be manufactured. In addition, an electronic device with a wide viewing angle can be manufactured.

図33(A)〜(E)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図33(A)〜(E)に示す電子機器が有する機能はこれらに限定されず、その他の機能を有していてもよい。 The electronic devices illustrated in FIGS. 33A to 33E can have various functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date or time, a function for controlling processing by various software (programs), Wireless communication function, function for connecting to various computer networks using the wireless communication function, function for transmitting or receiving various data using the wireless communication function, and reading and displaying the program or data recorded on the recording medium It can have a function of displaying on the section. Note that the functions of the electronic devices illustrated in FIGS. 33A to 33E are not limited to these, and may have other functions.

図33(A)は腕時計型の携帯情報端末9200を、図33(B)は腕時計型の携帯情報端末9201を、それぞれ示す斜視図である。 FIG. 33A is a perspective view showing a wristwatch-type portable information terminal 9200, and FIG. 33B is a perspective view showing a wristwatch-type portable information terminal 9201.

図33(A)に示す携帯情報端末9200は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部9001はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末9200は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末9200は、接続端子9006を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子9006を介して充電を行うこともできる。なお、充電動作は接続端子9006を介さずに無線給電により行ってもよい。 A portable information terminal 9200 illustrated in FIG. 33A can execute various applications such as a mobile phone, electronic mail, text browsing and creation, music playback, Internet communication, and computer games. Further, the display portion 9001 is provided with a curved display surface, and can perform display along the curved display surface. In addition, the portable information terminal 9200 can execute short-range wireless communication with a communication standard. For example, it is possible to talk hands-free by communicating with a headset capable of wireless communication. In addition, the portable information terminal 9200 includes a connection terminal 9006 and can directly exchange data with other information terminals via a connector. Charging can also be performed through the connection terminal 9006. Note that the charging operation may be performed by wireless power feeding without using the connection terminal 9006.

図33(B)に示す携帯情報端末9201は、図33(A)に示す携帯情報端末と異なり、表示部9001の表示面が湾曲していない。また、携帯情報端末9201の表示部の外形が非矩形状(図33(B)においては円形状)である。 A mobile information terminal 9201 illustrated in FIG. 33B is different from the mobile information terminal illustrated in FIG. 33A in that the display surface of the display portion 9001 is not curved. In addition, the external shape of the display portion of the portable information terminal 9201 is a non-rectangular shape (a circular shape in FIG. 33B).

図33(C)〜(E)は、折り畳み可能な携帯情報端末9202を示す斜視図である。なお、図33(C)が携帯情報端末9202を展開した状態の斜視図であり、図33(D)が携帯情報端末9202を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図33(E)が携帯情報端末9202を折り畳んだ状態の斜視図である。 33C to 33E are perspective views showing a foldable portable information terminal 9202. FIG. Note that FIG. 33C is a perspective view of a state in which the portable information terminal 9202 is expanded, and FIG. 33D is a state in which the portable information terminal 9202 is expanded or changed from one of the folded state to the other. FIG. 33E is a perspective view of the portable information terminal 9202 folded.

携帯情報端末9202は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末9202が有する表示部9001は、ヒンジ9055によって連結された3つの筐体9000に支持されている。ヒンジ9055を介して2つの筐体9000間を屈曲させることにより、携帯情報端末9202を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末9202は、曲率半径1mm以上150mm以下で曲げることができる。 The portable information terminal 9202 is excellent in portability in the folded state, and in the expanded state, the portable information terminal 9202 is excellent in display listability due to a seamless wide display area. A display portion 9001 included in the portable information terminal 9202 is supported by three housings 9000 connected by a hinge 9055. By bending between the two housings 9000 via the hinge 9055, the portable information terminal 9202 can be reversibly deformed from the expanded state to the folded state. For example, the portable information terminal 9202 can be bent with a curvature radius of 1 mm to 150 mm.

本実施の形態は、他の実施の形態と適宜組み合わせることができる。 This embodiment can be combined with any of the other embodiments as appropriate.

ANO 配線
C1 容量素子
C2 容量素子
CSCOM 配線
G1 配線
G2 配線
G3 配線
GD 回路
S1 配線
S2 配線
S3 配線
SD 回路
SW1 スイッチ
SW2 スイッチ
VCOM1 配線
VCOM2 配線
X1 距離
X2 距離
10 表示装置
14 表示部
21 発光
22 反射光
30 画素ユニット
31B 第1の表示素子
31G 第1の表示素子
31p 画素
31R 第1の表示素子
31W 第1の表示素子
32B 第2の表示素子
32G 第2の表示素子
32p 画素
32R 第2の表示素子
32W 第2の表示素子
32Y 第2の表示素子
35r 光
35t 光
35tr 光
41 トランジスタ
42 トランジスタ
61 作製基板
62 樹脂層
63 絶縁層
100 表示装置
110a トランジスタ
110b トランジスタ
110c トランジスタ
110d トランジスタ
110e トランジスタ
110f トランジスタ
110g トランジスタ
110h トランジスタ
112 液晶
113 電極
117 絶縁層
121 絶縁層
131 着色層
132 遮光層
133a 配向膜
133b 配向膜
134 着色層
135 偏光板
141 接着層
142 接着層
151 絶縁層
170 発光素子
180 液晶素子
191 電極
192 EL層
193 電極
194 絶縁層
201 トランジスタ
203 トランジスタ
204 接続部
205 トランジスタ
206 トランジスタ
207 接続部
211 絶縁層
212 絶縁層
213 絶縁層
214 絶縁層
216 絶縁層
217 絶縁層
218 絶縁層
220 絶縁層
221 導電層
221a 導電層
221b 導電層
222a 導電層
222b 導電層
223 導電層
231 半導体層
235 導電層
242 接続層
243 接続体
252 接続部
261 半導体層
263a 導電層
263b 導電層
281 トランジスタ
284 トランジスタ
285 トランジスタ
286 トランジスタ
300 表示装置
300A 表示装置
300B 表示装置
300C 表示装置
311 電極
311a 電極
311b 電極
311c 導電層
311d 導電層
311e 導電層
311f 導電層
340 液晶素子
351 基板
360 発光素子
360b 発光素子
360g 発光素子
360r 発光素子
360w 発光素子
361 基板
362 表示部
364 回路
365 配線
372 FPC
373 IC
400 表示装置
410 画素
451 開口
800 携帯情報端末
801 筐体
802 筐体
803 表示部
804 表示部
805 ヒンジ部
810 携帯情報端末
811 筐体
812 表示部
813 操作ボタン
814 外部接続ポート
815 スピーカ
816 マイク
817 カメラ
820 カメラ
821 筐体
822 表示部
823 操作ボタン
824 シャッターボタン
826 レンズ
8000 表示モジュール
8001 上部カバー
8002 下部カバー
8003 FPC
8004 タッチパネル
8005 FPC
8006 表示パネル
8009 フレーム
8010 プリント基板
8011 バッテリ
9000 筐体
9001 表示部
9003 スピーカ
9005 操作キー
9006 接続端子
9007 センサ
9008 マイクロフォン
9055 ヒンジ
9200 携帯情報端末
9201 携帯情報端末
9202 携帯情報端末
ANO wiring C1 capacitive element C2 capacitive element CSCOM wiring G1 wiring G2 wiring G3 wiring GD circuit S1 wiring S2 wiring S3 wiring SD circuit SW1 switch SW2 switch VCOM1 wiring VCOM2 wiring X1 distance X2 distance 10 display device 14 display unit 21 light emission 22 reflected light 30 Pixel unit 31B First display element 31G First display element 31p Pixel 31R First display element 31W First display element 32B Second display element 32G Second display element 32p Pixel 32R Second display element 32W First Second display element 32Y Second display element 35r Light 35t Light 35tr Light 41 Transistor 42 Transistor 61 Fabrication substrate 62 Resin layer 63 Insulating layer 100 Display device 110a Transistor 110b Transistor 110c Transistor 110d Transistor 110e To Transistor 110f Transistor 110g Transistor 110h Transistor 112 Liquid crystal 113 Electrode 117 Insulating layer 121 Insulating layer 131 Colored layer 132 Light shielding layer 133a Oriented film 133b Oriented film 134 Colored layer 135 Polarizing plate 141 Adhesive layer 142 Adhesive layer 151 Insulating layer 170 Light emitting element 180 Liquid crystal element 191 Electrode 192 EL layer 193 Electrode 194 Insulating layer 201 Transistor 203 Transistor 204 Connection part 205 Transistor 206 Transistor 207 Connection part 211 Insulating layer 212 Insulating layer 213 Insulating layer 214 Insulating layer 216 Insulating layer 218 Insulating layer 220 Insulating layer 221 Conductive Layer 221a Conductive layer 221b Conductive layer 222a Conductive layer 222b Conductive layer 223 Conductive layer 231 Semiconductor layer 235 Conductive layer 242 Connection layer 243 Connection body 252 Connection portion 26 1 Semiconductor layer 263a Conductive layer 263b Conductive layer 281 Transistor 284 Transistor 285 Transistor 286 Transistor 300 Display device 300A Display device 300B Display device 300C Display device 311 Electrode 311a Electrode 311b Electrode 311c Conductive layer 311d Conductive layer 311e Conductive layer 311f Conductive layer 340 Liquid crystal element 351 Substrate 360 Light-emitting element 360b Light-emitting element 360g Light-emitting element 360r Light-emitting element 360w Light-emitting element 361 Substrate 362 Display unit 364 Circuit 365 Wiring 372 FPC
373 IC
400 Display device 410 Pixel 451 Opening 800 Portable information terminal 801 Case 802 Case 803 Display unit 804 Display unit 805 Hinge unit 810 Portable information terminal 811 Case 812 Display unit 813 Operation button 814 External connection port 815 Speaker 816 Microphone 817 Camera 820 Camera 821 Housing 822 Display unit 823 Operation button 824 Shutter button 826 Lens 8000 Display module 8001 Upper cover 8002 Lower cover 8003 FPC
8004 Touch panel 8005 FPC
8006 Display panel 8009 Frame 8010 Printed circuit board 8011 Battery 9000 Housing 9001 Display unit 9003 Speaker 9005 Operation key 9006 Connection terminal 9007 Sensor 9008 Microphone 9055 Hinge 9200 Portable information terminal 9201 Portable information terminal 9202 Portable information terminal

Claims (14)

第1の表示素子、第2の表示素子、第1の絶縁層および導電層を有する表示装置の作製方法であり、
前記第1の表示素子は、可視光を反射する機能を有する第1の画素電極、液晶、及び可視光を透過する機能を有する第1の共通電極を有し、
前記第2の表示素子は、可視光を透過する機能を有する第2の画素電極、発光層、及び可視光を反射する機能を有する第2の共通電極を有し、
第1の基板上に、前記第1の共通電極を形成する工程と、
熱硬化性を有する材料を用いて、厚さが0.1μm以上3μm以下である第1の領域と、前記第1の領域よりも厚さの薄い第2の領域を有する樹脂層を作製基板上に形成する工程と、
前記樹脂層上に前記第1の画素電極を形成する工程と、
前記第1の画素電極を形成する工程と同時に、前記第2の領域を覆って前記導電層を形成する工程と、
前記第1の画素電極上に、前記第1の絶縁層を形成する工程と、
前記絶縁層上に、前記第2の画素電極、前記発光層、及び前記第2の共通電極をこの順で形成することで、前記第2の表示素子を形成する工程と、
前記作製基板と第2の基板とを接着剤を用いて貼り合わせる工程と、
レーザ光を前記樹脂層に照射する工程と、
前記作製基板と前記第1の画素電極とを分離する工程と、
前記第1の共通電極と前記第1の画素電極との間に前記液晶を配置し、接着剤を用いて、前記第1の基板と前記第2の基板とを貼り合わせることで、前記第1の表示素子を形成する、表示装置の作製方法。
A method for manufacturing a display device having a first display element, a second display element, a first insulating layer, and a conductive layer,
The first display element includes a first pixel electrode having a function of reflecting visible light, a liquid crystal, and a first common electrode having a function of transmitting visible light.
The second display element includes a second pixel electrode having a function of transmitting visible light, a light emitting layer, and a second common electrode having a function of reflecting visible light,
Forming the first common electrode on a first substrate;
A resin layer having a first region having a thickness of 0.1 μm or more and 3 μm or less and a second region having a thickness smaller than that of the first region is formed over a manufacturing substrate using a thermosetting material. Forming the step,
Forming the first pixel electrode on the resin layer;
Forming the conductive layer so as to cover the second region simultaneously with the step of forming the first pixel electrode;
Forming the first insulating layer on the first pixel electrode;
Forming the second display element by forming the second pixel electrode, the light emitting layer, and the second common electrode in this order on the insulating layer;
Bonding the production substrate and the second substrate using an adhesive;
Irradiating the resin layer with laser light;
Separating the fabrication substrate and the first pixel electrode;
The liquid crystal is disposed between the first common electrode and the first pixel electrode, and the first substrate and the second substrate are bonded to each other using an adhesive. A display device manufacturing method for forming the display element.
請求項1において、
前記作製基板と前記第1の画素電極とを分離する工程において、分離は前記樹脂層と前記作製基板との界面でなされ、
前記分離する工程の後に、前記導電層を露出させる工程をさらに含む表示装置の作製方法。
In claim 1,
In the step of separating the manufacturing substrate and the first pixel electrode, separation is performed at an interface between the resin layer and the manufacturing substrate;
A method for manufacturing a display device, further comprising a step of exposing the conductive layer after the step of separating.
請求項1において、前記作製基板と前記第1の画素電極とを分離する工程において、分離が前記樹脂層内における前記作製基板と前記画素電極および前記導電層の間でなされ、
前記分離する工程の後に、前記導電層を露出させる工程をさらに含む表示装置の作製方法。
In claim 1, in the step of separating the manufacturing substrate and the first pixel electrode, separation is performed between the manufacturing substrate, the pixel electrode, and the conductive layer in the resin layer.
A method for manufacturing a display device, further comprising a step of exposing the conductive layer after the step of separating.
請求項1乃至請求項3において、前記樹脂層に前記第2の領域を形成した後、
前記樹脂層上に絶縁層を形成する工程をさらに含む表示装置の作製方法。
In Claim 1 thru / or Claim 3, after forming the 2nd field in the resin layer,
A manufacturing method of a display device further including a step of forming an insulating layer on the resin layer.
請求項1において、
前記樹脂層に第2の領域を形成した後に前記樹脂層上に絶縁層を形成する工程と、
前記作製基板と前記第1の画素電極とを分離する工程において、分離は前記樹脂層の内部および前記樹脂層と前記絶縁層との界面でなされ、前記分離する工程の後に、前記導電層を露出させる工程とをさらに含む表示装置の作製方法。
In claim 1,
Forming an insulating layer on the resin layer after forming the second region in the resin layer;
In the step of separating the fabrication substrate and the first pixel electrode, the separation is performed inside the resin layer and at the interface between the resin layer and the insulating layer, and the conductive layer is exposed after the step of separating. The manufacturing method of the display apparatus further including the process to make.
請求項4又は請求項5において、
前記絶縁層の材料が無機絶縁材料である表示装置の作製方法。
In claim 4 or claim 5,
A method for manufacturing a display device, wherein a material of the insulating layer is an inorganic insulating material.
請求項1において、
前記作製基板と前記第1の画素電極とを分離する工程において、分離は前記樹脂層の内部および前記樹脂層と前記導電層との界面でなされる表示装置の作製方法。
In claim 1,
The method for manufacturing a display device, wherein in the step of separating the manufacturing substrate and the first pixel electrode, the separation is performed inside the resin layer and at an interface between the resin layer and the conductive layer.
請求項2乃至請求項7のいずれか一項において、
前記露出した導電層に接続層を介して信号や電力を入力する配線を接続する工程を有する表示装置の作製方法。
In any one of Claims 2 thru | or 7,
A method for manufacturing a display device, including a step of connecting a wiring for inputting a signal or power to the exposed conductive layer through a connection layer.
請求項2乃至請求項7のいずれか一項において、
前記第1の共通電極に、接続体を介して前記露出した導電層を接続する表示装置の作製方法。
In any one of Claims 2 thru | or 7,
A method for manufacturing a display device, wherein the exposed conductive layer is connected to the first common electrode through a connection body.
請求項1乃至請求項9のいずれか一項において、粘度が5cP以上100cP未満の溶液を用いて前記樹脂層を形成する表示装置の作製方法。 10. The method for manufacturing a display device according to claim 1, wherein the resin layer is formed using a solution having a viscosity of 5 cP or more and less than 100 cP. 請求項1乃至請求項10のいずれか一項において、粘度が10cP以上50cP未満の溶液を用いて前記樹脂層を形成する表示装置の作製方法。 The method for manufacturing a display device according to any one of claims 1 to 10, wherein the resin layer is formed using a solution having a viscosity of 10 cP or more and less than 50 cP. 請求項1乃至請求項11のいずれか一項において、
スピンコータを用いて前記樹脂層を形成する表示装置の作製方法。
In any one of Claims 1 to 11,
A method for manufacturing a display device, in which the resin layer is formed using a spin coater.
請求項1乃至請求項12のいずれか一項において、
前記第1の画素電極を形成する工程と、前記第2の画素電極を形成する工程との間に、チャネル形成領域に酸化物半導体を有するトランジスタを形成する工程を有し、
前記トランジスタを形成する工程において加熱する温度よりも高い温度で前記樹脂層を形成する工程における前記樹脂層の加熱を行う表示装置の作製方法。
In any one of Claims 1 to 12,
A step of forming a transistor including an oxide semiconductor in a channel formation region between the step of forming the first pixel electrode and the step of forming the second pixel electrode;
A method for manufacturing a display device, in which the resin layer is heated in a step of forming the resin layer at a temperature higher than a temperature of heating in the step of forming the transistor.
請求項1乃至請求項13のいずれか一項において、前記樹脂層を形成する材料が感光性を有する材料である表示装置の作製方法。 14. The method for manufacturing a display device according to claim 1, wherein a material for forming the resin layer is a photosensitive material.
JP2017141202A 2016-07-22 2017-07-20 How to make a display device Active JP6999315B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016144897 2016-07-22
JP2016144897 2016-07-22

Publications (2)

Publication Number Publication Date
JP2018022149A true JP2018022149A (en) 2018-02-08
JP6999315B2 JP6999315B2 (en) 2022-01-18

Family

ID=61164459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017141202A Active JP6999315B2 (en) 2016-07-22 2017-07-20 How to make a display device

Country Status (2)

Country Link
JP (1) JP6999315B2 (en)
TW (1) TW201824222A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019156164A1 (en) 2018-02-09 2019-08-15 三井化学株式会社 Lens unit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11212116A (en) * 1998-01-26 1999-08-06 Hitachi Ltd Liquid crystal display device and production thereof
JP2001290439A (en) * 2000-02-01 2001-10-19 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2003076302A (en) * 2001-09-06 2003-03-14 Sharp Corp Display device
WO2004053819A1 (en) * 2002-12-06 2004-06-24 Citizen Watch Co., Ltd. Liquid crystal display
JP2008159934A (en) * 2006-12-25 2008-07-10 Kyodo Printing Co Ltd Flexible tft substrate, manufacturing method thereof and flexible display
US20090195150A1 (en) * 2008-01-31 2009-08-06 Industrial Technology Research Institute Reflective liquid crystal display, top-emitting oled display and fabrication method thereof
JP2010206040A (en) * 2009-03-05 2010-09-16 Casio Computer Co Ltd Thin film element and method of manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11212116A (en) * 1998-01-26 1999-08-06 Hitachi Ltd Liquid crystal display device and production thereof
JP2001290439A (en) * 2000-02-01 2001-10-19 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2003076302A (en) * 2001-09-06 2003-03-14 Sharp Corp Display device
WO2004053819A1 (en) * 2002-12-06 2004-06-24 Citizen Watch Co., Ltd. Liquid crystal display
JP2008159934A (en) * 2006-12-25 2008-07-10 Kyodo Printing Co Ltd Flexible tft substrate, manufacturing method thereof and flexible display
US20090195150A1 (en) * 2008-01-31 2009-08-06 Industrial Technology Research Institute Reflective liquid crystal display, top-emitting oled display and fabrication method thereof
JP2010206040A (en) * 2009-03-05 2010-09-16 Casio Computer Co Ltd Thin film element and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019156164A1 (en) 2018-02-09 2019-08-15 三井化学株式会社 Lens unit

Also Published As

Publication number Publication date
TW201824222A (en) 2018-07-01
JP6999315B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
JP6975562B2 (en) Display device
US10693097B2 (en) Display device including two display elements, display module, electronic device, and method for manufacturing display device
CN109891551B (en) Method for manufacturing semiconductor device
JP2018026549A (en) Peeling method, display device, display module, and electronic equipment
JP2018032021A (en) Display device
JP2018025788A (en) Method for manufacturing display device, display device, display module, and electronic apparatus
JP2018026563A (en) Method of manufacturing semiconductor device
WO2018029546A1 (en) Method for manufacturing display device, display device, display module, and electronic apparatus
JP7277636B2 (en) Display devices, display modules and electronic devices
JP2018025775A (en) Electronic apparatus and method of driving the same
JP2018022036A (en) Display device, display module, and electronic apparatus
JP6999315B2 (en) How to make a display device
JP2018013698A (en) Display device
JP6799405B2 (en) How to make a display device
WO2017208161A1 (en) Display device, display module, and electronic equipment
JP2018032016A (en) Display device, display module, electronic apparatus, and method of manufacturing display device
JP2018013725A (en) Method of manufacturing display device, display module, and electronic apparatus
JP2018013779A (en) Display device, display module, and electronic apparatus
JP2018036487A (en) Display device, and electronic apparatus
JP2018022031A (en) Display device, display module, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211222

R150 Certificate of patent or registration of utility model

Ref document number: 6999315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150