JP2001290439A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same

Info

Publication number
JP2001290439A
JP2001290439A JP2001023509A JP2001023509A JP2001290439A JP 2001290439 A JP2001290439 A JP 2001290439A JP 2001023509 A JP2001023509 A JP 2001023509A JP 2001023509 A JP2001023509 A JP 2001023509A JP 2001290439 A JP2001290439 A JP 2001290439A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
plastic
substrate
device
elements
method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001023509A
Other languages
Japanese (ja)
Other versions
JP2001290439A5 (en )
JP4712198B2 (en )
Inventor
Shunpei Yamazaki
舜平 山崎
Original Assignee
Semiconductor Energy Lab Co Ltd
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

PROBLEM TO BE SOLVED: To provide a technique to manufacture a high-performance optoelectronic device by using a plastic supporting body (including a plastic film or plastic substrate). SOLUTION: The method includes a process of forming necessary elements on a substrate having higher heat resistance than plastics and then transferring the elements by the treatment at room temperature to a plastic substrate 11. A color filter 57 is formed on the plastic substrate 11 and adhered with the base film 12 of a TFT element by using a first adhesive layer 55.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本願発明は、電極間に発光性材料を挟んだ素子(以下、発光素子という)を有する装置(以下、発光装置という)もしくは電極間に液晶を挟んだ素子(以下、液晶素子という)を有する装置(以下、液晶表示装置あるいは液晶モジュールという)を含む半導体装置およびその作製方法に関する。 The present invention relates to the element across the luminescent material between the electrodes (hereinafter, referred to as light emitting device) device (hereinafter, the light emitting device hereinafter) having or electrodes sandwiching a liquid crystal between the device (hereinafter, apparatus (hereinafter having a) of the liquid crystal element, a semiconductor device and a manufacturing method including a) of the liquid crystal display device or a liquid crystal module. 例えば、液晶表示装置や発光装置に代表される電気光学装置およびその様な電気光学装置(電子装置)を部品として搭載した電子機器(電子器具)に関する。 For example, an electronic device equipped liquid crystal display device or an electro-optical typified by the light emitting device unit and such electro-optical device (an electronic device) as a component (electronic instrument).

【0002】なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。 [0002] Note that a semiconductor device in this specification refers to all devices that can function by utilizing semiconductor characteristics, and electro-optical devices, semiconductor circuits, and electronic devices are all semiconductor devices.

【0003】 [0003]

【従来の技術】近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(以下、TFTという)を構成する技術が注目されている。 In recent years, a thin film transistor using a semiconductor thin film (several to several hundred nm thick) formed on a substrate having an insulating surface (hereinafter, referred to as TFT) technology which constitutes the attention has been paid. 薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装置や発光装置のスイッチング素子として開発が急がれている。 Thin film transistors are widely applied to electronic devices such as an IC and an electro-optical device, particularly hurried development as a switching element of a liquid crystal display device and a light emitting device.

【0004】また、近年、軽量化のため、フレキシブルなプラスチックフィルムの上に発光素子やTFTを形成することが試みられているが、現状では、ガラス基板上に形成したTFTと比べ良好なTFTは作製されていない。 [0004] In recent years, for weight reduction, although it has been attempted to form a light emitting element and TFT on a flexible plastic film, at present, good TFT compared with TFT formed on a glass substrate not been produced.

【0005】EL(Electro Luminescence)が得られる発光性材料(以下、EL材料という)を利用した発光素子(以下、EL素子という)を用いた発光装置(以下、 [0005] EL (Electro Luminescence) is obtained luminescent material (hereinafter, referred to as an EL material) the light emitting element (hereinafter, referred to as an EL element) using a light-emitting device using a (hereinafter,
EL表示装置あるいはELモジュールという)の開発が進んでいる。 Development of) referred to as an EL display device or EL module is progressing. EL表示装置は、陽極と陰極との間にEL EL display devices, EL between the anode and the cathode
材料を挟んだ構造のEL素子を含む構造からなっている。 It consists structure including an EL element sandwiched material. この陽極と陰極との間に電圧を加えることによって、EL材料中に電流を流してキャリアを再結合させ、 By applying a voltage between the anode and the cathode, recombine to the carrier by applying a current in the EL material,
発光する。 Emission to. このようにEL表示装置は発光素子自体に発光能力があるため、液晶表示装置に用いるようなバックライトが不必要である。 Thus EL display device because of the light generating capability in the light emitting device itself, a backlight as used in a liquid crystal display device is unnecessary. 加えて、視野角が広く、軽量であり、且つ、低消費電力である。 In addition, wide viewing angle, a light weight, and a low power consumption.

【0006】また、このEL表示装置においては、赤色、緑色、あるいは青色を有する光を発光するEL素子をマトリクス状に配置するカラー化方式と、白色光を発光するEL素子を用いカラーフィルタによるカラー化方式とがある。 Further, in the EL display device, color red, green or a color scheme to place the EL elements in a matrix for emitting light having a blue by the color filter using the EL elements emitting white light, there is a scheme.

【0007】赤色、緑色、あるいは青色を有する光を発光するEL素子を用いたEL表示装置では、色ごとにE [0007] Red, green, or an EL display device using an EL element which emits light having a blue color, E for each color
L材料が異なるため素子特性も異なり均一な表示を得ることは困難であった。 L material it has been difficult to obtain even different uniform display device characteristics for different.

【0008】また、白色光を発光するEL素子を用いカラーフィルタによるカラー化方式は、R(赤)、G [0008] The color scheme according to the color filter using the EL elements emitting white light, R (red), G
(緑)、B(青)のカラーフィルタを画素に対応する位置に形成し、これにより画素ごとに取り出す光の色を変えるものである。 (Green), and formed at a position corresponding to the pixel color filters of B (blue), thereby in which changing the color of light to be extracted for each pixel. なお、画素に対応した位置とは、画素電極と一致する位置を指す。 Note that the position corresponding to the pixel refers to a position coinciding with the pixel electrode. このカラーフィルタは、R The color filter is, R
(赤)、G(緑)、B(青)の着色層と、画素の間隙だけを残して遮光マスクとを有し、光を透過させることによって赤色、緑色、青色の光を抽出する。 (Red), G (green) has a colored layer of B (blue), and a light shielding mask, leaving only a gap of pixels, extracted red, green and blue light by transmitting light. また、カラーフィルタの遮光マスクは、一般的に金属膜または黒色顔料を含有した有機膜で構成されている。 The light shielding mask of the color filter is configured generally with an organic film containing a metal film or a black pigment.

【0009】また、液晶表示装置においては、アモルファスシリコンまたはポリシリコンを半導体としたTFT [0009] In the liquid crystal display device was an amorphous silicon or polysilicon semiconductor TFT
をマトリクス状に配置して、各TFTに接続された画素電極とソース線とゲート線とがそれぞれ形成された素子基板と、これに対向配置された対向電極を有する対向基板との間に液晶材料が挟持されている。 The arranged in a matrix, a liquid crystal material between the counter substrate having a pixel electrode connected to the TFT and the source line and the gate line and the element substrate formed respectively, the oppositely disposed counter electrode thereto There has been pinched. また、カラー表示するためのカラーフィルタは対向基板上に形成されている。 The color filter for color display is formed on the counter substrate. 原理的には上記に示したカラーフィルタを用いたEL表示装置のカラー化方式と同様である。 In principle the same as the color scheme of the EL display device using a color filter shown above. そして、素子基板と対向基板にそれぞれ光シャッタとして偏光板を配置し、カラー画像を表示している。 Then, a polarizing plate is disposed as respectively light shutter element substrate and the counter substrate to display a color image.

【0010】 [0010]

【発明が解決しようとする課題】本願発明は、プラスチック支持体(プラスチックフィルムもしくはプラスチック基板を含む)を用いて高性能な電気光学装置を作製するための技術を提供することを課題とする。 The present invention 0005] It is an object to provide a technique for making high-performance optical device using a plastic support (including a plastic film or a plastic substrate).

【0011】また、遮光マスクとして金属膜を用いた液晶表示装置では、他の配線との寄生容量が形成され信号の遅延が生じやすいという問題が生じていた。 [0011] In the liquid crystal display device using a metal film as the light shielding mask, other delay parasitic capacitance is formed signal is a problem that tends to occur between the wires has occurred. また、遮光マスクを他の配線と絶縁するために有機膜を用いた場合、製造工程が増加するという問題が生じていた。 Also, when an organic film to insulate the light shielding mask from other wirings, a problem that manufacturing processes increases have occurred.

【0012】 [0012]

【課題を解決するための手段】本願発明は、プラスチックに比べて耐熱性のある基板(ガラス基板、石英基板、 Means for Solving the Problems The present invention is a heat resistant substrate (a glass substrate as compared with the plastic, a quartz substrate,
シリコン基板、金属基板、もしくはセラミックス基板) Silicon substrate, a metal substrate or a ceramic substrate)
の上に必要な素子を形成し、後にそれらの素子を室温の処理によりプラスチック支持体に移すことを特徴としている。 It is characterized by transferring the plastic support by forming a device necessary, later at room temperature for process those elements on the.

【0013】なお、前記必要な素子とは、アクティブマトリクス型の電気光学装置ならば画素のスイッチング素子として用いる半導体素子(典型的にはTFT)もしくはMIM素子並びに発光素子を指す。 [0013] Incidentally, the necessary elements refer to semiconductor element (typically TFT) or MIM element and a light-emitting element used as a switching element of a pixel, if an active matrix type electro-optical device.

【0014】また、プラスチック支持体としてはPES [0014] In addition, PES is as plastic support
(ポリエチレンサルファイル)、PC(ポリカーボネート)、PET(ポリエチレンテレフタレート)もしくはPEN(ポリエチレンナフタレート)を用いることができる。 (Polyethylene sulfile), PC (polycarbonate), it is possible to use PET (polyethylene terephthalate) or PEN (polyethylene naphthalate).

【0015】本明細書で開示する発明の構成は、基板上に接着層と、前記接着層上に絶縁膜と、前記絶縁膜上に発光素子とを有し、前記発光素子から発光した光は、前記基板を通過して放射されることを特徴とする半導体装置である。 [0015] structure of the invention disclosed herein, an adhesive layer on a substrate, an insulating layer on the adhesive layer, and a light emitting element on the insulating layer, light emitted from the light emitting element a semiconductor device characterized in that it is emitted through the substrate.

【0016】上記構成において、前記基板は、有機材料からなるプラスチック基板である。 In the above configuration, the substrate is a plastic substrate made of an organic material. また、前記絶縁膜上に駆動回路を有し、前記発光素子及び前記駆動回路はT Further, a drive circuit on the insulating layer, the light emitting element and the driving circuit T
FTを有している。 Has the FT.

【0017】また、各上記構成において、前記基板上にカラーフィルタが、発光素子と重なる位置に設けられている。 [0017] In each above-described structure, a color filter on the substrate is provided to overlap with the light-emitting element. なお、ここではカラーフィルタとして、パターニ It should be noted that, as a color filter here, Patani
ングされた1つの着色層(単色)を指している。 Refers ing been one coloring layer (single color). また、 Also,
前記カラーフィルタを覆い、且つ平坦化された絶縁膜を有していることを特徴としている。 Covering the color filter, it is characterized in that a and planarized insulating film. また、前記カラーフィルタのうち、赤色のカラーフィルタが、少なくとも前記TFTのチャネル形成領域と重なる位置に設けられていることを特徴としている。 Of the above color filter, a red color filter, it is characterized in that is provided so as to overlap with the channel formation region of at least the TFT.

【0018】また、各上記構成において、前記基板に対向して固定基板が前記発光素子上に設けられている。 [0018] In each above-described configuration, the fixed substrate facing the substrate is provided on the light emitting element.

【0019】また、他の発明の構成は、TFTが設けられ、且つ有機材料からなる第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に保持された液晶材料とを有し、前記第1の基板と前記TFTとの間にカラーフィルタを備えたことを特徴とする半導体装置である。 Further, another structure of the invention, TFT is provided, and a first substrate made of an organic material, holding the second substrate, between said first substrate and said second substrate it is a liquid crystal material is a semiconductor device characterized by comprising a color filter between the first substrate and the TFT.

【0020】上記構成において、前記有機材料からなる第1の基板は、プラスチック基板である。 [0020] In the above structure, the first substrate made of the organic material is a plastic substrate. また、前記カラーフィルタを覆い、且つ平坦化された絶縁膜を有していることを特徴としている。 Further, covering the color filter, it is characterized in that a and planarized insulating film. また、前記カラーフィルタは、少なくともTFTのチャネル形成領域と重なる位置に設けられていることを特徴としている。 Further, the color filter is characterized in that is provided so as to overlap with the channel formation region of at least TFT. また、前記カラーフィルタとともにブラックマスクを有していることを特徴としている。 Further, it is characterized in that it has a black mask together with said color filters.

【0021】また、上記構造を実現するための作製方法に関する発明の構成は、第1の基板上に分離層を形成する工程と、前記分離層上に絶縁膜を形成する工程と、前記絶縁膜上に発光素子を形成する工程と、前記発光素子上に第1接着層を用いて固定基板を貼り合わせる工程と、フッ化ハロゲンを含むガスに晒すことにより前記分離層を除去して第1の基板を分離する工程と、前記絶縁膜と第2の基板とを第2接着層を用いて貼り合わせる工程とを有し、前記第2の基板上にはカラーフィルタを有していることを特徴とする半導体装置の作製方法である。 [0021] The configuration of the invention relates to a method for manufacturing for realizing the above structure includes forming a separation layer on a first substrate, forming an insulating film on the separating layer, wherein the insulating film a step of forming the light-emitting element above, the step of bonding the fixed substrate using a first adhesive layer on the light emitting element, first by removing the separating layer by exposing the gas containing halogen fluoride wherein the step of separating the substrate, and a step of bonding said insulating film and the second substrate using a second adhesive layer, said the second substrate has a color filter a method for manufacturing a semiconductor device according to.

【0022】上記構成において、前記第2の基板として、プラスチック基板を用いることを特徴としている。 [0022] In the above structure, as the second substrate, it is characterized by a plastic substrate.
また、前記分離層としてシリコンからなる膜を用いることを特徴としている。 Also characterized by using a film made of silicon as the separation layer.

【0023】また、上記構成において、前記カラーフィルタは、前記第2の基板側から見て前記活性層と重なることを特徴としている。 [0023] In the above structure, the color filter is characterized in that overlaps the active layer when viewed from the second substrate side. また、前記活性層と重なるカラーフィルタは赤色であることを特徴としている。 The color filter overlapping with the active layer is characterized by a red color.

【0024】また、作製方法に関する他の発明の構成は、第1の基板上に分離層を形成する工程と、前記分離層上に絶縁膜を形成する工程と、前記絶縁膜上に活性層、ゲート絶縁膜、ゲート電極を形成する工程と、前記ゲート電極を覆う第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜上に配線及び画素電極を形成する工程と、対向電極を設けた固定基板をシール剤により前記第1の基板の上に貼り合わせる工程と、前記画素電極と前記対向電極との間に液晶を注入する工程と、前記分離層をフッ化ハロゲンを含むガスに晒すことにより除去して第1の基板を分離する工程と、前記絶縁膜と第2の基板とを接着層を用いて貼り合わせる工程とを有し、前記第2の基板上にはカラーフィルタを有していることを特徴とする半導体装置の作 Further, another structure of the invention relates to a manufacturing method, a step of forming a separation layer on a first substrate, forming an insulating film on the separating layer, the active layer on the insulating film, provided forming a gate insulating film, a gate electrode, forming a first interlayer insulating film covering the gate electrode, forming a wiring and a pixel electrode on the first interlayer insulating film, a counter electrode the fixed substrate and a step of bonding on the first substrate by a sealing agent, a step of injecting liquid crystal between the pixel electrode and the counter electrode, exposing the separating layer to gas containing halogen fluoride and separating the first substrate is removed by, the insulating film and the second substrate and a step of bonding using an adhesive layer, have a second color filter on the substrate create a semiconductor device characterized by being 方法である。 It is a method.

【0025】上記構成において、前記カラーフィルタは、前記第2の基板側から見て前記活性層と重なることを特徴としている。 [0025] In the above configuration, the color filter is characterized in that overlaps the active layer when viewed from the second substrate side. また、前記活性層と重なるカラーフィルタは赤色であることを特徴としている。 The color filter overlapping with the active layer is characterized by a red color.

【0026】また、上記構成において、前記第2の基板として、プラスチック基板を用いることを特徴としている。 [0026] In the above structure, as the second substrate, it is characterized by a plastic substrate. また、前記固定基板として透光性を有する基板を用いることを特徴としている。 Further, it is characterized in that a substrate having a light-transmitting as the fixing substrate.

【0027】また、上記構成において、前記分離層としてシリコンからなる膜を用いることを特徴としている。 [0027] In the above structure, it is characterized by using a film made of silicon as the separation layer.

【0028】また、前記分離層を除去して第1の基板を Further, the first substrate by removing the separation layer
分離する工程としては、公知の技術、例えば分離層とし The step of separating, known technique, for example, a separation layer
てシリコンを用い、レーザー光を照射することによって A silicon Te, by irradiating a laser beam
分離してもよい。 It may be separated.

【0029】 [0029]

【発明の実施の形態】本願発明の実施形態について、以下に説明する。 Embodiments DETAILED DESCRIPTION OF THE INVENTION] The present invention will be described below.

【0030】(実施の形態1)図1は、本願発明の一例(EL表示装置)を示したものである。 [0030] (Embodiment 1) FIG. 1 is a view showing an example of the present invention (EL display device).

【0031】プラスチック基板(第2の基板)11と下地膜12とが第2接着層58で接着されている。 The plastic substrate (second substrate) 11 and the base film 12 is bonded with the second adhesive layer 58. また、 Also,
下地膜12上には画素部を構成するスイッチング用TF TF for switching in the pixel portion on the base film 12
T201、電流制御用TFT202、駆動回路を構成するpチャネル型TFT205、nチャネル型TFT20 T201, the current control TFT 202, p-channel type TFT 205, n-channel type constituting a driving circuit TFT20
4が設けられている。 4 is provided. なお、各TFTは、各TFTの活性層(チャネル形成領域17a、17b、29、38、 Each TFT is an active layer of each TFT (channel formation region 17a, 17b, 29 and 38,
42、ソース領域13、26、35、40、ドレイン領域14、27、36、41、LDD領域15a〜d、3 42, the source region 13,26,35,40, drain region 14,27,36,41, LDD region 15a~d, 3
7を含む)と、活性層を覆うゲート絶縁膜18と、ゲート絶縁膜を介してチャネル形成領域と重なるゲート電極19a、19b、30、39、43と、ゲート電極を覆う第1層間絶縁膜20と、第1層間絶縁膜上に前記活性層に達するソース配線21、31、44、45、及びドレイン配線22、32、46と、ソース配線及びドレイン配線を覆う第1パッシベーション膜47と、第1パッシベーション膜を覆う第2層間絶縁膜48とを含む。 And including 7), a gate insulating film 18 covering the active layer, a gate electrode 19a which overlaps with the channel formation region with a gate insulating film, 19b, and 30,39,43, the first interlayer insulating film covering the gate electrode 20 When, the source wiring 21,31,44,45, and a drain wiring 22,32,46 reaching the active layer on the first interlayer insulating film, the first passivation film 47 covering the source and drain wirings, first and a second interlayer insulating film 48 covering the passivation film. ただし、電流制御用TFT202においては、第2層間絶縁膜48上にドレイン配線32に達する画素電極(陽極)49と、画素電極上にEL層51と、EL層上に陰極52と、陰極上に保護電極53とを有している。 However, in the current control TFT 202, a pixel electrode (anode) 49 on the second interlayer insulating film 48 to reach the drain wiring 32, an EL layer 51 on the pixel electrode, a cathode 52 on the EL layer, on the cathode and a protective electrode 53.

【0032】また、保護電極を覆う第2パッシベーション膜54と固定基板56とを接着させる第1接着層55 Further, the first adhesive layer adhering the second passivation film 54 covering the protective electrode and the fixed board 56 55
が設けられている。 It is provided. この固定基板56は、素子と基板とを分離する際、素子を固定するためのものであり、固定基板56は、ガラス基板、石英基板、セラミック基板、 The fixed substrate 56, when separating the element and the substrate, is intended for fixing the element, the fixed substrate 56, a glass substrate, a quartz substrate, a ceramic substrate,
シリコン基板、もしくはプラスチック基板であればよい。 Silicon substrate, or it may be a plastic substrate.

【0033】図1に示したEL表示装置の発光方向は、 The light emitting direction of the EL display device shown in FIG. 1,
図中の矢印の方向であり、発光した光は、カラーフィルタ57を通過し、第2の基板11を通過して放射される。 Is the direction of the arrow in the figure, the light emitted passes through the color filter 57, is emitted through the second substrate 11.

【0034】また、本願発明は、第2の基板11において貼り合わせる面側にカラーフィルタ57が設けられていることも特徴の一つである。 Further, the present invention is also a feature that the color filter 57 is provided on the side of bonding the second substrate 11. また、図3に示すように第2の基板11上に駆動回路部(ゲート線側駆動回路3 The driving circuit unit on the second substrate 11 as shown in FIG. 3 (a gate line side driving circuit 3
03、ソース線側駆動回路304)及び画素部302のTFT素子の遮光膜としてカラーフィルタ57を配置していることを特徴としている。 03 is characterized in that it is arranged a color filter 57 as a light shielding film for TFT elements in the source line driver circuit 304) and the pixel portion 302. また、画素部において、 Further, in the pixel portion,
図2に画素部(R)301、画素部(G)302、画素部(B)303のそれぞれに対応するカラーフィルタ3 Pixel unit in FIG. 2 (R) 301, a pixel portion (G) 302, a color filter 3 corresponding to the respective pixel portions (B) 303
04〜308の配置例を示す。 It shows an example of arrangement of 04 to 308. 特に遮光膜としてカラーフィルタを用いる場合、赤色のカラーフィルタは通過する光の波長が高く、非単結晶珪素膜にほとんど影響を与えないため、有効である。 Particularly when using the color filter as a light shielding film, the red color filter is higher wavelength of the light passing through is because little effect on the non-single crystal silicon film, it is effective. 参考までに非単結晶珪素膜5 Non-single-crystal silicon film 5 for reference
5nmに対する吸収率と照射される波長との関係を図2 Figure the relationship between the wavelength to be irradiated and the absorption rate for 5 nm 2
0に示した。 0 shown in.

【0035】本発明において、光の劣化から保護するためにTFTのゲート電極の下方、即ちチャネル形成領域の下方にカラーフィルタ(R)を形成する。 [0035] In the present invention, formed under the gate electrode of the TFT to protect it from deterioration of the light, that a color filter (R) under the channel formation region.

【0036】また、カラーフィルタには、最も単純なストライプパターンをはじめとして、斜めモザイク配列、 [0036] In addition, the color filter, including the most simple pattern of stripes, diagonal mosaic arrangement,
三角モザイク配列、RGBG四画素配列、もしくはRG Triangular mosaic arrangement, RGBG four pixel arrangement, or RG
BW四画素配列などを用いることができる。 Such as BW four pixel arrangement may be used.

【0037】なお、プラスチック基板上のカラーフィルタを保護するために保護絶縁膜を形成してもよい。 [0037] It is also possible to form a protective insulating film for protecting the color filters on the plastic substrate. 保護絶縁膜は、カラーフィルタに含まれる不純物による汚染を防ぐ上で重要な役割を果たす。 Protective insulating film plays an important role in preventing contamination by impurities contained in the color filter. こうすることによって劣化しやすいカラーフィルタを保護できる。 It can protect the color filter that is easily deteriorated by doing this. また、耐熱性も向上することができる。 Further, it is possible to improve heat resistance. また、カラーフィルタを覆う平坦化のための絶縁膜を形成してもよい。 Further, an insulating film may be formed for planarization covering the color filters. 加えて、カラーフィルタとともにブラックマトリクスを形成してもよい。 In addition, it may form a black matrix with a color filter.

【0038】また、本願発明は上記構成を実現するための工程として、TFT素子をシリコン膜(シリコンゲルマニウム膜も含む)からなる分離層(膜厚100〜50 Further, the present invention provides a process for realizing the above-described configuration, the separation layer comprising a TFT element from the silicon film (including silicon germanium film) (film thickness 100 to 50
0nm)の上に形成しておき、最終工程にてフッ化ハロゲンを含むガスを用いて分離層を除去することを特徴としている。 Previously formed on the 0 nm), it is characterized by removing the separation layer by using a gas containing halogen fluoride in the last step. その結果、各素子と前記基板とが分離されるので、その後、素子をプラスチック支持体に接着することが可能となる。 As a result, since the said substrate and each element is separated, then it is possible to bond the element to the plastic support. このフッ化ハロゲンによるシリコン膜のエッチングは室温で容易に進行するため、耐熱性の低い発光素子を形成した後であっても問題なく行うことができる。 Etching of the silicon film by the halogen fluoride to proceed readily at room temperature, can be carried out without problems even after the formation of the light-emitting element with low heat resistance.

【0039】フッ化ハロゲンとは化学式XFn(Xはフッ素以外のハロゲン、nは整数)で示される物質であり、一フッ化塩素(ClF)、三フッ化塩素(Cl [0039] Chemical formula XFn the halogen fluoride (X is halogen other than fluorine, n represents an integer) is a substance represented by one chlorine fluoride (ClF), chlorine trifluoride (Cl
3 )、一フッ化臭素(BrF)、三フッ化臭素(Br F 3), bromine monofluoride (BrF), bromine trifluoride (Br
3 )、一フッ化ヨウ素(IF)もしくは三フッ化ヨウ素(IF 3 )を用いることができる。 F 3), can be used iodine monofluoride (IF) or iodine trifluoride (IF 3). また、シリコン膜は結晶質シリコン膜であっても非晶質シリコン膜であっても良い。 The silicon film may be amorphous silicon film may be crystalline silicon film. このフッ化ハロゲンは、シリコン膜と酸化シリコン膜との選択比が大きく、シリコン膜の選択的なエッチングが可能である。 The halogen fluoride, large selectivity between the silicon film and a silicon oxide film, it is possible to selective etching of the silicon film.

【0040】なお、上述のフッ化ハロゲンにシリコン膜を晒すだけでシリコン膜はエッチングされるが、他のフッ化物(四フッ化炭素(CF 4 )もしくは三フッ化窒素)であってもプラズマ状態とすることで本願発明に用いることは可能である。 [0040] Although the silicon film is etched only by exposing the silicon film to the above-described halogen fluoride, other fluorides (carbon tetrafluoride (CF 4) or nitrogen trifluoride) in a even plasma state it is possible to use the present invention by the.

【0041】加えて、物理的な作用(光、熱など)、化学的な作用(薬液との反応など)、あるいは機械的な作用(引張力、振動など)のいずれか一または複数の作用を受けることで基板から分離させてもよい。 [0041] In addition, physical action (light, heat, etc.), chemical action (such as reaction with chemical), or mechanical action (tensile force, vibration, etc.) any one or more of the action of it may be separated from the substrate by receiving.

【0042】こうすることにより、プラスチック基板上に特性の良好なTFTを設けることができるとともに、 [0042] By doing so, it is possible to provide good TFT characteristics on the plastic substrate,
さらなるEL表示装置の軽量化を図ることができる。 It is possible to reduce the weight of the additional EL display device. また、組み立てが容易となる。 In addition, the assembly is facilitated.

【0043】(実施の形態2)図12は、本願発明の一例(液晶表示装置)を示したものである。 [0043] (Embodiment 2) FIG. 12 is a diagram showing an example of the present invention (liquid crystal display device).

【0044】第2の基板(プラスチック基板)1108 The second substrate (plastic substrate) 1108
上にカラーフィルタ1106を設けられ、第1の接着層1107によりTFT素子の下地膜と接着されている。 The color filter 1106 provided on the upper is bonded to the base film of the TFT element with a first adhesive layer 1107.
なお、ここでは、赤色、青色、緑色の画素のうち、赤色の画素部を示している。 Here, red, blue, among the green pixel shows a red pixel portion. また、固定基板1001には対向電極1002、配向膜1003が設けられている。 The counter electrode 1002, an alignment film 1003 is provided on the fixed substrate 1001. ただし、固定基板は透光性を有した基板である。 However, the fixed substrate is a substrate having a light-transmitting property. また、T In addition, T
FT素子と固定基板は、図示していないがシール材で接着されている。 FT element and the fixed substrate, not shown are bonded with a sealing material. 画素部の画素電極と対向基板との間には液晶1004が挟持されている。 Liquid crystal 1004 is sandwiched between the pixel electrode and the opposing substrate of the pixel portion.

【0045】図12において、最も特徴的である点は、 [0045] In FIG. 12, that it is the most characteristic is
カラーフィルタが設けてある面を内側にして貼り合わせている点である。 In that a color filter is adhered to a surface that is inwardly provided. また、カラーフィルタの配置は図1 The arrangement of the color filter 1
4、図15に示したようにする。 4, as indicated in FIG. 15. このように、駆動回路部及び画素部のTFT素子の遮光膜としてカラーフィルタを配置した場合、赤色のカラーフィルタは通過する光の波長が高く、非単結晶珪素膜にほとんど影響を与えないため、有効である。 Thus, since the case of arranging the color filters as a light shielding film for TFT elements in the driver circuit portion and the pixel portion, the red color filter has a high wavelength of the light passing through little effect on non-single crystal silicon film, It is valid. また、カラーフィルタからなる遮光膜とTFTの半導体膜との距離が近いため、効率よく遮光することができる。 Further, since the distance between the semiconductor film of the light-shielding film and the TFT made of a color filter are close, it is possible to efficiently shielded.

【0046】こうすることにより、プラスチック基板上に特性の良好なTFTを設けることができるとともに、 [0046] By doing so, it is possible to provide good TFT characteristics on the plastic substrate,
さらなる液晶表示装置の軽量化を図ることができる。 It is possible to reduce the weight of a further liquid crystal display device. また、組み立てが容易となる。 In addition, the assembly is facilitated.

【0047】以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。 [0047] The present invention having the above structure will be performed explained in more detail in the following examples.

【0048】 [0048]

【実施例】[実施例1]本願発明の実施例について図4 EXAMPLES Example 1] for the embodiment of the present invention FIG. 4
〜図7を用いて説明する。 It will be described with reference to to 7. ここでは、第1の基板500 Here, the first substrate 500
上に画素部とその周辺に設けられる駆動回路部のTFT Pixel portion and the driver circuit portion of the TFT provided around the above
を同時に作製する方法について説明する。 It describes a method of making same time. 但し、説明を簡単にするために、駆動回路に関しては基本単位であるCMOS回路を図示することとする。 However, in order to simplify the explanation, it is assumed that illustrates a CMOS circuit which is a basic unit with respect to the drive circuit.

【0049】図4(A)において、500は素子が形成される基板(以下、素子形成基板という)であり、その上には非晶質シリコン膜からなる分離層501aが10 [0049] In FIG. 4 (A), 500 is a substrate (hereinafter, referred to as an element formation substrate) element is formed is, the separation layer 501a comprising an amorphous silicon film thereon 10
0〜500nm(本実施の形態では300nm)の厚さに形成される。 0 to 500 nm (in this embodiment 300 nm) is formed to a thickness of. 本実施の形態では素子形成基板(第1の基板)500としてガラス基板を用いるが、石英基板、 Element formation substrate in the present embodiment (the first substrate) using a glass substrate as 500, but a quartz substrate,
シリコン基板、金属基板もしくはセラミックス基板を用いても構わない。 Silicon substrate, may be a metal substrate or a ceramic substrate. なお、本明細書中では、半導体素子もしくは発光素子が形成された基板全体を指して素子形成基板と呼ぶ場合もある。 In this specification, sometimes referred to as an element formation substrate to represent the entire substrate on which a semiconductor element or a light-emitting element is formed.

【0050】また、分離層501aの成膜は減圧熱CV [0050] In addition, the formation of the isolation layer 501a is a low pressure thermal CV
D法、プラズマCVD法、スパッタ法もしくは蒸着法を用いれば良い。 D method, a plasma CVD method, may be used a sputtering method or a vapor deposition method. 分離層501aの上には酸化シリコン膜からなる絶縁膜501bが200nmの厚さに形成される。 On the separation layer 501a is an insulating film 501b made of a silicon oxide film is formed to a thickness of 200 nm. 絶縁膜501bの形成は減圧熱CVD法、プラズマCVD法、スパッタ法もしくは蒸着法を用いれば良い。 Forming the insulating film 501b is pressure thermal CVD method, a plasma CVD method, it may be used a sputtering method or a vapor deposition method.

【0051】次に、絶縁膜501bの上に50nmの厚さの非晶質シリコン膜502を公知の成膜法で形成する。 Next, by a known film formation method, an amorphous silicon film 502 having a thickness of 50nm on the insulating film 501b. なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜(微結晶半導体膜を含む)であれば良い。 Note that it is not necessary to limit to the amorphous silicon film, may be a semiconductor film (including a microcrystalline semiconductor film) containing an amorphous structure. さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。 Further it may be a compound semiconductor film containing an amorphous structure such as an amorphous silicon germanium film.

【0052】ここから図4(C)までの工程は本出願人による特開平10−247735号公報を完全に引用することができる。 [0052] steps from here to Fig. 4 (C) may be completely cite Japanese Patent 10-247735 discloses by the present applicant. 同公報ではNi等の元素を触媒として用いた半導体膜の結晶化方法に関する技術を開示している。 In this publication discloses a technique concerning a method of crystallizing a semiconductor film using an element such as Ni as a catalyst.

【0053】まず、開口部503a、503bを有する保護膜504を形成する。 [0053] First, a protective film 504 having openings 503a, a 503b. 本実施例では150nm厚の酸化珪素膜を用いる。 A silicon oxide film of 150nm thickness in this embodiment. そして、保護膜504の上にスピンコート法によりニッケル(Ni)を含有する層(Ni含有層)505を形成する。 Then, a layer (Ni-containing layer) 505 containing nickel (Ni) by spin coating on the protective layer 504. このNi含有層の形成に関しては、前記公報を参考にすれば良い。 For the formation of the Ni containing layer, it may be the publication reference.

【0054】次に、図4(B)に示すように、不活性雰囲気中で570℃14時間の加熱処理を加え、アモルファスシリコン膜502を結晶化する。 Next, as shown in FIG. 4 (B), a heat treatment of 570 ° C. 14 hours added in an inert atmosphere, to crystallize the amorphous silicon film 502. この際、Niが接した領域(以下、Ni添加領域という)506a、50 In this case, Ni is in contact area (hereinafter, referred Ni addition region) 506a, 50
6bを起点として、基板と概略平行に結晶化が進行し、 6b as the starting point, the substrate substantially parallel to crystallization proceeds,
棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜507が形成される。 Polysilicon film 507 is formed made of a crystal structure aligned gathered rod-shaped crystals.

【0055】次に、図4(C)に示すように、保護膜5 Next, as shown in FIG. 4 (C), the protective film 5
04をそのままマスクとして15族に属する元素(好ましくはリン)をNi添加領域506a、506bに添加する。 04 as it is an element belonging to group 15 as a mask (preferably phosphorus) is added Ni addition regions 506a, to 506b. こうして高濃度にリンが添加された領域(以下、リン添加領域という)508a、508bが形成される。 Thus a high concentration phosphorus is added to the region (hereinafter, referred to as phosphorous added regions) 508a, 508b are formed.

【0056】次に、図4(C)に示すように、不活性雰囲気中で600℃、12時間の加熱処理を加える。 Next, as shown in FIG. 4 (C), 600 ℃ in an inert atmosphere, heat treatment is performed for 12 hours. この熱処理によりポリシリコン膜507中に存在するNiは移動し、最終的には殆ど全て矢印が示すようにリン添加領域508a、508bに捕獲されてしまう。 The Ni existing in the polysilicon film 507 by heat treatment to move, eventually almost all arrows phosphorus-added regions 508a as shown, it would be captured in 508b. これはリンによる金属元素(本実施例ではNi)のゲッタリング効果による現象であると考えられる。 This is considered to be a phenomenon due to the gettering effect of a metal element by phosphorus (Ni in this embodiment).

【0057】この工程によりポリシリコン膜509中に残るNiの濃度はSIMS(質量二次イオン分析)による測定値で少なくとも2×10 17 atoms/cm 3にまで低減される。 [0057] The concentration of Ni remaining in the polysilicon film 509 by this process is reduced to at least 2 × 10 17 atoms / cm 3 as the value measured by a SIMS (secondary ion mass spectroscopy). Niが、この程度まで低減されるとTFT特性には何ら悪影響を与えることはない。 Ni is never any adverse effect to reduced the the TFT characteristics to this extent. また、この濃度は殆ど現状のSIMS分析の測定限界であるので、実際にはさらに低い濃度(2×10 17 atoms/cm 3以下)であると考えられる。 Moreover, since this concentration is almost is the measurement limit of the SIMS analysis of the current state, it is considered to be actually lower concentration (2 × 10 17 atoms / cm 3 or less).

【0058】こうして触媒を用いた結晶化され、且つ、 [0058] Thus it is crystallized using the catalyst, and,
その触媒がTFTの動作に支障を与えないレベルにまで低減されたポリシリコン膜509が得られる。 The catalyst polysilicon film 509 is reduced to a level which does not give trouble to the operation of the TFT is obtained. その後、 after that,
このポリシリコン膜509のみを用いた活性層510〜 Active layer using only the polysilicon film 509 510 to
513をパターニング工程により形成する。 513 a formed by the patterning process. なお、この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。 Note that a marker for performing mask alignment in this case, after the patterning of the may be formed by using the above polysilicon film. (図4(D)) (FIG. 4 (D))

【0059】次に、50nm厚の窒化酸化シリコン膜をプラズマCVD法により形成し、その上で酸化雰囲気中で950℃、1時間の加熱処理を加え、熱酸化工程を行う。 Next, a 50nm thick silicon nitride oxide film formed by plasma CVD method, 950 ° C. in an oxidizing atmosphere thereon, a heat treatment of 1 hour was added, by thermal oxidation process. なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い。 Incidentally, the oxidizing atmosphere is may be an oxygen atmosphere, or an oxygen atmosphere was added a halogen element.

【0060】この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約15nm厚のポリシリコン膜が酸化されて約30nm厚の酸化シリコン膜が形成される。 [0060] In the thermal oxidation process oxidation at the interface between the active layer and the silicon nitride oxide film proceeds, the polysilicon film of about 15nm thick silicon oxide film of about 30nm thickness is oxidized is formed. 即ち、30nm厚の酸化シリコン膜と50nm厚の窒化酸化シリコン膜が積層されてなる80 That is, 80 to 30nm thick silicon oxide film and a 50nm thick silicon nitride oxide film are laminated
nm厚のゲート絶縁膜514が形成される。 The gate insulating film 514 nm thick is formed. また、活性層510〜513の膜厚はこの熱酸化工程によって30 The film thickness of the active layer 510 to 513 by this thermal oxidation process 30
nmとなる。 nm to become. (図4(E)) (FIG. 4 (E))

【0061】次に、図5(B)に示すように、レジストマスク515a、515bを形成し、ゲート絶縁膜51 Next, as shown in FIG. 5 (B), resist masks 515a, to form an 515b, the gate insulating film 51
4を介してp型を付与する不純物元素(以下、p型不純物元素という)を添加する。 4 through the impurity element imparting p-type (hereinafter, referred to as p-type impurity element) is added. p型不純物元素としては、 The p-type impurity element,
代表的には13族に属する元素、典型的にはボロンまたはガリウムを用いることができる。 Typically an element belonging to Group 13, typically may be used boron or gallium. この工程(チャネルドープ工程という)はTFTのしきい値電圧を制御するための工程である。 This (called a channel dope process) is a process for controlling the threshold voltage of the TFT.

【0062】なお、本実施例ではジボラン(B 26 )を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。 [0062] In this embodiment boron is added by an ion doping method in which plasma excited without mass separation of diborane (B 2 H 6). 勿論、質量分離を行うイオンインプランテーション法を用いても良い。 Of course, it may be used an ion implantation method with mass separation. この工程により1×1 This step 1 × 1
15 〜1×10 18 atoms/cm 3 (代表的には5×10 16 0 15 ~1 × 10 18 atoms / cm 3 ( typically 5 × 10 16 ~
5×10 17 atoms/cm 3 )の濃度でボロンを含む不純物領域516〜518が形成される。 Impurity regions 516 to 518 containing boron is formed at a concentration of 5 × 10 17 atoms / cm 3 ).

【0063】次に、図5(B)に示すように、レジストマスク519a、519bを形成し、ゲート絶縁膜514 Next, as shown FIG. 5 (B), the photoresist mask 519a, the 519b formed, the gate insulating film 514
を介してn型を付与する不純物元素(以下、n型不純物元素という)を添加する。 Impurity element imparting n-type through (hereinafter, referred to as n-type impurity element) is added. なお、n型不純物元素としては、代表的には15族に属する元素、典型的にはリン又は砒素を用いることができる。 As the n-type impurity element, typically an element belonging to Group 15 in the typically can be used phosphorus or arsenic. なお、本実施例ではフォスフィン(PH 3 )を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを1×10 18 atom Note that a plasma doping method is used, plasma excited without mass separation of phosphine (PH 3) In this embodiment, 1 phosphorus × 10 18 the atom
s/cm 3の濃度で添加する。 added at a concentration of s / cm 3. 勿論、質量分離を行うイオンインプランテーション法を用いても良い。 Of course, it may be used an ion implantation method with mass separation.

【0064】この工程により形成されるn型不純物領域520には、n型不純物元素が2×10 16 〜5×10 19 [0064] The n-type impurity regions 520 are formed by the process, n-type impurity element is 2 × 10 16 ~5 × 10 19
atoms/cm 3 (代表的には5×10 17 〜5×10 18 atoms/c atoms / cm 3 (typically 5 × 10 17 ~5 × 10 18 atoms / c
m 3 )の濃度で含まれるようにドーズ量を調節する。 adjusting the dose so as to be contained at a concentration of m 3).

【0065】次に、図5(C)に示すように、添加されたn型不純物元素及びp型不純物元素の活性化工程を行う。 Next, as shown in FIG. 5 (C), it performs the added n-type impurity element and the step of activating a p-type impurity element. 活性化手段を限定する必要はないが、ゲート絶縁膜514が設けられているので電熱炉を用いたファーネスアニール処理が好ましい。 Not necessary to limit the activation means, but, furnace annealing using an electric furnace because the gate insulating film 514 is provided is preferable. また、図5(A)の工程でチャネル形成領域となる部分の活性層/ゲート絶縁膜界面にダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。 Moreover, since there is a possibility that they've damaging the active layer / gate insulating film interface processes the channel forming region in a portion of FIG. 5 (A), it is desirable to perform heat treatment at as high as possible temperature.

【0066】本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を800℃、1時間のファーネスアニール処理により行う。 [0066] Since in the case of the present embodiment employs a high crystallized glass heat resistance, the activation process 800 ° C., carried out by 1 hour of furnace annealing process. なお、処理雰囲気を酸化性雰囲気にして熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。 Incidentally, the processing atmosphere may be thermally oxidized in the oxidizing atmosphere, heat treatment may be performed in an inert atmosphere.

【0067】この工程によりn型不純物領域520の端部、即ち、n型不純物領域520の周囲に存在するn型不純物元素を添加していない領域(図5(A)の工程で形成されたp型不純物領域)との境界部(接合部)が明確になる。 [0067] the ends of the n-type impurity regions 520 by this process, ie, p formed in the process in the region not doped with an n-type impurity element present around (see FIG. 5 (A) of the n-type impurity regions 520 boundary between the impurity region) (joint) is clarified. このことは、後にTFTが完成した時点において、LDD領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。 This means that in the time the TFT is completed later, means that the LDD region and the channel formation region can form a very good junction.

【0068】次に、200〜400nm厚の導電膜を形成し、パターニングしてゲート電極521〜524を形成する。 [0068] Next, a 200~400nm thickness of the conductive film is patterned to form a gate electrode 521 to 524. なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。 The gate electrode may be formed of a conductive film of a single layer but two layers as required, it is preferable to form a lamination film such three layers. ゲート電極の材料としては公知の導電膜を用いることができる。 The gate electrode material may be any known conductive film.

【0069】具体的には、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、 [0069] More specifically, tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W),
クロム(Cr)、アルミニウム(Al)、銅(Cu)、 Chromium (Cr), aluminum (Al), copper (Cu),
銀(Ag)または、導電性を有するシリコン(Si)から選ばれた元素でなる膜、または前記元素の窒化物でなる膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または前記元素を組み合わせた合金膜(代表的にはMo−W合金、Mo−Ta合金)、または前記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜)を用いることができる。 Silver (Ag) or film formed of an element selected from silicon (Si) having conductivity or the element made of a nitride film (typically, a tantalum nitride film, tungsten nitride film, a titanium nitride film), or the alloy film element combining (typically, a Mo-W alloy, Mo-Ta alloy), or a silicide film (typically, a tungsten silicide film, titanium silicide film) of the element can be used. 勿論、単層で用いても積層して用いても良い。 Of course, it may be used by laminating be used in a single layer.

【0070】本実施例では、50nm厚の窒化タングステン(WN)膜と、350nm厚のタングステン(W) [0070] In this example, 50 nm and tungsten (WN) film nitride thick, 350 nm thick tungsten (W)
膜とでなる積層膜を用いる。 A laminated film made of the film. これはスパッタ法で形成すれば良い。 This may be formed by a sputtering method. また、スパッタガスとしてXe、Ne等の不活性ガスを添加すると応力による膜はがれを防止することができる。 Further, Xe as a sputtering gas, film due to stress that the addition of inert gas Ne, etc. can prevent peeling.

【0071】また、この時、ゲート電極522はn型不純物領域520の一部とゲート絶縁膜514を介して重なるように形成する。 [0071] At this time, the gate electrode 522 is formed to overlap through a portion with the gate insulating film 514 of the n-type impurity regions 520. この重なった部分が後にゲート電極と重なったLDD領域となる。 This overlapping portion later becomes an LDD region overlapping the gate electrode. なお、ゲート電極52 The gate electrode 52
3a、523bは断面では二つに見えるが、実際は電気的に接続されている。 3a, 523b may seem in two in cross section, in fact are electrically connected.

【0072】次に、図6(A)に示すように、ゲート電極521〜524をマスクとして自己整合的にn型不純物元素(本実施例ではリン)を添加する。 Next, as shown in FIG. 6 (A), adding (phosphorus in this embodiment) self-aligning manner n-type impurity element using the gate electrode 521 to 524 as masks. こうして形成される不純物領域525〜532にはn型不純物領域5 n-type impurity region 5 in the impurity regions 525 to 532 thus formed
20の濃度でリンが添加されるように調節する。 Adjusted to phosphorus is added at a concentration of 20. 具体的には、1×10 16 〜5×10 18 atoms/cm 3 (典型的には3×10 17 〜3×10 18 atoms/cm 3 )の濃度が好ましい。 Specifically, a concentration of 1 × 10 16 ~5 × 10 18 atoms / cm 3 ( typically 3 × 10 17 ~3 × 10 18 atoms / cm 3) is preferable.

【0073】次に、図6(B)に示すように、ゲート電極等を覆う形でレジストマスク533a〜533dを形成し、n型不純物元素(本実施例ではリン)を添加して高濃度にリンを含む不純物領域534〜538を形成する。 [0073] Next, as shown in FIG. 6 (B), a resist mask 533a~533d formed so as to cover the gate electrode or the like, a high concentration by the addition of (phosphorus in this embodiment) n-type impurity element forming impurity regions 534 to 538 containing phosphorus. ここでもフォスフィン(PH 3 )を用いたイオンドープ法で行い、この領域のリンの濃度は1×10 20 〜1 Ion doping using any phosphine (PH 3) where the phosphorous concentration of these regions is 1 × 10 20 to 1
×10 21 atoms/cm 3 (代表的には2×10 20 〜5×10 × 10 21 atoms / cm 3 ( 2 typically × 10 20 ~5 × 10
21 atoms/cm 3 )となるように調節する。 Adjusted to a 21 atoms / cm 3).

【0074】この工程によってnチャネル型TFTのソース領域若しくはドレイン領域が形成されるが、スイッチング用TFTは、図6(A)の工程で形成したn型不純物領域528〜530の一部を残す。 [0074] A source region or a drain region of n-channel type TFT is formed by this process, the switching TFT leaves a part of the n-type impurity regions 528-530 formed in the process of FIG. 6 (A). この残された領域が、図1におけるスイッチング用TFTのLDD領域15a〜15dに対応する。 The remaining regions correspond to the LDD regions 15a~15d of the switching TFT in Fig.

【0075】次に、図6(C)に示すように、レジストマスク533a〜533dを除去し、新たにレジストマスク539を形成する。 [0075] Next, as shown in FIG. 6 (C), the resist mask 533a~533d is removed, and a new resist mask 539. そして、p型不純物元素(本実施例ではボロン)を添加し、高濃度にボロンを含む不純物領域540〜543を形成する。 Then, it was added (boron in this embodiment) p-type impurity element, forming impurity regions 540 to 543 containing boron at a high concentration. ここではジボラン(B 26 )を用いたイオンドープ法により3×10 20 The here by ion doping using diborane (B 2 H 6) is 3 × 10 20 ~
3×10 21 atoms/cm 3 (代表的には5×10 20 〜1×1 3 × 10 21 atoms / cm 3 ( typically 5 × 10 20 ~1 × 1
21 atoms/cm 3 )の濃度となるようにボロンを添加する。 0 at a concentration of 21 atoms / cm 3) so that the addition of boron.

【0076】なお、不純物領域540〜543には既に1×10 20 〜1×10 21 atoms/cm 3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも3倍以上の濃度で添加される。 [0076] Although already phosphorus at a concentration of 1 × 10 20 ~1 × 10 21 atoms / cm 3 in the impurity regions 540 to 543 is added, boron of at least 3 times more to be added here It is added at a concentration. そのため、予め形成されていたn型の不純物領域は完全にp型に反転し、p型の不純物領域として機能する。 Therefore, pre-impurity regions formed have a n-type completely invert to p-type, and function as p-type impurity regions.

【0077】次に、図6(D)に示すように、レジストマスク539を除去した後、第1層間絶縁膜544を形成する。 [0077] Next, as shown in FIG. 6 (D), after removing the resist mask 539, a first interlayer insulating film 544. 第1層間絶縁膜544としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。 As the first interlayer insulating film 544, an insulating film containing silicon is used as a single layer, it may be used a laminated film of a combination therein. また、膜厚は400nm〜1.5μmとすれば良い。 In addition, the film thickness may be set 400nm~1.5μm. 本実施例では、200nm厚の窒化酸化珪素膜の上に800nm厚の酸化珪素膜を積層した構造とする。 In this embodiment, a structure obtained by stacking a silicon oxide film of 800nm ​​thickness over 200nm thick silicon nitride oxide film.

【0078】その後、それぞれの濃度で添加されたn型またはp型不純物元素を活性化する。 [0078] Then, to activate the added n-type or p-type impurity element at each concentration. 活性化手段としては、ファーネスアニール法が好ましい。 The activating means, furnace annealing is preferable. 本実施例では電熱炉において窒素雰囲気中、550℃、4時間の熱処理を行う。 In a nitrogen atmosphere in electric furnace in this embodiment, 550 ° C., heat treatment is performed for 4 hours at.

【0079】さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い水素化処理を行う。 [0079] Further, in an atmosphere containing 3 to 100% hydrogen, performing hydrogenation heat treatment is performed for 1 to 12 hours at 300 to 450 ° C.. この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。 This process is one of hydrogen termination of dangling bonds in the semiconductor film by thermally excited hydrogen.
水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。 As another means for hydrogenation may be performed Plasma hydrogenation (using hydrogen excited by plasma).

【0080】なお、水素化処理は第1層間絶縁膜544 [0080] Incidentally, hydrotreating the first interlayer insulating film 544
を形成する間に入れても良い。 It may be inserted during the formation of the. 即ち、200nm厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り800nm厚の酸化珪素膜を形成しても構わない。 Namely, hydrogen processing may be performed as above after forming the 200nm thick silicon nitride oxide film, it may be a silicon oxide film of the remaining 800nm ​​thick thereafter.

【0081】次に、図7(A)に示すように、第1層間絶縁膜544に対してコンタクトホールを形成し、ソース配線545〜548と、ドレイン配線549〜551 [0081] Next, as shown in FIG. 7 (A), a contact hole is formed in the first interlayer insulating film 544, the source wiring 545 to 548, drain wirings 549 to 551
を形成する。 To form. 加えて、分離層を効率よく除去するために、画素の各所に分離層501aまで達するコンタクトホールを形成する。 In addition, to remove the separating layer efficiently, contact holes reaching the separating layer 501a throughout the pixel. また、ここでは図示しないが、外部の配線と接続させるために端子部において、分離層50 Further, although not shown here, in the terminal portion to be connected to an external wiring, the separation layer 50
1aまで達するコンタクトホールを形成し、ソース配線またはドレイン配線と接続する配線を形成している。 A contact hole is formed to reach 1a, to form a wiring connected to the source or drain wiring. また、上記分離層501aまで達するコンタクトホールは、第1層間絶縁膜544、ゲート絶縁膜514、下地膜501bを順次エッチングすることによって形成する。 Further, contact holes reaching the separating layer 501a, a first interlayer insulating film 544, the gate insulating film 514 is formed by sequentially etching the underlying film 501b. なお、本実施例ではこの電極を、Ti膜を100n Incidentally, the electrodes in this embodiment, 100n a Ti film
m、Tiを含むアルミニウム膜を300nm、Ti膜1 m, an aluminum film containing Ti 300 nm, Ti film 1
50nmをスパッタ法で連続形成した3層構造の積層膜とする。 The 50nm a stacked film of three-layer structure in which continuously formed by sputtering. 勿論、他の導電膜でも良い。 Of course, other conductive films may be used.

【0082】次に、50〜500nm(代表的には20 [0082] Next, 50~500nm (typically 20
0〜300nm)の厚さで第1パッシベーション膜55 The first passivation film with a thickness of from 0 to 300 nm) 55
2を形成する。 To form a 2. 本実施例では第1パッシベーション膜5 In this embodiment the first passivation film 5
52として300nm厚の窒化酸化シリコン膜を用いる。 Using 300nm thick silicon nitride oxide film as 52. これは窒化シリコン膜で代用しても良い。 This may also be substituted by a silicon nitride film.

【0083】この時、窒化酸化シリコン膜の形成に先立ってH 2 、NH 3等水素を含むガスを用いてプラズマ処理を行うことは有効である。 [0083] In this case, it is effective to perform plasma processing using a gas containing H 2, NH 3, etc. hydrogen prior to the formation of the silicon nitride oxide film. この前処理により励起された水素が第1層間絶縁膜544に供給され、熱処理を行うことで、第1パッシベーション膜552の膜質が改善される。 Hydrogen excited by this preprocess is supplied to the first interlayer insulating film 544 and performing heat treatment, the film quality of the first passivation film 552 is improved. それと同時に、第1層間絶縁膜544に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。 At the same time, the hydrogen added to the first interlayer insulating film 544 diffuses to the lower side, effectively active layers can be hydrogenated.

【0084】次に、図7(B)に示すように、有機樹脂からなる第2層間絶縁膜553を形成する。 [0084] Next, as shown in FIG. 7 (B), a second interlayer insulating film 553 made of organic resin. 有機樹脂としてはポリイミド、アクリル、BCB(ベンゾシクロブテン)等を使用することができる。 As the organic resin, it is possible to use polyimide, acrylic, BCB (benzocyclobutene) or the like. 特に、第2層間絶縁膜553はTFTが形成する段差を平坦化する必要があるので、平坦性に優れたアクリル膜が好ましい。 In particular, since the second interlayer insulating film 553 is required to flatten the level difference TFT is formed, an acrylic film excellent in flatness is preferable. 本実施例では2.5μmの厚さでアクリル膜を形成する。 In this embodiment forming the acrylic film with a thickness of 2.5 [mu] m.

【0085】次に、第2層間絶縁膜553、第1パッシベーション膜552にドレイン配線551に達するコンタクトホールを形成し、画素電極(陽極)554を形成する。 [0085] Next, the second interlayer insulating film 553, a contact hole reaching the drain wiring 551 to the first passivation film 552 to form a pixel electrode (anode) 554. 本実施例では酸化インジウム・スズ(ITO)膜を110nmの厚さに形成し、パターニングを行って画素電極とする。 In the present embodiment forms the indium tin oxide (ITO) film with a thickness of 110 nm, and the pixel electrode by patterning. また、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。 It is also possible to use a transparent conductive film obtained by mixing 2 to 20% of zinc oxide (ZnO) indium oxide. この画素電極がEL素子の陽極となる。 This pixel electrode becomes the anode of the EL element.

【0086】次に、珪素を含む絶縁膜(本実施例では酸化珪素膜)を500nmの厚さに形成し、画素電極55 Next, (in this example a silicon oxide film) an insulating film containing silicon is formed to a thickness of 500 nm, the pixel electrode 55
4に対応する位置に開口部を形成して第3層間絶縁膜5 4 to form an opening in a position corresponding to the third interlayer insulating film 5
55を形成する。 To form a 55. 開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることができる。 When forming the opening may be a side wall of the easily tapered by using the wet etching method. 開口部の側壁が十分になだらかでないと段差に起因するEL層の劣化が顕著な問題となってしまう。 Degradation of the sidewall of the opening is not sufficiently gentle EL layer by a step becomes a conspicuous problem.

【0087】次に、EL層556及び陰極(MgAg電極)557を、真空蒸着法を用いて大気解放しないで連続形成する。 [0087] Next, an EL layer 556 and a cathode (MgAg electrode) 557 are continuously formed without exposure to the atmosphere using vacuum evaporation. なお、EL層556の膜厚は80〜20 It should be noted that the thickness of the EL layer 556 is 80 to 20
0nm(典型的には100〜120nm)、陰極557 0 nm (typically 100~120nm is), the cathode 557
の厚さは180〜300nm(典型的には200〜25 The thickness of the 180~300nm (typically 200-25
0nm)とすれば良い。 0nm) and it should be.

【0088】この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次E [0088] In this step, a pixel corresponding to red, sequentially E for a pixel corresponding to a pixel, and blue corresponding to the green
L層及び陰極を形成する。 L layer and forming the cathode. 但し、EL層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。 However, EL layer must be formed separately each color without using the photolithography technique for poor resistance to solution. そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にEL層及び陰極を形成するのが好ましい。 Therefore concealed except the desired pixels using a metal mask, it is preferable to selectively form the EL layer and the cathode only necessary portions.

【0089】即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のEL層及び陰極を選択的に形成する。 [0089] That is, first, a mask for covering all portions except for the pixel corresponding to red, selectively forming the EL layer and the cathode of the red light emitting using the mask. 次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のEL層及び陰極を選択的に形成する。 Next, a mask for covering all portions except for the pixel corresponding to green, selectively forming the EL layer and the cathode of green luminescence using the mask. 次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のEL Next, a mask for covering all portions except for the pixel corresponding to blue Similarly, EL blue light using the mask
層及び陰極を選択的に形成する。 Selectively forming a layer and a cathode. なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。 Although here it is described as the use of all different masks, not the same mask may also be reused. また、全画素にEL層及び陰極を形成するまで真空を破らずに処理することが好ましい。 Further, it is preferable to process without breaking the vacuum until the EL layer is formed and the cathode to all the pixels.

【0090】なお、EL層556としては公知の材料を用いることができる。 [0090] Incidentally, it is possible to use known materials as the EL layer 556. 公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。 Known materials, it is preferable to use a consideration of organic material the driving voltage. 例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる4層構造をEL層とすれば良い。 For example, a hole injection layer, a hole transport layer, a four-layer structure consisting of a light-emitting layer and an electron injection layer may be used as the EL layer. また、本実施例ではEL素子の陰極としてMgAg電極を用いた例を示すが、公知の他の材料であっても良い。 Further, in this embodiment, although an example of using a MgAg electrode as the cathode of the EL element may be other materials known.

【0091】なお、緑色の発光層を形成する時は、発光層の母体材料としてAlq 3 (トリス−8−キノリノラトアルミニウム錯体)を用い、キナクリドンもしくはクマリン6をドーパントとして添加する。 [0091] Incidentally, when forming a green light emitting layer, Alq 3 used (tris-8-quinolinolato aluminum complex) as a host material of the light-emitting layer, the addition of quinacridone or coumarin 6 as a dopant. また、赤色の発光層を形成する時は、発光層の母体材料としてAlq 3 Further, when forming the red light emitting layer, Alq 3 as a host material of the light-emitting layer
を用い、DCJT、DCM1もしくはDCM2をドーパントとして添加する。 Used, adding DCJT, DCM1 or DCM2 as a dopant. また、青色の発光層を形成する時は、発光層の母体材料としてBAlq 3 (2−メチル− Further, when forming the blue light emitting layer, BAlq 3 (2-methyl-as host material of the light-emitting layer -
8−キノリノールとフェノール誘導体の混合配位子を持つ5配位の錯体)を用い、ペリレンをドーパントとして添加する。 With 5 coordination complexes) with mixed ligands of 8-quinolinol and phenol derivative is added perylene as a dopant.

【0092】勿論、上記有機材料に限定する必要はなく、公知の低分子系有機EL材料、高分子系有機EL材料もしくは無機EL材料を用いることが可能である。 [0092] Of course, not necessarily limited to the above organic material, known low molecular weight organic EL material, it is possible to use a polymer-based organic EL material or inorganic EL material. 高分子系有機EL材料を用いる場合は塗布法を用いることもできる。 In the case of using the polymer organic EL material can be used a coating method. また、EL層として一重項励起により発光 Further, the light emitting by singlet excitation as EL layer
(蛍光)する発光材料(シングレット化合物)からなる It consists (fluorescent) emitting material (singlet compound)
薄膜、または三重項励起により発光(リン光)する発光 Thin-film light-emitting of light emission (phosphorescence) or by triplet excitation,
材料(トリプレット化合物)からなる薄膜を用いること The use of a thin film made of a material (triplet compound)
ができる。 Can.

【0093】また、保護電極558としてはアルミニウムを主成分とする導電膜を用いれば良い。 [0093] Also may be used a conductive film mainly containing aluminum as a protective electrode 558. 保護電極55 Protective electrode 55
8はEL層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。 8 may be formed by a vacuum evaporation method using a mask different from the case of forming the EL layer and the cathode. また、EL層及び陰極を形成した後で大気解放しないで連続的に形成することが好ましい。 Further, it is preferable to continuously form not exposure to the atmosphere after forming the EL layer and the cathode.

【0094】最後に、窒化珪素膜でなる第2パッシベーション膜559を300nmの厚さに形成する。 [0094] Finally, a second passivation film 559 made of a silicon nitride film to a thickness of 300 nm. 実際には保護電極558がEL層を水分等から保護する役割を果たすが、さらに第2パッシベーション膜559を形成しておくことで、EL素子の信頼性をさらに高めることができる。 In practice it serves protective electrode 558 protects the EL layer from moisture or the like, by keeping further form a second passivation film 559, it is possible to further enhance the reliability of the EL element.

【0095】こうして第1の基板500上に図7(C) [0095] Thus Figure 7 over the first substrate 500 (C)
に示すような構造のアクティブマトリクス型EL表示装置が完成する。 Active matrix type EL display device having a structure as shown in is completed. なお、実際には、図7(C)まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)やセラミックス製シーリングカンなどのハウジング材でパッケージング(封入)することが好ましい。 In practice, the device reaching the FIG. 7 (C), the packaging further highly airtight protective film (laminate film, ultraviolet curable resin film) so as not to be exposed to the outside air in the housing material such as and ceramic sealing cans (encapsulation) it is preferable to. その際、ハウジング材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置することでEL層の信頼性(寿命)が向上する。 At that time, or the interior of the housing material an inert atmosphere, thereby improving the reliability of the EL layer (life) is by placing a hygroscopic material (e.g., barium oxide) therein.

【0096】[実施例2]本実施例では、実施例1の工程終了後、実施例1で第1の基板上に形成されたTFT [0096] [Example 2] In this embodiment, after the step completion Example 1 was formed on the first substrate in Example 1 TFT
及びEL素子をプラスチック基板に移す工程の一例を図8、図9に説明する。 And describing an example of a process for transferring an EL element on a plastic substrate 8, Figure 9.

【0097】まず、実施例1に従って図7(C)の状態を得る。 [0097] First, obtain a state of FIG. 7 (C) according to Example 1. ただし、本実施例では、カラーフィルタを用いるため、白色発光の有機EL層を備えたEL素子を用いた。 However, in this embodiment, since the use of the color filter, using an EL element having an organic EL layer of white light emission. 具体的には、発光層として、特開平8−96959 Specifically, as the light emitting layer, JP-A 8-96959
号公報または特開平9−63770号公報に記載された材料を用いれば良い。 It may be used as described material in JP-or Hei 9-63770 discloses. 本実施例では発光層として1,2 As the light emitting layer in the present Examples 1 and 2
−ジクロロメタンに、PVK(ポリビニルカルバゾール)、Bu−PBD(2−(4'−tert−ブチルフェニル)−5−(4''−ビフェニル)−1,3,4−オキサジアゾール)、クマリン6、DCM1(4−ジシアノメチレン−2−メチル−6−p−ジメチルアミノスチリル−4H−ピラン)、TPB(テトラフェニルブタジエン)、ナイルレッドを溶解したものを用いる。 - in dichloromethane, PVK (polyvinyl carbazole), Bu-PBD (2- (4'-tert- butylphenyl) -5- (4 '' - biphenyl) -1,3,4-oxadiazole), coumarin 6, DCM1 (4-dicyanomethylene-2-methyl -6-p-dimethylaminostyryl -4H- pyran), TPB (tetra phenyl butadiene), used a solution obtained by dissolving Nile Red.

【0098】なお、図8(A)は、図7(C)に対応している。 [0098] Incidentally, FIG. 8 (A) corresponds to FIG. 7 (C). また、図7(C)中の第1の基板500は第1 Also, the first substrate 500 in FIG. 7 (C) is first
の基板600に対応し、分離層501aは分離層601 Corresponding to board 600, the separation layer 501a is separated layer 601
に対応している。 It corresponds to. ただし、実施例1では示さなかったが図8(A)では端子部も示している。 However, although not shown in the embodiment 1 also shows the terminal portion in FIG. 8 (A). 端子部においてソース配線またはドレイン配線と接続している配線は分離層601と接して形成されている。 Wiring that is connected to a source wiring or a drain wiring is formed in contact with the isolation layer 601 in the terminal portion.

【0099】次に、図8(B)に示すように、第1接着層603により素子を固定するための基板(以下、固定基板という)602を貼り合わせる。 [0099] Next, as shown in FIG. 8 (B), a substrate for fixing the device by the first adhesive layer 603 (hereinafter, fixed as substrate) bonded to 602. 本実施の形態では固定基板602として可撓性のプラスチックフィルムを用いるが、ガラス基板、石英基板、プラスチック基板、 In this embodiment, a flexible plastic film as the fixing substrate 602, but a glass substrate, a quartz substrate, a plastic substrate,
シリコン基板もしくはセラミックス基板を用いても良い。 Silicon substrate or a ceramic substrate may be used. また、第1接着層603としては、後に分離層60 As the first adhesive layer 603, after the separation layer 60
1を除去する際に選択比のとれる材料を用いる必要がある。 It is necessary to use a material take selection ratio upon removal of 1.

【0100】代表的には樹脂からなる絶縁膜を用いることができ、本実施の形態ではポリイミドを用いるが、アクリル、ポリアミドもしくはエポキシ樹脂を用いても良い。 [0100] typically it can be an insulating film made of a resin, in this embodiment, a polyimide, but may also be used acrylic, polyamide or epoxy resin. なお、EL素子から見て観測者側(電気光学装置の使用者側)に位置する場合は、光を透過する材料であることが必要である。 Incidentally, when located viewer side when viewed from the EL element (the user side of the electro-optical device) is required to be a material that transmits light.

【0101】図8(B)のプロセスを行うことによりパッケージング処理と同様に、EL素子を完全に大気から遮断することができる。 [0102] Similar to the packaging process by performing the process of FIG. 8 (B), the EL element can be completely shut off from the atmosphere. これにより酸化による有機EL This organic EL due to oxidation
材料の劣化をほぼ完全に抑制することができ、EL素子の信頼性を大幅に向上させることができる。 Can be almost completely suppress deterioration of the material, the reliability of the EL element can be significantly improved.

【0102】次に、図8(C)に示すように、EL素子の形成された第1の基板600全体を、フッ化ハロゲンを含むガス中に晒し、分離層601の除去を行う。 [0102] Next, as shown in FIG. 8 (C), the first substrate 600 the entire formed of EL elements, exposed to gas containing halogen fluoride, to remove the separation layer 601. 本実施の形態ではフッ化ハロゲンとして三フッ化塩素(Cl In this embodiment chlorine trifluoride as the halogen fluoride (Cl
3 )を用い、希釈ガスとして窒素を用いる。 With F 3), nitrogen is used as the diluent gas. 希釈ガスとしては、アルゴン、ヘリウムもしくはネオンを用いても良い。 The dilution gas, argon may be used helium or neon. 流量は共に500sccm(8.35×10 -6 Flow together 500sccm (8.35 × 10 -6
3 /s)とし、反応圧力は1〜10Torr(1.3 m 3 / s) and then, the reaction pressure 1~10Torr (1.3
×10 2 〜1.3×10 3 Pa)とすれば良い。 × 10 2 ~1.3 × 10 3 Pa ) and may be. また、処理温度は室温(典型的には20〜27℃)で良い。 The processing temperature may be room temperature (typically 20 to 27 ° C.).

【0103】この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポリイミド膜、酸化シリコン膜はエッチングされない。 [0103] In this case, the silicon film is etched, a plastic film, a glass substrate, polyimide film, silicon oxide film are not etched. 即ち、三フッ化塩素ガスに晒すことで分離層601が選択的にエッチングされ、最終的には完全に除去される。 That is, the separation layer 601 by exposure to chlorine trifluoride gas is selectively etched, and finally completely removed. なお、同じくシリコン膜で形成されている活性層はゲート絶縁膜に覆われているため三フッ化塩素ガスに晒されることがなく、エッチングされることはない。 Incidentally, also the active layer is formed of silicon film without being exposed to chlorine trifluoride gas because it is covered with the gate insulating film, it is not etched.

【0104】本実施例の場合、分離層601は露呈した端部から徐々にエッチングされていき、完全に除去された時点で第1の基板600と下地膜が分離される。 [0104] In this embodiment, the separation layer 601 will be gradually etched from the end which is exposed, the first substrate 600 and the base film when it is completely removed is separated. このとき、TFT及びEL素子は薄膜を積層して形成されているが、固定基板602に移された形で残る。 At this time, TFT and EL elements are formed by laminating thin films, remains in a form has been transferred to the fixed substrate 602.

【0105】なお、ここでは分離層601が端部からエッチングされていくことになるが、第1の基板600が大きくなると完全に除去されるまでの時間が長くなり好ましいものではない。 [0105] It is also conceivable separation layer 601 is gradually etched from the end here is not preferable Nari longer to be completely removed when the first substrate 600 increases. 従って、第1の基板600が対角3インチ以下(好ましくは対角1インチ以下)である場合に望ましい。 Therefore, desirable when the first substrate 600 is 3 inches diagonal or less (preferably 1 inch or less diagonal).

【0106】こうして固定基板602にTFT及びEL [0106] Thus, TFT and EL on the fixed substrate 602
素子を移したら、図9(A)に示すように、第2接着層608を形成し、プラスチック基板である第2基板60 Once transferred to element, as shown in FIG. 9 (A), to form a second adhesive layer 608, the second substrate 60 is a plastic substrate
5を貼り合わせる。 5 bonded. なお、第2の基板605には、画素部において、各画素及びTFTの位置に対応するカラーフィルタ606が設けられ、端子部において端子接続部607と、露呈した配線と接するように端子接続部上に設けられた導電性フィラーを含む導電異方性接着剤60 Note that the second substrate 605, in the pixel portion, a color filter 606 is provided corresponding to the position of each pixel and TFT, a terminal connecting portion 607 in the terminal portion, the exposed wiring in contact manner on the terminal connecting portion conductive anisotropic adhesive 60 containing the conductive filler provided
9とが設けられている。 9 and are provided.

【0107】このとき、各カラーフィルタ606はスピンコート法とフォトリソグラフィ技術との組み合わせもしくは印刷法を用いて形成することができるため、問題なくプラスチックフィルム上に形成することができる。 [0107] In this case, the color filter 606 because it can be formed by a combination or a printing method and a spin coating method and the photolithography technique, it is possible to form on the plastic film without a problem.
カラーフィルタは、顔料を含んだアクリル樹脂(富士フ Color filters, acrylic resin (Fuji off containing pigment
ィルムオーリン製)を膜厚1〜2μmのものを用いた。 The Irumuorin, Ltd.) was used as a film thickness of 1~2μm.
また、素子形成基板上にカラーフィルタを形成する場合に比べて、歩留まりの向上が期待できる。 Further, as compared with the case of forming a color filter on the element forming substrate, improvement in yield can be expected.

【0108】また、第2接着層608としては樹脂からなる絶縁膜(代表的にはポリイミド、アクリル、ポリアミドもしくはエポキシ樹脂)を用いても良いし、無機絶縁膜(代表的には酸化シリコン膜)を用いても良い。 [0108] Also, (typically polyimide, acrylic, polyamide or epoxy resin) insulating film made of a resin as the second adhesive layer 608 may be used, an inorganic insulating film (typically, a silicon oxide film) it may also be used.

【0109】こうして第1の基板600から第2の基板605へとTFT及びEL素子が移される。 [0109] Thus TFT and the EL element is transferred from the first substrate 600 to the second substrate 605. その結果、 as a result,
図9(B)に示したように、第2の基板605上に画素部612、駆動回路部611、端子部610が設けられたフレキシブルなEL表示装置を得ることができる。 As shown in FIG. 9 (B), it is possible to obtain pixel unit 612 on the second substrate 605, a driver circuit portion 611, a flexible EL display device terminal portion 610 is provided.

【0110】また、固定基板600と第2の基板605 [0110] Further, the fixed substrate 600 and the second substrate 605
を同一材料(プラスチックフィルム)とすると熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくすることができる。 The so when the same material (a plastic film) coefficient of thermal expansion is equal, it is possible to reduce the influence of stress strain due to temperature changes.

【0111】[実施例3]本実施例では実施例2に示した端子部とは異なる構造の端子部を図10(A)に示す。 [0111] shown in FIG. 10 (A) the terminal portion having a structure different from that of the Example 3 terminal portion shown in Example 2 in the present embodiment.

【0112】図10(A)において、TFT素子及びE [0112] In FIG. 10 (A), TFT elements and E
L素子の構成は実施例2と同一であるので省略する。 Configuration of the L element is omitted since it is identical with Example 2.

【0113】以下に図10(A)に示した端子部の作製方法を示す。 [0113] A manufacturing method of a terminal portion shown in FIG. 10 (A) below. まず、第2の基板上に、実施例2と同様にカラーフィルタを形成する。 First, on the second substrate, likewise form a color filter as in Example 2. 次いで、このカラーフィルタを覆う保護膜707を形成する。 Then, a protective film 707 covering the color filter. 次いで、保護膜上に露呈された配線と重なる位置に第1電極704を形成する。 Next, a first electrode 704 to overlap with the exposed by the wiring on the protective film. 次いで、この状態の第2基板と下地膜700とを接着層で接着する。 Then adhering the second substrate and the base film 700 in this state with an adhesive layer. 次いで、第2の基板705、保護膜7 Then, the second substrate 705, the protective film 7
07を順次エッチングして電極704に達するコンタクトホールを形成する。 07 are sequentially etched to form a contact hole reaching the electrode 704. 次いで、第2電極706を形成する。 Then, a second electrode 706. こうして図10(A)に示した端子部701が形成される。 Thus the terminal unit 701 shown in FIG. 10 (A) is formed.

【0114】また、上記端子部とは構造が異なる他の例を図10(B)に示す。 [0114] Also, it is shown in FIG. 10 (B) another example the structure is different from the terminal unit.

【0115】図10(B)において、画素部803及び駆動回路部802を形成する際、下地膜800を形成する前に電極804を形成しておく。 [0115] In FIG. 10 (B), the time of forming the pixel portion 803 and the driver circuit portion 802, previously formed electrodes 804 prior to forming the base film 800. そして、貼り合わせる第2の基板805の端部と固定基板との端部をずらすことによって、電極804を露出させたままの状態とする。 Then, by shifting the end portion of the end portion and the fixed substrate of the second substrate 805 to be bonded, and remains exposed to the electrode 804. こうして端子部801が形成される。 Thus the terminal portion 801 is formed.

【0116】本実施例は、実施例1または実施例2と自由に組み合わせることが可能である。 [0116] This embodiment can be freely combined with Embodiment 1 or 2.

【0117】[実施例4]実施例1及び実施例2に従い、パッケージング等の処理により気密性を高めたら、 [0117] In accordance with Example 4 In Example 1 and Example 2, after the airtight properties have been increased by the packaging process,
第2の基板(プラスチック基板)上に形成された素子又は回路から引き回された端子接続部607(図9 A second substrate terminal connecting portion 607 led from (plastic substrate) is formed on the element or circuit (FIG. 9
(A))と外部信号端子とを接続するためのコネクター(フレキシブルプリントサーキット:FPC)を取り付けて製品として完成する。 (A)) and a connector for connecting an external signal terminal (flexible printed circuit: FPC) is attached so that it is completed as a product. このような出荷できる状態にまでしたEL表示装置を本明細書中ではELモジュールという。 Such an EL display device to a state that can be shipped herein referred to as an EL module.

【0118】本実施例では、本実施例のアクティブマトリクス型EL表示装置の構成を図11の斜視図を用いて説明する。 [0118] In this embodiment, the structure of an active matrix type EL display device of this embodiment is explained using the perspective view of FIG. 11. 本実施例のアクティブマトリクス型EL表示装置は、プラスチック基板901上に形成された、画素部902と、ゲート側駆動回路903と、ソース側駆動回路904で構成される。 The active matrix type EL display device of this embodiment, formed on the plastic substrate 901, a pixel portion 902, a gate side driver circuit 903, and a source side driver circuit 904. 画素部のスイッチング用TF TF for the switching of the pixel portion
T905はnチャネル型TFTであり、ゲート側駆動回路903に接続されたゲート配線906、ソース側駆動回路904に接続されたソース配線907の交点に配置されている。 T905 is an n-channel TFT, a gate wiring 906 connected to the gate side driving circuit 903 is disposed at the intersection of the source line 907 connected to the source side driver circuit 904. また、スイッチング用TFT905のドレインは電流制御用TFT908のゲートに接続されている。 The drain of the switching TFT TFT905 is connected to the gate of the current control TFT 908.

【0119】さらに、電流制御用TFT908のソース側は電源供給線909に接続される。 [0119] Further, the source side of the current control TFT908 is connected to the power supply line 909. 本実施例のような構造では、EL駆動電源線909には接地電位(アース電位)が与えられている。 The structure of this embodiment, ground potential (earth potential) is supplied to the EL driving power supply line 909. また、電流制御用TFT90 In addition, the current control TFT90
8のドレインにはEL素子910が接続されている。 EL element 910 is connected to the 8 drains the. また、このEL素子910のカソードには所定の電圧(本実施例では10〜12V)が加えられる。 The predetermined voltage to the cathode of the EL element 910 (10~12V in this embodiment) is added.

【0120】そして、外部入出力端子となるFPC91 [0120] Then, the external input and output terminals FPC91
1には駆動回路まで信号を伝達するための入出力配線(接続配線)912、913、及びEL駆動電源線90 Output lines for transmitting signals to the driving circuit to 1 (connection wiring) 912 and 913, and the EL driving power supply line 90
9に接続された入出力配線914が設けられている。 Connected output lines 914 are provided on the 9. また、ここでは固定基板915でパッケージングしている。 Also packaged in the fixed substrate 915 here.

【0121】また、本実施例は実施例1乃至3のいずれか一と自由に組み合わせることが可能である。 [0121] Further, this embodiment can be freely combined with Embodiments 1 to 3.

【0122】[実施例5]本発明の実施例を図16〜図18を用いて説明する。 [0122] will be described with reference to FIGS. 16 to 18 an example of Embodiment 5] present invention. ここでは、画素部の画素TFT Here, the pixel TFT of the pixel portion
および保持容量と、画素部の周辺に設けられる駆動回路のTFTを同時に作製する方法について工程に従って詳細に説明する。 And a storage capacitor, is described in detail in accordance with step method for manufacturing the TFT of the driving circuit formed in the periphery of the pixel portion at the same time.

【0123】図16(A)において、基板101にはコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板や石英基板などを用いる。 [0123] In FIG. 16 (A), the the substrate 101 using a glass substrate or a quartz substrate such as Corning # 7059 glass and # barium borosilicate glass typified by 1737 glass or alumino borosilicate glass.

【0124】そして、基板101のTFTを形成する表面に、後の工程で基板101を分離するために分離層1 [0124] Then, the separation layer 1 in order to separate the substrate 101 in the surface forming the TFT substrate 101, after the step
00を形成する。 00 to form a. 非晶質シリコン膜からなる分離層10 Separation layer 10 made of amorphous silicon film
0は100〜500nm(本実施の形態では300n 0 100 to 500 nm (in the present embodiment 300n
m)の厚さに形成される。 It is formed to a thickness of m). 分離層100の成膜は減圧熱CVD法、プラズマCVD法、スパッタ法もしくは蒸着法を用いれば良い。 Formation of the separation layer 100 is a low pressure CVD method, a plasma CVD method, it may be used a sputtering method or a vapor deposition method. 分離層100の上には、基板101 On the separation layer 100, a substrate 101
からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜102を形成する。 To prevent diffusion of impurities from forming a silicon oxide film, a base film 102 made of an insulating film such as silicon a silicon film or oxynitride oxynitride film. 例えば、プラズマCVD For example, plasma CVD
法でSiH 4 、NH 3 、N 2 Oから作製される酸化窒化シリコン膜102aを10〜200nm(好ましくは50〜 SiH 4, NH 3, N 2 O silicon oxynitride film 102a made from 10 to 200 nm (preferably 50 to by law
100nm)、同様にSiH 4 、N 2 Oから作製される酸化窒化水素化シリコン膜102bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。 100 nm), as well SiH 4, N 2 O hydrogenated silicon oxynitride film 102b made from 50 to 200 nm (preferably laminated in a thickness of 100 to 150 nm). ここでは下地膜102を2層構造として示したが、前記絶縁膜の単層膜または2層以上積層させて形成しても良い。 Here it is shown for the base film 102 as a two-layer structure may be formed by laminating single-layer film or two or more layers of the insulating film.

【0125】次に、25〜80nm(好ましくは30〜6 [0125] Next, 25~80nm (preferably 30-6
0nm)の厚さで非晶質構造を有する半導体層103a The semiconductor layer 103a having an amorphous structure with a thickness of 0 nm)
を、プラズマCVD法やスパッタ法などの方法で形成する。 And formed by a method such as plasma CVD or sputtering. 非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。 The semiconductor film having an amorphous structure, there are amorphous semiconductor layer or a microcrystalline semiconductor film may be a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film. プラズマCVD法で非晶質シリコン膜を形成する場合には、下地膜102と非晶質半導体層103aとは両者を連続形成することも可能である。 When forming an amorphous silicon film by plasma CVD, it is possible to continuously form both the base film 102 and the amorphous semiconductor layer 103a.

【0126】そして、結晶化の工程を行い非晶質半導体層103aから結晶質半導体層103bを作製する。 [0126] Then, to produce the crystalline semiconductor layer 103b from the amorphous semiconductor layer 103a performs the crystallization step. その方法としてレーザーアニール法や熱アニール法(固相成長法)、またはラピットサーマルアニール法(RTA As the laser annealing method or a thermal annealing method as the method (solid phase growth method), or rapid thermal annealing (RTA
法)を適用することができる。 It is possible to apply the law). 結晶化の工程ではまず、 First, in the crystallization process,
非晶質半導体層が含有する水素を放出させておくことが好ましく、400〜500℃で1時間程度の熱処理を行い含有する水素量を5atom%以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。 It is preferable to keep to release hydrogen amorphous semiconductor layer contains, the roughness of the crystallized to the membrane surface after below 5 atom% amount of hydrogen contained by heat treatment of about 1 hour at 400 to 500 ° C. good because it is possible to prevent.

【0127】結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。 [0127] When the crystallization is carried out by a laser annealing method, the excimer laser or argon laser pulse oscillation type or continuous light emission type and its source. パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。 In the case of using a pulse oscillation type excimer laser performs laser annealing by processing a laser beam into a linear shape. レーザーアニール条件は実施者が適宣選択するものであるが、例えば、 Although laser annealing conditions are those be properly selected by an operator, for example,
レーザーパルス発振周波数30Hzとし、レーザーエネルギー密度を100〜500mJ/cm 2 (代表的には300 A laser pulse oscillation frequency 30 Hz, 300 is a laser energy density to 100 to 500 mJ / cm 2 (typically
〜400mJ/cm 2 )とする。 ~400mJ / cm 2) to. そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率(オーバーラップ率)を80〜98%として行う。 Then the linear beam was irradiated to the whole surface of the substrate, performing superposition rate of the linear beam at this time the overlap ratio as 80 to 98%. このようにして図16(B)に示すように結晶質半導体層1 In this way, the crystalline semiconductor layer as shown in FIG. 16 (B) 1
03bを得ることができる。 03b can be obtained.

【0128】そして、結晶質半導体層103b上に第1 [0128] Then, the first in the crystalline semiconductor layer 103b
のフォトマスク(PM1)を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図1 Of using a photo mask (PM1), a resist pattern is formed by using a photolithography technique, divides the crystalline semiconductor layer into an island shape by dry etching, 1
6(C)に示すように島状半導体層104〜108を形成する。 As shown in 6 (C) to form the island-shaped semiconductor layer 104 to 108. 結晶質シリコン膜のドライエッチングにはCF CF is the dry etching of the crystalline silicon film
4とO 2の混合ガスを用いる。 A mixed gas of 4 and O 2.

【0129】その後、プラズマCVD方またはスパッタ法により50〜200nmの厚さの酸化シリコン膜によるマスク層を形成する。 [0129] Then, a mask layer by the silicon oxide film having a thickness of 50~200nm by plasma CVD how or sputtering. 本実施例では130nmの厚さの酸化シリコン膜を形成した。 In the present embodiment was formed a silicon oxide film having a thickness of 130 nm.

【0130】次いで、ゲート絶縁膜109を形成する。 [0130] Next, a gate insulating film 109.
ゲート絶縁膜109はプラズマCVD法またはスパッタ法を用い、膜厚を40〜150nmとしてシリコンを含む絶縁膜で形成する。 The gate insulating film 109 by a plasma CVD method or a sputtering method, thereby forming an insulating film containing silicon with a film thickness of 40 to 150 nm. 本実施例では、120nmの厚さで酸化窒化シリコン膜から形成する。 In this embodiment, formed from a silicon oxynitride film with a thickness of 120 nm. また、SiH 4とN 2 In addition, SiH 4 and N 2 O
にO 2を添加させて作製された酸化窒化シリコン膜は、 Silicon oxynitride was formed by adding O 2 film, the
膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。 Since the fixed charge density in the film is reduced a preferred material for this application. また、SiH 4とN 2 OとH 2 Further, SiH 4 and N 2 O and H 2
とから作製する酸化窒化シリコン膜はゲート絶縁膜との界面欠陥密度を低減できるので好ましい。 Silicon oxynitride film made from the preferred because it reduces the interface defect density of the gate insulating film. 勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。 Of course, the gate insulating film is not limited to such a silicon oxynitride film may be used other insulating films containing silicon as a single layer or a laminate structure.

【0131】そして、図16(D)に示すように、第1 [0131] Then, as shown in FIG. 16 (D), first
の形状のゲート絶縁膜109上にゲート電極を形成するための耐熱性導電層111を200〜400nm(好ましくは250〜350nm)の厚さで形成する。 The heat resistant conductive layer 111 for forming a gate electrode on the gate insulating film 109 of a shape 200 to 400 nm (preferably 250 to 350 nm) is formed to a thickness of. 耐熱性導電層は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。 Heat resistant conductive layer may be formed by a single layer or a stacked structure composed of a plurality of layers such as two layers or three layers when necessary. 本明細書でいう耐熱性導電層にはTa、Ti、Wから選ばれた元素、または前記元素を成分とする合金か、 The heat resistant conductive layer referred to herein is Ta, Ti, or an alloy of the element selected from W, or the elemental component,
前記元素を組み合わせた合金膜が含まれる。 It includes an alloy film of a combination of the above elements. 本実施例ではW膜を300nmの厚さで形成する。 In this embodiment, a W film is formed to a thickness of 300 nm. W膜はWをターゲットとしてスパッタ法で形成しても良いし、6フッ化タングステン(WF 6 )を用いて熱CVD法で形成することもできる。 W film may be formed by sputtering with W as a target, it can be formed by thermal CVD using tungsten hexafluoride (WF 6).

【0132】次に、第2のフォトマスク(PM2)を用い、フォトリソグラフィーの技術を使用してレジストによるマスク112〜117を形成する。 [0132] Next, using a second photomask (PM2), a mask 112 to 117 by a resist using a photolithography technique. そして、第1のエッチング処理を行う。 Then, a first etching process. 本実施例ではICPエッチング装置を用い、エッチング用ガスにCl 2とCF 4を用い、 Using the ICP etching apparatus in this embodiment, using Cl 2 and CF 4 as etching gases,
1Paの圧力で3.2W/cm 2のRF(13.56MHz)電力を投入してプラズマを形成して行う。 It performed to form a plasma by introducing a RF (13.56 MHz) electric power of 3.2 W / cm 2 at a pressure of 1 Pa. 基板側(試料ステージ)にも224mW/cm 2のRF(13.56MHz)電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。 Also supplied RF (13.56 MHz) power of 224 mW / cm 2 to the substrate side (sample stage), thereby substantially negative self bias voltage is applied. この条件でW膜のエッチング速度は約100nm/m The etching rate of the W film under these conditions was about 100 nm / m
inである。 It is in. 第1のエッチング処理はこのエッチング速度を基にW膜が丁度エッチングされる時間を推定し、それよりもエッチング時間を20%増加させた時間を実際のエッチング時間とした。 First etching process estimates the time the W film is just etched on the basis of this etching rate, and the actual etching time time increased etching time 20% than that.

【0133】第1のエッチング処理により第1のテーパー形状を有する導電層118〜123が形成される。 [0133] conductive layers 118 to 123 having a first tapered shape are formed by the first etching process. 図17(A)で示すと同様にテーパー部の角度は15〜3 Angle similarly tapered portion when shown in FIG. 17 (A) is 15 to 3
0°が形成される。 0 ° is formed. 残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。 In order to perform etching without leaving a residue, and to subject the over-etching increases the etching time at a rate of about 10 to 20%. W膜に対する酸化窒化シリコン膜(第1の形状のゲート絶縁膜109)の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20〜50nm程度エッチングされ第1 The selectivity of a silicon oxynitride film to the W film (first gate insulating film of the shape 109) is 2 to 4 (typically 3), the overetching treatment, surface of the silicon oxynitride film is exposed the is 20~50nm etched about 1
のテーパー形状を有する導電層の端部近傍にテーパー形状が形成された第2の形状のゲート絶縁膜134が形成される。 The second gate insulating film 134 having a shape tapered in the vicinity of the end portion of the conductive layer having a tapered shape is formed is formed.

【0134】そして、第1のドーピング処理を行い一導電型の不純物元素を島状半導体層に添加する。 [0134] Then, to add an impurity element of one conductivity type a first doping process in the island-like semiconductor layer. ここでは、n型を付与する不純物元素添加の工程を行う。 Here, an impurity element doping step which imparts n-type. 第1 First
の形状の導電層を形成したマスク112〜117をそのまま残し、第1のテーパー形状を有する導電層118〜 Leaving the mask 112 to 117 forming the conductive layer in the form of intact, conductive layer having a first tapered shape 118~
123をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。 123 an impurity element which imparts self-aligning manner n-type is added by ion doping as a mask. n型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を1×10 13 〜5×1 The impurity element imparting n-type through the tapered portion and the gate insulating film at the end portion of the gate electrode, the dose to be added to reach the semiconductor layer 1 × 10 13 ~5 × 1 located thereunder
14 atoms/cm 2とし、加速電圧を80〜160keVとして行う。 And 0 14 atoms / cm 2, the accelerating voltage of 80~160KeV. n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。 Elements belonging to Group 15 as an impurity element imparting n-type, typically uses a phosphorus (P) or arsenic (As), phosphorus (P) is used here. このようなイオンドープ法により第1の不純物領域124、126、 The first impurity regions 124, 126 by such an ion doping method,
128、130、132には1×10 20 〜1×10 21 at The 128,130,132 1 × 10 20 ~1 × 10 21 at
omic/cm 3の濃度範囲でn型を付与する不純物元素が添加され、テーパー部の下方に形成される第2の不純物領域(A)には同領域内で必ずしも均一ではないが1×10 OMIC / in a concentration range of cm 3 is doped with an impurity element imparting n-type, the second impurity regions (A) is not necessarily uniform within the region 1 × 10 formed below the tapered portion
17 〜1×10 20 atomic/cm 3の濃度範囲でn型を付与する不純物元素が添加される。 17 ~1 × 10 20 atomic / cm impurity element imparting n-type conductivity in a concentration range of 3 is added.

【0135】この工程において、第2の不純物領域(A)125、127、129、131、133において、少なくとも第1の形状の導電層118〜123と重なった部分に含まれるn型を付与する不純物元素の濃度変化は、テーパー部の膜厚変化を反映する。 [0135] impurity in this step, in the second impurity regions (A) 125,127,129,131,133, which imparts n-type contained in the overlapping portion with at least a first shape conductive layers 118 to 123 change in concentration of elements reflects the change in film thickness of the tapered portion. 即ち、第2 In other words, the second
の不純物領域(A)125、127、129、131へ添加されるリン(P)の濃度は、第1の形状の導電層に重なる領域において、該導電層の端部から内側に向かって徐々に濃度が低くなる。 Concentration of phosphorus added to the region of the impurity (A) 125,127,129,131 (P), in a region overlapping the conductive layers of the first shape, gradually from an end portion of the conductive layer towards the inside concentration is low. これはテーパー部の膜厚の差によって、半導体層に達するリン(P)の濃度が変化するためである。 It the difference in film thickness of the tapered portion, the concentration of phosphorus (P) reaching the semiconductor layer is to change.

【0136】次に、図17(B)に示すように第2のエッチング処理を行う。 [0136] Next, a second etching process is performed as shown in FIG. 17 (B). エッチング処理も同様にICPエッチング装置により行い、エッチングガスにCF 4とC Carried out by the etching process similarly ICP etching device, CF 4 in the etching gas and the C
2の混合ガスを用い、RF電力3.2W/cm 2 (13.56MH a mixed gas of l 2, RF power 3.2W / cm 2 (13.56MH
z)、バイアス電力45mW/cm 2 (13.56MHz)、圧力1.0P z), bias power 45mW / cm 2 (13.56MHz), pressure 1.0P
aでエッチングを行う。 Etching is carried out in a. この条件で形成される第2の形状を有する導電層140〜145が形成される。 Conductive layer 140 to 145 having a second shape are formed under these conditions is formed. その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。 Its the end tapered portion is formed, a tapered shape gradually thickness increases toward the end portion inward. 第1のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は30〜60°となる。 Ratio of isotropic etching the bias power is made lower to be applied to the substrate side as compared with the first etching process is increased, the angle of the tapered portions is 30 to 60 °. また、第2の形状のゲート絶縁膜134の表面が40nm程度エッチングされ、新たに第3の形状のゲート絶縁膜170が形成される。 The surface of the second shape gate insulating film 134 is 40nm approximately etched, new gate insulating film 170 of the third shape is formed.

【0137】そして、第1のドーピング処理よりもドーズ量を下げ高加速電圧の条件でn型を付与する不純物元素をドーピングする。 [0137] Then, doped with an impurity element imparting n-type under the conditions of the first high acceleration voltage lowering dose than the doping process. 例えば、加速電圧を70〜120 For example, the acceleration voltage of 70 to 120
keVとし、1×10 13 /cm 2のドーズ量で行い、第2の形状を有する導電層140〜145と重なる領域の不純物濃度を1×10 16 〜1×10 18 atoms/cm 3となるようにする。 and keV, 1 × carried out at 10 13 / dose of cm 2, so that the impurity concentration in the region which overlaps with the conductive layer 140~145 1 × 10 16 ~1 × 10 18 atoms / cm 3 having a second shape to. このようにして、第2の不純物領域(B)14 In this way, second impurity regions (B) 14
6〜149を形成する。 To form a 6-149.

【0138】そして、pチャネル型TFTを形成する島状半導体層104、106に一導電型とは逆の導電型の不純物領域156、157を形成する。 [0138] Then, the one conductivity type into the island-like semiconductor layers 104 and 106 forming the p-channel type TFT forming the impurity regions 156 and 157 of the opposite conductivity type. この場合も第2 In this case also the second
の形状の導電層140、142をマスクとしてp型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。 Of the conductive layer 140, 142 form by adding an impurity element imparting p-type as a mask to form a self-aligned manner impurity regions. このとき、nチャネル型TFTを形成する島状半導体層105、107、108は、第3のフォトマスク(PM3)を用いてレジストのマスク151〜15 At this time, the island-like semiconductor layers 105, 107 and 108 forming the n-channel type TFT, the resist mask using a third photomask (PM3) from 151 to 15
3を形成し全面を被覆しておく。 3 was formed in advance to cover the entire surface. ここで形成される不純物領域156、157はジボラン(B 26 )を用いたイオンドープ法で形成する。 Here the impurity regions are formed 156 and 157 are formed by ion doping using diborane (B 2 H 6). 不純物領域156、157のp型を付与する不純物元素の濃度は、2×10 20 〜2× The concentration of the impurity element imparting p-type impurity regions 156 and 157, 2 × 10 20 ~2 ×
10 21 atoms/cm 3となるようにする。 Made to be 10 21 atoms / cm 3.

【0139】しかしながら、この不純物領域156、1 [0139] However, this impurity region 156,1
57は詳細にはn型を付与する不純物元素を含有する3 57 in detail contains an impurity element imparting n-type 3
つの領域に分けて見ることができる。 One of you can see is divided into regions. 第3の不純物領域156a、157aは1×10 20 〜1×10 21 atoms/cm Third impurity regions 156a, 157a is 1 × 10 20 ~1 × 10 21 atoms / cm
3の濃度でn型を付与する不純物元素を含み、第4の不純物領域(A)156b、157bは1×10 17 〜1× Including an impurity element which imparts n-type at a third concentration, a fourth impurity region (A) 156b, the 157b 1 × 10 17 ~1 ×
10 20 atoms/cm 36の濃度でn型を付与する不純物元素を含み、第4の不純物領域(B)156c、157cは1×10 16 〜5×10 18 atoms/cm 3の濃度でn型を付与する不純物元素を含んでいる。 10 at a concentration of 20 atoms / cm 36 includes an impurity element imparting n-type, the fourth impurity regions (B) 156c, 157c is an n-type at a concentration of 1 × 10 16 ~5 × 10 18 atoms / cm 3 it includes an impurity element imparting. しかし、これらの不純物領域156b、156c、157b、157cのp型を付与する不純物元素の濃度を1×10 19 atoms/cm 3以上となるようにし、第3の不純物領域156a、157a However, the impurity regions 156b, 156c, 157b, the concentration of the impurity element imparting p-type 157c made to be 1 × 10 19 atoms / cm 3 or more, the third impurity regions 156a, 157a
においては、p型を付与する不純物元素の濃度を1.5 In 1.5 the concentration of the impurity element imparting p-type
から3倍となるようにすることにより、第3の不純物領域でpチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題はな生じない。 By such a 3-fold, there is no problem, such in order to function as a source region and a drain region of the p-channel type TFT in the third impurity regions. また、 Also,
第4の不純物領域(B)156c、157cは一部が第2のテーパー形状を有する導電層140または142と一部が重なって形成される。 The fourth impurity regions (B) 156c, 157c are partially part with the conductive layer 140 or 142 having the second tapered shape are formed to overlap.

【0140】その後、図18(A)に示すように、ゲート電極およびゲート絶縁膜上から第1の層間絶縁膜15 [0140] Thereafter, as shown in FIG. 18 (A), the first interlayer insulating film 15 from the gate electrode and the gate insulating film
8を形成する。 8 to the formation. 第1の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。 The first interlayer insulating film is a silicon oxide film, a silicon nitride film, a silicon nitride film or a laminate film of a combination thereof. いずれにしても第1の層間絶縁膜158は無機絶縁物材料から形成する。 In any case, the first interlayer insulating film 158 is formed of an inorganic insulating material.
第1の層間絶縁膜158の膜厚は100〜200nmとする。 The thickness of the first interlayer insulating film 158 is set to 100 to 200 nm.

【0141】そして、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を行う。 [0141] Then, a step of activating the impurity element imparting the added n-type or p-type in the respective concentrations. この工程はファーネスアニール炉を用いる熱アニール法で行う。 This step is carried out by thermal annealing using an annealing furnace. その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。 In addition, it is possible to apply laser annealing or rapid thermal annealing (RTA). 熱アニール法では酸素濃度が1ppm以下、 Oxygen concentration in the thermal annealing is 1ppm or less,
好ましくは0.1ppm以下の窒素雰囲気中で400〜 Preferably 400 to in the following nitrogen atmosphere 0.1ppm
700℃、代表的には500〜600℃で行うものであり、本実施例では550℃で4時間の熱処理を行った。 700 ° C., typically are those carried out at 500 to 600 ° C., in the present embodiment was subjected to a heat treatment for 4 hours at 550 ° C..

【0142】活性化の工程に続いて、雰囲気ガスを変化させ、3〜100%の水素を含む雰囲気中で、300〜 [0142] Following the activation step, by changing an atmospheric gas, in an atmosphere containing 3 to 100% hydrogen, 300
450℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行う。 Heat treatment is performed for 1 to 12 hours at 450 ° C., a step of hydrogenating the island-like semiconductor layer. 水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。 As another means for hydrogenation may be performed Plasma hydrogenation (using hydrogen excited by plasma).

【0143】次いで、第2の層間絶縁膜を有機絶縁物材料で形成する。 [0143] Next, a second interlayer insulating film of an organic insulator material. このように、第2の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。 Thus, by forming the second interlayer insulating film of an organic insulator material, it can be favorably planarized surface. また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。 Further, the organic resin material generally has a low dielectric constant, the parasitic capacitance can be reduced. しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第1の層間絶縁膜158として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。 However, it may therefore not suitable as a protective film is hygroscopic, as in the present embodiment, the first silicon oxide film formed as an interlayer insulating film 158, a silicon oxynitride film, when used in combination with a silicon nitride film .

【0144】その後、第4のフォトマスク(PM4)を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。 [0144] Then, using a fourth photomask (PM4), a resist mask having a predetermined pattern, forming a contact hole reaching the impurity regions to the respective island shape is formed on the semiconductor layer source and drain regions to.

【0145】そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第5のフォトマスク(PM5)によりレジストマスクパターンを形成し、エッチングによってソース線160〜164とドレイン線165〜168 [0145] Then, a conductive metal film is formed by sputtering or vacuum evaporation, a fifth photomask (PM5) to form a resist mask pattern, the source line by etching 160-164 and drain lines 165-168
を形成する。 To form.

【0146】次いで、その上に透明導電膜を80〜12 [0146] Then, a transparent conductive film thereon 80-12
0nmの厚さで形成し、第6のフォトマスク(PM6)によりパターニングすることによって画素電極(図18 Was formed in a thickness of 0 nm, the pixel electrode by patterning the sixth photomask (PM6) (FIG. 18
(B)において180で示す)を形成した。 It was formed in (B) indicated by 180). 透明導電膜には酸化インジウム酸化亜鉛合金(In 23 ―Zn The transparent conductive film of indium oxide and zinc oxide alloy (In 2 O 3 -Zn
O)、酸化亜鉛(ZnO)も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム(G O), zinc oxide (ZnO) is also suitable material, gallium in order to further increase the transmittance of visible light and conductivity (G
a)を添加した酸化亜鉛(ZnO:Ga)などを好適に用いることができる。 Zinc oxide added with a) (ZnO: Ga) or the like can be suitably used.

【0147】こうして6枚のフォトマスクにより、同一の基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができる。 [0147] Through these six photomasks, on the same substrate, the substrate having a pixel TFT of the TFT and the pixel portion of the drive circuit can be completed. 駆動回路には第1のpチャネル型TFT1100、第1のnチャネル型TFT1101、第2のpチャネル型TFT110 The driving circuit first p-channel type TFT 1100, a first n-channel type TFT 1101, a second p-channel type TFT110
2、第2のnチャネル型TFT1103、画素部には画素TFT1104、保持容量1105が形成されている。 2, the second n-channel type TFT 1103, the pixel portion pixel TFT 1104, the holding capacitance 1105 is formed. 本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。 In the present specification for convenience is referred to such a substrate as an active matrix substrate.

【0148】駆動回路の第1のpチャネル型TFT11 [0148] The first p-channel type driving circuit TFT11
00には、第2のテーパー形状を有する導電層がゲート電極220としての機能を有し、島状半導体層104にチャネル形成領域206、ソース領域またはドレイン領域として機能する第3の不純物領域207a、ゲート電極220と重ならないLDD領域を形成する第4の不純物領域(A)207b、一部がゲート電極220と重なるLDD領域を形成する第4の不純物領域(B)207 The 00 functions as a gate electrode 220 conductive layer having the second tapered shape, the channel formation region 206 in the island-like semiconductor layer 104, the third impurity regions 207a which functions as a source region or a drain region, the fourth impurity region (a) 207b forming an LDD region not overlapping the gate electrode 220, the fourth impurity region part of which forms an LDD region overlapping the gate electrode 220 (B) 207
cを有する構造となっている。 And it has a structure having a c.

【0149】第1のnチャネル型TFT1101には、 [0149] The first n-channel type TFT1101,
第2のテーパー形状を有する導電層がゲート電極221 The second gate electrode 221 conductive layer having a tapered shape
としての機能を有し、島状半導体層105にチャネル形成領域208、ソース領域またはドレイン領域として機能する第1の不純物領域209a、ゲート電極221と重ならないLDD領域を形成する第2の不純物領域(A)(A)209b、一部がゲート電極221と重なるLDD領域を形成する第2の不純物領域(B)209 It has a function as an island-shaped channel forming region 208 in the semiconductor layer 105, the first impurity region 209a which functions as a source region or a drain region, a second impurity region for forming an LDD region not overlapping the gate electrode 221 ( a) (a) 209b, a second impurity region part of which forms an LDD region overlapping the gate electrode 221 (B) 209
cを有する構造となっている。 And it has a structure having a c. チャネル長2〜7μmに対して、第2の不純物領域(B)209cがゲート電極221と重なる部分の長さは0.1〜0.3μmとする。 To the channel length 2-7 [mu] m, the length of the portion the second impurity region (B) 209c is overlapped with the gate electrode 221 is set to 0.1 to 0.3 [mu] m. このLovの長さはゲート電極221の厚さとテーパー部の角度から制御する。 The length of this Lov is controlled from the angle of the thickness and tapered portions of the gate electrode 221. nチャネル型TFTにおいてこのようなLDD領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、TFTの劣化を防止することができる。 By forming such an LDD region in the n-channel TFT, and to alleviate the high electric field generated near the drain region to prevent generation of hot carriers, you are possible to prevent deterioration of the TFT.

【0150】駆動回路の第2のpチャネル型TFT11 [0150] The second p-channel type driving circuit TFT11
02は同様に、第2のテーパー形状を有する導電層がゲート電極222としての機能を有し、島状半導体層10 02 likewise functions as a gate electrode 222 conductive layer having the second tapered shape, an island-shaped semiconductor layer 10
6にチャネル形成領域210、ソース領域またはドレイン領域として機能する第3の不純物領域211a、ゲート電極222と重ならないLDD領域を形成する第4の不純物領域(A)211b、一部がゲート電極222と重なるLDD領域を形成する第4の不純物領域(B)2 A channel forming region 210 to 6, the third impurity regions 211a which functions as a source region or a drain region, a fourth impurity region for forming an LDD region not overlapping the gate electrode 222 (A) 211b, a part of the gate electrode 222 fourth impurity region for forming an LDD region overlapping (B) 2
11cを有する構造となっている。 Has a structure having 11c.

【0151】駆動回路の第2のnチャネル型TFT11 [0151] The second n-channel type driving circuit TFT11
03には、第2のテーパー形状を有する導電層がゲート電極223としての機能を有し、島状半導体層107にチャネル形成領域212、ソース領域またはドレイン領域として機能する第1の不純物領域213a、ゲート電極223と重ならないLDD領域を形成する第2の不純物領域(A)213b、一部がゲート電極223と重なるLDD領域を形成する第2の不純物領域(B)213 The 03 has a function as a conductive layer is a gate electrode 223 having the second tapered shape, the channel forming region 212 in the island-like semiconductor layer 107, the first impurity region 213a which functions as a source region or a drain region, second impurity regions (B) 213 to the second impurity region for forming an LDD region not overlapping the gate electrode 223 (a) 213b, a part forming an LDD region overlapping the gate electrode 223
cを有する構造となっている。 And it has a structure having a c. 第2のnチャネル型TF The second n-channel type TF
T201と同様に第2の不純物領域(B)213cがゲート電極223と重なる部分の長さは0.1〜0.3μ Like the T201 length of the portion the second impurity region (B) 213c is overlapped with the gate electrode 223 0.1~0.3μ
mとする。 And m.

【0152】〔実施例6〕本実施例では、実施例5で得られたアクティブマトリクス基板から液晶表示装置を作製する例を示す。 [0152] In Example 6 This example illustrates an example of manufacturing a liquid crystal display device from the active matrix substrate obtained in Example 5.

【0153】実施例5に従い図18(B)の状態を得た後、配向膜を形成し、固定基板とシール材で貼り合わせる。 [0153] After obtaining the state shown in FIG. 18 (B) according to Example 5, to form an alignment film, bonded with a fixed substrate and the sealant. なお、透光性を有する固定基板1001には対向電極1002、配向膜1003が形成されている。 The counter electrode 1002, an alignment film 1003 is formed on the fixed substrate 1001 having a light-transmitting property. また、 Also,
図示しないがスペーサとシール材に含まれるフィラーとで基板間隔が保たれている。 Not shown are the substrate spacing is maintained between the filler contained in the spacer and the sealing material. また、基板間には液晶10 In addition, the liquid crystal between the substrates 10
04が充填される。 04 is filled.

【0154】次いで、実施例2に示したように基板全体をフッ化ハロゲンを含むガス中に晒し、分離層100の除去を行う。 [0154] Then, the entire substrate as shown in Example 2 exposed to gas containing halogen fluoride, to remove the separation layer 100. 本実施例ではフッ化ハロゲンとして三フッ化塩素(ClF 3 )を用い、希釈ガスとして窒素を用いる。 Chlorine trifluoride (ClF 3) is used as the halogen fluoride in this embodiment, nitrogen is used as the diluent gas. 流量は共に500sccm(8.35×10 -63 Flow together 500sccm (8.35 × 10 -6 m 3
/s)とし、反応圧力は1〜10Torr(1.3×1 / S) and then, the reaction pressure 1~10Torr (1.3 × 1
2 〜1.3×10 3 Pa)とすれば良い。 0 2 ~1.3 × 10 3 Pa) and should be. また、処理温度は室温(典型的には20〜27℃)で良い。 The processing temperature may be room temperature (typically 20 to 27 ° C.).

【0155】この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポリイミド膜、酸化シリコン膜はエッチングされない。 [0155] In this case, the silicon film is etched, a plastic film, a glass substrate, polyimide film, silicon oxide film are not etched. 即ち、三フッ化塩素ガスに晒すことで分離層100が選択的にエッチングされ、最終的には完全に除去される。 That is, the separation layer 100 by exposure to chlorine trifluoride gas is selectively etched, and finally completely removed.

【0156】本実施例の場合、分離層100は露呈した端部から徐々にエッチングされていき、完全に除去された時点で第1の基板101と下地膜102が分離される。 [0156] In this embodiment, the separation layer 100 will be gradually etched from the end which is exposed, when it is completely removed first substrate 101 and the base film 102 is separated.

【0157】次いで、下地膜102と第2の基板(プラスチック基板)1108とを接着層1107で貼り合わせる。 [0157] Then, bonding the base film 102 and the second substrate (plastic substrate) 1108 with the adhesive layer 1107. (図12)また、第2の基板(プラスチック基板)1108上には、画素部においては各画素電極毎にRGBのいずれかのカラーフィルタ1106が配置されている。 (12) Further, on the second substrate (plastic substrate) 1108, one of the color filter 1106 of RGB are arranged on each pixel electrode in the pixel portion. また、遮光するため各TFTと重なるように赤色のカラーフィルタが配置されている。 Further, the red color filter is arranged so as to overlap with each TFT for shading. なお、図12の画素部は赤(R)の画素のものである。 Note that the pixel portion of FIG. 12 are those pixels of red (R). また、図13に緑(G)または青(B)の画素の場合における画素部の断面構造図の一例を示した。 Further, an example of a sectional view of a pixel portion in the case of the pixel of green (G) or blue (B) in FIG. 13. TFTと重なるカラーフィルタは赤のカラーフィルタ1106aとし、開口部11 The color filter overlapping with the TFT is a red color filter 1106a, opening 11
09と重なるカラーフィルタは緑(G)または青(B) The color filter is green, which overlaps with the 09 (G) or blue (B)
のカラーフィルタ1106bを配置する。 Placing a color filter 1106b.

【0158】また、図12、図13、及び図16〜図1 [0158] Further, FIGS. 12, 13, and 16 to 1
8には端子部を図示していないが、実施例2または実施例3で示した端子部のいずれか一の構成と同様に分離層に達するコンタクトホールを形成し、所望の配線と接続する電極を作製すればよい。 Although not shown the terminal part 8, a contact hole is formed to reach any one of structures as well as the separation layer of the terminal portion described in Embodiment 2 or Embodiment 3, connecting the desired wiring electrodes the may be produced.

【0159】〔実施例7〕実施例6に示したカラーフィルタ1106において、図14にストライプ状のカラーフィルタとした場合を適用した一例を本実施例に示す。 [0159] In the color filter 1106 shown in Example 7 Example 6 shows an example of applying the case where the stripe color filters 14 in this embodiment.
図14(A)は基板1400上に設けられた画素部14 Figure 14 (A) denotes a pixel portion 14 provided on the substrate 1400
01、ソース線側駆動回路1402、及びゲート線側駆動回路1403とカラーフィルタ1404〜1405との配置関係を簡略に示した上面図である。 01 is a top view showing schematically the positional relationship between the source line driver circuit 1402, and the gate line driver circuit 1403 and the color filters 1404-1405. 本実施例は、 The present embodiment,
周辺回路である駆動回路1402、1403上に赤のカラーフィルタ(R)1404a、1404bが設けられ、TFTの活性層の光劣化を防止すると同時に平坦化の役割も果たしている。 Red color filter (R) 1404a on the drive circuit 1402 and 1403 which are peripheral circuits, 1404b are provided, also plays simultaneously the role of flattening when prevents light degradation of an active layer of the TFT. また、画素部1401上にはストライプ状にカラーフィルタ(B)1405b、カラーフィルタ(R)1405a、カラーフィルタ(G)14 The color filter (B) 1405b in a stripe shape on the pixel portion 1401, a color filter (R) 1405a, a color filter (G) 14
05cが繰り返し配置されている。 05c are repeatedly arranged. 図14(B)に画素の一部(3×3行列)を拡大した模式図を示した。 It shows a schematic view enlarging a part (3 × 3 matrix) of pixels in FIG. 14 (B). 図1 Figure 1
4(B)に示すように画素TFT部1407を保護するカラーフィルタ1405dが各画素毎に形成されている。 Color filter 1405d is formed for each pixel to protect the pixel TFT portion 1407 as shown in 4 (B). なお、ここではソース線、ゲート線、電極を図示していないが、各カラーフィルタの間隙と重なるように配置されているため、光漏れはない。 Here, the source lines, gate lines, but does not show the electrodes, since it is arranged so as to overlap with the gap between the color filter, there is no light leakage. このようにすることによってカラーフィルタ1405dはブラックマスクの役割を果たすため、従来必要であったブラックマスクの形成工程が省略できる。 Such color filters 1405d by the order role of the black mask, the formation process of conventionally required black mask can be omitted. また、ここでは画素電極と画素TFTとを接続するコンタクトホールを図示していないが、実際には画素TFTと画素電極との層間にカラーフィルタを形成しているためコンタクトホールの箇所には開口が存在している。 Also, here not shown a contact hole for connecting the pixel electrode and the pixel TFT, but actually opening the portion of the contact hole for forming a color filter between the layers of the pixel TFT and the pixel electrode is Existing.

【0160】〔実施例8〕本実施例は実施例7とは異なるカラーフィルタの配置の例を図15に示す。 [0160] EXAMPLE 8 This example shown in FIG. 15 is an example of the arrangement of different color filters as in Example 7.

【0161】図15(A)は基板1500上に設けられた画素部1501、ソース線側駆動回路1502、及びゲート線側駆動回路1503とカラーフィルタ150 [0161] Figure 15 (A), a pixel portion 1501 provided over the substrate 1500, the source line driver circuit 1502, and the gate line driver circuit 1503 and the color filter 150
4、1505との配置関係を簡略に示した上面図である。 The arrangement relationship between 4,1505 is a top view showing schematically. 本発明は、周辺回路である駆動回路1502、15 The present invention is a peripheral circuit driving circuit 1502,15
03上に赤のカラーフィルタ(R)1504が設けられ、TFTの活性層の光劣化を防止すると同時に平坦化の役割も果たしている。 03 red color filter (R) 1504 is provided on, also play simultaneously the role of flattening when prevents light degradation of an active layer of the TFT. また、画素部1501上にはマトリクス状にカラーフィルタ(B)1505b、カラーフィルタ(G)1505cが配置され、それらの間隙を埋めるようにカラーフィルタ(R)1505aが形成されている。 Further, on the pixel portion 1501 color matrix filter (B) 1505b, a color filter (G) 1505c are arranged, the color filter so as to fill those gaps (R) 1505a is formed. 図15(B)に画素の一部(3×3行列)を拡大した模式図を示した。 It shows a schematic view enlarging a part (3 × 3 matrix) of pixels in FIG. 15 (B). 図15(B)に示すように画素TFT部1507を保護するカラーフィルタ1505 The color filter 1505 which protects the pixel TFT portion 1507 as shown in FIG. 15 (B)
aは互いに繋がっている。 a are connected to each other. なお、ここではソース線、ゲート線、電極を図示していないが、各カラーフィルタの間隙と重なるように配置されているため、光漏れはない。 Here, the source lines, gate lines, but does not show the electrodes, since it is arranged so as to overlap with the gap between the color filter, there is no light leakage. このようにすることによってカラーフィルタ150 The color filter 150 by doing so
5aはブラックマスクの役割を果たすため、従来必要であったブラックマスクの形成工程が省略できる。 5a is to serve black mask, the formation process of conventionally required black mask can be omitted. また、 Also,
ここでは画素電極と画素TFTとを接続するコンタクトホールを図示していないが、実際には画素TFTと画素電極との層間にカラーフィルタを形成しているためコンタクトホールの箇所には開口が存在している。 Although not shown a contact hole for connecting the pixel electrode and the pixel TFT here, actually to form a color filter aperture is present in the portion of the contact hole for which the layers of the pixel TFT and the pixel electrode ing.

【0162】〔実施例9〕実施例5〜8を用いて得られたアクティブマトリクス型液晶表示装置の構成を図19 [0162] Example 9 the structure of an active matrix type liquid crystal display device obtained using the Example 5-8 Figure 19
の斜視図を用いて説明する。 It will be described with reference to the perspective view. なお、図19において、図12、図13、図16〜図18と同じ符号同士は対応している。 In FIG. 19, 12, 13, the same reference numerals together with 16 to 18 correspond. 図19においてアクティブマトリクス型液晶表示装置は、プラスチック基板1108上に形成された、 Active matrix liquid crystal display device 19, formed on the plastic substrate 1108,
画素部1204と、走査信号駆動回路1205と、画像信号駆動回路1206とその他の信号処理回路1207 The pixel portion 1204, a scanning signal driver circuit 1205, the image signal driving circuit 1206 and other signal processing circuit 1207
とで構成される。 Constituted by the. 画素部1204には画素TFT110 The pixels in the pixel portion 1204 TFT110
4と保持容量1105が設けられ、画素部の周辺に設けられる駆動回路はCMOS回路を基本として構成されている。 4 and the storage capacitor 1105 is provided, a driving circuit formed in the periphery of the pixel portion is a CMOS circuit as a basic. 走査信号駆動回路1205と、画像信号駆動回路1206はそれぞれゲート配線224とソース配線16 A scanning signal driving circuit 1205, the image signal driver circuit 1206 are each gate wiring 224 and source wiring 16
4で画素TFT1104に接続している。 It is connected to the pixel TFT1104 4. また、フレキシブルプリント配線板(Flexible Printed Circuit:F The flexible printed circuit board (Flexible Printed Circuit: F
PC)1208が外部入力端子1201に接続していて画像信号などを入力するのに用いる。 PC) 1208 is used to input an image signal are connected to the external input terminal 1201. そして接続配線1 And line 1
203でそれぞれの駆動回路に接続している。 They are connected to respective driver circuits by 203. また、基板1108には図示していないが、カラーフィルタが設けられている。 Also, the substrate 1108 is not shown, the color filter is provided.

【0163】〔実施例10〕実施例1〜4ではEL素子を用いた電気光学装置を例にして説明してきたが、本願発明はEC(エレクトロクロミクス)表示装置、フィールドエミッションディスプレイ(FED)または半導体を用いた発光ダイオードを有する電気光学装置に用いることも可能である。 [0163] Example 10 has been described an electro-optical device using an EL element in Examples 1-4 as an example, the present invention is EC (electrochromic mix) display device, a field emission display (FED) or it is also possible to use the electro-optical device having a light-emitting diode using semiconductor.

【0164】[実施例11]本願発明を実施して形成されたCMOS回路や画素部は様々な電気光学装置(アクティブマトリクス型液晶表示装置、アクティブマトリクス型EL表示装置、アクティブマトリクス型EC表示装置)に用いることができる。 [0164] [Example 11] CMOS circuits and pixel portions formed by implementing the present invention can be used in various electro-optical devices (active matrix type liquid crystal display device, active matrix EL display device, active matrix type EC display device) it can be used for. 即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。 That is, the present invention can be applied to all electronic devices that incorporate a display unit these electro-optical devices.

【0165】その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、 [0165] As such electronic equipment, a video camera, a digital camera, a projector (rear type or front type), a head-mounted display (goggle type display), a car navigation system, a car stereo,
パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。 Personal computer, a portable information terminal (mobile computer, mobile phone, an electronic book, or the like), and the like. それらの一例を図21及び図22に示す。 Examples of these are shown in FIGS. 21 and 22.

【0166】図21(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部20 [0166] Figure 21 (A) is a personal computer which includes a main body 2001, an image input unit 2002, a display unit 20
03、キーボード2004等を含む。 03, including a keyboard 2004 and the like. 本発明を表示部2 Display of the present invention part 2
003に適用することができる。 It can be applied to the 003.

【0167】図21(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部210 [0167] Figure 21 (B) shows a video camera including a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, an image receiving portion 210
6等を含む。 Including the 6, and the like. 本発明を表示部210 2に適用することができる。 It is possible to apply the present invention to the display unit 210 2.

【0168】図21(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。 [0168] Figure 21 (C) is a mobile computer, containing a main body 2201, a camera portion 2202, an image receiving portion 2203, operation switches 2204, a display portion 2205 and the like. 本発明は表示部220 5に適用できる。 The present invention can be applied to the display unit 220 5.

【0169】図21(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部230 [0169] Figure 21 (D) shows a goggle type display including a main body 2301, a display portion 2302, arm portion 230
3等を含む。 Including the 3, and the like. 本発明は表示部230 2に適用することができる。 The present invention can be applied to the display unit 230 2.

【0170】図21(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部240 [0170] Figure 21 (E) recording medium (hereinafter, referred to as record medium) including a recorded program a player using a main body 2401, a display portion 2402, a speaker portion 240
3、記録媒体2404、操作スイッチ2405等を含む。 3, recording medium 2404, and operation switches 2405 and the like. なお、このプレーヤーは記録媒体としてDVD(D In addition, DVD as the player of the recording medium (D
igtial Versatile Disc)、CD igtial Versatile Disc), CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。 Was used, it is possible to perform music appreciation, film appreciation, games, the Internet, or the like. 本発明は表示部2402に適用することができる。 The present invention can be applied to the display portion 2402.

【0171】図21(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。 [0171] Figure 21 (F) is a digital camera including a main body 2501, a display portion 2502, an eyepiece portion 2503, operation switches 2504, an image receiving portion (not shown) or the like. 本発明を表示部250 2に適用することができる。 It is possible to apply the present invention to the display unit 250 2.

【0172】図22(A)は携帯電話であり、本体29 [0172] FIG. 22 (A) is a mobile phone, which includes a main body 29
01、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906 01, an audio output portion 2902, an audio input portion 2903, a display portion 2904, operation switches 2905, an antenna 2906
等を含む。 And the like. 本発明を音声出力部2902、音声入力部2 The present invention audio output unit 2902, an audio input portion 2
903、表示部290 4に適用することができる。 903, can be applied to the display unit 290 4.

【0173】図22(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006 [0173] FIG. 22 (B) is a portable book (electronic book) including a main body 3001, a display portion 3002 and 3003, a storage medium 3004, operation switches 3005, an antenna 3006
等を含む。 And the like. 本発明は表示部3002、300 3に適用することができる。 The present invention can be applied to the display unit 3002,300 3.

【0174】図22(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。 [0174] FIG. 22 (C) shows a display which includes a main body 3101, a support base 3102, a display portion 3103, and the like.
本発明は表示部3103に適用することができる。 The present invention can be applied to the display portion 3103. 本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。 Display of the present invention is advantageous in particularly when large size screen roughened, the display of a 10 inch diagonal or larger (in particular 30 inches or more) is advantageous.

【0175】以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。 [0175] As described above, the applicable range of the present invention can be applied to very wide, the electronic devices in all fields. また、本実施例の電子機器は実施例1〜10のどのような組み合わせからなる構成を用いても実現することができる。 The electronic device of this embodiment can be realized by using a combination of constitutions in Example 1-10 throat.

【0176】 [0176]

【発明の効果】本発明は、半導体素子の作製過程においてプラスチックよりも耐熱性の高い基板(素子形成基板)を用いるため、電気特性の高い半導体素子を作製することができる。 The present invention exhibits, for using the high heat-resistant substrate than plastic in the manufacturing process of the semiconductor device (element formation substrate), can be manufactured with high electric characteristics a semiconductor device. さらに、半導体素子及び発光素子を形成した後で前記素子形成基板を剥離し、プラスチック支持体を貼り合わせる。 Further, peeling the element formation substrate after the formation of the semiconductor elements and light emitting elements, bonding the plastic support.

【0177】そのため、プラスチック支持体を支持基板とし、且つ、高性能な電気光学装置を作製することが可能となる。 [0177] Therefore, the plastic support and the supporting substrate, and it is possible to produce high performance electro-optical device. また、支持基板がプラスチックであるため、 Further, since the supporting substrate is a plastic,
フレキシブルな電気光学装置にすることもでき、且つ、 It can also be a flexible electro-optical device, and,
軽量な電気光学装置とすることが可能である。 It may be a light-weight optical device.

【0178】また、半導体素子及び発光素子が設けられた下地膜とプラスチック支持体との間にカラーフィルタを設けることによりカラー化を達成するとともに、TF [0178] Further, while achieving color by providing a color filter between the base film and the plastic support in which a semiconductor element and a light-emitting element is provided, TF
Tの遮光膜として機能させることができ、装置の信頼性を向上させることができる。 Can function as a light shielding film T, then it is possible to improve the reliability of the device.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明のEL表示装置を示す図。 FIG. 1 shows an EL display device of the present invention.

【図2】 各画素における発光方向を示す図。 Figure 2 shows an emission direction in each pixel.

【図3】 本発明の上面図を示す図。 It shows a top view of the present invention; FIG.

【図4】 EL表示装置の作製工程を示す図。 4 is a diagram showing a manufacturing process of the EL display device. (実施例1) (Example 1)

【図5】 EL表示装置の作製工程を示す図。 5 is a diagram showing a manufacturing process of the EL display device. (実施例1) (Example 1)

【図6】 EL表示装置の作製工程を示す図。 6 shows a manufacturing process of the EL display device. (実施例1) (Example 1)

【図7】 EL表示装置の作製工程を示す図。 7 is a diagram showing a manufacturing process of the EL display device. (実施例1) (Example 1)

【図8】 EL表示装置の作製工程を示す図。 8 shows a manufacturing process of the EL display device. (実施例2) (Example 2)

【図9】 EL表示装置の作製工程を示す図。 9 is a diagram showing a manufacturing process of the EL display device. (実施例2) (Example 2)

【図10】 本発明のEL表示装置の端子部を示す図。 It shows a terminal portion of an EL display device of the present invention; FIG.

【図11】 本発明のEL表示装置の外観を示す図。 11 is a diagram showing the appearance of an EL display device of the present invention.

【図12】 アクティブマトリクス型液晶表示装置の断面構造図。 FIG. 12 is a cross-sectional structural view of an active matrix type liquid crystal display device.

【図13】 液晶表示装置の画素部の断面構造図。 FIG. 13 is a cross-sectional structural view of a pixel portion of a liquid crystal display device.

【図14】 カラーフィルタの画素の配置例を示す図。 14 illustrates an example of arrangement of pixels of the color filter.

【図15】 カラーフィルタの画素の配置例を示す図。 15 is a diagram showing an example of arrangement of pixels of the color filter.

【図16】 AM−LCDの作製工程を示す図。 FIG. 16 shows an AM-LCD manufacturing process.

【図17】 AM−LCDの作製工程を示す図。 17 illustrates the AM-LCD manufacturing process.

【図18】 AM−LCDの作製工程を示す図。 FIG. 18 shows a AM-LCD manufacturing process.

【図19】 AM−LCDの外観を示す図。 FIG. 19 shows an appearance of AM-LCD.

【図20】 非単結晶珪素膜に対する吸収率を示す図。 Figure 20 show an absorption rate for the non-single crystal silicon film.

【図21】 電子機器の一例を示す図。 FIG. 21 is a diagram showing an example of an electronic device.

【図22】 電子機器の一例を示す図。 FIG. 22 is a diagram showing an example of an electronic device.

フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) G02F 1/13357 G02F 1/13357 1/1368 1/1368 G09F 9/00 342 G09F 9/00 342Z 348 348C H01L 29/786 H05B 33/10 21/336 33/12 E H05B 33/10 33/14 A 33/12 33/22 Z 33/14 H01L 29/78 626C 33/22 627D Of the front page Continued (51) Int.Cl. 7 identification mark FI theme Court Bu (Reference) G02F 1/13357 G02F 1/13357 1/1368 1/1368 G09F 9/00 342 G09F 9/00 342Z 348 348C H01L 29/786 H05B 33/10 21/336 33/12 E H05B 33/10 33/14 A 33/12 33/22 Z 33/14 H01L 29/78 626C 33/22 627D

Claims (24)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】基板上に接着層と、 前記接着層上に絶縁膜と、 前記絶縁膜上に発光素子とを有し、 前記発光素子から発光した光は、前記基板を通過して放射されることを特徴とする半導体装置。 Has a 1. A adhesive layer on a substrate, an insulating layer on the adhesive layer, and a light emitting element on the insulating layer, light emitted from the light emitting element is emitted through the substrate wherein a Rukoto.
  2. 【請求項2】請求項1において、前記基板は、有機材料からなるプラスチック基板であることを特徴とする半導体装置。 2. A method according to claim 1, wherein the substrate is a semiconductor device which is a plastic substrate made of an organic material.
  3. 【請求項3】請求項1または請求項2において、前記絶縁膜上に駆動回路を有し、前記発光素子及び前記駆動回路はTFTを有していることを特徴とする半導体装置。 3. An apparatus according to claim 1 or claim 2, wherein a driving circuit on an insulating film, the light-emitting element and the driving circuit is a semiconductor device which is characterized in that it has a TFT.
  4. 【請求項4】請求項1乃至3のいずれか一において、前記基板上にカラーフィルタが、発光素子と重なる位置に設けられていることを特徴とする半導体装置。 4. A any one of claims 1 to 3, a semiconductor device having a color filter, characterized in that it is provided to overlap with the light-emitting element on the substrate.
  5. 【請求項5】請求項4において、前記カラーフィルタを覆い、且つ平坦化された絶縁膜を有していることを特徴とする半導体装置。 5. The method of claim 4, wherein a said covering the color filters, and a and planarized insulating film.
  6. 【請求項6】請求項4または請求項5において、前記カラーフィルタのうち、赤色のカラーフィルタが、少なくとも前記TFTのチャネル形成領域と重なる位置に設けられていることを特徴とする半導体装置。 6. The method of claim 4 or claim 5, among the color filters, semiconductor devices red color filter, characterized in that is provided at a position overlapping with the channel formation region of at least the TFT.
  7. 【請求項7】請求項1乃至6のいずれか一において、前記接着層は、ポリイミド、アクリル、またはエポキシ樹脂であることを特徴とする半導体装置。 7. A any one of claims 1 to 6, wherein the adhesive layer is polyimide, and wherein a is an acrylic or epoxy resin.
  8. 【請求項8】請求項1乃至7のいずれか一において、前記基板に対向して固定基板が前記発光素子上に設けられていることを特徴とする半導体装置。 8. A any one of claims 1 to 7, wherein a fixed substrate facing the substrate is provided on the light emitting element.
  9. 【請求項9】TFTが設けられ、且つ有機材料からなる第1の基板と、 第2の基板と、 前記第1の基板と前記第2の基板との間に保持された液晶材料とを有し、 前記第1の基板と前記TFTとの間にカラーフィルタを備えたことを特徴とする半導体装置。 9. TFT is provided, and chromatic a first substrate made of an organic material, a second substrate, a liquid crystal material held between said first substrate and said second substrate and, a semiconductor device characterized by comprising a color filter between the first substrate and the TFT.
  10. 【請求項10】請求項9において、前記有機材料からなる第1の基板は、プラスチック基板であることを特徴とする半導体装置。 10. The method of claim 9, the first substrate made of the organic material, a semiconductor device which is a plastic substrate.
  11. 【請求項11】請求項9または請求項10において、前記カラーフィルタを覆い、且つ平坦化された絶縁膜を有していることを特徴とする半導体装置。 11. The method of claim 9 or claim 10, wherein a has a said covering the color filters and planarized insulating film.
  12. 【請求項12】請求項9乃至11のいずれか一において、前記カラーフィルタは、少なくともTFTのチャネル形成領域と重なる位置に設けられていることを特徴とする半導体装置。 12. The any one of claims 9 to 11, wherein the color filter, wherein a is provided so as to overlap with the channel formation region of at least TFT.
  13. 【請求項13】請求項4乃至12のいずれか一において、前記カラーフィルタとともにブラックマスクを有していることを特徴とする半導体装置。 13. In any one of claims 4 to 12, wherein a has a black mask together with said color filters.
  14. 【請求項14】請求項1乃至13に記載された半導体装置とは、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末であることを特徴とする半導体装置。 14. The semiconductor device according to claim 1 to 13, a video camera, a digital camera, a goggle type display, a car navigation, a personal computer, a semiconductor device which is a portable information terminal.
  15. 【請求項15】第1の基板上に分離層を形成する工程と、 前記分離層上に絶縁膜を形成する工程と、 前記絶縁膜上に発光素子を形成する工程と、 前記発光素子上に第1接着層を用いて固定基板を貼り合わせる工程と、 フッ化ハロゲンを含むガスに晒すことにより前記分離層を除去して第1の基板を分離する工程と、 前記絶縁膜と第2の基板とを第2接着層を用いて貼り合わせる工程とを有し、 前記第2の基板上にはカラーフィルタを有していることを特徴とする半導体装置の作製方法。 15. A process for forming an isolation layer on a first substrate, forming an insulating film on the separating layer, forming a light-emitting element on the insulating layer, on said light emitting element a step of bonding a fixing substrate using a first adhesive layer, and separating the first substrate by removing the separation layer by exposure to a gas containing halogen fluoride, the insulating film and the second substrate the method for manufacturing a semiconductor device, characterized in that a color filter bets on a and a step of bonding with the second adhesive layer, said second substrate.
  16. 【請求項16】請求項15において、前記第1接着層としてポリイミド、アクリル、またはエポキシ樹脂を用いることを特徴とする半導体装置の作製方法。 16. The method of claim 15, wherein the polyimide as a first adhesive layer, a method for manufacturing a semiconductor device, which comprises using an acrylic or epoxy resin.
  17. 【請求項17】請求項15または請求項16において、 17. The method of claim 15 or claim 16,
    前記第2接着層としてポリイミド、アクリル、またはエポキシ樹脂を用いることを特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device which is characterized by using the polyimide as a second adhesive layer, an acrylic or epoxy resin.
  18. 【請求項18】第1の基板上に分離層を形成する工程と、 前記分離層上に絶縁膜を形成する工程と、 前記絶縁膜上に活性層、ゲート絶縁膜、ゲート電極を形成する工程と、 前記ゲート電極を覆う第1層間絶縁膜を形成する工程と、 前記第1層間絶縁膜上に配線及び画素電極を形成する工程と、 対向電極を設けた固定基板をシール剤により前記第1の基板の上に貼り合わせる工程と、 前記画素電極と前記対向電極との間に液晶を注入する工程と、 前記分離層をフッ化ハロゲンを含むガスに晒すことにより除去して第1の基板を分離する工程と、 前記絶縁膜と第2の基板とを接着層を用いて貼り合わせる工程とを有し、 前記第2の基板上にはカラーフィルタを有していることを特徴とする半導体装置の作製方法。 A step of 18. forming an isolation layer on a first substrate, forming an insulating film on the separating layer, the insulating active layer on the membrane, a gate insulating film, forming a gate electrode When the forming a first interlayer insulating film covering the gate electrode, forming a wiring and a pixel electrode on the first interlayer insulating film, the first fixing substrate provided with a counter electrode with a sealant a step of bonding on a substrate, a step of injecting liquid crystal between the pixel electrode and the counter electrode, the first substrate is removed by exposing the separating layer to gas containing halogen fluoride and separating the insulating film and the second and a a step of bonding using an adhesive layer of the substrate, a semiconductor device, characterized in that the the second substrate has a color filter method for manufacturing the.
  19. 【請求項19】請求項18において、前記接着層としてポリイミド、アクリル、またはエポキシ樹脂を用いることを特徴とする半導体装置の作製方法。 19. The method of claim 18, polyimide as the adhesive layer, a method for manufacturing a semiconductor device, which comprises using an acrylic or epoxy resin.
  20. 【請求項20】請求項18または請求項19において、 20. The method of claim 18 or claim 19,
    前記カラーフィルタは、前記第2の基板側から見て前記活性層と重なることを特徴とする半導体装置の作製方法。 The color filter, a method for manufacturing a semiconductor device, characterized in that overlaps the active layer when viewed from the second substrate side.
  21. 【請求項21】請求項20において、前記活性層と重なるカラーフィルタは赤色であることを特徴とする半導体装置の作製方法。 21. The method of claim 20, the method for manufacturing a semiconductor device, wherein the color filter overlapping with the active layer is red.
  22. 【請求項22】請求項15乃至21のいずれか一において、前記第2の基板として、プラスチック基板を用いることを特徴とする半導体装置の作製方法。 22. A any one of claims 15 to 21, as the second substrate, the method for manufacturing a semiconductor device, which comprises using a plastic substrate.
  23. 【請求項23】請求項18乃至22のいずれか一において、前記固定基板として透光性を有する基板を用いることを特徴とする半導体装置の作製方法。 23. Any one of claims 18 to 22, a method for manufacturing a semiconductor device which is characterized by using a substrate having a light-transmitting as the fixing substrate.
  24. 【請求項24】請求項15乃至23のいずれか一において、前記分離層としてシリコンからなる膜を用いることを特徴とする半導体装置の作製方法。 24. A any one of claims 15 to 23, a method for manufacturing a semiconductor device which is characterized by using a film made of silicon as the separation layer.
JP2001023509A 2000-02-01 2001-01-31 The method for manufacturing a display device Active JP4712198B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000024540 2000-02-01
JP2000024540 2000-02-01
JP2000-24540 2000-02-01
JP2001023509A JP4712198B2 (en) 2000-02-01 2001-01-31 The method for manufacturing a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001023509A JP4712198B2 (en) 2000-02-01 2001-01-31 The method for manufacturing a display device

Publications (3)

Publication Number Publication Date
JP2001290439A true true JP2001290439A (en) 2001-10-19
JP2001290439A5 true JP2001290439A5 (en) 2008-03-06
JP4712198B2 JP4712198B2 (en) 2011-06-29

Family

ID=26584669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001023509A Active JP4712198B2 (en) 2000-02-01 2001-01-31 The method for manufacturing a display device

Country Status (1)

Country Link
JP (1) JP4712198B2 (en)

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002015861A (en) * 2000-04-25 2002-01-18 Semiconductor Energy Lab Co Ltd Light-emitting device
JP2002082353A (en) * 2000-05-12 2002-03-22 Semiconductor Energy Lab Co Ltd Portable information equipment
JP2002216960A (en) * 2000-09-29 2002-08-02 Ind Technol Res Inst Pixel element structure of oled display and its manufacturing method
JP2003229548A (en) * 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd Vehicle, display device and method for manufacturing semiconductor device
JP2003258211A (en) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2004047411A (en) * 2001-11-09 2004-02-12 Semiconductor Energy Lab Co Ltd Light emitting device and manufacturing method thereof
JP2004140267A (en) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd Semiconductor device and fabrication method thereof
JP2004288473A (en) * 2003-03-24 2004-10-14 Konica Minolta Holdings Inc Organic electroluminescent element and display device
JP2004311440A (en) * 2003-04-07 2004-11-04 Samsung Electronics Co Ltd Organic electroluminescent display device
JP2004334204A (en) * 2003-04-30 2004-11-25 Eastman Kodak Co Four-color organic light-emitting device
JP2004335467A (en) * 2003-04-30 2004-11-25 Eastman Kodak Co Color oled display
JP2004334199A (en) * 2003-05-07 2004-11-25 Samsung Electronics Co Ltd Four-color conversion method and its device, and organic electroluminescence display device using the same
WO2005052892A1 (en) * 2003-11-28 2005-06-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
WO2005052893A1 (en) * 2003-11-28 2005-06-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP2006019704A (en) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd Electronic apparatus, thin-film transistor structure and flat plate display device equipped with same
JP2006128679A (en) * 2005-10-24 2006-05-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2006133573A (en) * 2004-11-08 2006-05-25 Kyodo Printing Co Ltd Flexible display and manufacturing method thereof
JP2006303473A (en) * 2005-03-25 2006-11-02 Semiconductor Energy Lab Co Ltd Light-emitting element, light-emitting device, and electrical appliance using light-emitting element
WO2006129741A1 (en) * 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007013129A (en) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2007512568A (en) * 2003-11-21 2007-05-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix displays, and other electronic devices having a plastic substrate
US7449833B2 (en) 2003-11-07 2008-11-11 Seiko Epson Corporation Light-emitting device having openings in electrode
US7459351B2 (en) 2005-08-16 2008-12-02 Chunghwa Picture Tubes, Ltd. Method of manufacturing an AMOLED
JP2009251560A (en) * 2008-04-11 2009-10-29 Dainippon Printing Co Ltd Adhesive composition for laminating color filter
KR100929128B1 (en) * 2001-11-30 2009-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A method of manufacturing a semiconductor device
CN100565309C (en) 2005-06-30 2009-12-02 株式会社半导体能源研究所 Liquid crystal display device and method for manufacturing the same
JP2010109394A (en) * 2002-01-24 2010-05-13 Semiconductor Energy Lab Co Ltd Light emitting device and method of preparing the same
JP2010135802A (en) * 2001-12-28 2010-06-17 Semiconductor Energy Lab Co Ltd Method for fabricating light emitting device
US7746333B2 (en) 2003-02-12 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010165673A (en) * 2008-12-17 2010-07-29 Semiconductor Energy Lab Co Ltd Light-emitting device, and electronic device
JP2010266873A (en) * 2003-01-15 2010-11-25 Semiconductor Energy Lab Co Ltd Method of manufacturing light emitting device
US8159426B2 (en) 2005-02-03 2012-04-17 Chimei Innolux Corporation Organic light emitting display devices and methods of rendering images thereof
JP2012511173A (en) * 2008-12-05 2012-05-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electronic device having a plastic substrate
US8476827B2 (en) 2005-03-25 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device and electric appliance using the same
JP2014006492A (en) * 2012-06-22 2014-01-16 Samsung Display Co Ltd Method of manufacturing optical sheet and method of manufacturing organic light-emitting display device with optical sheet
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
JP2014194946A (en) * 2002-10-30 2014-10-09 Semiconductor Energy Lab Co Ltd The light-emitting device
JP2014229573A (en) * 2013-05-27 2014-12-08 新日鉄住金化学株式会社 Organic el display device and manufacturing method therefor
JP2015007795A (en) * 2001-10-26 2015-01-15 株式会社半導体エネルギー研究所 Light emitting device, module, electronic apparatus, and display device driving method
US8956895B2 (en) 2000-04-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2015148828A (en) * 2006-04-06 2015-08-20 株式会社半導体エネルギー研究所 Display device
JP2017022146A (en) * 2008-07-10 2017-01-26 株式会社半導体エネルギー研究所 Light-emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162269A (en) * 1994-11-30 1996-06-21 Dainippon Printing Co Ltd Thin film white el element and full color display using this
JPH1126734A (en) * 1997-07-03 1999-01-29 Seiko Epson Corp Transfer method of thin film device, thin film device, thin film integrated circuit device, active matrix substrate and liquid crystal display device
JPH11251059A (en) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd Color display device
JP2000235348A (en) * 1999-02-17 2000-08-29 Seiko Epson Corp Production of display device with filter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162269A (en) * 1994-11-30 1996-06-21 Dainippon Printing Co Ltd Thin film white el element and full color display using this
JPH1126734A (en) * 1997-07-03 1999-01-29 Seiko Epson Corp Transfer method of thin film device, thin film device, thin film integrated circuit device, active matrix substrate and liquid crystal display device
JPH11251059A (en) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd Color display device
JP2000235348A (en) * 1999-02-17 2000-08-29 Seiko Epson Corp Production of display device with filter

Cited By (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8956895B2 (en) 2000-04-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2002015861A (en) * 2000-04-25 2002-01-18 Semiconductor Energy Lab Co Ltd Light-emitting device
JP2002082353A (en) * 2000-05-12 2002-03-22 Semiconductor Energy Lab Co Ltd Portable information equipment
JP2002216960A (en) * 2000-09-29 2002-08-02 Ind Technol Res Inst Pixel element structure of oled display and its manufacturing method
JP2016224468A (en) * 2001-10-26 2016-12-28 株式会社半導体エネルギー研究所 The light-emitting device
US9601560B2 (en) 2001-10-26 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method
US9171870B2 (en) 2001-10-26 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP2015007795A (en) * 2001-10-26 2015-01-15 株式会社半導体エネルギー研究所 Light emitting device, module, electronic apparatus, and display device driving method
JP2016029493A (en) * 2001-10-26 2016-03-03 株式会社半導体エネルギー研究所 Light emitting device, module, electronic device, and method of driving display device
JP4493905B2 (en) * 2001-11-09 2010-06-30 株式会社半導体エネルギー研究所 Emitting device and a manufacturing method thereof
JP2004047411A (en) * 2001-11-09 2004-02-12 Semiconductor Energy Lab Co Ltd Light emitting device and manufacturing method thereof
US9493119B2 (en) 2001-11-30 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
JP2011063263A (en) * 2001-11-30 2011-03-31 Semiconductor Energy Lab Co Ltd Method for manufacturing light-emitting device
JP2014206745A (en) * 2001-11-30 2014-10-30 株式会社半導体エネルギー研究所 A semiconductor device and a vehicle
KR100929129B1 (en) * 2001-11-30 2009-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method for a display device
KR100929128B1 (en) * 2001-11-30 2009-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A method of manufacturing a semiconductor device
JP2003229548A (en) * 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd Vehicle, display device and method for manufacturing semiconductor device
JP6273398B1 (en) * 2001-11-30 2018-01-31 株式会社半導体エネルギー研究所 Semiconductor device and a display device
JP2012190025A (en) * 2001-11-30 2012-10-04 Semiconductor Energy Lab Co Ltd Vehicle
JP2003258211A (en) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US8344369B2 (en) 2001-12-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Vehicle that includes a display panel having a curved surface
US7858411B2 (en) 2001-12-28 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating light emitting device and method for fabricating liquid crystal display device
US9536901B2 (en) 2001-12-28 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by bonding a layer to a support with curvature
JP2010135802A (en) * 2001-12-28 2010-06-17 Semiconductor Energy Lab Co Ltd Method for fabricating light emitting device
US9123595B2 (en) 2001-12-28 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by bonding a layer to a support with curvature
US9337341B2 (en) 2001-12-28 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having aluminum-containing layer between two curved substrates
JP2013062536A (en) * 2001-12-28 2013-04-04 Semiconductor Energy Lab Co Ltd Light emitting device
US8610118B2 (en) 2001-12-28 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Flexible display panel having curvature that matches curved surface of vehicle part
JP2014194942A (en) * 2001-12-28 2014-10-09 Semiconductor Energy Lab Co Ltd The light-emitting device
JP4567941B2 (en) * 2001-12-28 2010-10-27 株式会社半導体エネルギー研究所 The method for manufacturing a manufacturing method and a display device of a semiconductor device
US9653519B2 (en) 2002-01-24 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of preparing the same and device for fabricating the same
JP2010109394A (en) * 2002-01-24 2010-05-13 Semiconductor Energy Lab Co Ltd Light emitting device and method of preparing the same
US9236418B2 (en) 2002-01-24 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2012114093A (en) * 2002-01-24 2012-06-14 Semiconductor Energy Lab Co Ltd Light-emitting device
US8013335B2 (en) 2002-10-18 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus and fabrication method of the same
US9093324B2 (en) 2002-10-18 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus and fabrication method of the same
JP2004140267A (en) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd Semiconductor device and fabrication method thereof
US8134153B2 (en) 2002-10-18 2012-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus and fabrication method of the same
US8525171B2 (en) 2002-10-18 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus and fabrication method of the same
JP2016021407A (en) * 2002-10-30 2016-02-04 株式会社半導体エネルギー研究所 Light-emitting device and electronic apparatus
JP2014194946A (en) * 2002-10-30 2014-10-09 Semiconductor Energy Lab Co Ltd The light-emitting device
US9224667B2 (en) 2002-10-30 2015-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9508620B2 (en) 2002-10-30 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9929190B2 (en) 2002-10-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4637970B2 (en) * 2003-01-15 2011-02-23 株式会社半導体エネルギー研究所 The method for manufacturing a light emitting device
US9299879B2 (en) 2003-01-15 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
US8508682B2 (en) 2003-01-15 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
US8228454B2 (en) 2003-01-15 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
US8830413B2 (en) 2003-01-15 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
US9013650B2 (en) 2003-01-15 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method for manufacturing display device using the peeling method
JP2010266873A (en) * 2003-01-15 2010-11-25 Semiconductor Energy Lab Co Ltd Method of manufacturing light emitting device
US8384699B2 (en) 2003-02-12 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8044946B2 (en) 2003-02-12 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9429800B2 (en) 2003-02-12 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7746333B2 (en) 2003-02-12 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2004288473A (en) * 2003-03-24 2004-10-14 Konica Minolta Holdings Inc Organic electroluminescent element and display device
JP2004311440A (en) * 2003-04-07 2004-11-04 Samsung Electronics Co Ltd Organic electroluminescent display device
JP4731826B2 (en) * 2003-04-07 2011-07-27 サムスン エレクトロニクス カンパニー リミテッド The organic light emitting display
JP4723203B2 (en) * 2003-04-30 2011-07-13 グローバル オーエルイーディー テクノロジー リミティド ライアビリティ カンパニー Color oled display
KR101134410B1 (en) * 2003-04-30 2012-04-09 글로벌 오엘이디 테크놀러지 엘엘씨 A color oled display with improved power efficiency
JP2004334204A (en) * 2003-04-30 2004-11-25 Eastman Kodak Co Four-color organic light-emitting device
JP2004335467A (en) * 2003-04-30 2004-11-25 Eastman Kodak Co Color oled display
KR100943273B1 (en) * 2003-05-07 2010-02-23 삼성전자주식회사 Method and apparatus for converting a 4-color, and organic electro-luminescent display device and using the same
US7705810B2 (en) 2003-05-07 2010-04-27 Samsung Electronics Co., Ltd. Four-color data processing system
JP2004334199A (en) * 2003-05-07 2004-11-25 Samsung Electronics Co Ltd Four-color conversion method and its device, and organic electroluminescence display device using the same
US7449833B2 (en) 2003-11-07 2008-11-11 Seiko Epson Corporation Light-emitting device having openings in electrode
US7868543B2 (en) 2003-11-07 2011-01-11 Seiko Epson Corporation Light-emitting device having openings in electrode
JP2007512568A (en) * 2003-11-21 2007-05-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix displays, and other electronic devices having a plastic substrate
WO2005052893A1 (en) * 2003-11-28 2005-06-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US7935969B2 (en) 2003-11-28 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US9004970B2 (en) 2003-11-28 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US8581491B2 (en) 2003-11-28 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
WO2005052892A1 (en) * 2003-11-28 2005-06-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US9666752B2 (en) 2003-11-28 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US7601236B2 (en) 2003-11-28 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
KR101095293B1 (en) 2003-11-28 2011-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of manufacturing display device
US7666050B2 (en) 2003-11-28 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP2006019704A (en) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd Electronic apparatus, thin-film transistor structure and flat plate display device equipped with same
US7705359B2 (en) 2004-06-30 2010-04-27 Samsung Mobile Display Co., Ltd. Electronic device, thin film transistor structure and flat panel display having the same
JP4707996B2 (en) * 2004-11-08 2011-06-22 共同印刷株式会社 Flexible display and a manufacturing method thereof
JP2006133573A (en) * 2004-11-08 2006-05-25 Kyodo Printing Co Ltd Flexible display and manufacturing method thereof
US8159426B2 (en) 2005-02-03 2012-04-17 Chimei Innolux Corporation Organic light emitting display devices and methods of rendering images thereof
US8476827B2 (en) 2005-03-25 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device and electric appliance using the same
JP2006303473A (en) * 2005-03-25 2006-11-02 Semiconductor Energy Lab Co Ltd Light-emitting element, light-emitting device, and electrical appliance using light-emitting element
US8101990B2 (en) 2005-05-31 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256917A (en) * 2005-05-31 2012-12-27 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2007013129A (en) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd Semiconductor device
KR101245539B1 (en) 2005-05-31 2013-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2006129741A1 (en) * 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN100565309C (en) 2005-06-30 2009-12-02 株式会社半导体能源研究所 Liquid crystal display device and method for manufacturing the same
US7459351B2 (en) 2005-08-16 2008-12-02 Chunghwa Picture Tubes, Ltd. Method of manufacturing an AMOLED
JP2006128679A (en) * 2005-10-24 2006-05-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US9958736B2 (en) 2006-04-06 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
JP2015148828A (en) * 2006-04-06 2015-08-20 株式会社半導体エネルギー研究所 Display device
JP2009251560A (en) * 2008-04-11 2009-10-29 Dainippon Printing Co Ltd Adhesive composition for laminating color filter
JP2017022146A (en) * 2008-07-10 2017-01-26 株式会社半導体エネルギー研究所 Light-emitting device
JP2012511173A (en) * 2008-12-05 2012-05-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electronic device having a plastic substrate
JP2016197597A (en) * 2008-12-17 2016-11-24 株式会社半導体エネルギー研究所 Display device
JP2015026619A (en) * 2008-12-17 2015-02-05 株式会社半導体エネルギー研究所 Light-emitting device
US8766314B2 (en) 2008-12-17 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
KR20110106370A (en) * 2008-12-17 2011-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and electronic device
JP2016106363A (en) * 2008-12-17 2016-06-16 株式会社半導体エネルギー研究所 Light emitting device and electronic apparatus
KR101702329B1 (en) 2008-12-17 2017-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and electronic device
JP2010165673A (en) * 2008-12-17 2010-07-29 Semiconductor Energy Lab Co Ltd Light-emitting device, and electronic device
KR101824425B1 (en) 2008-12-17 2018-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device and electronic device
US9425371B2 (en) 2008-12-17 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
US9799716B2 (en) 2008-12-17 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
US9768410B2 (en) 2009-07-02 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
US9240525B2 (en) 2009-07-02 2016-01-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
JP2014006492A (en) * 2012-06-22 2014-01-16 Samsung Display Co Ltd Method of manufacturing optical sheet and method of manufacturing organic light-emitting display device with optical sheet
JP2014229573A (en) * 2013-05-27 2014-12-08 新日鉄住金化学株式会社 Organic el display device and manufacturing method therefor

Also Published As

Publication number Publication date Type
JP4712198B2 (en) 2011-06-29 grant

Similar Documents

Publication Publication Date Title
US6274887B1 (en) Semiconductor device and manufacturing method therefor
US6953951B2 (en) Semiconductor device, and manufacturing method thereof
US6617203B2 (en) Flat panel display device and method of manufacturing the same
US6583472B1 (en) Semiconductor device and method of manufacturing thereof
US6690033B2 (en) Electronic device having a light-emitting element
US7579220B2 (en) Semiconductor device manufacturing method
US7045438B2 (en) Light emitting device, semiconductor device, and method of fabricating the devices
US7221095B2 (en) Light emitting device and method for fabricating light emitting device
US6815723B2 (en) Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US6747288B2 (en) Semiconductor device and manufacturing method thereof
US6596571B2 (en) Method of manufacturing semiconductor device
US6316787B1 (en) Semiconductor integrated circuit and fabrication method thereof
US20010004190A1 (en) EL disply device
US20050231107A1 (en) Light emitting device, manufacturing method thereof, and electronic apparatus
US6506635B1 (en) Semiconductor device, and method of forming the same
US20030155860A1 (en) Active matrix type organic electroluminescent display and method of manufacturing the same
US20020044111A1 (en) Light-emitting device and electric appliance
US6512504B1 (en) Electronic device and electronic apparatus
US6528824B2 (en) Light emitting device
US20030094614A1 (en) Semiconductor device and method of manufacturing the same
US6825820B2 (en) Display device and electronic device
US20020119585A1 (en) Method for manufacturing a semiconductor device
US6861710B2 (en) Light emitting device and method of manufacturing the same
US20020151120A1 (en) Method of manufacturing a semiconductor device
US20030214006A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110323

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250