JP5098269B2 - Method for manufacturing organic semiconductor element - Google Patents

Method for manufacturing organic semiconductor element Download PDF

Info

Publication number
JP5098269B2
JP5098269B2 JP2006260653A JP2006260653A JP5098269B2 JP 5098269 B2 JP5098269 B2 JP 5098269B2 JP 2006260653 A JP2006260653 A JP 2006260653A JP 2006260653 A JP2006260653 A JP 2006260653A JP 5098269 B2 JP5098269 B2 JP 5098269B2
Authority
JP
Japan
Prior art keywords
organic semiconductor
semiconductor layer
passivation layer
layer
ultraviolet light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006260653A
Other languages
Japanese (ja)
Other versions
JP2008084940A (en
Inventor
充孝 永江
弘典 小林
雅尚 松岡
浩之 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2006260653A priority Critical patent/JP5098269B2/en
Priority to US11/855,271 priority patent/US8202771B2/en
Priority to CN2007101543734A priority patent/CN101154715B/en
Publication of JP2008084940A publication Critical patent/JP2008084940A/en
Application granted granted Critical
Publication of JP5098269B2 publication Critical patent/JP5098269B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、有機半導体トランジスタが用いられた有機半導体素子の製造方法に関するものである。   The present invention relates to a method for manufacturing an organic semiconductor element using an organic semiconductor transistor.

ＴＦＴに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。   In recent years, semiconductor transistors typified by TFTs tend to expand their applications with the development of display devices. Such a semiconductor transistor functions as a switching element when electrodes are connected via a semiconductor material.

従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）やインジウムガリウム砒素（ＩｎＧａＡｓ）などの無機半導体材料が用いられてきた。近年、普及が拡大している液晶表示素子のディスプレイ用ＴＦＴアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。   Conventionally, inorganic semiconductor materials such as silicon (Si), gallium arsenide (GaAs), and indium gallium arsenide (InGaAs) have been used as semiconductor materials used in the semiconductor transistors. In recent years, a semiconductor transistor using such an inorganic semiconductor material is also used for a TFT array substrate for a display of a liquid crystal display element that has been widely spread.

一方、上記半導体材料としては、有機化合物からなる有機半導体材料も知られている。有機半導体材料は、上記無機半導体材料に比べて安価に大面積化が可能であり、フレキシブルなプラスチック基板上に形成でき、さらに機械的衝撃に対して安定であるという利点を有することから、電子ペーパー代表されるフレキシブルディスプレイ等の次世代ディスプレイ装置への応用などを想定した研究が活発に行われている。   On the other hand, as the semiconductor material, an organic semiconductor material made of an organic compound is also known. Since the organic semiconductor material has the advantage that it can be enlarged at a lower cost than the inorganic semiconductor material, can be formed on a flexible plastic substrate, and is stable against mechanical shock, the electronic paper Research that assumes application to next-generation display devices such as representative flexible displays has been actively conducted.

ここで、近年の薄型ディスプレイ装置の急速な普及や大型化に伴って、有機半導体材料が用いられた有機半導体素子には、工業的生産工程において高生産性で量産可能であることが求められているところ、有機半導体材料を用いた有機半導体トランジスタは、従来の無機半導体材料が用いられたものと比較して高生産性で製造可能な方法がまだ確立されていない状況にある。これは、多くの有機半導体材料に共通する特性に起因している。
すなわち、上記有機半導体材料は、加熱状態で成膜されることにより優れた半導体特性を発現するという性質を有するため、上記有機半導体材料を用いた半導体トランジスタを製造するに際しては、上記有機半導体材料からなる層を形成した後、これをパターニングする方法を用いることが必要となる。
ここで、上記有機半導体材料からなる層をパターニングする方法としては、一般的に、フォトレジストを用いるフォトレジスト法が用いられているが（例えば、特許文献１）、このようなフォトレジスト法は、有機半導体材料からなる層を所望のパターンに精度よくパターニングできる点においては優れているが、工程が煩雑であるため生産性に乏しいという問題点がある。 Here, with the rapid spread and enlargement of thin display devices in recent years, organic semiconductor elements using organic semiconductor materials are required to be capable of mass production with high productivity in industrial production processes. However, an organic semiconductor transistor using an organic semiconductor material has not yet been established as a method that can be manufactured with high productivity as compared with a transistor using a conventional inorganic semiconductor material. This is due to characteristics common to many organic semiconductor materials.
That is, the organic semiconductor material has the property of exhibiting excellent semiconductor characteristics when deposited in a heated state. Therefore, when manufacturing a semiconductor transistor using the organic semiconductor material, the organic semiconductor material is formed from the organic semiconductor material. After forming the layer to be formed, it is necessary to use a method of patterning the layer.
Here, as a method for patterning the layer made of the organic semiconductor material, a photoresist method using a photoresist is generally used (for example, Patent Document 1). Although it is excellent in that a layer made of an organic semiconductor material can be accurately patterned into a desired pattern, there is a problem that productivity is poor because the process is complicated.

このようなことから、上記有機半導体が用いられた有機半導体素子は、その有用性が認知されていながらも、工業的に高効率で製造することができないという問題点があった。   For this reason, the organic semiconductor element using the organic semiconductor has a problem in that it cannot be manufactured industrially with high efficiency while its usefulness is recognized.

特開２００６−５８４９７号公報JP 2006-58497 A

本発明はこのような問題点に鑑みてなされたものであり、有機半導体層を高精度で簡易的にパターニングすることが可能であり、有機半導体トランジスタを有する有機半導体素子を高い生産性で製造可能な有機半導体素子の製造方法を提供することを主目的とするものである。   The present invention has been made in view of such problems, and it is possible to easily pattern an organic semiconductor layer with high accuracy and to manufacture an organic semiconductor element having an organic semiconductor transistor with high productivity. An object of the present invention is to provide a method for manufacturing an organic semiconductor element.

上記課題を解決するために、本発明は、基板を用い、上記基板上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上に、真空紫外光に対する遮光性を有するパッシベーション層をパターン状に形成するパッシベーション層形成工程と、真空紫外光を上記パッシベーション層および上記有機半導体層上に照射することにより、上記パッシベーション層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と、を含む有機半導体トランジスタ形成工程を有することを特徴とする、有機半導体素子の製造方法を提供する。   In order to solve the above-mentioned problems, the present invention uses a substrate and forms an organic semiconductor layer made of an organic semiconductor material on the substrate, and shields against vacuum ultraviolet light on the organic semiconductor layer. A passivation layer forming step of forming a passivation layer having a pattern in a pattern, and irradiating vacuum ultraviolet light onto the passivation layer and the organic semiconductor layer, thereby forming an organic semiconductor layer in a region where the passivation layer is not formed There is provided an organic semiconductor element manufacturing method comprising an organic semiconductor transistor forming step including an organic semiconductor layer patterning step for etching.

本発明によれば、上記パッシベーション層形成工程によって形成されるパッシベーション層が、真空紫外光に対する遮光性を有するものであり、かつ、上記有機半導体層パターニング工程が、上記有機半導体層および上記パッシベーション層上に真空紫外光を照射することによって、上記有機半導体層をパターニングするものであることにより、上記有機半導体層パターニング工程においては、上記パッシベーション層が真空紫外光を遮光するマスクとしての機能を果たし、上記パッシベーション層が形成されていない部位のみの有機半導体層を除去してパターニングすることができる。このため、本発明によれば上記有機半導体層パターニング工程において、単に真空紫外光を照射するのみで簡易的に有機半導体層を高精度でパターニングすることが可能となる。
このようなことから、本発明によれば、有機半導体層を高精度で簡易的にパターニングすることが可能であり、有機半導体トランジスタを有する有機半導体素子を高い生産性で製造することができる。 According to the present invention, the passivation layer formed by the passivation layer forming step has a light shielding property against vacuum ultraviolet light, and the organic semiconductor layer patterning step is performed on the organic semiconductor layer and the passivation layer. In the organic semiconductor layer patterning step, the passivation layer functions as a mask for shielding vacuum ultraviolet light, by irradiating the substrate with vacuum ultraviolet light. It is possible to remove and pattern the organic semiconductor layer only at a portion where the passivation layer is not formed. Therefore, according to the present invention, in the organic semiconductor layer patterning step, the organic semiconductor layer can be simply patterned with high accuracy simply by irradiating vacuum ultraviolet light.
Therefore, according to the present invention, the organic semiconductor layer can be easily patterned with high accuracy, and an organic semiconductor element having an organic semiconductor transistor can be manufactured with high productivity.

本発明においては、上記真空紫外光の波長が１０ｎｍ〜２００ｎｍの範囲内であることが好ましい。このような波長範囲の真空紫外光を照射することにより、上記有機半導体層パターニング工程において、上記有機半導体層を短時間でパターニングすることが可能になるからである。   In the present invention, the wavelength of the vacuum ultraviolet light is preferably in the range of 10 nm to 200 nm. This is because, by irradiating vacuum ultraviolet light in such a wavelength range, the organic semiconductor layer can be patterned in a short time in the organic semiconductor layer patterning step.

また、本発明においては、上記パッシベーション層が上記真空紫外光に対する遮光性を有する遮光性樹脂材料からなることが好ましい。これにより、上記パッシベーション層形成工程において、上記真空紫外光に対する遮光性に優れたパッシベーション層を形成することが容易になるからである。   In the present invention, it is preferable that the passivation layer is made of a light-shielding resin material having a light-shielding property against the vacuum ultraviolet light. This is because, in the passivation layer forming step, it is easy to form a passivation layer having excellent light shielding properties against the vacuum ultraviolet light.

本発明の有機半導体素子の製造方法は、有機半導体層を高精度で簡易的にパターニングすることが可能であり、有機半導体トランジスタを有する有機半導体素子を高い生産性で製造できるという効果を奏する。   The method for producing an organic semiconductor element of the present invention is capable of easily patterning an organic semiconductor layer with high accuracy and produces an effect that an organic semiconductor element having an organic semiconductor transistor can be produced with high productivity.

以下、本発明の有機半導体素子の製造方法について詳細に説明する。   Hereinafter, the manufacturing method of the organic-semiconductor element of this invention is demonstrated in detail.

本発明の有機半導体素子の製造方法は、基板を用い、上記基板上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上に、真空紫外光に対する遮光性を有するパッシベーション層をパターン状に形成するパッシベーション層形成工程と、真空紫外光を上記パッシベーション層および上記有機半導体層上に照射することにより、上記パッシベーション層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と、を含む有機半導体トランジスタ形成工程を有することを特徴とするものである。   The method for producing an organic semiconductor element of the present invention includes a step of forming an organic semiconductor layer made of an organic semiconductor material on the substrate using a substrate, and a light shielding property against vacuum ultraviolet light on the organic semiconductor layer. A passivation layer forming step of forming a passivation layer having a pattern into a pattern, and irradiating the passivation layer and the organic semiconductor layer with vacuum ultraviolet light, thereby etching the organic semiconductor layer in a portion where the passivation layer is not formed An organic semiconductor transistor patterning step, and an organic semiconductor transistor forming step.

このような本発明の有機半導体素子の製造方法について図を参照しながら説明する。図１は本発明の有機半導体素子の製造方法の一例を示す概略図である。図１に例示するように、本発明の有機半導体素子の製造方法は、基板１０を用い（図１（ａ））、上記基板１０上に有機半導体材料からなる有機半導体層２１’を形成する有機半導体層形成工程（図１（ｂ））と、上記有機半導体層２１’上に、真空紫外光に対する遮光性を有するパッシベーション層２２をパターン状に形成するパッシベーション層形成工程（図１（ｃ））と、真空紫外光を上記パッシベーション層２２および上記有機半導体層２１’上に照射することにより、上記パッシベーション層２２が形成されていない部位の有機半導体層２１’をエッチングする有機半導体層パターニング工程（図１（ｄ））と、を含む有機半導体トランジスタ形成工程を有し、上記基板１０上に、有機半導体層２１上にパッシベーション層２２が積層された構成を有する有機半導体トランジスタ２０が形成された有機半導体素子１を製造するものである（図１（ｅ））。   Such a method for producing an organic semiconductor element of the present invention will be described with reference to the drawings. FIG. 1 is a schematic view showing an example of a method for producing an organic semiconductor element of the present invention. As illustrated in FIG. 1, the organic semiconductor element manufacturing method of the present invention uses a substrate 10 (FIG. 1A) and forms an organic semiconductor layer 21 ′ made of an organic semiconductor material on the substrate 10. A semiconductor layer forming step (FIG. 1B) and a passivation layer forming step for forming a passivation layer 22 having a light shielding property against vacuum ultraviolet light in a pattern on the organic semiconductor layer 21 ′ (FIG. 1C). Then, by irradiating the passivation layer 22 and the organic semiconductor layer 21 ′ with vacuum ultraviolet light, an organic semiconductor layer patterning step for etching the organic semiconductor layer 21 ′ at a portion where the passivation layer 22 is not formed (FIG. 1 (d)), and a passivation layer 22 is formed on the organic semiconductor layer 21 on the substrate 10. It is intended to manufacture an organic semiconductor device 1 in which the organic semiconductor transistor 20 is formed having a layer configurations (FIG. 1 (e)).

本発明によれば、上記パッシベーション層形成工程によって形成されるパッシベーション層が、真空紫外光に対する遮光性を有するものであり、かつ、上記有機半導体層パターニング工程が、上記有機半導体層および上記パッシベーション層上に真空紫外光を照射することによって、上記有機半導体層をパターニングするものであることにより、上記有機半導体層パターニング工程においては、上記パッシベーション層が真空紫外光を遮光するマスクとしての機能を果たし、上記パッシベーション層が形成されていない部位のみの有機半導体層を除去してパターニングすることができる。このため、本発明によれば上記有機半導体層パターニング工程において、単に真空紫外光を照射するのみで簡易的に有機半導体層を高精度でパターニングすることが可能となる。
このようなことから、本発明によれば、有機半導体層を高精度で簡易的にパターニングすることが可能であり、有機半導体トランジスタを有する有機半導体素子を高い生産性で製造することができる。 According to the present invention, the passivation layer formed by the passivation layer forming step has a light shielding property against vacuum ultraviolet light, and the organic semiconductor layer patterning step is performed on the organic semiconductor layer and the passivation layer. In the organic semiconductor layer patterning step, the passivation layer functions as a mask for shielding vacuum ultraviolet light, by irradiating the substrate with vacuum ultraviolet light. It is possible to remove and pattern the organic semiconductor layer only at a portion where the passivation layer is not formed. Therefore, according to the present invention, in the organic semiconductor layer patterning step, the organic semiconductor layer can be simply patterned with high accuracy simply by irradiating vacuum ultraviolet light.
Therefore, according to the present invention, the organic semiconductor layer can be easily patterned with high accuracy, and an organic semiconductor element having an organic semiconductor transistor can be manufactured with high productivity.

従来、有機半導体材料が用いられた有機半導体トランジスタを作製するに際に、有機半導体材料からなる層をパターニングする方法としては、フォトリソグラフィー法が一般的に用いられてきた。しかしながら、フォトリソグラフィー法は、工程が煩雑であるため、生産性に乏しいという問題点があった。
この点、本発明によれば、上記パッシベーション層形成工程において形成されるパッシベーション層を真空紫外光に対する遮光性を有するものにすることにより、上記有機半導体層パターニング工程において、フォトマスクを用いたり、フォトレジストを用いることなく、単に光源から真空紫外光を照射するのみで、上記有機半導体層をパターニングすることができる。このため、本発明によれば高生産性で有機半導体素子を製造することができる。 Conventionally, when producing an organic semiconductor transistor using an organic semiconductor material, a photolithography method has been generally used as a method for patterning a layer made of the organic semiconductor material. However, the photolithography method has a problem in that productivity is poor because the process is complicated.
In this regard, according to the present invention, the passivation layer formed in the passivation layer forming step has a light shielding property against vacuum ultraviolet light, so that a photomask can be used in the organic semiconductor layer patterning step. The organic semiconductor layer can be patterned simply by irradiating vacuum ultraviolet light from a light source without using a resist. For this reason, according to this invention, an organic-semiconductor element can be manufactured with high productivity.

本発明の有機半導体素子の製造方法は、少なくとも上記有機半導体層形成工程、パッシベーション層形成工程、および、有機半導体層パターニング工程とを含む有機半導体トランジスタ形成工程を有するものであり、必要に応じて他の工程を有してもよいものである。
以下、本発明の有機半導体素子の製造方法に用いられる各工程について順に説明する。 The method for producing an organic semiconductor element of the present invention includes an organic semiconductor transistor forming step including at least the organic semiconductor layer forming step, the passivation layer forming step, and the organic semiconductor layer patterning step. These steps may be included.
Hereinafter, each process used for the manufacturing method of the organic-semiconductor element of this invention is demonstrated in order.

１．有機半導体トランジスタ形成工程
まず、本発明に用いられる有機半導体トランジスタ形成工程について説明する。本工程は、基板を用い、上記基板上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上に、真空紫外光に対する遮光性を有するパッシベーション層をパターン状に形成するパッシベーション層形成工程と、真空紫外光を上記パッシベーション層および上記有機半導体層上に照射することにより、上記パッシベーション層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と、を含むものである。本発明の有機半導体素子の製造方法はこのような有機半導体トランジスタ形成工程を有することにより、高生産性で有機半導体素子を製造することができるのである。 1. Organic Semiconductor Transistor Forming Step First, the organic semiconductor transistor forming step used in the present invention will be described. In this step, a substrate is used to form an organic semiconductor layer made of an organic semiconductor material on the substrate, and a passivation layer having a light shielding property against vacuum ultraviolet light is patterned on the organic semiconductor layer. A passivation layer forming step formed on the organic semiconductor layer, and an organic semiconductor layer patterning step of etching the organic semiconductor layer in a portion where the passivation layer is not formed by irradiating the passivation layer and the organic semiconductor layer with vacuum ultraviolet light. , Including. By having such an organic semiconductor transistor formation process, the organic semiconductor element manufacturing method of the present invention can manufacture an organic semiconductor element with high productivity.

以下、本工程に用いられる、有機半導体層形成工程、パッシベーション層形成工程、有機半導体層パターニング工程、および、その他の工程について順に説明する。   Hereinafter, the organic semiconductor layer forming step, the passivation layer forming step, the organic semiconductor layer patterning step, and other steps used in this step will be described in order.

（１）パッシベーション層形成工程
まず、本工程に用いられるパッシベーション層形成工程について説明する。本工程は、後述する有機半導体層形成工程によって形成される有機半導体層上に、後述する有機半導体層パターニング工程に用いられる真空紫外光に対して遮光性を有するパッシベーション層をパターン状に形成する工程である。また、本工程によって形成されるパッシベーション層は、後述する有機半導体層パターニング工程において、真空紫外光を用いて有機半導体層をパターニングする際に、有機半導体層をパターン状にエッチングするためのマスクとしての機能と、本発明により製造される有機半導体素子において、有機半導体トランジスタのトランジスタ特性が経時で劣化することを防止する保護機能を有するものである。 (1) Passivation layer formation process First, the passivation layer formation process used for this process is demonstrated. This step is a step of forming a passivation layer having a light shielding property against vacuum ultraviolet light used in an organic semiconductor layer patterning step described later in a pattern on an organic semiconductor layer formed by an organic semiconductor layer forming step described later. It is. In addition, the passivation layer formed in this step is used as a mask for etching the organic semiconductor layer into a pattern when patterning the organic semiconductor layer using vacuum ultraviolet light in the organic semiconductor layer patterning step described later. The organic semiconductor device manufactured according to the present invention has a function and a protective function that prevents the transistor characteristics of the organic semiconductor transistor from deteriorating over time.

ａ．パッシベーション層の形成方法
本工程において、パッシベーション層を形成する方法としては、後述する有機半導体層パターニング工程に用いられる真空紫外光に対して所望の遮光性を有し、かつ、有機半導体トランジスタの保護機能を有するパッシベーション層を形成できる方法であれば特に限定されるものではない。なかでも、本工程においては上記遮光性および保護機能を備えるパッシベーション層形成材料が溶媒に溶解されたパッシベーション層形成用塗工液を、上記有機半導体層上にパターン状に塗工する方法を用いることが好ましい。このような方法によれば簡略された工程で上記パッシベーション層を形成することが可能だからである。 a. Formation Method of Passivation Layer In this step, as a method for forming the passivation layer, the organic semiconductor transistor has a desired light shielding property against vacuum ultraviolet light used in the organic semiconductor layer patterning step described later and has a protective function for the organic semiconductor transistor. There is no particular limitation as long as it is a method capable of forming a passivation layer having the following. In particular, in this step, a method for applying a passivation layer forming coating solution in which the passivation layer forming material having the light shielding property and the protective function is dissolved in a solvent onto the organic semiconductor layer in a pattern is used. Is preferred. This is because according to such a method, the passivation layer can be formed by a simplified process.

上記パッシベーション層形成用塗工液に用いられるパッシベーション層形成材料としては、上記遮光性と上記保護機能とを備えるパッシベーション層を形成できるものであれば特に限定されるものではない。このようなパッシベーション層形成材料としては、上記真空紫外光に対する遮光性と、上記保護機能とを有する遮光性樹脂材料、および、上記保護機能を有する樹脂材料と上記遮光性を有する遮光剤とが混合されたものを挙げることができる。本工程においては、このようなパッシベーション層形成材料のいずれであっても好適に用いることができるが、なかでも上記遮光性樹脂材料を用いることが好ましい。上記遮光性樹脂材料は、単独で上記遮光性と上記保護機能とを備えるパッシベーション層を形成することができるため、製造コストの面において有利だからである。また、上記遮光性樹脂材料を用いることにより、本工程において、真空紫外光に対する遮光性に優れたパッシベーション層を形成することが容易になるからである。   The passivation layer forming material used in the passivation layer forming coating solution is not particularly limited as long as it can form a passivation layer having the light shielding property and the protective function. As such a passivation layer forming material, a light shielding resin material having a light shielding property against the vacuum ultraviolet light and the protective function, and a resin material having the protective function and a light shielding agent having the light shielding property are mixed. Can be mentioned. In this step, any of such passivation layer forming materials can be suitably used, and among these, the light shielding resin material is preferably used. This is because the light-shielding resin material is advantageous in terms of manufacturing cost because it can form a passivation layer having the light-shielding property and the protective function alone. In addition, by using the light-shielding resin material, it becomes easy to form a passivation layer excellent in light-shielding property against vacuum ultraviolet light in this step.

本工程に用いられる上記遮光性樹脂材料としては、上記パッシベーション層形成用塗工液に用いられる溶媒に所望の濃度で溶解可能なものであれば特に限定されるものではない。このような遮光性樹脂材料としては、例えば、ＰＶＰ、ＰＶＡ、ＰＭＭＡ、ＰＳ、ポリエチレンオキサイド（ＰＥＯ）、水系エポキシ樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド、および、カルド系樹脂等を挙げることができる。   The light-shielding resin material used in this step is not particularly limited as long as it can be dissolved at a desired concentration in the solvent used in the passivation layer-forming coating solution. Examples of such a light-shielding resin material include PVP, PVA, PMMA, PS, polyethylene oxide (PEO), aqueous epoxy resin, epoxy resin, acrylic resin, polyimide, and cardo resin.

なお、本工程においては、上記遮光性樹脂材料を１種類のみ用いてもよく、または、２種類以上を混合して用いてもよい。   In this step, only one type of the light-shielding resin material may be used, or two or more types may be used in combination.

一方、上記パッシベーション層形成用塗工液に用いられる溶媒としては、上記パッシベーション層形成材料を所望濃度で溶解することができ、かつ、上記有機半導体層を構成する有機半導体材料を溶解しにくいものであれば特に限定されるものではなく、上記パッシベーション層形成材料や、上記有機半導体層を構成する有機半導体材料の種類等に応じて適宜選択して用いればよい。このような溶媒のとしては、例えば、エタノール、プロパノール、ブタノール、ペンタノール、ヘキサノール、イソプロピルアルコール、ＰＧＭＥＡ、および、水等を挙げることができる。   On the other hand, as the solvent used in the passivation layer forming coating solution, the passivation layer forming material can be dissolved at a desired concentration, and the organic semiconductor material constituting the organic semiconductor layer is difficult to dissolve. There is no particular limitation as long as the material is used, and the passivation layer forming material and the organic semiconductor material constituting the organic semiconductor layer may be appropriately selected and used. Examples of such a solvent include ethanol, propanol, butanol, pentanol, hexanol, isopropyl alcohol, PGMEA, and water.

なお、本工程においては、これらの溶媒を単独で用いてもよく、あるいは、２種類以上を混合して用いてもよい。   In this step, these solvents may be used alone or in combination of two or more.

また、上記パッシベーション層形成用塗工液の固形分濃度としては、上記パッシベーション層形成用塗工液を上記有機半導体層上に塗工する塗布方法に応じて、上記パッシベーション層形成用塗工液の溶液粘度や、表面張力等を所望の範囲内にすることができる範囲であれば特に限定されるものではない。なかでも本工程においては５質量％〜３０質量％の範囲内であることが好ましい。   In addition, as the solid content concentration of the passivation layer forming coating solution, the passivation layer forming coating solution may be used in accordance with a coating method for coating the passivation layer forming coating solution on the organic semiconductor layer. There is no particular limitation as long as the solution viscosity, the surface tension, and the like are within a desired range. Especially in this process, it is preferable to exist in the range of 5 mass%-30 mass%.

上記パッシベーション層形成用塗工液を上記有機半導体層上に塗工することにより、パッシベーション層を形成する方法としては、所望のパターン状にパッシベーション層を形成できる方法であれば特に限定されるものではない。このような方法としては、印刷法を用い、上記有機半導体層上に上記パッシベーション層形成用塗工液をパターン状に印刷する方法（第１の方法）と、上記パッシベーション層形成用塗工液を上記有機半導体層上の全面に塗工することにより、パターニングされていないパッシベーション層を形成した後、当該パッシベーション層をリソグラフィー法等によってパターニングする方法（第２の方法）とを挙げることができる。
本工程においては、上記第１の方法および上記第２の方法のいずれの方法であっても好適に用いることができるが、なかでも上記第１の方法を用いることが好ましい。上記第２の方法は、パターニングされたパッシベーション層を形成するのに、パターニングされていないパッシベーション層を形成する工程と、当該パッシベーション層をパターニングする工程との２工程を必要とするのに対し、上記第１の方法は１工程で直接的にパターニングされたパッシベーション層を形成することが可能になるため、本工程を簡略化することができるからである。 The method for forming the passivation layer by coating the passivation layer-forming coating solution on the organic semiconductor layer is not particularly limited as long as it can form the passivation layer in a desired pattern. Absent. As such a method, a printing method is used to print the passivation layer forming coating solution on the organic semiconductor layer in a pattern (first method), and the passivation layer forming coating solution. An example is a method (second method) in which an unpatterned passivation layer is formed by coating on the entire surface of the organic semiconductor layer, and then the passivation layer is patterned by a lithography method or the like.
In this step, any of the first method and the second method can be suitably used, but it is preferable to use the first method. The second method requires two steps of forming a non-patterned passivation layer and patterning the passivation layer in order to form a patterned passivation layer. This is because the first method makes it possible to form a passivation layer that is directly patterned in one step, so that this step can be simplified.

上記第１の方法に用いられる印刷法としては、上記パッシベーション層形成用塗工液を所望のパターンに印刷できる方法であれば特に限定されるものではない。このような印刷方法としては、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、およびグラビア・オフセット印刷法等を挙げることができる。なかでも本工程においてはスクリーン印刷法を用いることが好ましい。スクリーン印刷法を用いることにより本工程において、高精細なパターン状のパッシベーション層を形成することが可能になるからである。   The printing method used in the first method is not particularly limited as long as the method can print the passivation layer forming coating solution in a desired pattern. Examples of such printing methods include an inkjet method, a screen printing method, a pad printing method, a flexographic printing method, a microcontact printing method, a gravure printing method, an offset printing method, and a gravure / offset printing method. In particular, it is preferable to use a screen printing method in this step. This is because the use of the screen printing method makes it possible to form a high-definition patterned passivation layer in this step.

ｂ．パッシベーション層
本工程により形成されるパッシベーション層は、上述した有機半導体トランジスタの保護機能と、後述する有機半導体パターニング工程に用いられる真空紫外光に対する遮光性を有するものとなるが、ここで、上記遮光性の程度としては本工程においてパッシベーション層が形成された部位の有機半導体層が、後述する有機半導体層パターニング工程において劣化されない程度であれば特に限定されるものではない。したがって、上記遮光性の程度については、後述する有機半導体層パターニング工程において用いられる真空紫外光の波長に応じて適宜決定すればよい。なかでも本工程によって形成されるパッシベーション層は、後述する有機半導体層パターニング工程に用いられる真空紫外光の透過率が１０％以下であることが好ましく、特に３％以下であることが好ましく、さらには１％以下であることが好ましい。上記真空紫外光に対する透過率が上記範囲内であることにより、後述する有機半導体層パターニング工程に用いられる真空紫外光の波長に関わらず、後述する有機半導体層パターニング工程において有機半導体層が劣化することを防止できるからである。 b. Passivation layer The passivation layer formed in this step has a protective function for the organic semiconductor transistor described above and a light shielding property against vacuum ultraviolet light used in the organic semiconductor patterning step described later. The degree of is not particularly limited as long as the organic semiconductor layer in the portion where the passivation layer is formed in this step is not deteriorated in the organic semiconductor layer patterning step described later. Therefore, what is necessary is just to determine suitably the said light-shielding degree according to the wavelength of the vacuum ultraviolet light used in the organic-semiconductor-layer patterning process mentioned later. Among these, the passivation layer formed by this step preferably has a vacuum ultraviolet light transmittance of 10% or less used in the organic semiconductor layer patterning step described later, particularly preferably 3% or less, It is preferable that it is 1% or less. When the transmittance with respect to the vacuum ultraviolet light is within the above range, the organic semiconductor layer is deteriorated in the organic semiconductor layer patterning step described later regardless of the wavelength of the vacuum ultraviolet light used in the organic semiconductor layer patterning step described later. It is because it can prevent.

また、本工程において形成されるパッシベーション層の厚みとしては、後述する有機半導体層形成用パターニング工程に用いられる真空紫外光に対して所定の遮光性、および、有機半導体トランジスタの保護機能を所望の程度にできる範囲内であれば特に限定されるものではない。なかでも本工程においては、１００μｍ以下であることが好ましく、特に０．１μｍ〜１０μｍの範囲内であることが好ましく、さらには０．３μｍ〜１μｍの範囲内であることが好ましい。   In addition, the thickness of the passivation layer formed in this step is set to a desired degree of a predetermined light-shielding property against vacuum ultraviolet light used in an organic semiconductor layer forming patterning step described later and a protective function of the organic semiconductor transistor. If it is in the range which can be made, it will not specifically limit. Especially in this process, it is preferable that it is 100 micrometers or less, It is preferable to exist in the range of 0.1 micrometer-10 micrometers especially, Furthermore, it is preferable to exist in the range of 0.3 micrometer-1 micrometer.

（２）有機半導体層パターニング工程
次に、本工程に用いられる有機半導体層パターニング工程について説明する。本工程は、後述する有機半導体層形成工程によって形成された有機半導体層および上記パッシベーション層形成工程によって形成されたパッシベーション層上に真空紫外光を照射することにより、上記パッシベーション層が形成されていない部位の有機半導体層をエッチングする工程である。 (2) Organic Semiconductor Layer Patterning Step Next, the organic semiconductor layer patterning step used in this step will be described. In this step, the portion where the passivation layer is not formed by irradiating vacuum ultraviolet light onto the organic semiconductor layer formed by the organic semiconductor layer forming step described later and the passivation layer formed by the passivation layer forming step. This is a step of etching the organic semiconductor layer.

本工程においては、上記パッシベーション層が本工程に用いられる真空紫外光のマスクとしての機能を果たすため、単に真空紫外光を照射することによって容易に有機半導体層をパターニングすることができる。   In this step, since the passivation layer functions as a vacuum ultraviolet light mask used in this step, the organic semiconductor layer can be easily patterned simply by irradiation with vacuum ultraviolet light.

なお、本工程においては、上記パッシベーション層をマスクとして用いてパターニングするため、本工程においてパターニングされる有機半導体層のパターンは、上記パッシベーション層が形成されているパターンと同一になる。   In this step, since the patterning is performed using the passivation layer as a mask, the pattern of the organic semiconductor layer patterned in this step is the same as the pattern in which the passivation layer is formed.

上述したように、本工程においては、真空紫外光を上記パッシベーション層および上記有機半導体層上に照射することによって、上記パッシベーション層が形成されていない部位の有機半導体層を除去する方法が用いられる。ここで、本発明において真空紫外光とは、波長が１０ｎｍ〜２００ｎｍの範囲内である紫外線を意味するが、本工程に用いられる真空紫外光としては、上記有機半導体層を所望の時間内に除去できる波長を有するものであれば特に限定されるものではなく、上記有機半導体層を構成する有機半導体材料の種類に応じて適切な波長の真空紫外光を用いればよい。なかでも本工程に用いられる真空紫外光は、波長が、１０ｎｍ〜２００ｎｍの範囲内であることが好ましく、特に１２６ｎｍ〜１９３ｎｍの範囲内であることが好ましく、さらに１７２ｎｍであることが好ましい。このような波長範囲の真空紫外光を用いることにより、上記有機半導体層を構成する有機半導体材料の種類に関わらず、上記有機半導体層パターニング工程において、上記有機半導体層を短時間でパターニングすることが可能になるからである。   As described above, in this step, a method of removing the organic semiconductor layer in a portion where the passivation layer is not formed by irradiating vacuum ultraviolet light onto the passivation layer and the organic semiconductor layer is used. Here, in the present invention, vacuum ultraviolet light means ultraviolet light having a wavelength in the range of 10 nm to 200 nm, but as the vacuum ultraviolet light used in this step, the organic semiconductor layer is removed within a desired time. There is no particular limitation as long as it has a wavelength that can be used, and vacuum ultraviolet light having an appropriate wavelength may be used according to the type of organic semiconductor material constituting the organic semiconductor layer. In particular, the vacuum ultraviolet light used in this step preferably has a wavelength in the range of 10 nm to 200 nm, particularly preferably in the range of 126 nm to 193 nm, and more preferably 172 nm. By using vacuum ultraviolet light in such a wavelength range, the organic semiconductor layer can be patterned in a short time in the organic semiconductor layer patterning step, regardless of the type of organic semiconductor material constituting the organic semiconductor layer. Because it becomes possible.

本工程において、真空紫外光の照射に用いられる光源としては、例えば、エキシマランプ、低圧水銀ランプ、その他種々の光源を挙げることができる。   In this step, examples of the light source used for irradiation with vacuum ultraviolet light include an excimer lamp, a low-pressure mercury lamp, and various other light sources.

また、本工程における真空紫外光の照射量としては、本工程において上記有機半導体層を除去できる範囲内であれば特に限定されるものではなく、上記有機半導体層を構成する有機半導体材料の種類や、上記真空紫外光の波長等によって適宜調整すればよい。   In addition, the amount of vacuum ultraviolet light irradiation in this step is not particularly limited as long as it is within the range in which the organic semiconductor layer can be removed in this step, and the type of organic semiconductor material constituting the organic semiconductor layer is not limited. What is necessary is just to adjust suitably with the wavelength etc. of the said vacuum ultraviolet light.

本工程において、上記パッシベーション層および上記有機半導体層上に真空紫外光を照射する方法としては、上記パッシベーション層および上記有機半導体層上に均一な照射量で真空紫外光を照射できる方法であれば特に限定されない。このような照射方法としては、例えば、上記パッシベーション層および上記有機半導体層の全面を同時に照射する方法、および、光源または上記パッシベーション層および上記有機半導体層が形成された基板の少なくとも一方を移動させながら、上記パッシベーション層および上記有機半導体層の全面を順次に照射する方法を挙げることができる。なかでも本工程においては後者の方法を用いることが好ましい。その理由は次の通りである。
すなわち、真空紫外光は指向性のない分散光であるため、上記パッシベーション層および上記有機半導体層の全面を同時に照射する方法では、例えば、大面積の上記パッシベーション層および上記有機半導体層に真空紫外光を照射する場合に、中央部と端部とで真空紫外光の照射量に差が生じてしまう可能性がある。しかしながら、上記パッシベーション層および上記有機半導体層の全面を順次に照射する方法によれば、たとえ大面積の上記パッシベーション層および上記有機半導体層に真空紫外光を照射する場合であっても、全面に対して均一に真空紫外光を照射することが容易になるからである。 In this step, the method of irradiating the passivation layer and the organic semiconductor layer with vacuum ultraviolet light is particularly a method that can irradiate the passivation layer and the organic semiconductor layer with vacuum ultraviolet light with a uniform dose. It is not limited. As such an irradiation method, for example, the entire surface of the passivation layer and the organic semiconductor layer is irradiated simultaneously, and at least one of the light source or the substrate on which the passivation layer and the organic semiconductor layer are formed is moved. And a method of sequentially irradiating the entire surface of the passivation layer and the organic semiconductor layer. Of these, the latter method is preferably used in this step. The reason is as follows.
That is, since vacuum ultraviolet light is non-directional dispersed light, the method of simultaneously irradiating the entire surface of the passivation layer and the organic semiconductor layer, for example, applies vacuum ultraviolet light to the passivation layer and the organic semiconductor layer having a large area. In the case of irradiating, there is a possibility that a difference occurs in the irradiation amount of the vacuum ultraviolet light between the central portion and the end portion. However, according to the method of sequentially irradiating the entire surface of the passivation layer and the organic semiconductor layer, even if the passivation layer and the organic semiconductor layer having a large area are irradiated with vacuum ultraviolet light, the entire surface is irradiated. This is because it becomes easy to uniformly irradiate vacuum ultraviolet light.

また本工程においては、上記順次に照射する方法のなかでも、上記パッシベーション層および上記有機半導体層が形成された基板を固定し、上記光源を移動させながら照射する方法を用いることが好ましい。このような方法によれば、大面積の上記パッシベーション層および上記有機半導体層に均一に真空紫外光を照射することが容易になるからである。   In this step, it is preferable to use a method of irradiating while moving the light source while fixing the substrate on which the passivation layer and the organic semiconductor layer are formed, among the methods of sequentially irradiating. This is because according to such a method, it becomes easy to uniformly irradiate the large-area passivation layer and the organic semiconductor layer with vacuum ultraviolet light.

なお、本工程に用いられる真空紫外光の光源は、１つであってもよく、または、複数個を用いてもよい。また、複数個の光源を用いる場合において、本工程における真空紫外光の照射方法として光源を移動させながら照射する方法を用いる場合は、複数個の光源を同時に移動させてもよく、または、個別に移動させてもよい。   Note that the number of vacuum ultraviolet light sources used in this step may be one, or a plurality of light sources may be used. In the case of using a plurality of light sources, when using the method of irradiating while moving the light source as the vacuum ultraviolet light irradiation method in this step, the plurality of light sources may be moved simultaneously or individually. It may be moved.

（３）有機半導体層形成工程
次に、本工程に用いられる有機半導体層形成工程について説明する。本工程は、基板を用い、上記基板上に有機半導体材料からなる有機半導体層を形成する工程である。 (3) Organic-semiconductor layer formation process Next, the organic-semiconductor-layer formation process used for this process is demonstrated. This step is a step of forming an organic semiconductor layer made of an organic semiconductor material on the substrate using a substrate.

ａ．有機半導体層の形成方法
本工程において、上記基板上に有機半導体層を形成する方法としては、本工程に用いられる有機半導体材料の種類等に応じて、上記基板上に所望の厚みの有機半導体層を形成できる方法であれば特に限定されるものではない。このような方法としては、例えば、上記有機半導体材料が溶媒に可溶なものである場合は、当該有機半導体材料を溶媒に溶解して、有機半導体層形成用塗工液を調製した後、当該有機半導体層形成用塗工液を上記基板上に塗工する方法を挙げることができる。この場合の塗工方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、およびキャスト法等を挙げることができる。
一方、上記有機半導体材料が溶媒に不溶なものである場合は、例えば、真空蒸着法等のドライプロセスにより、上記基板上に有機半導体層を形成する方法を挙げることができる。 a. Method for Forming Organic Semiconductor Layer In this step, as a method for forming an organic semiconductor layer on the substrate, an organic semiconductor layer having a desired thickness is formed on the substrate according to the type of organic semiconductor material used in the step. The method is not particularly limited as long as the method can form the film. As such a method, for example, when the organic semiconductor material is soluble in a solvent, the organic semiconductor material is dissolved in a solvent to prepare an organic semiconductor layer forming coating solution, A method of coating the organic semiconductor layer forming coating solution on the substrate can be mentioned. Examples of the coating method in this case include a spin coating method, a die coating method, a roll coating method, a bar coating method, an LB method, a dip coating method, a spray coating method, a blade coating method, and a casting method. .
On the other hand, when the organic semiconductor material is insoluble in a solvent, for example, a method of forming an organic semiconductor layer on the substrate by a dry process such as a vacuum evaporation method can be exemplified.

本工程に用いられる有機半導体材料としては、本発明により製造される有機半導体素子の用途等に応じて、本工程により形成される有機半導体層に所望の半導体特性を付与できるものであれば特に限定されるものではない。例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ（Ｎ−置換ピロール）、ポリ（３−置換ピロール）、ポリ（３，４−二置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）、ポリ（３，４−二置換チオフェン）、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。なかでも本工程においては、ペンタセンまたはポリチオフェン類を好適に用いることができる。   The organic semiconductor material used in this step is particularly limited as long as it can impart desired semiconductor characteristics to the organic semiconductor layer formed by this step, depending on the use of the organic semiconductor element produced by the present invention. Is not to be done. For example, π-electron conjugated aromatic compounds, chain compounds, organic pigments, organosilicon compounds, and the like can be given. More specifically, low molecular organic semiconductor materials such as pentacene, and polypyrroles such as polypyrrole, poly (N-substituted pyrrole), poly (3-substituted pyrrole), and poly (3,4-disubstituted pyrrole). , Polythiophene, poly (3-substituted thiophene), poly (3,4-disubstituted thiophene), polythiophenes such as polybenzothiophene, polyisothianaphthenes such as polyisothianaphthene, and polychess such as polychenylene vinylene Nylene vinylenes, poly (p-phenylene vinylenes) such as poly (p-phenylene vinylene), polyanilines such as polyaniline and poly (N-substituted aniline), polyacetylenes such as polyacetylene, polyazulenes such as polydiacetylene and polyazulene High molecular organic semiconductor materials such as Among these, pentacene or polythiophenes can be preferably used in this step.

ｂ．基板
本工程に用いられる基板としては、本発明により製造される有機半導体素子の用途等に応じて任意の機能を有する基板を用いることができる。このような基板としては、ガラス基板等の可撓性を有さないリジット基板であってもよく、または、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基板であってもよい。本工程においては、このようなリジット基板およびフレキシブル基板のいずれであっても好適に用いられるが、なかでもフレキシブル基板を用いることが好ましい。このようなフレキシブル基板を用いることにより、本発明の有機半導体素子の製造方法をＲｏｌｌ ｔｏ Ｒｏｌｌプロセスにすることが可能になるため、本発明によって、より高い生産性で有機半導体素子を製造することが可能になるからである。 b. Substrate As the substrate used in this step, a substrate having an arbitrary function can be used according to the use of the organic semiconductor element produced according to the present invention. Such a substrate may be a rigid substrate having no flexibility such as a glass substrate, or may be a flexible substrate having flexibility such as a film made of a plastic resin. In this step, any of such a rigid substrate and a flexible substrate is preferably used, and among them, it is preferable to use a flexible substrate. By using such a flexible substrate, it becomes possible to make the organic semiconductor device manufacturing method of the present invention a Roll to Roll process. Therefore, according to the present invention, an organic semiconductor device can be manufactured with higher productivity. Because it becomes possible.

本工程に用いられる上記プラスチック樹脂としては、例えば、ＰＥＴ、ＰＥＮ、ＰＥＳ、ＰＩ、ＰＥＥＫ、ＰＣ、ＰＰＳおよびＰＥＩ等を挙げることができる。   Examples of the plastic resin used in this step include PET, PEN, PES, PI, PEEK, PC, PPS, and PEI.

また、本工程に用いられる基板の厚みは、通常、１ｍｍ以下であることが好ましく、なかでも５０μｍ〜７００μｍの範囲内であることが好ましい。   Further, the thickness of the substrate used in this step is usually preferably 1 mm or less, and particularly preferably in the range of 50 μm to 700 μm.

ｃ．有機半導体層
本工程により形成される有機半導体層の厚みとしては、上記有機半導体材料の種類等に応じて所望の半導体特性を備える有機半導体層を形成できる範囲であれば特に限定されない。なかでも本工程においては１０００ｎｍ以下であることが好ましく、なかでも５ｎｍ〜３００ｎｍの範囲内であることが好ましく、特に２０ｎｍ〜１００ｎｍの範囲内であることが好ましい。 c. Organic Semiconductor Layer The thickness of the organic semiconductor layer formed by this step is not particularly limited as long as an organic semiconductor layer having desired semiconductor characteristics can be formed according to the type of the organic semiconductor material. In particular, in this step, the thickness is preferably 1000 nm or less, particularly preferably in the range of 5 nm to 300 nm, and particularly preferably in the range of 20 nm to 100 nm.

（４）その他の工程
本工程には、上記パッシベーション層形成工程、上記有機半導体層形成工程、および、上記有機半導体層パターニング工程以外の他の工程が含まれていてもよい。このような他の工程としては特に限定されるものではなく、本工程により形成される有機半導体トランジスタの構造等に応じて任意の工程を用いることができる。なかでも本工程においては、通常、ゲート電極を形成するゲート電極形成工程と、ゲート絶縁層を形成するゲート絶縁層形成工程と、ソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程とが用いられる。 (4) Other Steps This step may include steps other than the passivation layer forming step, the organic semiconductor layer forming step, and the organic semiconductor layer patterning step. Such other steps are not particularly limited, and any step can be used according to the structure of the organic semiconductor transistor formed by this step. In particular, in this step, a gate electrode forming step for forming a gate electrode, a gate insulating layer forming step for forming a gate insulating layer, and a source / drain electrode forming step for forming a source electrode and a drain electrode are usually used. It is done.

本工程が、上記ゲート電極形成工程と、上記ゲート絶縁層形成工程と、上記ソース・ドレイン電極形成工程とを有する場合について図を参照しながら説明する。図２は、本工程に、上記ゲート電極形成工程と、上記ゲート絶縁層形成工程と、上記ソース・ドレイン電極形成工程とが用いられる場合の一例を示す概略図である。図２に例示するように、本工程は、通常、基板１０を用い（図２（ａ））、上記基板１０上に、ゲート電極２３を形成するゲート電極形成工程と（図２（ｂ））、上記ゲート電極２３を覆うようにゲート絶縁層２４を形成する、ゲート絶縁層形成工程（図２（ｃ））と、上記ゲート絶縁層２４および上記基板１０上に、上述した方法によって有機半導体層２１’を形成する有機半導体層形成工程（図２（ｄ））と、上記有機半導体層２１’上で対向するように、ソース電極２５およびドレイン電極２６を形成するソース・ドレイン電極形成工程（図２（ｅ））と、上記有機半導体層２１’、ソース電極２５、および、ドレイン電極２６上に、上述した方法によってパターン状のパッシベーション層２２を形成するパッシベーション層形成工程（図２（ｆ））と、上記パッシベーション層２２が形成されていない部位の上記有機半導体層２１’を上述した方法によりエッチングする有機半導体層パターニング工程（図２（ｇ））とにより、有機半導体トランジスタ２０を形成する態様で用いられる。   A case where this step includes the gate electrode forming step, the gate insulating layer forming step, and the source / drain electrode forming step will be described with reference to the drawings. FIG. 2 is a schematic view showing an example in which the gate electrode forming step, the gate insulating layer forming step, and the source / drain electrode forming step are used in this step. As illustrated in FIG. 2, this step usually uses a substrate 10 (FIG. 2A), and a gate electrode forming step of forming a gate electrode 23 on the substrate 10 (FIG. 2B). And forming a gate insulating layer 24 so as to cover the gate electrode 23 (FIG. 2C), and forming an organic semiconductor layer on the gate insulating layer 24 and the substrate 10 by the method described above. The organic semiconductor layer forming step (FIG. 2D) for forming 21 ′ and the source / drain electrode forming step (FIG. 2) for forming the source electrode 25 and the drain electrode 26 so as to face each other on the organic semiconductor layer 21 ′. 2 (e)) and a passivation layer forming step of forming a patterned passivation layer 22 on the organic semiconductor layer 21 ′, the source electrode 25, and the drain electrode 26 by the method described above. 2 (f)) and an organic semiconductor layer patterning step (FIG. 2 (g)) for etching the organic semiconductor layer 21 ′ at a portion where the passivation layer 22 is not formed by the above-described method. 20 is used.

なお、上記図２においては、本工程によりボトムゲート・トップコンタクト構造を有する有機半導体トランジスタを形成する例について説明したが、本工程において上記ゲート電極形成工程、上記ゲート絶縁層形成工程、および、上記ソース・ドレイン電極形成工程を用いる態様は、このような態様に限定されるものではない。したがって、本工程において、上記ゲート電極形成工程、上記ゲート絶縁層形成工程、および、上記ソース・ドレイン電極形成工程を用いる態様としては、ボトムゲート・ボトムコンタクト構造を有する有機半導体トランジスタを形成するように用いられる態様であってもよく、トップゲート・トップコンタクト構造を有する有機半導体トランジスタを形成するように用いられる態様であってもよく、さらには、トップゲート・ボトムコンタクト構造を有する有機半導体トランジスタを形成するように用いられる態様であってもよい。   In addition, although the example which forms the organic-semiconductor transistor which has a bottom gate top contact structure by this process was demonstrated in the said FIG. 2, in the said process, the said gate electrode formation process, the said gate insulating layer formation process, and the said The aspect using the source / drain electrode forming step is not limited to such an aspect. Therefore, in this step, as an embodiment using the gate electrode forming step, the gate insulating layer forming step, and the source / drain electrode forming step, an organic semiconductor transistor having a bottom gate / bottom contact structure is formed. The embodiment may be used, may be used to form an organic semiconductor transistor having a top gate / top contact structure, and further forms an organic semiconductor transistor having a top gate / bottom contact structure. It may be used in such a manner.

ここで、上記ゲート電極形成工程、上記ゲート絶縁層形成工程、および、上記ソース・ドレイン電極形成工程が、ボトムゲート・ボトムコンタクト構造を有する有機半導体トランジスタを形成するように用いられる態様では、本工程は、ゲート電極形成工程、ゲート絶縁層形成工程、ソース・ドレイン電極形成工程、有機半導体層形成工程、パッシベーション層形成工程、有機半導体層パターニング工程の順に実施されることになる。
また、上記ゲート電極形成工程、上記ゲート絶縁層形成工程、および、上記ソース・ドレイン電極形成工程がトップゲート・トップコンタクト構造を有する有機半導体トランジスタを形成するように用いられる態様では、本工程は、有機半導体層形成工程、ソース・ドレイン電極形成工程、ゲート絶縁層形成工程、ゲート電極形成工程、パッシベーション層形成工程、および、有機半導体層パターニング工程の順に実施されることになる。
さらに、上記ゲート電極形成工程、上記ゲート絶縁層形成工程、および、上記ソース・ドレイン電極形成工程がトップゲート・ボトムコンタクト構造を有する有機半導体トランジスタを形成するように用いられる態様では、本工程は、ソース・ドレイン電極形成工程、有機半導体層形成工程、ゲート絶縁層形成工程、ゲート電極形成工程、パッシベーション層形成工程、および、有機半導体層パターニング工程の順に実施されることになる。 Here, in the aspect in which the gate electrode formation step, the gate insulating layer formation step, and the source / drain electrode formation step are used to form an organic semiconductor transistor having a bottom gate / bottom contact structure, this step Are performed in the order of a gate electrode forming step, a gate insulating layer forming step, a source / drain electrode forming step, an organic semiconductor layer forming step, a passivation layer forming step, and an organic semiconductor layer patterning step.
In an aspect in which the gate electrode formation step, the gate insulating layer formation step, and the source / drain electrode formation step are used to form an organic semiconductor transistor having a top gate / top contact structure, The organic semiconductor layer forming step, the source / drain electrode forming step, the gate insulating layer forming step, the gate electrode forming step, the passivation layer forming step, and the organic semiconductor layer patterning step are performed in this order.
Further, in an aspect in which the gate electrode formation step, the gate insulating layer formation step, and the source / drain electrode formation step are used to form an organic semiconductor transistor having a top gate / bottom contact structure, this step includes: The source / drain electrode forming step, the organic semiconductor layer forming step, the gate insulating layer forming step, the gate electrode forming step, the passivation layer forming step, and the organic semiconductor layer patterning step are performed in this order.

なお、本工程に用いられる上記ゲート電極形成工程と、上記ゲート絶縁層形成工程と、上記ソース・ドレイン電極形成工程において、ゲート電極、ゲート絶縁層、ソース電極およびドレイン電極をそれぞれ形成する方法としては、一般的に半導体トランジスタを形成する際に用いられている方法と同様であるため、ここでの詳しい説明は省略する。   In the gate electrode forming step, the gate insulating layer forming step, and the source / drain electrode forming step used in this step, the gate electrode, the gate insulating layer, the source electrode, and the drain electrode are each formed as a method. Since it is the same as the method generally used when forming a semiconductor transistor, detailed description here is abbreviate | omitted.

（５）有機半導体トランジスタ
本工程により形成される有機半導体トランジスタは、少なくとも上記有機半導体層および上記パッシベーション層を有するものであるが、通常は、上記有機半導体層および上記パッシベーション層以外に、ゲート電極、ソース電極、ドレイン電極、および、ゲート絶縁層が用いられることにより、トランジスタとしての機能を発現するものである。 (5) Organic Semiconductor Transistor The organic semiconductor transistor formed by this step has at least the organic semiconductor layer and the passivation layer. Usually, in addition to the organic semiconductor layer and the passivation layer, a gate electrode, By using the source electrode, the drain electrode, and the gate insulating layer, a function as a transistor is exhibited.

ここで、本工程より形成される有機半導体トランジスタの構造としては、上記有機半導体層および上記パッシベーション層が用いられた構造であれば特に限定されるものではなく、一般的に公知の薄膜トランジスタ構造を採用することができる。このような有機半導体トランジスタの構造としては、例えば、ボトムゲート型構造およびトップゲート型構造を挙げることができる。   Here, the structure of the organic semiconductor transistor formed in this step is not particularly limited as long as the organic semiconductor layer and the passivation layer are used, and a generally known thin film transistor structure is adopted. can do. Examples of the structure of such an organic semiconductor transistor include a bottom gate type structure and a top gate type structure.

本工程より形成される有機半導体トランジスタが、ボトムゲート型構造を有する場合について図を参照しながら説明する。図３は、本工程により形成される有機半導体トランジスタが、ボトムゲート型構造を有する態様の一例を示す概略図である。図３に例示するように、本工程により形成される有機半導体トランジスタ２０、２０’は、基板１０上に形成されたゲート電極２３と、上記ゲート電極２３を覆うように形成されたゲート絶縁層２４と、上記ゲート絶縁層２４および上記基板１０上に形成された有機半導体層２１と、上記有機半導体層２１に接するように形成されたソース電極２５、ドレイン電極２６と、上記有機半導体層２１を覆うように形成されたパッシベーション層２２を有する、ボトムゲート型構造を有するものであってもよい。
また、このようなボトムゲート型構造としては、ソース電極２５およびドレイン電極２６が上記有機半導体層２１の上面に配置されているボトムゲート・トップコンタクト型構造であってもよく（図３（ａ））、または、ソース電極２５およびドレイン電極２６が上記有機半導体層２１の下面に配置されているボトムゲート・ボトムコンタクト型構造であってもよい（図３（ｂ））。 The case where the organic semiconductor transistor formed in this step has a bottom-gate structure will be described with reference to the drawings. FIG. 3 is a schematic view showing an example of an aspect in which the organic semiconductor transistor formed by this process has a bottom-gate structure. As illustrated in FIG. 3, the organic semiconductor transistors 20 and 20 ′ formed by this step include a gate electrode 23 formed on the substrate 10 and a gate insulating layer 24 formed to cover the gate electrode 23. The organic semiconductor layer 21 formed on the gate insulating layer 24 and the substrate 10, the source electrode 25 and the drain electrode 26 formed so as to be in contact with the organic semiconductor layer 21, and the organic semiconductor layer 21. It may have a bottom gate type structure having the passivation layer 22 formed as described above.
Such a bottom gate structure may be a bottom gate / top contact structure in which the source electrode 25 and the drain electrode 26 are disposed on the upper surface of the organic semiconductor layer 21 (FIG. 3A). Or a bottom gate / bottom contact type structure in which the source electrode 25 and the drain electrode 26 are disposed on the lower surface of the organic semiconductor layer 21 (FIG. 3B).

次いで、本工程により形成される有機半導体トランジスタが、トップゲート型構造を有する場合について図を参照しながら説明する。図４は、本工程により形成される有機半導体トランジスタがトップゲート構造を有する態様の一例を示す概略図である。図４に例示するように、本工程により形成される有機半導体トランジスタ２０’’，２０’’’は、基板１０上に形成された有機半導体層２１と、上記有機半導体層２１に接するように形成されたソース電極２５、ドレイン電極２６と、上記有機半導体層２１上に形成されたゲート絶縁層２４と、上記ゲート絶縁層２４上に形成されたゲート電極２３と、上記ゲート電極２３およびゲート絶縁層２４を覆うように形成されたパッシベーション層２２とを有する、トップゲート型構造であってもよい。
また、このようなトップゲート構造としては、ソース電極２５およびドレイン電極２６が上記有機半導体層２１の上面に配置されているトップゲート・トップコンタクト型構造であってもよく（図４（ａ））、または、ソース電極２５およびドレイン電極２６が上記有機半導体層２１の下面に配置されているトップゲート・ボトムコンタクト型構造であってもよい（図４（ｂ））。 Next, the case where the organic semiconductor transistor formed by this process has a top gate structure will be described with reference to the drawings. FIG. 4 is a schematic view showing an example of an embodiment in which the organic semiconductor transistor formed by this process has a top gate structure. As illustrated in FIG. 4, the organic semiconductor transistors 20 ″ and 20 ′ ″ formed by this step are formed so as to be in contact with the organic semiconductor layer 21 formed on the substrate 10 and the organic semiconductor layer 21. Source electrode 25, drain electrode 26, gate insulating layer 24 formed on organic semiconductor layer 21, gate electrode 23 formed on gate insulating layer 24, gate electrode 23 and gate insulating layer A top gate structure having a passivation layer 22 formed so as to cover 24 may be used.
Further, such a top gate structure may be a top gate / top contact type structure in which the source electrode 25 and the drain electrode 26 are disposed on the upper surface of the organic semiconductor layer 21 (FIG. 4A). Alternatively, a top gate / bottom contact type structure in which the source electrode 25 and the drain electrode 26 are disposed on the lower surface of the organic semiconductor layer 21 may be employed (FIG. 4B).

２．その他の工程
本発明の有機半導体素子の製造方法は、上記有機半導体トランジスタ形成工程以外に他の工程を有するものであってもよい。このような他の工程としては、特に限定されるものではなく、本発明により製造される有機半導体素子の用途等に応じて適宜選択して用いればよい。このような他の工程としては、例えば、本発明の有機半導体素子を液晶ディスプレイ装置用のＴＦＴアレイ基板として用いる場合には、上記有機半導体トランジスタに接続されるように画素電極を形成する画素電極形成工程等を挙げることができる。 2. Other Steps The method for producing an organic semiconductor element of the present invention may include other steps in addition to the organic semiconductor transistor forming step. Such other steps are not particularly limited, and may be appropriately selected and used according to the use of the organic semiconductor element produced according to the present invention. As such other steps, for example, when the organic semiconductor element of the present invention is used as a TFT array substrate for a liquid crystal display device, a pixel electrode is formed so as to be connected to the organic semiconductor transistor. A process etc. can be mentioned.

３．有機半導体素子
本発明により製造される有機半導体素子は、本発明の有機半導体素子は、有機半導体材料からなる有機半導体層および上記有機半導体層上に形成されたパッシベーション層を備える有機半導体トランジスタが、基板上に複数形成されたものとなる。
このような有機半導体素子において、上記基板上に上記有機半導体トランジスタが形成されている態様としては、特に限定されるものではなく本発明の有機半導体素子の用途等に応じて所望の態様で配置することができる。 3. Organic Semiconductor Element The organic semiconductor element manufactured according to the present invention is an organic semiconductor element according to the present invention, in which an organic semiconductor transistor including an organic semiconductor layer made of an organic semiconductor material and a passivation layer formed on the organic semiconductor layer is a substrate. A plurality are formed on the top.
In such an organic semiconductor element, the aspect in which the organic semiconductor transistor is formed on the substrate is not particularly limited, and the organic semiconductor transistor is arranged in a desired form according to the use of the organic semiconductor element of the present invention. be able to.

本発明により製造される有機半導体素子の用途としては、例えば、ＴＦＴ方式を用いるディスプレイ装置のＴＦＴアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および有機ＥＬディスプレイ装置等を挙げることができる。   As an application of the organic semiconductor element manufactured by the present invention, for example, it can be used as a TFT array substrate of a display device using a TFT method. Examples of such a display device include a liquid crystal display device, an electrophoretic display device, and an organic EL display device.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

以下、実施例を挙げて本発明を具体的に説明する。   Hereinafter, the present invention will be specifically described with reference to examples.

１．実施例
（ゲート電極形成工程）
まず、大きさ１００ｍｍ×１００ｍｍ×０．７ｍｍのＣr付きガラス基板（Ｃr膜厚３００ｎｍ）表面に、ゲート電極形状の開口部を有するスクリーンマスクを配置した後、エッチングペースト（関西ペイント社製）をスクリーン印刷した。次いで、１００℃、５ｍｉｎのホットプレート上に上記印刷基板を置きレジストを硬化させた。次いで、Ｃｒエッチング液にてパターン部以外のＣｒをエッチングし、その後５％ＮａＯＨ溶液にてレジストを剥離した。次いで、超音波洗浄機を用い純水で上記基板を洗浄した。 1. Example (Gate electrode formation process)
First, after placing a screen mask having a gate electrode-shaped opening on the surface of a glass substrate with a size of 100 mm × 100 mm × 0.7 mm (Cr film thickness 300 nm), an etching paste (manufactured by Kansai Paint Co., Ltd.) is screened. Printed. Next, the printed board was placed on a hot plate at 100 ° C. for 5 minutes to cure the resist. Next, Cr other than the pattern portion was etched with a Cr etching solution, and then the resist was stripped with a 5% NaOH solution. Next, the substrate was washed with pure water using an ultrasonic cleaner.

（ゲート絶縁層形成工程）
次に、上記基板にゲート絶縁層としてフォトレジスト（アクリル系ネガレジスト）をスピンコートした。このときのスピンコートは、８００ｒｐｍで１０ｓｅｃ保持させた。その後、基板を１２０℃で２分乾燥させた後、３５０ｍＪ／ｃｍ２でパターン露光した。
次に、ゲート電極以外の部分を除去するために現像工程を行い、その後、２００℃のオーブンで３０分乾燥させた。 (Gate insulation layer formation process)
Next, a photoresist (acrylic negative resist) was spin-coated on the substrate as a gate insulating layer. The spin coating at this time was held at 800 rpm for 10 seconds. Thereafter, the substrate was dried at 120 ° C. for 2 minutes and then subjected to pattern exposure at 350 mJ / cm 2 .
Next, a development process was performed to remove portions other than the gate electrode, and then the film was dried in an oven at 200 ° C. for 30 minutes.

（ソース・ドレイン電極形成工程）
上記ゲート絶縁層形成後の基板表面に、ソース・ドレイン電極形状の開口部を有するメタルマスクを配置した後、膜厚５０ｎｍのＡｕ膜を蒸着し、ソース・ドレイン電極を形成した。このとき、蒸着の際の真空度は１×１０４Ｐａとし、蒸着速度は約１Å／ｓｅｃとした。形成されたソース電極およびドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離（チャネル長）は５０μｍであった。 (Source / drain electrode formation process)
A metal mask having source / drain electrode-shaped openings was placed on the substrate surface after the gate insulating layer was formed, and then an Au film having a thickness of 50 nm was deposited to form source / drain electrodes. At this time, the degree of vacuum at the time of vapor deposition was 1 × 10 4 Pa, and the vapor deposition rate was about 1 kg / sec. When the formed source electrode and drain electrode were observed with a reflection optical microscope, the distance between the source electrode and the drain electrode (channel length) was 50 μm.

（有機半導体層形成工程）
次に、上記ソース電極およびドレイン電極が形成された基板にスピンコート法を用い高分子有機半導体をコーティングした。高分子有機半導体は固形分０．２ｗｔ％、溶剤ジクロロベンゼンを含む溶液を用いた。その後、上記基板を２００℃まで２０℃／ｍｉｎのレートで徐々に加温していき、２００℃で１０ｍｉｎ保持した後、６℃／ｍｉｎのレートで室温まで徐冷を行った。 (Organic semiconductor layer formation process)
Next, the polymer organic semiconductor was coated on the substrate on which the source electrode and the drain electrode were formed using a spin coating method. As the polymer organic semiconductor, a solution containing a solid content of 0.2 wt% and a solvent dichlorobenzene was used. Thereafter, the substrate was gradually heated to 200 ° C. at a rate of 20 ° C./min, held at 200 ° C. for 10 min, and then gradually cooled to room temperature at a rate of 6 ° C./min.

（パッシベーション層形成工程）
次に、遮光性樹脂材料としてＰＶＰを用い、当該ＰＶＰに架橋剤を混合し、ヘキサノール溶媒に固形分３０質量％で溶解したパッシベーション層形成用塗工液を作製した。次いでスクリーン印刷法によりパターン状のパッシベーション層を形成した。このときスクリーン版は、５００メッシュ、乳剤１μｍのものを使用した。スクリーン印刷機はマイクロテック社製の装置を用いた。また印刷条件は、印圧０．２ＭＰａ、クリアランス２．６ｍｍ、スキージスピード１００ｍｍ／ｓｅｃで行った。その後、２００℃まで２０℃／ｍｉｎのレートで徐々に加温していき、２００℃で１０ｍｉｎ保持した後、６℃／ｍｉｎのレートで室温まで徐冷を行った。 (Passivation layer formation process)
Next, PVP was used as the light-shielding resin material, a crosslinking agent was mixed with the PVP, and a passivation layer-forming coating solution was prepared in which the solid content was 30% by mass in a hexanol solvent. Next, a patterned passivation layer was formed by screen printing. At this time, a screen plate having a 500 mesh and 1 μm emulsion was used. The screen printer used was an apparatus manufactured by Microtech. The printing conditions were a printing pressure of 0.2 MPa, a clearance of 2.6 mm, and a squeegee speed of 100 mm / sec. Thereafter, the temperature was gradually increased to 200 ° C. at a rate of 20 ° C./min, maintained at 200 ° C. for 10 min, and then gradually cooled to room temperature at a rate of 6 ° C./min.

（有機半導体層パターニング工程）
次に、真空紫外光（１７２ｎｍ、照度１１ｍｗ／ｃｍ２）を基板全面に照射した。このときＧａｐを０．７ｍｍ、照射時間を６０ｓとした。照射後はパッシベーション層が真空紫外光を吸収する為、パッシベーション層がパターニングされていない部分にある有機半導体層は除去され、パッシベーション層がパターニングされた部分にのみ有機半導体層が残っていることが確認された。 (Organic semiconductor layer patterning process)
Next, vacuum ultraviolet light (172 nm, illuminance 11 mw / cm 2) was irradiated on the entire surface of the substrate. At this time, the gap was 0.7 mm and the irradiation time was 60 s. After irradiation, since the passivation layer absorbs vacuum ultraviolet light, the organic semiconductor layer in the part where the passivation layer is not patterned is removed, and it is confirmed that the organic semiconductor layer remains only in the part where the passivation layer is patterned It was done.

（評価）
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのＯＮ電流は１×１０−５Ａ、ＯＦＦ電流は３．５×１０−１１Ａであった。ＯＮ／ＯＦＦ比６桁であり、閾値電圧は１０Ｖであった。測定条件はゲート電圧を１００Ｖ〜−８０Ｖまで−２Ｖ刻みで印加した。次いでソース・ドレイン電圧を−８０Ｖと固定し、ソース・ドレイン間に流れる電流値を測定した。また、トランジスタ評価においてはいずれの場合においても大気中、遮光下で測定を行った。 (Evaluation)
As a result of measuring the transistor characteristics of the organic semiconductor transistor of the manufactured organic semiconductor element, it was found that it was driven as a transistor. At this time, the ON current of the organic semiconductor transistor was 1 × 10 −5 A, and the OFF current was 3.5 × 10 −11 A. The ON / OFF ratio was 6 digits, and the threshold voltage was 10V. The measurement conditions were that the gate voltage was applied in increments of -2V from 100V to -80V. Next, the source-drain voltage was fixed at −80 V, and the current value flowing between the source and drain was measured. Further, in any transistor evaluation, measurement was performed in the air under light shielding.

２．比較例
上記遮光性樹脂材料としてフッ素系樹脂を用いたこと以外は、実施例と同様の方法により有機半導体トランジスタを有する有機半導体素子を作製した。 2. Comparative Example An organic semiconductor element having an organic semiconductor transistor was produced in the same manner as in the example except that a fluorine-based resin was used as the light-shielding resin material.

（評価）
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動しないことが確認された。測定条件はゲート電圧を１００Ｖ〜−８０Ｖまで−２Ｖ刻みで印加した。次いでソース・ドレイン電圧を−８０Ｖと固定し、ソース・ドレイン間に流れる電流値を測定した。また、トランジスタ評価においてはいずれの場合においても大気中、遮光下で測定を行った。 (Evaluation)
As a result of measuring the transistor characteristics of the organic semiconductor transistor of the produced organic semiconductor element, it was confirmed that it was not driven as a transistor. The measurement conditions were that the gate voltage was applied in increments of -2V from 100V to -80V. Next, the source-drain voltage was fixed at −80 V, and the current value flowing between the source and drain was measured. Further, in any transistor evaluation, measurement was performed in the air under light shielding.

本発明の有機半導体素子の製造方法の一例を示す概略図である。It is the schematic which shows an example of the manufacturing method of the organic-semiconductor element of this invention. 本発明の有機半導体素子の製造方法の他の例を示す概略図である。It is the schematic which shows the other example of the manufacturing method of the organic-semiconductor element of this invention. 本発明により製造される有機半導体素子が有する有機半導体トランジスタの一例を示す概略図である。It is the schematic which shows an example of the organic-semiconductor transistor which the organic-semiconductor element manufactured by this invention has. 本発明により製造される有機半導体素子が有する有機半導体トランジスタの他の例を示す概略図である。It is the schematic which shows the other example of the organic-semiconductor transistor which the organic-semiconductor element manufactured by this invention has.

符号の説明Explanation of symbols

１ … 有機半導体素子
１０ … 基板
２０，２０’，２０’’，２０’’’ … 有機半導体トランジスタ
２１ … 有機半導体層
２２ … パッシベーション層
２３ … ゲート電極
２４ … ゲート絶縁層
２５ … ソース電極
２６ … ドレイン電極 DESCRIPTION OF SYMBOLS 1 ... Organic-semiconductor element 10 ... Substrate 20,20 ', 20'',20''' ... Organic semiconductor transistor 21 ... Organic-semiconductor layer 22 ... Passivation layer 23 ... Gate electrode 24 ... Gate insulating layer 25 ... Source electrode 26 ... Drain electrode

Claims (3)

基板を用い、前記基板上に有機半導体材料からなる有機半導体層を形成する、有機半導体層形成工程と、
前記有機半導体層上に、真空紫外光に対する遮光性を有するパッシベーション層をパターン状に形成するパッシベーション層形成工程と、
真空紫外光を前記パッシベーション層および前記有機半導体層上に照射することにより、前記パッシベーション層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と、を含む有機半導体トランジスタ形成工程を有することを特徴とする、有機半導体素子の製造方法。 An organic semiconductor layer forming step of forming an organic semiconductor layer made of an organic semiconductor material on the substrate using a substrate;
A passivation layer forming step of forming a passivation layer having a light shielding property against vacuum ultraviolet light in a pattern on the organic semiconductor layer;
An organic semiconductor layer patterning step of etching the organic semiconductor layer in a portion where the passivation layer is not formed by irradiating the passivation layer and the organic semiconductor layer with vacuum ultraviolet light; A method for producing an organic semiconductor element, comprising: 前記真空紫外光の波長が１０ｎｍ〜２００ｎｍの範囲内であることを特徴とする、請求項１に記載の有機半導体素子の製造方法。   2. The method of manufacturing an organic semiconductor element according to claim 1, wherein the wavelength of the vacuum ultraviolet light is within a range of 10 nm to 200 nm. 前記パッシベーション層が、前記真空紫外光に対する遮光性を有する遮光性樹脂材料からなることを特徴とする、請求項１または請求項２に記載の有機半導体素子の製造方法。   The method for producing an organic semiconductor element according to claim 1, wherein the passivation layer is made of a light-shielding resin material having a light-shielding property against the vacuum ultraviolet light.
JP2006260653A 2006-09-26 2006-09-26 Method for manufacturing organic semiconductor element Active JP5098269B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006260653A JP5098269B2 (en) 2006-09-26 2006-09-26 Method for manufacturing organic semiconductor element
US11/855,271 US8202771B2 (en) 2006-09-26 2007-09-14 Manufacturing method of organic semiconductor device
CN2007101543734A CN101154715B (en) 2006-09-26 2007-09-26 Manufacturing method of organic semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006260653A JP5098269B2 (en) 2006-09-26 2006-09-26 Method for manufacturing organic semiconductor element

Publications (2)

Publication Number Publication Date
JP2008084940A JP2008084940A (en) 2008-04-10
JP5098269B2 true JP5098269B2 (en) 2012-12-12

Family

ID=39256239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006260653A Active JP5098269B2 (en) 2006-09-26 2006-09-26 Method for manufacturing organic semiconductor element

Country Status (2)

Country Link
JP (1) JP5098269B2 (en)
CN (1) CN101154715B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201250866A (en) * 2010-12-17 2012-12-16 Tazmo Co Ltd Patterning method
JP6160361B2 (en) * 2013-08-20 2017-07-12 大日本印刷株式会社 Organic semiconductor device and manufacturing method thereof
KR101810892B1 (en) * 2016-09-13 2017-12-20 동우 화인켐 주식회사 Touch sensor and touch screen panel comprising the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246189B2 (en) * 1994-06-28 2002-01-15 株式会社日立製作所 Semiconductor display device
JP4815765B2 (en) * 2004-07-29 2011-11-16 ソニー株式会社 Method for manufacturing organic semiconductor device
JP5025110B2 (en) * 2004-08-31 2012-09-12 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2006114581A (en) * 2004-10-13 2006-04-27 Japan Science & Technology Agency Organic field effect transistor and manufacturing method therefor

Also Published As

Publication number Publication date
JP2008084940A (en) 2008-04-10
CN101154715B (en) 2012-07-18
CN101154715A (en) 2008-04-02

Similar Documents

Publication Publication Date Title
US8173997B2 (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit
US20120070945A1 (en) Organic semiconductor device, manufacturing method of same, organic transistor array, and display
JP2007150246A (en) Organic transistor and display device
JP2005310962A (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array and display unit
JP5256676B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
KR20170039306A (en) Orthogonal patterning method
JP5256583B2 (en) Organic semiconductor device and method for manufacturing organic semiconductor device
EP2040121A1 (en) Composition for forming passivation layer and organic thin film transistor comprising the passivation layer
JP5098269B2 (en) Method for manufacturing organic semiconductor element
US20080093594A1 (en) Organic semiconductor device, manufacturing method of the same, organic transistor array, and display
JP5098270B2 (en) Method for manufacturing organic semiconductor element
US8202771B2 (en) Manufacturing method of organic semiconductor device
JP2007318025A (en) Organic semiconductor element and manufacturing method thereof element
JP5200377B2 (en) Organic semiconductor device
JP5103982B2 (en) Method for manufacturing organic semiconductor element
JP5729540B2 (en) Field effect transistor and manufacturing method thereof
JP5186749B2 (en) Organic semiconductor device and manufacturing method thereof
JP2010016280A (en) Organic tft manufacturing method, and organic tft
JP5181586B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
JP2008109116A (en) Organic semiconductor element, manufacturing method of the organic semiconductor element, organic transistor array and display
WO2014147992A1 (en) Thin film transistor array
JP2007150030A (en) Thin-film transistor, and method of manufacturing same
JP5532839B2 (en) Organic semiconductor device
JP2008258206A (en) Method for manufacturing organic semiconductor element
JP5186750B2 (en) Organic semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5098269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150