JP5729540B2 - Field effect transistor and manufacturing method thereof - Google Patents

Field effect transistor and manufacturing method thereof Download PDF

Info

Publication number
JP5729540B2
JP5729540B2 JP2010280441A JP2010280441A JP5729540B2 JP 5729540 B2 JP5729540 B2 JP 5729540B2 JP 2010280441 A JP2010280441 A JP 2010280441A JP 2010280441 A JP2010280441 A JP 2010280441A JP 5729540 B2 JP5729540 B2 JP 5729540B2
Authority
JP
Japan
Prior art keywords
insulating film
field effect
effect transistor
gate insulating
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010280441A
Other languages
Japanese (ja)
Other versions
JP2012129396A (en
Inventor
渋谷 毅
毅 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2010280441A priority Critical patent/JP5729540B2/en
Publication of JP2012129396A publication Critical patent/JP2012129396A/en
Application granted granted Critical
Publication of JP5729540B2 publication Critical patent/JP5729540B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、有機半導体を用いた電界効果型トランジスタ、及びその製造方法に関する。   The present invention relates to a field effect transistor using an organic semiconductor and a manufacturing method thereof.

近年、有機半導体材料を利用した電界効果型トランジスタ(FET:Field Effect Transistor)の研究開発が盛んに行われている。有機半導体材料は、従来半導体素子に用いられてきたシリコンに代表される無機材料と比較して、印刷法による室温での薄膜形成が容易であるという特徴があり、製造プロセスを簡便化・低温化できるという利点を有している。これらの特長により、電界効果型トランジスタは従来困難であったプラスチック基板上への半導体素子形成を容易にし、さらに大面積に低コストで製造可能なものとして期待されている。このような電界効果型トランジスタの作製に用いられる印刷法の代表的な例としてインクジェット法が挙げられる(例えば、特許文献1〜4参照)。   In recent years, field-effect transistors (FETs) using organic semiconductor materials have been actively researched and developed. Compared to inorganic materials typified by silicon, which has been used in conventional semiconductor elements, organic semiconductor materials have the feature that they can be easily formed into thin films at room temperature by a printing method. It has the advantage of being able to. With these features, field effect transistors are expected to facilitate the formation of semiconductor elements on plastic substrates, which has been difficult in the past, and can be manufactured in a large area at a low cost. As a typical example of a printing method used for manufacturing such a field effect transistor, an inkjet method can be given (for example, see Patent Documents 1 to 4).

インクジェット印刷法を用いると、電極パターンを直接描画することができるため、材料の利用効率が高くなり製造プロセスの簡略化及び低コスト化を実現できる可能性がある。
しかしながらインクジェット印刷法は、インクの着弾バラツキが大きく、また被印刷物表面の塗れ性により形成されるパターン形状が大きく影響を受けるため、高精細なトランジスタ素子パターンの形成は難しい。印刷されたパターンにおいて、上記のような問題により形状不良が発生すると、電極においては断線やリークといった問題が発生し半導体においてはオフ電流の上昇や特性の不均一化の原因となる。
When the ink jet printing method is used, the electrode pattern can be directly drawn, so that the utilization efficiency of the material is increased, and there is a possibility that the manufacturing process can be simplified and the cost can be reduced.
However, the ink jet printing method has a large ink landing variation, and the pattern shape formed by the wettability of the surface of the printed material is greatly affected, so that it is difficult to form a high-definition transistor element pattern. In the printed pattern, when a shape defect occurs due to the above-described problem, a problem such as disconnection or leakage occurs in the electrode, which causes an increase in off-current or non-uniform characteristics in the semiconductor.

このような問題に対して、例えば特開2005‐310962号公報(特許文献5)に記載の発明では、エネルギーの付与により絶縁膜表面の臨界表面エネルギーを変化させ、配線電極の高精細なパターニングを実現している。
しかしながら、このような絶縁膜表面へのエネルギー付与は、電極形成の場合は大きな問題とならないが、半導体材料の形成に用いた場合その特性に大きな影響を与える。すなわち、絶縁膜表面へのエネルギー付与により、絶縁膜表面にラジカルやイオン種が形成され、あるいは絶縁膜表面形状が乱れ、結果としてその上に形成される半導体の特性が大きな影響を受ける。このように、電極形成において基材の表面エネルギーを制御することは非常に有用な手段であるが、半導体層形成にその手法をそのまま適用することは非常に困難であった。
For example, in the invention described in Japanese Patent Application Laid-Open No. 2005-310962 (Patent Document 5), the critical surface energy of the surface of the insulating film is changed by applying energy, and high-definition patterning of the wiring electrode is performed. Realized.
However, such energy application to the surface of the insulating film is not a big problem in the case of electrode formation, but has a great influence on the characteristics when used for the formation of a semiconductor material. That is, by applying energy to the surface of the insulating film, radicals or ion species are formed on the surface of the insulating film, or the shape of the surface of the insulating film is disturbed. As a result, the characteristics of the semiconductor formed thereon are greatly affected. As described above, controlling the surface energy of the base material in electrode formation is a very useful means, but it is very difficult to apply the method as it is to the semiconductor layer formation.

一方、シリコン酸化膜をゲート絶縁膜として用い、該ゲート絶縁膜上に自己組織化単分子膜(SAM)を形成することにより、半導体の特性向上を行う試みが多数行われている。
例えば、特許4419373号公報(特許文献6)に記載の発明では、2種類のSAM処理剤を用いて有機半導体と親和性の高いSAM上に半導体を形成している。しかし、光照射と化学反応を利用するSAM処理法は、光反応によるラジカルやイオン種の生成及び未反応部分の欠陥さらには過剰な化学反応による絶縁膜表面の乱れといった不具合が起こり、特に印刷法で用いられるポリマー絶縁膜で用いることは困難であった。
また、特開2009−246342号公報(特許文献7)に記載の発明では、ゲート絶縁膜を三層構造として形成しその最上層をSAMとする、特開2009−290187号公報(特許文献8)に記載の発明では、特定な方法でゲート絶縁膜上にSAMを形成するとしているが、これらによっても前記の不具合は起こる可能性は残されている。
On the other hand, many attempts have been made to improve semiconductor characteristics by using a silicon oxide film as a gate insulating film and forming a self-assembled monolayer (SAM) on the gate insulating film.
For example, in the invention described in Japanese Patent No. 4419373 (Patent Document 6), a semiconductor is formed on a SAM having high affinity with an organic semiconductor using two types of SAM treatment agents. However, the SAM treatment method using light irradiation and chemical reaction causes problems such as generation of radicals and ion species by photoreaction, defects in unreacted parts, and disorder of the insulating film surface due to excessive chemical reaction. It was difficult to use in the polymer insulating film used in the above.
In the invention described in Japanese Patent Laid-Open No. 2009-246342 (Patent Document 7), the gate insulating film is formed as a three-layer structure, and the uppermost layer is SAM. Japanese Patent Laid-Open No. 2009-290187 (Patent Document 8) In the invention described in (1), the SAM is formed on the gate insulating film by a specific method. However, the possibility of the above-mentioned problem still remains.

本発明の目的は、電界効果型トランジスタの製造において、半導体特性に影響を与えることなく、印刷法により形成される半導体の形状再現性に優れた電界効果型トランジスタを提供することである。   An object of the present invention is to provide a field effect transistor having excellent shape reproducibility of a semiconductor formed by a printing method without affecting semiconductor characteristics in the production of a field effect transistor.

上記課題を解決するために本発明者は検討を重ねた結果、以下の方法で課題が解決できることを見出した。
(1)基材上に、少なくともゲート電極、ソース電極、ドレイン電極と、半導体層およびゲート絶縁膜とが形成されてなる電界効果型トランジスタの製造方法であって、少なくともゲート絶縁膜上に半導体層を形成する工程を有し、該ゲート絶縁膜は露光によりシランカップリング剤と反応可能な官能基を生成し得る材料で形成されており、該工程の前に、ゲート絶縁膜上の半導体を形成する領域の周囲を露光する工程及び露光部においてフッ化アルキル基を有するシランカップリング剤と該官能基とを反応させる工程を有し、前記ゲート絶縁膜がポリイミド樹脂であるポリマー材料であり、前記ポリイミド樹脂が、下記式で表される構造を有する化合物、または下記式で表される構造を主鎖に含む化合物であることを特徴とする電界効果型トランジスタの製造方法
As a result of repeated investigations to solve the above problems, the present inventor has found that the problems can be solved by the following method.
(1) A method of manufacturing a field effect transistor comprising at least a gate electrode, a source electrode, a drain electrode, a semiconductor layer, and a gate insulating film formed on a substrate, wherein the semiconductor layer is formed on at least the gate insulating film The gate insulating film is formed of a material capable of generating a functional group capable of reacting with a silane coupling agent by exposure, and a semiconductor on the gate insulating film is formed before the step. to have a step of reacting a silane coupling agent and the functional group having a fluorinated alkyl group in the process and the exposure unit for exposing a peripheral area, the gate insulating film is a polymer material is a polyimide resin, the polyimide resin, a field effect type, characterized in that a compound comprising a compound having a structure represented by the following formula, or a structure represented by the following formula in the main chain Method of manufacturing a transistor.

)前記絶縁膜のチャネル領域の表面エネルギーが40mN/m以下である上記(1)に記載の電界効果型トランジスタの製造方法。
)前記ゲート絶縁膜の表面粗さがRa=10nm以下である上記(1)または(2)に記載の電界効果型トランジスタの製造方法。
)前記のソース電極及びドレイン電極の表面エネルギーと絶縁膜のチャネル領域の表面エネルギーとの差が10mN/m以下である上記(1)〜()のいずれかに記載の電界効果型トランジスタの製造方法。
)前記ゲート絶縁膜における照射量(露光量)が5〜20J/cmである上記(1)〜()のいずれかに記載の電界効果型トランジスタの製造方法。
)前記シランカップリング剤の反応性官能基が、トリエトキシシラン、トリメトキシシラン、トリクロロシランのいずれかである上記(1)〜()のいずれかに記載の電界効果型トランジスタの製造方法。
)前記露光の波長が真空紫外域の波長を含む上記(1)〜()のいずれかに記載の電界効果型トランジスタの製造方法。
)上記(1)〜()のいずれかに記載の製造方法により作製されたことを特徴とする電界効果型トランジスタ。
( 2 ) The method for producing a field effect transistor according to (1), wherein the surface energy of the channel region of the insulating film is 40 mN / m or less.
( 3 ) The method for producing a field effect transistor according to (1) or (2), wherein the surface roughness of the gate insulating film is Ra = 10 nm or less.
( 4 ) The field effect transistor according to any one of (1) to ( 3 ), wherein a difference between the surface energy of the source electrode and the drain electrode and the surface energy of the channel region of the insulating film is 10 mN / m or less. Manufacturing method.
( 5 ) The method for producing a field effect transistor according to any one of (1) to ( 4 ), wherein an irradiation amount (exposure amount) in the gate insulating film is 5 to 20 J / cm 2 .
( 6 ) The production of the field effect transistor according to any one of (1) to ( 5 ), wherein the reactive functional group of the silane coupling agent is any one of triethoxysilane, trimethoxysilane, and trichlorosilane. Method.
( 7 ) The method for producing a field effect transistor according to any one of (1) to ( 6 ), wherein the exposure wavelength includes a wavelength in a vacuum ultraviolet region.
( 8 ) A field effect transistor manufactured by the manufacturing method according to any one of (1) to ( 7 ) above.

本発明によれば、半導体特性に影響を与えることなく、印刷法により形成される半導体の形状再現性に優れた電界効果型トランジスタを提供することができる。   According to the present invention, it is possible to provide a field effect transistor having excellent shape reproducibility of a semiconductor formed by a printing method without affecting semiconductor characteristics.

電界効果型トランジスタの構成を示す図である。It is a figure which shows the structure of a field effect transistor. 電界効果型トランジスタの他の構成を示す図である。It is a figure which shows the other structure of a field effect transistor. 実施例1で作製した電界効果型トランジスタを上面からみた図である。FIG. 3 is a diagram of the field effect transistor manufactured in Example 1 as viewed from above.

本発明は、基材上に、少なくともゲート電極、ソース電極、ドレイン電極と、半導体層およびゲート絶縁膜とが形成されてなる電界効果型トランジスタの製造方法であって、少なくともゲート絶縁膜上に半導体層を形成する工程を有し、該ゲート絶縁膜は露光によりシランカップリング剤と反応可能な官能基を生成し得る材料で形成されており、該工程の前に、ゲート絶縁膜上の半導体を形成する領域の周囲を露光する工程及び露光部においてフッ化アルキル基を有するシランカップリング剤と該官能基とを反応させる工程を有することを特徴とする。   The present invention relates to a method for manufacturing a field effect transistor in which at least a gate electrode, a source electrode, a drain electrode, a semiconductor layer, and a gate insulating film are formed on a substrate, and the semiconductor includes at least the gate insulating film on the semiconductor substrate. A step of forming a layer, and the gate insulating film is formed of a material capable of generating a functional group capable of reacting with a silane coupling agent by exposure, and before the step, a semiconductor on the gate insulating film is formed. It has the process of exposing the circumference | surroundings of the area | region to form, and the process of making the silane coupling agent which has a fluorinated alkyl group react with this functional group in an exposure part.

本発明で用いられる絶縁膜材料は、露光によりシランカップリング剤と反応可能な官能基(水酸基、アミノ基等)が生成される材料であればよいが、印刷法に適用するためにはポリマー材料が好ましい。
具体例としては、ポリエチレン、ポリプロピレン、ポリスチレン、ポリイソブチレン、ポリ塩化ビニル、フェノール樹脂、ポリアミド、ポリカーボネート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、エポキシ樹脂、ポリフェニレンサルファイド、ポリエーテルイミド、ポリエチレンナフラレート、ポリエーテルスルホン、ポリイミド等の汎用樹脂が挙げられ、あるいはこれらの混合物を用いてもよいが、特に好ましくはポリイミドが用いられる。
ポリイミドとしては、前記の特定構造を有する構造体(化合物)、または下記式で表される構造を主鎖に含む構造体(化合物)であるのが特に好ましい。
これらのポリマーは、光もしくは熱で硬化されることにより、より耐久性に優れたものとなる。光硬化性の材料を用いる場合、前記露光に用いる波長と硬化に用いる波長は異なることが好ましい。
The insulating film material used in the present invention may be any material that generates a functional group (hydroxyl group, amino group, etc.) capable of reacting with a silane coupling agent upon exposure. Is preferred.
Specific examples include polyethylene, polypropylene, polystyrene, polyisobutylene, polyvinyl chloride, phenol resin, polyamide, polycarbonate, polyethylene terephthalate, polybutylene terephthalate, epoxy resin, polyphenylene sulfide, polyetherimide, polyethylene naphthalate, polyethersulfone, General-purpose resins such as polyimide may be used, or a mixture thereof may be used, but polyimide is particularly preferably used.
The polyimide is particularly preferably a structure (compound) having the above specific structure or a structure (compound) containing a structure represented by the following formula in the main chain.
These polymers are more excellent in durability when cured with light or heat. When using a photocurable material, it is preferable that the wavelength used for the exposure and the wavelength used for the curing are different.

絶縁膜表面は、半導体の特性あるいは半導体形状の安定性、さらには絶縁膜の汚染防止の点から、その表面エネルギーが40mN/m以下、好ましくは30mN/m以下であることが好ましい。また、絶縁膜表面の表面粗さがRa=10nm以下であれば、さらに特性に優れた電界効果型トランジスタの提供が可能となる。
絶縁膜の形成方法としては、特にこれに限るものではないが、スピンコーターあるいはスリットコーター、ダイコーター、スプレーコーター、バーコーター等を用いる方法が好ましい塗布方法として挙げられる。
The surface of the insulating film preferably has a surface energy of 40 mN / m or less, and preferably 30 mN / m or less, from the viewpoint of semiconductor characteristics or semiconductor shape stability, and prevention of contamination of the insulating film. Further, when the surface roughness of the insulating film surface is Ra = 10 nm or less, it is possible to provide a field effect transistor having further excellent characteristics.
A method for forming the insulating film is not particularly limited, but a method using a spin coater, a slit coater, a die coater, a spray coater, a bar coater or the like can be cited as a preferable coating method.

露光に用いる光源としては、例えば低圧水銀ランプ、高圧水銀ランプ、超高圧水銀ランプ、キセノンランプ、エキシマUVランプ等のランプ、エキシマレーザー、COレーザー、XeFエキシマレーザー、YAGレーザー、Arレーザー等のレーザー等が挙げられる。また露光に用いる波長領域としては、絶縁膜表面にシランカップリング剤と反応可能な官能基を生成するために、紫外線が好ましく用いることが出来るが、より好ましくは真空紫外域の波長を含む光源を用いる。 As a light source used for exposure, for example, a low-pressure mercury lamp, a high-pressure mercury lamp, an ultra-high-pressure mercury lamp, a xenon lamp, an excimer UV lamp, a laser such as an excimer laser, a CO 2 laser, a XeF excimer laser, a YAG laser, or an Ar laser. Etc. In addition, as a wavelength region used for exposure, ultraviolet light can be preferably used to generate a functional group capable of reacting with a silane coupling agent on the surface of the insulating film, but a light source including a wavelength in the vacuum ultraviolet region is more preferable. Use.

露光するところは、ゲート絶縁膜上の半導体を形成する領域の周囲である。ここで、ゲート絶縁膜上の半導体を形成する領域の周囲の“周囲”とは、「ゲート絶縁膜上のチャネル領域に近接しているが、該チャネル領域から外れかつ該チャネル領域の周辺」を意味する。
本発明においては、ゲート絶縁膜上の半導体を形成する領域の周囲を露光し該露光部にフッ化アルキル基を有するシランカップリング剤を反応させ、半導体形成位置の表面エネルギーを相対的に高めることで半導体を任意の形状に形成することが可能となる。任意の位置を露光する方法としては、マスクを用いてもよいし、レーザー等により任意の位置をスキャンしてもよい。露光部位は半導体形成位置を外れていれば良く、半導体形成位置の外周全域を露光すればより形状安定性は良くなるが、半導体が任意の形状に形成可能なら外周全域を露光しなくともよい。
The portion to be exposed is around a region where a semiconductor is formed on the gate insulating film. Here, the “periphery” around the region where the semiconductor is formed on the gate insulating film refers to “the vicinity of the channel region on the gate insulating film but outside the channel region and around the channel region”. means.
In the present invention, the periphery of the region where the semiconductor is formed on the gate insulating film is exposed, and the exposed portion reacts with a silane coupling agent having a fluoroalkyl group to relatively increase the surface energy at the semiconductor formation position. Thus, the semiconductor can be formed into an arbitrary shape. As a method for exposing an arbitrary position, a mask may be used, or an arbitrary position may be scanned with a laser or the like. The exposure site only needs to be out of the semiconductor formation position, and the shape stability is improved if the entire outer periphery of the semiconductor formation position is exposed. However, if the semiconductor can be formed in an arbitrary shape, the entire outer periphery need not be exposed.

露光により絶縁膜表面にシランカップリング剤と反応可能な官能基を生成するためには、絶縁膜表面における照射量(露光量)が0.1〜50J/cmであるのが好ましく、5〜20)J/cmであるのがより好ましい。照射量が0.1J/cmより少ないと、シランカップリング剤と反応可能な官能基が生成されず、また生成されたとしてもその官能基数が少なく、一方、照射量が50J/cmより多いと、絶縁膜表面が荒れてしまいシランカップリング剤との良好な反応が行われなくなる。
絶縁膜に露光がなされると、何故官能基が生成されるかについての詳細な検討はなされていないが、露光により絶縁膜表面の化学結合が切断され、その部分が空気中の酸素や水分と反応することにより、あるいは露光によって発生するオゾン等の活性なガスが絶縁膜表面と反応することによって官能基が生成されると考えられる。この生成された官能基は、外部からの何等かの作用、エネルギーの付与等がない限り、経時により容易に消失することはない。
なお、絶縁膜表面にシランカップリング剤と反応可能な官能基が生成されたか否かは、絶縁膜表面の赤外吸収スペクトルを測定することにより、容易に判定することができる。
In order to generate a functional group capable of reacting with the silane coupling agent on the surface of the insulating film by exposure, the irradiation amount (exposure amount) on the surface of the insulating film is preferably 0.1 to 50 J / cm 2 , 20) More preferably, it is J / cm 2 . When the irradiation amount is less than 0.1 J / cm 2, no functional group capable of reacting with the silane coupling agent is generated, and even if generated, the number of functional groups is small, while the irradiation amount is less than 50 J / cm 2 . If the amount is too large, the surface of the insulating film becomes rough and a good reaction with the silane coupling agent cannot be performed.
Although the detailed examination about why the functional group is generated when the insulating film is exposed has not been made, the chemical bond on the surface of the insulating film is broken by the exposure, and the portion is combined with oxygen and moisture in the air. It is considered that a functional group is generated by reacting or an active gas such as ozone generated by exposure reacts with the surface of the insulating film. The generated functional group does not easily disappear with time unless there is any external action or energy application.
Note that whether or not a functional group capable of reacting with the silane coupling agent is generated on the surface of the insulating film can be easily determined by measuring an infrared absorption spectrum on the surface of the insulating film.

本発明で用いるシランカップリング剤は、少なくとも一部にフッ化アルキル基を有していれば良くそのアルキル基の長さやフッ素化率は問わないが、アルキル鎖長4以上のフッ化アルキル基を有することが好ましい。また材料製造の容易さや、カップリング反応条件均一化の点から、シランカップリング剤の反応性官能基はトリエトキシシラン、トリメトキシシラン、トリクロロシラン、のいずれかであることが好ましい。   The silane coupling agent used in the present invention may have a fluorinated alkyl group at least in part, and the length of the alkyl group and the fluorination rate are not limited, but a fluorinated alkyl group having an alkyl chain length of 4 or more is used. It is preferable to have. Further, from the viewpoint of easy material production and uniform coupling reaction conditions, the reactive functional group of the silane coupling agent is preferably any one of triethoxysilane, trimethoxysilane, and trichlorosilane.

本発明で用いられるシランカップリング剤の構造を下記化合物No.1〜10に示すが、本発明で用いられるシランカップリング剤はこれらに限るものではない。これらの中でもNo.9、No.10の構造のシランカップリング剤が反応性や特性の面から好ましい。   The structure of the silane coupling agent used in the present invention is represented by the following compound No. Although shown to 1-10, the silane coupling agent used by this invention is not restricted to these. Among these, No. 9, no. A silane coupling agent having a structure of 10 is preferable in terms of reactivity and characteristics.

シランカップリング剤の反応は、反応溶液への浸漬による液相法あるいは反応性ガスを用いる気相法等が挙げられるが、基材へのダメージの少ない気相法が好ましい。
本発明において気相法により、前記絶縁膜に生成した官能基とシランカップリング剤とを反応させるには、例えば、基板上にゲート電極、官能基が生成された絶縁膜が積層されたものを、40〜200℃、好ましくは100〜180℃で、シランカップリング剤の蒸気に曝すことにより、シランカップリング剤を反応させればよい。
Examples of the reaction of the silane coupling agent include a liquid phase method by immersion in a reaction solution or a gas phase method using a reactive gas, but a gas phase method with little damage to the substrate is preferable.
In the present invention, for reacting the functional group generated in the insulating film with the silane coupling agent by the vapor phase method, for example, a gate electrode and an insulating film in which a functional group is generated are stacked on a substrate. The silane coupling agent may be reacted by exposure to vapor of the silane coupling agent at 40 to 200 ° C., preferably 100 to 180 ° C.

本発明の電界効果型トランジスタの製造方法は、前述のとおり、ゲート絶縁膜を露光によりシランカップリング剤と反応可能な官能基を生成し得る材料で形成し、及び、ゲート絶縁膜上に半導体層を形成するのに先だって、ゲート絶縁膜上の半導体を形成する領域の周囲を露光し、その露光部においてフッ化アルキル基を有するシランカップリング剤とゲート絶縁膜に生成した官能基とを反応させる工程を設けた以外は、従来の電界効果型トランジスタの製造方法と同様である。   As described above, the field effect transistor manufacturing method of the present invention includes forming a gate insulating film with a material capable of generating a functional group capable of reacting with a silane coupling agent by exposure, and forming a semiconductor layer on the gate insulating film. Prior to forming, the periphery of the region where the semiconductor is formed on the gate insulating film is exposed, and the exposed portion reacts the silane coupling agent having a fluoroalkyl group with the functional group generated in the gate insulating film. The method is the same as that of a conventional field effect transistor manufacturing method except that a process is provided.

したがって、本発明の電界効果型トランジスタの製造方法としては、ソース電極・ドレイン電極上に半導体を形成しチャネルを構成する方法と、半導体上にソース電極・ドレインを形成しチャネルを構成する方法が考えられ、本発明の電界効果型トランジスタの製造方法は上記どちらの方法を用いても良いが、特にソース電極・ドレイン上に半導体を形成する方法においては、ソース電極・ドレイン電極の表面エネルギーと絶縁膜チャネル領域の表面エネルギーとの差が10mN/m以下であれば、半導体形状への電極表面の影響を軽減することが可能となる。   Therefore, as a method for manufacturing the field effect transistor of the present invention, a method of forming a semiconductor by forming a semiconductor on the source electrode / drain electrode and a method of forming a channel by forming a source electrode / drain on the semiconductor are considered. The field effect transistor manufacturing method of the present invention may use either of the above methods, but particularly in the method of forming a semiconductor on the source electrode / drain, the surface energy of the source electrode / drain electrode and the insulating film If the difference from the surface energy of the channel region is 10 mN / m or less, the influence of the electrode surface on the semiconductor shape can be reduced.

以下に、本発明により作製される電界効果トランジスタに関してより詳細に説明するが、本発明はこれらに限るものではない。
一般的な電界効果型トランジスタは、ガラスやプラスチック等の支持体基板、ゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜および有機半導体層の構成からなる。ゲート電圧を変化させることで、ゲート絶縁層と有機半導体層との界面の電荷量を制御し、ドレイン電極とソース電極との間を流れるドレイン電流の大きさを変化させ、スイッチングを行う。
Hereinafter, the field effect transistor produced according to the present invention will be described in more detail, but the present invention is not limited thereto.
A general field effect transistor has a structure of a support substrate such as glass or plastic, a gate electrode, a source electrode, a drain electrode, a gate insulating film, and an organic semiconductor layer. By changing the gate voltage, the amount of charge at the interface between the gate insulating layer and the organic semiconductor layer is controlled, and the magnitude of the drain current flowing between the drain electrode and the source electrode is changed to perform switching.

電界効果型トランジスタの構成として、一般的には、図1に示すように、第一の基材1上にゲート電極2を形成し、ゲート電極2を覆う形でゲート絶縁膜3を形成、さらにソース電極5およびドレイン電極6を形成した上に有機半導体層4を形成し電界効果型トランジスタとする。あるいは図2に示すように、基材11上にゲート電極12を形成し、ゲート電極12を覆う形でゲート絶縁膜13を形成、その上に有機半導体層14を形成した後さらにソース電極15およびドレイン電極16を形成し電界効果型トランジスタとするといった構成が考えられる。なお図1、図2において、符号7、17はチャネル領域を表している。
電界効果型トランジスタの構成はプロセスの適性等により最適な構造が選ぶことができ、本発明はこれらの構成に限るものではない。
As a configuration of a field effect transistor, generally, as shown in FIG. 1, a gate electrode 2 is formed on a first substrate 1, and a gate insulating film 3 is formed so as to cover the gate electrode 2. The organic semiconductor layer 4 is formed on the source electrode 5 and the drain electrode 6 to form a field effect transistor. Alternatively, as shown in FIG. 2, the gate electrode 12 is formed on the substrate 11, the gate insulating film 13 is formed so as to cover the gate electrode 12, the organic semiconductor layer 14 is formed thereon, and then the source electrode 15 and A configuration in which the drain electrode 16 is formed to form a field effect transistor is conceivable. In FIGS. 1 and 2, reference numerals 7 and 17 denote channel regions.
The structure of the field effect transistor can be selected as an optimum structure depending on the suitability of the process, and the present invention is not limited to these structures.

用いる基板としては、電界効果型トランジスタを形成可能な支持体であれば良く、上記したようにガラスやポリカーボネート、ポリアリレート、ポリエーテルスルホン、ポリエステル等のプラスチック、シリコンウェハ、ステンレス等の金属類等用いることができる。特にポリカーボネート、ポリエチレンナフタレート等が、耐熱性や耐久性の面から好ましい。   The substrate to be used may be a support capable of forming a field effect transistor, and as described above, glass, polycarbonate, polyarylate, polyethersulfone, polyester or other plastic, silicon wafer, stainless steel, or the like is used. be able to. In particular, polycarbonate, polyethylene naphthalate and the like are preferable from the viewpoint of heat resistance and durability.

ゲート電極、ソース電極、ドレイン電極の部材は、同一な部材であってもそれぞれ別個の部材であってもよく、半導体素子の駆動に十分な電流を流せればよい。具体的には、白金、金、銀、ニッケル、クロム、銅、鉄、亜鉛、スズ、タンタル、アルミニウム、タングステン等の金属、ATO、ITO、IZO、FTO等の酸化物、導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、PEDOT/PSS、等の導電性高分子、カーボン、等が挙げられるが、中でも、白金、金、銀、銅、アルミニウム、インジウム、ITO、IZO、PEDOT/PSS、及びカーボンが好ましい。また、これらの材料を2種類以上併用しても構わない。   The members of the gate electrode, the source electrode, and the drain electrode may be the same member or separate members, and it is sufficient that a current sufficient for driving the semiconductor element can flow. Specifically, metals such as platinum, gold, silver, nickel, chromium, copper, iron, zinc, tin, tantalum, aluminum and tungsten, oxides such as ATO, ITO, IZO, and FTO, conductive polyaniline, conductive Examples include conductive polymers such as polypyrrole, conductive polythiophene, and PEDOT / PSS, carbon, etc. Among them, platinum, gold, silver, copper, aluminum, indium, ITO, IZO, PEDOT / PSS, and carbon are examples. preferable. Two or more of these materials may be used in combination.

それら電極の形成方法としては、蒸着法やスパッタ法等を用いることもできるが、プロセスの簡便性から上記部材の溶液あるいは分散液を用いた印刷法による形成法が好ましく用いられる。電極を形成するための印刷法の例としては、インクジェット法、スクリーン印刷法、マイクロコンタクトプリント法、オフセット印刷法、フレキソ印刷法、凸版印刷法、凹版印刷法、などが挙げられる。   As a method for forming these electrodes, a vapor deposition method, a sputtering method, or the like can be used. However, a forming method by a printing method using a solution or dispersion of the above member is preferably used because of the simplicity of the process. Examples of the printing method for forming the electrode include an inkjet method, a screen printing method, a micro contact printing method, an offset printing method, a flexographic printing method, a relief printing method, an intaglio printing method, and the like.

本発明における半導体材料としては、ペンタセン、アントラセン、テトラセン、ポルフィリン類あるいはそれらの誘導体のような低分子有機半導体、フタロシアニン類のような有機顔料、有機ケイ素化合物等、ポリチオフェン、ポリピロール、ポリアニリン、ポリフェニレン、ポリフェニレンビニレン、あるいはそれらの誘導体のような共役系高分子等、一般的な有機半導体材料を用いることができる。
半導体層の形成方法は、上記部材の溶液あるいは分散液を用いた印刷法による形成法が好ましく用いられる。印刷法の例としては、インクジェット法、スクリーン印刷法、マイクロコンタクトプリント法、オフセット印刷法、フレキソ印刷法、凸版印刷法、凹版印刷法、などが挙げられるが、材料利用効率が高いこと、またインクの調整が比較的容易であることなどから、インクジェット法が特に好ましい。
Semiconductor materials in the present invention include low molecular organic semiconductors such as pentacene, anthracene, tetracene, porphyrins or derivatives thereof, organic pigments such as phthalocyanines, organic silicon compounds, polythiophene, polypyrrole, polyaniline, polyphenylene, polyphenylene Common organic semiconductor materials such as conjugated polymers such as vinylene or derivatives thereof can be used.
As a method for forming the semiconductor layer, a formation method by a printing method using the solution or dispersion liquid of the above member is preferably used. Examples of printing methods include ink jet methods, screen printing methods, micro contact printing methods, offset printing methods, flexographic printing methods, letterpress printing methods, intaglio printing methods, etc. Ink jet method is particularly preferable because of the relatively easy adjustment.

本発明の製造方法により作製される、電界効果型トランジスタは、必要に応じて各電極からの引出し電極を設けてもよい。また、機械的破壊からの保護、水分やガスからの保護、またはデバイスの集積の都合上の保護等のため必要に応じて保護層を設けることもできる。   The field effect transistor produced by the production method of the present invention may be provided with an extraction electrode from each electrode as necessary. Further, a protective layer can be provided as necessary for protection from mechanical destruction, protection from moisture and gas, or protection for the convenience of device integration.

上述した本発明の電界効果型トランジスタは、液晶、エレクトロルミネッセンス、エレクトロクロミック、電気泳動等の、従来公知の各種表示画像素子を駆動するための素子として好適に利用でき、これらの集積化により、いわゆる「電子ペーパー」と呼ばれるディスプレイを製造することが可能である。ディスプレイ装置は、例えば、液晶表示装置では液晶表示素子、EL表示装置では有機若しくは無機のエレクトロルミネッセンス表示素子、電気泳動表示装置では電気泳動表示素子などの表示素子を1表示画素として、該表示素子をX方向及びY方向にマトリックス状に複数配列して構成される。前記表示素子は、該表示素子に対して電圧の印加又は電流の供給を行うためのスイッチング素子として、本発明の電界効果型トランジスタを備えて成る。   The above-described field effect transistor of the present invention can be suitably used as an element for driving various conventionally known display image elements such as liquid crystal, electroluminescence, electrochromic, electrophoresis, etc. It is possible to produce a display called “electronic paper”. The display device is, for example, a liquid crystal display element in a liquid crystal display device, an organic or inorganic electroluminescence display element in an EL display device, and an electrophoretic display element in an electrophoretic display device as one display pixel. A plurality of arrays are arranged in a matrix in the X and Y directions. The display element includes the field effect transistor of the present invention as a switching element for applying a voltage or supplying a current to the display element.

ディスプレイ装置としては、前記スイッチング素子が前記表示素子の数、即ち表示画素数に対応して複数備えられる。前記表示素子は、前記スイッチング素子の他に、例えば、基板、透明電極等の電極、偏光板、カラーフィルタなどの構成部材を備えるが、これらの構成部材としては、特に制限はなく、目的に応じて適宜選択することができ、従来から公知のものを使用することができる。   The display device includes a plurality of switching elements corresponding to the number of display elements, that is, the number of display pixels. The display element includes, in addition to the switching element, for example, a substrate, an electrode such as a transparent electrode, a polarizing plate, a color filter, and the like. However, these components are not particularly limited and may be used depending on the purpose. Can be appropriately selected, and conventionally known ones can be used.

前記ディスプレイ装置が、所定の画像を形成する場合には、例えば、マトリックス状に配置されたスイッチング素子の中から任意に選択された前記スイッチング素子が、対応する前記表示素子に電圧の印加又は電流を供給する時のみスイッチがON又はOFFとなり、その他の時間はOFF又はONとなるように構成することにより、高速、高コントラストで、前記ディスプレイ装置の表示を行うことができる。   When the display device forms a predetermined image, for example, the switching elements arbitrarily selected from the switching elements arranged in a matrix form apply voltage or current to the corresponding display elements. By configuring so that the switch is turned on or off only during supply and off or on at other times, the display device can display at high speed and high contrast.

なお、前記ディスプレイ装置における画像の表示動作としては、従来から公知の表示動作により画像等が表示される。
例えば、前記液晶表示素子の場合には、液晶に対して電圧を印加することにより、該液晶の分子配列を制御して画像等の表示が行われる。また、前記有機若しくは無機のエレクトロルミネッセンス表示素子の場合には、有機若しくは無機膜で形成された発光ダイオードに電流を供給して該有機若しくは無機膜を発光させることにより画像等の表示が行われる。また、前記電気泳動表示素子の場合には、例えば、異なる極性に帯電された白及び黒色の着色粒子に電圧を印加して、電極間で前記粒子を所定方向に電気的に泳動させて画像等の表示が行われる。
As an image display operation in the display device, an image or the like is displayed by a conventionally known display operation.
For example, in the case of the liquid crystal display element, an image or the like is displayed by controlling the molecular arrangement of the liquid crystal by applying a voltage to the liquid crystal. In the case of the organic or inorganic electroluminescent display element, an image or the like is displayed by supplying a current to a light emitting diode formed of an organic or inorganic film to cause the organic or inorganic film to emit light. In the case of the electrophoretic display element, for example, a voltage is applied to white and black colored particles charged to different polarities, and the particles are electrophoresed between electrodes in a predetermined direction to generate an image or the like. Is displayed.

前記ディスプレイ装置は、前記スイッチング素子を塗工、印刷等の簡易なプロセスにより作製可能であり、プラスチック基板、紙等の高温処理に耐えない基板を用いることができるとともに、大面積のディスプレイであっても、省エネルギー、低コストで前記スイッチング素子を作製可能となる。また、ICタグ等のデバイスとして、本発明の電界効果型トランジスタを集積化したICを利用することが可能である。   The display device can be manufactured by a simple process such as coating and printing of the switching element, and can use a substrate that cannot withstand high-temperature processing such as a plastic substrate or paper, and can be a large-area display. However, the switching element can be fabricated with energy saving and low cost. Further, as a device such as an IC tag, an IC in which the field effect transistor of the present invention is integrated can be used.

以下、実施例に基づいて本発明を更に具体的に説明するが、本発明は、これら実施例によって制限されるものではなく、本発明の要旨を逸脱しない限りこれらの実施例を適宜改変したものも本件の発明の範囲内である。なお、ここでの部は重量基準である。   EXAMPLES Hereinafter, the present invention will be described more specifically based on examples. However, the present invention is not limited by these examples, and these examples are appropriately modified without departing from the gist of the present invention. Is also within the scope of the present invention. Here, the part is based on weight.

〔実施例1〕
1)ゲート電極の形成
ナノ銀溶液(水分散媒あるいは有機溶媒分散媒にナノ銀粒子を分散させたもの)を、ガラス基板上にスピンコート法を用いて塗布・焼成し、ナノ銀薄膜(Ag膜)を得た。次に、フォトレジストをスピンコートし、90℃で30分間プレアニールした。さらに、フォトマスクを介して露光し(150mJ/cm)、現像及びポストベークを120℃で20分間実施した。次に、Ag膜をエッチングし、レジスト剥離及び洗浄リンスすることで、長さ50μm、幅20μmのゲート電極および走査線を形成した。得られたゲート電極は厚さ200nmであった。
[Example 1]
1) Formation of a gate electrode A nanosilver solution (a solution in which nanosilver particles are dispersed in an aqueous dispersion medium or an organic solvent dispersion medium) is applied and baked on a glass substrate using a spin coating method to form a nanosilver thin film (Ag Membrane). Next, a photoresist was spin-coated and pre-annealed at 90 ° C. for 30 minutes. Furthermore, it exposed through the photomask (150 mJ / cm < 2 >), and image development and the post-baking were implemented at 120 degreeC for 20 minutes. Next, the Ag film was etched, and the resist was stripped and rinsed to form a gate electrode and a scanning line having a length of 50 μm and a width of 20 μm. The obtained gate electrode was 200 nm thick.

2)ゲート絶縁膜の形成
焼成後、下記式で表される構造体となるポリマー前駆体溶液(溶媒:ジメチルアセトアミド)を、スピンコート法にて成膜・乾燥・焼成して、ゲート絶縁膜を作製した。形成されたゲート絶縁膜は厚さ700nmであった。
2) Formation of gate insulating film After firing, a polymer precursor solution (solvent: dimethylacetamide), which becomes a structure represented by the following formula, is formed, dried and fired by spin coating to form a gate insulating film. Produced. The formed gate insulating film had a thickness of 700 nm.

3)シランカップリング処理
ゲート絶縁膜表面を、ゲート電極中央部の15μm×45μmの範囲にマスクを施し、その領域の周囲に紫外光を照射した。紫外光は、UVランプを用い、250nmの光の強度が5mW/cmとなるように光源と基板との距離を調整し、照射量(露光量)10J/cmの紫外線を照射した。さらにこの基板を、150℃の恒温槽内でトリエトキシ−1H,1H,2H,2H−トリデカフルオロ−n−オクチルシランの蒸気に暴露して、露光部に前記化合物NO.1のシランカップリング剤(Lot1)を反応させた。シランカップリング処理前の露光部の表面エネルギーは40mN/mであったが、シランカップリング処理後の露光部の表面エネルギーは20mN/mであった。
3) Silane coupling treatment A mask was applied to the surface of the gate insulating film in a range of 15 μm × 45 μm at the center of the gate electrode, and ultraviolet light was irradiated around the region. For the ultraviolet light, a UV lamp was used, the distance between the light source and the substrate was adjusted so that the intensity of 250 nm light was 5 mW / cm 2, and ultraviolet rays with an irradiation amount (exposure amount) of 10 J / cm 2 were irradiated. Further, this substrate was exposed to vapor of triethoxy-1H, 1H, 2H, 2H-tridecafluoro-n-octylsilane in a constant temperature bath at 150 ° C., and the compound NO. 1 silane coupling agent (Lot 1) was reacted. The surface energy of the exposed portion before silane coupling treatment was 40 mN / m, but the surface energy of the exposed portion after silane coupling treatment was 20 mN / m.

4)半導体の形成
P3HT(ポリ−3−ヘキシルチオフェン)のテトラリン溶液(2wt%)を、インクジェット法を用いて上記非露光部の中央に約20pLの液滴を吐出した。半導体は、長さ:15μm、幅:45μm、厚さ:0.2μmであった。
4) Formation of Semiconductor A tetralin solution (2 wt%) of P3HT (poly-3-hexylthiophene) was ejected at about 20 pL in the center of the non-exposed portion using an inkjet method. The semiconductor had a length: 15 μm, a width: 45 μm, and a thickness: 0.2 μm.

5)電界効果型トランジスタの作製
ポリジメチルシロキサンをソース・ドレイン電極の形状に加工し、マイクロコンタクトプリント用の凸版を作製した。該凸版を用いて、半導体上に銀ナノインク(銀ナノ粒子を水系溶媒に分散させた分散液)をマイクロコンタクトプリント法により印刷し乾燥、180℃で1時間焼成してソース・ドレイン電極を作製した。形成されたソース電極及びドレイン電極は厚さ150nmであった。作製したゲート電極、半導体及びソース・ドレイン電極の配置(上面から)を図3に示す。
図3において、21はゲート電極、22はソース電極、23はドレイン電極、24は半導体であり、ゲート電極は20μmX50μm、半導体は15μmX45μm、チャネル長は10μmであった。
以上により、本発明の電界効果型トランジスタを作製した。このトランジスタ素子の特性の評価結果をまとめて表1に示す。
5) Production of field effect transistor Polydimethylsiloxane was processed into the shape of a source / drain electrode to produce a relief printing plate for microcontact printing. Using the relief printing, a silver nanoink (dispersion in which silver nanoparticles were dispersed in an aqueous solvent) was printed on a semiconductor by a microcontact printing method, dried, and baked at 180 ° C. for 1 hour to prepare a source / drain electrode. . The formed source electrode and drain electrode had a thickness of 150 nm. The arrangement (from the top) of the fabricated gate electrode, semiconductor and source / drain electrodes is shown in FIG.
In FIG. 3, 21 is a gate electrode, 22 is a source electrode, 23 is a drain electrode, and 24 is a semiconductor. The gate electrode is 20 μm × 50 μm, the semiconductor is 15 μm × 45 μm, and the channel length is 10 μm.
Thus, the field effect transistor of the present invention was produced. Table 1 summarizes the evaluation results of the characteristics of this transistor element.

〔実施例2〜10〕
前記化合物NO.1のシランカップリング剤(Lot1)の替わりに前記化合物NO.2〜10のシランカップリング剤(Lot2〜10)を用いた以外は実施例1と同様にして、本発明の電界効果型トランジスタを作製した。これらのトランジスタ素子の特性の評価結果をまとめて表1に示す。
[Examples 2 to 10]
Compound NO. 1 instead of the silane coupling agent (Lot 1). A field effect transistor of the present invention was produced in the same manner as in Example 1 except that 2 to 10 silane coupling agents (Lot 2 to 10) were used. Table 1 summarizes the evaluation results of the characteristics of these transistor elements.

〔比較例1〜10〕
シランカップリング処理の工程を省いた以外は実施例1と同様にして、比較の電界効果型トランジスタを作製した。これらのトランジスタ素子の特性の評価結果をまとめて表1に示す。
[Comparative Examples 1 to 10]
A comparative field effect transistor was fabricated in the same manner as in Example 1 except that the silane coupling treatment step was omitted. Table 1 summarizes the evaluation results of the characteristics of these transistor elements.

<半導体形状評価>
半導体形成、乾燥後の半導体形状を光学顕微鏡で観察したところ、実施例1〜10のサンプルはいずれもマスクの形状が再現されていることが確認できた。一方の比較例1〜10のサンプルでは、半導体インクはゲート電極上からはみ出し、あるいはゲート電極からずれてしまいチャネル上にほとんど残らないものも確認された。
<Semiconductor shape evaluation>
When the semiconductor shape after semiconductor formation and drying was observed with an optical microscope, it was confirmed that the mask shapes of all the samples of Examples 1 to 10 were reproduced. On the other hand, in the samples of Comparative Examples 1 to 10, it was confirmed that the semiconductor ink protrudes from the gate electrode or is displaced from the gate electrode and hardly remains on the channel.

<半導体特性評価>
室温・窒素雰囲気下の条件でこれらトランジスタの特性を評価したところ、ほとんどの素子で典型的なp型トランジスタの特性を示した。飽和領域において算出した電界効果移動度(チャネル幅は設計値である50μmで算出)、およびon/off比(VG=−80V/VG=40V)を表1に示す。
(1)電界効果移動度の算出は以下の式を用いて行った。
ds=μCinW(V−Vth/2L
ただし、Cinはゲート絶縁膜の単位面積あたりのキャパシタンス、Wはチャネル幅(チャネル幅は設計値である50μm)、Lはチャネル長、Vgはゲート電圧、Idsはソースドレイン電流、μは移動度、Vthはチャネルが形成し始めるゲートのしきい値電圧である。
(2)on/off比は、ソース−ドレイン間に電圧を40V印加したときにおいて、ゲート電圧が+40Vのときのソース−ドレイン間電流Ioffと、ゲート電圧を−80V印加したときのソース−ドレイン間電流Ionと、の比Ion/Ioffから求めた。
<Semiconductor characteristic evaluation>
When the characteristics of these transistors were evaluated under conditions of room temperature and nitrogen atmosphere, typical characteristics of p-type transistors were shown in most devices. Table 1 shows the field-effect mobility calculated in the saturation region (the channel width is calculated at the designed value of 50 μm) and the on / off ratio (VG = −80 V / VG = 40 V).
(1) The field effect mobility was calculated using the following equation.
I ds = μC in W (V g −V th ) 2 / 2L
Where Cin is a capacitance per unit area of the gate insulating film, W is a channel width (channel width is a designed value of 50 μm), L is a channel length, Vg is a gate voltage, Ids is a source / drain current, μ is a mobility, Vth is the threshold voltage of the gate at which the channel begins to form.
(2) The on / off ratio is such that when a voltage of 40 V is applied between the source and drain, the source-drain current I off when the gate voltage is +40 V and the source-drain when the gate voltage is applied at −80 V and between current I on, was determined from the ratio I on / I off of.

表1から明らかなように、比較例1〜10の電界効果型トランジスタは非常に特性のバラツキが大きいが、これは半導体の形成が不均一なことも大きな要因と考えられる。それに対して、実施例1〜10の電界効果型トランジスタは、バラツキが小さく特性に優れたものである。   As is clear from Table 1, the field effect transistors of Comparative Examples 1 to 10 have very large variation in characteristics, which is considered to be a major factor due to non-uniform semiconductor formation. On the other hand, the field effect transistors of Examples 1 to 10 have small variations and excellent characteristics.

〔実施例11〕
シランカップリング処理において、照射量(露光量)10J/cmを5J/cmに変更した以外は実施例1と同様にして、本発明の電界効果型トランジスタを作製した。このトランジスタ素子の特性は、移動度:1.9×10−3cm/Vs、on/off:1.0X10であり、特性に優れたものである。
Example 11
In the silane coupling treatment, except for changing the irradiation amount (exposure amount) 10J / cm 2 to 5 J / cm 2 in the same manner as in Example 1 to prepare a field effect transistor of the present invention. The characteristics of this transistor element are mobility: 1.9 × 10 −3 cm 2 / Vs, on / off: 1.0 × 10 7 , and the characteristics are excellent.

〔実施例12〕
シランカップリング処理において、照射量(露光量)10J/cmを(20)J/cmに変更した以外は実施例1と同様にして、本発明の電界効果型トランジスタを作製した。このトランジスタ素子の特性は、移動度:1.8×10−3cm/Vs、on/off:1.2X10であり、特性に優れたものである。
Example 12
In the silane coupling treatment, an irradiation amount (exposure amount) 10J / cm 2 (20) was changed to J / cm 2 in the same manner as in Example 1 to prepare a field effect transistor of the present invention. The characteristics of this transistor element are mobility: 1.8 × 10 −3 cm 2 / Vs, on / off: 1.2 × 10 7 , and the characteristics are excellent.

〔実施例13〕
シランカップリング処理において、照射量(露光量)10J/cmを0.01J/cmに変更した以外は実施例1と同様にして、本発明の電界効果型トランジスタを作製した。このトランジスタ素子の特性は、移動度:0.8×10−3cm/Vs、on/off:1.1×10であり、特性には問題が見受けられた。
Example 13
In the silane coupling treatment, except for changing the irradiation amount (exposure amount) 10J / cm 2 to 0.01 J / cm 2 in the same manner as in Example 1 to prepare a field effect transistor of the present invention. The characteristics of this transistor element were mobility: 0.8 × 10 −3 cm 2 / Vs, on / off: 1.1 × 10 6 , and there was a problem with the characteristics.

1、11 基板
2、12、22 ゲート電極
3、13 ゲート絶縁層
4、14、24 半導体層
5、15、25 ソース電極
6、16、26 ドレイン電極
7、17 チャネル領域
1, 11 Substrate 2, 12, 22 Gate electrode 3, 13 Gate insulating layer 4, 14, 24 Semiconductor layer 5, 15, 25 Source electrode 6, 16, 26 Drain electrode 7, 17 Channel region

特開2003−229579号公報JP 2003-229579 A 特開2005−039086号公報Japanese Patent Laid-Open No. 2005-039086 特開2005−142474号公報JP 2005-142474 A 特開2005−294809号公報JP-A-2005-294809 特開2005−310962号公報JP-A-2005-310962 特許4419373号公報Japanese Patent No. 4419373 特開2009−246342号公報JP 2009-246342 A 特開2009−290187号公報JP 2009-290187 A

Claims (8)

基材上に、少なくともゲート電極、ソース電極、ドレイン電極と、半導体層およびゲート絶縁膜とが形成されてなる電界効果型トランジスタの製造方法であって、少なくともゲート絶縁膜上に半導体層を形成する工程を有し、該ゲート絶縁膜は露光によりシランカップリング剤と反応可能な官能基を生成し得る材料で形成されており、該工程の前に、ゲート絶縁膜上の半導体を形成する領域の周囲を露光する工程及び露光部においてフッ化アルキル基を有するシランカップリング剤と該官能基とを反応させる工程を有し、
前記ゲート絶縁膜がポリイミド樹脂であるポリマー材料であり、
前記ポリイミド樹脂が、下記式で表される構造を有する化合物、または下記式で表される構造を主鎖に含む化合物であることを特徴とする電界効果型トランジスタの製造方法。
A method of manufacturing a field effect transistor comprising at least a gate electrode, a source electrode, a drain electrode, a semiconductor layer, and a gate insulating film formed on a substrate, wherein the semiconductor layer is formed at least on the gate insulating film The gate insulating film is formed of a material capable of generating a functional group capable of reacting with a silane coupling agent by exposure, and before the step, a region for forming a semiconductor on the gate insulating film is formed. have a step of reacting a silane coupling agent and the functional group having a fluorinated alkyl group in the process and the exposure unit for exposing the periphery,
The gate insulating film is a polymer material that is a polyimide resin,
The method for producing a field-effect transistor, wherein the polyimide resin is a compound having a structure represented by the following formula or a compound having a structure represented by the following formula in the main chain .
前記ゲート絶縁膜のチャネル領域の表面エネルギーが40mN/m以下であることを特徴とする請求項1に記載の電界効果型トランジスタの製造方法。 2. The method of manufacturing a field effect transistor according to claim 1, wherein the surface energy of the channel region of the gate insulating film is 40 mN / m or less. 前記ゲート絶縁膜の表面粗さがRa=10nm以下であることを特徴とする請求項1または2に記載の電界効果型トランジスタの製造方法。 3. The method of manufacturing a field effect transistor according to claim 1, wherein the surface roughness of the gate insulating film is Ra = 10 nm or less. 前記のソース電極、ドレイン電極の表面エネルギーと、前記絶縁膜のチャネル領域の表面エネルギーとの差が、10mN/m以下であることを特徴とする請求項1〜のいずれかに記載の電界効果型トランジスタの製造方法。 Wherein the source electrode, and the surface energy of the drain electrodes, the difference between the surface energy of the channel region of the insulating film, field effect according to any one of claims 1 to 3, characterized in that not more than 10 mN / m Type transistor manufacturing method. 前記ゲート絶縁膜における照射量(露光量)が5〜20J/cmであることを特徴とする請求項1〜のいずれかに記載の電界効果型トランジスタの製造方法。 Method for producing a field effect transistor according to any one of claims 1 to 4, the amount of irradiation (exposure) is characterized in that it is a 5~20J / cm 2 in the gate insulating film. 前記シランカップリング剤の反応性官能基が、トリエトキシシラン、トリメトキシシラン、トリクロロシランのいずれかであることを特徴とする請求項1〜のいずれかに記載の電界効果型トランジスタの製造方法。 Reactive functional groups of the silane coupling agent, triethoxysilane, trimethoxysilane, manufacturing method of a field effect transistor according to any one of claims 1 to 5, characterized in that either trichlorosilane . 前記露光の波長が真空紫外域の波長を含むことを特徴とする請求項1〜のいずれかに記載の電界効果型トランジスタの製造方法。 Method for producing a field effect transistor according to any one of claims 1 to 6, characterized in that the wavelength of the exposure include wavelengths in the vacuum ultraviolet region. 請求項1〜のいずれかに記載の製造方法により作製されたことを特徴とする電界効果型トランジスタ。
Field effect transistor, characterized in that it is produced by the production method according to any one of claims 1-7.
JP2010280441A 2010-12-16 2010-12-16 Field effect transistor and manufacturing method thereof Active JP5729540B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010280441A JP5729540B2 (en) 2010-12-16 2010-12-16 Field effect transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010280441A JP5729540B2 (en) 2010-12-16 2010-12-16 Field effect transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012129396A JP2012129396A (en) 2012-07-05
JP5729540B2 true JP5729540B2 (en) 2015-06-03

Family

ID=46646119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010280441A Active JP5729540B2 (en) 2010-12-16 2010-12-16 Field effect transistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5729540B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103969905B (en) * 2014-03-21 2016-08-17 京东方科技集团股份有限公司 A kind of electrochromic display device and preparation method thereof
JPWO2018061820A1 (en) * 2016-09-29 2019-04-11 富士フイルム株式会社 Bottom-gate organic semiconductor transistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4480410B2 (en) * 2003-10-31 2010-06-16 株式会社リコー Organic semiconductor material, organic thin film transistor, and manufacturing method thereof
JP4629997B2 (en) * 2003-06-02 2011-02-09 株式会社リコー Thin film transistor and thin film transistor array
JP2008130882A (en) * 2006-11-22 2008-06-05 Konica Minolta Holdings Inc Organic semiconductor thin film, and organic thin film transistor
JP2008172059A (en) * 2007-01-12 2008-07-24 Konica Minolta Holdings Inc Organic thin-film transistor and manufacturing method therefor
JP5454143B2 (en) * 2007-10-09 2014-03-26 コニカミノルタ株式会社 Thin film transistor manufacturing method
JP4871302B2 (en) * 2008-01-08 2012-02-08 株式会社日立製作所 Organic thin film transistor
JP2010205848A (en) * 2009-03-02 2010-09-16 Osaka Univ Method for manufacturing flat conductive film, method for manufacturing semiconductor device, and semiconductor device
JP5446751B2 (en) * 2009-03-18 2014-03-19 株式会社リコー Multilayer structure, electronic element, electronic element array, image display medium, and image display apparatus

Also Published As

Publication number Publication date
JP2012129396A (en) 2012-07-05

Similar Documents

Publication Publication Date Title
JP4629997B2 (en) Thin film transistor and thin film transistor array
US7341897B2 (en) Method of fabricating thin film transistor
KR101348025B1 (en) Method for manufacturing thin film transistor
US8173997B2 (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit
JP4572501B2 (en) Method for producing organic thin film transistor
JP4652866B2 (en) Organic transistor
JP2006261517A (en) Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor
JP4678574B2 (en) Multilayer structure, electronic element using the multilayer structure, electronic element array, and display device
JP5729540B2 (en) Field effect transistor and manufacturing method thereof
US7897216B2 (en) Method for manufacturing organic device and electronic apparatus
JP2006060113A5 (en)
JP2007227595A (en) Method for fabricating organic thin film transistor element
JP5870502B2 (en) Organic semiconductor device and manufacturing method thereof
US7776666B2 (en) Thin film transistor and method of manufacturing thin film transistor
US8202771B2 (en) Manufacturing method of organic semiconductor device
JP5098270B2 (en) Method for manufacturing organic semiconductor element
JP2008084940A (en) Manufacturing method of organic semiconductor element
JP2004281477A (en) Organic thin film transistor and its fabricating method
JP5103982B2 (en) Method for manufacturing organic semiconductor element
WO2010010609A1 (en) Method for forming contact hole, and circuit board
JP6277625B2 (en) Organic semiconductor device and manufacturing method thereof
JP4906934B2 (en) Electronic element, electronic element array, and display device
JP5017339B2 (en) Manufacturing method of organic transistor
JP2004281623A (en) Thin film transistor element sheet and its producing process
JP6197306B2 (en) Thin film transistor manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150324

R151 Written notification of patent or utility model registration

Ref document number: 5729540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151