JP5017339B2 - Manufacturing method of organic transistor - Google Patents
Manufacturing method of organic transistor Download PDFInfo
- Publication number
- JP5017339B2 JP5017339B2 JP2009206368A JP2009206368A JP5017339B2 JP 5017339 B2 JP5017339 B2 JP 5017339B2 JP 2009206368 A JP2009206368 A JP 2009206368A JP 2009206368 A JP2009206368 A JP 2009206368A JP 5017339 B2 JP5017339 B2 JP 5017339B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- gate
- substrate
- alkyl group
- free energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
本発明は有機半導体材料を有する有機トランジスタの製造方法に関するものであり、特にインクジェット描画プロセスを用いた有機トランジスタの製造方法に関するものである。 The present invention relates to a method for manufacturing an organic transistor having an organic semiconductor material, and more particularly to a method for manufacturing an organic transistor using an ink jet drawing process.
近年有機材料を使った有機電子デバイス研究が盛んである。有機材料を薄膜化しデバイスに応用することによって、プロセスの低温化や携帯性に優れ、コスト的にも安価な有機電子デバイスの実現が期待されている。 In recent years, research on organic electronic devices using organic materials has been active. By making organic materials into thin films and applying them to devices, it is expected to realize organic electronic devices that are excellent in low-temperature process and portability and are inexpensive.
例えば、有機ＥＬ、有機トランジスタ等の有機電子デバイス研究が盛んであるが、なかでも有機トランジスタは、その機能の心臓部である半導体材料自身が有機分子の集合体であり、部分的に共有結合している比較的弱い結合体であるため、プロセスの低温化が期待でき、かつ、フレキシブル性に富み軽量化が可能な為、携帯性に優れている。このため、ペーパーライクディスプレイはもとより、液晶ディスプレイにも応用の可能性があり、近年急速に研究が活発になっている。このような電子デバイス分野への有機電子デバイス応用実現の為の一つの方法として、インクジェット描画プロセスを利用した有機トランジスタ作成方法があげられ、次世代低温プロセス・高携帯性電子デバイスへの応用が期待されている。 For example, organic electronic devices such as organic EL and organic transistors are actively researched. In particular, organic transistors are semiconductor materials themselves that are the heart of their functions. Therefore, it can be expected to lower the temperature of the process, and is flexible and lightweight, so it is excellent in portability. For this reason, there is a possibility of application to liquid crystal displays as well as paper-like displays, and in recent years, research has become active rapidly. One method for realizing the application of organic electronic devices in the field of electronic devices is an organic transistor fabrication method using an ink jet drawing process, which is expected to be applied to next-generation low-temperature processes and highly portable electronic devices. Has been.
有機トランジスタの作製にあたっては様々な方法が挙げられるが、例えば非特許文献１および非特許文献２などにセイコーエプソン社によるピエゾインクジェット描画プロセスと表面自由エネルギー制御による表面マッピングを用いた有機トランジスタの作製方法が記載されている。 There are various methods for manufacturing an organic transistor. For example, Non-Patent Document 1 and Non-Patent Document 2 describe a method for manufacturing an organic transistor using a piezo inkjet drawing process by Seiko Epson and surface mapping by controlling surface free energy. Is described.
一方、非特許文献３において、自己組織化単分子層（ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ ｍｏｎｏｌａｙｅｒ、ＳＡＭ）を用い、ＵＶ光を基板背面から露光することによってＵＶ光の当たった部分の表面自由エネルギーを高くし、未露光部の低い表面自由エネルギーとコントラストを付けることによって、自己組織化単分子層（ＳＡＭ）表面をマッピングし、表面自由エネルギーの高い部分にＡｇインクを滴下してソース・ドレイン電極を描画し、短チャネルの有機トランジスタを作製するプロセスが開示されている。 On the other hand, in Non-Patent Document 3, by using a self-assembled monolayer (SAM) and exposing the UV light from the back of the substrate, the surface free energy of the portion exposed to the UV light is increased. By mapping the surface free energy of the exposed area with the low surface free energy, the surface of the self-assembled monolayer (SAM) is mapped, and Ag ink is dropped on the high surface free energy area to draw the source / drain electrodes. A process for making a channel organic transistor is disclosed.
また、非特許文献４において、ポリイミドを絶縁膜に用いて、ＵＶ光をマスク露光することによって光の当たった部分の表面自由エネルギーを上昇させ、未露光部の低い表面自由エネルギーとコントラストを付けることによって、ポリイミド表面をマッピングし、表面自由エネルギーの高い部分にインクジェットでソース・ドレイン電極を描画し、短チャネルのトランジスタを製造するプロセスが開示されている。 Also, in Non-Patent Document 4, using polyimide as an insulating film, the surface free energy of the exposed portion is increased by mask exposure with UV light, and the low surface free energy of the unexposed portion is given contrast. Discloses a process for manufacturing a short-channel transistor by mapping a polyimide surface and drawing a source / drain electrode by inkjet on a portion having a high surface free energy.
前述した非特許文献３による報告では、自己組織化単分子層（ＳＡＭ）をＵＶ光によってマッピングする方法では、ＵＶ光が２００ｎｍ以下の真空紫外光でなければ自己組織化単分子層（ＳＡＭ）の表面自由エネルギーを変化させることは出来ない。従って、高精細な表面自由エネルギーのパターニングを行うためには、２００ｎｍ以下の真空ＵＶ光を備えた非常に高価なステッパーを用いなければならず、有機トランジスタのプロセスとして非現実的である。 According to the report by Non-Patent Document 3 described above, in the method of mapping the self-assembled monolayer (SAM) with UV light, the UV of the self-assembled monolayer (SAM) is not necessary unless the UV light is vacuum ultraviolet light of 200 nm or less. The surface free energy cannot be changed. Therefore, in order to perform patterning with high-definition surface free energy, a very expensive stepper equipped with vacuum UV light of 200 nm or less must be used, which is unrealistic as an organic transistor process.
また、非特許文献３による報告にあるように、背面露光であれば自己組織化単分子層（ＳＡＭ）の表面自由エネルギーのパターニングを行うことが出来るが、パターニングするためにゲート電極を利用しているため、ゲート電極はフォトリソグラフィを用いて形成しなければならない。また背面露光を行うために、基板の光吸収性から基板材料に制限があることが予想される。更に、背面露光でゲート電極をマスクとして露光を行うため、高精細なパターニングはやや困難である。 In addition, as reported in Non-Patent Document 3, patterning of the surface free energy of a self-assembled monolayer (SAM) can be performed with back exposure, but a gate electrode is used for patterning. Therefore, the gate electrode must be formed using photolithography. In addition, since the back exposure is performed, it is expected that the substrate material is limited due to the light absorption of the substrate. Furthermore, since exposure is performed using the gate electrode as a mask in back exposure, high-definition patterning is somewhat difficult.
一方、非特許文献４による、ポリイミド絶縁膜をＵＶ光によってマッピングする方法では、チャネル界面に存在する材料と絶縁膜が一体となっている。この場合、チャネル部に配向性のある有機半導体を塗布した場合、配向制御をすることができず、半導体材料が持つ十分な電気的性能を引き出すことができない。また２５４ｎｍのＵＶ光で表面自由エネルギーのパターニングを行う様にポリイミドを設計することが可能であるが、絶縁性特性が低下する場合がある。 On the other hand, in the method of mapping a polyimide insulating film by UV light according to Non-Patent Document 4, the material present at the channel interface and the insulating film are integrated. In this case, when an oriented organic semiconductor is applied to the channel portion, the orientation cannot be controlled, and sufficient electrical performance of the semiconductor material cannot be obtained. In addition, it is possible to design polyimide so that surface free energy patterning is performed with UV light of 254 nm, but the insulating properties may deteriorate.
本発明では、露光機のＵＶ光波長として一般的な２５４ｎｍのＵＶ光で表面自由エネルギーのパターニングが可能であり、その結果、安価なアライナーで高精細な表面自由エネルギーのパターニングを行い、短チャネルで高い電気的特性を持った有機トランジスタ構造を実現することを目的としている。さらに、本発明では、配向性を制御する機能を持つ層と、絶縁性に優れた材料をそれぞれ分離し、短チャネルで高い電気的特性を持った有機トランジスタ構造を実現することを目的としている。 In the present invention, patterning of surface free energy is possible with UV light having a wavelength of 254 nm, which is a general UV light wavelength of an exposure machine. As a result, high-definition surface free energy patterning is performed with an inexpensive aligner, and a short channel is obtained. The purpose is to realize an organic transistor structure with high electrical characteristics. Another object of the present invention is to realize an organic transistor structure having a short channel and high electrical characteristics by separating a layer having a function of controlling orientation and a material having excellent insulating properties.
また更に本発明では、基板上に基板絶縁層を設け、真空プロセスやフォトリソグラフィを用いずに、基板絶縁層を２５４ｎｍのＵＶ光で表面自由エネルギーの高精細なパターニングを行い、ゲート電極を正確に形成することを目的としている。 Furthermore, in the present invention, a substrate insulating layer is provided on the substrate, and the substrate insulating layer is subjected to high-precision surface free energy patterning with UV light of 254 nm without using a vacuum process or photolithography, so that the gate electrode is accurately formed. The purpose is to form.
本発明は、基板と、基板とゲート電極間に位置する基板絶縁層と、ゲート電極と、下層上層が積層した積層ゲート絶縁層と、ソース・ドレイン電極と、有機半導体層によって構成され、前記基板絶縁層の上にゲート電極、前記積層ゲート絶縁層およびソース・ドレイン電極がこの順序で設けられている有機トランジスタの製造方法において、側鎖にアルキル基を有するポリイミドである前記基板絶縁層に２００ｎｍ以上３００ｎｍ以下の波長帯の紫外線（ＵＶ光）でマスク露光を行う工程、前記基板絶縁層のマスク露光された部分の一部分又は全てにはゲート電極となる電極材料をインクジェット法で吐出し、前記基板絶縁層のマスク露光された部分にゲート電極を形成する工程、前記ゲート電極が形成された基板絶縁層およびゲート電極の上に側鎖にアルキル基を有しないポリイミドである前記下層のゲート絶縁層を形成し、前記下層のゲート絶縁層の上に側鎖にアルキル基を有するポリイミドである前記上層のゲート絶縁層を形成する工程、前記上層のゲート絶縁層に２００ｎｍ以上３００ｎｍ以下の波長帯の紫外線（ＵＶ光）でマスク露光を行った後、前記上層のゲート絶縁層のマスク露光された部分にソース・ドレイン電極となる電極材料をインクジェット法で吐出することにより、前記上層のゲート絶縁層のマスク露光された部分と露光されない部分の表面自由エネルギー差で電極材料が分離されて前記ソース・ドレイン電極を形成する工程を有することを特徴とする有機トランジスタの製造方法にある。 The present invention includes a substrate, a substrate insulating layer positioned between the substrate and the gate electrode, a gate electrode, a stacked gate insulating layer in which a lower layer and an upper layer are stacked, a source / drain electrode, and an organic semiconductor layer, In an organic transistor manufacturing method in which a gate electrode, the stacked gate insulating layer, and a source / drain electrode are provided in this order on an insulating layer, the substrate insulating layer, which is a polyimide having an alkyl group in a side chain, has a thickness of 200 nm or more. A step of performing mask exposure with ultraviolet rays (UV light) having a wavelength band of 300 nm or less, an electrode material serving as a gate electrode is ejected to a part or all of the mask-exposed portion of the substrate insulating layer by an inkjet method, and the substrate insulation is performed. Forming a gate electrode on the mask-exposed portion of the layer, the substrate insulating layer on which the gate electrode is formed, and the gate electrode Forming a gate insulating layer of the lower layer is a polyimide having no alkyl group in a side chain, a gate insulating layer of the upper layer is a polyimide having an alkyl group in the side chain on the lower gate insulating layer A step of performing mask exposure on the upper gate insulating layer with ultraviolet light (UV light) having a wavelength band of 200 nm to 300 nm, and then forming a source / drain electrode in the mask exposed portion of the upper gate insulating layer. A step of forming the source / drain electrodes by discharging the electrode material by an inkjet method so that the electrode material is separated by the surface free energy difference between the mask-exposed portion and the non-exposed portion of the upper gate insulating layer; The organic transistor manufacturing method is characterized by the above.
本発明によれば、有機トランジスタの構成において、基板絶縁膜として側鎖にアルキル基を有する有機絶縁層を形成し、この基板絶縁層上のゲート以外の部分をマスクしゲート部分のみにＤｅｅｐ ＵＶ光を照射することで、ゲート部分の表面自由エネルギーは高く、ゲート以外の部分は表面自由エネルギーを低くコントロールすることが出来、その表面自由エネルギーの分布を用いてインクジェット法を用いてゲートの精密制御が可能になる。 According to the present invention, in the structure of the organic transistor, an organic insulating layer having an alkyl group in the side chain is formed as a substrate insulating film, and portions other than the gate on the substrate insulating layer are masked and only deep UV light is applied to the gate portion. , The surface free energy of the gate part is high and the surface free energy can be controlled low in parts other than the gate, and the precise control of the gate using the inkjet method is possible using the distribution of the surface free energy. It becomes possible.
また、ゲート絶縁層として側鎖にアルキル基を有する有機絶縁層と有しない絶縁層の二層構造絶縁層を形成し、このゲート絶縁層上のチャネル部分をマスクしてＤｅｅｐ ＵＶ光を照射することで、チャネル部分の表面自由エネルギーは低く、チャネル以外の部分は表面自由エネルギーを高くコントロールすることが出来、その表面自由エネルギーの分布を用いてインクジェット法を用いてチャネルの精密制御が可能になる。 In addition, a two-layer structure insulating layer of an organic insulating layer having an alkyl group in the side chain and an insulating layer not having a side chain is formed as a gate insulating layer, and deep UV light is irradiated while masking a channel portion on the gate insulating layer. Thus, the surface free energy of the channel portion is low, and the surface free energy can be controlled to be high in the portion other than the channel, and the channel can be precisely controlled using the ink jet method using the distribution of the surface free energy.
またアルキル基を有しない絶縁層によって、側鎖にアルキル基を有する絶縁層の耐圧低下、Ｖｔｈの増大をカバーし、高耐圧・低リーク電流・高性能の信頼性の高いトランジスタを実現できる。また、側鎖にアルキル基を有する絶縁膜にラビング処理を行ったり、偏向ＵＶ光を照射したりすることで、チャネル部分の配向膜上に形成した有機半導体層を一方向に並べ、非常に高い移動度実現できる配向構造を実現することが可能である。 In addition, an insulating layer having no alkyl group covers a decrease in breakdown voltage and an increase in Vth of the insulating layer having an alkyl group in the side chain, and a highly reliable transistor with high breakdown voltage, low leakage current, and high performance can be realized. In addition, by rubbing the insulating film having an alkyl group in the side chain or irradiating with polarized UV light, the organic semiconductor layers formed on the alignment film in the channel portion are aligned in one direction and are extremely high. An orientation structure capable of realizing mobility can be realized.
またこの構造を利用して、優れた有機トランジスタを実現することができる。また、本発明の有機トランジスタは、ペーパーライクディスプレイ、有機ＩＤタグ、有機ＥＬ等様々な電子デバイスへの応用が期待できる。 In addition, an excellent organic transistor can be realized using this structure. The organic transistor of the present invention can be expected to be applied to various electronic devices such as a paper-like display, an organic ID tag, and an organic EL.
本発明に係る有機トランジスタの製造方法は、基板と、基板とゲート電極間に位置する基板絶縁層と、ゲート電極と、下層上層が積層した積層ゲート絶縁層と、ソース・ドレイン電極と、有機半導体層によって構成され、前記基板絶縁層の上にゲート電極、前記積層ゲート絶縁層およびソース・ドレイン電極がこの順序で設けられている有機トランジスタの製造方法において、側鎖にアルキル基を有するポリイミドである前記基板絶縁層に２００ｎｍ以上３００ｎｍ以下の波長帯の紫外線（ＵＶ光）でマスク露光を行う工程、前記基板絶縁層のマスク露光された部分の一部分又は全てにはゲート電極となる電極材料をインクジェット法で吐出し、前記基板絶縁層のマスク露光された部分にゲート電極を形成する工程、前記ゲート電極が形成された基板絶縁層およびゲート電極の上に側鎖にアルキル基を有しないポリイミドである前記下層のゲート絶縁層を形成し、前記下層のゲート絶縁層の上に側鎖にアルキル基を有するポリイミドである前記上層のゲート絶縁層を形成する工程、前記上層のゲート絶縁層に２００ｎｍ以上３００ｎｍ以下の波長帯の紫外線（ＵＶ光）でマスク露光を行った後、前記上層のゲート絶縁層のマスク露光された部分にソース・ドレイン電極となる電極材料をインクジェット法で吐出することにより、前記上層のゲート絶縁層のマスク露光された部分と露光されない部分の表面自由エネルギー差で電極材料が分離されて前記ソース・ドレイン電極を形成する工程を有することを特徴とする。 The organic transistor manufacturing method according to the present invention includes a substrate, a substrate insulating layer positioned between the substrate and the gate electrode, a gate electrode, a stacked gate insulating layer in which a lower layer and an upper layer are stacked, a source / drain electrode, and an organic semiconductor In the method of manufacturing an organic transistor, the gate electrode, the stacked gate insulating layer, and the source / drain electrodes are provided in this order on the substrate insulating layer, the polyimide having an alkyl group in the side chain. A step of performing mask exposure on the substrate insulating layer with ultraviolet rays (UV light) having a wavelength band of 200 nm to 300 nm; an electrode material that becomes a gate electrode is applied to a part or all of the mask exposed portion of the substrate insulating layer by an inkjet method; Forming a gate electrode on the mask-exposed portion of the substrate insulating layer, and forming the gate electrode. Forming a gate insulating layer of the lower layer is a polyimide having no alkyl group in a side chain on the substrate insulating layer and a gate electrode, on the lower gate insulating layer polyimide having an alkyl group in a side chain A step of forming the upper gate insulating layer, the upper gate insulating layer is subjected to mask exposure with ultraviolet rays (UV light) having a wavelength band of 200 nm to 300 nm, and then the upper gate insulating layer is mask exposed. By discharging an electrode material to be a source / drain electrode to the exposed portion by an inkjet method, the electrode material is separated by the surface free energy difference between the mask exposed portion and the unexposed portion of the upper gate insulating layer, and the source -It has the process of forming a drain electrode, It is characterized by the above-mentioned.
前記二層以上の積層ゲート絶縁層に２００ｎｍ以上３００ｎｍ以下の波長帯の紫外線でマスク露光を行う前に、前記二層以上の積層ゲート絶縁層にラビング処理を行うことが好ましい。 It is preferable to perform a rubbing process on the two or more stacked gate insulating layers before performing mask exposure on the two or more stacked gate insulating layers with ultraviolet rays having a wavelength band of 200 nm or more and 300 nm or less.
前記二層以上の積層ゲート絶縁層に２００ｎｍ以上３００ｎｍ以下の波長帯の紫外線でマスク露光を行う前、または後に、前記二層以上の積層ゲート絶縁層に偏向紫外光を照射することが好ましい。 It is preferable to irradiate the two or more stacked gate insulating layers with polarized ultraviolet light before or after performing mask exposure on the two or more stacked gate insulating layers with ultraviolet rays having a wavelength band of 200 nm to 300 nm.
次に、本発明の有機トランジスタの製造方法により得られる有機トランジスタについて説明する。
第一は、基板と、基板とゲート電極間に位置する基板絶縁層と、ゲート電極と、ゲート絶縁層と、ソース・ドレイン電極と、有機半導体層によって構成される複数の絶縁層を有するボトムゲート構造の有機トランジスタにおいて、ゲート絶縁層が、ソース・ドレイン電極に近接する部分で表面エネルギーが低く、ゲート電極に近接する部分で表面エネルギーが高く、膜厚方向に組成が異なることを特徴とし、かつ、基板絶縁層の表面自由エネルギーが前記ゲート絶縁層のゲート電極に近接する部分の表面自由エネルギーより低いことを特徴とする有機トランジスタにある。
Next, the organic transistor obtained by the organic transistor manufacturing method of the present invention will be described.
The first is a bottom gate having a substrate, a substrate insulating layer located between the substrate and the gate electrode, a gate electrode, a gate insulating layer, a source / drain electrode, and a plurality of insulating layers composed of organic semiconductor layers. In the organic transistor having the structure, the gate insulating layer is characterized in that the surface energy is low in the portion close to the source / drain electrode, the surface energy is high in the portion close to the gate electrode, and the composition is different in the film thickness direction, and In the organic transistor, the surface free energy of the substrate insulating layer is lower than the surface free energy of the portion of the gate insulating layer adjacent to the gate electrode.
第二は、基板と、基板とゲート電極間に位置する基板絶縁層と、ゲート電極と、ゲート絶縁層と、ソース・ドレイン電極と、有機半導体層によって構成されるボトムゲート構造の有機トランジスタにおいて、ゲート絶縁層が、表面エネルギーの低い上層膜と表面エネルギーの高い下層膜の二層構造であり、かつ、基板絶縁層の表面自由エネルギーが前記ゲート絶縁層の表面自由エネルギーが高い層より低いことを特徴とする有機トランジスタにある。 The second is an organic transistor having a bottom gate structure composed of a substrate, a substrate insulating layer located between the substrate and the gate electrode, a gate electrode, a gate insulating layer, a source / drain electrode, and an organic semiconductor layer. The gate insulating layer has a two-layer structure of an upper layer film having a low surface energy and a lower layer film having a high surface energy, and the surface free energy of the substrate insulating layer is lower than that of the gate insulating layer having a high surface free energy. It is in the characteristic organic transistor.
第三は、前記ゲート絶縁層が、上層の表面自由エネルギーが４０ｍＮ／ｍ以下、下層の表面自由エネルギーが４５ｍＮ／ｍ以上、前記基板絶縁層の表面自由エネルギーが４５ｍＮ／ｍ以上であることを特徴とする有機トランジスタにある。 Third, the gate insulating layer has an upper surface free energy of 40 mN / m or less, a lower layer surface free energy of 45 mN / m or more, and a substrate insulating layer surface free energy of 45 mN / m or more. It is in the organic transistor.
第四は、前記上層のゲート絶縁層がソース・ドレイン電極の一部または全てと隣接した部分の表面自由エネルギーが５０ｍＮ／ｍ以上の絶縁層であり、かつ、前記基板絶縁層がゲート電極の一部または全てと隣接した部分の表面自由エネルギーが５０ｍＮ／ｍ以上の絶縁層あることを特徴とする有機トランジスタにある。 Fourth, the upper gate insulating layer is an insulating layer having a surface free energy of 50 mN / m or more adjacent to a part or all of the source / drain electrodes, and the substrate insulating layer is a part of the gate electrode. An organic transistor is characterized in that there is an insulating layer having a surface free energy of 50 mN / m or more in a part or a part adjacent to the part.
第五は、前記ゲート絶縁層において、前記上層の絶縁層の表面自由エネルギーの水素結合成分が１．０ｍＮ／ｍ以下、前記下層の絶縁層の表面自由エネルギーの水素結合成分が２．０ｍＮ／ｍ以上であり、かつ、前記上層の絶縁層と連続し、前記ソース・ドレイン電極の一部または全てと隣接した絶縁層部分の表面自由エネルギーの水素結合成分が５．０ｍＮ／ｍ以上であり、かつ、前記基板絶縁層において、表面自由エネルギーの水素結合成分が１．０ｍＮ／ｍ以下であり、かつ、前記基板絶縁層と連続し、前記ゲート電極の一部または全てと隣接した絶縁層部分の表面自由エネルギーの水素結合成分が５．０ｍＮ／ｍ以上あることを特徴とする有機トランジスタにある。
なお、表面自由エネルギーは、拡張フォーケスの式から、分散成分、極性成分、水素結合成分の３成分に規定されている。
Fifth, in the gate insulating layer, the hydrogen bonding component of the surface free energy of the upper insulating layer is 1.0 mN / m or less, and the hydrogen bonding component of the surface free energy of the lower insulating layer is 2.0 mN / m. And the hydrogen bond component of the surface free energy of the insulating layer portion which is continuous with the upper insulating layer and is adjacent to part or all of the source / drain electrodes is 5.0 mN / m or more, and In the substrate insulating layer, a surface of an insulating layer portion whose surface free energy has a hydrogen bond component of 1.0 mN / m or less and is continuous with the substrate insulating layer and adjacent to part or all of the gate electrode An organic transistor having a free-energy hydrogen bond component of 5.0 mN / m or more.
The surface free energy is defined by three components of a dispersion component, a polar component, and a hydrogen bond component from the extended focus equation.
第六は、前記基板絶縁層と前記ゲート絶縁層において、前記基板絶縁層と前記上層のゲート絶縁層が側鎖にアルキル基を有するポリイミドであり、かつ、前記下層のゲート絶縁層が側鎖にアルキル基を有しないポリイミドであることを特徴とする有機トランジスタにある。 Sixth, in the substrate insulating layer and the gate insulating layer, the substrate insulating layer and the upper gate insulating layer are polyimides having an alkyl group in a side chain, and the lower gate insulating layer is in a side chain. The organic transistor is characterized by being a polyimide having no alkyl group.
第七は、前記基板絶縁層と前記ゲート絶縁層において、前記基板絶縁層と前記上層のゲート絶縁層が側鎖にアルキル基を有するポリイミドであり、かつ、前記下層のゲート絶縁層が無機材料絶縁層であることを特徴とする有機トランジスタにある。 Seventh, in the substrate insulating layer and the gate insulating layer, the substrate insulating layer and the upper gate insulating layer are polyimides having an alkyl group in a side chain, and the lower gate insulating layer is insulated with an inorganic material. The organic transistor is characterized by being a layer.
第八は、前記基板絶縁層と前記ゲート絶縁層において、前記基板絶縁層の膜厚と前記上層のゲート絶縁層の膜厚が、前記下層のゲート絶縁層の膜厚より薄いことを特徴とする有機トランジスタにある。 Eighth, in the substrate insulating layer and the gate insulating layer, the thickness of the substrate insulating layer and the thickness of the upper gate insulating layer are smaller than the thickness of the lower gate insulating layer. It is in an organic transistor.
第九は、前記基板絶縁層と前記ゲート絶縁層において、前記基板絶縁層の膜厚と前記上層のゲート絶縁層の膜厚が２ｎｍ以上２００ｎｍ以下であり、かつ、前記下層のゲート絶縁層が１００ｎｍ以上であることを特徴とする有機トランジスタにある。 Ninth, in the substrate insulating layer and the gate insulating layer, the thickness of the substrate insulating layer and the thickness of the upper gate insulating layer are 2 nm or more and 200 nm or less, and the lower gate insulating layer is 100 nm. The organic transistor is characterized by the above.
次に、本発明の有機トランジスタの製造方法について具体的に説明する。
有機トランジスタのチャネル形成と移動度の向上の手法として本発明者は、紫外線で分解可能な低表面自由エネルギーの有機物に着目した。これは、紫外線で分解する前の表面自由エネルギーは低く、分解した後では表面自由エネルギーが高くなるものである。ゲート上の有機物はマスクで保護されるため低表面自由エネルギーで、その近傍の部分は紫外線で有機物が分解されて表面自由エネルギーが高くなることにより、インクジェット等の描画方法でソース、ドレイン電極を導電性インクで描画するときにインクが低表面自由エネルギーの部分でせき止められるために非常に高精度にチャネル長を規定することが可能となる。
Next, the manufacturing method of the organic transistor of this invention is demonstrated concretely.
As a technique for improving the channel formation and mobility of an organic transistor, the present inventor has focused on organic substances having low surface free energy that can be decomposed by ultraviolet rays. This is because the surface free energy before decomposition by ultraviolet rays is low and the surface free energy becomes high after decomposition. The organic material on the gate is protected by the mask, so it has low surface free energy. The organic material is decomposed by ultraviolet rays and the surface free energy becomes high in the vicinity of the organic material. Since the ink is clogged at a portion having a low surface free energy when drawing with a conductive ink, the channel length can be defined with very high accuracy.
また同様に、基板上のゲートに相当する部分の有機物は紫外線で有機物が分解されて表面自由エネルギーが高くなり、その近傍の部分はマスクで保護されるために表面自由エネルギーは低く保持されるために、ゲート電極を描画する際にインクが高表面自由エネルギーの部分に広がり、低表面自由エネルギーの部分で堰き止められるため、高精度にゲート電極を形成することが可能になる。 Similarly, the organic matter in the portion corresponding to the gate on the substrate is decomposed by ultraviolet rays and the surface free energy is increased, and the portion in the vicinity thereof is protected by the mask, so the surface free energy is kept low. In addition, when the gate electrode is drawn, the ink spreads to the high surface free energy portion and is dammed up by the low surface free energy portion, so that the gate electrode can be formed with high accuracy.
本発明で用いる紫外線の波長としては、有機物を分解できる波長であればよいが、細かいパターンを作れる点や装置コスト的な面から２５４ｎｍ程度の波長の紫外線が好適に用いられる。 The wavelength of the ultraviolet rays used in the present invention may be any wavelength that can decompose organic substances, but ultraviolet rays having a wavelength of about 254 nm are preferably used from the viewpoint of producing a fine pattern and from the viewpoint of apparatus cost.
これらの有機物のなかでも高分子配向膜は、ラビング処理や偏光紫外線照射によって配向規制力を生じ、チャネル部界面の有機半導体分子を配向させることも可能であり、このことで移動度の向上など有機トランジスタ特性の向上を図ることが出来るため好ましい。本発明に用いられる高分子配向膜の例としては、アルキル基を側鎖にもつポリイミドを挙げることができる。 Among these organic materials, the polymer alignment film generates alignment regulating force by rubbing treatment or irradiation with polarized ultraviolet rays, and can align the organic semiconductor molecules at the interface of the channel part. This is preferable because transistor characteristics can be improved. Examples of the polymer alignment film used in the present invention include polyimide having an alkyl group in the side chain.
一方、アルキル基を側鎖にもつポリイミドなどの高分子配向膜は、配向制御をすることに主眼がおかれて開発されたものであり、ゲート絶縁膜としての性能は不十分なものが多い。 On the other hand, polymer alignment films such as polyimide having an alkyl group in the side chain have been developed with a focus on controlling the alignment, and are often insufficient in performance as a gate insulating film.
そこで、ゲート上には絶縁性に優れた、側鎖にアルキル基を有しないポリイミドやポリオレフィンなどの高分子系の絶縁膜やＳｉＯ2 やＴａ2 Ｏ5 等の無機酸化物系の絶縁膜を成膜し、その上に紫外線で分解可能な低表面自由エネルギーの有機物であるアルキル基を側鎖にもつポリイミドなどの高分子配向膜を積層し、更に基板上にも紫外線で分解可能な低表面自由エネルギーの有機物であるアルキル基を側鎖にもつポリイミドなどの高分子配向膜をことにより、上記高精度ゲート電極形成、絶縁性、高精度チャネル長規定、配向制御によるトランジスタ特性向上を全て満足させることが可能であることを見いだした。 Therefore, on the gate, an insulating film made of a polymer such as polyimide or polyolefin having an excellent insulating property and having no alkyl group in the side chain, or an inorganic oxide insulating film such as SiO 2 or Ta 2 O 5 is formed. A low-surface free layer that can be decomposed by ultraviolet rays is deposited on the substrate, and a polymer alignment film such as polyimide having an alkyl group in the side chain that is an organic substance of low surface free energy that can be decomposed by ultraviolet rays is laminated on it. By using a polymer alignment film such as polyimide, which has an alkyl group, which is an energy organic substance, in the side chain, the above-mentioned high-accuracy gate electrode formation, insulation, high-accuracy channel length specification, and transistor characteristics improvement by alignment control are all satisfied. Found that is possible.
中でも高分子配向膜と同様の骨格を持つ高分子絶縁膜は、配向膜との密着性が良好であるのでフレキシブルな基板上に有機トランジスタを形成する場合には好ましく用いることができる。 In particular, a polymer insulating film having a skeleton similar to that of the polymer alignment film can be preferably used when an organic transistor is formed on a flexible substrate because it has good adhesion to the alignment film.
本発明者らは、本発明に至るにあたって以下のような実験検討を行ったので、その詳細について説明する。
（実験１）
絶縁層Ａ〜Ｆにおけるアルキル基の密度、表面自由エネルギー（表面Ｅ）、表面自由エネルギー水素結合項、撥水性、リーク電流の関係を表１に示す。
The present inventors have conducted the following experimental study in reaching the present invention, and the details will be described.
(Experiment 1)
Table 1 shows the relationship among the alkyl group density, surface free energy (surface E), surface free energy hydrogen bond term, water repellency, and leakage current in the insulating layers A to F.
（注１）撥水性の評価は、下記を示す。
◎：非常によく水をはじく。
○：比較的水をはじく。
×：水をはじかない。
（注２）リークの評価は、下記を示す。
◎：リーク電流が非常に小さく絶縁層として全く問題ない。
○：リーク電流が比較的小さく絶縁層として問題ない。
△：リーク電流が比較的大きいがかろうじて絶縁層として用いることができる。
×：リーク電流が大きく絶縁層に用いることができない。
(Note 1) Evaluation of water repellency is as follows.
A: It repels water very well.
○: Repels water relatively.
×: Does not repel water.
(Note 2) The evaluation of leak is as follows.
A: Leakage current is very small and there is no problem as an insulating layer.
○: Leakage current is relatively small and there is no problem as an insulating layer.
(Triangle | delta): Although leakage current is comparatively large, it can barely be used as an insulating layer.
X: Leakage current is large and cannot be used for the insulating layer.
表面自由エネルギーが小さくなるとリーク電流が大きくなる傾向があり、表面自由エネルギーで４５ｍＮ／ｍ程度がリーク電流が問題とならない限界値であった。この場合の表面自由エネルギーの各成分は、水素結合項が小さいほどリーク電流が大きくなる傾向があり、水素結合項で２．０ｍＮ／ｍ程度がリーク電流が問題とならない限界値であった。また、リーク電流が問題とならなかった絶縁層にはすべてアルキル基は含まれていなかった。一方、表面自由エネルギーが低い絶縁層はリーク電流上で問題があるものの、表面自由エネルギーのパターニングによって電極の打ち分けを行うためには、十分に表面自由エネルギーが低い必要があり、４０ｍＮ／ｍ程度が限界であった。このときに、水素結合項は表面自由エネルギーが低いほど減少し、表面自由エネルギーのパターニングによって電極の打ち分けを行うためには水素結合項で１．０ｍＮ／ｍ程度が限界であり、これ以上低い方が望ましかった。表面自由エネルギーが低い材料にはアルキル基が含まれており、アルキル基の増加と共に表面自由エネルギーが下がり、水素結合項も減少する傾向にあった。アルキル基の密度が最も少ない材料で４０ｍＮ／ｍ、水素結合項で１．０ｍＮ／ｍであった。 When the surface free energy decreases, the leakage current tends to increase, and the surface free energy of about 45 mN / m is a limit value at which the leakage current does not cause a problem. Each component of the surface free energy in this case has a tendency that the leak current tends to increase as the hydrogen bond term decreases, and the hydrogen bond term of about 2.0 mN / m is a limit value at which the leak current does not cause a problem. In addition, all the insulating layers in which leakage current was not a problem did not contain alkyl groups. On the other hand, although an insulating layer having a low surface free energy has a problem in terms of leakage current, in order to perform electrode separation by patterning the surface free energy, the surface free energy needs to be sufficiently low and is about 40 mN / m. Was the limit. At this time, the hydrogen bond term decreases as the surface free energy decreases, and the hydrogen bond term is limited to about 1.0 mN / m, and is lower than this in order to perform electrode separation by patterning the surface free energy. Was more desirable. The material having a low surface free energy contains an alkyl group, and as the alkyl group increases, the surface free energy decreases and the hydrogen bond term tends to decrease. The material having the lowest alkyl group density was 40 mN / m, and the hydrogen bond term was 1.0 mN / m.
以上のことから、本発明における有機トランジスタにおいては、ＵＶ光によって構造が変化していないチャネル部において、表面自由エネルギーでは４０ｍＮ／ｍ以下の絶縁層と４５ｍＮ／ｍ以上の絶縁層の二重構造であり、表面自由エネルギーの水素結合項では１．０ｍＮ／ｍ以下の絶縁層と２．０ｍＮ／ｍ以上の絶縁層の二重構造であり、更に側鎖にアルキル基を有する絶縁層と有しない絶縁層の二重構造と規定している。また、ゲート電極の打ち分け上、ゲート部分において表面自由エネルギーでは基板とゲート電極間に設けられた基板絶縁層は４０ｍＮ／ｍ以下であり、表面自由エネルギーの水素結合項では１．０ｍＮ／ｍ以下に規定している。 From the above, the organic transistor in the present invention has a double structure of an insulating layer having a surface free energy of 40 mN / m or less and an insulating layer of 45 mN / m or more in the channel portion where the structure is not changed by UV light. Yes, in terms of the surface free energy hydrogen bond term, it has a double structure of an insulating layer of 1.0 mN / m or less and an insulating layer of 2.0 mN / m or more, and further has no insulation layer having an alkyl group in the side chain. It is defined as a double layer structure. In addition, when the gate electrode is divided, the substrate insulating layer provided between the substrate and the gate electrode at the gate portion has a surface free energy of 40 mN / m or less, and the hydrogen bond term of the surface free energy is 1.0 mN / m or less. It is stipulated in.
（実験２）
側鎖にアルキル基を有する絶縁層の表面自由エネルギーを部分的に変化させて、インクジェット法を用いて水の液滴の打ち分けの実験を行った。表面自由エネルギーが十分に低く初期の接触角９５°を示す絶縁層に対して、ＵＶ光を照射し表面自由エネルギーを部分的に上昇させて接触角が減少した部分に水の液滴をインクジェット法で滴下して、着弾後の液滴が表面自由エネルギーの低い部分を乗り越えないかどうかを判断した。表２にその結果を示す。
(Experiment 2)
Experiments were carried out on the placement of water droplets using the inkjet method by partially changing the surface free energy of the insulating layer having an alkyl group in the side chain. Ink droplets are applied to portions where the contact angle is decreased by irradiating UV light to the insulating layer with sufficiently low surface free energy and showing an initial contact angle of 95 ° to partially increase the surface free energy. It was determined whether or not the droplet after landing would get over the low surface free energy portion. Table 2 shows the results.
表２に示すように、ＵＶ光照射部の水の接触角が３０°以下の場合は表面自由エネルギーの低い部分で完全に停止し、打ち分けが十分に可能であった（表中の◎）。４０°、５０°でも打ち分けは可能であったが、液滴が着弾後に液滴が乗り越えるケースも発生した（表中の○）。６０°では液滴が着弾後に乗り越えるケースが増加したが、かろうじて打ち分けられる場合もあった（表中の△）が、７０°以上ではほぼ全ての液滴が表面自由エネルギーの低い部分を乗り越えてしまった（表中の×）。 As shown in Table 2, when the contact angle of water in the UV light irradiation part was 30 ° or less, it completely stopped at the part where the surface free energy was low, and the separation was sufficiently possible (◎ in the table). . Although it was possible to strike at 40 ° and 50 °, there was a case where the droplets reached after the droplets landed (◯ in the table). At 60 °, the number of cases where the droplets climbed after landing increased. In some cases, they could barely be struck (△ in the table), but at 70 ° or more, almost all of the droplets climbed over the low surface free energy part. (X in the table).
従って、水の接触角で６０°以下が着弾後の液滴を停止できる限界としている。水の接触角が６０°以下になる時の２５４ｎｍのＵＶ光の照射量は図４に示すように外挿値からおおよそ１０Ｊ／ｃｍ2 以上であり、この時の表面自由エネルギーは図５に示すように外挿値からおおよそ総合で５０ｍＮ／ｍ以上、また図６に示すように水素結合項でおおよそ５ｍＮ／ｍ以上である。 Therefore, the water contact angle of 60 ° or less is the limit that can stop the droplet after landing. The irradiation amount of UV light at 254 nm when the water contact angle is 60 ° or less is approximately 10 J / cm 2 or more from the extrapolated value as shown in FIG. 4, and the surface free energy at this time is shown in FIG. Thus, from the extrapolated value, the total is approximately 50 mN / m or more, and as shown in FIG. 6, the hydrogen bond term is approximately 5 mN / m or more.
以上のことから、本発明における有機トランジスタ上のソース・ドレイン電極、及びゲート電極に接する絶縁層の表面自由エネルギーは５０ｍＮ／ｍ以上であり、水素結合項において、５ｍＮ／ｍ以上と規定している。 From the above, the surface free energy of the insulating layer in contact with the source / drain electrodes and the gate electrode on the organic transistor in the present invention is 50 mN / m or more, and the hydrogen bond term defines 5 mN / m or more. .
（実験３）
実験１，２の結果から表面自由エネルギーが４０ｍＮ／ｍ以下の基板絶縁層上にＵＶでパターニングして表面自由エネルギーが５０ｍＮ／ｍ以上のゲート電極となる部分を形成し、どの程度のゲート電極幅まで打ち分け可能か検討を行った。溶媒は水で検討を行った。図１３のようにゲート電極部分と同時にゲート電極両側にゲート電極幅より十分に大きい部分を表面自由エネルギーが高くなるようにＵＶ露光してパターニングを行い、ゲート電極両側の部分にインクジェットで水を滴下した。水はゲート電極となる部分の表面自由エネルギーが周辺より十分に高いためにゲート電極部分に濡れ広がる。ゲート電極幅が２０μｍ程度では十分にパターニング可能であったが、ゲート電極幅が細くなるほど、よくパターニングできなくなった。実験においては３μｍ程度までは滴下した水は塗れ広がったが、１μｍでは上手く濡れ広げることが出来なかった。
(Experiment 3)
Based on the results of Experiments 1 and 2, on the substrate insulating layer having a surface free energy of 40 mN / m or less, patterning is performed with UV to form a portion that becomes a gate electrode having a surface free energy of 50 mN / m or more. We examined whether it was possible to make a distinction. The solvent was examined with water. As shown in FIG. 13, patterning is performed by UV exposure so that the surface free energy is increased on both sides of the gate electrode at the same time as the gate electrode portion, and water is dropped on the both sides of the gate electrode by inkjet. did. Since water has a surface free energy sufficiently higher than that of the periphery of the portion that becomes the gate electrode, water wets and spreads to the gate electrode portion. Patterning was sufficiently possible when the gate electrode width was about 20 μm, but patterning could not be performed well as the gate electrode width was narrowed. In the experiment, the dripped water spread and spread up to about 3 μm, but 1 μm could not spread well.
（実験４）
図７に示すように、側鎖にアルキル基を有する絶縁層は濃度を減少させると共に膜厚は減少するが、２ｎｍまで薄膜化が可能であった。また図８に示すように、膜厚を変化させた絶縁層に２５４ｎｍで３０Ｊ／ｃｍのＵＶ光を照射したところ２ｎｍでも十分な水の接触角変化を観測できた。このことから、側鎖にアルキル基を有する絶縁層の厚さは薄膜化の可能な２ｎｍ以上と規定している。
(Experiment 4)
As shown in FIG. 7, the insulating layer having an alkyl group in the side chain decreased in concentration and decreased in film thickness, but could be reduced to 2 nm. Further, as shown in FIG. 8, when the insulating layer having a changed film thickness was irradiated with UV light of 254 nm and 30 J / cm, a sufficient change in the contact angle of water could be observed even at 2 nm. For this reason, the thickness of the insulating layer having an alkyl group in the side chain is defined as 2 nm or more that can be made thin.
また、側鎖にアルキル基を有しない絶縁層に関しては、表３に示すように絶縁耐圧上で十分な性能を持たせるために１００ｎｍ以上の膜厚が必要であった。 As for the insulating layer having no alkyl group in the side chain, as shown in Table 3, a film thickness of 100 nm or more is necessary in order to provide sufficient performance on the withstand voltage.
（実験５）
上層の側鎖にアルキル基を有する絶縁層と、下層のアルキル基を有しない絶縁層の膜厚を変えてＴＦＴの電気特性を評価した。半導体層はＰ３ＨＴを用いた。絶縁膜はトータルの膜厚を５００ｎｍとして、上層と下層の絶縁層の比率を変えた。図１０は、それぞれの絶縁層の膜厚とＶｔｈの関係を示したものである。上層の側鎖にアルキル基を有する絶縁層が２００ｎｍを超えるとＶｔｈが急激に大きくなっていることが分かる。
(Experiment 5)
The electrical characteristics of the TFT were evaluated by changing the film thickness of the insulating layer having an alkyl group in the upper side chain and the insulating layer having no lower alkyl group. P3HT was used for the semiconductor layer. The total thickness of the insulating film was 500 nm, and the ratio of the upper and lower insulating layers was changed. FIG. 10 shows the relationship between the thickness of each insulating layer and Vth. It can be seen that Vth increases rapidly when the insulating layer having an alkyl group in the upper side chain exceeds 200 nm.
以下、実施の形態を示し、本発明を詳細に説明する。
本発明は、基板と、基板絶縁層と、ゲート電極と、ゲート絶縁層と、ソース・ドレイン電極と、有機半導体層を含み、その基板絶縁層としてアルキル基を持った絶縁層を有し、ゲート絶縁層として側鎖にアルキル基を持った絶縁層とアルキル基を持たない絶縁層の積層体を有する、優れた機能を持った有機トランジスタを作製するものである。このゲート絶縁層の積層体は、膜厚方向に連続的に組成が変化しても良いし、分離された多層構造であっても良い。
Hereinafter, embodiments of the present invention will be described in detail.
The present invention includes a substrate, a substrate insulating layer, a gate electrode, a gate insulating layer, a source / drain electrode, an organic semiconductor layer, and an insulating layer having an alkyl group as the substrate insulating layer, An organic transistor having an excellent function, which has a laminated body of an insulating layer having an alkyl group in a side chain and an insulating layer having no alkyl group as an insulating layer. The stacked body of the gate insulating layers may have a composition that continuously changes in the film thickness direction or may have a separated multilayer structure.
本実施例においては基板絶縁層に側鎖にアルキル基を持った絶縁層を、ゲート絶縁層に側鎖にアルキル基を持った絶縁層とアルキル基を持たない絶縁層の積層体を用いた優れた有機トランジスタの作製を行った例を示す。 In this embodiment, an insulating layer having an alkyl group in the side chain is used for the substrate insulating layer, and an insulating layer having an alkyl group in the side chain and an insulating layer having no alkyl group is used for the gate insulating layer. An example of manufacturing an organic transistor is shown.
本発明におけるアルキル基を有しない絶縁層には、有機無機に関わらず、絶縁性を示すあらゆる材料を用いることができるが、特に有機系であればアルキル基を持たないポリイミドやポリアミド及びポリアミドイミド、ポリオレフィン、無機系であればＳｉＯ2 やＴａ2 Ｏ5 などの絶縁性の高い材料を用いることが望ましい。 In the insulating layer having no alkyl group in the present invention, any material exhibiting insulating properties can be used regardless of organic or inorganic. However, polyimides, polyamides and polyamideimides having no alkyl group, particularly if organic, In the case of polyolefin and inorganic materials, it is desirable to use a highly insulating material such as SiO 2 or Ta 2 O 5 .
また、側鎖にアルキル基を有する有機絶縁層には、絶縁性を示すあらゆる材料を用いることができる。特に表面自由エネルギーが低く、ラビング処理や偏向紫外線などにより一軸配向規制力を発生し、かつ、表面エネルギーに変化を持たせて、電極描画の際にマッピングし易くするために、紫外線によって破壊されやすい結合を有するポリイミドやポリアミド、ポリアミドイミド、ＰＶＰ（ポリビニルフェノール）などの有機系高分子材料を用いるのが望ましい。 In addition, any material that exhibits insulating properties can be used for the organic insulating layer having an alkyl group in the side chain. In particular, the surface free energy is low, uniaxial orientation regulation force is generated by rubbing treatment or polarized ultraviolet rays, etc., and the surface energy is changed so that it can be easily mapped during electrode drawing, and is easily destroyed by ultraviolet rays. It is desirable to use an organic polymer material such as polyimide, polyamide, polyamideimide, or PVP (polyvinylphenol) having a bond.
本発明における基板絶縁層、及び、二層構造のゲート絶縁層の形成は、スピンコート法やインクジェット描画法、オフセット印刷、スクリーン印刷など様々な方法で容易に作製可能である。またゲート電極、ソース・ドレイン電極もインクジェット描画法やスクリーン印刷法など様々な方法で形成可能である。いずれの成膜方法も本発明の有機トランジスタにおいて十分に機能する薄膜を作成することが可能である。 The substrate insulating layer and the gate insulating layer having a two-layer structure in the present invention can be easily formed by various methods such as spin coating, ink jet drawing, offset printing, and screen printing. The gate electrode and the source / drain electrode can also be formed by various methods such as an ink jet drawing method and a screen printing method. Any film formation method can form a thin film that functions sufficiently in the organic transistor of the present invention.
本発明における基板絶縁層はどのような厚みでも構わないが、デバイスのフレキシブル性を損なわない程度の厚さであることが望ましい。また、本発明における二層構造のゲート絶縁層は、デバイス特性上の知見から絶縁性を十分に保持できる範囲内でできるだけ薄く形成されることが望ましい。アルキル基を有しない絶縁層は、ゲート電圧を低電圧で効果的に用いるために１μｍ程度以下が望ましい。一方、側鎖にアルキル基を有する絶縁層は配向規制力と表面エネルギーパターニングに必要な十分な厚さがあれば良く、膜として形成可能な２ｎｍ以上が望ましい。また、側鎖にアルキル基を有する絶縁層は、電気的特性上２００ｎｍ以下が望ましい。 Although the board | substrate insulating layer in this invention may be what kind of thickness, it is desirable that it is the thickness which does not impair the flexibility of a device. In addition, the gate insulating layer having a two-layer structure according to the present invention is desirably formed as thin as possible within a range in which sufficient insulation can be maintained from the knowledge of device characteristics. The insulating layer having no alkyl group is preferably about 1 μm or less in order to effectively use the gate voltage at a low voltage. On the other hand, the insulating layer having an alkyl group in the side chain only needs to have a sufficient thickness necessary for orientation regulating force and surface energy patterning, and is preferably 2 nm or more that can be formed as a film. The insulating layer having an alkyl group in the side chain is preferably 200 nm or less in terms of electrical characteristics.
さらに、本発明における二重構造のゲート絶縁層は、その役割上、アルキル基を有しない絶縁層が高い絶縁性が求められるため、アルキル基を有しない絶縁層が側鎖にアルキル基を有する絶縁層より厚いことが望ましい。 Furthermore, since the double-layer gate insulating layer in the present invention requires an insulating layer having no alkyl group because of its role, the insulating layer having no alkyl group has an insulating group having an alkyl group in the side chain. Thicker than the layer is desirable.
本発明における有機半導体層には、低分子系、高分子系様々な材料が挙げられ、公知のあらゆる材料を用いることができるが、Ｐ３ＨＴやＦ８Ｔ２などの高分子系半導体材料は特に有機溶媒に比較的溶解しやすく、インクジェット法で描画が容易で、かつ一軸方向に並べることでその特性向上が期待でき、本発明のプロセスに用いるのに適している。また、ホッピング伝導が主体で分子が垂直に並んだ場合に高移動度を示すペンタセンやルブレン、ポルフィリンなどの低分子材料も、前駆体溶液を有機溶媒に溶解したり、低分子そのものを特殊な有機溶媒で処理することで溶解し、インクジェット法などで描画することが可能であり、本発明のプロセスに用いることが可能である。 The organic semiconductor layer in the present invention includes various materials of low molecular weight and high molecular weight, and any known material can be used, but high molecular weight semiconductor materials such as P3HT and F8T2 are particularly compared with organic solvents. It can be easily dissolved by the ink jet method, and can be expected to improve its characteristics by being arranged in a uniaxial direction, and is suitable for use in the process of the present invention. In addition, low molecular weight materials such as pentacene, rubrene, and porphyrin that exhibit high mobility when molecules are aligned vertically with hopping conduction as the main component can also be obtained by dissolving the precursor solution in an organic solvent, It can be dissolved by treatment with a solvent and drawn by an inkjet method or the like, and can be used in the process of the present invention.
図に沿って本発明における、側鎖にアルキル基を有する有機絶縁層の基板絶縁層を設け、側鎖にアルキル基を有する有機絶縁層とアルキル基を有しない絶縁層の二層構造のゲート絶縁層を設けた有機トランジスタについて簡単に説明する。図１は本発明を最も良く表わすボトムゲート型有機トランジスタ構造の一実施態様を示す断面図である。図１に示されるように、基板１０上にアルキル基を有する基板絶縁層１１が設けられ、その上にゲート電極１２が一部分にのみ形成される。その上にアルキル基を有しないゲート絶縁層１３が形成され、その上に側鎖にアルキル基を有するゲート絶縁層１４が形成される。その上にソース・ドレイン電極１５がチャネル長を隔てて部分的に積層され、さらにチャネル部を覆うように有機半導体層１６が部分的に形成される。図２は配向規制力を付与するラビング処理を示す説明図、図３は配向規制力を付与する偏向ＵＶ光照射の概念図である。 According to the present invention, in the present invention, a substrate insulating layer of an organic insulating layer having an alkyl group in the side chain is provided, and the gate insulation of a two-layer structure of an organic insulating layer having an alkyl group in the side chain and an insulating layer having no alkyl group An organic transistor provided with a layer will be briefly described. FIG. 1 is a cross-sectional view showing one embodiment of a bottom-gate organic transistor structure that best represents the present invention. As shown in FIG. 1, a substrate insulating layer 11 having an alkyl group is provided on a substrate 10, and a gate electrode 12 is formed only partially on the substrate insulating layer 11. A gate insulating layer 13 having no alkyl group is formed thereon, and a gate insulating layer 14 having an alkyl group in the side chain is formed thereon. A source / drain electrode 15 is partially stacked with a channel length therebetween, and an organic semiconductor layer 16 is partially formed so as to cover the channel portion. FIG. 2 is an explanatory diagram showing a rubbing process for imparting an orientation regulating force, and FIG. 3 is a conceptual diagram of polarized UV light irradiation for imparting an orientation regulating force.
以下、実施例において詳細な具体例を示す。
基板絶縁層として側鎖にアルキル基を有する絶縁層を設け、ゲート絶縁層として側鎖にアルキル基を有する絶縁層とアルキル基を有しない二層構造の絶縁層を設けたボトムゲート型の有機トランジスタを、ゲート電極、ソース・ドレイン電極、及び有機半導体層の形成方法としてインクジェット描画法を用いて作製した例を挙げる。
Hereinafter, detailed specific examples will be shown in the examples.
Bottom-gate organic transistor having an insulating layer having an alkyl group in the side chain as a substrate insulating layer, and an insulating layer having an alkyl group in the side chain and a two-layer insulating layer having no alkyl group as a gate insulating layer The example which produced using the inkjet drawing method as a formation method of a gate electrode, a source / drain electrode, and an organic-semiconductor layer is given.
ガラス基板上に基板絶縁層として、アルキル基の側鎖を持つ低表面エネルギーのポリイミドを３０ｎｍの厚さにスピンコートで形成し、２１０℃のオーブンで６０分間焼成を行った。次に、アルキル基を側鎖に持つポリイミド表面をフォトマスクでマスクし、図１２の断面図のようにゲートを形成したい部分をゲート電極の幅２０μｍ、ゲート電極の長さ１．５ｍｍで２５４ｎｍのＤｅｅｐ ＵＶ光を用いてアライナー（ウシオ電機製 ＵＸ３０００）でパターン露光した。２５４ｎｍのＵＶ光を露光することにより、ポリイミドは大きく表面エネルギーが変化する。特に側鎖にアルキル基をもった表面自由エネルギーの低いポリイミドはその変化が大きい。 A low surface energy polyimide having an alkyl side chain as a substrate insulating layer was formed on a glass substrate by spin coating to a thickness of 30 nm, and baked in an oven at 210 ° C. for 60 minutes. Next, the polyimide surface having an alkyl group in the side chain is masked with a photomask, and a portion where a gate is to be formed as shown in the cross-sectional view of FIG. 12 has a gate electrode width of 20 μm, a gate electrode length of 1.5 mm, and 254 nm. Pattern exposure was performed with an aligner (UX3000, manufactured by USHIO INC.) Using Deep UV light. By exposing to UV light of 254 nm, the surface energy of polyimide greatly changes. In particular, the change in polyimide having a low surface free energy having an alkyl group in the side chain is large.
図５及び図６に２５４ｎｍのＵＶ光照射量とアルキル基を側鎖に持つポリイミドの表面自由エネルギーの関係を示す。ＵＶ光露光量によって特に水素結合項が大きく上昇する。図４に同じポリイミド材料における２５４ｎｍのＵＶ光照射量と水の接触角の関係を示す。図４に示すようにＵＶ光照射によって水の接触角は９５°から１０°まで変化する。 5 and 6 show the relationship between the UV light irradiation amount of 254 nm and the surface free energy of polyimide having an alkyl group in the side chain. Particularly, the hydrogen bond term is greatly increased by the UV light exposure amount. FIG. 4 shows the relationship between the UV light irradiation amount of 254 nm and the contact angle of water in the same polyimide material. As shown in FIG. 4, the contact angle of water changes from 95 ° to 10 ° by UV light irradiation.
２５４ｎｍのＵＶ光でゲートとなる部分以外をマスクで遮光してゲートとなる部分を露光した後、ゲート電極をインクジェット描画法を用いて形成を行った。電極材料には金ナノ粒子を水系の溶液に分散した物を用い（以下金ナノインクと呼ぶ）、金ナノインクを図１３に示すようにゲートとなる低表面エネルギーのポリイミド上にインクジェット描画で塗布したところ、表面エネルギーが３８ｍＮ／ｍと非常に低い為、金ナノインクはゲートとなるポリイミド表面に塗れ広がり、ゲート周辺部の表面自由エネルギーは低く保持されているため、ゲート部分のみに均一に広がって安定化した。 A portion other than the gate portion was shielded by UV light of 254 nm using a mask to expose the portion serving as the gate, and then a gate electrode was formed using an ink jet drawing method. As the electrode material, a material in which gold nanoparticles are dispersed in an aqueous solution (hereinafter referred to as gold nano ink) is used, and gold nano ink is applied by ink-jet drawing onto a low surface energy polyimide serving as a gate as shown in FIG. Because the surface energy is as low as 38 mN / m, the gold nano ink spreads on the polyimide surface, which is the gate, and the surface free energy around the gate is kept low. did.
この状態で２１０℃のオーブンで１２０分焼成を行い、ゲート電極となる金ナノ粒子を粒子同士融着して金属化して電極化した。このゲート電極上にアルキル基を有しないゲート絶縁層として、ポリイミド（日産化学製 ＳＥ８１２）を約３００ｎｍの厚さになるようにスピンナーで塗布し３００℃、３０分焼成して形成した。この上に、側鎖にアルキル基を有するゲート絶縁層として、アルキル基の側鎖を持つ低表面エネルギーのポリイミド（試作サンプル）を３０ｎｍ、オフセット印刷で形成し２１０℃のオーブンで６０分焼成を行った。 In this state, baking was performed in an oven at 210 ° C. for 120 minutes, and gold nanoparticles serving as a gate electrode were fused to each other to be metalized to form an electrode. As a gate insulating layer having no alkyl group on this gate electrode, polyimide (SE812 made by Nissan Chemical Industries) was applied with a spinner so as to have a thickness of about 300 nm, and baked at 300 ° C. for 30 minutes. On top of this, as a gate insulating layer having an alkyl group in the side chain, a low surface energy polyimide (prototype sample) having an alkyl group side chain is formed by 30 nm offset printing and baked in an oven at 210 ° C. for 60 minutes. It was.
二層構造のゲート絶縁層の形成後、図２に示すようなラビング機において、コットン製のラビングローラーを用いて１０００ｒｐｍでラビング処理を行い、配向処理を行った。ラビング終了後、基板の洗浄を行い、２５４ｎｍのＵＶ光でチャネルとなる部分のみをマスクで遮光して露光した後、ソース・ドレイン電極をインクジェット描画法を用いて形成を行った。電極材料には金ナノ粒子インクを用い、この溶液をチャネルとなる低表面エネルギーのポリイミドの両側にインクジェット描画で塗布したところ、表面エネルギーが３８ｍＮ／ｍと非常に低い為、金ナノインクはチャネルとなるポリイミドで堰き止められ、上層の両側では塗れ広がって安定化した。図９に実際に金ナノインクをインクジェット法で描画した後の写真を示す。図９のように５μｍのチャネル長でもソース・ドレインとなる金ナノインクがチャネルの両側に広がり、チャネルがきれいに形成されているのがわかる。この状態で２１０℃のオーブンで１２０分焼成を行い、ソース・ドレインとなる金ナノ粒子を粒子同士融着して金属化して電極化した。 After the formation of the gate insulating layer having a two-layer structure, a rubbing process was performed at 1000 rpm using a cotton rubbing roller in a rubbing machine as shown in FIG. After the rubbing was completed, the substrate was cleaned, and only the portion that becomes the channel was exposed to light with a mask using a UV light of 254 nm, and then the source / drain electrodes were formed using the ink jet drawing method. When gold nanoparticle ink is used as an electrode material and this solution is applied to both sides of a low surface energy polyimide serving as a channel by ink jet drawing, the surface energy is as low as 38 mN / m. It was dammed with polyimide and spread and stabilized on both sides of the upper layer. FIG. 9 shows a photograph after the gold nano ink is actually drawn by the ink jet method. As shown in FIG. 9, it can be seen that even when the channel length is 5 μm, the gold nano ink serving as the source / drain spreads on both sides of the channel and the channel is formed cleanly. In this state, baking was performed in an oven at 210 ° C. for 120 minutes, and gold nanoparticles serving as a source / drain were fused to each other to be metalized to form an electrode.
次に、チャネルとなる低表面エネルギーのポリイミド上に半導体層としてポルフィリン前駆体をトルエン溶媒に溶かしたものをインクジェットで描画法し、２００℃のオーブンで６０分焼成を行って結晶化させた。半導体層の膜厚は１００ｎｍとした。半導体膜の配向状態を偏向顕微鏡で確認したところ、明暗差が出てラビングした方向に配向していた。またチャネル長は５μｍであった。さらにその上に絶縁層に用いたのと同じポリイミドを保護膜としてスピンコートにて５００ｎｍ形成し２５０℃のオーブンで６０分焼成を行った。 Next, a solution obtained by dissolving a porphyrin precursor as a semiconductor layer in a toluene solvent on a low surface energy polyimide serving as a channel was drawn by inkjet, and baked in an oven at 200 ° C. for 60 minutes for crystallization. The film thickness of the semiconductor layer was 100 nm. When the alignment state of the semiconductor film was confirmed with a deflection microscope, the alignment was in the rubbing direction with a difference in brightness. The channel length was 5 μm. Further, 500 nm of the same polyimide used for the insulating layer as a protective film was formed thereon by spin coating and baked in an oven at 250 ° C. for 60 minutes.
形成したボトムゲート型の有機トランジスタ上のゲート、ソース・ドレインに配線を行った。真空中で半導体パラメーターアナライザーを用いて形成した有機トランジスタの特性を測定したところ、０．２ｃｍ2 ／Ｖｓ程度の高い移動度を持ち、ゲート電圧に対し良好な飽和特性を示した。 Wiring was performed on the gate, source and drain on the formed bottom gate type organic transistor. When the characteristics of the organic transistor formed using a semiconductor parameter analyzer in vacuum were measured, it showed a high mobility of about 0.2 cm 2 / Vs and a good saturation characteristic with respect to the gate voltage.
ゲート配線上の下層の絶縁膜をポリイミドからプラズマＣＶＤのＳｉＯ2 に変えた以外は、実施例１と同様にボトムゲート型の有機トランジスタ作製を行った。ＳｉＯ2 の成膜条件は、ＴＥＯＳ／Ｈｅ／Ｏ2 ＝１８５ｓｃｃｍ／１００ｓｃｃｍ／３５００ｓｃｃｍ、反応圧力８００ｍｔｏｒｒ、基板温度３３０℃、膜厚３００ｎｍとした。 A bottom gate type organic transistor was fabricated in the same manner as in Example 1 except that the underlying insulating film on the gate wiring was changed from polyimide to SiO 2 by plasma CVD. The film formation conditions for SiO 2 were TEOS / He / O 2 = 185 sccm / 100 sccm / 3500 sccm, reaction pressure 800 mtorr, substrate temperature 330 ° C., and film thickness 300 nm.
真空中で半導体パラメーターアナライザーを用いて形成した有機トランジスタの特性を測定したところ、０．３ｃｍ2 ／Ｖｓの移動度であった。
本実施例においてはガラス基板を用いているが、Ｓｉ基板などの他のあらゆる無機系材料を用いることが可能である。また、高分子系の材料を用いることも可能であり、特に液晶性ポリマーなどはその低熱膨張性と高耐熱性から、本発明の有機トランジスタに適している。
When the characteristics of the organic transistor formed using a semiconductor parameter analyzer in vacuum were measured, the mobility was 0.3 cm 2 / Vs.
In this embodiment, a glass substrate is used, but any other inorganic material such as a Si substrate can be used. In addition, a high molecular weight material can be used, and in particular, a liquid crystalline polymer is suitable for the organic transistor of the present invention because of its low thermal expansion and high heat resistance.
本実施例においては、ゲート電極材料としてＡｕを用い、Ａｕナノインクをインクジェット法で直接必要な場所に印刷して形成しているが、導電性金属材料としては、Ａｇナノ粒子を用いた低温焼成型Ａｇナノインク、あるいはＡｇが１５０℃で酸化還元反応を起こすことを利用した酸化銀と有機銀化合物を組み合わせた低温焼成型Ａｇインクなども挙げられる。これらの材料は１５０℃、６０分程度の焼成で金属Ａｇに近い十分な低抵抗を示し、ゲート電極をインクジェット法やスクリーン印刷法などの印刷プロセスで形成する際に材料として望ましい。またＡｕやＡｇ以外にもＰｔなどナノ粒子化による低温焼成化が可能なあらゆる導電性材料を用いた低温焼成型導電性インクやペーストを用いることが可能である。 In this embodiment, Au is used as a gate electrode material, and Au nano ink is directly printed by an inkjet method at a necessary place. However, as a conductive metal material, a low-temperature firing type using Ag nanoparticles is used. Examples thereof include Ag nano inks, and low-temperature firing Ag inks in which silver oxide and an organic silver compound are combined using the fact that Ag causes a redox reaction at 150 ° C. These materials exhibit a sufficiently low resistance close to that of metal Ag when fired at 150 ° C. for about 60 minutes, and are desirable as materials when the gate electrode is formed by a printing process such as an inkjet method or a screen printing method. In addition to Au and Ag, it is possible to use low-temperature fired conductive inks and pastes using any conductive material that can be fired at low temperatures by forming nanoparticles such as Pt.
上記二つの実施例においては、アルキル基を有しない絶縁層にポリイミドとＳｉＯ2 の二種類を用いているが、Ａｌ2 Ｏ3 やＴａ2 Ｏ5 などの無機系絶縁材料も使用可能である。また本発明においてはＳｉＯ2 は真空成膜を用いて成膜を行っているが、無機系の塗布型絶縁膜をスピンコートやオフセット印刷などで塗布し、焼成する方法も可能である。また、有機系絶縁材料としてポリイミド以外に、ポリアミド、ポリアミドイミドなどもスピンコートやオフセット印刷などで塗布が可能であり、絶縁性が高くかつリーク電流が低く、使用可能である。 In the above two embodiments, two types of polyimide and SiO 2 are used for the insulating layer having no alkyl group, but inorganic insulating materials such as Al 2 O 3 and Ta 2 O 5 can also be used. In the present invention, SiO 2 is formed by vacuum film formation, but an inorganic coating type insulating film can be applied by spin coating or offset printing and baked. In addition to polyimide as an organic insulating material, polyamide, polyamideimide, and the like can also be applied by spin coating or offset printing, and can be used because of high insulation and low leakage current.
本実施例においては、有機半導体層を並べるために、側鎖にアルキル基を持つポリイミド膜をラビングしているが、図３に示すような偏光紫外線装置を用いて、ポリイミド膜に偏向紫外線を照射することで有機半導体層を並べることも可能である。ポリイミド膜は紫外線によって主鎖骨格のイミド構造の開裂が起こるため、偏向した紫外線を照射することで光の偏向方向にイミド構造が残り、一方向に配向規制力が発生する。ソース・ドレイン電極形成後に側鎖にアルキル基をもったポリイミド膜に偏向紫外線を照射することで、ポリイミド膜上に形成した有機半導体層を一方向に並べることが可能になる。 In this embodiment, a polyimide film having an alkyl group in the side chain is rubbed in order to arrange the organic semiconductor layers. However, a polarized ultraviolet ray device as shown in FIG. 3 is used to irradiate the polyimide film with polarized ultraviolet rays. By doing so, it is also possible to arrange the organic semiconductor layers. In the polyimide film, since the imide structure of the main chain skeleton is cleaved by ultraviolet rays, the irradiation of the deflected ultraviolet rays causes the imide structure to remain in the light deflection direction and generates an alignment regulating force in one direction. By irradiating the polyimide film having an alkyl group in the side chain with polarized ultraviolet rays after forming the source / drain electrodes, the organic semiconductor layers formed on the polyimide film can be arranged in one direction.
また本実施例においては、ソース・ドレイン電極の導電性材料に金ナノ粒子を分散させた溶液を用いているが、Ｐｔなどのナノ粒子化による低温焼成が可能なあらゆる高導電性金属ナノ粒子分散溶液を用いることが可能である。またインクジェット描画で塗布可能なＰＥＤＯＴ・ＰＳＳ溶液などの有機系導電性材料も使用可能である。 In this example, a solution in which gold nanoparticles are dispersed in the conductive material of the source / drain electrodes is used. However, any highly conductive metal nanoparticles dispersed that can be fired at a low temperature by forming nanoparticles such as Pt. It is possible to use a solution. An organic conductive material such as a PEDOT / PSS solution that can be applied by inkjet drawing can also be used.
本実施例においては半導体層にポルフィリンを用いているが、ペンタセンやルブレンの低分子半導体材料の可溶性前駆体や、材料そのものが可溶性の低分子半導体材料を用いることも可能である。低分子系材料の場合はホッピング伝導が主体であり、分子が基板に対して垂直であるとπ電子の重なりによって電子ホッピングの確率が高まり、より伝導度が高くなる傾向がある。一方で、高分子系の有機半導体材料としてＰ３ＨＴやＦ８Ｔ２などを用いることも可能であるが、配向性の観点からみると低分子系の材料よりもやや効果が小さくなる。 In this embodiment, porphyrin is used for the semiconductor layer, but it is also possible to use a soluble precursor of a low molecular semiconductor material such as pentacene or rubrene, or a low molecular semiconductor material in which the material itself is soluble. In the case of a low molecular weight material, hopping conduction is the main component. If the molecule is perpendicular to the substrate, the probability of electron hopping increases due to the overlap of π electrons, and the conductivity tends to be higher. On the other hand, P3HT, F8T2, or the like can be used as the high molecular organic semiconductor material, but the effect is slightly smaller than that of the low molecular material from the viewpoint of orientation.
［比較例１］
基板上に基板絶縁層としてアルキル基を有する絶縁層を設けない以外は、実施例１と同様にボトムゲート型の有機トランジスタ作製を行った。ガラス基板上にゲートとなるＡｕインクを直接インクジェットで描画し、ゲート電極を形成した。アルキル基を有する基板絶縁層が無く表面自由エネルギーのパターニングがされていない為、Ａｕインクは塗れ広がらず、３０μｍ程度のドット形状が繋がったものになり、高さも大きくばらつき一定にはならなかった。この状態で２１０℃のオーブンで１２０分焼成を行い、ゲート電極となる金ナノ粒子を粒子同士融着して金属化して電極化した。
[Comparative Example 1]
A bottom-gate organic transistor was produced in the same manner as in Example 1 except that an insulating layer having an alkyl group was not provided as a substrate insulating layer over the substrate. An Au ink serving as a gate was directly drawn on a glass substrate by inkjet to form a gate electrode. Since there was no substrate insulating layer having an alkyl group and surface free energy was not patterned, the Au ink was not spread and connected to a dot shape of about 30 μm, and the height was not greatly varied and constant. In this state, baking was performed in an oven at 210 ° C. for 120 minutes, and gold nanoparticles serving as a gate electrode were fused to each other to be metalized to form an electrode.
このゲート電極上にアルキル基を有しないゲート絶縁層として、ポリイミド（日産化学製 ＳＥ８１２）を約３００ｎｍの厚さになるようにスピンナーで塗布し３００℃、３０分焼成して形成した。この上に、側鎖にアルキル基を有するゲート絶縁層として、アルキル基の側鎖を持つ低表面エネルギーのポリイミド（試作サンプル）を３０ｎｍ、オフセット印刷で形成し２１０℃のオーブンで６０分焼成を行った。 As a gate insulating layer having no alkyl group on this gate electrode, polyimide (SE812 made by Nissan Chemical Industries) was applied with a spinner so as to have a thickness of about 300 nm, and baked at 300 ° C. for 30 minutes. On top of this, as a gate insulating layer having an alkyl group in the side chain, a low surface energy polyimide (prototype sample) having an alkyl group side chain is formed by 30 nm offset printing and baked in an oven at 210 ° C. for 60 minutes. It was.
二層構造のゲート絶縁層の形成後、図２に示すようなラビング機において、コットン製のラビングローラーを用いて１０００ｒｐｍでラビング処理を行い、配向処理を行った。ラビング終了後、基板の洗浄を行い、２５４ｎｍのＵＶ光でチャネルとなる部分のみをマスクで遮光して露光した後、ソース・ドレイン電極をインクジェット描画法を用いて形成を行った。電極材料には金ナノ粒子インクを用い、この溶液をチャネルとなる低表面エネルギーのポリイミドの両側にインクジェット描画で塗布したところ、表面エネルギーが３８ｍＮ／ｍと非常に低い為、金ナノインクはチャネルとなるポリイミドで堰き止められ、上層の両側では塗れ広がって安定化した。この状態で２１０℃のオーブンで１２０分焼成を行い、ソース・ドレインとなる金ナノ粒子を粒子同士融着して金属化して電極化した。 After the formation of the gate insulating layer having a two-layer structure, a rubbing process was performed at 1000 rpm using a cotton rubbing roller in a rubbing machine as shown in FIG. After the rubbing was completed, the substrate was cleaned, and only the portion that becomes the channel was exposed to light with a mask using a UV light of 254 nm, and then the source / drain electrodes were formed using the ink jet drawing method. When gold nanoparticle ink is used as an electrode material and this solution is applied to both sides of a low surface energy polyimide serving as a channel by ink jet drawing, the surface energy is as low as 38 mN / m. It was dammed with polyimide and spread and stabilized on both sides of the upper layer. In this state, baking was performed in an oven at 210 ° C. for 120 minutes, and gold nanoparticles serving as a source / drain were fused to each other to be metalized to form an electrode.
次に、チャネルとなる低表面エネルギーのポリイミド上に半導体層としてポルフィリン前駆体をトルエン溶媒に溶かしたものをインクジェットで描画法し、２００℃のオーブンで６０分焼成を行って結晶化させた。半導体層の膜厚は１００ｎｍとした。半導体膜の配向状態を偏向顕微鏡で確認したところ、明暗差が出てラビングした方向に配向していた。またチャネル長は５μｍであった。さらにその上に絶縁層に用いたのと同じポリイミドを保護膜としてスピンコートにて５００ｎｍ形成し２５０℃のオーブンで６０分焼成を行った。 Next, a solution obtained by dissolving a porphyrin precursor as a semiconductor layer in a toluene solvent on a low surface energy polyimide serving as a channel was drawn by inkjet, and baked in an oven at 200 ° C. for 60 minutes for crystallization. The film thickness of the semiconductor layer was 100 nm. When the alignment state of the semiconductor film was confirmed with a deflection microscope, the alignment was in the rubbing direction with a difference in brightness. The channel length was 5 μm. Further, 500 nm of the same polyimide used for the insulating layer as a protective film was formed thereon by spin coating and baked in an oven at 250 ° C. for 60 minutes.
形成したボトムゲート型の有機トランジスタ上のゲート、ソース・ドレインに配線を行った。真空中で半導体パラメーターアナライザーを用いて形成した有機トランジスタの特性を測定したところ、ゲート電極の幅や高さが大きくばらつき一定でないため、一定の電界を印可することが出来ず、安定なトランジスタ特性が得られなかった。 Wiring was performed on the gate, source and drain on the formed bottom gate type organic transistor. When measuring the characteristics of an organic transistor formed using a semiconductor parameter analyzer in a vacuum, the width and height of the gate electrode vary greatly and are not constant, so a constant electric field cannot be applied, and stable transistor characteristics are obtained. It was not obtained.
本発明の有機トランジスタは、高耐圧・低リーク電流・高性能の信頼性の高いトランジスタを実現できるので、ペーパーライクディスプレイ、有機ＩＤタグ、有機ＥＬ等の電子デバイスへ利用することができる。 The organic transistor of the present invention can realize a highly reliable transistor with high breakdown voltage, low leakage current, and high performance, and can be used for electronic devices such as a paper-like display, an organic ID tag, and an organic EL.
１０ 有機トランジスタを形成する基板
１１ 基板絶縁層
１２ ゲート電極
１３ アルキル基を有しないゲート絶縁層
１４ 側鎖にアルキル基を有するゲート絶縁層
１５ ソース・ドレイン電極
１６ 有機半導体層
１７ ラビングローラー
１８ ＵＶ光偏光
１９ 偏光フィルター
２０ ＵＶ光ランプ
２１ ガラス基板
２２ 基板絶縁層塗布部
２３ ゲート絶縁層
DESCRIPTION OF SYMBOLS 10 Substrate for forming an organic transistor 11 Substrate insulating layer 12 Gate electrode 13 Gate insulating layer having no alkyl group 14 Gate insulating layer having an alkyl group on the side chain 15 Source / drain electrode 16 Organic semiconductor layer 17 Rubbing roller 18 UV light polarization DESCRIPTION OF SYMBOLS 19 Polarizing filter 20 UV light lamp 21 Glass substrate 22 Substrate insulation layer application part 23 Gate insulation layer
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009206368A JP5017339B2 (en) | 2009-09-07 | 2009-09-07 | Manufacturing method of organic transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009206368A JP5017339B2 (en) | 2009-09-07 | 2009-09-07 | Manufacturing method of organic transistor |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005092792A Division JP4652866B2 (en) | 2005-03-28 | 2005-03-28 | Organic transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009290237A JP2009290237A (en) | 2009-12-10 |
| JP5017339B2 true JP5017339B2 (en) | 2012-09-05 |
Family
ID=41459078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009206368A Expired - Fee Related JP5017339B2 (en) | 2009-09-07 | 2009-09-07 | Manufacturing method of organic transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5017339B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5630036B2 (en) | 2009-05-07 | 2014-11-26 | セイコーエプソン株式会社 | Organic transistor, organic transistor manufacturing method, electro-optical device, and electronic apparatus |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003076004A (en) * | 2001-09-04 | 2003-03-14 | Fuji Photo Film Co Ltd | Pattern forming method |
| JP2004103638A (en) * | 2002-09-05 | 2004-04-02 | Konica Minolta Holdings Inc | Organic transistor element |
-
2009
- 2009-09-07 JP JP2009206368A patent/JP5017339B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009290237A (en) | 2009-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4502382B2 (en) | Organic transistor | |
| US7485576B2 (en) | Method of forming conductive pattern, thin film transistor, and method of manufacturing the same | |
| JP4652866B2 (en) | Organic transistor | |
| JP5168845B2 (en) | LAMINATED STRUCTURE, ELECTRONIC DEVICE USING LAMINATED STRUCTURE, METHOD FOR MANUFACTURING THE SAME, ELECTRONIC DEVICE ARRAY, AND DISPLAY DEVICE | |
| US8049211B2 (en) | Laminate structure and its manufacturing method, including wettability variable layer of material of variable critical surface tension | |
| TWI381565B (en) | Organic transistor, organic transistor array, and display device | |
| JP2007273957A (en) | Method of manufacturing organic thin film transistor, and organic thin film transistor | |
| US9064778B2 (en) | Method of manufacturing thin film transistor | |
| JP5017338B2 (en) | Manufacturing method of organic transistor | |
| JP2010147408A (en) | Organic transistor, organic transistor array, and display device | |
| JP5332145B2 (en) | Multilayer structure, electronic device, electronic device array, and display device | |
| JP5449736B2 (en) | Bottom gate type organic thin film transistor and manufacturing method thereof | |
| US7960207B2 (en) | Organic thin film transistor and method of fabricating the same | |
| WO2010034815A1 (en) | Method for forming self-aligned electrodes | |
| JP2011187750A (en) | Method of manufacturing organic thin film transistor, method of manufacturing organic thin film transistor array, and method of manufacturing display device | |
| JP5017339B2 (en) | Manufacturing method of organic transistor | |
| WO2016098860A1 (en) | Conductor composition ink, laminated wiring member, semiconductor element and electronic device, and method for producing laminated wiring member | |
| JP2010199285A (en) | Manufacturing method of wiring board, electronic element, and display | |
| JP5729540B2 (en) | Field effect transistor and manufacturing method thereof | |
| JP5066848B2 (en) | Thin film transistor manufacturing method | |
| JP5103982B2 (en) | Method for manufacturing organic semiconductor element | |
| JP5055844B2 (en) | Organic thin film transistor and method for producing organic thin film transistor | |
| JP2007081165A (en) | Method of manufacturing organic transistor | |
| JP2007081164A (en) | Organic transistor | |
| JP6620556B2 (en) | Functional material lamination method and functional material laminate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091006 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091006 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |