JP2011187750A - Method of manufacturing organic thin film transistor, method of manufacturing organic thin film transistor array, and method of manufacturing display device - Google Patents

Method of manufacturing organic thin film transistor, method of manufacturing organic thin film transistor array, and method of manufacturing display device Download PDF

Info

Publication number
JP2011187750A
JP2011187750A JP2010052396A JP2010052396A JP2011187750A JP 2011187750 A JP2011187750 A JP 2011187750A JP 2010052396 A JP2010052396 A JP 2010052396A JP 2010052396 A JP2010052396 A JP 2010052396A JP 2011187750 A JP2011187750 A JP 2011187750A
Authority
JP
Japan
Prior art keywords
electrode
organic semiconductor
thin film
film transistor
organic thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010052396A
Other languages
Japanese (ja)
Inventor
Keiichiro Yutani
圭一郎 油谷
Shinji Matsumoto
真二 松本
Satoshi Yamamoto
諭 山本
Masataka Mori
匡貴 毛利
Toshiya Kosaka
俊也 匂坂
Masahito Shinoda
雅人 篠田
Daisuke Goto
大輔 後藤
Takashi Okada
崇 岡田
Masashi Torii
昌史 鳥居
Takuji Kato
拓司 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2010052396A priority Critical patent/JP2011187750A/en
Publication of JP2011187750A publication Critical patent/JP2011187750A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an organic thin film transistor with a high yield. <P>SOLUTION: The method of manufacturing the organic thinfilm transistor includes: an electrode forming process of forming a source electrode and a drain electrode on a substrate or an insulating film on the substrate; an electrode processing process of increasing the angle of contact of a semiconductor ink to the source electrode and the drain electrode to be greater than that to the substrate or the insulating film during the supply of the organic semiconductor ink; and a semiconductor layer forming process of forming an organic semiconductor layer by supplying the organic semiconductor ink between the formed source electrode and drain electrode, wherein an equation, W>ϕ+X, is satisfied, when W is a channel width of the channel formed by the source electrode and the drain electrode, ϕ is the droplet diameter of a droplet during the supply of the organic semiconductor ink, and X is a range of error of landing positions, the error of a position to which the droplet is supplied. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、有機薄膜トランジスタの製造方法、有機薄膜トランジスタアレイの製造方法及び表示装置の製造方法に関する。   The present invention relates to an organic thin film transistor manufacturing method, an organic thin film transistor array manufacturing method, and a display device manufacturing method.

有機材料を用いた有機薄膜トランジスタ(TFT)は、材料構成の多様性、製造方法、製品形態等でフレキシビリティが高いこと、大面積化が容易であること、単純な層構成が可能であり、製造プロセスが単純化できること安価な製造装置を用いて、製造できること等の利点があることから、精力的に研究されている。この有機TFTを構成する電極や絶縁膜、半導体層などの成膜方法としては、印刷法、スピンコート法、浸漬法等が挙げられ、有機TFTは、従来のSi半導体材料を用いたTFTより桁違いに安く製造することができる。   Organic thin-film transistors (TFTs) using organic materials are highly flexible due to the variety of material structures, manufacturing methods, product forms, etc., can be easily increased in area, and can have a simple layer structure. It has been studied energetically because it has advantages such as the ability to simplify the process and the ability to manufacture using inexpensive manufacturing equipment. Examples of film formation methods for electrodes, insulating films, and semiconductor layers that constitute the organic TFT include a printing method, a spin coating method, and a dipping method. The organic TFT is more digit than a TFT using a conventional Si semiconductor material. Can be manufactured cheaply in the difference.

また、この有機TFTを集積した有機TFTアレイを作製し、表示素子を駆動すれば、表示装置が得られる。この表示装置は、上記有機TFTの特性を備えたこれまでにない付加価値を有するものとなる。例えば非特許文献1などでは、印刷工程で作製した有機TFTアレイを電気泳動素子と組み合わせ、フレキシブルな表示装置を作製している。このような特性は、曲面を有する壁への展示パネルへの適用性や、携帯ディスプレイとしての利便性、また、落としたりした場合に壊れにくい(耐衝撃性)といった利点に直結する。さらには、印刷工程で作製することによるコストメリットも反映される。   Further, if an organic TFT array in which the organic TFTs are integrated is manufactured and the display element is driven, a display device can be obtained. This display device has an unprecedented added value with the characteristics of the organic TFT. For example, in Non-Patent Document 1, an organic TFT array produced in a printing process is combined with an electrophoretic element to produce a flexible display device. Such characteristics are directly linked to advantages such as applicability to a display panel on a curved wall, convenience as a portable display, and resistance to damage when dropped (impact resistance). Furthermore, the cost merit by producing in a printing process is reflected.

有機TFTを集積する場合、電極をパターン形成することが必須になる。電極のパターン形成において、印刷工程のパターン精度が低いと、電極間ショートによる有機TFTの動作不良を起こす。これに対し、特許文献1には、エネルギーの付与によって臨界表面張力が変化する材料を含む濡れ性変化層を形成する工程と、濡れ性変化層の一部分にエネルギーを付与することによってより臨界表面張力の小さい低表面エネルギー部とより臨界表面張力の大きい高表面エネルギー部とからなる臨界表面張力を異ならせたパターンを形成する工程と、導電性材料を含有する液体をパターンが形成された濡れ性変化層の表面に付与することで、高表面エネルギー部に導電層を形成する工程と、濡れ性変化層上に半導体層を形成する工程と、を有することを特徴とする積層構造体の製造方法が開示されている。   When integrating organic TFTs, it is essential to form electrodes. In the pattern formation of the electrodes, if the pattern accuracy of the printing process is low, the organic TFT malfunctions due to a short circuit between the electrodes. On the other hand, Patent Document 1 discloses a process of forming a wettability changing layer including a material whose critical surface tension is changed by applying energy, and more critical surface tension by applying energy to a part of the wettability changing layer. Forming a pattern with different critical surface tensions consisting of a low surface energy part with a small surface area and a high surface energy part with a higher critical surface tension, and a change in wettability with a pattern formed from a liquid containing a conductive material A method for producing a laminated structure comprising: forming a conductive layer on a high surface energy portion by applying to a surface of a layer; and forming a semiconductor layer on a wettability changing layer. It is disclosed.

また、有機TFTを作製する際には、有機半導体材料をパターン形成することが必須である。有機半導体層をパターン形成しないで、有機TFTを集積化すると、チャネル領域以外に成膜された有機半導体層の影響で、トランジスタの動作時にオフ電流が発生し、消費電力が上昇する。また、画素を表示する場合には、クロストークの原因にもなる。なお、Si半導体材料を用いたTFTを作製する際に、Si半導体材料は、フォトリソグラフィー・エッチングにより、パターン形成されている。   Moreover, when producing an organic TFT, it is essential to form a pattern of an organic semiconductor material. When organic TFTs are integrated without patterning the organic semiconductor layer, an off-current is generated during the operation of the transistor due to the influence of the organic semiconductor layer formed outside the channel region, resulting in an increase in power consumption. In addition, when displaying pixels, it also causes crosstalk. Note that when a TFT using a Si semiconductor material is manufactured, the Si semiconductor material is patterned by photolithography and etching.

有機半導体層のパターン形成のみに着目すれば、フォトレジストを塗布し、所望のパターンを露光・現像し、レジストパターンを形成し、これをエッチングマスクとしてエッチングを行い、レジストを剥離してパターン形成することは可能である。しかしながら、有機半導体材料として、高分子材料を用いる場合には、高分子材料上にフォトレジストを塗布してパターン形成すると、トランジスタ特性が劣化することがある。フォトレジストとしては、ナフトキノンジアジドを感光基としたノボラック系樹脂を、キシレン、セロソルブ系溶剤等の有機溶媒に溶解させたものが用いられており、高分子材料は、フォトレジストに含まれる有機溶媒等に溶解することが多い。また、有機半導体材料として、ペンタセン等の結晶性分子を用いる場合も、程度の差はあるものの、同様に、トランジスタ特性が劣化することがある。さらに、レジストを剥離する際に用いられるエチレングリコールモノブチルエーテル、モノエタノールアミン等の剥離液により、ダメージを受けたり、レジストを剥離した後の純水リンスにより、ダメージを受けたりすることもある。以上のことから、従来のフォトリソグラフィー・エッチングによる有機半導体層のパターン形成が困難であることがわかる。   Focusing only on pattern formation of the organic semiconductor layer, a photoresist is applied, a desired pattern is exposed and developed, a resist pattern is formed, etching is performed using this as an etching mask, and the resist is peeled to form a pattern. It is possible. However, when a polymer material is used as the organic semiconductor material, transistor characteristics may be deteriorated if a pattern is formed by applying a photoresist on the polymer material. As the photoresist, a novolac resin having naphthoquinonediazide as a photosensitive group dissolved in an organic solvent such as xylene or cellosolve solvent is used, and the polymer material is an organic solvent contained in the photoresist. Often dissolves in In addition, when a crystalline molecule such as pentacene is used as the organic semiconductor material, the transistor characteristics may be similarly deteriorated although there is a difference in degree. Furthermore, it may be damaged by a stripping solution such as ethylene glycol monobutyl ether or monoethanolamine used when stripping the resist, or may be damaged by pure water rinsing after stripping the resist. From the above, it can be seen that it is difficult to form a pattern of an organic semiconductor layer by conventional photolithography and etching.

特許文献2には、塗布対象面の所定位置に電荷を付与するとともに電荷と反対極性の電荷を塗布材料に付与してクーロン力により電荷を付与した材料を所定位置に導く方法、塗布対象面の所定位置に凹部を形成して塗布材料を塗布して凹部に堆積する方法、または、材料塗布後に溶媒を蒸発させてパターンを形成した後に、このパターンにレーザを照射して成形する方法を適宜組み合わせて有機薄膜トランジスタを作製する方法が開示されている。   Patent Document 2 discloses a method of applying a charge to a predetermined position on a surface to be coated and applying a charge having a polarity opposite to that of the charge to the coating material to guide the material to which the charge is applied by a Coulomb force to the predetermined position. Appropriate combination of a method in which a recess is formed in a predetermined position and a coating material is applied and deposited in the recess, or a pattern is formed by evaporating the solvent after applying the material and then irradiating the pattern with a laser. A method for manufacturing an organic thin film transistor is disclosed.

特許文献3には、基板上に導電層を設けること、導電層上に少なくとも1つの窓を有するマスクを設けること、窓を通して導電層をエッチングして、導電層に開口を形成し、導電層の一部を画定してトランジスタのソース及びドレインを形成すること、窓を通して導電材料を堆積させて、開口内に金属のトランジスタのゲートを形成すること、ゲート上に金属酸化物の誘電層を形成すること、及びソースとドレインとの間、ゲート上、及び、ソース又はドレインとゲートとの間の空間に半導体材料を導入して、トランジスタの半導体ボディを形成することを含むトランジスタの製造方法が開示されている。なお、エッチングは、開口が基板の表面に平行な方向において窓より大きな広がりを有するように、窓の周縁部でアンダーカットを引き起こすように行われ、導電材料の堆積は、ゲートの周縁部がソース及びドレインから離隔するように、トランジスタのゲートの周縁部が開口の周縁部にぴったりと合うように、金属蒸着により行われる。   In Patent Document 3, a conductive layer is provided over a substrate, a mask having at least one window is provided over the conductive layer, the conductive layer is etched through the window, and an opening is formed in the conductive layer. Partially defining the source and drain of the transistor, depositing a conductive material through the window to form the gate of the metal transistor in the opening, and forming a metal oxide dielectric layer over the gate And a method of manufacturing a transistor comprising introducing a semiconductor material between the source and drain, on the gate, and in a space between the source or drain and the gate to form a semiconductor body of the transistor. ing. Etching is performed so as to cause an undercut at the peripheral edge of the window so that the opening has a larger extent than the window in a direction parallel to the surface of the substrate, and the conductive material is deposited at the peripheral edge of the gate. Further, the metal gate deposition is performed so that the peripheral edge of the gate of the transistor is closely aligned with the peripheral edge of the opening so as to be separated from the drain.

しかしながら、これらの方法は、プロセスステップが増加することによるスループットの低下、製造コストの増加等の問題がある。   However, these methods have problems such as a decrease in throughput due to an increase in process steps and an increase in manufacturing cost.

一方、パターン形成方法としては、インクジェット法が知られている。インクジェット法は、パターンを直接描画できるため、材料使用率を格段に向上させることができる。このようなインクジェット法により有機半導体層をパターン形成すると、製造プロセスの簡略化、コストの低下を実現できる可能性がある。このとき、有機半導体材料として、有機溶媒に可溶な材料を用いると、有機半導体材料の溶液(有機半導体インク)を調製することができるため、インクジェット法により有機半導体層をパターン形成することができる。   On the other hand, an inkjet method is known as a pattern forming method. Since the ink jet method can directly draw a pattern, the material usage rate can be significantly improved. When the organic semiconductor layer is patterned by such an ink jet method, there is a possibility that the manufacturing process can be simplified and the cost can be reduced. At this time, when a material soluble in an organic solvent is used as the organic semiconductor material, a solution of the organic semiconductor material (organic semiconductor ink) can be prepared. Therefore, the organic semiconductor layer can be patterned by an inkjet method. .

このような印刷方式により、トランジスタのゲート絶縁膜、ソース電極、ドレイン電極からなるチャネル部に、安定して有機半導体層を形成するためには、インクの着滴後の挙動を制御する必要がある。一般的に金属で構成されるソースおよびドレイン電極表面は表面エネルギーが高いため、有機半導体インクの接触角が小さく、濡れやすい。それに比べると、有機高分子などで構成されるゲート絶縁膜表面は表面エネルギーが相対的に電極より低く、有機半導体インクの接触角が高いことが多い。そのため、チャネル部に滴下した有機半導体インクが、着弾後により濡れやすい電極上に移動し、電極上にのみ形成されてしまい、チャネルを形成できないことがある。この傾向はゲート絶縁膜の表面エネルギーがインクの表面張力より小さい場合にはより顕著となる。チャネル部に有機半導体層が形成されないと、有機薄膜トランジスタが動作しない。有機薄膜トランジスタを複数個配置した有機薄膜トランジスタアレイと表示素子を組み合わせた表示装置において、上記の問題で動作しない有機薄膜トランジスタが存在すると、その画素は欠陥となってしまう。このため表示装置においては画素欠陥をなるべく少なくする必要がある。   In order to stably form an organic semiconductor layer in a channel portion composed of a gate insulating film, a source electrode, and a drain electrode of a transistor by such a printing method, it is necessary to control the behavior after ink landing. . Generally, the surface of the source and drain electrodes made of metal has a high surface energy, so that the contact angle of the organic semiconductor ink is small and the surface is easily wetted. In comparison, the surface of the gate insulating film composed of organic polymer or the like has a surface energy relatively lower than that of the electrode, and the contact angle of the organic semiconductor ink is often high. For this reason, the organic semiconductor ink dropped on the channel portion moves onto the electrode that is more likely to get wet after landing, and is formed only on the electrode, so that the channel may not be formed. This tendency becomes more remarkable when the surface energy of the gate insulating film is smaller than the surface tension of the ink. If the organic semiconductor layer is not formed in the channel portion, the organic thin film transistor does not operate. In a display device in which a display element is combined with an organic thin film transistor array in which a plurality of organic thin film transistors are arranged, if there is an organic thin film transistor that does not operate due to the above problem, the pixel becomes defective. Therefore, it is necessary to reduce pixel defects as much as possible in the display device.

この問題を解決するための手法として、ゲート絶縁膜と、ソース電極とドレイン電極からなるチャネル部に開口部を有し、フッ素系高分子物質で形成される障壁を設置する手法が特許文献4に記載されている。これによればインクの着弾位置や、着弾後の拡がりを制御することが可能となるが、プロセスステップが増加することによるスループットの低下、製造コストの増加などの問題がある。   As a technique for solving this problem, Patent Document 4 discloses a technique in which a gate insulating film and a channel formed of a source electrode and a drain electrode have an opening and a barrier formed of a fluorine-based polymer substance is installed. Are listed. This makes it possible to control the ink landing position and the spread after landing, but there are problems such as a decrease in throughput and an increase in manufacturing cost due to an increase in process steps.

また、別の方法としては、インクの物性を調整することがある。第一に溶媒の表面張力を小さくしてやることで、表面エネルギーの低いゲート絶縁膜表面にも濡れやすくしてやることが可能であるが、一方で、表面張力を下げることは、液滴の着弾後の拡がりが大きくなるため、チャネル部以外にも有機半導体層が形成されてしまい、オフリークの上昇やクロストークといった問題が発生しうる。   Another method is to adjust the physical properties of the ink. First, by reducing the surface tension of the solvent, it is possible to make the surface of the gate insulating film with a low surface energy easy to get wet, but on the other hand, reducing the surface tension means that the droplet spreads after landing. Therefore, an organic semiconductor layer is formed in addition to the channel portion, and problems such as an increase in off-leakage and crosstalk may occur.

あるいは第二に溶媒の沸点を下げ、インクが着弾後になるべく早く乾燥するようにしてやることで、インクが着弾後に電極上に移動することを抑制することが可能であるが、一方で、インクジェットの吐出安定性という面では、インクの沸点が低下し、乾燥しやすくなることで、ノズル面でインクが乾燥して詰まりによる吐出不安定や不吐出を招く。   Or, secondly, by lowering the boiling point of the solvent and drying the ink as soon as possible after landing, it is possible to prevent the ink from moving onto the electrode after landing. In terms of stability, the boiling point of the ink decreases and it becomes easy to dry, so that the ink is dried on the nozzle surface, leading to unstable ejection and non-ejection due to clogging.

更に、別の解決手段として、電極の表面をシランカップリング剤やアルカンチオールなどに代表される自己組織化単分子膜(SAM:Self Assembly Mono layer)で処理してやることで、電極の表面エネルギーを調整し、インクの接触角を制御する手法がある。   Furthermore, as another solution, the surface energy of the electrode is adjusted by treating the surface of the electrode with a self-assembled monolayer (SAM) typified by a silane coupling agent or alkanethiol. However, there is a method for controlling the contact angle of ink.

たとえば非特許文献2には、Au電極表面をアルカンチオールで処理することで、トランジスタ特性を損なうことなく、電極の表面エネルギーの変化に伴い、有機溶媒の接触角変化が可能となることが報告されている。   For example, Non-Patent Document 2 reports that by treating the surface of the Au electrode with alkanethiol, the contact angle of the organic solvent can be changed as the surface energy of the electrode changes without impairing the transistor characteristics. ing.

このように電極表面に結合する部位を有する分子を接触させることで、電極表面のインク接触角を制御することが可能となる。また単分子膜吸着後の電極のインク接触角は、吸着分子の分子設計によって制御することが可能となる。これによって電極表面とゲート絶縁膜表面のインク濡れ性を同等に調整することができ、チャネル部に、インクを着滴後に保持し、成膜することが可能となる。   In this way, the ink contact angle on the electrode surface can be controlled by contacting the molecule having a site that binds to the electrode surface. The ink contact angle of the electrode after monomolecular film adsorption can be controlled by the molecular design of adsorbed molecules. As a result, the ink wettability between the electrode surface and the gate insulating film surface can be adjusted to be equal, and the ink can be held in the channel portion after the droplets have been deposited to form a film.

しかしながら、実際には、電極表面とゲート絶縁膜表面のインク濡れ性を同等に調整することは非常に困難である。なぜなら、電極のインク濡れ性を変化させるSAM処理工程の再現性、均一性が重要となるが、それらを確保するには、10時間以上の浸漬などといった処理時間が必要とされるためである。短時間の処理では、電極の処理効果の再現性、均一性は低下してしまい、その結果として電極表面とゲート絶縁膜表面の濡れ性のバランスは崩れ、安定的に有機半導体層をチャネル部に形成することが困難となる。このことから、電極表面と絶縁膜表面に対する有機半導体インクの濡れ性を、SAM処理によって同じになるように制御することで、安定的にパターニングすることは困難である。   However, in practice, it is very difficult to adjust the ink wettability of the electrode surface and the gate insulating film surface equally. This is because the reproducibility and uniformity of the SAM treatment process that changes the ink wettability of the electrode is important, but in order to ensure these, treatment time such as immersion for 10 hours or more is required. In short-time processing, the reproducibility and uniformity of the electrode processing effect deteriorates. As a result, the balance between the wettability of the electrode surface and the gate insulating film surface is lost, and the organic semiconductor layer is stably used as the channel portion. It becomes difficult to form. For this reason, it is difficult to perform stable patterning by controlling the wettability of the organic semiconductor ink to the electrode surface and the insulating film surface to be the same by the SAM treatment.

以上のことから、有機半導体インク接触角のより低い電極と有機半導体インク接触角ののより高いゲート絶縁膜から構成されるチャネル部に対して、インクジェット法などで有機半導体層を形成する際に、安定してパターニングする手法はこれまでに得られていない。   From the above, when the organic semiconductor layer is formed by an inkjet method or the like on the channel portion composed of the electrode having a lower organic semiconductor ink contact angle and the gate insulating film having a higher organic semiconductor ink contact angle, A method of stably patterning has not been obtained so far.

本発明は、上記の従来技術に鑑み、インクジェット法による有機半導体層のパターン形成を歩留まり良くすることのできる有機薄膜トランジスタの製造方法、この有機薄膜トランジスタを複数有する有機薄膜トランジスタアレイの製造方法及びこの有機薄膜トランジスタアレイを有する表示装置の製造方法を提供することを目的とする。   In view of the above prior art, the present invention provides an organic thin film transistor manufacturing method capable of improving the yield of organic semiconductor layer pattern formation by an inkjet method, an organic thin film transistor array manufacturing method having a plurality of the organic thin film transistors, and the organic thin film transistor array. It aims at providing the manufacturing method of the display apparatus which has this.

本発明は、基板上又は基板上における絶縁膜上にソース電極及びドレイン電極を形成する電極形成工程と、有機半導体インクが供給された際、前記ソース電極及び前記ドレイン電極上における前記有機半導体インクの接触角を前記基板上又は前記絶縁膜上における接触角よりも高くする電極処理工程と、形成された前記ソース電極及び前記ドレイン電極の間に前記有機半導体インクを供給することにより有機半導体層を形成する半導体層形成工程と、を有し、前記ソース電極と前記ドレイン電極とにより形成されるチャネルのチャネル幅をW、前記有機半導体インクが供給される際の液滴の液滴径をφ、前記液滴が供給される位置の誤差である着弾位置誤差幅をXとした場合、W>φ+Xを満たしていることを特徴とする。   The present invention provides an electrode forming step of forming a source electrode and a drain electrode on a substrate or an insulating film on the substrate, and the organic semiconductor ink on the source electrode and the drain electrode when the organic semiconductor ink is supplied. An electrode processing step for making the contact angle higher than the contact angle on the substrate or the insulating film, and forming the organic semiconductor layer by supplying the organic semiconductor ink between the formed source electrode and the drain electrode A semiconductor layer forming step, wherein a channel width of a channel formed by the source electrode and the drain electrode is W, a droplet diameter of the droplet when the organic semiconductor ink is supplied is φ, When the landing position error width, which is an error in the position where the droplet is supplied, is X, W> φ + X is satisfied.

また、本発明は、前記基板の伸縮による誤差をYとした場合、W>φ+X+Yを満たしていることを特徴とする。   Further, the present invention is characterized in that W> φ + X + Y is satisfied, where Y is an error due to expansion / contraction of the substrate.

また、本発明は、前記半導体層形成工程において、前記有機半導体インクは、インクジェット方式により供給されるものであることを特徴とする。   In the semiconductor layer forming step, the organic semiconductor ink may be supplied by an ink jet method.

また、本発明は、前記ソース電極及び前記ドレイン電極は、自己組織化単分子膜により修飾されていることを特徴とする。   In addition, the present invention is characterized in that the source electrode and the drain electrode are modified with a self-assembled monolayer.

また、本発明は、前記自己組織化単分子膜は、アルカンチオールを含むことを特徴とする。   Moreover, the present invention is characterized in that the self-assembled monolayer includes alkanethiol.

また、本発明は、前記電極形成工程の前に、前記基板上にゲート電極を形成するゲート電極形成工程と、前記ゲート電極上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、を有し、前記電極形成工程における前記ソース電極及び前記ドレイン電極は、前記ゲート絶縁膜上に形成されるものであることを特徴とする。   In addition, the present invention includes a gate electrode forming step of forming a gate electrode on the substrate and a gate insulating film forming step of forming a gate insulating film on the gate electrode before the electrode forming step. The source electrode and the drain electrode in the electrode forming step are formed on the gate insulating film.

また、本発明は、有機薄膜トランジスタを複数有する有機薄膜トランジスタアレイの製造方法であって、前記有機薄膜トランジスタは、前記記載の有機薄膜トランジスタの製造方法により製造された有機薄膜トランジスタであることを特徴とする。   Moreover, this invention is a manufacturing method of the organic thin-film transistor array which has multiple organic thin-film transistors, Comprising: The said organic thin-film transistor is an organic thin-film transistor manufactured by the manufacturing method of the said organic thin-film transistor, It is characterized by the above-mentioned.

また、本発明は、前記記載された有機薄膜トランジスタアレイの製造方法により製造された有機薄膜トランジスタアレイ上に、表示素子を形成する工程を有することを特徴とする。   In addition, the present invention is characterized by having a step of forming a display element on the organic thin film transistor array manufactured by the method for manufacturing an organic thin film transistor array described above.

本発明によれば、歩留まりの高い有機薄膜トランジスタの製造方法、有機薄膜トランジスタアレイの製造方法及び表示装置の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of an organic thin-film transistor with a high yield, the manufacturing method of an organic thin-film transistor array, and the manufacturing method of a display apparatus can be provided.

第1の実施の形態における有機薄膜トランジスタの構造図Structure diagram of organic thin-film transistor in the first embodiment 第1の実施の形態における有機薄膜トランジスタの説明図Explanatory drawing of the organic thin-film transistor in 1st Embodiment 有機半導体インクを供給した場合(接触角:電極<ゲート絶縁膜)の説明図(1)When organic semiconductor ink is supplied (contact angle: electrode <gate insulating film) (1) 有機半導体インクを供給した場合(接触角:電極<ゲート絶縁膜)の説明図(2)When organic semiconductor ink is supplied (contact angle: electrode <gate insulating film) (2) 有機半導体インクを供給した場合(接触角:電極>ゲート絶縁膜)の説明図(1)Explanatory drawing of when organic semiconductor ink is supplied (contact angle: electrode> gate insulating film) (1) 有機半導体インクを供給した場合(接触角:電極>ゲート絶縁膜)の説明図(2)Explanatory drawing of supplying organic semiconductor ink (contact angle: electrode> gate insulating film) (2) 図6(b)における拡大図Enlarged view in Fig. 6 (b) 第1の実施の形態における有機薄膜トランジスタの製造方法の説明図(1)Explanatory drawing (1) of the manufacturing method of the organic thin-film transistor in 1st Embodiment 第1の実施の形態における有機薄膜トランジスタの製造方法の説明図(2)Explanatory drawing (2) of the manufacturing method of the organic thin-film transistor in 1st Embodiment 第1の実施の形態における有機薄膜トランジスタの製造方法の説明図(3)Explanatory drawing (3) of the manufacturing method of the organic thin-film transistor in 1st Embodiment 第1の実施の形態における有機薄膜トランジスタの製造方法のフローチャートFlowchart of manufacturing method of organic thin film transistor in first embodiment 第2の実施の形態における有機薄膜トランジスタアレイの構成図The block diagram of the organic thin-film transistor array in 2nd Embodiment 第2の実施の形態における有機薄膜トランジスタアレイ及び表示装置の製造方法のフローチャートFlowchart of manufacturing method of organic thin film transistor array and display device in second embodiment 第2の実施の形態における表示装置の構成図The block diagram of the display apparatus in 2nd Embodiment 第2の実施の形態における他の表示装置の構成図The block diagram of the other display apparatus in 2nd Embodiment 比較例1の説明図Explanatory drawing of the comparative example 1 比較例2の説明図Explanatory drawing of the comparative example 2 実施例1の説明図Explanatory drawing of Example 1 比較例3及び実施例2におけるチャネル幅Wと歩留まりとの相関図Correlation diagram between channel width W and yield in Comparative Example 3 and Example 2 有機半導体インクの供給条件と歩留まりとの相関図Correlation diagram between organic semiconductor ink supply conditions and yield

本発明の実施形態について説明する。   An embodiment of the present invention will be described.

〔第1の実施の形態〕
第1の実施の形態における有機薄膜トランジスタについて説明する。
[First Embodiment]
The organic thin film transistor in the first embodiment will be described.

図1に、本実施の形態における有機薄膜トランジスタの構造を示す。図1(a)は、本実施の形態における有機薄膜トランジスタの上面図であり、図1(b)は、図1(a)における破線1A−1Bにおいて切断した断面図である。   FIG. 1 shows the structure of the organic thin film transistor in this embodiment. FIG. 1A is a top view of the organic thin film transistor according to the present embodiment, and FIG. 1B is a cross-sectional view taken along a broken line 1A-1B in FIG.

本実施の形態における有機薄膜トランジスタは、基板11上にゲート電極12が形成され、ゲート電極12上にゲート絶縁膜13が形成され、更に、ゲート絶縁膜13上にソース電極14及びドレイン電極15が形成され、ゲート絶縁膜13上のソース電極14とドレイン電極15との間には、有機半導体膜16が形成されている。ソース電極14、ドレイン電極15、有機半導体膜16は、ゲート電極12に電圧が印加された際に有機半導体膜16にチャネルが形成され、ソース電極14とドレイン電極15との間に電流が流れるように、所定の位置に形成されている。尚、有機半導体膜16は、インクジェット法等の印刷法により形成されている。   In the organic thin film transistor according to this embodiment, a gate electrode 12 is formed on a substrate 11, a gate insulating film 13 is formed on the gate electrode 12, and a source electrode 14 and a drain electrode 15 are formed on the gate insulating film 13. An organic semiconductor film 16 is formed between the source electrode 14 and the drain electrode 15 on the gate insulating film 13. In the source electrode 14, the drain electrode 15, and the organic semiconductor film 16, a channel is formed in the organic semiconductor film 16 when a voltage is applied to the gate electrode 12, so that a current flows between the source electrode 14 and the drain electrode 15. In addition, it is formed at a predetermined position. The organic semiconductor film 16 is formed by a printing method such as an ink jet method.

次に、図2に基づき本実施の形態における有機薄膜トランジスタにおけるチャネルについて説明する。図2は、有機半導体膜16が形成される前の状態を示すものである。図2(a)は、この状態の上面図であり、図2(b)は、図2(a)における破線2A−2Bにおいて切断した断面図である。上述のとおり、有機半導体膜16によりチャネルが形成されるが、この際、形成されるチャネルは、ゲート絶縁膜13を介したゲート電極12上であって、ドレイン電極15とソース電極14とが対向するチャネル幅Wの領域であって、この領域におけるドレイン電極15とソース電極14との間隔がチャネル長Lである。   Next, a channel in the organic thin film transistor in the present embodiment will be described with reference to FIG. FIG. 2 shows a state before the organic semiconductor film 16 is formed. 2A is a top view of this state, and FIG. 2B is a cross-sectional view taken along the broken line 2A-2B in FIG. 2A. As described above, the organic semiconductor film 16 forms a channel. At this time, the channel is formed on the gate electrode 12 with the gate insulating film 13 interposed therebetween, and the drain electrode 15 and the source electrode 14 are opposed to each other. The channel width W is a channel length L, and the distance between the drain electrode 15 and the source electrode 14 in this region is the channel length L.

次に、図3及び図4に基づき、有機半導体インクをインクジェット法により滴下することにより有機半導体層16を形成する際の過程について説明する。尚、有機半導体層16は、ゲート絶縁膜13を介したゲート電極12上であって、ドレイン電極15とソース電極14との間にチャネルを形成するため所定の位置に滴下される。このため、有機半導体層16は、ゲート絶縁膜13、ソース電極14及びドレイン電極15と接し形成される。一般に、ソース電極14及びドレイン電極15を形成している金属材料の表面は、表面エネルギーが高く、ソース電極14及びドレイン電極15の表面においては、滴下された有機半導体インクの接触角が小さく、濡れ広がりやすい。これに対し、有機高分子材料等により形成されるゲート絶縁膜13の表面は、一般的に金属材料に比べ相対的に表面エネルギーが低い場合が多く、滴下された有機半導体インクの接触角が高くなり濡れ広がり低くなる。   Next, based on FIG.3 and FIG.4, the process at the time of forming the organic-semiconductor layer 16 by dripping an organic-semiconductor ink by the inkjet method is demonstrated. The organic semiconductor layer 16 is dropped on a predetermined position on the gate electrode 12 through the gate insulating film 13 to form a channel between the drain electrode 15 and the source electrode 14. Therefore, the organic semiconductor layer 16 is formed in contact with the gate insulating film 13, the source electrode 14 and the drain electrode 15. In general, the surface of the metal material forming the source electrode 14 and the drain electrode 15 has a high surface energy, and the contact angle of the dropped organic semiconductor ink is small on the surface of the source electrode 14 and the drain electrode 15, resulting in wetting. Easy to spread. In contrast, the surface of the gate insulating film 13 formed of an organic polymer material or the like generally has a relatively low surface energy as compared with a metal material, and the contact angle of the dropped organic semiconductor ink is high. It gets wet and spreads lower.

このことを図3及び図4に基づき説明する。図3は、側面図であり、図4は、上面図である。   This will be described with reference to FIGS. FIG. 3 is a side view, and FIG. 4 is a top view.

最初、図3(a)及び図4(a)に示すように、ゲート絶縁膜13、ソース電極14及びドレイン電極15上に、有機半導体膜16を形成するための有機半導体インク16aを滴下する。この状態では、有機半導体インク16aは、着弾していない。   First, as shown in FIGS. 3A and 4A, an organic semiconductor ink 16 a for forming the organic semiconductor film 16 is dropped on the gate insulating film 13, the source electrode 14, and the drain electrode 15. In this state, the organic semiconductor ink 16a has not landed.

次に、図3(b)及び図4(b)に示すように、有機半導体インク16aがチャネルの形成される領域となるソース電極14とドレイン電極15との間のゲート絶縁膜13に着弾する。   Next, as shown in FIG. 3B and FIG. 4B, the organic semiconductor ink 16a lands on the gate insulating film 13 between the source electrode 14 and the drain electrode 15 to be a region where a channel is formed. .

次に、図3(c)及び図4(c)に示すように、滴下された有機半導体インク16aは濡れ広がり、特に、表面エネルギーの高いソース電極14及びドレイン電極15上において、よく濡れ広がる。   Next, as shown in FIG. 3C and FIG. 4C, the dropped organic semiconductor ink 16a spreads in a wet manner, and in particular, wets and spreads well on the source electrode 14 and the drain electrode 15 having a high surface energy.

次に、図3(d)及び図4(d)に示すように、滴下された有機半導体インク16aは、濡れ広がりやすい表面エネルギーの高いソース電極14及びドレイン電極15に移動してしまい、ソース電極14とドレイン電極15との間のゲート絶縁膜13上には、有機半導体インク16aが存在しない状態となる。このような状態では、ソース電極14とドレイン電極15との間において、チャネルを形成するための有機半導体層16が形成されないため、有機半導体トランジスタを形成することができなくなり、歩留まりの低下を招いてしまう。このような現象は、特に、ゲート絶縁膜13における表面エネルギーが有機半導体インクの表面張力よりも小さい場合には、より顕著に発生する。   Next, as shown in FIG. 3D and FIG. 4D, the dropped organic semiconductor ink 16a moves to the source electrode 14 and the drain electrode 15 having a high surface energy that tends to wet and spread, and the source electrode On the gate insulating film 13 between 14 and the drain electrode 15, the organic semiconductor ink 16a does not exist. In such a state, the organic semiconductor layer 16 for forming a channel is not formed between the source electrode 14 and the drain electrode 15, so that an organic semiconductor transistor cannot be formed, resulting in a decrease in yield. End up. Such a phenomenon occurs more remarkably particularly when the surface energy of the gate insulating film 13 is smaller than the surface tension of the organic semiconductor ink.

このため、本実施の形態においては、ソース電極14及びドレイン電極15の表面を自己組織化単分子膜により処理し、ソース電極14及びドレイン電極15の表面における有機半導体インク16aの接触角を制御し、濡れ広がり性を制御する。具体的には、各種アルカンチオールをエタノール等の可溶な溶媒に、0.1〜100mMのモル濃度に調整し、ソース電極14及びドレイン電極15の形成された基板11を10分程度浸漬させることにより、チオールとソース電極14及びドレイン電極15の表面における化学反応による表面処理を行う。これにより、ソース電極14及びドレイン電極15の表面における有機半導体インク16aの接触角を制御することができる。尚、この表面処理は、チオール溶液の蒸気による表面処理であってもよく、処理時間は、所望の表面状態となるように調整される。   For this reason, in this embodiment, the surfaces of the source electrode 14 and the drain electrode 15 are treated with a self-assembled monolayer, and the contact angle of the organic semiconductor ink 16a on the surfaces of the source electrode 14 and the drain electrode 15 is controlled. , Control wet spread. Specifically, various alkanethiols are adjusted to a molar concentration of 0.1 to 100 mM in a soluble solvent such as ethanol, and the substrate 11 on which the source electrode 14 and the drain electrode 15 are formed is immersed for about 10 minutes. Thus, surface treatment is performed by chemical reaction on the surfaces of the thiol and the source electrode 14 and the drain electrode 15. Thereby, the contact angle of the organic semiconductor ink 16a on the surface of the source electrode 14 and the drain electrode 15 can be controlled. The surface treatment may be a surface treatment using a thiol solution vapor, and the treatment time is adjusted to obtain a desired surface state.

このような表面処理により、ソース電極14及びドレイン電極15の表面は各種アルキル基で表面装飾され、有機半導体インク16aとの接触角を高くすることができ、有機半導体インク16aの濡れ広がり性を制御することができる。   By such surface treatment, the surfaces of the source electrode 14 and the drain electrode 15 are decorated with various alkyl groups, the contact angle with the organic semiconductor ink 16a can be increased, and the wetting and spreading property of the organic semiconductor ink 16a is controlled. can do.

一方、ソース電極14及びドレイン電極15の表面処理により、ソース電極14及びドレイン電極15における有機半導体インク16aの接触角が高くなりすぎてしまうと、同様に形成される有機薄膜トランジスタの歩留まりの低下を招いてしまう。   On the other hand, if the contact angle of the organic semiconductor ink 16a on the source electrode 14 and the drain electrode 15 becomes too high due to the surface treatment of the source electrode 14 and the drain electrode 15, the yield of the organic thin film transistor formed in the same manner is reduced. I will.

このことを図5及び図6に基づき説明する。図5は、側面図であり、図6は、上面図である。   This will be described with reference to FIGS. FIG. 5 is a side view, and FIG. 6 is a top view.

最初、図5(a)及び図6(a)に示すように、ゲート絶縁膜13、ソース電極14及びドレイン電極15上に、有機半導体膜16を形成するための有機半導体インク16aを滴下する。この状態では、有機半導体インク16aは着弾していない。   First, as shown in FIGS. 5A and 6A, an organic semiconductor ink 16 a for forming the organic semiconductor film 16 is dropped on the gate insulating film 13, the source electrode 14, and the drain electrode 15. In this state, the organic semiconductor ink 16a has not landed.

次に、図5(a)及び図6(b)に示すように、有機半導体インク16aがチャネルの形成される領域となるソース電極14とドレイン電極15との間のゲート絶縁膜13に着弾する。   Next, as shown in FIGS. 5A and 6B, the organic semiconductor ink 16a lands on the gate insulating film 13 between the source electrode 14 and the drain electrode 15 which are regions where channels are formed. .

次に、図5(c)及び図6(c)に示すように、滴下された有機半導体インク16aは濡れ広がり、特に、相対的に表面エネルギーの低いソース電極14及びドレイン電極15上を避け、相対的に表面エネルギーの高いゲート絶縁膜13上において、よく濡れ広がる。   Next, as shown in FIGS. 5 (c) and 6 (c), the dropped organic semiconductor ink 16a spreads out and avoids especially on the source electrode 14 and the drain electrode 15 having relatively low surface energy, It spreads well on the gate insulating film 13 having a relatively high surface energy.

次に、図5(d)及び図6(d)に示すように、滴下された有機半導体インク16aは、濡れ広がりやすい相対的に表面エネルギーの高いゲート絶縁膜13上であって、チャネルの形成されない領域に移動してしまい、ソース電極14とドレイン電極15との間のゲート絶縁膜13上には、有機半導体インク16aが存在しない状態となる。このような状態では、ソース電極14とドレイン電極15との間において、チャネルを形成するための有機半導体層16が形成されないため、有機半導体トランジスタを形成することができなくなり、歩留まりの低下を招いてしまう。   Next, as shown in FIGS. 5 (d) and 6 (d), the dropped organic semiconductor ink 16a is on the gate insulating film 13 having a relatively high surface energy, which easily spreads, and forms a channel. Thus, the organic semiconductor ink 16a does not exist on the gate insulating film 13 between the source electrode 14 and the drain electrode 15. In such a state, the organic semiconductor layer 16 for forming a channel is not formed between the source electrode 14 and the drain electrode 15, so that an organic semiconductor transistor cannot be formed, resulting in a decrease in yield. End up.

上記について、図7に基づき説明する。図7は、図6(b)の拡大図である。図7に示すように、ソース電極14及びドレイン電極15の表面における表面エネルギーが、ゲート絶縁膜13の表面における表面エネルギーよりも低い場合、滴下された有機半導体インク16aは、矢印に示すように、ソース電極14及びドレイン電極15の表面よりはじかれ、相対的に表面エネルギーの高い広いゲート絶縁膜13の表面に向かって移動する。即ち、チャネルのエッジ部分における液滴が、より接触角の低いゲート絶縁膜13上に、濡れ広がろうとする力が働くため有機半導体インク16aが移動する。これをエッジ効果と称する。このため、チャネル領域が形成されるはずの領域に、有機半導体インク16aが存在しなくなり、形成される有機半導体トランジスタの歩留まりの低下を招いてしまう。   The above will be described with reference to FIG. FIG. 7 is an enlarged view of FIG. As shown in FIG. 7, when the surface energy on the surface of the source electrode 14 and the drain electrode 15 is lower than the surface energy on the surface of the gate insulating film 13, the dropped organic semiconductor ink 16 a It moves from the surface of the source electrode 14 and the drain electrode 15 and moves toward the surface of the wide gate insulating film 13 having a relatively high surface energy. That is, the organic semiconductor ink 16a moves because a force that the droplets at the edge portion of the channel wets and spreads on the gate insulating film 13 having a lower contact angle. This is called an edge effect. For this reason, the organic semiconductor ink 16a does not exist in the region where the channel region is to be formed, leading to a decrease in the yield of the formed organic semiconductor transistor.

よって、本実施の形態における有機半導体トランジスタの製造方法は、ソース電極14及びドレイン電極15の表面を自己組織化単分子膜で処理することにより、ソース電極14及びドレイン電極15の表面における有機半導体インクの接触角をゲート絶縁膜13における有機半導体インクの接触角よりも高くし、更に、チャネル幅Wが、インクジェット方式により供給される有機半導体インク16aの液滴径φと、インクジェット着弾位置誤差幅Xと、基板11の伸縮による誤差Yの総和よりも大きい、即ち、下記の(1)に示す式を満たしているものである。

W>φ+X+Y・・・・・・(1)

尚、上記(1)に示す式は、基板11の伸縮がある場合を想定したものであり、基板11の伸縮が殆どない場合には、誤差Yは考慮する必要がない。よって、このような場合には、下記の(2)に満たす式を満たしていてればよい。

W>φ+X・・・・・・・・(2)

ここで、図8に示すように、インクジェット方式による有機半導体インク16aの液滴径φとは、インク液滴を理想的な球形状と仮定した場合の直径であり、インク液滴の重量測定および溶媒の比重から求まる液滴の体積より、有機半導体インク16aのインク液滴の直径φを算出している。一般的にインクジェット法での液滴径φは、液滴の吐出速度と相関があり、吐出速度が速いほど大きくなる傾向を示す。また吐出速度はインクジェットヘッド内のピエゾの駆動電圧と相関があり、駆動電圧が高いほど吐出速度が速くなる傾向を示す。
Therefore, the organic semiconductor transistor manufacturing method according to the present embodiment treats the surfaces of the source electrode 14 and the drain electrode 15 with a self-assembled monolayer so that the organic semiconductor ink on the surfaces of the source electrode 14 and the drain electrode 15 is treated. The contact angle of the organic semiconductor ink in the gate insulating film 13 is higher than the contact angle of the organic semiconductor ink. Further, the channel width W is the droplet diameter φ of the organic semiconductor ink 16a supplied by the inkjet method and the inkjet landing position error width X. Is larger than the sum of errors Y due to expansion and contraction of the substrate 11, that is, the following equation (1) is satisfied.

W> φ + X + Y (1)

Note that the equation shown in (1) above assumes that the substrate 11 is stretched and the error Y does not need to be considered when the substrate 11 is hardly stretched. Therefore, in such a case, it suffices if the following equation (2) is satisfied.

W> φ + X (2)

Here, as shown in FIG. 8, the droplet diameter φ of the organic semiconductor ink 16a by the ink jet method is a diameter when the ink droplet is assumed to be an ideal spherical shape, and the ink droplet weight measurement and The diameter φ of the ink droplet of the organic semiconductor ink 16a is calculated from the volume of the droplet obtained from the specific gravity of the solvent. In general, the droplet diameter φ in the ink jet method has a correlation with the droplet discharge speed, and tends to increase as the discharge speed increases. The ejection speed correlates with the driving voltage of the piezo in the inkjet head, and the ejection speed tends to increase as the driving voltage increases.

また、インクジェット着弾位置誤差幅Xとは、図9に示すようにインクジェットヘッドのスキャン方向に対して、垂直なラインを描画した際のライン幅aから、インクジェット液滴1滴の着弾径bを引いた値である。即ち、図9(a)に示すように、理想的に着弾位置誤差がゼロ(着弾位置誤差が0)であれば、ライン幅aはインクジェット液滴1滴の着弾径bと等しくなる。しかし実際には、液滴の吐出角度がノズルによってばらつくため、図9(b)に示すように着弾位置誤差が発生することになる。このような着弾位置誤差Xは、装置仕様などに示される値を用いてもよい。着弾位置誤差Xはヘッド固有の機械精度や、インク物性などの影響があるが、インクジェットヘッドの吐出面と基板11との距離にも依存し、ヘッドを印刷面から離すほど大きくなる。これは吐出角度のずれによる影響が、吐出面から離れるほど大きくなるためである。理想的には距離を近くするほどばらつきが小さくなるが、基板11とヘッドの吐出面が接触する危険もあるため、0.3〜1mm程度が好ましい。   Further, the ink jet landing position error width X is obtained by subtracting the landing diameter b of one ink droplet from the line width a when a line perpendicular to the scanning direction of the ink jet head is drawn as shown in FIG. Value. That is, as shown in FIG. 9A, if the landing position error is ideally zero (the landing position error is 0), the line width a is equal to the landing diameter b of one ink droplet. However, in reality, since the discharge angle of the liquid droplets varies depending on the nozzle, a landing position error occurs as shown in FIG. For such landing position error X, a value indicated in the apparatus specification or the like may be used. The landing position error X is influenced by the mechanical accuracy inherent to the head and the ink physical properties, but depends on the distance between the ejection surface of the inkjet head and the substrate 11 and becomes larger as the head is moved away from the printing surface. This is because the influence of the deviation of the ejection angle increases as the distance from the ejection surface increases. Ideally, the closer the distance is, the smaller the variation is. However, since there is a risk that the substrate 11 and the ejection surface of the head come into contact, about 0.3 to 1 mm is preferable.

また、基板11の伸縮は、温度、湿度などの影響や、ソース電極14及びドレイン電極15の形成プロセス工程におけるアニーリングなどの影響により生じる。基板11の伸縮による誤差Yは、図10に示すように、以下の手順で算出する。ソース電極14及びドレイン電極15の形成時に、基板11上の有機半導体層形成領域20の周囲において、インクジェットヘッドの走査方向および垂直方向にマーク21を設け、相互に垂直方向となる長さC1及びD1を計測する。C1及びD1は、有機半導体層を印刷する領域のヘッド走査方向および垂直方向の長さより長いとものとする。次に有機半導体層形成時においてマーク21間における長さC2及びD2を計測し、各々の変化量の差をとることにより算出する。即ち、差ΔC=C1−C2、差ΔD=D1−D2を算出する。このようにして算出された差ΔC及びΔDのうち、絶対値の大きい方を2で割った値を基板伸縮による誤差Yとする。   The expansion and contraction of the substrate 11 is caused by the influence of temperature, humidity, and the like, and the influence of annealing in the process of forming the source electrode 14 and the drain electrode 15. The error Y due to the expansion and contraction of the substrate 11 is calculated by the following procedure as shown in FIG. When the source electrode 14 and the drain electrode 15 are formed, marks 21 are provided around the organic semiconductor layer forming region 20 on the substrate 11 in the scanning direction and the vertical direction of the inkjet head, and the lengths C1 and D1 are perpendicular to each other. Measure. C1 and D1 are longer than the length in the head scanning direction and the vertical direction of the region where the organic semiconductor layer is printed. Next, when the organic semiconductor layer is formed, the lengths C2 and D2 between the marks 21 are measured and calculated by taking the difference between the respective amounts of change. That is, the difference ΔC = C1−C2 and the difference ΔD = D1−D2 are calculated. Of the differences ΔC and ΔD calculated in this way, a value obtained by dividing the larger absolute value by 2 is defined as an error Y due to substrate expansion / contraction.

本実施の形態によれば、チャネル領域の中心を狙って吐出した際、インク液滴が必ずチャネル幅Wのエッジよりも内側に着弾するために、図7に示されるようなエッジ効果が発生しない。このため、有機半導体インク16aを歩留まりよくチャネル領域に保持させることができ、安定して有機半導体層16をチャネル部に形成することが可能となる。インク液滴は1滴でもよく、不十分な際にはチャネル部分を中心近傍に複数滴下してもよい。また、ソース電極14及びドレイン電極15とゲート絶縁膜13における有機半導体インクの接触角を同等に調整するのではなく、ソース電極14及びドレイン電極15の方を高くすることにより、SAM処理による処理効果のばらつきをある程度吸収することが可能となり、この点からも安定して有機半導体層16をチャネル部に形成することが可能となる。この際、ソース電極14及びドレイン電極15の表面とゲート絶縁膜13の表面とにおける接触角の差は5度より大きいことが望ましく、さらには10度より大きいことがより望ましい。接触角の差が5度より小さいと、SAM処理のばらつきによる影響を無視できなくなり、安定的にパターニングすることが困難となる。   According to the present embodiment, when the ink droplet is ejected aiming at the center of the channel region, the ink droplets always land inside the edge of the channel width W, so that the edge effect as shown in FIG. 7 does not occur. . Therefore, the organic semiconductor ink 16a can be held in the channel region with a high yield, and the organic semiconductor layer 16 can be stably formed in the channel portion. One ink droplet may be used, and when it is insufficient, a plurality of channel portions may be dropped near the center. In addition, the contact effect of the organic semiconductor ink in the source electrode 14 and drain electrode 15 and the gate insulating film 13 is not adjusted to be equal, but the source electrode 14 and the drain electrode 15 are made higher so that the processing effect by the SAM treatment is achieved. In this respect, the organic semiconductor layer 16 can be stably formed in the channel portion. At this time, the difference in contact angle between the surface of the source electrode 14 and the drain electrode 15 and the surface of the gate insulating film 13 is preferably larger than 5 degrees, and more preferably larger than 10 degrees. If the difference in contact angle is less than 5 degrees, the influence of variations in the SAM process cannot be ignored, and it becomes difficult to perform stable patterning.

以上より、図11及び図1に基づき本実施の形態における有機薄膜トランジスタの製造方法について説明する。   Based on the above, a method for manufacturing an organic thin film transistor according to the present embodiment will be described with reference to FIGS.

最初に、ステップ102(S102)において、基板11上の所定の領域にゲート電極12を形成する。   First, in step 102 (S102), the gate electrode 12 is formed in a predetermined region on the substrate 11.

次に、ステップ104(S104)において、ゲート電極12上にゲート絶縁膜13を形成する。   Next, in step 104 (S104), the gate insulating film 13 is formed on the gate electrode 12.

次に、ステップ106(S106)において、ゲート絶縁膜13上の所定の領域にソース電極14及びドレイン電極15を形成する。   Next, in step 106 (S106), the source electrode 14 and the drain electrode 15 are formed in a predetermined region on the gate insulating film 13.

次に、ステップ108(S108)において、形成されたソース電極14及びドレイン電極15の表面における電極処理を行う。具体的には、上述したように、ソース電極14及びドレイン電極15の表面を自己組織化単分子膜で処理することにより、ソース電極14及びドレイン電極15の表面における有機半導体インクの接触角をゲート絶縁膜13における有機半導体インクの接触角よりも高くする。   Next, in step 108 (S108), electrode processing is performed on the surfaces of the formed source electrode 14 and drain electrode 15. Specifically, as described above, the contact angle of the organic semiconductor ink on the surfaces of the source electrode 14 and the drain electrode 15 is gated by treating the surfaces of the source electrode 14 and the drain electrode 15 with a self-assembled monolayer. The contact angle of the organic semiconductor ink in the insulating film 13 is set higher.

次に、ステップ110(S110)において、ソース電極14とドレイン電極15との間の所定の領域に、有機半導体層16を形成する。具体的には、有機半導体インク16aを用い、上述したように、(1)に示す式を満たす条件、(2)に示す式を満たす条件により、有機半導体インク16aを供給し、有機半導体層16を形成する。   Next, in step 110 (S110), the organic semiconductor layer 16 is formed in a predetermined region between the source electrode 14 and the drain electrode 15. Specifically, using the organic semiconductor ink 16a, as described above, the organic semiconductor ink 16a is supplied under the condition satisfying the expression shown in (1) and the condition satisfying the expression shown in (2), and the organic semiconductor layer 16 Form.

これにより、本実施の形態における有機薄膜トランジスタを作製することができる。   Thereby, the organic thin-film transistor in this Embodiment can be produced.

本実施の形態においては、有機半導体層16は、有機半導体材料を有機溶剤に溶解させることにより得られる有機半導体インクを用い、インクジェット法により有機半導体インク滴下させ印刷することにより形成する。有機半導体材料としては有機溶剤に可溶である全ての有機半導体材料及び有機半導体前駆体材料を使用することができ、特に限定されないが、高分子材料、オリゴマー材料、低分子材料などを用いることができ、ペンタセン、アントラセン、テトラセン、フタロシアニンや、あるいは1つ以上の炭化水素芳香環および芳香族ヘテロ環、これらが縮環された化合物などの有機低分子、ポルフィリンやペンタセン前駆体に代表される半導体前駆体材料;ポリアセチレン系導電性高分子;ポリパラフェニレン及びその誘導体、ポリフェニレンビニレン及びその誘導体等のポリフェニレン系導電性高分子;ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、ポリフラン及びその誘導体等の複素環系導電性高分子;ポリアニリン及びその誘導体等のイオン性導電性高分子等が挙げられる。トリアリールアミン骨格を有する高分子材料としては、下記の化1に示される材料を用いることが可能である。この材料は、無配向性高分子材料であり、成膜形状や方法に関わらず、特性のバラツキが非常に小さい。
In the present embodiment, the organic semiconductor layer 16 is formed by using an organic semiconductor ink obtained by dissolving an organic semiconductor material in an organic solvent and dropping and printing the organic semiconductor ink by an inkjet method. As the organic semiconductor material, all organic semiconductor materials and organic semiconductor precursor materials that are soluble in an organic solvent can be used, and although not particularly limited, a polymer material, an oligomer material, a low molecular material, or the like is used. Organic precursors such as pentacene, anthracene, tetracene, phthalocyanine, or one or more hydrocarbon aromatic rings and aromatic heterocycles, compounds in which these are condensed, and porphyrin and pentacene precursors Body material; polyacetylene conductive polymer; polyphenylene conductive polymer such as polyparaphenylene and derivatives thereof, polyphenylene vinylene and derivatives thereof; heterocyclic systems such as polypyrrole and derivatives thereof, polythiophene and derivatives thereof, polyfuran and derivatives thereof, etc. Conductive polymer; polyaniline and its derivatives And ionic conductive polymers such as body. As a polymer material having a triarylamine skeleton, a material represented by the following chemical formula 1 can be used. This material is a non-orientated polymer material, and its characteristic variation is very small regardless of the film formation shape and method.

尚、有機半導体インクは、表面張力や粘度が適していない場合は、吐出不能や吐出不良を起こし、丸い液滴になりにくく、さらに、リガメントが長くなることがある。このため、有機半導体インクは、表面張力が20〜40mN/mであることが好ましく、さらには、25〜35mN/mであることが好ましい。また、粘度は1〜20mPa・秒であることが好ましく、さらには、2〜15mPa・秒が好ましい。また、有機半導体インクを吐出する際に、溶剤が揮発して、有機半導体材料が固化しない程度の乾燥性も必要である。 If the surface tension or viscosity of the organic semiconductor ink is not suitable, ejection may be impossible or ejection may be difficult, and it may be difficult to form round droplets, and the ligament may be long. For this reason, the organic semiconductor ink preferably has a surface tension of 20 to 40 mN / m, and more preferably 25 to 35 mN / m. The viscosity is preferably 1 to 20 mPa · sec, and more preferably 2 to 15 mPa · sec. Further, when the organic semiconductor ink is ejected, it is necessary to have a drying property that does not cause the solvent to evaporate and the organic semiconductor material is solidified.

また、ゲート絶縁膜13を構成する材料としては、無機材料ではシリコン酸化膜などが挙げられる。有機材料としては、ポリイミド;ポリビニルフェノール;ポリエステル;ポリアクリロニトリル、ポリメタクリル酸メチル等のアクリル系樹脂;エポキシ樹脂;熱硬化型樹脂等の高分子材料が挙げられる。   Moreover, as a material which comprises the gate insulating film 13, a silicon oxide film etc. are mentioned with an inorganic material. Examples of the organic material include polyimide; polyvinylphenol; polyester; acrylic resins such as polyacrylonitrile and polymethyl methacrylate; epoxy resins; and polymer materials such as thermosetting resins.

また、ソース電極14、ドレイン電極15及びゲート電極12は、フォトリソグラフィープロセスによるフォトレジストのパターニングと電極材料の真空蒸着によって所定の形状に形成することができる。電極材料としては、特に限定されないが、金属材料であるAu、Ag、Cu、Pt、Pd、Ni、Cr等が挙げられ、2種以上の金属材料を混合したものまたは合金を用いてもよい。特に、Au、Ag、Cu、Niは、電気抵抗が低く、熱伝導率が高く及び腐食性が低いことから特に好ましい。   The source electrode 14, the drain electrode 15 and the gate electrode 12 can be formed in a predetermined shape by patterning a photoresist by a photolithography process and vacuum deposition of an electrode material. Although it does not specifically limit as electrode material, Au, Ag, Cu, Pt, Pd, Ni, Cr etc. which are metal materials are mentioned, What mixed 2 or more types of metal materials or an alloy may be used. In particular, Au, Ag, Cu, and Ni are particularly preferable because they have low electrical resistance, high thermal conductivity, and low corrosivity.

また、ソース電極14及びドレイン電極15、または、ゲート電極12のうち、少なくともいずれか一方は、インクジェット法、ディスペンサ法等の印刷法により形成することも可能である。このとき、金属粒子又は金属錯体を含有する金属インクを用いることが好ましい。金属粒子としては、特に限定されないが、Au、Ag、Cu、Pt、Pd、Ni、Ir、Rh、Co、Fe、Mn、Cr、Zn、Mo、W、Ru、In、Sn等が挙げられ、2種以上の材料を混合したもの合金を用いてもよい。特に、Au、Ag、Cu、Niは、電気抵抗が低く、熱伝導率が高く及び腐食性が低いことから特に好ましい。尚、この場合において、金属粒子は、平均粒径が数nm〜数10nm程度で、溶剤中に均一に分散されていると、格段に低い温度で焼結することが知られている。これは、金属粒子の粒径が小さくなるにつれ、活性の高い表面原子の影響が大きくなることに起因している。金属錯体としては、特に限定されないが、中心金属として、Au、Pt、Ag、Cu、Pd、In、Cr、Ni等を有する錯体等が挙げられる。このような金属インクを用いて、パターン形成した後、焼結することで、ゲート電極12、ソース電極14及びドレイン電極15を形成することができる。   In addition, at least one of the source electrode 14 and the drain electrode 15 or the gate electrode 12 can be formed by a printing method such as an inkjet method or a dispenser method. At this time, it is preferable to use a metal ink containing metal particles or a metal complex. Examples of the metal particles include, but are not limited to, Au, Ag, Cu, Pt, Pd, Ni, Ir, Rh, Co, Fe, Mn, Cr, Zn, Mo, W, Ru, In, and Sn. An alloy obtained by mixing two or more materials may be used. In particular, Au, Ag, Cu, and Ni are particularly preferable because they have low electrical resistance, high thermal conductivity, and low corrosivity. In this case, it is known that the metal particles have an average particle diameter of about several nanometers to several tens of nanometers and are sintered at a significantly lower temperature when uniformly dispersed in the solvent. This is because the influence of highly active surface atoms increases as the particle size of the metal particles decreases. Although it does not specifically limit as a metal complex, The complex etc. which have Au, Pt, Ag, Cu, Pd, In, Cr, Ni etc. as a center metal are mentioned. The gate electrode 12, the source electrode 14, and the drain electrode 15 can be formed by sintering after forming a pattern using such a metal ink.

なお、金属インクは、表面張力や粘度が適していない場合は、吐出不能や吐出不良を起こし、丸い液滴になりにくく、さらに、リガメントが長くなることがある。このため、金属インクは、表面張力が約30mN/mであるとともに、粘度が2〜13mPa・秒であることが好ましく、さらには7〜10mPa・秒が好ましい。また、金属インクを吐出する際に、溶剤が揮発して、金属粒子又は金属錯体が固化しない程度の乾燥性も必要である。   In addition, when the surface tension and viscosity of the metal ink are not suitable, ejection becomes impossible or ejection failure occurs, it is difficult to form round droplets, and ligaments may be lengthened. For this reason, the metal ink has a surface tension of about 30 mN / m and a viscosity of preferably 2 to 13 mPa · sec, more preferably 7 to 10 mPa · sec. In addition, when discharging the metal ink, it is necessary to have a drying property that does not cause the solvent to volatilize and the metal particles or the metal complex to solidify.

〔第2の実施の形態〕
次に、第2の実施の形態について説明する。本実施の形態は、有機薄膜トランジスタアレイ(有機薄膜トランジスタ基板)及び、この有機薄膜トランジスタアレイを用いた表示装置である。
[Second Embodiment]
Next, a second embodiment will be described. The present embodiment is an organic thin film transistor array (organic thin film transistor substrate) and a display device using the organic thin film transistor array.

図12に、本実施の形態における有機薄膜トランジスタアレイ100を示す。本実施の形態における有機薄膜トランジスタアレイ100は、基板上に複数の有機薄膜トランジスタ素子が形成されている。   FIG. 12 shows an organic thin film transistor array 100 in the present embodiment. In the organic thin film transistor array 100 according to the present embodiment, a plurality of organic thin film transistor elements are formed on a substrate.

この有機薄膜トランジスタアレイ100の製造方法について、図13及び図12に基づき説明する。   A method for manufacturing the organic thin film transistor array 100 will be described with reference to FIGS.

最初に、ステップ202(S202)において、ガラス基板、フィルム基板等の基板111に、フォトレジストを塗布し、シャドウマスクを用いたパターン露光、現像を行うことによりレジストパターンを形成する。この後、膜厚3nmのCrからなる不図示の密着層、および膜厚50nmのAuを真空蒸着法により成膜する。この後、フォトレジストを溶解する溶媒に浸漬し、レジストパターンとレジストパターン上に形成された密着層及びAuを選択的に除去することにより、走査配線となるゲート電極112を形成する。   First, in step 202 (S202), a photoresist is applied to a substrate 111 such as a glass substrate or a film substrate, and a resist pattern is formed by performing pattern exposure and development using a shadow mask. Thereafter, an adhesion layer (not shown) made of Cr having a thickness of 3 nm and Au having a thickness of 50 nm are formed by vacuum deposition. Thereafter, the gate electrode 112 serving as a scanning wiring is formed by immersing in a solvent that dissolves the photoresist and selectively removing the resist pattern, the adhesion layer formed on the resist pattern, and Au.

次に、ステップ204(S204)において、ゲート電極112上に、ゲート絶縁膜113及び走査配線/信号配線の層間絶縁膜となるポリイミド絶縁膜をスピンコートにより塗布して形成する。   Next, in step 204 (S204), a gate insulating film 113 and a polyimide insulating film serving as an interlayer insulating film of the scanning wiring / signal wiring are formed on the gate electrode 112 by spin coating.

次に、ステップ206(S206)において、ソース電極114及びドレイン電極115を形成する。具体的には、ゲート電極112と同様の手順で、ゲート絶縁膜113上に、膜厚3nmのCrからなる不図示の密着層及び膜厚50nmのAuからなるソース電極114及びドレイン電極115を形成する。   Next, in step 206 (S206), the source electrode 114 and the drain electrode 115 are formed. Specifically, an adhesion layer (not shown) made of Cr with a thickness of 3 nm and a source electrode 114 and a drain electrode 115 made of Au with a thickness of 50 nm are formed on the gate insulating film 113 in the same procedure as the gate electrode 112. To do.

次に、ステップ208(S208)において、ソース電極114及びドレイン電極115の表面における電極処理を行う。具体的には、SAM材であるアルカンチオールをエタノールに溶解したインクに基板111を10分ほど浸漬し、ソース電極114及びドレイン電極115における表面の処理を行う。   Next, in step 208 (S208), electrode processing is performed on the surfaces of the source electrode 114 and the drain electrode 115. Specifically, the substrate 111 is immersed for about 10 minutes in ink in which alkanethiol, which is a SAM material, is dissolved in ethanol, and the surface of the source electrode 114 and the drain electrode 115 is treated.

次に、ステップ210(S210)において、ソース電極114及びドレイン電極115が形成されたゲート絶縁膜113上に、化1に示される材料を有機溶媒に溶解した有機半導体インクを用いて、インクジェット法により印刷し、有機半導体層116をチャネル領域に形成する。さらに、最上層に厚さ2000nmのパラキシリレン膜をCVD法により成膜し、不図示の保護層を形成した。以上の工程により、本実施の形態における有機薄膜トランジスタアレイ100を作製することができる。   Next, in Step 210 (S210), an organic semiconductor ink obtained by dissolving the material shown in Chemical Formula 1 in an organic solvent is formed on the gate insulating film 113 on which the source electrode 114 and the drain electrode 115 are formed by an inkjet method. Printing is performed to form the organic semiconductor layer 116 in the channel region. Further, a paraxylylene film having a thickness of 2000 nm was formed on the uppermost layer by a CVD method to form a protective layer (not shown). Through the above steps, the organic thin film transistor array 100 in the present embodiment can be manufactured.

この後、更に、ステップ212(S212)において、有機薄膜トランジスタアレイ100上に後述するように表示素子を形成することにより、表示装置を作成することができる。   Thereafter, in step 212 (S212), a display device can be formed by forming a display element on the organic thin film transistor array 100 as described later.

尚、ゲート電極112、ソース電極114、ドレイン電極115は、Agインクなどを用いて、インクジェット法などによりパターニング形成してもよい。   Note that the gate electrode 112, the source electrode 114, and the drain electrode 115 may be formed by patterning using an Ag ink or the like by an inkjet method or the like.

上記のように製造した有機薄膜トランジスタアレイ100は、各種の表示素子と組み合わせることにより、種々の表示装置に用いることができる。   The organic thin film transistor array 100 manufactured as described above can be used for various display devices by combining with various display elements.

例えば、図14に示すように、図12に示す有機薄膜トランジスタアレイ100上に、層間絶縁膜117を形成し、この層間絶縁膜117に各々の有機半導体トランジスタにおけるドレイン電極115の表面が露出するまで開口部を形成し、形成された開口部を介し、ドレイン電極115と接続される画素電極118を形成する。一方、ガラス等からなる対向基板121上に厚さ100nm程度のITO(IndiumTin Oxide)膜122をスパッタリングにより成膜し、この上にスピンコート法でポリイミド樹脂を塗布し、ラビングすることによって配向膜123を200nm程度の厚みで形成する。配向処理後、有機薄膜トランジスタアレイ100と対向基板121とを不図示のシリカスペーサーを介して接合する。具体的には、有機薄膜トランジスタアレイ100において画素電極118が形成されている面と対向基板121の配向膜123が形成されている面とが対向するように、不図示のシリカスペーサーを介して接合する。このようにして接合された有機薄膜トランジスタアレイ100と対向基板121によりギャップが形成され、このギャップ間に液晶性材料を封入することにより液晶層130を形成し、本実施の形態における表示装置となる液晶パネル140を作製することができる。   For example, as shown in FIG. 14, an interlayer insulating film 117 is formed on the organic thin film transistor array 100 shown in FIG. 12, and the interlayer insulating film 117 is opened until the surface of the drain electrode 115 in each organic semiconductor transistor is exposed. The pixel electrode 118 connected to the drain electrode 115 is formed through the formed opening. On the other hand, an ITO (Indium Tin Oxide) film 122 having a thickness of about 100 nm is formed on a counter substrate 121 made of glass or the like by sputtering, a polyimide resin is applied thereon by a spin coating method, and rubbed to align the alignment film 123. Is formed with a thickness of about 200 nm. After the alignment treatment, the organic thin film transistor array 100 and the counter substrate 121 are joined via a silica spacer (not shown). Specifically, in the organic thin film transistor array 100, the surface on which the pixel electrode 118 is formed and the surface on which the alignment film 123 of the counter substrate 121 is formed are bonded via a silica spacer (not shown). . A gap is formed by the organic thin film transistor array 100 and the counter substrate 121 bonded in this manner, and a liquid crystal layer 130 is formed by enclosing a liquid crystalline material between the gap, and the liquid crystal to be the display device in this embodiment mode. Panel 140 can be fabricated.

更に、本実施の形態における他の構成の表示装置としては、図15に示されるように、対向基板151にITO膜152を成膜し、有機薄膜トランジスタアレイ100のドレイン電極115の形成されている面と対向させて、シリカスペーサーを介し接合する。このようにして接合された有機薄膜トランジスタアレイ100と対向基板151によりギャップが形成され、このキャップ間にマイクロカプセル型電気泳動素子を封入し、電気泳動層160を形成することにより、本実施の形態となる表示素子である電気泳動表示パネルを作製することができる。尚、電気泳動層160を形成するマイクロカプセル型電気泳動素子は、酸化チタン161とカーボンブラック162とウレタン樹脂163により形成されている。   Furthermore, as a display device having another configuration in the present embodiment, as shown in FIG. 15, an ITO film 152 is formed on the counter substrate 151, and the surface on which the drain electrode 115 of the organic thin film transistor array 100 is formed. It is made to oppose and it joins through a silica spacer. A gap is formed by the organic thin film transistor array 100 and the counter substrate 151 bonded in this way, and a microcapsule type electrophoretic element is sealed between the caps to form an electrophoretic layer 160. Thus, an electrophoretic display panel which is a display element can be manufactured. Note that the microcapsule type electrophoretic element forming the electrophoretic layer 160 is formed of titanium oxide 161, carbon black 162, and urethane resin 163.

更に、本実施の形態における表示画素として有機EL素子を形成し、大気遮蔽シールドを配置させることで、有機ELパネルを作製することも可能である。   Further, an organic EL panel can be manufactured by forming an organic EL element as a display pixel in this embodiment and disposing an air shielding shield.

(比較例1)
ガラス基板に、フォトレジストを塗布し、シャドウマスクを用いたパターン露光、現像後に、膜厚3nmのCrからなる不図示の密着層および膜厚50nmのAuを真空蒸着法により成膜した。その後、レジストを溶解する溶媒に浸漬し、レジストとレジスト上の電極を選択除去することでゲート電極をパターン形成した。次にポリイミド溶液のリカコートSN−20(新日本理化社製)をスピンコート法により塗布し、プリベークし、その後に200℃で焼成することにより、膜厚500nmのゲート絶縁膜を形成した。次にゲート電極と同様の手順でソースおよびドレイン電極をパターン形成した。チャネル幅Wは50μmとし、チャネル長Lは5μmとした。
(Comparative Example 1)
A photoresist was applied to a glass substrate, and after pattern exposure using a shadow mask and development, an adhesion layer (not shown) made of Cr with a thickness of 3 nm and Au with a thickness of 50 nm were formed by vacuum deposition. Then, the gate electrode was patterned by immersing in a solvent for dissolving the resist and selectively removing the resist and the electrode on the resist. Next, Rika Coat SN-20 (manufactured by Shin Nippon Rika Co., Ltd.) of a polyimide solution was applied by a spin coating method, pre-baked, and then baked at 200 ° C. to form a gate insulating film having a thickness of 500 nm. Next, the source and drain electrodes were patterned in the same procedure as the gate electrode. The channel width W was 50 μm and the channel length L was 5 μm.

次に、ソース電極及びドレイン電極が形成されたゲート絶縁膜上に、化1に示される材料を高沸点溶媒であるテトラリンに溶解したインクを用いて、インクジェット法により印刷し、インク液滴の着滴の挙動を観察した。   Next, on the gate insulating film on which the source electrode and the drain electrode are formed, printing is performed by an ink jet method using an ink in which the material shown in Chemical Formula 1 is dissolved in tetralin which is a high boiling point solvent, and the ink droplets are deposited. The behavior of the drops was observed.

また、このときのインクジェットヘッドのピエゾ駆動条件は、後述する図20に示すピエゾ駆動条件1であり、液滴の体積が約7.2pLであり、液滴の直径φが約25.8μmである。   Further, the piezo driving conditions of the ink jet head at this time are piezo driving conditions 1 shown in FIG. 20 described later, the droplet volume is about 7.2 pL, and the droplet diameter φ is about 25.8 μm. .

また、このときのインクジェットヘッドと基板の距離を約0.5mmに設定し、図9に示した方式で、印刷ライン幅とインクの着弾直径から着弾位置誤差Xを測定したところ、約30μmであった。   Further, when the distance between the inkjet head and the substrate at this time was set to about 0.5 mm and the landing position error X was measured from the printing line width and the ink landing diameter by the method shown in FIG. 9, it was about 30 μm. It was.

また、このときの基板の収縮による誤差Yを、図10に示した方式で評価したところ、ほぼゼロであった。   Further, when the error Y due to the contraction of the substrate at this time was evaluated by the method shown in FIG. 10, it was almost zero.

また、このときのソース電極及びドレイン電極となるAu電極表面に対する有機半導体インクの接触角を評価した。その結果、インクは完全に塗れ広がってしまい評価不可能であった。   Moreover, the contact angle of the organic semiconductor ink with respect to the Au electrode surface used as a source electrode and a drain electrode at this time was evaluated. As a result, the ink spread completely and could not be evaluated.

また、このときのポリイミド絶縁膜表面に対する、有機半導体インクの接触角は、約10度であった。   Moreover, the contact angle of the organic semiconductor ink with respect to the polyimide insulating film surface at this time was about 10 degrees.

比較例1において、インクを供給した際の時間的変化を観察した結果を図16に示す。即ち、図16(a)、(b)、(c)、(d)の順に示されるように、インクは着滴後に電極上に移動してしまい、チャネル上に形成することができなかった。電極表面における有機半導体の接触角が、より低いために、インクが電極の方へ塗れ拡がってしまったためである。   In Comparative Example 1, the result of observing the temporal change when supplying ink is shown in FIG. That is, as shown in the order of FIGS. 16A, 16B, 16C, and 16D, the ink moves onto the electrode after the droplet is deposited, and cannot be formed on the channel. This is because the contact angle of the organic semiconductor on the electrode surface is lower and the ink spreads toward the electrode.

(比較例2)
比較例1と同様の手法で、ソースおよびドレイン電極まで形成した後、perfluorodecanethiolをEtOHに10mMで溶解した液体に、基板を10分ほど浸漬し、次にEtOHで洗浄、窒素ガンでブローすることで電極表面へのSAM処理工程を実施した。次に、比較例1と同様の条件で、有機半導体層をインクジェット法により印刷し、インク液滴の着滴の挙動を直接観察した。
(Comparative Example 2)
After forming the source and drain electrodes in the same manner as in Comparative Example 1, the substrate was immersed in a liquid in which perfluorodecanethiol was dissolved in EtOH at 10 mM for about 10 minutes, then washed with EtOH and blown with a nitrogen gun. A SAM treatment process was performed on the electrode surface. Next, the organic semiconductor layer was printed by the inkjet method under the same conditions as in Comparative Example 1, and the behavior of ink droplet landing was directly observed.

また、このときのSAM処理を実施したソース電極及びドレイン電極となるAu電極表面に対する、有機半導体インクの接触角を評価した結果、約80度であった。   Moreover, as a result of evaluating the contact angle of the organic semiconductor ink with respect to the surface of the Au electrode serving as the source electrode and the drain electrode subjected to the SAM treatment at this time, it was about 80 degrees.

また、このときのポリイミド絶縁膜表面に対する、有機半導体インクの接触角は、約10度であった。   Moreover, the contact angle of the organic semiconductor ink with respect to the polyimide insulating film surface at this time was about 10 degrees.

比較例2において、インクを供給した際の時間的変化を観察した結果を図17に示す。即ち、図17(a)、(b)、(c)、(d)の順に示されるように、インクは着滴後にチャネル領域外のゲート絶縁膜上に移動してしまい、チャネル上に形成することができなかった。SAM処理によって電極表面に対する有機半導体インクの接触角がゲート絶縁膜表面に対する接触角より高いために、また着滴時に液滴がエッジ部分ではみ出していたために、インクがゲート絶縁膜上へぬれ拡がってしまったためである。   In Comparative Example 2, the result of observing the temporal change when ink is supplied is shown in FIG. That is, as shown in the order of FIGS. 17A, 17B, 17C, and 17D, the ink moves onto the gate insulating film outside the channel region after being deposited, and is formed on the channel. I couldn't. Since the contact angle of the organic semiconductor ink with respect to the electrode surface is higher than the contact angle with respect to the surface of the gate insulating film due to the SAM treatment, and since the liquid droplets protruded at the edge portion at the time of landing, the ink spreads onto the gate insulating film. This is because it has stopped.

(実施例1)
チャネル幅Wを100μmとした以外は比較例2と同様の方法でトランジスタを作製した。実施例1において、インクを供給した際の時間的変化を観察した結果を図18に示す。即ち、図18(a)、(b)の順に示されるように、インクはチャネル内に安定して保持されており、チャネル部に有機半導体層を形成することができた。チャネル幅Wを、液滴径φおよび着弾位置のばらつきXおよび基板伸縮の総和Yより大きく設定することで、液滴が安定してチャネル領域に保持されたためである。
Example 1
A transistor was fabricated in the same manner as in Comparative Example 2 except that the channel width W was 100 μm. FIG. 18 shows a result of observing a temporal change when ink is supplied in Example 1. That is, as shown in the order of FIGS. 18A and 18B, the ink was stably held in the channel, and an organic semiconductor layer could be formed in the channel portion. This is because the droplet is stably held in the channel region by setting the channel width W larger than the droplet diameter φ, the landing position variation X, and the total Y of the substrate expansion and contraction.

(比較例3)
比較例2と同様の方法で、有機薄膜トランジスタを複数配置したトランジスタアレイを作製した。チャネル幅W=50μmとしたものを作製した。有機半導体層のインクジェット法での印刷後に、チャネル部への有機半導体層の形成について、面内500箇所以上を観察し、チャネル領域の印刷結果について評価した。ここで、チャネル領域に有機半導体層が成膜されているものを可、チャネル領域に有機半導体層が成膜されていないものを不可と判断した。
(Comparative Example 3)
A transistor array in which a plurality of organic thin film transistors are arranged was produced in the same manner as in Comparative Example 2. A channel width W = 50 μm was prepared. After the organic semiconductor layer was printed by the inkjet method, the formation of the organic semiconductor layer on the channel portion was observed at 500 or more locations in the surface, and the printing result of the channel region was evaluated. Here, it was judged that the organic semiconductor layer was formed in the channel region, and the organic semiconductor layer was not formed in the channel region was impossible.

その結果、チャネル幅W=50μmではチャネル形成できていないものが多く存在し、その歩留まりは70%以下であった。   As a result, when the channel width W = 50 μm, there are many cases where a channel cannot be formed, and the yield is 70% or less.

(実施例2)
比較例3と同様の方法で、有機薄膜トランジスタを複数配置したトランジスタアレイを作製した。ただし、チャネル幅はW=60、70、80、90、100μmとしたものを各々作製した。有機半導体層のインクジェット法での印刷後に、チャネル部への有機半導体層の形成について、面内500箇所以上を観察し、チャネル形成可否について評価した。その結果、チャネル幅W=60μm以上ではチャネル形成歩留まりは、95%程度と大きく改善されていた。
(Example 2)
A transistor array in which a plurality of organic thin film transistors are arranged was produced in the same manner as in Comparative Example 3. However, channel widths of W = 60, 70, 80, 90, and 100 μm were prepared. After the organic semiconductor layer was printed by the inkjet method, the formation of the organic semiconductor layer on the channel portion was observed at 500 or more locations in the surface, and the possibility of channel formation was evaluated. As a result, the channel formation yield was greatly improved to about 95% when the channel width W was 60 μm or more.

比較例3および実施例2の結果をまとめたグラフを図19に示す。W=60μmを閾値として、歩留まりが大幅に改善されていることがわかる。インクジェット液滴φと、着弾位置誤差Xと基板収縮による誤差Yの総和は、約55.8μmであり、チャネル幅を60μm以上とすることで、安定して有機半導体層をチャネル領域に形成できることがわかった。   A graph summarizing the results of Comparative Example 3 and Example 2 is shown in FIG. It can be seen that the yield is greatly improved with W = 60 μm as a threshold. The sum of the inkjet droplet φ, the landing position error X, and the error Y due to substrate shrinkage is about 55.8 μm, and by setting the channel width to 60 μm or more, the organic semiconductor layer can be stably formed in the channel region. all right.

(比較例4)
比較例2と同様の手法で、有機薄膜トランジスタを複数配置したトランジスタアレイを作製した。ただし、有機半導体層の印刷時のインクジェットヘッドと基板との距離を0.8mmに設定した。このとき着弾位置誤差Xを図7に示す方式で測定したところ、約46μmであった。この結果、液滴径φと着弾位置誤差Xと基板収縮による誤差Yの総和は約71.8μmとなった。チャネル幅W=50、60、70μmとしたものを各々作製した。
(Comparative Example 4)
A transistor array in which a plurality of organic thin film transistors are arranged was produced in the same manner as in Comparative Example 2. However, the distance between the inkjet head and the substrate during printing of the organic semiconductor layer was set to 0.8 mm. At this time, when the landing position error X was measured by the method shown in FIG. 7, it was about 46 μm. As a result, the sum of the droplet diameter φ, the landing position error X, and the error Y due to substrate contraction was about 71.8 μm. Those having channel widths W = 50, 60, and 70 μm were prepared.

有機半導体層のインクジェット法での印刷後に、チャネル部への有機半導体層の形成について、面内500箇所以上を観察し、チャネル形成可否について評価した。その結果、チャネル形成歩留まりは75%以下であった。   After the organic semiconductor layer was printed by the inkjet method, the formation of the organic semiconductor layer on the channel portion was observed at 500 or more locations in the surface, and the possibility of channel formation was evaluated. As a result, the channel formation yield was 75% or less.

(実施例3)
比較例4と同様の手法で、有機薄膜トランジスタを複数配置したトランジスタアレイを作製した。ただし、チャネル幅W=80、90、100μmとしたものを各々作製した。
(Example 3)
A transistor array in which a plurality of organic thin film transistors are arranged was manufactured in the same manner as in Comparative Example 4. However, those with channel widths W = 80, 90, and 100 μm were prepared.

有機半導体層のインクジェット法での印刷後に、チャネル部への有機半導体層の形成について、面内500箇所以上を観察し、チャネル形成可否について評価した。その結果、チャネル形成歩留まりは95%以上であった。   After the organic semiconductor layer was printed by the inkjet method, the formation of the organic semiconductor layer on the channel portion was observed at 500 or more locations in the surface, and the possibility of channel formation was evaluated. As a result, the channel formation yield was 95% or more.

(比較例5)
比較例2と同様の手法で、有機薄膜トランジスタを複数配置したトランジスタアレイを作製した。ただし、このときのインクジェットヘッドのピエゾ駆動条件は、後述する図20に示すピエゾ駆動条件2であり、液滴の体積が約15.8pLであり、液滴の直径φが約33.5μmである。この結果、液滴径φと着弾位置誤差Xと基板収縮による誤差Yの総和は約63.5μmとなった。チャネル幅W=50、60μmとしたものを各々作製した。
(Comparative Example 5)
A transistor array in which a plurality of organic thin film transistors are arranged was produced in the same manner as in Comparative Example 2. However, the piezo drive conditions of the inkjet head at this time are piezo drive conditions 2 shown in FIG. 20 described later, the droplet volume is about 15.8 pL, and the droplet diameter φ is about 33.5 μm. . As a result, the sum of the droplet diameter φ, the landing position error X, and the error Y due to substrate contraction was about 63.5 μm. Those having channel widths W = 50 and 60 μm were prepared.

有機半導体層のインクジェット法での印刷後に、チャネル部への有機半導体層の形成について、面内500箇所以上を観察し、チャネル形成可否について評価した。その結果、チャネル形成歩留まりは75%以下であった。   After the organic semiconductor layer was printed by the inkjet method, the formation of the organic semiconductor layer on the channel portion was observed at 500 or more locations in the surface, and the possibility of channel formation was evaluated. As a result, the channel formation yield was 75% or less.

(実施例4)
比較例5と同様の手法で、有機薄膜トランジスタを複数配置したトランジスタアレイを作製した。ただし、チャネル幅W=70、80、90、100μmとしたものを各々作製した。
(Example 4)
A transistor array in which a plurality of organic thin film transistors are arranged was manufactured in the same manner as in Comparative Example 5. However, those with channel widths W = 70, 80, 90, and 100 μm were prepared.

有機半導体層のインクジェット法での印刷後に、チャネル部への有機半導体層の形成について、面内500箇所以上を観察し、チャネル形成可否について評価した。その結果、チャネル形成歩留まりは95%以上であった。   After the organic semiconductor layer was printed by the inkjet method, the formation of the organic semiconductor layer on the channel portion was observed at 500 or more locations in the surface, and the possibility of channel formation was evaluated. As a result, the channel formation yield was 95% or more.

(比較例6)
シャドウマスクを用いた真空蒸着法により、フィルム基板上に、膜厚3nmのCrからなる不図示の密着層及び膜厚100nmのAlからなるゲート電極を成膜した。次にポリイミド溶液のリカコートSN−20(新日本理化社製)をスピンコート法により塗布し、プリベークした後、200℃で焼成することにより、膜厚500nmのゲート絶縁膜を形成した。ゲート絶縁膜形成後は、比較例2と同様の手法で、有機薄膜トランジスタを複数配置したトランジスタアレイを作製した。このときの基板収縮による誤差Yを図10に示した方式で評価したところ、20.7μmであった。この結果、液滴径φと着弾位置誤差Xと基板収縮による誤差Yの総和は約76.5μmとなった。チャネル幅W=50、60、70μmとしたものを各々作製した。
(Comparative Example 6)
An adhesion layer (not shown) made of Cr with a thickness of 3 nm and a gate electrode made of Al with a thickness of 100 nm were formed on the film substrate by a vacuum deposition method using a shadow mask. Next, Rika Coat SN-20 (manufactured by Shin Nippon Rika Co., Ltd.), which is a polyimide solution, was applied by spin coating, prebaked, and then baked at 200 ° C. to form a gate insulating film having a thickness of 500 nm. After the gate insulating film was formed, a transistor array in which a plurality of organic thin film transistors were arranged was manufactured by the same method as in Comparative Example 2. The error Y due to the substrate contraction at this time was evaluated by the method shown in FIG. 10 and found to be 20.7 μm. As a result, the sum of the droplet diameter φ, the landing position error X, and the error Y due to substrate contraction was about 76.5 μm. Those having channel widths W = 50, 60, and 70 μm were prepared.

有機半導体層のインクジェット法での印刷後に、チャネル部への有機半導体層の形成について、面内500箇所以上を観察し、チャネル形成可否について評価した。その結果、チャネル形成歩留まりは70%以下であった。   After the organic semiconductor layer was printed by the inkjet method, the formation of the organic semiconductor layer on the channel portion was observed at 500 or more locations in the surface, and the possibility of channel formation was evaluated. As a result, the channel formation yield was 70% or less.

(実施例5)
比較例6と同様の手法で、有機薄膜トランジスタを複数配置したトランジスタアレイを作製した。ただし、チャネル幅W=80、90、100μmとしたものを各々作製した。
(Example 5)
A transistor array in which a plurality of organic thin film transistors are arranged was manufactured in the same manner as in Comparative Example 6. However, the ones with channel widths W = 80, 90, and 100 μm were prepared.

有機半導体層のインクジェット法での印刷後に、チャネル部への有機半導体層の形成について、面内500箇所以上を観察し、チャネル形成可否について評価した。その結果、チャネル形成歩留まりは95%以上であった。   After the organic semiconductor layer was printed by the inkjet method, the formation of the organic semiconductor layer on the channel portion was observed at 500 or more locations in the surface, and the possibility of channel formation was evaluated. As a result, the channel formation yield was 95% or more.

比較例3〜6および実施例2〜5の結果含め、液滴径φ=25.8μmまたは33.5μm、着弾位置誤差X=30μmまたは46μm、基板の収縮による誤差Y=0または20.7μmの条件でチャネル幅W=50、60、70、80、90、100μmとした際の有機半導体層のチャネル形成可否の歩留まりを評価した結果一覧を図20に示す。尚、チャネル形成歩留まりにおいて、95%以上は○、95%未満は×と判断した。   Including the results of Comparative Examples 3-6 and Examples 2-5, droplet diameter φ = 25.8 μm or 33.5 μm, landing position error X = 30 μm or 46 μm, error Y = 0 or 20.7 μm due to substrate shrinkage FIG. 20 shows a list of results obtained by evaluating the yield of whether or not the organic semiconductor layer can be formed when the channel width W is 50, 60, 70, 80, 90, and 100 μm under the conditions. In the channel formation yield, 95% or more was judged as ◯, and less than 95% was judged as ×.

これにより、有機半導体インクの接触角が電極表面の方が、絶縁膜表面よりも高い場合において、チャネル幅Wを、インクジェット液滴φと、着弾位置誤差Xと基板収縮による誤差Yの総和より大きくすることで、安定して有機半導体層をチャネル領域に形成できることがわかった。   Accordingly, when the contact angle of the organic semiconductor ink is higher on the electrode surface than on the insulating film surface, the channel width W is larger than the sum of the inkjet droplet φ, the landing position error X, and the error Y due to substrate contraction. It was found that the organic semiconductor layer can be stably formed in the channel region.

(実施例6)
実施例2で作製したチャネル幅W=60μmの有機薄膜トランジスタアレイを用いて、図15に示されるアクティブマトリックス表示装置を作製した。具体的には、酸化チタン粒子とオイルブルーで着色したアイソパーを内包するマイクロカプセルと、ポリビニルアルコール水溶液を混合した塗布液を、ポリカーボネート基板上に設けられたITOからなる透明電極上に塗布して、マイクロカプセルとバインダーからなる層を形成した。得られた基板と、実施例2の有機薄膜トランジスタアレイを、ガラス基板及びポリカーボネート基板が最外面となるように、バインダーを介して接着させた。
(Example 6)
The active matrix display device shown in FIG. 15 was manufactured using the organic thin film transistor array having a channel width W = 60 μm manufactured in Example 2. Specifically, a microcapsule containing isopar colored with titanium oxide particles and oil blue and a coating solution in which a polyvinyl alcohol aqueous solution is mixed are applied on a transparent electrode made of ITO provided on a polycarbonate substrate, A layer composed of microcapsules and a binder was formed. The obtained substrate and the organic thin film transistor array of Example 2 were bonded via a binder so that the glass substrate and the polycarbonate substrate were the outermost surfaces.

得られたアクティブマトリックス表示装置のゲート電極に繋がるバスラインに走査信号用のドライバーICを、ソース電極に繋がるバスラインにデータ信号用のドライバーICを各々接続し、0.5秒毎に画像の切り替えを行ったところ、良好な静止画像を表示することができた。   The driver IC for scanning signal is connected to the bus line connected to the gate electrode of the obtained active matrix display device, and the driver IC for data signal is connected to the bus line connected to the source electrode, and the image is switched every 0.5 seconds. As a result, it was possible to display a good still image.

以上、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。   As mentioned above, although the form which concerns on implementation of this invention was demonstrated, the said content does not limit the content of invention.

11 基板
12 ゲート電極
13 ゲート絶縁膜
14 ソース電極
15 ドレイン電極
16 有機半導体層
16a 有機半導体インク
100 有機薄膜トランジスタアレイ
111 基板
112 ゲート電極
113 ゲート絶縁膜
114 ソース電極
115 ドレイン電極
116 有機半導体層
117 層間絶縁膜
118 画素電極
121 対向基板
122 ITO膜
123 配向膜
130 液晶層
140 液晶パネル
11 substrate 12 gate electrode 13 gate insulating film 14 source electrode 15 drain electrode 16 organic semiconductor layer 16a organic semiconductor ink 100 organic thin film transistor array 111 substrate 112 gate electrode 113 gate insulating film 114 source electrode 115 drain electrode 116 organic semiconductor layer 117 interlayer insulating film 118 Pixel electrode 121 Counter substrate 122 ITO film 123 Alignment film 130 Liquid crystal layer 140 Liquid crystal panel

特開2005−310962号公報JP-A-2005-310962 特開2004−297011号公報JP 2004-297011 A 特表2003−536260号公報Special table 2003-536260 gazette 特開2007−36259号公報JP 2007-36259 A

K. Suzuki, IDW08 FLX2-3LK. Suzuki, IDW08 FLX2-3L D. Boudinet, Journal of Applied Physics,105, 084510, (2009)D. Boudinet, Journal of Applied Physics, 105, 084510, (2009)

Claims (8)

基板上又は基板上における絶縁膜上にソース電極及びドレイン電極を形成する電極形成工程と、
有機半導体インクが供給された際、前記ソース電極及び前記ドレイン電極上における前記有機半導体インクの接触角を前記基板上又は前記絶縁膜上における接触角よりも高くする電極処理工程と、
形成された前記ソース電極及び前記ドレイン電極の間に前記有機半導体インクを供給することにより有機半導体層を形成する半導体層形成工程と、
を有し、
前記ソース電極と前記ドレイン電極とにより形成されるチャネルのチャネル幅をW、前記有機半導体インクが供給される際の液滴の液滴径をφ、前記液滴が供給される位置の誤差である着弾位置誤差幅をXとした場合、
W>φ+X
を満たしていることを特徴とする有機薄膜トランジスタの製造方法。
An electrode forming step of forming a source electrode and a drain electrode on a substrate or an insulating film on the substrate;
An electrode processing step of making a contact angle of the organic semiconductor ink on the source electrode and the drain electrode higher than a contact angle on the substrate or the insulating film when the organic semiconductor ink is supplied;
A semiconductor layer forming step of forming an organic semiconductor layer by supplying the organic semiconductor ink between the formed source electrode and the drain electrode;
Have
The channel width of the channel formed by the source electrode and the drain electrode is W, the droplet diameter of the droplet when the organic semiconductor ink is supplied is φ, and the error of the position where the droplet is supplied If the landing position error width is X,
W> φ + X
The organic thin-film transistor manufacturing method characterized by satisfy | filling.
前記基板の伸縮による誤差をYとした場合、
W>φ+X+Y
を満たしていることを特徴とする請求項1に記載の有機薄膜トランジスタの製造方法。
When the error due to the expansion and contraction of the substrate is Y,
W> φ + X + Y
The organic thin film transistor manufacturing method according to claim 1, wherein:
前記半導体層形成工程において、前記有機半導体インクは、インクジェット方式により供給されるものであることを特徴とする請求項1または2に記載の有機薄膜トランジスタの製造方法。   3. The method of manufacturing an organic thin film transistor according to claim 1, wherein in the semiconductor layer forming step, the organic semiconductor ink is supplied by an inkjet method. 前記ソース電極及び前記ドレイン電極は、自己組織化単分子膜により修飾されていることを特徴とする請求項1から3のいずれかに記載の有機薄膜トランジスタの製造方法。   4. The method of manufacturing an organic thin film transistor according to claim 1, wherein the source electrode and the drain electrode are modified with a self-assembled monolayer. 前記自己組織化単分子膜は、アルカンチオールを含むことを特徴とする請求項4に記載の有機薄膜トランジスタの製造方法。   5. The method of manufacturing an organic thin film transistor according to claim 4, wherein the self-assembled monolayer includes alkanethiol. 前記電極形成工程の前に、
前記基板上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
を有し、前記電極形成工程における前記ソース電極及び前記ドレイン電極は、前記ゲート絶縁膜上に形成されるものであることを特徴とする請求項1から5に記載の有機薄膜トランジスタの製造方法。
Before the electrode forming step,
Forming a gate electrode on the substrate; and
A gate insulating film forming step of forming a gate insulating film on the gate electrode;
6. The method of manufacturing an organic thin film transistor according to claim 1, wherein the source electrode and the drain electrode in the electrode forming step are formed on the gate insulating film.
有機薄膜トランジスタを複数有する有機薄膜トランジスタアレイの製造方法であって、
前記有機薄膜トランジスタは、請求項1から6のいずれかに記載の有機薄膜トランジスタの製造方法により製造された有機薄膜トランジスタであることを特徴とする有機薄膜トランジスタアレイの製造方法。
A method for producing an organic thin film transistor array having a plurality of organic thin film transistors,
The method for manufacturing an organic thin film transistor array, wherein the organic thin film transistor is an organic thin film transistor manufactured by the method for manufacturing an organic thin film transistor according to any one of claims 1 to 6.
請求項7に記載された有機薄膜トランジスタアレイの製造方法により製造された有機薄膜トランジスタアレイ上に、表示素子を形成する工程を有することを特徴とする表示装置の製造方法。   A method for manufacturing a display device, comprising a step of forming a display element on an organic thin film transistor array manufactured by the method for manufacturing an organic thin film transistor array according to claim 7.
JP2010052396A 2010-03-09 2010-03-09 Method of manufacturing organic thin film transistor, method of manufacturing organic thin film transistor array, and method of manufacturing display device Pending JP2011187750A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010052396A JP2011187750A (en) 2010-03-09 2010-03-09 Method of manufacturing organic thin film transistor, method of manufacturing organic thin film transistor array, and method of manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010052396A JP2011187750A (en) 2010-03-09 2010-03-09 Method of manufacturing organic thin film transistor, method of manufacturing organic thin film transistor array, and method of manufacturing display device

Publications (1)

Publication Number Publication Date
JP2011187750A true JP2011187750A (en) 2011-09-22

Family

ID=44793669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010052396A Pending JP2011187750A (en) 2010-03-09 2010-03-09 Method of manufacturing organic thin film transistor, method of manufacturing organic thin film transistor array, and method of manufacturing display device

Country Status (1)

Country Link
JP (1) JP2011187750A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074041A (en) * 2011-09-27 2013-04-22 Toppan Printing Co Ltd Cmos semiconductor device manufacturing method and cmos semiconductor device
WO2014080575A1 (en) * 2012-11-20 2014-05-30 Sharp Kabushiki Kaisha Method for treating metal surface with thiol
WO2014112402A1 (en) * 2013-01-17 2014-07-24 株式会社ブイ・テクノロジー Method for manufacturing electronic device
JP2016115728A (en) * 2014-12-11 2016-06-23 富士フイルム株式会社 Method of manufacturing organic transistor, and organic transistor
JP2020047880A (en) * 2018-09-21 2020-03-26 日本化薬株式会社 Organic semiconductor composition, organic thin film and organic thin film transistor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093542A (en) * 2003-09-12 2005-04-07 Hitachi Ltd Semiconductor device and its manufacturing method
JP2006154168A (en) * 2004-11-29 2006-06-15 Seiko Epson Corp Active matrix substrate, electro-optical device, electronic device and method for manufacturing active matrix substrate
WO2007135911A1 (en) * 2006-05-18 2007-11-29 Konica Minolta Holdings, Inc. Method for forming organic thin film transistor and organic thin film transistor
JP2008071958A (en) * 2006-09-14 2008-03-27 Sharp Corp Organic thin-film transistor and manufacturing method therefor
JP2009152355A (en) * 2007-12-20 2009-07-09 Konica Minolta Holdings Inc Manufacturing method of organic thin film transistor, and organic thin film transistor
JP2009218295A (en) * 2008-03-07 2009-09-24 Ricoh Co Ltd Thin film transistor, method of manufacturing the same, active matrix type thin film transistor array and active matrix driven display device
JP2010003747A (en) * 2008-06-18 2010-01-07 Idemitsu Kosan Co Ltd Organic thin-film transistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093542A (en) * 2003-09-12 2005-04-07 Hitachi Ltd Semiconductor device and its manufacturing method
JP2006154168A (en) * 2004-11-29 2006-06-15 Seiko Epson Corp Active matrix substrate, electro-optical device, electronic device and method for manufacturing active matrix substrate
WO2007135911A1 (en) * 2006-05-18 2007-11-29 Konica Minolta Holdings, Inc. Method for forming organic thin film transistor and organic thin film transistor
JP2008071958A (en) * 2006-09-14 2008-03-27 Sharp Corp Organic thin-film transistor and manufacturing method therefor
JP2009152355A (en) * 2007-12-20 2009-07-09 Konica Minolta Holdings Inc Manufacturing method of organic thin film transistor, and organic thin film transistor
JP2009218295A (en) * 2008-03-07 2009-09-24 Ricoh Co Ltd Thin film transistor, method of manufacturing the same, active matrix type thin film transistor array and active matrix driven display device
JP2010003747A (en) * 2008-06-18 2010-01-07 Idemitsu Kosan Co Ltd Organic thin-film transistor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074041A (en) * 2011-09-27 2013-04-22 Toppan Printing Co Ltd Cmos semiconductor device manufacturing method and cmos semiconductor device
WO2014080575A1 (en) * 2012-11-20 2014-05-30 Sharp Kabushiki Kaisha Method for treating metal surface with thiol
WO2014112402A1 (en) * 2013-01-17 2014-07-24 株式会社ブイ・テクノロジー Method for manufacturing electronic device
JP2014138107A (en) * 2013-01-17 2014-07-28 Yamagata Univ Method for manufacturing electronic device
JP2016115728A (en) * 2014-12-11 2016-06-23 富士フイルム株式会社 Method of manufacturing organic transistor, and organic transistor
JP2020047880A (en) * 2018-09-21 2020-03-26 日本化薬株式会社 Organic semiconductor composition, organic thin film and organic thin film transistor
JP7156769B2 (en) 2018-09-21 2022-10-19 日本化薬株式会社 Organic semiconductor composition, organic thin film and organic thin film transistor

Similar Documents

Publication Publication Date Title
JP4589373B2 (en) Organic transistor, organic transistor array and display device
US8188465B2 (en) Method of manufacturing semiconductor device, semiconductor device, display device, and electronic instrument
EP1883973B1 (en) Organic thin film transistor, active matrix display and fabrication method
CN101154713B (en) Film transistor, electro-optical device and electronic equipment
KR101163791B1 (en) Method for Patterning Electrodes of Organic Electronic Devices, Organic Thin Film Transistor Comprising the Electrodes and Display Devices Comprising the Same
JP5014547B2 (en) Method for forming electrode of electronic switching element or transistor on substrate
JP5380831B2 (en) Organic transistor and manufacturing method thereof
JP2010212587A (en) Organic thin film transistor, method for producing organic thin film transistor, organic thin film transistor array and display
Liu et al. High-performance, all-solution-processed organic nanowire transistor arrays with inkjet-printing patterned electrodes
JP2011187750A (en) Method of manufacturing organic thin film transistor, method of manufacturing organic thin film transistor array, and method of manufacturing display device
US7999253B2 (en) Organic transistor and active matrix display
JP4652866B2 (en) Organic transistor
JP5332145B2 (en) Multilayer structure, electronic device, electronic device array, and display device
JP6491086B2 (en) Conductor composition ink, laminated wiring member, semiconductor element and electronic device, and method for producing laminated wiring member
JP5481893B2 (en) Organic transistor active substrate, organic transistor active substrate manufacturing method, and electrophoretic display using organic transistor active substrate
JP2007238724A (en) Liquid state material, method for producing substrate plate having membrane, method for producing electro-optical device and method for producing electronic instrument
JP5066848B2 (en) Thin film transistor manufacturing method
JP5103982B2 (en) Method for manufacturing organic semiconductor element
JP5017339B2 (en) Manufacturing method of organic transistor
JP6197306B2 (en) Thin film transistor manufacturing method
JP2008258206A (en) Method for manufacturing organic semiconductor element
JP2006287069A (en) Process for fabricating semiconductor device, and process for manufacturing electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141014