JP5017338B2 - A method of manufacturing an organic transistor - Google Patents

A method of manufacturing an organic transistor Download PDF

Info

Publication number
JP5017338B2
JP5017338B2 JP2009206367A JP2009206367A JP5017338B2 JP 5017338 B2 JP5017338 B2 JP 5017338B2 JP 2009206367 A JP2009206367 A JP 2009206367A JP 2009206367 A JP2009206367 A JP 2009206367A JP 5017338 B2 JP5017338 B2 JP 5017338B2
Authority
JP
Japan
Prior art keywords
insulating layer
organic
layer
free energy
alkyl group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009206367A
Other languages
Japanese (ja)
Other versions
JP2009290236A (en
Inventor
隆亜 和田
博之 徳永
美佳 花田
武人 西田
修 鹿目
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン株式会社 filed Critical キヤノン株式会社
Priority to JP2009206367A priority Critical patent/JP5017338B2/en
Publication of JP2009290236A publication Critical patent/JP2009290236A/en
Application granted granted Critical
Publication of JP5017338B2 publication Critical patent/JP5017338B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は有機半導体材料を有する有機トランジスタの製造方法に関し、特にインクジェット描画プロセスを用いた有機トランジスタの製造方法に関するものである。 The present invention relates to a manufacturing method of an organic transistor having an organic semiconductor material, and in particular to a method of manufacturing an organic transistor using an inkjet drawing process.

近年有機材料を使った有機電子デバイス研究が盛んである。 In recent years organic electronic device research using the organic material is a thriving. 有機材料を薄膜化しデバイスに応用することによって、プロセスの低温化や携帯性に優れ、コスト的にも安価な有機電子デバイスの実現が期待されている。 The organic material by applying the thinned device, excellent low-temperature reduction and portability of the process, realization of cost and cheaper organic electronic devices is expected.

例えば、有機EL、有機トランジスタ等の有機電子デバイス研究が盛んであるが、なかでも有機トランジスタは、その機能の心臓部である半導体材料自身が有機分子の集合体であり、部分的に共有結合している比較的弱い結合体であるため、プロセスの低温化が期待でき、かつ、フレキシブル性に富み軽量化が可能な為、携帯性に優れている。 For example, organic EL, it is flourishing organic electronic device research such as organic transistors, among them organic transistor, the semiconductor material itself which is the heart of its features a collection of organic molecules, partially covalently bonded since it has a relatively weak conjugate, low temperature process can be expected, and, because it can be lighter high flexibility, it is excellent in portability. このため、ペーパーライクディスプレイはもとより、液晶ディスプレイにも応用の可能性があり、近年急速に研究が活発になっている。 For this reason, paper-like display, as well, there is a possibility of also applied to a liquid crystal display, rapidly research has become active in recent years. このような電子デバイス分野への有機電子デバイス応用実現の為の一つの方法として、インクジェット描画プロセスを利用した有機トランジスタ作成方法があげられ、次世代低温プロセス・高携帯性電子デバイスへの応用が期待されている。 One method for organic electronic device applications implemented on the electronic device fields, the inkjet drawing process organic transistor forming method utilizing is raised, expected to be applied to next-generation low-temperature process and high portability electronic device It is.

有機トランジスタの作製にあたっては様々な方法が挙げられるが、例えば非特許文献1および非特許文献2などにセイコーエプソンによるピエゾインクジェット描画プロセスと表面自由エネルギー制御による表面マッピングを用いた有機トランジスタの作製方法が記載されている。 Although various methods when manufacturing the organic transistor can be exemplified, a manufacturing method of an organic transistor using a surface mapping by a piezo ink jet drawing process and the surface free energy control by Seiko Epson, for example, in Non-Patent Document 1 and Non-Patent Document 2 Have been described.

一方、非特許文献3において、自己組織化単分子層(self−assembled monolayer、SAM)を用い、UV光を基板背面から露光することによってUV光の当たった部分の表面自由エネルギーを高くし、未露光部の低い表面自由エネルギーとコントラストを付けることによって、自己組織化単分子層(SAM)表面をマッピングし、表面自由エネルギーの高い部分にAgインクを滴下してソース・ドレイン電極を描画し、短チャネルの有機トランジスタを作製するプロセスを開示している。 On the other hand, in non-patent document 3, using a self-assembled monolayer (self-assembled monolayer, SAM), to increase the surface free energy of a portion hits the UV light by exposing the UV light from the substrate backside, Not by applying a low surface free energy and the contrast of the exposure unit, maps self-assembled monolayers (SAM) surface, dropping Ag ink draws the source and drain electrodes on portions of high surface free energy, short It discloses a process for manufacturing an organic transistor channel.

また、非特許文献4において、ポリイミドを絶縁膜に用いて、UV光をマスク露光することによって光の当たった部分の表面自由エネルギーを上昇させ、未露光部の低い表面自由エネルギーとコントラストを付けることによって、ポリイミド表面をマッピングし、表面自由エネルギーの高い部分にインクジェットでソース・ドレイン電極を描画し、短チャネルのトランジスタを作製するプロセスを開示している。 In the non-patent document 4, polyimide is used in the insulating film, to increase the surface free energy of the impinging portion of the light by mask exposure of UV light, placing a low surface free energy and contrast of the unexposed portion Accordingly, the polyimide surface mapping, surface draws the source and drain electrodes by an inkjet high portion of free energy, discloses a process for manufacturing the transistor of short channel.

前述した非特許文献3による報告では、自己組織化単分子層(SAM)をUV光によってマッピングする方法では、UV光が200nm以下の真空紫外光でなければ自己組織化単分子層(SAM)の表面自由エネルギーを変化させることは出来ない。 The report by Non-Patent Document 3 described above, in the method of mapping self-assembled monolayers (SAM) by UV light, UV light is not the following vacuum ultraviolet light 200nm SAMs of (SAM) it is not possible to change the surface free energy. 従って、高精細な表面自由エネルギーのパターニングを行うためには、200nm以下の真空UV光を備えた非常に高価なステッパーを用いなければならず、有機トランジスタのプロセスとして非現実的である。 Therefore, in order to perform the patterning of high-resolution surface free energy, it must be used very expensive stepper with the following vacuum UV light 200 nm, is unrealistic as a process of an organic transistor.

また、非特許文献3による報告にあるように、背面露光であれば自己組織化単分子層(SAM)の表面自由エネルギーのパターニングを行うことが出来るが、パターニングするためにゲート電極を利用しているため、ゲート電極はフォトリソグラフィを用いて形成しなければならない。 Furthermore, as is reported by Non-Patent Document 3, although it is possible to perform the surface patterning of the free energy of the self-assembled monolayer (SAM) if the back exposure, by using the gate electrode for patterning because you are, the gate electrode must be formed by photolithography. また背面露光を行うために、基板の光吸収性から基板材料に制限があることが予想される。 In order to perform back exposure, it is expected that there is a limit of a light absorbing substrate on the substrate material. 更に、背面露光でゲート電極をマスクとして露光を行うため、高精細なパターニングはやや困難である。 Furthermore, in order to perform exposure using the gate electrode as a mask at the back exposure, high definition patterning is somewhat difficult.

一方、非特許文献4による、ポリイミド絶縁膜をUV光によってマッピングする方法では、チャネル界面に存在する材料と絶縁膜が一体となっている。 On the other hand, according to Non-Patent Document 4, a method for mapping the polyimide insulating film by UV light, the material and the insulating film present on the channel interface are integrated. この場合、チャネル部に配向性のある有機半導体を塗布した場合、配向制御をすることができず、半導体材料が持つ十分な電気的性能を引き出すことができない。 In this case, when coating an organic semiconductor having the orientation in the channel portion, can not be the orientation control, it is impossible to draw a sufficient electric performance semiconductor material has. また254nmのUV光で表面自由エネルギーのパターニングを行う様にポリイミドを設計することが可能であるが、絶縁性特性が低下する場合がある。 Although it is possible to design the polyimide so as to perform patterning of the surface free energy with UV light of 254 nm, there are cases where the insulating characteristics are deteriorated.

本発明では、露光機のUV光波長として一般的な254nmのUV光で表面自由エネルギーのパターニングが可能であり、その結果、安価なアライナーで高精細な表面自由エネルギーのパターニングを行い、短チャネルで高い電気的特性を持った有機トランジスタ構造を実現することを目的としている。 In the present invention, patterning of a typical 254nm surface free energy UV light as the UV light wavelength of the exposure apparatus are possible, as a result, perform the patterning of high-resolution surface free energy and inexpensive aligner, the short channel It is intended to realize an organic transistor structure having a high electrical characteristics. さらに、本発明では、配向性を制御する機能を持つ層と、絶縁性に優れた材料をそれぞれ分離し、短チャネルで高い電気的特性を持った有機トランジスタ構造を実現することを目的としている。 Furthermore, in the present invention, it is an object and the layer having a function of controlling the orientation, insulation with excellent materials were separated, respectively, to realize an organic transistor structure having a high electrical characteristics in a short channel.

本発明は、基板と、前記基板に直接接して設けられたゲート電極と、下層上層が積層した積層ゲート絶縁層と、ソース・ドレイン電極と、有機半導体層によって構成され、前記積層ゲート絶縁層の上に前記ソース・ドレイン電極が設けられている有機トランジスタの製造方法において、前記下層のゲート絶縁層は側鎖にアルキル基を有さないポリイミドで、前記上層のゲート絶縁層は側鎖にアルキル基を有するポリイミドであり、前記上層のゲート絶縁層に200nm以上300nm以下の波長帯の紫外線(UV光)でマスク露光を行った後、前記上層の積層ゲート絶縁層のマスク露光された部分にソース・ドレイン電極となる電極材料をインクジェット法で吐出することにより、前記上層の積層ゲート絶縁層のマスク露光された部分と露光 The present invention includes a substrate, a gate electrode provided in direct contact with the substrate, and the stacked gate insulating layer underlying the upper layer are laminated, and the source and drain electrodes are constituted by the organic semiconductor layer, the laminated gate insulating layer the manufacturing method of an organic transistor in which the source and drain electrodes above is provided, the gate insulating layer of the lower layer is a polyimide having no alkyl group in a side chain, a gate insulating layer of the upper layer is alkyl in the side chain a polyimide having a group, after the mask exposed to ultraviolet rays (UV light) in the wavelength band of 200nm or more 300nm or less in the gate insulating layer of the upper layer, the mask exposed portions of the layer of the stacked gate insulating layer by discharging the source-drain electrode to become the electrode material by an inkjet method, an exposure mask exposed portions of the layer of the stacked gate insulating layer れない部分の表面自由エネルギー差で電極材料が分離されて前記ソース・ドレイン電極を形成する工程を有することを特徴とする有機トランジスタの製造方法である。 A method of manufacturing an organic transistor, characterized in that it comprises a step of forming the source and drain electrode electrode material in the surface free energy difference of the portion that is not is separated.

本発明によれば、有機トランジスタの構成において、側鎖にアルキル基を有する有機絶縁層と有しない絶縁層の二層構造絶縁層を形成し、その絶縁層上のチャネル部分をマスクしてDeep UV光を照射することで、チャネル部分の表面自由エネルギーは低く、チャネル以外の部分は表面自由エネルギーを高くコントロールすることが出来、その表面自由エネルギーの分布を用いてインクジェット法を用いてチャネルの精密制御が可能になる。 According to the present invention, in the configuration of organic transistor, to form a two-layer structure insulating layer of an organic insulating layer and having no insulating layer containing an alkyl group in the side chain, Deep UV mask the channel portion on the insulating layer by irradiating light, the surface free energy of the channel portion is low, the portion other than the channel can be increased control the surface free energy, precise control of the channel by using an ink jet method using the distribution of the surface free energy It becomes possible.

またアルキル基を有しない絶縁層によって、側鎖にアルキル基を有する絶縁層の耐圧低下、Vthの増大をカバーし、高耐圧・低リーク電流・高性能の信頼性の高いトランジスタを実現できる。 Also the insulating layer having no alkyl group, reduction in breakdown voltage of the insulating layer having an alkyl group in the side chain, covers the increase in Vth, can achieve high reliable transistor of high breakdown voltage, low leakage current and high performance.

また、側鎖にアルキル基を有する絶縁膜にラビング処理を行ったり、偏向UV光を照射したりすることで、チャネル部分の配向膜上に形成した有機半導体層を一方向に並べ、非常に高い移動度実現できる配向構造を実現することが可能である。 Also, or subjected to a rubbing treatment to the insulating film having an alkyl group in the side chain, by or irradiated deflection UV light, arranged organic semiconductor layer formed on the alignment film of the channel portion in one direction, a very high it is possible to realize an alignment structure can be realized mobility.

またこの構造を利用して、優れた有機トランジスタを実現することができる。 Also by using this structure, it is possible to realize an excellent organic transistor. また、本発明の有機トランジスタは、ペーパーライクディスプレイ、有機IDタグ、有機EL等様々な電子デバイスへの応用が期待できる。 The organic transistor of the present invention, paper-like displays, organic ID tag, is applied to the organic EL, etc. a variety of electronic devices can be expected.

本発明の側鎖にアルキル基を有する絶縁層とアルキル基を有しない絶縁層の二層構造絶縁層を備えた場合のボトムゲートタイプの有機トランジスタの断面図である。 It is a cross-sectional view of an organic transistor having a bottom gate type when having a two-layer structure insulating layer of the insulating layer having no insulating layer and the alkyl group having an alkyl group in the side chain of the present invention. 本発明に適用されるラビングによる配向制御の概念図である。 It is a conceptual view of the orientation control by rubbing applied to the present invention. 本発明に適用される偏向UV光による配向制御の概念図である。 It is a conceptual view of the orientation control by the deflection UV light applied to the present invention. 本発明の実験の説明に適用される、254nmUV光照射量に対するアルキル基を側鎖に持つポリイミドの水の接触角の変化を示す図である。 It applies to the description of the experiments of the present invention, is a diagram showing a change in contact angle of water of polyimide having an alkyl group in a side chain for 254nmUV light irradiation amount. 本発明の実験の説明に適用される、254nmUV光照射量に対するアルキル基を側鎖に持つポリイミドの総合表面自由エネルギーの変化を示す図である。 Applies to the description of the experiments of the present invention, is a graph showing changes in total surface free energy of the polyimide having an alkyl group in a side chain for 254nmUV light irradiation amount. 本発明の実験の説明に適用される、254nmUV光照射量に対するアルキル基を側鎖に持つポリイミドの表面自由エネルギー各成分の変化を示す図である。 It applies to the description of the experiments of the present invention, showing a change in surface free energy components of polyimide having an alkyl group in a side chain for 254nmUV light irradiation amount. 本発明の実験の説明に適用される、アルキル基を側鎖に持つポリイミドの原液濃度と膜厚の関係を示す図である。 It applies to the description of the experiments of the present invention, is a diagram showing the relationship between a stock concentration and the film thickness of the polyimide having an alkyl group in the side chain. 本発明の実験の説明に適用される、254nmUV光照射に対するアルキル基を側鎖に持つポリイミドの水の接触角変化の膜厚依存を示す図である。 It applies to the description of the experiments of the present invention, showing the film thickness dependency of the contact angle change of water polyimide having an alkyl group in a side chain for 254nmUV irradiation. 本発明の実施例の説明に適用される、254nmUV光照射でチャネル長=5μmになるように表面自由エネルギーがマッピングされたポリイミド上へのAuナノインクのインクジェット描画後の粒子構造を示す光学顕微鏡写真である。 Applies to the description of the embodiments of the present invention, an optical microscope photograph showing the particle structure after inkjet image of Au nano ink onto the polyimide surface free energy is mapped such that a channel length = 5 [mu] m in 254nmUV irradiation is there. 本発明にともなう実験で、トランジスタの絶縁膜を側鎖にアルキル基を有するポリイミドとアルキル基を持たないポリイミドの積層構造で形成し、それぞれの膜厚を変化させて、Vthへの影響を調べた実験結果を示す図である。 In experiments with the present invention, an insulating film of a transistor and a stacked structure of polyimide having no polyimide and alkyl groups having alkyl group in a side chain, by changing the respective film thicknesses were investigated the effects of the Vth is a diagram showing experimental results. 本発明における、UV光を用いた配向膜の表面エネルギー制御を行う工程を示す図である。 In the present invention, showing the step of performing a surface energy control of the alignment film using a UV light.

本発明に係る有機トランジスタの製造方法は、基板と、前記基板に直接接して設けられたゲート電極と、下層上層が積層した積層ゲート絶縁層と、ソース・ドレイン電極と、有機半導体層によって構成され、前記積層ゲート絶縁層の上に前記ソース・ドレイン電極が設けられている有機トランジスタの製造方法において、前記下層のゲート絶縁層は側鎖にアルキル基を有さないポリイミドで、前記上層のゲート絶縁層は側鎖にアルキル基を有するポリイミドであり、前記上層のゲート絶縁層に200nm以上300nm以下の波長帯の紫外線(UV光)でマスク露光を行った後、前記上層の積層ゲート絶縁層のマスク露光された部分にソース・ドレイン電極となる電極材料をインクジェット法で吐出することにより、前記上層の積層ゲート絶 Method of manufacturing an organic transistor according to the present invention includes a substrate, a gate electrode provided in direct contact with the substrate, and the stacked gate insulating layer underlying the upper layer are laminated, and the source and drain electrodes are constituted by the organic semiconductor layer in the manufacturing method of an organic transistor in which the source and drain electrode on the laminated gate insulating layer is provided, the gate insulating layer of the lower layer is a polyimide having no alkyl group in a side chain, of the upper gate insulating layer is a polyimide having an alkyl group in the side chain, after the mask exposed to ultraviolet rays (UV light) in the wavelength band of 200nm or more 300nm or less in the gate insulating layer of the upper layer, stacked gate insulating layer of the upper layer by the mask exposed electrode material serving as the source and drain electrodes on the discharging by an inkjet method, the layer of the stacked gate insulating 層のマスク露光された部分と露光されない部分の表面自由エネルギー差で電極材料が分離されて前記ソース・ドレイン電極を形成する工程を有することを特徴とする。 It characterized by having a step of electrode material in the surface free energy difference of the mask exposed portion and unexposed portion of the layer is separated to form the source and drain electrodes.

前記二層以上の積層ゲート絶縁層に200nm以上300nm以下の波長帯の紫外線でマスク露光を行う前に、前記二層以上の積層ゲート絶縁層にラビング処理を行うことが好ましい。 Wherein prior to performing the mask exposed to ultraviolet rays of 200nm or 300nm or less wavelength band into two or more layers stacked gate insulating layer, it is preferable to perform the rubbing treatment to the two or more layers of the stacked gate insulating layer.

前記二層以上の積層ゲート絶縁層に200nm以上300nm以下の波長帯の紫外線でマスク露光を行う前、または後に、前記二層以上の積層ゲート絶縁層に偏向紫外光を照射するうことが好ましい。 Before performing mask exposure with ultraviolet light of a wavelength band 300nm or 200nm in the two or more layers of stacked gate insulating layer, or after, it is preferable to irradiate the deflected ultraviolet light to the two or more layers of the stacked gate insulating layer.

次に、本発明の有機トランジスタの製造方法により得られる有機トランジスタについて説明する。 Next, a description will be given organic transistor obtained by the manufacturing method of the organic transistor of the present invention.
基板と、ゲート電極と、ゲート絶縁層と、ソース・ドレイン電極と、有機半導体層によって構成されるボトムゲート構造の有機トランジスタにおいて、ゲート絶縁膜が、ソース・ドレイン電極に近接する部分で表面エネルギーが低く、ゲート電極に近接する部分で相対的に表面エネルギーが高く、膜厚方向に組成が異なることを特徴とする有機トランジスタである。 A substrate, a gate electrode, a gate insulating layer, source and drain electrodes, an organic transistor having a bottom gate structure constituted by an organic semiconductor layer, a gate insulating film, the surface energy in a portion adjacent to the source and drain electrodes low, high relative surface energy in a portion adjacent to the gate electrode, the composition in the thickness direction is an organic transistor, wherein different.

前記膜厚方向に組成が異なるゲート絶縁膜が、相対的に表面エネルギーの低い上層膜と相対的に表面エネルギーの高い下層の膜の二層構造であることを特徴とする。 The film thickness direction in the composition different gate insulating film, characterized in that it is a two-layer structure of a relatively high surface energy and a low upper film having a relatively surface energy lower film.
前記絶縁膜が、上層の表面自由エネルギーが40mN/m以下、下層の表面自由エネルギーが45mN/m以上であることを特徴とする。 The insulating film, the upper layer of the surface free energy 40 mN / m or less, the lower surface free energy is equal to or is 45 mN / m or more.

前記上層の絶縁膜が、ソース・ドレイン電極の一部または全てと隣接した部分の表面自由エネルギーが50mN/m以上の絶縁層であることを特徴とする。 The upper layer of the insulating film, wherein a surface free energy of a portion or all the adjacent portions of the source and drain electrodes is more insulating layers 50 mN / m.
前記上層と下層の二層構造のゲート絶縁層部分において、前記上層の絶縁層の表面自由エネルギーの水素結合成分が0.5mN/m以下、前記ゲート電極側の絶縁層の表面自由エネルギーの水素結合成分が2.0mN/m以上であり、かつ、前記上層の絶縁層と連続し、前記ソース・ドレイン電極の一部または全てと接触した絶縁層部分の表面自由エネルギーの水素結合成分が5.0mN/m以上であることを特徴とする。 The gate insulating layer portion of said upper and lower two-layer structure, the hydrogen bond component of surface free energy of the upper insulating layer is 0.5 mN / m or less, the hydrogen bonding of the surface free energy of the gate electrode side of the insulating layer component is at 2.0 mN / m or more and continuous with the upper insulating layer, the hydrogen bond component of the surface free energy of a portion or all the contact with the insulating layer portion of said source and drain electrodes is 5.0mN characterized in that at / m or more.

前記上層と下層の二層構造のゲート絶縁層部分において、前記上層の絶縁層が側鎖にアルキル基を有するポリイミドであり、かつ、前記下層の絶縁層がアルキル基を有しないポリイミドであることを特徴とする。 The gate insulating layer portion of said upper and lower two-layer structure, said upper insulating layer is polyimide having an alkyl group in a side chain, and the lower insulating layer is a polyimide having no alkyl group and features.

前記上層と下層の二層構造のゲート絶縁層部分において、前記上層の絶縁層が側鎖にアルキル基を有するポリイミドであり、かつ、前記下層側の絶縁層が無機材料絶縁層であることを特徴とする。 The gate insulating layer portion of said upper and lower two-layer structure, characterized in that the upper insulating layer is polyimide having an alkyl group in a side chain, and the lower side of the insulating layer is an inorganic material insulating layer to.

前記上層と下層の二層構造のゲート絶縁層部分において、前記上層の絶縁層の膜厚が、前記下層側の絶縁層の膜厚より薄いことを特徴とする。 The gate insulating layer portion of said upper and lower two-layer structure, the thickness of the upper insulating layer, characterized in that the thinner than the thickness of the lower layer side of the insulating layer.
前記上層と下層の二層構造のゲート絶縁層部分において、前記上層の絶縁層の膜厚が2nm以上200nm以下であり、かつ、前記下層側の絶縁層が100nm以上であることを特徴とする。 The gate insulating layer portion of said upper and lower two-layer structure, the thickness of the upper insulating layer has a 2nm or 200nm or less, and the lower side of the insulating layer is characterized in that at 100nm or more.

次に、本発明の有機トランジスタの製造方法について具体的に説明する。 Next, specifically described method for manufacturing the organic transistor of the present invention.
有機トランジスタのチャネル形成と移動度の向上の手法として本発明者は、紫外線で分解可能な低表面自由エネルギーの有機物に着目した。 The present inventors as a method of improving the channel forming the mobility of the organic transistor were focused on organic matter degradable low surface free energy in the ultraviolet. これは、紫外線で分解する前の表面自由エネルギーは低く、分解した後では表面自由エネルギーが高くなるものである。 This is the surface free energy before decomposition by ultraviolet rays is low, in which the surface free energy is higher than after the decomposition. ゲート上の有機物はマスクで保護して低表面自由エネルギーでその近傍の部分は紫外線で有機物を分解して表面自由エネルギーが高くすることにより、インクジェット等の描画方法でソース、ドレイン電極を導電性インクで描画するときにインクが低表面自由エネルギーの部分でせき止められるために非常に高精度にゲート長を規定することが可能となる。 By organic matter on the gate portion in the vicinity thereof with a low surface free energy was protected by the mask of high surface free energy by decomposing organic matter by ultraviolet light, conductive ink source, a drain electrode in drawing method such as an ink jet in ink when drawing it is possible to define the gate length to a very high precision in order to be blocked by the portion of the low surface free energy.

本発明で用いる紫外線の波長としては、有機物を分解できる波長であればよいが、細かいパターンを作れる点や装置コスト的な面から254nm程度の波長の紫外線が好適に用いられる。 The wavelength of the ultraviolet to be used in the present invention, may if wavelength capable of degrading organic matter, ultraviolet rays having a wavelength of about 254nm is preferably used from the viewpoint and device cost to a plane make a fine pattern.

これらの有機物のなかでも高分子配向膜は、ラビング処理や偏光紫外線照射によって配向規制力を生じ、ゲート上の有機半導体分子を配向させることも可能であり、このことで移動度の向上など有機トランジスタ特性の向上を図ることが出来るため好ましい。 Oriented polymer films Among these organic substances, resulting alignment regulating force by the rubbing treatment and polarized ultraviolet light irradiation, it is also possible to orient the organic semiconductor molecules on the gate, organic transistors such as improved mobility by this It preferred because it is possible to improve the characteristics. 本発明に用いられる高分子配向膜の例としては、アルキル基を側鎖にもつポリイミドを挙げることができる。 Examples of the oriented polymer film used in the present invention, mention may be made of polyimide having an alkyl group in a side chain.

一方、アルキル基を側鎖にもつポリイミドなどの高分子配向膜は、配向制御をすることに主眼がおかれて開発されたものであり、ゲート絶縁膜としての性能は不十分なものが多い。 On the other hand, polymer alignment film such as polyimide having an alkyl group in a side chain has been developed focus is placed upon the orientation control, performance of the gate insulating film is insufficient there are many.

そこで、ゲート上には絶縁性に優れた、側鎖にアルキル基を有しないポリイミドやポリオレフィンなどの高分子系の絶縁膜やSiO 2やTa 25等の無機酸化物系の絶縁膜を成膜し、その上に紫外線で分解可能な低表面自由エネルギーの有機物であるアルキル基を側鎖にもつポリイミドなどの高分子配向膜を積層することにより上記絶縁性、高精度ゲート長規定、配向制御によるトランジスタ特性向上を全て満足させることが可能であることを見いだした。 Therefore, on the gate it was excellent insulating properties, the inorganic oxide-based insulating film such as an insulating film, SiO 2 or of Ta 2 O 5 which has a polymeric, such as polyimide or polyolefin having no alkyl group in a side chain formed film, the insulating by laminating a polymer alignment film such as polyimide having thereon degradable by ultraviolet light to a low surface is organic free energy alkyl group in the side chain, high-precision gate length defined orientation control be all satisfied transistor characteristics improvement by found that it is possible.

中でも高分子配向膜と同様の骨格を持つ高分子絶縁膜は、配向膜との密着性が良好であるのでフレキシブルな基板上に有機トランジスタを形成する場合には好ましく用いることができる。 Among these polymer insulating film having the same skeleton and oriented polymer film can be preferably used in the case of forming an organic transistor on a flexible substrate because adhesion between the orientation film is good.
本発明者らは、本発明に至るにあたって以下のような実験検討を行ったので、その詳細について説明する。 The present inventors, since the experimental study as follows when leading to the present invention was performed, the details will be described.

(実験1) (Experiment 1)
絶縁層A〜Fにおけるアルキル基の密度、表面自由エネルギー、表面自由エネルギー水素結合項、撥水性、リーク電流の関係を下記の表1に示す。 The density of the alkyl group in the insulating layer to F, showing a surface free energy, the surface free energy hydrogen bond, water repellency, the relationship between the leakage current in Table 1 below. 表1は、本発明の実験の説明に適用される、各種絶縁膜におけるアルキル基の密度、表面自由エネルギー、水素結合項、撥水性、リークの関係を示す。 Table 1 is applied to the description of the experiments of the present invention, the density of the alkyl group in various insulating films, surface free energy, hydrogen bond, water repellency, the relationship between the leakage shown.

表面自由エネルギーが小さくなるとリーク電流が大きくなる傾向があり、表面自由エネルギーで45mN/m程度がリーク電流が問題とならない限界値であった。 Surface free energy decreases as tend to leak current becomes large, the surface of about 45 mN / m in free energy was limits leakage current is not a problem. この場合の表面自由エネルギーの各成分は、水素結合項が小さいほどリーク電流が大きくなる傾向があり、水素結合項で2.0mN/m程度がリーク電流が問題とならない限界値であった。 Each component of the surface free energy in this case, tend to leak current more hydrogen bond is small becomes large, about 2.0 mN / m was limits that do not leak current problems with hydrogen bond. また、リーク電流が問題とならなかった絶縁層にはすべてアルキル基は含まれていなかった。 Further, the leakage current did not include all the alkyl groups in the insulating layer did not become a problem. いっぽう、表面自由エネルギーが低い絶縁層はリーク電流上で問題があるものの、表面自由エネルギーのパターニングによって電極の打ち分けを行うためには、十分に表面自由エネルギーが低い必要があり、40mN/m程度が限界であった。 On the other hand, although low surface free energy insulating layer has a problem on the leakage current, in order to divide out by the patterning of the surface free energy of the electrode is sufficiently surface free energy there should less, about 40 mN / m there was a limit. このときに、水素結合項は表面自由エネルギーが低いほど減少し、表面自由エネルギーのパターニングによって電極の打ち分けを行うためには水素結合項で0.5mN/m程度が限界であり、これ以上低い方が望ましかった。 At this time, hydrogen bond decreases as the surface free energy is low, in order to divide out by the patterning of the surface free energy of the electrode is limited to about 0.5 mN / m in hydrogen bond, more low it is was desirable. 表面自由エネルギーが低い材料にはアルキル基が含まれており、アルキル基の増加と共に表面自由エネルギーが下がり、水素結合項も減少する傾向にあった。 The low surface free energy material includes alkyl groups, the surface free energy is lowered with increasing alkyl groups, hydrogen bond also tended to decrease. アルキル基の密度が最も少ない材料で40mN/m、水素結合項で0.5mN/mであった。 The density of the alkyl group was 0.5 mN / m at the smallest material 40 mN / m, in hydrogen bond.

以上のことから、本発明における有機トランジスタにおいては、UV光によって構造が変化していないチャネル部において、表面自由エネルギーでは40mN/m以下の絶縁層と45mN/m以上の絶縁層の二重構造であり、表面自由エネルギーの水素結合項では0.5mN/m以下の絶縁層と2.0mN/m以上の絶縁層の二重構造であり、更に側鎖にアルキル基を有する絶縁層と有しない絶縁層の二重構造と規定している。 From the above, in the organic transistor of the present invention, in a channel unit which is not structure changes by UV light, the surface free energy a double structure of 40 mN / m or less of the insulating layer and 45 mN / m or more insulating layers There, the hydrogen bond of the surface free energy a double structure of 0.5 mN / m or less of the insulating layer and 2.0 mN / m or more insulation layers, insulation without the insulating layer further having an alkyl group in a side chain It defines a double structure of the layers.

(実験2) (Experiment 2)
側鎖にアルキル基を有する絶縁層の表面自由エネルギーを部分的に変化させて、インクジェット法を用いて水の液滴の打ち分けの実験を行った。 The surface free energy of the insulating layer having an alkyl group in a side chain is partially changed, were struck divided experiments of water droplets by an inkjet method. 表面自由エネルギーが十分に低く初期の接触角95°を示す絶縁層に対して、UV光を照射し表面自由エネルギーを部分的に上昇させて接触角が減少した部分に水の液滴をインクジェット法で滴下して、着弾後の液滴が表面自由エネルギーの低い部分を乗り越えないかどうかを判断した。 The insulating layer surface free energy exhibit sufficient initial contact angle 95 ° less, an ink-jet method droplets of water in the portion where the contact angle is decreased the surface free energy by irradiating UV light partially raised in dropwise, the droplet landed is determined whether or not over the lower part of the surface free energy. 表2にその結果を示す。 Table 2 shows the results. 表2は、本発明の実験の説明に適用される、254nmUV光照射後のポリイミドの水の接触角と液滴の打ち分け状態の関係を示す。 Table 2 applies to the description of the experiments of the present invention, showing the relationship between strike divided state of the contact angle with a droplet of water polyimide after 254nmUV irradiation.

表2に示すように、UV光照射部の水の接触角が30°以下の場合は表面自由エネルギーの低い部分で完全に停止し、打ち分けが十分に可能であった。 As shown in Table 2, when the contact angle of water of the UV light irradiating unit is 30 ° or less surface totally stopped in the lower part of the free energy, hit divided it was fully enabled. 40°、50°でも打ち分けは可能であったが、液滴が着弾後に液滴が乗り越えるケースも発生した。 40 °, but was possible divides strike even 50 °, also occurred cases where droplets droplets past each after landing. 60°では液滴が着弾後に乗り越えるケースが増加したが、かろうじて打ち分けられる場合もあったが、70°以上ではほぼ全ての液滴が表面自由エネルギーの低い部分を乗り越えてしまった。 60 While ° in the droplet is increased cases to overcome the after landing, although in some cases be barely out divided, substantially all droplets had over the lower portion of the surface free energy is 70 ° or more. 従って、水の接触角で60°以下が着弾後の液滴を停止できる限界としている。 Therefore, the contact angle of water 60 ° or less is a limit that can stop the droplet landed.

水の接触角が60°以下になる時の254nmのUV光の照射量は図4に示すように外挿値からおおよそ10J/cm2以上であり、この時の表面自由エネルギーは図5に示すように外挿値からおおよそ総合で50mN/m以上、また図6に示すように水素結合項でおおよそ5mN/m以上である。 Irradiation amount of UV light 254nm when the water contact angle of 60 ° or less are approximate 10J / cm @ 2 or more from the extrapolated value as shown in FIG. 4, the surface free energy at this time is as shown in FIG. 5 the approximate overall by 50 mN / m or more from the extrapolated value, also is approximately 5 mN / m or more hydrogen bond as shown in FIG.

以上のことから、本発明における有機トランジスタ上のソース・ドレインに接する絶縁層の表面自由エネルギーは50mN/m以上であり、水素結合項において、5mN/m以上と規定している。 From the above, the surface free energy of the insulating layer in contact with the source and drain of the organic transistor of the present invention is 50 mN / m or more, the hydrogen bond is defined as 5 mN / m or more.

(実験3) (Experiment 3)
図7に示すように、側鎖にアルキル基を有する絶縁層は濃度を減少させると共に膜厚は減少するが、2nmまで薄膜化が可能であった。 As shown in FIG. 7, the insulating layer having an alkyl group in the side chain thickness decreases with decreasing the concentration, but was possible it thinned to 2 nm. また図8に示すように、膜厚を変化させた絶縁層に254nmで30J/cmのUV光を照射したところ2nmでも十分な水の接触角変化を観測できた。 Further, as shown in FIG. 8, it was observed contact angle change of sufficient water to an insulating layer with varying thickness even 2nm was irradiated with UV light of 30 J / cm at 254 nm. このことから、側鎖にアルキル基を有する絶縁層の厚さは薄膜化の可能な2nm以上と規定している。 Therefore, the thickness of the insulating layer having an alkyl group in the side chain is defined as possible 2nm or thinning.

また、側鎖にアルキル基を有しない絶縁層に関しては、下記の表3に示すように絶縁耐圧上で十分な性能を持たせるために100nm以上の膜厚が必要であった。 Further, with respect to no insulating layer to an alkyl group in the side chain, a film thickness of more than 100nm it was necessary in order to provide sufficient performance on breakdown voltage as shown in Table 3 below.
表3は、本発明の実験の説明に適用される、アルキル基を側鎖に持つポリイミドの膜厚と耐圧の関係を示す。 Table 3 is applied to the description of the experiments of the present invention, showing the relationship between the film thickness and the breakdown voltage of polyimide having an alkyl group in the side chain.

(実験4) (Experiment 4)
上層の側鎖にアルキル基を有する絶縁層と、下層のアルキル基を有する絶縁層の膜厚を変えてTFTの電気特性を評価した。 An insulating layer having an alkyl group in the upper layer of the side chain, and evaluate the electrical characteristics of the TFT by changing the thickness of the insulating layer having a lower alkyl group. 半導体層はP3HTを用いた。 Semiconductor layer using a P3HT. 絶縁膜はトータルの膜厚を500nmとして、上層と下層の絶縁層の比率を変えた。 Insulating film as a 500nm thickness total, it changed the ratio of upper and lower insulating layer. 図10は、それぞれの絶縁層の膜厚とVthの関係を示したものである。 Figure 10 is a graph showing the relationship between the film thickness and Vth of each of the insulating layers. 上層の側鎖にアルキル基を有する絶縁層が200nmを超えるとVthが急激に大きくなっていることが分かる。 It can be seen that the Vth the insulating layer exceeds 200nm having an alkyl group in the upper layer of the side chain are abruptly increased.

次に、本発明を詳細に説明する。 The present invention will now be described in detail.
本発明は、有機半導体層と絶縁層と複数の電極を含み、その絶縁層として側鎖にアルキル基を持った絶縁層とアルキル基を持たない絶縁層の積層体を有する、優れた機能を持った有機トランジスタを作製するものである。 The present invention includes an organic semiconductor layer and an insulating layer and a plurality of electrodes, thereof having a stack of dielectric layers having no insulating layer and the alkyl group having an alkyl group in a side chain as an insulating layer, having excellent functions and it is intended to produce an organic transistor. この絶縁層の積層体は、膜厚方向に連続的に組成が変化しても良いし、分離された多層構造であっても良い。 Laminate of the insulating layer, to continuously composition in the film thickness direction may be changed, or may be a separate multi-layer structure.

本実施例においては側鎖にアルキル基を持った絶縁層とアルキル基を持たない絶縁層の積層体を有する優れた有機トランジスタの作製を行った例を示す。 In the present embodiment shows an example in which the production of excellent organic transistor having a stack of dielectric layers having no insulating layer and the alkyl group having an alkyl group in a side chain.
本発明におけるアルキル基を有しない絶縁層には、有機無機に関わらず、絶縁性を示すあらゆる材料を用いることができるが、特に有機系であればアルキル基を持たないポリイミドやポリアミド及びポリアミドイミド、ポリオレフィン、無機系であればSiO 2やTa 25などの絶縁性の高い材料を用いることが望ましい。 The insulating layer having no alkyl group in the present invention, regardless of organic and inorganic, can be used any material exhibiting an insulating property, polyimide, polyamide and polyamideimide no alkyl group especially if organic, polyolefin, if the inorganic be a material that is highly insulating properties such as SiO 2 and Ta 2 O 5 desirable.

また、側鎖にアルキル基を有する有機絶縁層には、絶縁性を示すあらゆる材料を用いることができる。 Also, the organic insulating layer having an alkyl group in the side chain, it is possible to use any material exhibiting insulating properties. 特に表面自由エネルギーが低く、ラビング処理や偏向紫外線などにより一軸配向規制力を発生し、かつ、表面エネルギーに変化を持たせて、電極描画の際にマッピングし易くするために、紫外線によって破壊されやすい結合を有するポリイミドやポリアミド、ポリアミドイミド、PVP(ポリビニルフェノール)などの有機系高分子材料を用いるのが望ましい。 In particular the surface free energy is low, generating a uniaxial alignment control force by rubbing treatment or deflecting UV and made to have a change in surface energy, in order to facilitate mapping during the electrode drawing, easily broken by ultraviolet polyimide and polyamide having binding, polyamideimide, PVP used (polyvinyl phenol) organic polymeric material such as is desirable.

本発明における二層構造のゲート絶縁層の形成は、スピンコート法やインクジェット描画法、オフセット印刷、スクリーン印刷など様々な方法で容易に作製可能である。 Forming a gate insulating layer of two-layer structure in the present invention include a spin coating method, an inkjet drawing method, offset printing, can be easily produced by screen printing and various ways. またゲート電極、ソース・ドレイン電極もインクジェット描画法やスクリーン印刷法など様々な方法で形成可能である。 The gate electrode can be formed in the source and drain electrodes also various ink-jet drawing method or a screen printing method method. いずれの成膜方法も本発明の有機トランジスタにおいて十分に機能する薄膜を作成することが可能である。 Any film forming method is also possible to create a thin film to function well in the organic transistor of the present invention.

本発明における二層構造の絶縁層は、デバイス特性上の知見から絶縁性を十分に保持できる範囲内でできるだけ薄く形成されることが望ましい。 Insulating layer of two-layer structure in the present invention, be as thin as possible formed within a range capable of sufficiently holding the insulation from knowledge of device characteristics it is desirable. アルキル基を有しない絶縁層は、ゲート電圧を低電圧で効果的に用いるために1μm程度以下が望ましい。 No insulating layer an alkyl group, following 1μm approximately to a gate voltage effectively at low voltage is desirable. いっぽう、側鎖にアルキル基を有する絶縁層は配向規制力と表面エネルギーパターニングに必要な十分な厚さがあれば良く、膜として形成可能な2nm以上が望ましい。 On the other hand, the insulating layer having an alkyl group in the side chain may if sufficient thickness required orientation regulating force and the surface energy patterning, more formable 2nm as the membrane is desired. また、側鎖にアルキル基を有する絶縁層は、電気的特性上200nm以下が望ましい。 The insulating layer having an alkyl group in the side chain, less desirable electrical properties on 200 nm.

さらに、本発明における二重構造の絶縁層は、その役割上、アルキル基を有しない絶縁層が高い絶縁性が求められるため、アルキル基を有しない絶縁層が側鎖にアルキル基を有する絶縁層より厚いことが望ましい。 Furthermore, the insulating layer of the double structure in the present invention, the on roles, since no insulating layer an alkyl group is required a high insulating property, the insulating layer having no insulating layer an alkyl group having an alkyl group in a side chain the thicker it is desirable.

本発明における有機半導体層には、低分子系、高分子系様々な材料が挙げられ、公知のあらゆる材料を用いることができるが、P3HTやF8T2などの高分子系半導体材料は特に有機溶媒に比較的溶解しやすく、インクジェット法で描画が容易で、かつ一軸方向に並べることでその特性向上が期待でき、本発明のプロセスに用いるのに適している。 The organic semiconductor layer in the present invention, low molecular weight, include polymeric variety of materials, it may be used any known material, polymeric semiconductor materials such as P3HT or F8T2 particularly compared to an organic solvent easy to dissolution, is easily drawn in ink jet method, and can be expected that characteristics improve by arranging uniaxially, it is suitable for use in the process of the present invention. また、ホッピング伝導が主体で分子が垂直に並んだ場合に高移動度を示すペンタセンやルブレン、ポルフィリンなどの低分子材料も、前駆体溶液を有機溶媒に溶解したり、低分子そのものを特殊な有機溶媒で処理することで溶解し、インクジェット法などで描画することが可能であり、本発明のプロセスに用いることが可能である。 Moreover, pentacene and rubrene hopping conduction is molecules mainly shows a high mobility when vertically aligned, even low molecular material such as porphyrins, or by dissolving the precursor solution in an organic solvent, a special low molecule itself organic was dissolved by treatment with a solvent, it is possible to draw in ink-jet method, it can be used in the process of the present invention.

図に沿って本発明における側鎖にアルキル基を有する有機絶縁層とアルキル基を有しない絶縁層の二層構造の絶縁層を設けた有機トランジスタについて簡単に説明する。 Briefly described organic transistor provided with an insulating layer of two-layer structure having no insulating layer and the organic insulating layer and the alkyl group having an alkyl group in the side chain of the present invention along the FIG. 図1は本発明を最も良く表わすボトムゲート型有機トランジスタ構造の一実施態様を示す断面図である。 Figure 1 is a cross-sectional view showing one embodiment of a bottom-gate organic transistor structure representing best the present invention. 図1に示されるように、基板11上にゲート電極12が一部分にのみ形成される。 As shown in FIG. 1, the gate electrode 12 is formed only on a portion on the substrate 11. その上にアルキル基を有しない絶縁層13が形成され、その上に側鎖にアルキル基を有する絶縁層14が形成される。 Moreover no insulating layer 13 alkyl groups is formed on the insulating layer 14 having an alkyl group in the side chain is formed thereon. その上にソース・ドレイン電極15がチャネル長を隔てて部分的に積層され、さらにチャネル部を覆うように有機半導体層16が部分的に形成される。 Source and drain electrodes 15 thereon is partially stacked at a channel length, the organic semiconductor layer 16 so as to cover a channel portion is partially formed. 21は、絶縁層13と絶縁層14からなるゲート絶縁膜を示す。 21 shows a gate insulating film made of an insulating layer 13 and the insulating layer 14. 図2は配向規制力を付与するラビング処理方法を示す説明図である。 Figure 2 is an explanatory view showing a rubbing treatment method for imparting an orientation regulating force. 図3は配向規制力を付与する偏向UV光照射の概念図である。 Figure 3 is a conceptual diagram of a deflection UV light irradiation to impart alignment regulating force.

以下、実施例を示し本発明をさらに具体的に説明する。 Hereinafter, more detailed explanation of the present invention showing examples.
側鎖にアルキル基を有する絶縁層とアルキル基を有しない二層構造の絶縁層を設けたボトムゲート型の有機トランジスタを、ソース・ドレイン及び有機半導体層の形成方法としてインクジェット描画法を用いて作製した例を挙げる。 The organic transistor of a bottom gate type in which an insulating layer having a two-layer structure having no insulating layer and the alkyl group having an alkyl group in the side chain, prepared by an inkjet drawing method as a method for forming the source and drain, and an organic semiconductor layer example was.

ガラス基板上にゲートとなるAlを成膜し、フォトリソ工程を用いてパターニングしてゲート電極を形成した。 The Al as a gate on a glass substrate was deposited to form a gate electrode is patterned by using a photolithography process. その上にアルキル基を有しない絶縁層として、ポリイミド(日産化学製 SE812)を約300nmの厚さになるようにスピンナーで塗布し300℃、30分焼成して形成した。 As the insulating layer having no alkyl groups thereon, a polyimide (Nissan Chemical Industries SE812) coated 300 ° C. In spinner to a thickness of about 300nm was formed by baking 30 minutes. この上に、側鎖にアルキル基を有する絶縁層として、アルキル基の側鎖を持つ低表面エネルギーのポリイミドを30nmの厚さにオフセット印刷で形成し、210℃のオーブンで60分焼成を行った。 On this, as an insulating layer having an alkyl group in the side chain, the low surface energy of the polyimide having a side chain alkyl groups is formed by offset printing to a thickness of 30 nm, was subjected to 60 minutes baking at 210 ° C. in an oven . 二層構造の絶縁層の形成後、図2に示すようなラビング機において、コットン製のラビングローラーを用いて1000rpmでラビング処理を行い、配向処理を行った。 After formation of the insulating layer of two-layer structure, the rubbing device as shown in FIG. 2 performs a rubbing treatment with 1000rpm using a cotton rubbing roller, subjected to orientation treatment.

ラビング終了後、基板の洗浄を行い、次に、アルキル基を側鎖に持つポリイミド表面をメタルマスクでマスクし、図11のようにチャネルを形成したい部分を5μm幅で254nmのDeep UV光を用いてアライナー(ウシオ電機製、UX3000)でパターン露光した。 After rubbing finished, washed substrate, then, the polyimide surface with an alkyl group in the side chain is masked by a metal mask, using a Deep UV light 254nm the portion to form a channel as shown in FIG. 11 at 5μm width Te aligner (manufactured by Ushio Inc., UX3000) was patterned exposure in. 254nmのUV光を露光することにより、ポリイミドは大きく表面エネルギーが変化する。 By exposing the UV light of 254 nm, polyimide varies greatly surface energy. 特に側鎖にアルキル基をもった表面自由エネルギーの低いポリイミドはその変化が大きい。 In particular the surface of low free energy polyimide having an alkyl group in a side chain thereof is large variation.

図5,6に254nmのUV光照射量とアルキル基を側鎖に持つポリイミドの表面自由エネルギーの関係を示す。 UV light irradiation amount and the alkyl groups of 254nm in FIGS shows the surface free energy relationship polyimide having in the side chain. UV光露光量によって特に水素結合項が大きく上昇する。 Hydrogen bond is increased significantly, especially by UV light exposure. 図4に同じポリイミド材料における254nmのUV光照射量と水の接触角の関係を示す。 Figure 4 shows the relationship between the contact angle of the UV light irradiation amount and water 254nm at the same polyimide material. 図4に示すようにUV光照射によって水の接触角は95°から10°まで変化する。 The contact angle of water by UV irradiation as shown in FIG. 4 is changed to 10 ° from 95 °.

254nmのUV光でチャネルとなる部分のみをマスクで遮光して露光した後、ソース・ドレイン電極をインクジェット描画法を用いて形成を行った。 After exposure the dark only at the mask portion to be the channel with UV light of 254 nm, were formed source and drain electrodes by using an inkjet drawing method. 電極材料には金ナノ粒子を水系の溶液に分散した物を用い(以下金ナノインクと呼ぶ)、この溶液をチャネルとなる低表面エネルギーのポリイミドの両側にインクジェット描画で塗布したところ、表面エネルギーが38mN/mと非常に低い為、金ナノインクはチャネルとなるポリイミドで堰き止められ、上層の両側では塗れ広がって安定化した。 The electrode material used those obtained by dispersing gold nanoparticles in a solution of water (hereinafter referred to as gold nano ink), where the solution was applied by inkjet image on both sides of the low surface energy of the polyimide as a channel, surface energy 38mN / m and for a very low, gold nano ink dammed with polyimide to be a channel and stabilized spreads wet the upper layer of the both sides. 図9に実際に金ナノインクをインクジェット法で描画した後の写真を示す。 Demonstrate the photograph after drawing the gold nano ink by an inkjet method in FIG. 図9のように5μmのチャネル長でもソース・ドレインとなる金ナノインクがチャネルの両側に広がり、チャネルがきれいに形成されているのがわかる。 Gold nano ink comprising a source and drain in the channel length of 5μm as shown in FIG. 9 is spread on both sides of the channel, the channel is found that are in good form.

この状態で210℃のオーブンで120分焼成を行い、ソース・ドレインとなる金ナノ粒子を粒子同士融着して金属化して電極化した。 The performed 120 minutes baking at 210 ° C. in an oven in a state, and the electrodes by being metallized gold nanoparticles as a source-drain and grains fused. 次に、チャネルとなる低表面エネルギーのポリイミド上に半導体層としてポルフィリン前駆体をトルエン溶媒に溶かしたものをインクジェットで描画法し、200℃のオーブンで60分焼成を行って結晶化させた。 Next, the porphyrin precursor as a semiconductor layer on the polyimide of low surface energy to become a channel and drawing method in an inkjet those dissolved in toluene solvent, was crystallized for 60 minutes baking at 200 ° C. oven. 半導体層の膜厚は100nmとした。 The thickness of the semiconductor layer was 100nm. 半導体膜の配向状態を偏向顕微鏡で確認したところ、明暗差が出てラビングした方向に配向していた。 The alignment state of the semiconductor film was confirmed by the deflection microscope, was oriented in the direction in which the light-dark difference was rubbed out. またチャネル長は5μmであった。 The channel length was 5 [mu] m. さらにその上に絶縁層に用いたのと同じポリイミドを保護膜としてスピンコートにて500nm形成し250℃のオーブンで60分焼成を行った。 Was further 500nm formed 60 minutes baking at 250 ° C. in an oven by spin coating the same polyimide as on that used for the insulating layer that as a protective film.

形成したボトムゲート型の有機トランジスタ上のゲート、ソース・ドレインに配線を行った。 Forming the bottom gate type organic transistor on the gate were wired to the source and drain. 真空中で半導体パラメーターアナライザーを用いて形成した有機トランジスタの特性を測定したところ、0.2cm 2 /Vs程度の高い移動度を持ち、ゲート電圧に対し良好な飽和特性を示した。 Measurement of the properties of the organic transistor formed by using a semiconductor parameter analyzer in a vacuum, has a high mobility of about 0.2 cm 2 / Vs, it showed good saturation characteristics with respect to the gate voltage.

Alゲート配線上の下層の絶縁膜をポリイミドからプラズマCVDのSiO 2に変えた以外は、実施例1と同様にボトムゲート型の有機トランジスタ作製を行った。 Except that the underlying insulating film on the Al gate line was changed to SiO 2 of the plasma CVD from polyimide were organic transistors fabricated in a bottom gate type as in Example 1. SiO 2の成膜条件は、TEOS/He/O 2 =185sccm/100sccm/3500sccm、反応圧力800mtorr、基板温度330℃、膜厚300nmとした。 Deposition conditions for SiO 2 is, TEOS / He / O 2 = 185sccm / 100sccm / 3500sccm, reaction pressure 800 mTorr, a substrate temperature of 330 ° C., and a film thickness of 300 nm.

真空中で半導体パラメーターアナライザーを用いて形成した有機トランジスタの特性を測定したところ、0.3cm 2 /Vsの移動度であった。 Measurement of the properties of the organic transistor formed by using a semiconductor parameter analyzer in a vacuum, was mobility of 0.3 cm 2 / Vs.
本実施例においてはガラス基板を用いているが、Si基板などの他のあらゆる無機系材料を用いることが可能である。 A glass substrate is used in this embodiment, but it is possible to use any other inorganic material such as Si substrate. また、高分子系の材料を用いることも可能であり、特に液晶性ポリマーなどはその低熱膨張性と高耐熱性から、本発明の有機トランジスタに適している。 It is also possible to use a material of high-molecular, in particular such as a liquid crystal polymer from its low thermal expansion and high heat resistance, suitable for organic transistor of the present invention.

本実施例においては、ゲート電極材料としてAlを用い、フォトリソグラフィでゲート電極を形成しているが、導電性金属材料をインクジェット法やスクリーン印刷法で直接、必要な場所に印刷して形成することも可能である。 In the present embodiment, Al is used as the gate electrode material, although the gate electrode is formed by a photolithography, a conductive metallic material directly with an ink-jet method, a screen printing method, be formed by printing the required location it is also possible. 導電性金属材料としては、Agナノ粒子を用いた低温焼成型Agナノインクやナノペースト、あるいはAgが150℃で酸化還元反応を起こすことを利用した酸化銀と有機銀化合物を組み合わせた低温焼成型Agインクやペーストが挙げられる。 As the conductive metal materials, low-temperature co-fired type using Ag nanoparticles Ag nano ink and nano paste, or Ag low-temperature sintering type combining silver oxide and organic silver compound using to cause a redox reaction at 0.99 ° C. Ag include the ink or paste. これらの材料は150℃、60分程度の焼成で金属Agに近い十分な低抵抗を示し、ゲート電極をインクジェット法やスクリーン印刷法などの印刷プロセスで形成する際に材料として望ましい。 These materials 0.99 ° C., exhibits sufficient low resistance close to metallic Ag by calcination for about 60 minutes, preferably the gate electrode as a material in forming a printing process such as an inkjet method, a screen printing method. またAg以外にもAuやPtなどナノ粒子化による低温焼成化が可能なあらゆる導電性材料を用いた低温焼成型導電性インクやペーストを用いることが可能である。 Also it is possible to use a low-temperature firing type conductive ink or paste using any conductive material which can be low-temperature firing of even by nanoparticulate such as Au or Pt in addition to Ag.

上記二つ実施例においては、アルキル基を有しない絶縁層にポリイミドとSiO 2を用いているが、Al 23やTa 25などの無機系絶縁材料も使用可能である。 In the above-described two embodiments, although a polyimide and SiO 2 in having no insulating layer an alkyl group, an inorganic insulating material such as Al 2 O 3 or Ta 2 O 5 can also be used. また本発明においてはSiO 2は真空成膜を用いて成膜を行っているが、無機系の塗布型絶縁膜をスピンコートやオフセット印刷などで塗布し、焼成する方法も可能である。 Also in the present invention is SiO 2 has been deposited by vacuum deposition, coating type insulating film of an inorganic coating by spin coating or offset printing, a method of firing is possible. また、有機系絶縁材料としてポリイミド以外に、ポリアミド、ポリアミドイミドなどもスピンコートやオフセット印刷などで塗布が可能であり、絶縁性が高くかつリーク電流が低く、使用可能である。 In addition to the polyimide as the organic insulating material, polyamide, and polyamide-imide also can be coated by spin coating or offset printing, high insulating and leakage current is low, it can be used.

本実施例においては、有機半導体層を並べるために、側鎖にアルキル基を持つポリイミド膜をラビングしているが、図3に示すような偏光紫外線装置を用いて、ポリイミド膜に偏向紫外線を照射することで有機半導体層を並べることも可能である。 In the present embodiment, in order to align the organic semiconductor layer, although rubbed polyimide film having an alkyl group in a side chain, by using a polarized ultraviolet apparatus as shown in FIG. 3, the deflection ultraviolet polyimide film irradiated it is also possible to arrange the organic semiconductor layer by. ポリイミド膜は紫外線によって主鎖骨格のイミド構造の開裂が起こるため、偏向した紫外線を照射することで光の偏向方向にイミド構造が残り、一方向に配向規制力が発生する。 Polyimide film occurring cleavage of an imide structure in the main chain skeleton by ultraviolet, imide structure to the deflection direction of the light by irradiating deflected ultraviolet remaining alignment regulating force is generated in one direction. 側鎖にアルキル基をもったポリイミド膜にソース・ドレイン電極形成後に偏向紫外線を照射することで、ポリイミド膜上に形成した有機半導体層を一方向に並べることが可能になる。 By irradiating the deflected ultraviolet polyimide film having an alkyl group in the side chain after the source and drain electrodes formed, it is possible to arrange the organic semiconductor layer formed on a polyimide film in one direction.

また、本実施例においては、ソース・ドレイン電極の導電性材料に金ナノ粒子を分散させた溶液を用いているが、Ptなどのナノ粒子化による低温焼成が可能なあらゆる高導電性金属ナノ粒子分散溶液を用いることが可能である。 In the present embodiment, the source is the conductive material of the drain electrode using a solution prepared by dispersing gold nanoparticles, any highly conductive metal nanoparticles capable low-temperature firing by nanoparticles of such as Pt dispersed solution can be used. またインクジェット描画で塗布可能なPEDOT・PSS溶液などの有機系導電性材料も使用可能である。 The organic conductive material such as coatable PEDOT · PSS solution inkjet image can be used.

本実施例においては半導体層にポルフィリンを用いているが、ペンタセンやルブレンの低分子半導体材料の可溶性前駆体や、材料そのものが可溶性の低分子半導体材料を用いることも可能である。 Although using a porphyrin semiconductor layer in this embodiment, and a soluble precursor of the low-molecular semiconductor material of pentacene and rubrene, it is also possible that the material itself using a low molecular semiconductor material soluble. 低分子系材料の場合はホッピング伝導が主体であり、分子が基板に対して垂直であるとπ電子の重なりによって電子ホッピングの確率が高まり、より伝導度が高くなる傾向がある。 For low molecular weight materials are mainly hopping conduction, molecules increases the probability of electrons hopping by the overlap of the π electron is perpendicular to the substrate, tends to more conductivity becomes high. 一方で、高分子系の有機半導体材料としてP3HTやF8T2などを用いることも可能であるが、配向性の観点からみると低分子系の材料よりもやや効果が小さくなる。 On the other hand, it is also possible to use a P3HT and F8T2 as an organic semiconductor material of a polymer-based, somewhat effect becomes smaller than the low-molecular-weight material and in terms of orientation.

[比較例1] [Comparative Example 1]
基板上にアルキル基を有しない絶縁層を設けない以外は、実施例1と同様にボトムゲート型の有機トランジスタ作製を行った。 Except that an insulating layer having no alkyl groups on the substrate was subjected to organic transistors fabricated in a bottom gate type as in Example 1. ガラス基板上にゲートとなるAlを成膜し、フォトリソ工程を用いてパターニングしてゲート電極を形成した。 The Al as a gate on a glass substrate was deposited to form a gate electrode is patterned by using a photolithography process. その上に、アルキル基の側鎖を持つ低表面エネルギーのポリイミド(試作サンプル)を300nm、オフセット印刷で形成し210℃のオーブンで60分焼成を行った。 Thereon, the polyimide of the low surface energy of the side-chain alkyl group (the prototype samples) was performed 300 nm, the formed 60 minutes baking at 210 ° C. in an oven at offset printing. 二層構造の絶縁層の形成後、コットン製のラビングローラーを用いて1000rpmでラビング処理を行い、配向処理を行った。 After formation of the insulating layer of two-layer structure, subjected to a rubbing treatment with 1000rpm using a cotton rubbing roller, subjected to orientation treatment.

ラビング終了後、基板の洗浄を行い、次に、アルキル基を側鎖に持つポリイミド表面をメタルマスクでマスクし、チャネルを形成したい部分を5μm幅で254nmのDeep UV光を用いてアライナーでパターン露光した。 After rubbing finished, washed substrate, then, the polyimide surface with an alkyl group in the side chain is masked by a metal mask, pattern exposure in the aligner using a Deep UV light 254nm the portion to form a channel with 5μm width did. 254nmのUV光でチャネルとなる部分のみをマスクで遮光して露光した後、ソース・ドレイン電極をインクジェット描画法を用いて形成を行った。 After exposure the dark only at the mask portion to be the channel with UV light of 254 nm, were formed source and drain electrodes by using an inkjet drawing method. 電極材料には金ナノ粒子を水系の溶液に分散した物を用い、この溶液をチャネルとなる低表面エネルギーのポリイミドの両側にインクジェット描画で塗布したところ、表面エネルギーが38mN/mと非常に低い為、金ナノインクはチャネルとなるポリイミドで堰き止められ、表層の両側では塗れ広がって安定化したこの状態で210℃のオーブンで120分焼成を行い、ソース・ドレインとなる金ナノ粒子を粒子同士を融着して金属化して電極化した。 The electrode material used those obtained by dispersing gold nanoparticles in a solution of water, the solution was applied by an ink jet draws on both sides of the polyimide of low surface energy to become a channel, the surface energy is extremely as low as 38 mN / m gold nano ink dammed with polyimide to become a channel, performs a 120-minute calcination at 210 ° C. in an oven in the state of being stabilized spreads wet the surface of both sides, the source-drain and the particles together with the gold nanoparticles financial comprising and electrodes by being dressed to metallization.

次に、チャネルとなる低表面エネルギーのポリイミド上に半導体層としてポルフィリン前駆体のトルエン溶液をインクジェット描画法にて100nm形成し、200℃のオーブンで60分焼成を行って結晶化させた。 Next, a toluene solution of the porphyrin precursor to 100nm formed by the inkjet drawing method as a semiconductor layer on the polyimide of low surface energy to become a channel was crystallized for 60 minutes baking at 200 ° C. oven. さらにその上に保護膜をスピンコートにて形成し200℃のオーブンで60分焼成を行った。 A protective film thereon was oven baked for 60 minutes the formed 200 ° C. by spin coating further.

形成したボトムゲート型の有機トランジスタ上のゲート、ソース・ドレインに配線を行った。 Forming the bottom gate type organic transistor on the gate were wired to the source and drain. 真空中で半導体パラメーターアナライザーを用いて形成した有機トランジスタの特性を測定したところ、リーク電流が大きく、十分なトランジスタ特性が得られなかった。 Measurement of the properties of the organic transistor formed by using a semiconductor parameter analyzer in a vacuum, a large leakage current, sufficient transistor characteristics were not obtained.

[比較例2] [Comparative Example 2]
配向膜のポリイミドをラビングしないこと以外は、実施例1と同様にボトムゲート型の有機トランジスタ作製を行った。 Except that no rubbed polyimide orientation film was subjected to organic transistors fabricated in a bottom gate type as in Example 1. 半導体膜の配向状態を偏向顕微鏡で確認したところ、明暗差が出ていたが細かい粒子状になっていて配向は確認されなかった。 Was the alignment state of the semiconductor film is confirmed by the deflection microscope, orientation but difference in brightness have been issued have become a fine particle shape was not confirmed.

真空中で半導体パラメーターアナライザーを用いて形成した有機トランジスタの特性を測定したところ、0.03cm 2 /Vsの移動度であった。 Measurement of the properties of the organic transistor formed by using a semiconductor parameter analyzer in a vacuum, was mobility of 0.03 cm 2 / Vs.

本発明の有機トランジスタは、高耐圧・低リーク電流・高性能の信頼性の高いトランジスタを実現できるので、ペーパーライクディスプレイ、有機IDタグ、有機EL等の電子デバイスへ利用することができる。 Organic transistor of the present invention, it is possible to realize a transistor having high reliability of the high voltage, low leakage current and high performance, it can be utilized paper-like displays, organic ID tag, the electronic devices such as organic EL.

11 有機トランジスタを形成する基板 12 ゲート電極 13 アルキル基を有しない絶縁層 14 側鎖にアルキル基を有する絶縁層 15 ソース・ドレイン電極 16 半導体層 17 ラビングローラー 18 UV光偏光 19 偏光フィルター 20 UV光ランプ 21 ゲート絶縁膜 11 organic transistor substrate 12 a gate electrode 13 alkyl group polarizing filter insulating layer 15 drain electrode 16 semiconductor layer 17 rubbing roller 18 UV light polarization 19 having an alkyl group having no insulating layer 14 side chain to form the 20 UV lamps 21 gate insulating film

Claims (3)

  1. 基板と、前記基板に直接接して設けられたゲート電極と、下層上層が積層した積層ゲート絶縁層と、ソース・ドレイン電極と、有機半導体層によって構成され、前記積層ゲート絶縁層の上に前記ソース・ドレイン電極が設けられている有機トランジスタの製造方法において、前記下層のゲート絶縁層は側鎖にアルキル基を有さないポリイミドで、前記上層のゲート絶縁層は側鎖にアルキル基を有するポリイミドであり、前記上層のゲート絶縁層に200nm以上300nm以下の波長帯の紫外線(UV光)でマスク露光を行った後、前記上層の積層ゲート絶縁層のマスク露光された部分にソース・ドレイン電極となる電極材料をインクジェット法で吐出することにより、前記上層の積層ゲート絶縁層のマスク露光された部分と露光されない部 A substrate, a gate electrode provided in direct contact with the substrate, and the stacked gate insulating layer underlying the upper layer are laminated, and the source and drain electrodes are constituted by the organic semiconductor layer, the source on the stacked gate insulating layer · in the manufacturing method of an organic transistor having a drain electrode are provided, Po gate insulating layer of the lower layer is a polyimide having no alkyl group in a side chain, a gate insulating layer of the upper layer having an alkyl group in a side chain a polyimide, after the mask exposed to ultraviolet rays (UV light) in the wavelength band of 200nm or more 300nm or less in the gate insulating layer of the upper layer, source and drain electrode as a mask the exposed portions of the layer of the stacked gate insulating layer become the electrode material by ejecting an inkjet method, it is not exposed to the mask exposed portions of the layer of the stacked gate insulating layer part の表面自由エネルギー差で電極材料が分離されて前記ソース・ドレイン電極を形成する工程を有することを特徴とする有機トランジスタの製造方法。 Method of manufacturing an organic transistor, characterized in that the electrode material of the surface free energy difference has a step of forming the source and drain electrodes are separated.
  2. 前記上層のゲート絶縁層に200nm以上300nm以下の波長帯の紫外線でマスク露光を行う前に、前記上層のゲート絶縁層にラビング処理を行うことを特徴とする請求項1記載の有機トランジスタの製造方法。 Before performing the UV mask exposure in the wavelength band of 200nm or more 300nm or less in the gate insulating layer of the upper layer, the manufacturing method of an organic transistor according to claim 1, wherein the rubbing treatment is performed on the gate insulating layer of the upper layer .
  3. 前記上層のゲート絶縁層に200nm以上300nm以下の波長帯の紫外線でマスク露光を行う前、または後に、前記上層のゲート絶縁層に偏向紫外光を照射することを特徴とする請求項1または2に記載の有機トランジスタの製造方法。 Before performing the UV mask exposure in the wavelength band of 200nm or more 300nm or less in the gate insulating layer of the upper layer, or after, to claim 1 or 2, characterized in that illuminating the deflection ultraviolet light gate insulating layer of the upper layer method of manufacturing an organic transistor according.
JP2009206367A 2009-09-07 2009-09-07 A method of manufacturing an organic transistor Expired - Fee Related JP5017338B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009206367A JP5017338B2 (en) 2009-09-07 2009-09-07 A method of manufacturing an organic transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009206367A JP5017338B2 (en) 2009-09-07 2009-09-07 A method of manufacturing an organic transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004319737 Division 2004-11-02

Publications (2)

Publication Number Publication Date
JP2009290236A JP2009290236A (en) 2009-12-10
JP5017338B2 true JP5017338B2 (en) 2012-09-05

Family

ID=41459077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009206367A Expired - Fee Related JP5017338B2 (en) 2009-09-07 2009-09-07 A method of manufacturing an organic transistor

Country Status (1)

Country Link
JP (1) JP5017338B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9993793B2 (en) 2010-04-28 2018-06-12 The Procter & Gamble Company Delivery particles
US9186642B2 (en) 2010-04-28 2015-11-17 The Procter & Gamble Company Delivery particle
JP6283607B2 (en) 2011-04-07 2018-02-21 ザ プロクター アンド ギャンブル カンパニー Personal cleansing composition polyacrylate microcapsules deposited is increased
JP2014510140A (en) 2011-04-07 2014-04-24 ザ プロクター アンド ギャンブル カンパニー Conditioner compositions adhesion of polyacrylate microcapsules increased
CN103458858B (en) 2011-04-07 2016-04-27 宝洁公司 Deposited with enhanced polyacrylate microcapsules shampoo composition

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003076004A (en) * 2001-09-04 2003-03-14 Fuji Photo Film Co Ltd Pattern forming method
JP2004103638A (en) * 2002-09-05 2004-04-02 Konica Minolta Holdings Inc Organic transistor element

Also Published As

Publication number Publication date
JP2009290236A (en) 2009-12-10

Similar Documents

Publication Publication Date Title
Beecher et al. Ink-jet printing of carbon nanotube thin film transistors
CA2395004C (en) Solution processing
CN100483774C (en) Solution processed devices
JP4348404B2 (en) Organic el element and organic el display panel
US7176040B2 (en) Inkjet-fabricated integrated circuits
DE60214875T2 (en) Organic thin film transistor with siloxanpolymergrenzfläche
US20050056828A1 (en) Semiconductor device and method for manufacturing same
US7098061B2 (en) Forming interconnects using locally deposited solvents
US20060240605A1 (en) Organic thin film transistor and method of fabricating the same
Han et al. Microcontact printing of ultrahigh density gold nanoparticle monolayer for flexible flash memories
CN103053042B (en) Organic el device and manufacturing method
KR101789586B1 (en) Light-scattering substrate, manufacturing method thereof, Organic light emitting display device comprising thereof and manufancturing method of the organic light emitting display device
JP4547038B2 (en) Organic el display panel and manufacturing method thereof
Lee et al. All‐solution‐processed n‐type organic transistors using a spinning metal process
CN101110359B (en) Electrically conductive feature fabrication process
CN101542744B (en) Self-aligned organic thin film transistor and fabrication method thereof
KR101319499B1 (en) Method for forming layer and pattern of nanowire or carbon nanotube using chemical self assembly and fabricating method in liquid crystal display device thereby
US7485576B2 (en) Method of forming conductive pattern, thin film transistor, and method of manufacturing the same
WO2009084584A1 (en) Method for forming semiconductor thin film and method for manufacturing thin film semiconductor device
CN1776922A (en) Field effect transistor and its manufacturing method
JP5677088B2 (en) Method for producing an organic electronic or optoelectronic device
JP3879425B2 (en) A method of manufacturing an organic el element
JP4341529B2 (en) Electronic device, manufacturing method, and electronic device of the electronic device
JP2006026522A (en) Forming method of thin film pattern, device and its production method
US20070178710A1 (en) Method for sealing thin film transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091006

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees